JPH10132601A - 信号電圧−電流変換回路 - Google Patents
信号電圧−電流変換回路Info
- Publication number
- JPH10132601A JPH10132601A JP8286617A JP28661796A JPH10132601A JP H10132601 A JPH10132601 A JP H10132601A JP 8286617 A JP8286617 A JP 8286617A JP 28661796 A JP28661796 A JP 28661796A JP H10132601 A JPH10132601 A JP H10132601A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- output
- operational amplifier
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 制御対象の状況を検出する検出素子と、該検
出素子からの信号を演算処理して制御対象を制御する制
御演算装置とからなる制御システムにおいて、制御演算
処理装置から供給される作動電源圧の範囲内で可及的に
電圧振幅の大きな電圧−電流変換出力を得られる変換器
を提供する。 【解決手段】 検出素子の検出電圧Ｖinが入力される演
算増幅器２と、該演算増幅器の出力Ｖ0によって制御さ
れる電流制御手段３とからなり、検出電圧値を電流値に
変換して出力する吸い込み型の信号電圧−電流変換器を
用いた電圧−電流変換回路において、電源Ｖccと前記電
流制御手段３との間にカレントミラー回路４を設け、該
カレントミラー回路の出力に一端が接地された低抵抗か
らなる負荷抵抗ＲLを接続して吐き出し型電圧−電流変
換回路とした。
出素子からの信号を演算処理して制御対象を制御する制
御演算装置とからなる制御システムにおいて、制御演算
処理装置から供給される作動電源圧の範囲内で可及的に
電圧振幅の大きな電圧−電流変換出力を得られる変換器
を提供する。 【解決手段】 検出素子の検出電圧Ｖinが入力される演
算増幅器２と、該演算増幅器の出力Ｖ0によって制御さ
れる電流制御手段３とからなり、検出電圧値を電流値に
変換して出力する吸い込み型の信号電圧−電流変換器を
用いた電圧−電流変換回路において、電源Ｖccと前記電
流制御手段３との間にカレントミラー回路４を設け、該
カレントミラー回路の出力に一端が接地された低抵抗か
らなる負荷抵抗ＲLを接続して吐き出し型電圧−電流変
換回路とした。
Description
【０００１】
【発明の属する技術分野】本発明は、制御対象の各種情
報を検出する検出素子の出力信号を検出素子から離れた
位置に設置されたマイコンなどの制御演算装置に入力し
て制御対象を制御するコンピュータシステムに関し、さ
らに詳細には、検出素子の出力をアナログ信号でアナロ
グ−ディジタル変換手段（ＡＤＣ）ポートに取り込んで
制御対象を最適運転状態に維持するコンピュータシステ
ムにおいて、受信信号のＳ／Ｎ比（信号対雑音比）を向
上させ過酷なノイズ環境においても検出素子からの信号
を正確に受信できるようにした信号電圧−電流変換器に
関する。
報を検出する検出素子の出力信号を検出素子から離れた
位置に設置されたマイコンなどの制御演算装置に入力し
て制御対象を制御するコンピュータシステムに関し、さ
らに詳細には、検出素子の出力をアナログ信号でアナロ
グ−ディジタル変換手段（ＡＤＣ）ポートに取り込んで
制御対象を最適運転状態に維持するコンピュータシステ
ムにおいて、受信信号のＳ／Ｎ比（信号対雑音比）を向
上させ過酷なノイズ環境においても検出素子からの信号
を正確に受信できるようにした信号電圧−電流変換器に
関する。
【０００２】
【従来の技術】マイコンチップを中心に、制御対象の各
種情報を外部に設置した検出素子からアナログ信号でＡ
ＤＣポートに取り込んで制御対象を最適運転状態に維持
するコンピュータシステムが普及している。例えば、自
動車の空気調和機の制御を例にとると、冷凍サイクルに
おける冷媒の圧力や温度を検出する検出素子は、エンジ
ンルーム内に設置され、これらの検出素子からの信号を
受け演算処理して制御対象を制御する制御演算素子は、
車室内の運転席の下などに設置されており、検出素子と
制御演算素装置との間を信号線を用いて接続している。
このようなシステムでは、検出素子や信号線は、エンジ
ンルーム等のような過酷なノイズ環境の下に設置されて
いることから、検出素子からの信号をノイズの影響を受
けずに車室内に設置されたマイコンからなる制御演算装
置側で正確に受信するには、受信信号のＳ／Ｎ比を向上
させることが必要となる。
種情報を外部に設置した検出素子からアナログ信号でＡ
ＤＣポートに取り込んで制御対象を最適運転状態に維持
するコンピュータシステムが普及している。例えば、自
動車の空気調和機の制御を例にとると、冷凍サイクルに
おける冷媒の圧力や温度を検出する検出素子は、エンジ
ンルーム内に設置され、これらの検出素子からの信号を
受け演算処理して制御対象を制御する制御演算素子は、
車室内の運転席の下などに設置されており、検出素子と
制御演算素装置との間を信号線を用いて接続している。
このようなシステムでは、検出素子や信号線は、エンジ
ンルーム等のような過酷なノイズ環境の下に設置されて
いることから、検出素子からの信号をノイズの影響を受
けずに車室内に設置されたマイコンからなる制御演算装
置側で正確に受信するには、受信信号のＳ／Ｎ比を向上
させることが必要となる。
【０００３】従来のシステムは、マイコンの作動電源で
作動する汎用演算増幅器を用いて増幅した検出素子の出
力電圧を制御演算装置側のＡＤＣの高インピーダンス入
力端子に入力する電圧出力型の検出手段が用いられてい
る。このような高インピーダンスの検出手段は、演算制
御装置側のＡＤＣの入力インピーダンスが高いことか
ら、理論的には支障は生じない。しかしながら、このよ
うなシステムに用いる演算増幅器は、電源電圧の１０〜
９０％以下程度の出力特性を有するように設定されるも
のであることから、電源電圧を十分利用しておらず信号
増幅の度合いが少ない上に、高インピーダンス出力を信
号線を介してエンジンルームから車室内まで延長するこ
とによって外来電界ノイズの影響を受けて受信信号のＳ
／Ｎは極めて悪化するという問題が生じ、この問題を解
消するために信号線に多大なシールド対策を施すことが
必要であった。しかし、これらの対応策によっても、ノ
イズの影響を完全に取り除くことは極めて困難であっ
た。
作動する汎用演算増幅器を用いて増幅した検出素子の出
力電圧を制御演算装置側のＡＤＣの高インピーダンス入
力端子に入力する電圧出力型の検出手段が用いられてい
る。このような高インピーダンスの検出手段は、演算制
御装置側のＡＤＣの入力インピーダンスが高いことか
ら、理論的には支障は生じない。しかしながら、このよ
うなシステムに用いる演算増幅器は、電源電圧の１０〜
９０％以下程度の出力特性を有するように設定されるも
のであることから、電源電圧を十分利用しておらず信号
増幅の度合いが少ない上に、高インピーダンス出力を信
号線を介してエンジンルームから車室内まで延長するこ
とによって外来電界ノイズの影響を受けて受信信号のＳ
／Ｎは極めて悪化するという問題が生じ、この問題を解
消するために信号線に多大なシールド対策を施すことが
必要であった。しかし、これらの対応策によっても、ノ
イズの影響を完全に取り除くことは極めて困難であっ
た。
【０００４】このような問題を解決するために、制御演
算装置側のマイコンのＡＤＣの受信端子に並列に低抵抗
を接続した低インピーダンス負荷に検出素子から信号電
流を流す電流出力型検出装置とすることによって、ＡＤ
Ｃの入力能力全域に信号出力電圧領域を拡大するととも
に、受信信号のＳ／Ｎを改善する提案がなされている。
この提案は、従来の電圧出力型検出素子を使用した場合
のノイズの影響の難点を払拭するものであるが、電流出
力型検出素子を作動させるための高電圧電源を外部また
は内部に設けることが必要となるとともに、実用に際し
ては、検出素子の出力電圧の過電圧に対する保護をも考
慮することが必要となり、構成が複雑になる傾向があ
る。上述のように、検出素子が検出した温度や圧力等を
電圧に変換して制御演算処理装置のＡＤＣに入力する方
法は、簡易ではあるが、電界の外来ノイズの影響を受け
易い。一方、検出素子の出力インピーダンスを下げてこ
の外来ノイズの影響を改善する方法も提案されている
が、出力電圧の振幅を大きく取ると、信号線のインピー
ダンスによる電圧降下等の影響も加わり誤差が増加する
等の不都合も生じる。
算装置側のマイコンのＡＤＣの受信端子に並列に低抵抗
を接続した低インピーダンス負荷に検出素子から信号電
流を流す電流出力型検出装置とすることによって、ＡＤ
Ｃの入力能力全域に信号出力電圧領域を拡大するととも
に、受信信号のＳ／Ｎを改善する提案がなされている。
この提案は、従来の電圧出力型検出素子を使用した場合
のノイズの影響の難点を払拭するものであるが、電流出
力型検出素子を作動させるための高電圧電源を外部また
は内部に設けることが必要となるとともに、実用に際し
ては、検出素子の出力電圧の過電圧に対する保護をも考
慮することが必要となり、構成が複雑になる傾向があ
る。上述のように、検出素子が検出した温度や圧力等を
電圧に変換して制御演算処理装置のＡＤＣに入力する方
法は、簡易ではあるが、電界の外来ノイズの影響を受け
易い。一方、検出素子の出力インピーダンスを下げてこ
の外来ノイズの影響を改善する方法も提案されている
が、出力電圧の振幅を大きく取ると、信号線のインピー
ダンスによる電圧降下等の影響も加わり誤差が増加する
等の不都合も生じる。
【０００５】上記に述べた吸い込み型電圧−電流変換回
路の基本構成を図６に示す。吸い込み型電圧−電流変換
回路１は、検出素子の出力電圧Ｖinが非反転入力端子に
接続され、基準抵抗Ｒsの端子電圧Ｖs（Ｉ0・Ｒｓ）が
反転入力端子に接続された演算増幅器２と、演算増幅器
２の出力端子に接続された例えばＦＥＴからなる電流制
御手段３と、基準抵抗Ｒsと電流制御手段３に直列に接
続された負荷抵抗ＲLと、演算増幅器２および負荷抵抗
ＲLに接続された電源電圧Ｖccとから構成されている。
負荷抵抗ＲLが図示を省略した制御演算処理装置の入力
側のＡＤＣの入力抵抗として用いられる。通常、制御演
算処理装置の入力側のＡＤＣは低電位側を零基準電位と
していることから、負荷抵抗ＲLが電源Ｖcc側に接続さ
れたこのような構成の電圧−電流変換回路１では、電源
電圧Ｖccが基準点となってしまい、使用に不便である。
このような不便を解消するために、零電位側に接続され
た負荷抵抗ＲLに出力電流Ｉ0を流出させるようにした吐
き出し型の電圧−電流変換方式の方が実用に適する場合
が多い。このような吐き出し型の方式として種々の回路
構成が提案されているが、いずれも複雑なものになり易
い。
路の基本構成を図６に示す。吸い込み型電圧−電流変換
回路１は、検出素子の出力電圧Ｖinが非反転入力端子に
接続され、基準抵抗Ｒsの端子電圧Ｖs（Ｉ0・Ｒｓ）が
反転入力端子に接続された演算増幅器２と、演算増幅器
２の出力端子に接続された例えばＦＥＴからなる電流制
御手段３と、基準抵抗Ｒsと電流制御手段３に直列に接
続された負荷抵抗ＲLと、演算増幅器２および負荷抵抗
ＲLに接続された電源電圧Ｖccとから構成されている。
負荷抵抗ＲLが図示を省略した制御演算処理装置の入力
側のＡＤＣの入力抵抗として用いられる。通常、制御演
算処理装置の入力側のＡＤＣは低電位側を零基準電位と
していることから、負荷抵抗ＲLが電源Ｖcc側に接続さ
れたこのような構成の電圧−電流変換回路１では、電源
電圧Ｖccが基準点となってしまい、使用に不便である。
このような不便を解消するために、零電位側に接続され
た負荷抵抗ＲLに出力電流Ｉ0を流出させるようにした吐
き出し型の電圧−電流変換方式の方が実用に適する場合
が多い。このような吐き出し型の方式として種々の回路
構成が提案されているが、いずれも複雑なものになり易
い。
【０００６】
【発明が解決しようとする課題】本発明は、制御対象の
状況を検出する検出素子と、該検出素子からの信号を演
算処理して制御対象を制御する制御演算装置とからなる
制御システムにおいて、制御演算処理装置から供給され
る作動電源圧の範囲内で可及的に電圧振幅の大きな電圧
−電流変換出力を得られる変換器を提供することを目的
とする。さらに、本発明は、使用に便利な簡単な構成の
吐き出し型の電圧−電流変換回路を提供することを目的
とする。
状況を検出する検出素子と、該検出素子からの信号を演
算処理して制御対象を制御する制御演算装置とからなる
制御システムにおいて、制御演算処理装置から供給され
る作動電源圧の範囲内で可及的に電圧振幅の大きな電圧
−電流変換出力を得られる変換器を提供することを目的
とする。さらに、本発明は、使用に便利な簡単な構成の
吐き出し型の電圧−電流変換回路を提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明は、制御対象の状
態を検出する検出素子の電圧出力を電流出力に変換して
信号線に送出し、制御演算処理装置の受信端部を比較的
低抵抗の負荷として電圧に変換する、いわゆるカレント
ループ式の信号の受け渡しを用いて、外来ノイズの影響
減少させるものである。本発明は、吸い込み型電圧−電
流変換回路に、カレントミラー回路を接続することによ
って、簡単な構成で吐き出し型電圧−電流変換回路を達
成した。
態を検出する検出素子の電圧出力を電流出力に変換して
信号線に送出し、制御演算処理装置の受信端部を比較的
低抵抗の負荷として電圧に変換する、いわゆるカレント
ループ式の信号の受け渡しを用いて、外来ノイズの影響
減少させるものである。本発明は、吸い込み型電圧−電
流変換回路に、カレントミラー回路を接続することによ
って、簡単な構成で吐き出し型電圧−電流変換回路を達
成した。
【０００８】さらに、本発明は、検出素子の検出電圧が
入力される演算増幅器と、該演算増幅器の出力によって
制御される電流制御手段とからなり、検出電圧値を電流
値に変換して出力する吸い込み型の信号電圧−電流変換
器を用いた電圧−電流変換回路において、電源と前記電
流制御手段との間にカレントミラー回路を設け、該カレ
ントミラー回路の出力に一端が接地された低抵抗からな
る負荷抵抗を接続して吐き出し型電圧−電流変換回路と
した。
入力される演算増幅器と、該演算増幅器の出力によって
制御される電流制御手段とからなり、検出電圧値を電流
値に変換して出力する吸い込み型の信号電圧−電流変換
器を用いた電圧−電流変換回路において、電源と前記電
流制御手段との間にカレントミラー回路を設け、該カレ
ントミラー回路の出力に一端が接地された低抵抗からな
る負荷抵抗を接続して吐き出し型電圧−電流変換回路と
した。
【０００９】本発明は、前記電圧−電流変換回路におい
て、カレントミラー回路を１個の入力トランジスタと並
列接続されたｎ個の出力トランジスタから構成し、ｎ倍
の電流出力能力を有する様にした。さらに、本発明は、
前記電圧−電流変換回路において、カレントミラー回路
を２個のＭＯＳ型ＦＥＴで構成し、それぞれのＭＯＳ型
ＦＥＴのチャネル長およびチャネル幅を調節することに
よって任意の倍数の電流出力能力を有するようにした。
また、少なくとも演算増幅器およびカレントミラー回路
の半導体部分をワンチップ化した。
て、カレントミラー回路を１個の入力トランジスタと並
列接続されたｎ個の出力トランジスタから構成し、ｎ倍
の電流出力能力を有する様にした。さらに、本発明は、
前記電圧−電流変換回路において、カレントミラー回路
を２個のＭＯＳ型ＦＥＴで構成し、それぞれのＭＯＳ型
ＦＥＴのチャネル長およびチャネル幅を調節することに
よって任意の倍数の電流出力能力を有するようにした。
また、少なくとも演算増幅器およびカレントミラー回路
の半導体部分をワンチップ化した。
【００１０】本発明は、検出素子の検出電圧が入力され
る第１の演算増幅器と、該第１の演算増幅器の出力に接
続された出力抵抗および負荷抵抗の直列接続体と、この
出力抵抗と負荷抵抗の接続点の電圧が入力される第２の
演算増幅器とからなる電圧−電流変換回路において、第
１の演算増幅器の出力を第１の演算増幅器の一方の入力
へ接続し、第２の演算増幅器の出力を第１の演算増幅器
の他方の入力へ接続して作動電源電圧利用率を向上させ
た。
る第１の演算増幅器と、該第１の演算増幅器の出力に接
続された出力抵抗および負荷抵抗の直列接続体と、この
出力抵抗と負荷抵抗の接続点の電圧が入力される第２の
演算増幅器とからなる電圧−電流変換回路において、第
１の演算増幅器の出力を第１の演算増幅器の一方の入力
へ接続し、第２の演算増幅器の出力を第１の演算増幅器
の他方の入力へ接続して作動電源電圧利用率を向上させ
た。
【００１１】また、本発明は、上記電圧−電流変換回路
をトランジューサＩＣチップに組み付けてトランジュー
サとした。
をトランジューサＩＣチップに組み付けてトランジュー
サとした。
【００１２】
【発明の実施の形態】本発明の第１の実施の形態を図１
に、第２の実施の形態を図２に示す。第１の実施の形態
に於いては、図１に示すように、図６に示した吸い込み
型電圧−電流変換回路１にカレントミラー回路４を接続
することによって、最も簡易に吐き出し型電圧−電流変
換回路を構成する。第２の実施の形態は、図２に示すよ
うに、負荷抵抗ＲＬの端子電圧を第２の演算増幅器５を
介して帰還することによって、吐き出し型電圧−電流変
換回路を構成する。
に、第２の実施の形態を図２に示す。第１の実施の形態
に於いては、図１に示すように、図６に示した吸い込み
型電圧−電流変換回路１にカレントミラー回路４を接続
することによって、最も簡易に吐き出し型電圧−電流変
換回路を構成する。第２の実施の形態は、図２に示すよ
うに、負荷抵抗ＲＬの端子電圧を第２の演算増幅器５を
介して帰還することによって、吐き出し型電圧−電流変
換回路を構成する。
【００１３】図１に示すように、第１の実施の形態で
は、図６に示した吸い込み型電圧−電流変換回路１にお
いて、電源電圧Ｖccと、第１の演算増幅器２の出力によ
って制御される電流制御手段３との間にカレントミラー
回路４を挿入するとともに、このカレントミラー回路４
と接地側の間に前記電流制御手段３に並列に負荷抵抗Ｒ
Lを接続して構成される。基本的なカレントミラー回路
４は、同一の特性の一対のトランジスタ４１，４２を並
列に接続して構成され、トランジスタ４１に基準電流Ｉ
0が流れるとトランジスタ４２に基準電流Ｉ0に等しい負
荷電流ＩLが流れる。したがって、この電圧−電流変換
回路では、電流制御手段３によって制御された出力電流
Ｉ0に等しい負荷電流ＩLが、接地側に接続された負荷抵
抗ＲLに流れる。
は、図６に示した吸い込み型電圧−電流変換回路１にお
いて、電源電圧Ｖccと、第１の演算増幅器２の出力によ
って制御される電流制御手段３との間にカレントミラー
回路４を挿入するとともに、このカレントミラー回路４
と接地側の間に前記電流制御手段３に並列に負荷抵抗Ｒ
Lを接続して構成される。基本的なカレントミラー回路
４は、同一の特性の一対のトランジスタ４１，４２を並
列に接続して構成され、トランジスタ４１に基準電流Ｉ
0が流れるとトランジスタ４２に基準電流Ｉ0に等しい負
荷電流ＩLが流れる。したがって、この電圧−電流変換
回路では、電流制御手段３によって制御された出力電流
Ｉ0に等しい負荷電流ＩLが、接地側に接続された負荷抵
抗ＲLに流れる。
【００１４】本発明にかかる第２の実施の態様になる吐
き出し型電圧−電流変換回路を図２を用いて説明する。
この吐き出し型電圧−電流変換回路は、第１の演算増幅
器２と、負荷抵抗ＲＬの端子電圧ＶLを第１の演算増幅
器２に帰還する第２の演算増幅器５とを用いて構成され
る。この回路は、演算増幅器や抵抗等の線型受動素子で
構成されるので良好な精度を得ることができる特長があ
る。この実施の態様にかかる電圧−電流変換回路は、検
出素子の出力電圧Ｖinの接地側電位が基準抵抗Ｒsを介
して第１の演算増幅器２の反転入力端子に、正側電位が
抵抗Ｒ1を介して非反転入力端子Ｖsに入力されて構成さ
れる。第１の演算増幅器２の反転入力端子は、帰還抵抗
Ｒfを介して第１の演算増幅器２の出力Ｖ0に接続され
る。さらに、第１の演算増幅器２の出力Ｖ0は、出力抵
抗Ｒaおよび負荷抵抗ＲLを介して接地されている。第２
の演算増幅器５の非反転入力端子には、出力抵抗Ｒaお
よび負荷抵抗ＲLの接続点、すなわち負荷抵抗ＲLの端子
電圧ＶLが入力され、第２の演算増幅器５の出力は反転
入力端子に帰還されるとともに、抵抗Ｒ2を介して第１
の演算増幅器２の非反転入力端子Ｖsに接続されてい
る。
き出し型電圧−電流変換回路を図２を用いて説明する。
この吐き出し型電圧−電流変換回路は、第１の演算増幅
器２と、負荷抵抗ＲＬの端子電圧ＶLを第１の演算増幅
器２に帰還する第２の演算増幅器５とを用いて構成され
る。この回路は、演算増幅器や抵抗等の線型受動素子で
構成されるので良好な精度を得ることができる特長があ
る。この実施の態様にかかる電圧−電流変換回路は、検
出素子の出力電圧Ｖinの接地側電位が基準抵抗Ｒsを介
して第１の演算増幅器２の反転入力端子に、正側電位が
抵抗Ｒ1を介して非反転入力端子Ｖsに入力されて構成さ
れる。第１の演算増幅器２の反転入力端子は、帰還抵抗
Ｒfを介して第１の演算増幅器２の出力Ｖ0に接続され
る。さらに、第１の演算増幅器２の出力Ｖ0は、出力抵
抗Ｒaおよび負荷抵抗ＲLを介して接地されている。第２
の演算増幅器５の非反転入力端子には、出力抵抗Ｒaお
よび負荷抵抗ＲLの接続点、すなわち負荷抵抗ＲLの端子
電圧ＶLが入力され、第２の演算増幅器５の出力は反転
入力端子に帰還されるとともに、抵抗Ｒ2を介して第１
の演算増幅器２の非反転入力端子Ｖsに接続されてい
る。
【００１５】以下、上記回路の動作を説明する。検出素
子の出力電圧をＶin、該出力電圧Ｖinの非接地側電位を
Ｖ1、接地側電位をＶ2とし、第１の演算増幅器２の非反
転入力電位をＶs、第１の演算増幅器２の反転入力電位
をＶf、第１の演算増幅器２の出力電圧をＶ0とし、第２
の演算増幅器５の非反転入力電圧をＶL、第２の演算増
幅器５の反転入力電圧すなわち第２の演算増幅器５の出
力電圧をＶrとし、出力抵抗Ｒaに流れる出力電流すなわ
ち負荷抵抗ＲLに流れる電流を負荷電流Ｉaとすると、Ｖ
2側では、Ｋ＝Ｒ1／（Ｒ1＋Ｒ2）と定義すると、Ｋは１
より小さく、第１の演算増幅器２の非反転入力電圧Ｖs
は下記（１）式で現わせる。 Ｖs＝（Ｖ0−ＩaＲa−Ｖ2）Ｋ＋Ｖ2…（１） Ｖ1側では、Ｍ＝Ｒs／（Ｒf＋Ｒs）と定義すると、第１
の演算増幅器２の反転入力電圧Ｖfは下記（２）式で現
わせる。 Ｖf＝（Ｖ0−Ｖ1）Ｍ＋Ｖ1…（２）
子の出力電圧をＶin、該出力電圧Ｖinの非接地側電位を
Ｖ1、接地側電位をＶ2とし、第１の演算増幅器２の非反
転入力電位をＶs、第１の演算増幅器２の反転入力電位
をＶf、第１の演算増幅器２の出力電圧をＶ0とし、第２
の演算増幅器５の非反転入力電圧をＶL、第２の演算増
幅器５の反転入力電圧すなわち第２の演算増幅器５の出
力電圧をＶrとし、出力抵抗Ｒaに流れる出力電流すなわ
ち負荷抵抗ＲLに流れる電流を負荷電流Ｉaとすると、Ｖ
2側では、Ｋ＝Ｒ1／（Ｒ1＋Ｒ2）と定義すると、Ｋは１
より小さく、第１の演算増幅器２の非反転入力電圧Ｖs
は下記（１）式で現わせる。 Ｖs＝（Ｖ0−ＩaＲa−Ｖ2）Ｋ＋Ｖ2…（１） Ｖ1側では、Ｍ＝Ｒs／（Ｒf＋Ｒs）と定義すると、第１
の演算増幅器２の反転入力電圧Ｖfは下記（２）式で現
わせる。 Ｖf＝（Ｖ0−Ｖ1）Ｍ＋Ｖ1…（２）
【００１６】ここで、Ｖs＝Ｖf、すなわち、（１）式が
（２）式に等しいとすると、Ｖ2＋（Ｖ0−ＩaＲa−
Ｖ2）Ｋ＝（Ｖ0−Ｖ1）Ｍ＋Ｖ1となり、ＫＩaＲaは、Ｋ
ＩaＲa＝Ｖ0（Ｋ−Ｍ）＋Ｖ2（１−Ｋ）−Ｖ1（１−
Ｍ）と現わされる。したがって、負荷電流ＩaがＶ1、Ｖ
2だけで表現される条件は、Ｋ−Ｍ＝０のとき、すなわ
ち、Ｍ＝Ｋのときである。それ故、出力抵抗Ｒaに流れ
る電流すなわち負荷抵抗ＲLに流れる負荷電流Ｉaは、下
記（３）式で現わされ、 Ｉa＝｛Ｖ2（１−Ｋ）−Ｖ1（１−Ｍ）｝／ＫＲa ＝｛（１／Ｋ）−１｝（Ｖ2−Ｖ1）／Ｒa…（３） 例えば、Ｋ＝１／２のとき負荷電流Ｉaは（Ｖ2−Ｖ1）
／Ｒaとなり、Ｋ＝１／５のとき負荷電流Ｉaは４（Ｖ2
−Ｖ1）／Ｒaとなる。このように、抵抗Ｒ1と抵抗Ｒ2を
適宜選択することによって、検出素子の出力電圧Ｖinに
所定の割合で比例した任意の電流Ｉaを得ることができ
る。
（２）式に等しいとすると、Ｖ2＋（Ｖ0−ＩaＲa−
Ｖ2）Ｋ＝（Ｖ0−Ｖ1）Ｍ＋Ｖ1となり、ＫＩaＲaは、Ｋ
ＩaＲa＝Ｖ0（Ｋ−Ｍ）＋Ｖ2（１−Ｋ）−Ｖ1（１−
Ｍ）と現わされる。したがって、負荷電流ＩaがＶ1、Ｖ
2だけで表現される条件は、Ｋ−Ｍ＝０のとき、すなわ
ち、Ｍ＝Ｋのときである。それ故、出力抵抗Ｒaに流れ
る電流すなわち負荷抵抗ＲLに流れる負荷電流Ｉaは、下
記（３）式で現わされ、 Ｉa＝｛Ｖ2（１−Ｋ）−Ｖ1（１−Ｍ）｝／ＫＲa ＝｛（１／Ｋ）−１｝（Ｖ2−Ｖ1）／Ｒa…（３） 例えば、Ｋ＝１／２のとき負荷電流Ｉaは（Ｖ2−Ｖ1）
／Ｒaとなり、Ｋ＝１／５のとき負荷電流Ｉaは４（Ｖ2
−Ｖ1）／Ｒaとなる。このように、抵抗Ｒ1と抵抗Ｒ2を
適宜選択することによって、検出素子の出力電圧Ｖinに
所定の割合で比例した任意の電流Ｉaを得ることができ
る。
【００１７】以下、具体的な使用方法を説明する。図２
において、（３）式におけるＶ1を０Ｖ（接地電位）と
すれば、 Ｉa＝｛（１／Ｋ）−１｝Ｖ2／Ｒa…（４） となって、負荷電流Ｉaは入力電圧Ｖ2に比例する。よっ
て、例えばＫ＝１／２（すなわちＲ1＝Ｒ2）、Ｍ＝１／
２（すなわちＲs＝Ｒf）のとき出力抵抗Ｒaを２５０Ω
に設定すれば、検出素子の出力電圧Ｖin１Ｖ当たりの負
荷電流Ｉaは４ｍＡとなり、第１の演算増幅器２の吐き
出し能力に充分余裕あるとすると、０．５〜４．５Ｖの
入力で、負荷抵抗ＲLに２〜１８ｍＡの出力電流すなわ
ち負荷電流を得ることができる。
において、（３）式におけるＶ1を０Ｖ（接地電位）と
すれば、 Ｉa＝｛（１／Ｋ）−１｝Ｖ2／Ｒa…（４） となって、負荷電流Ｉaは入力電圧Ｖ2に比例する。よっ
て、例えばＫ＝１／２（すなわちＲ1＝Ｒ2）、Ｍ＝１／
２（すなわちＲs＝Ｒf）のとき出力抵抗Ｒaを２５０Ω
に設定すれば、検出素子の出力電圧Ｖin１Ｖ当たりの負
荷電流Ｉaは４ｍＡとなり、第１の演算増幅器２の吐き
出し能力に充分余裕あるとすると、０．５〜４．５Ｖの
入力で、負荷抵抗ＲLに２〜１８ｍＡの出力電流すなわ
ち負荷電流を得ることができる。
【００１８】
【実施例】図３に第１の実施態様における他の実施例を
示す。本実施例は、カレントミラー回路４の１個の基準
トランジスタ４１に対して同特性のｎ個のトランジスタ
４１−１〜４１−ｎを並列して組み合わせたもので、出
力電流Ｉ0のｎ倍の負荷電流ＩLを得るようにしている。
すなわち、本実施例では、吸い込み型電圧−電流変換回
路１の出力電流Ｉ0は、図１に示した負荷電流ＩLの１／
ｎ倍であればよく、省エネルギとなり好ましい。さら
に、全体を１チップで構成することによって精度を良く
することができる。
示す。本実施例は、カレントミラー回路４の１個の基準
トランジスタ４１に対して同特性のｎ個のトランジスタ
４１−１〜４１−ｎを並列して組み合わせたもので、出
力電流Ｉ0のｎ倍の負荷電流ＩLを得るようにしている。
すなわち、本実施例では、吸い込み型電圧−電流変換回
路１の出力電流Ｉ0は、図１に示した負荷電流ＩLの１／
ｎ倍であればよく、省エネルギとなり好ましい。さら
に、全体を１チップで構成することによって精度を良く
することができる。
【００１９】次いで、図１に示した第１の実施態様のカ
レントミラー回路４をＭＯＳ型ＴＦＴを用いて構成した
第２の実施例を図４に示す。本実施例では、図１に示し
たカレントミラー回路４を、ゲートＧ、ソースＳ、ドレ
インＤ、ボディＢの４端子を有するＭＯＳ型ＴＦＴ４１
Ｆ，４２Ｆを一対用いて構成した点に特徴を有してい
る。ＭＯＳ型ＴＦＴの電流特性は、チャネル長Ｌとチャ
ネル幅Ｗを適宜選択することによって、大幅に調整する
ことが可能となるので、基準電流Ｉ0を流す基準ＴＦＴ
４１Ｆに対する出力電流ＩLを流す出力ＴＦＴ４２Ｆの
パターン寸法を適当に選択すれば、出力電流と負荷電流
は所定の電流比（Ｉ0／ＩL）とすることができる。
レントミラー回路４をＭＯＳ型ＴＦＴを用いて構成した
第２の実施例を図４に示す。本実施例では、図１に示し
たカレントミラー回路４を、ゲートＧ、ソースＳ、ドレ
インＤ、ボディＢの４端子を有するＭＯＳ型ＴＦＴ４１
Ｆ，４２Ｆを一対用いて構成した点に特徴を有してい
る。ＭＯＳ型ＴＦＴの電流特性は、チャネル長Ｌとチャ
ネル幅Ｗを適宜選択することによって、大幅に調整する
ことが可能となるので、基準電流Ｉ0を流す基準ＴＦＴ
４１Ｆに対する出力電流ＩLを流す出力ＴＦＴ４２Ｆの
パターン寸法を適当に選択すれば、出力電流と負荷電流
は所定の電流比（Ｉ0／ＩL）とすることができる。
【００２０】図２に示した第２の実施態様おける欠点
は、負荷電流Ｉaとして比較的小さい電流を得る場合、
例えば前述の条件（４ｍＡ／Ｖ）では、出力抵抗Ｒaが
２５０Ωで１８ｍＡの電流出力を行うと出力抵抗Ｒaで
の電圧降下Ｖaは４．５Ｖにも及び、負荷抵抗ＲLに分担
させる電圧ＶL（＝Ｉa・ＲL）分を見込むと、第１の演
算増幅器２への供給電圧は、これ等の電圧の和（Ｖa＋
ＶL）を出力できることが必要で、負荷抵抗ＲL側にも２
５０Ωを負荷して４．５Ｖの出力を得るものとすれば、
第１の演算増幅器２が電源電圧まで出力できる理想的な
ものであったにしても９Ｖの電源電圧が必要である。
は、負荷電流Ｉaとして比較的小さい電流を得る場合、
例えば前述の条件（４ｍＡ／Ｖ）では、出力抵抗Ｒaが
２５０Ωで１８ｍＡの電流出力を行うと出力抵抗Ｒaで
の電圧降下Ｖaは４．５Ｖにも及び、負荷抵抗ＲLに分担
させる電圧ＶL（＝Ｉa・ＲL）分を見込むと、第１の演
算増幅器２への供給電圧は、これ等の電圧の和（Ｖa＋
ＶL）を出力できることが必要で、負荷抵抗ＲL側にも２
５０Ωを負荷して４．５Ｖの出力を得るものとすれば、
第１の演算増幅器２が電源電圧まで出力できる理想的な
ものであったにしても９Ｖの電源電圧が必要である。
【００２１】近年マイクロコンピュータによる制御機器
に於いては、装備するＩＣ類の電源電圧を５Ｖに統一
し、周辺に接続する機器も同一電源を用いて使用できる
ことが好まれる。より高い電圧や負電圧を必要とする機
器用には別途電圧変換器を装備することもあるが、スペ
ースやコストの面で好まれない。
に於いては、装備するＩＣ類の電源電圧を５Ｖに統一
し、周辺に接続する機器も同一電源を用いて使用できる
ことが好まれる。より高い電圧や負電圧を必要とする機
器用には別途電圧変換器を装備することもあるが、スペ
ースやコストの面で好まれない。
【００２２】したがって、低い電源電圧でも作動できる
電圧−電流変換方法を達成できる実施例を図５を用いて
説明する。この実施例は、第２の実施態様を示す図２の
回路に比較して、出力抵抗Ｒaの値を１／ｎとするとと
もに、第３の演算増幅器６を設けた点に特徴を有してい
る。第１の演算増幅器２の出力Ｖ0は、帰還抵抗Ｒfおよ
び出力抵抗Ｒaに接続されるとともに、第３の演算増幅
器６の非反転入力端子に接続される。第３の演算増幅器
６の出力は、該演算増幅器６の反転入力端子に接続され
るとともに、第２の基準抵抗Ｒs2を介して第２の演算増
幅器５の反転入力端子に接続される。第２の演算増幅器
５の出力は、抵抗Ｒ2を介して第１の演算増幅器２の非
反転入力端子に接続されるとともに、第２の帰還抵抗Ｒ
f2を介して第２の演算増幅器２の反転入力端子に接続さ
れている。さらに、この回路では、第２の演算増幅器５
のゲインを第２の帰還抵抗Ｒf2および第２の基準抵抗Ｒ
s2の比（Ｒf2／Ｒs2）を適宜設定することによってｎ−
１倍とし、電流検出時における電力損失を１／ｍとし
た。この実施例によれば、電力損失を軽減することがで
きるとともに、前述の低電圧出力で使用できるという優
れた効果を奏する。例えば、ｎ＝１００のとき、出力抵
抗Ｒaは２．５Ωでよく、出力電流（負荷電流）Ｉaが１
８ｍＡのときの電圧降下は４５ｍＶにすぎず、負荷抵抗
ＲLを２５０Ωとして４．５Ｖの出力を得る場合には、
第１の演算増幅器２の出力電圧は４．５４５Ｖであれば
よく、第１の演算増幅器２に５Ｖの電源電圧を印加する
とき、２０ｍＡの出力時にほぼ９５％の出力電圧を維持
できる演算増幅器を実現することができる。
電圧−電流変換方法を達成できる実施例を図５を用いて
説明する。この実施例は、第２の実施態様を示す図２の
回路に比較して、出力抵抗Ｒaの値を１／ｎとするとと
もに、第３の演算増幅器６を設けた点に特徴を有してい
る。第１の演算増幅器２の出力Ｖ0は、帰還抵抗Ｒfおよ
び出力抵抗Ｒaに接続されるとともに、第３の演算増幅
器６の非反転入力端子に接続される。第３の演算増幅器
６の出力は、該演算増幅器６の反転入力端子に接続され
るとともに、第２の基準抵抗Ｒs2を介して第２の演算増
幅器５の反転入力端子に接続される。第２の演算増幅器
５の出力は、抵抗Ｒ2を介して第１の演算増幅器２の非
反転入力端子に接続されるとともに、第２の帰還抵抗Ｒ
f2を介して第２の演算増幅器２の反転入力端子に接続さ
れている。さらに、この回路では、第２の演算増幅器５
のゲインを第２の帰還抵抗Ｒf2および第２の基準抵抗Ｒ
s2の比（Ｒf2／Ｒs2）を適宜設定することによってｎ−
１倍とし、電流検出時における電力損失を１／ｍとし
た。この実施例によれば、電力損失を軽減することがで
きるとともに、前述の低電圧出力で使用できるという優
れた効果を奏する。例えば、ｎ＝１００のとき、出力抵
抗Ｒaは２．５Ωでよく、出力電流（負荷電流）Ｉaが１
８ｍＡのときの電圧降下は４５ｍＶにすぎず、負荷抵抗
ＲLを２５０Ωとして４．５Ｖの出力を得る場合には、
第１の演算増幅器２の出力電圧は４．５４５Ｖであれば
よく、第１の演算増幅器２に５Ｖの電源電圧を印加する
とき、２０ｍＡの出力時にほぼ９５％の出力電圧を維持
できる演算増幅器を実現することができる。
【００２３】上記の本発明にかかる電圧−電流変換回路
を、トランジューサＩＣチップに組み付けることによっ
て、小型のトランジューサを得ることができる。さら
に、上記電圧−電流変換回路を構成する半導体素子を１
チップのＩＣとして構成することによって、小型で量産
性の高い電圧−電流変換回路とすることができる。
を、トランジューサＩＣチップに組み付けることによっ
て、小型のトランジューサを得ることができる。さら
に、上記電圧−電流変換回路を構成する半導体素子を１
チップのＩＣとして構成することによって、小型で量産
性の高い電圧−電流変換回路とすることができる。
【００２４】
【発明の効果】上記構成を具備することによって、本発
明は、制御対象の状況を検出する検出素子と、該検出素
子からの信号を演算処理して制御対象を制御する制御演
算装置とからなる制御システムにおいて、制御演算処理
装置から供給される作動電源圧の範囲内で可及的に電圧
増幅の大きな電圧−電流変換出力を得られる電圧−電流
変換変換回路を提供することができる。さらに、本発明
は、上記構成を具備することによって、使用に便利な簡
単な構成で、低い電源電圧で駆動することができるの吐
き出し型の電圧−電流変換回路を提供することができ
る。
明は、制御対象の状況を検出する検出素子と、該検出素
子からの信号を演算処理して制御対象を制御する制御演
算装置とからなる制御システムにおいて、制御演算処理
装置から供給される作動電源圧の範囲内で可及的に電圧
増幅の大きな電圧−電流変換出力を得られる電圧−電流
変換変換回路を提供することができる。さらに、本発明
は、上記構成を具備することによって、使用に便利な簡
単な構成で、低い電源電圧で駆動することができるの吐
き出し型の電圧−電流変換回路を提供することができ
る。
【図１】本発明にかかる第１の実施態様の電圧−電流変
換回路の回路構成を示すブロック図。
換回路の回路構成を示すブロック図。
【図２】本発明にかかる第２の実施態様の電圧−電流変
換回路の回路構成を示すブロック図。
換回路の回路構成を示すブロック図。
【図３】本発明にかかる第１の実施態様の電圧−電流変
換回路の第２の実施例の回路構成を示すブロック図。
換回路の第２の実施例の回路構成を示すブロック図。
【図４】本発明にかかる第１の実施態様の電圧−電流変
換回路の第３の実施例の回路構成を示すブロック図。
換回路の第３の実施例の回路構成を示すブロック図。
【図５】本発明にかかる第２の実施態様の電圧−電流変
換回路の第２の実施例の回路構成を示すブロック図。
換回路の第２の実施例の回路構成を示すブロック図。
【図６】従来の電圧−電流変換回路の回路構成を示すブ
ロック図。
ロック図。
１ 電圧−電流変換回路 ２ 第１の演算増幅器 ３ 電流制御手段 ４ カレントミラー回路 ５ 第２の演算増幅器 ６ 第３の演算増幅器 Ｒa 出力抵抗 ＲL 負荷抵抗 Ｒs 基準抵抗 Ｒf 帰還抵抗
Claims (6)
- 【請求項１】 検出素子の検出電圧が入力される演算増
幅器と、該演算増幅器の出力によって制御される電流制
御手段とからなり、検出電圧値を電流値に変換して出力
する吸い込み型の信号電圧−電流変換器を用いた電圧−
電流変換回路において、電源と前記電流制御手段との間
にカレントミラー回路を設け、該カレントミラー回路の
出力に一端が接地された低抵抗からなる負荷抵抗を接続
して吐き出し型電圧−電流変換回路としたことを特徴と
する電圧−電流変換回路。 - 【請求項２】 前記請求項１記載の電圧−電流変換回路
において、カレントミラー回路を１個の入力トランジス
タと並列接続されたｎ個の出力トランジスタから構成
し、ｎ倍の電流出力能力を有する様にした電圧−電流変
換回路。 - 【請求項３】 前記請求項１記載の電圧−電流変換回路
において、カレントミラー回路を２個のＭＯＳ型ＦＥＴ
で構成し、それぞれのＭＯＳ型ＦＥＴのチャネル長およ
びチャネル幅を調節することによって任意の倍数の電流
出力能力を有するようにした電圧−電流変換回路。 - 【請求項４】 少なくとも演算増幅器およびカレントミ
ラー回路の半導体部分をワンチップ化した請求項１ない
し請求項３のいずれかに記載された電圧−電流変換回
路。 - 【請求項５】 検出素子の検出電圧が入力される第１の
演算増幅器と、該第１の演算増幅器の出力に接続された
出力抵抗および負荷抵抗の直列接続体と、この出力抵抗
と負荷抵抗の接続点の電圧が入力される第２の演算増幅
器とからなる電圧−電流変換回路において、第１の演算
増幅器の出力を第１の演算増幅器の一方の入力へ接続
し、第２の演算増幅器の出力を第１の演算増幅器の他方
の入力へ接続して作動電源電圧利用率を向上したことを
特徴とする電圧−電流変換回路。 - 【請求項６】 トランジューサＩＣチップに、請求項１
または請求項５の電圧−電流変換回路を組み付けて成る
トランジューサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8286617A JPH10132601A (ja) | 1996-10-29 | 1996-10-29 | 信号電圧−電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8286617A JPH10132601A (ja) | 1996-10-29 | 1996-10-29 | 信号電圧−電流変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10132601A true JPH10132601A (ja) | 1998-05-22 |
Family
ID=17706734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8286617A Pending JPH10132601A (ja) | 1996-10-29 | 1996-10-29 | 信号電圧−電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10132601A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1101287A4 (en) * | 1998-07-30 | 2001-09-12 | Credence Systems Corp | LOW LOAD INJECTION MOSFET ROCKER |
| DE10033540A1 (de) * | 2000-07-11 | 2002-02-14 | Siemens Ag | Einrichtung zum Erzeugen eines Referenzstromes |
| JP2003043075A (ja) * | 2001-08-02 | 2003-02-13 | Fuji Electric Co Ltd | 電流検出回路 |
| JP2003248459A (ja) * | 2002-01-09 | 2003-09-05 | Lg Electronics Inc | 電流書き込み型ａｍｏｅｌディスプレイパネル用データ駆動回路 |
| EP1440852A1 (en) * | 2003-01-21 | 2004-07-28 | Delphi Technologies, Inc. | Temperature compensated air bag |
| JP2009239471A (ja) * | 2008-03-26 | 2009-10-15 | Panasonic Corp | Ｍｏｓ集積回路、及びそれを備えた電子機器 |
| CN103018531A (zh) * | 2012-12-11 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种电流检测电路、温度补偿装置及显示装置 |
| CN103178701A (zh) * | 2011-12-23 | 2013-06-26 | 国民技术股份有限公司 | 一种限流装置及限流方法 |
| US12374993B2 (en) | 2022-07-04 | 2025-07-29 | Stmicroelectronics S.R.L. | DC-DC converter circuit, corresponding method of operation and method of trimming a DC-DC converter circuit |
-
1996
- 1996-10-29 JP JP8286617A patent/JPH10132601A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1101287A4 (en) * | 1998-07-30 | 2001-09-12 | Credence Systems Corp | LOW LOAD INJECTION MOSFET ROCKER |
| DE10033540A1 (de) * | 2000-07-11 | 2002-02-14 | Siemens Ag | Einrichtung zum Erzeugen eines Referenzstromes |
| DE10033540C2 (de) * | 2000-07-11 | 2002-05-29 | Siemens Ag | Einrichtung zum Erzeugen eines Referenzstromes |
| JP2003043075A (ja) * | 2001-08-02 | 2003-02-13 | Fuji Electric Co Ltd | 電流検出回路 |
| JP2003248459A (ja) * | 2002-01-09 | 2003-09-05 | Lg Electronics Inc | 電流書き込み型ａｍｏｅｌディスプレイパネル用データ駆動回路 |
| US7000946B2 (en) | 2003-01-21 | 2006-02-21 | Delphi Technologies, Inc. | Temperature compensated air bag control system |
| EP1440852A1 (en) * | 2003-01-21 | 2004-07-28 | Delphi Technologies, Inc. | Temperature compensated air bag |
| JP2009239471A (ja) * | 2008-03-26 | 2009-10-15 | Panasonic Corp | Ｍｏｓ集積回路、及びそれを備えた電子機器 |
| CN103178701A (zh) * | 2011-12-23 | 2013-06-26 | 国民技术股份有限公司 | 一种限流装置及限流方法 |
| CN103178701B (zh) * | 2011-12-23 | 2017-02-08 | 国民技术股份有限公司 | 一种限流装置及限流方法 |
| CN103018531A (zh) * | 2012-12-11 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种电流检测电路、温度补偿装置及显示装置 |
| CN103018531B (zh) * | 2012-12-11 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种电流检测电路、温度补偿装置及显示装置 |
| US9134352B2 (en) | 2012-12-11 | 2015-09-15 | Boe Technology Group Co., Ltd. | Current detecting circuit, temperature compensating device and display device |
| US12374993B2 (en) | 2022-07-04 | 2025-07-29 | Stmicroelectronics S.R.L. | DC-DC converter circuit, corresponding method of operation and method of trimming a DC-DC converter circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5579397A (en) | Amplifier device for a condenser microphone | |
| US6559723B2 (en) | Single ended input, differential output amplifier | |
| US5017804A (en) | Hall sensing of bond wire current | |
| US20040257150A1 (en) | Bandgap reference voltage generator | |
| EP3706313B1 (en) | Advanced load current monitoring circuit and method for a class-ab amplifier | |
| WO2007007765A1 (ja) | 電流電圧変換回路、それを用いた消費電力検出回路および電子機器 | |
| JPH07106875A (ja) | 半導体集積回路 | |
| JPH10132601A (ja) | 信号電圧−電流変換回路 | |
| US8368454B2 (en) | Temperature detection circuit | |
| US6873206B1 (en) | Charge amplifier device having fully integrated DC stabilization | |
| US6617922B2 (en) | Differential difference amplifier for amplifying small signals close to zero volts | |
| US20150323571A1 (en) | Current sensing system and method | |
| WO2004055970A1 (ja) | 起動信号出力回路及び判定回路 | |
| US5703477A (en) | Current driver circuit with transverse current regulation | |
| US20090076760A1 (en) | Sensor interface with integrated current measurement | |
| US11378598B2 (en) | Semiconductor integrated circuit device and current detection circuit | |
| US20100039177A1 (en) | Amplifier Arrangement and Method for Amplification | |
| US6545541B2 (en) | Power amplifier embedded cell bias detection, methods of detecting bias in power amplifiers and systems utilizing embedded cell bias detection | |
| US6812740B2 (en) | Low-voltage drive circuit and method for the same | |
| US7126423B1 (en) | Differential difference amplifier for amplifying small signals close to zero volts | |
| CN217443438U (zh) | 一种电流检测电路及芯片 | |
| JP2003526981A (ja) | 高周波数トランジスタのための動作点調整用の回路構造、および、増幅器回路 | |
| US12068743B2 (en) | Semiconductor device | |
| US10935592B2 (en) | Current sensing circuit and method | |
| US20260098879A1 (en) | Current sense amplifier |