JPH10133798A - キー入力回路 - Google Patents
キー入力回路Info
- Publication number
- JPH10133798A JPH10133798A JP8287041A JP28704196A JPH10133798A JP H10133798 A JPH10133798 A JP H10133798A JP 8287041 A JP8287041 A JP 8287041A JP 28704196 A JP28704196 A JP 28704196A JP H10133798 A JPH10133798 A JP H10133798A
- Authority
- JP
- Japan
- Prior art keywords
- key
- input
- signal
- common
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 29
- 239000004973 liquid crystal related substance Substances 0.000 claims description 10
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 abstract description 13
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 abstract description 13
- 102100021133 Nuclear protein 1 Human genes 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 5
- 101150080085 SEG1 gene Proteins 0.000 description 1
- 101100202858 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SEG2 gene Proteins 0.000 description 1
- 101100421134 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sle1 gene Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】
【課題】 簡単な回路を追加するだけで、表示用のコモ
ン信号をキースキャン信号として利用し、更に、ＩＣ化
した場合の端子数を著しく削減する。 【解決手段】 キー入力処理機能と、液晶表示機能を備
えたキー入力回路において、同一のコモン信号ＣＯＭ１
をキースキャン信号としてキーマトリクス２の２つの列
に供給すると共に、キー入力信号の入力端子１２０に、
入力スレッショルド電圧ＶtHがＶDDとＶDD／２の間にあ
る第１のインバータ１３０と、入力スレッショルド電圧
ＶtLが０ＶとＶDD／２の間にある第２のインバータ１３
１とを並列に接続し、更に、同一のコモン信号ＣＯＭ１
が供給されるキーマトリクスの２つの列において、コモ
ンドライバの出力端子７１とキーマトリクスとの接続ラ
インに互いに方向が反対向きのダイオード２１，２３を
挿入する。
ン信号をキースキャン信号として利用し、更に、ＩＣ化
した場合の端子数を著しく削減する。 【解決手段】 キー入力処理機能と、液晶表示機能を備
えたキー入力回路において、同一のコモン信号ＣＯＭ１
をキースキャン信号としてキーマトリクス２の２つの列
に供給すると共に、キー入力信号の入力端子１２０に、
入力スレッショルド電圧ＶtHがＶDDとＶDD／２の間にあ
る第１のインバータ１３０と、入力スレッショルド電圧
ＶtLが０ＶとＶDD／２の間にある第２のインバータ１３
１とを並列に接続し、更に、同一のコモン信号ＣＯＭ１
が供給されるキーマトリクスの２つの列において、コモ
ンドライバの出力端子７１とキーマトリクスとの接続ラ
インに互いに方向が反対向きのダイオード２１，２３を
挿入する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶駆動用のドラ
イバ出力を利用して、キーマトリクスをスキャンするキ
ー入力回路に関する。
イバ出力を利用して、キーマトリクスをスキャンするキ
ー入力回路に関する。
【０００２】
【従来の技術】従来、キーマトリクスからのキー入力信
号を処理する機能と、液晶表示装置を駆動する機能の双
方を備えたＩＣが開発されていた。このようなＩＣにお
いては、一般に、キー入力処理用として、キーマトリク
スにキースキャン信号を送出するための出力端子と、キ
ーマトリクスからのキー入力信号を入力するための入力
端子をが設けられており、また、液晶駆動用として、コ
モン信号及びセグメント信号を液晶表示装置に送出する
ための出力端子が、上述の入出力端子とは別に設けられ
ていた。
号を処理する機能と、液晶表示装置を駆動する機能の双
方を備えたＩＣが開発されていた。このようなＩＣにお
いては、一般に、キー入力処理用として、キーマトリク
スにキースキャン信号を送出するための出力端子と、キ
ーマトリクスからのキー入力信号を入力するための入力
端子をが設けられており、また、液晶駆動用として、コ
モン信号及びセグメント信号を液晶表示装置に送出する
ための出力端子が、上述の入出力端子とは別に設けられ
ていた。
【０００３】このような構成の場合、ＩＣの端子数が非
常に多くなるため、図６に示すように、液晶表示装置１
へのセグメント信号をキースキャン信号としてキーマト
リクス２に供給する構成が提案されるようになった。し
かしながら、セグメント信号は元々点灯すべきセグメン
トにおいてのみ所定のレベルとなる信号であるので、そ
のままキースキャン信号として利用することはできな
い。
常に多くなるため、図６に示すように、液晶表示装置１
へのセグメント信号をキースキャン信号としてキーマト
リクス２に供給する構成が提案されるようになった。し
かしながら、セグメント信号は元々点灯すべきセグメン
トにおいてのみ所定のレベルとなる信号であるので、そ
のままキースキャン信号として利用することはできな
い。
【０００４】そこで、従来は、各セグメント信号の一部
の期間をキースキャン用に割り当て、この期間に各セグ
メント信号が順次所定レベルとなるような狭い幅のパル
ス信号を挿入していた。
の期間をキースキャン用に割り当て、この期間に各セグ
メント信号が順次所定レベルとなるような狭い幅のパル
ス信号を挿入していた。
【０００５】
【発明が解決しようとする課題】セグメント信号をキー
スキャン信号として利用する従来の構成では、キースキ
ャンを行うためのパルス信号のパルス幅が狭くなるの
で、ノイズ等の影響を受けやすく安定したキースキャン
ができないという問題があった。また、表示装置として
は必要のないときにセグメント信号が所定レベルになる
ので、表示のコントラスト，視野角，温度特性の点で好
ましいものではなかった。
スキャン信号として利用する従来の構成では、キースキ
ャンを行うためのパルス信号のパルス幅が狭くなるの
で、ノイズ等の影響を受けやすく安定したキースキャン
ができないという問題があった。また、表示装置として
は必要のないときにセグメント信号が所定レベルになる
ので、表示のコントラスト，視野角，温度特性の点で好
ましいものではなかった。
【０００６】
【課題を解決するための手段】本発明は、キーマトリク
スと、該キーマトリクスからのキー入力信号を入力する
入力端子と、前記キー入力信号に基づいてキーデータを
生成するキーデコーダと、液晶表示装置を駆動するため
のコモン信号及びセグメント信号を各々出力するコモン
ドライバ及びセグメントドライバとを備えたキー入力回
路において、前記コモン信号は順次大となる第１から第
ｎ（ｎ：３以上の整数）までの複数の電圧レベルを有
し、同一の前記コモン信号をキースキャン信号として前
記キーマトリクスの２つの列に供給し、該コモン信号を
供給する２つの供給ラインに互いに方向が反対向きのダ
イオードを各々挿入すると共に、前記入力端子に、前記
入力端子に、入力スレッショルド電圧が前記第１と第２
の電圧レベルの間にある第１の入力回路と、入力スレッ
ショルド電圧が前記第（ｎ−１）と第ｎの電圧レベルの
間にある第２の入力回路とを並列に接続したことを特徴
とする。
スと、該キーマトリクスからのキー入力信号を入力する
入力端子と、前記キー入力信号に基づいてキーデータを
生成するキーデコーダと、液晶表示装置を駆動するため
のコモン信号及びセグメント信号を各々出力するコモン
ドライバ及びセグメントドライバとを備えたキー入力回
路において、前記コモン信号は順次大となる第１から第
ｎ（ｎ：３以上の整数）までの複数の電圧レベルを有
し、同一の前記コモン信号をキースキャン信号として前
記キーマトリクスの２つの列に供給し、該コモン信号を
供給する２つの供給ラインに互いに方向が反対向きのダ
イオードを各々挿入すると共に、前記入力端子に、前記
入力端子に、入力スレッショルド電圧が前記第１と第２
の電圧レベルの間にある第１の入力回路と、入力スレッ
ショルド電圧が前記第（ｎ−１）と第ｎの電圧レベルの
間にある第２の入力回路とを並列に接続したことを特徴
とする。
【０００７】あるいは、前記入力端子に、第１の期間で
は入力スレッショルド電圧が前記第１と第２の間の電圧
レベルとなり、第２の期間では入力スレッショルド電圧
が前記第（ｎ−１）と第ｎの間の電圧レベルとなるよう
切り替わる入力回路を接続したことを特徴とする。
は入力スレッショルド電圧が前記第１と第２の間の電圧
レベルとなり、第２の期間では入力スレッショルド電圧
が前記第（ｎ−１）と第ｎの間の電圧レベルとなるよう
切り替わる入力回路を接続したことを特徴とする。
【０００８】
【発明の実施の形態】図３は、本発明の実施形態の概略
ブロック構成を示すブロック図であり、４はキー入力処
理機能と液晶駆動機能の双方の機能を有するＩＣであ
る。このＩＣ４は、タイミング発生回路５からのタイミ
ング信号に基づきコモン信号ＣＯＭ１，ＣＯＭ２を発生
するコモンドライバ６と、コモン信号を液晶表示装置１
に送出する出力端子７０，７１と、外部よりシリアル転
送された表示データを取り込んでパラレルデータに変換
するシフトレジスタ８と、シフトレジスタ８の内容をラ
ッチするラッチ回路９と、ラッチ回路９の出力に応じて
セグメント信号を発生するセグメントドライバ１０と、
セグメント信号ＳＥＧ１，ＳＥＧ２，……… を送出す
る出力端子１１０，１１１，……… とを、表示駆動用
の構成として備えている。
ブロック構成を示すブロック図であり、４はキー入力処
理機能と液晶駆動機能の双方の機能を有するＩＣであ
る。このＩＣ４は、タイミング発生回路５からのタイミ
ング信号に基づきコモン信号ＣＯＭ１，ＣＯＭ２を発生
するコモンドライバ６と、コモン信号を液晶表示装置１
に送出する出力端子７０，７１と、外部よりシリアル転
送された表示データを取り込んでパラレルデータに変換
するシフトレジスタ８と、シフトレジスタ８の内容をラ
ッチするラッチ回路９と、ラッチ回路９の出力に応じて
セグメント信号を発生するセグメントドライバ１０と、
セグメント信号ＳＥＧ１，ＳＥＧ２，……… を送出す
る出力端子１１０，１１１，……… とを、表示駆動用
の構成として備えている。
【０００９】更に、キーマトリクス２からのキー入力信
号を入力する入力端子１２０，１２１，……… と、こ
れらの入力端子に接続され入力信号レベルを判別する入
力回路１３と、タイミング発生回路５からのストローブ
信号ＳＴＢと入力回路１３の出力信号に基づいてキーデ
ータを生成するキーデコーダ１４と、生成したキーデー
タを蓄えるキーバッファ１５とを、キー入力処理用の構
成として備えている。
号を入力する入力端子１２０，１２１，……… と、こ
れらの入力端子に接続され入力信号レベルを判別する入
力回路１３と、タイミング発生回路５からのストローブ
信号ＳＴＢと入力回路１３の出力信号に基づいてキーデ
ータを生成するキーデコーダ１４と、生成したキーデー
タを蓄えるキーバッファ１５とを、キー入力処理用の構
成として備えている。
【００１０】次に、図３に示した入力回路、及び、コモ
ン出力端子とキーマトリクスとの接続関係を詳細に示す
要部回路を図１に示す。図１に示す第１実施形態では、
１つのコモン出力端子７０，７１に各々キーマトリクス
２の２列のラインが接続され、キーマトリクス２の２行
のラインが各々入力端子１２０，１２１に接続されてい
る。キーマトリクス２の各行と各列の交点にはキースイ
ッチＳ１からＳ８が接続され、スイッチＳ３，Ｓ４，Ｓ
７，Ｓ８が接続された列においては、出力端子７０又は
７１からキーマトリクス２への接続ラインに順方向のダ
イオード２０，２１が挿入されている。一方、スイッチ
Ｓ１，Ｓ２，Ｓ５，Ｓ６が接続された列においては、出
力端子７０又は７１からキーマトリクス２への接続ライ
ンに逆方向のダイオード２２，２３が挿入されている。
ン出力端子とキーマトリクスとの接続関係を詳細に示す
要部回路を図１に示す。図１に示す第１実施形態では、
１つのコモン出力端子７０，７１に各々キーマトリクス
２の２列のラインが接続され、キーマトリクス２の２行
のラインが各々入力端子１２０，１２１に接続されてい
る。キーマトリクス２の各行と各列の交点にはキースイ
ッチＳ１からＳ８が接続され、スイッチＳ３，Ｓ４，Ｓ
７，Ｓ８が接続された列においては、出力端子７０又は
７１からキーマトリクス２への接続ラインに順方向のダ
イオード２０，２１が挿入されている。一方、スイッチ
Ｓ１，Ｓ２，Ｓ５，Ｓ６が接続された列においては、出
力端子７０又は７１からキーマトリクス２への接続ライ
ンに逆方向のダイオード２２，２３が挿入されている。
【００１１】そして、ＩＣ４の内部では、入力端子１２
０に、第１のスレッショルド電圧ＶtHを有するインバー
タ１３０と、第２のスレッショルド電圧ＶtLを有するイ
ンバータ１３１が並列に接続され、インバータ１３０の
出力側には通常のインバータ１３２が接続されている。
更に、入力端子１２０は抵抗１３３を介して、１／２バ
イアス方式ではＶDD／２に、１／３バイアス方式ではＶ
DD／３又は２ＶDD／３に接続されている。又、入力端子
１２１に接続される入力回路の構成も入力端子１２０に
接続された構成と同一であって、インバータ１３４は第
１のスレッショルド電圧ＶtHを有し、インバータ１３５
は第２のスレッショルド電圧ＶtLを有する。
０に、第１のスレッショルド電圧ＶtHを有するインバー
タ１３０と、第２のスレッショルド電圧ＶtLを有するイ
ンバータ１３１が並列に接続され、インバータ１３０の
出力側には通常のインバータ１３２が接続されている。
更に、入力端子１２０は抵抗１３３を介して、１／２バ
イアス方式ではＶDD／２に、１／３バイアス方式ではＶ
DD／３又は２ＶDD／３に接続されている。又、入力端子
１２１に接続される入力回路の構成も入力端子１２０に
接続された構成と同一であって、インバータ１３４は第
１のスレッショルド電圧ＶtHを有し、インバータ１３５
は第２のスレッショルド電圧ＶtLを有する。
【００１２】ここで、コモン信号ＣＯＭ１，ＣＯＭ２
は、１／２バイアス方式の場合、図４ａ，ｂに示すよう
に、０Ｖ，ＶDD／２，ＶDD（０Ｖ＜ＶDD／２＜ＶDD）の
３つの異なる電圧レベルのいずれかをとり、第１のスレ
ッショルド電圧ＶtHはＶDD／２とＶDDの間の電圧レベル
に設定されており、第２のスレッショルド電圧ＶtLは０
ＶとＶDD／２の間の電圧レベルに設定されている。
は、１／２バイアス方式の場合、図４ａ，ｂに示すよう
に、０Ｖ，ＶDD／２，ＶDD（０Ｖ＜ＶDD／２＜ＶDD）の
３つの異なる電圧レベルのいずれかをとり、第１のスレ
ッショルド電圧ＶtHはＶDD／２とＶDDの間の電圧レベル
に設定されており、第２のスレッショルド電圧ＶtLは０
ＶとＶDD／２の間の電圧レベルに設定されている。
【００１３】従って、スイッチＳ３，Ｓ４はコモン信号
ＣＯＭ１のＶDD期間を、スイッチＳ１，Ｓ２はコモン信
号ＣＯＭ１の０Ｖ期間を、スイッチＳ７，Ｓ８はコモン
信号ＣＯＭ２のＶDD期間を、スイッチＳ５，Ｓ６はコモ
ン信号ＣＯＭ１の０Ｖ期間を、各々キースキャン信号と
し、インバータ１３０，１３１，１３４，１３５は、各
々、スイッチＳ４及びＳ８、スイッチＳ２及びＳ６、ス
イッチＳ３及びＳ７、スイッチＳ１及びＳ５がオンであ
るか否かを検出する。
ＣＯＭ１のＶDD期間を、スイッチＳ１，Ｓ２はコモン信
号ＣＯＭ１の０Ｖ期間を、スイッチＳ７，Ｓ８はコモン
信号ＣＯＭ２のＶDD期間を、スイッチＳ５，Ｓ６はコモ
ン信号ＣＯＭ１の０Ｖ期間を、各々キースキャン信号と
し、インバータ１３０，１３１，１３４，１３５は、各
々、スイッチＳ４及びＳ８、スイッチＳ２及びＳ６、ス
イッチＳ３及びＳ７、スイッチＳ１及びＳ５がオンであ
るか否かを検出する。
【００１４】例えば、スイッチＳ１のみがオンのとき、
コモン信号ＣＯＭ１がＶDDの期間では、このＶDDの信号
がダイオード２１を介してキーマトリクス２に入力され
るがスイッチ３，４は共にオフしているので、出力Ｉ
１，Ｉ３はＬレベルのままである（図４ｇ、ｉ）。コモ
ン信号ＣＯＭ１が０Ｖになるとこの０Ｖがダイオード２
３及びスイッチＳ１を介してキー入力信号として入力端
子１２１に入力され、インバータ１３５のスレッショル
ド電圧ＶtLより低くなるので、インバータ１３５の出力
Ｉ４はＬレベルとなる（図４ｊ）。次に、コモン信号Ｃ
ＯＭ２がＶDDの期間では、このＶDDの信号がダイオード
２０を介してキーマトリクス２に入力されるがスイッチ
７，８は共にオフしているので、出力Ｉ１，Ｉ３はＬレ
ベルのままである（図４ｇ、ｉ）。コモン信号ＣＯＭ２
が０Ｖになるとこの０Ｖがダイオード２２を介してキー
マトリクス２に入力されるがスイッチ５，６は共にオフ
しているので、出力Ｉ２，Ｉ４はＬレベルのままである
（図４ｈ、ｊ）。
コモン信号ＣＯＭ１がＶDDの期間では、このＶDDの信号
がダイオード２１を介してキーマトリクス２に入力され
るがスイッチ３，４は共にオフしているので、出力Ｉ
１，Ｉ３はＬレベルのままである（図４ｇ、ｉ）。コモ
ン信号ＣＯＭ１が０Ｖになるとこの０Ｖがダイオード２
３及びスイッチＳ１を介してキー入力信号として入力端
子１２１に入力され、インバータ１３５のスレッショル
ド電圧ＶtLより低くなるので、インバータ１３５の出力
Ｉ４はＬレベルとなる（図４ｊ）。次に、コモン信号Ｃ
ＯＭ２がＶDDの期間では、このＶDDの信号がダイオード
２０を介してキーマトリクス２に入力されるがスイッチ
７，８は共にオフしているので、出力Ｉ１，Ｉ３はＬレ
ベルのままである（図４ｇ、ｉ）。コモン信号ＣＯＭ２
が０Ｖになるとこの０Ｖがダイオード２２を介してキー
マトリクス２に入力されるがスイッチ５，６は共にオフ
しているので、出力Ｉ２，Ｉ４はＬレベルのままである
（図４ｈ、ｊ）。
【００１５】同様にして、スイッチＳ８のみがオンのと
きは、コモン信号ＣＯＭ２がＶDDになるとこのＶDDがダ
イオード２０及びスイッチＳ８を介してキー入力信号と
して入力端子１２０に入力され、インバータ１３３のス
レッショルド電圧ＶtHより高くなるので、インバータ１
３３の出力Ｉ１はＨレベルとる（図４ｇ）。このよう
に、第１実施形態では、２本のコモン信号ＣＯＭ１，Ｃ
ＯＭ２により、通常の倍の４列のキースキャンを実行で
き、端子数は半分で済む。
きは、コモン信号ＣＯＭ２がＶDDになるとこのＶDDがダ
イオード２０及びスイッチＳ８を介してキー入力信号と
して入力端子１２０に入力され、インバータ１３３のス
レッショルド電圧ＶtHより高くなるので、インバータ１
３３の出力Ｉ１はＨレベルとる（図４ｇ）。このよう
に、第１実施形態では、２本のコモン信号ＣＯＭ１，Ｃ
ＯＭ２により、通常の倍の４列のキースキャンを実行で
き、端子数は半分で済む。
【００１６】次に、図２の第２実施形態について説明す
る。この実施形態においては、入力回路１３の構成のみ
が異なり、他の接続関係は図１と全く同一である。ここ
では、入力端子１２０に、コンパレータ１３７の正入力
端子を接続し、コンパレータ１３７の負入力端子を抵抗
１３８を介してＶDDに接続し、抵抗１３９を介して接地
している。更に、抵抗１４０とスイッチとしてのＮチャ
ンネルＭＯＳトランジスタ１４１とを直列に接続し、こ
れらを抵抗１３９に並列に接続している。そして、抵抗
１３８，１３９，１４０の抵抗値を適当に選ぶことによ
り、トランジスタ１４１がオフの時は、このコンパレー
タ１３７の入力スレッショルド電圧が上述したＶtHとな
り、トランジスタ１４１がオンの時は、入力スレッショ
ルド電圧が上述したＶtLとなるように切り換えている。
又、トランジスタ１４１の切換信号ＴＭＧとしては、図
５ｋに示すように、コモン信号ＣＯＭ１，ＣＯＭ２が０
Ｖになる期間のみＬレベルとなる信号を用いている。入
力端子１２１に接続される入力回路も、上述した入力端
子１２０に接続された入力回路と同一の構成である。
る。この実施形態においては、入力回路１３の構成のみ
が異なり、他の接続関係は図１と全く同一である。ここ
では、入力端子１２０に、コンパレータ１３７の正入力
端子を接続し、コンパレータ１３７の負入力端子を抵抗
１３８を介してＶDDに接続し、抵抗１３９を介して接地
している。更に、抵抗１４０とスイッチとしてのＮチャ
ンネルＭＯＳトランジスタ１４１とを直列に接続し、こ
れらを抵抗１３９に並列に接続している。そして、抵抗
１３８，１３９，１４０の抵抗値を適当に選ぶことによ
り、トランジスタ１４１がオフの時は、このコンパレー
タ１３７の入力スレッショルド電圧が上述したＶtHとな
り、トランジスタ１４１がオンの時は、入力スレッショ
ルド電圧が上述したＶtLとなるように切り換えている。
又、トランジスタ１４１の切換信号ＴＭＧとしては、図
５ｋに示すように、コモン信号ＣＯＭ１，ＣＯＭ２が０
Ｖになる期間のみＬレベルとなる信号を用いている。入
力端子１２１に接続される入力回路も、上述した入力端
子１２０に接続された入力回路と同一の構成である。
【００１７】従って、この第２実施形態は、第１実施形
態と同様の動作を行い、図５に示すように、スイッチＳ
１，Ｓ８がオンしたときは、図４と同様の動作を行う。
スレッショルド電圧については、例えば、抵抗１３８，
１３９，１４０の抵抗値Ｒ１，Ｒ２，Ｒ３を、各々、Ｒ
１＝２５Ｋオーム，Ｒ２＝７５Ｋオーム，Ｒ３＝９．３
７Ｋオームに設定することにより、所望とするＶtH＝
０．７５ＶDD及びＶtL＝０．２５ＶDDが得られる。
態と同様の動作を行い、図５に示すように、スイッチＳ
１，Ｓ８がオンしたときは、図４と同様の動作を行う。
スレッショルド電圧については、例えば、抵抗１３８，
１３９，１４０の抵抗値Ｒ１，Ｒ２，Ｒ３を、各々、Ｒ
１＝２５Ｋオーム，Ｒ２＝７５Ｋオーム，Ｒ３＝９．３
７Ｋオームに設定することにより、所望とするＶtH＝
０．７５ＶDD及びＶtL＝０．２５ＶDDが得られる。
【００１８】尚、コモン信号ＣＯＭ１，ＣＯＭ２は、１
／３バイアス方式の場合は、０Ｖ，ＶDD／３，２ＶDD／
３，ＶDD（０Ｖ＜ＶDD／３＜２ＶDD／３＜ＶDD）の４つ
の異なる電圧レベルのいずれかをとるので、第１のスレ
ッショルド電圧ＶtHとしては２ＶDD／３とＶDDの間の電
圧レベルに設定し、第２のスレッショルド電圧ＶtLとし
ては０ＶとＶDD／３の間の電圧レベルに設定すればよ
い。
／３バイアス方式の場合は、０Ｖ，ＶDD／３，２ＶDD／
３，ＶDD（０Ｖ＜ＶDD／３＜２ＶDD／３＜ＶDD）の４つ
の異なる電圧レベルのいずれかをとるので、第１のスレ
ッショルド電圧ＶtHとしては２ＶDD／３とＶDDの間の電
圧レベルに設定し、第２のスレッショルド電圧ＶtLとし
ては０ＶとＶDD／３の間の電圧レベルに設定すればよ
い。
【００１９】以上のようにして、図１に示す入力回路１
３においては、押下キーに対応するキー入力信号が得ら
れる。ところで、コモン信号は、上述したように３もし
くは４レベルの電圧を有するので、キーデコーダ１４へ
このまま供給するとデコード処理が面倒になる。そこ
で、図４，５に示すように、コモン信号ＣＯＭ１，ＣＯ
Ｍ２がＶDDとなる期間のみＨレベルとなる図４及び５
ｃ，ｅに示すストローブ信号ＳＴＢ１Ｈ，ＳＴＢ２Ｈ
と、コモン信号ＣＯＭ１，ＣＯＭ２が０Ｖとなる期間の
みＨレベルとなる図４及び５ｄ，ｆに示すストローブ信
号ＳＴＢ１Ｌ，ＳＴＢ２Ｌをタイミング発生回路５で生
成し、この信号をキーデコーダ１４に入力するようにし
ている。これによって、キーデコード処理が従来と同様
に行える。
３においては、押下キーに対応するキー入力信号が得ら
れる。ところで、コモン信号は、上述したように３もし
くは４レベルの電圧を有するので、キーデコーダ１４へ
このまま供給するとデコード処理が面倒になる。そこ
で、図４，５に示すように、コモン信号ＣＯＭ１，ＣＯ
Ｍ２がＶDDとなる期間のみＨレベルとなる図４及び５
ｃ，ｅに示すストローブ信号ＳＴＢ１Ｈ，ＳＴＢ２Ｈ
と、コモン信号ＣＯＭ１，ＣＯＭ２が０Ｖとなる期間の
みＨレベルとなる図４及び５ｄ，ｆに示すストローブ信
号ＳＴＢ１Ｌ，ＳＴＢ２Ｌをタイミング発生回路５で生
成し、この信号をキーデコーダ１４に入力するようにし
ている。これによって、キーデコード処理が従来と同様
に行える。
【００２０】
【発明の効果】本発明によれば、簡単な回路を追加する
だけで、表示用のコモン信号をキースキャン信号として
利用することができ、しかも、１つのコモン信号でキー
マトリクスの２列をスキャンできるので、ＩＣ化した場
合に端子数を著しく削減することが可能となる。
だけで、表示用のコモン信号をキースキャン信号として
利用することができ、しかも、１つのコモン信号でキー
マトリクスの２列をスキャンできるので、ＩＣ化した場
合に端子数を著しく削減することが可能となる。
【図１】本発明の第１実施形態の構成を示す要部回路図
である。
である。
【図２】本発明の第２実施形態の構成を示す要部回路図
である。
である。
【図３】本発明の実施形態の概略構成を示すブロック図
である。
である。
【図４】第１実施形態の動作を説明するためのタイミン
グチャートである。
グチャートである。
【図５】第２実施形態の動作を説明するためのタイミン
グチャートである。
グチャートである。
【図６】従来のキー入力回路の構成を示すブロック図で
ある。
ある。
１ 液晶表示装置 ２ キーマトリクス ４ ＩＣ ６ コモンドライバ １０ セグメントドライバ １３ 入力回路 １４ キーデコーダ ２０〜２３ ダイオード １２０，１２１，……… 入力端子 １３０〜１３２、１３４〜１３６ インバータ １３７、１４３ コンパレータ
Claims (2)
- 【請求項１】 キーマトリクスと、該キーマトリクスか
らのキー入力信号を入力する入力端子と、前記キー入力
信号に基づいてキーデータを生成するキーデコーダと、
液晶表示装置を駆動するためのコモン信号及びセグメン
ト信号を各々出力するコモンドライバ及びセグメントド
ライバとを備えたキー入力回路において、前記コモン信
号は順次大となる第１から第ｎ（ｎ：３以上の整数）ま
での複数の電圧レベルを有し、同一の前記コモン信号を
キースキャン信号として前記キーマトリクスの２つの列
に供給し、該コモン信号を供給する２つの供給ラインに
互いに方向が反対向きのダイオードを各々挿入すると共
に、前記入力端子に、入力スレッショルド電圧が前記第
１と第２の電圧レベルの間にある第１の入力回路と、入
力スレッショルド電圧が前記第（ｎ−１）と第ｎの電圧
レベルの間にある第２の入力回路とを並列に接続したこ
とを特徴とするキー入力回路。 - 【請求項２】 キーマトリクスと、該キーマトリクスか
らのキー入力信号を入力する入力端子と、前記キー入力
信号に基づいてキーデータを生成するキーデコーダと、
液晶表示装置を駆動するためのコモン信号及びセグメン
ト信号を各々出力するコモンドライバ及びセグメントド
ライバとを備えたキー入力回路において、前記コモン信
号は順次大となる第１から第ｎ（ｎ：３以上の整数）ま
での複数の電圧レベルを有し、同一の前記コモン信号を
キースキャン信号として前記キーマトリクスの２つの列
に供給し、該コモン信号を供給する２つの供給ラインに
互いに方向が反対向きのダイオードを各々挿入すると共
に、前記入力端子に、第１の期間では入力スレッショル
ド電圧が前記第１と第２の間の電圧レベルとなり、第２
の期間では入力スレッショルド電圧が前記第（ｎ−１）
と第ｎの間の電圧レベルとなるよう切り替わる入力回路
を接続したことを特徴とするキー入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287041A JPH10133798A (ja) | 1996-10-29 | 1996-10-29 | キー入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287041A JPH10133798A (ja) | 1996-10-29 | 1996-10-29 | キー入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10133798A true JPH10133798A (ja) | 1998-05-22 |
Family
ID=17712291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8287041A Pending JPH10133798A (ja) | 1996-10-29 | 1996-10-29 | キー入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10133798A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080284705A1 (en) * | 2007-05-15 | 2008-11-20 | Nec Electronics Corporation | LCD controller and LCD control method |
| US8345176B2 (en) | 2010-04-09 | 2013-01-01 | Samsung Display Co., Ltd. | Liquid crystal display device |
-
1996
- 1996-10-29 JP JP8287041A patent/JPH10133798A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080284705A1 (en) * | 2007-05-15 | 2008-11-20 | Nec Electronics Corporation | LCD controller and LCD control method |
| US8223105B2 (en) * | 2007-05-15 | 2012-07-17 | Renesas Electronics Corporation | LCD controller and LCD control method |
| US8508456B2 (en) | 2007-05-15 | 2013-08-13 | Renesas Electronics Corporation | LCD controller and LCD control method |
| US8345176B2 (en) | 2010-04-09 | 2013-01-01 | Samsung Display Co., Ltd. | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960016729B1 (ko) | 액정 장치 구동 회로 | |
| US5859627A (en) | Driving circuit for liquid-crystal display device | |
| CN101136195B (zh) | 用于液晶显示器的驱动电路和驱动方法 | |
| US5886679A (en) | Driver circuit for driving liquid-crystal display | |
| AU671181B2 (en) | A select driver circuit for an LCD display | |
| KR970022922A (ko) | 전압 출력 회로 및 화상 표시 장치 | |
| US7573454B2 (en) | Display driver and electro-optical device | |
| US5194853A (en) | Scanning circuit | |
| EP0607778A1 (en) | Apparatus for driving liquid crystal display panel for small size image | |
| CN100353460C (zh) | 移位寄存器及使用该移位寄存器的显示面板 | |
| JPH11251891A (ja) | マルチプレクサ | |
| JPH07101335B2 (ja) | 表示装置の駆動回路 | |
| US20060262059A1 (en) | Drive circuit for display apparatus and driving method | |
| US5132678A (en) | Display device with time-multiplexed addressing of groups of rows of pixels | |
| US5166670A (en) | Column electrode driving circuit for a display apparatus | |
| US5315315A (en) | Integrated circuit for driving display element | |
| KR100356752B1 (ko) | 액정구동회로 및 액정표시 시스템 | |
| JPH10133798A (ja) | キー入力回路 | |
| US5786800A (en) | Display device | |
| US6362804B1 (en) | Liquid crystal display with picture displaying function for displaying a picture in an aspect ratio different from the normal aspect ratio | |
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| JP2001337657A (ja) | 液晶表示装置 | |
| US5059975A (en) | Control signal generation circuit for wireless remote control signal transmitter | |
| JPH10133797A (ja) | キー入力回路 | |
| US5253093A (en) | Row electrode driving circuit for a display apparatus |