JPH10134023A - マイクロコントローラ - Google Patents

Abstract

(57)【要約】 【課題】 マイクロコントローラの外部に設けられる拡
張用記憶回路をアクセスする機能と入出力回路の動作を
監視・制御する機能とを兼ね備える端子を効率的に使用
できるようにする。 【解決手段】 ハードウェアの初期化サイクル時に、バ
スの機能または入出力ポートの機能のいずれかに設定さ
れた各端子５−０〜３について、ＣＰＵ３００がプログ
ラムに基づき、ＩＯレジスタ２やＢ／Ｐレジスタ３を制
御することにより、その機能を繰り返し切り換えるよう
にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器等に用い
られるマイクロコントローラに関し、特に、その外部に
設けられた回路に接続するための端子を二つの用途に切
り換える機能を有するマイクロコントローラに関する。

【０００２】

【従来の技術】従来から、例えば、家電製品等を制御す
るために搭載される電気回路基板では、その基板に実装
する部品を低減したり、配線を減少したりするために、
ＣＰＵ（Central Processing Unit ）、ＲＯＭ（Read O
nly Memory）、ＲＡＭ（RandomAccess Memory）、入出
力ポート等が一つのチップに集積されたマイクロコント
ローラ（ＭＣＵ：Micro Controller Unit ）が、広く用
いられている。このマイクロコントローラでは、チップ
の大きさを縮小すべく、その端子の数を抑える必要があ
る。そこで、一つの端子が、二つ以上の機能を選択的に
実行できるようにしている。その例として、マイクロコ
ントローラの外部に設けられたＲＯＭやＲＡＭ等の記憶
回路をアクセスするのに必要なデータバスやアドレスバ
スの機能と、外部に設けられたセンサやドライバ等のＩ
／Ｏ回路を監視・制御するのに必要な入出力ポートの機
能とを各端子に割り当てておき、マイクロコントローラ
の外部に配置される回路に合わせて、スイッチ回路等で
ハードウェア的に各端子をバスまたは入出力ポートのい
ずれかに設定している。

【０００３】ところで、外部の記憶回路をアクセスする
場合には、所定の数（例えば、４本、８本等）のバスを
用意する必要があり、その数だけ端子をバスに設定しな
ければならない。それにより、入出力ポートに用いるこ
とができる端子の数が少なくなってしまう。例えば、４
個の端子をバスに用いれば、入出力回路を４個減らす必
要が生じ、また、８個の端子をバスに用いれば、入出力
回路を８個減らす必要が生じる。そこで、初期設定時
に、スイッチ回路等でそれらの端子を強制的にバスに設
定した後に、改めて、プログラムの実行後に、入出力回
路の数に応じて、それらの端子のいくつかを入出力ポー
トに変更し直している。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな端子の機能を変更することは、プログラムの実行開
始後に１度だけ、より具体的には、プログラムのイニシ
ャライズ時にのみになされている。従って、その後に、
再びそれらの端子をバスに戻したり、さらに再び入出力
ポートに変更したりすることができなかった。その結
果、そのように二つの機能を割り当てられた端子を効率
的に用いることができないという問題があった。

【０００５】

【課題を解決するための手段】上述した課題を解決する
ために、本発明に係るマイクロコントローラは、外部記
憶回路をアクセスするためのバスまたは入出力回路のた
めの入出力ポートとして選択的に機能する複数の端子
を、プログラムを実行する前には、バスまたは入出力ポ
ートに設定し、また、プログラムの実行を開始した後に
は、必要に応じて、バスまたは入出力ポートとして機能
するように、複数回の切換えを可能とすることを特徴と
する。このような手段を講じることにより、各端子をバ
スとしても入出力ポートとしても使用することができる
ので、プログラムの実行中であっても、二つの機能を割
り当てられた端子を必要に応じて効率的に使用すること
ができることになる。

【０００６】

【発明の実施の形態】本発明を図示の実施の形態に沿っ
て説明する。実施の形態としては、バスの機能とポート
の機能を選択的に担う端子を切り換える具体例１及び具
体例２を挙げる。具体例１のマイクロコントローラの主
な特徴は、ＳＲ付Ｄ−フリップフロップを使って端子の
切換えを行うことであり、また、具体例２のマイクロコ
ントローラの主な特徴は、ＳＲ機能付のＤタイプフリッ
プフロップでなく、ＳＲ機能無しのＤタイプフリップフ
ロップで端子の切換えを行うことである。

【０００７】図１は、具体例１のバス／ポート制御部の
回路図であり、図２は、具体例１及び具体例２のバス／
ポート制御部を搭載するマイクロコントローラのブロッ
ク図であり、図３は、初期化サイクル中における各信号
のタイムチャートである。また、図４及び図５は、具体
例１のバス／ポート制御部の動作フローチャート（その
１）及び（その２）である。さらに、図６は、具体例２
のバス／ポート制御部の回路図であり、図７及び図８
は、具体例２のバス／ポート制御部の動作フローチャー
ト（その１）及び（その２）である。図２及び図３に沿
ってマイクロコントローラ全体について説明した後、図
１、図４及び図５に沿って具体例１のバス／ポート制御
部を説明し、図６、図７及び図８に沿って具体例２のバ
ス／ポート制御部について説明する。

【０００８】〈マイクロコントローラの説明〉図２に示
すように、プリント基板等に実装されているマイクロコ
ントローラ（ＭＣＵ）１０００は、その外部に設けられ
た、データを一時的に記憶する外部ＲＡＭ２０００また
はセンサや通信ドライバ等であるＩ／Ｏ回路３０００Ａ
〜Ｄに、端子５−０〜３、並びに、上記のプリント基板
上に配線された外部アドレスバス４０００または入出力
ライン５０００を介して接続することができる。また、
後述するように、各端子５−０〜３をバスまたはポート
のいずれとして使用するか決定するモード設定回路６０
００に接続されている。

【０００９】このマイクロコントローラ１０００は、プ
ログラムが書き込まれた内部ＲＯＭ１００、プログラム
を実行する上で必要なデータを一時的に記憶するＲＡＭ
２００、プログラムを実行するＣＰＵ３００、外部ＲＡ
Ｍ２０００やＩ／Ｏ回路３０００Ａ〜Ｄを操作するため
のバス／ポート制御ユニット４００、これらの内部ＲＯ
Ｍ１００、内部ＲＡＭ２００、ＣＰＵ３００、バス／ポ
ート制御ユニット４００を互いに接続するためのデータ
バス５００、アドレスバス６００から構成されている。

【００１０】内部ＲＡＭ２００は、外部ＲＡＭ２０００
と同様な記憶機能を有している。但し、一般に、その記
憶容量は小さいので、外部ＲＡＭ２０００を追加するこ
とにより、記憶容量の不足を補っている。ＣＰＵ３００
は、データバス５００やアドレスバス６００（ＡＤＲＳ
−０〜３：４ビット）により、内部ＲＯＭ１００、内部
ＲＡＭ２００、バス／ポート制御ユニット４００にアク
セスする。特に、バス／ポート制御ユニット４００に対
しては、以下のように動作する。イニシャライズ時に
は、即ち、ハードウェアを初期化する時には、初期化サ
イクルを表すリセット信号ＲＳＴ、ＲＳＴ０及びＲＳＴ
１、モード設定回路６０００により定まるバス／ポート
の種別を表すバス／ポート設定信号Ｂ／ＰＳＥＴ、デー
タ信号ＤＡＴＡ、データ書込信号ＷＲＤＴ、入出力書込
信号ＷＲＩＯ、バス／ポート書込信号ＷＲＢＰを使っ
て、端子５−０〜３の機能を初期設定する。プログラム
の実行開始後には、データ信号ＤＡＴＡ、入出力書込信
号ＷＲＩＯ、バス／ポート書込信号ＷＲＢＰを使って、
端子５−０〜３の機能を順次切り換える。

【００１１】図３に示すように、 バス／ポート設定信
号Ｂ／ＰＳＥＴは、端子５−０〜３を「バス」に設定す
る場合には、「１」となり、「ポート」に設定する場合
には、「０」となる。リセット信号ＲＳＴは、初期化サ
イクルの間「１」を維持し、初期化サイクルが終了する
と「０」となる。リセット信号ＲＳＴ０は、初期化サイ
クル中に一度だけ、ｈｉｇｈアクティブの回路を初期化
するために出力され、反対に、リセット信号ＲＳＴ１
は、初期化サイクル中に一度だけ、ｌｏｗアクティブの
回路を初期化するために出力される。

【００１２】データ信号ＤＡＴＡは、データバス５００
から分岐されており、初期化サイクル時には、データ書
込信号ＷＲＤＴやリセット信号ＲＳＴ１に同期して、バ
ス／ポート制御部４００を初期化するのに必要なヌル
（ｎｕｌｌ）に相当するデータを適宜出力する。

【００１３】入出力書込信号ＷＲＩＯは、端子５−０〜
３を入力ポートにするか、あるいは、出力ポートにする
かを決定するデータ信号ＤＡＴＡをバス／ポート制御ユ
ニット４００に書き込む。同様にして、バス／ポート書
込信号ＷＲＢＰは、端子５−０〜３をバスにするか、あ
るいは、ポートにするかを決定するデータ信号ＤＡＴＡ
をバス／ポート制御ユニット４００に書き込む。なお、
データ書込信号ＷＲＤＴは、端子５−０〜３を出力ポー
トして使用する場合に出力すべきデータを決定するデー
タ信号ＤＡＴＡをバス／ポート制御ユニット４００に書
き込む。

【００１４】〈バス／ポート制御ユニットの構成〉バス
／ポート制御ユニット４００は、同一の構成・機能を有
する４つのバス／ポート制御部４００−０〜３から構成
されており、各端子５−０〜３の機能を制御する。

【００１５】次に、具体例１のバス／ポート制御部の構
成について説明する。なお、説明の重複を避けるため
に、バス／ポート制御部４００−０及び対応する端子５
−０についてのみ説明する。図１に示すように、バス／
ポート制御部４００−０は、端子５−０を出力ポートと
して使用する場合に、出力すべきデータを設定されるＤ
Ｔレジスタ１、端子５−０をポートして使用する場合
に、入力ポートとすべきかまたは出力ポートとすべきか
を設定されるＩＯレジスタ２、端子５−０をバスとすべ
きかポートとすべきかを設定されるＢ／Ｐレジスタ３、
トライステートタイプのバッファ４ａ、４ｂを備えてい
る。

【００１６】次に、具体例１のバス／ポート制御部の動
作について説明する。動作としては、端子５−０が、
（１）プログラムが未だ実行されない初期化時に「バ
ス」に設定され、プログラムの実行中に「ポート」に切
り換えられる場合、（２）プログラムが未だ実行されな
い初期化時に「ポート」に設定され、プログラムの実行
中に「バス」に切り換えられる場合について説明する。

【００１７】〈バスからポートへの切換え〉図４に沿っ
て、前者の場合について説明する。なお、予めモード設
定回路６０００は、端子５−０を「バス」とするように
設定されているとする。 ステップＳ１００： マイクロコントローラ１０００
は、コールドリセットされると、ＣＰＵ３００は、モー
ド設定回路６０００が「バス」に設定されていることを
認識する。そして、バス／ポート設定信号Ｂ／ＰＳＥＴ
として「０」を出力し、リセット信号ＲＳＴとして
「１」を出力する。また、そのリセット信号ＲＳＴ
「１」を出力する間におけるある時点において、データ
信号ＤＡＴＡとして「０」を出力し、入出力書込信号Ｗ
ＲＩＯを出力する。

【００１８】ステップＳ１１０： 上記のバス／ポート
設定信号Ｂ／ＰＳＥＴ「０」及びリセット信号ＲＳＴ
「１」により、Ｂ／Ｐレジスタ３のＳ（ｓｅｔ）には
「１」が設定されるため、Ｂ／Ｐレジスタ３は「１」を
出力する。 ステップＳ１２０： バッファ４Ａは、アクティブとな
り、また、複合ゲート４０は、アドレス信号６００（Ａ
ＤＲＳ−０）を外部アドレスバス４０００へ通過させる
ように設定される。この結果、端子５−０は、外部ＲＡ
Ｍ２０００をアクセスするための「バス」として機能す
る。なお、上記のデータ信号ＤＡＴＡ「０」及び入出力
書込信号ＷＲＩＯにより、ＩＯレジスタ２のＤ（ｄａｔ
ａ）には、「０」が設定されるので、ＩＯレジスタ２
は、実質的に端子５−０を「入力ポート」に設定するこ
とを意図する「０」を出力する。

【００１９】ステップＳ１３０： ハードウェア全体の
初期化が完了すると、ＣＰＵ３００は、リセット信号Ｒ
ＳＴとして「０」を出力する。 ステップＳ１４０： リセット信号ＲＳＴ「０」によ
り、Ｂ／Ｐレジスタ３のＳとＲ（ｒｅｓｅｔ）は「０」
を設定される。この結果、Ｂ／Ｐレジスタ３は、Ｂ／Ｐ
レジスタ３のＤ（ｄａｔａ）に入力されるデータを出力
することができる。

【００２０】ステップＳ１５０： プログラムに沿っ
て、データ信号ＤＡＴＡ「０」及びバス／ポート書込信
号ＷＲＢＰによりデータ「０」が書き込まれると、Ｂ／
Ｐレジスタ３は、「ポート」を意図する「０」を出力す
る。ＯＲ素子２０は、その出力「０」及び前述したＩＯ
レジスタ２の「入力ポート」を意図する出力「０」によ
り、「０」を出力する。

【００２１】ステップＳ１６０： 上述したＯＲ素子２
０の出力「０」により、バッファ４ａは、インアクティ
ブになり、バッファ４Ｂは、アクティブになり、端子５
−０は、「入力ポート」として機能する。これにより、
Ｉ／Ｏ回路３０００Ａから端子５−０を経由して入力さ
れるデータは、ＩＮＤＴ信号としてＣＰＵ３００へ入力
される。

【００２２】ステップＳ１７０： さらに、プログラム
に沿って、データ信号ＤＡＴＡ「１」及び入出力書込信
号ＷＲＩＯにより「１」を設定されると、ＩＯレジスタ
２は、「１」を出力する。

【００２３】ステップＳ１８０： ＩＯレジスタ２の出
力「１」により、バッファ４ａは、アクティブになり、
バッファ４ｂは、インアクティブとなる。一方、複合ゲ
ート４０は、上述したＢ／Ｐレジスタ３の出力「０」に
より、ＤＴレジスタ１の出力データのみを通過するよう
に設定される。この結果、端子５−０は、「出力ポー
ト」として機能する。

【００２４】以後、Ｂ／Ｐレジスタ３にデータ「１」ま
たは「０」を設定することにより、端子５−０を「バ
ス」または「ポート」に切り換えることができ、さら
に、端子５−０を「ポート」に設定した場合には、ＩＯ
レジスタ２にデータ「１」または「０」を設定すること
により、「出力ポート」または「入力ポート」に設定で
きる。

【００２５】図５に沿って、後者の場合について説明す
る。なお、予めモード設定回路６０００は、端子５−０
を「ポート」とするように設定されているとする。 ステップＳ２００： マイクロコントローラ１０００
が、コールドリセットされると、ＣＰＵ３００は、モー
ド設定回路６０００の「ポート」設定を認識する。そし
て、バス／ポート設定信号Ｂ／ＰＳＥＴとして「１」を
出力し、上述の場合と同様に、リセット信号ＲＳＴとし
て「１」を出力する。また、リセット信号ＲＳＴを出力
する間に、データ信号ＤＡＴＡとして「０」を出力し、
併せて、入出力書込信号ＷＲＩＯ、バス／ポート書込信
号ＷＲＢＰを出力する。

【００２６】ステップＳ２１０： リセット信号ＲＳＴ
「１」及びＢ／ＰＳＥＴ信号「１」により、ＡＮＤ素子
３１を介して、Ｂ／Ｐレジスタ３のＲ（ｒｅｓｅｔ）
は、「１」を設定される。これにより、バス／ポート書
込信号ＷＲＢＰとは無関係に、Ｂ／Ｐレジスタ３は、
「０」を出力する。また、ＩＯレジスタ２は、「０」を
設定されるので、同じ値「０」を出力する。

【００２７】ステップＳ２２０： これらの出力によ
り、バッファ４ａは、インアクティブ（ハイインピーダ
ンス）となり、端子５−０を「入力ポート」として機能
する。 ステップＳ２３０： ハードウェア全体の初期化が終了
すると、ＣＰＵ３００は、リセット信号ＲＳＴとして
「０」を出力する。

【００２８】ステップＳ２４０： プログラムに沿って
データ信号ＤＡＴＡ「１」及び入出力書込信号ＷＲＩＯ
によりデータ「１」が書き込まれると、ＩＯレジスタ２
は、その値「１」を出力する。これにより、バッファ４
ａは、アクティブとなり、端子５−０は、「出力ポー
ト」として機能する。 ステップＳ２５０： プログラムに沿ってデータ信号Ｄ
ＡＴＡ「１」及びバス／ポート書込信号ＷＲＢＰにより
データ「１」が書き込まれると、Ｂ／Ｐレジスタ３は、
その値「１」を出力する。これにより、バッファ４ａ
は、アクティブとなり、かつ、複合ゲート４０は、アド
レス信号６００（ＡＤＲＳ−０）のみを外部アドレスバ
ス４０００へ通過させるので、端子５−０は、「バス」
として機能する。

【００２９】以後、Ｂ／Ｐレジスタ３、ＩＯレジスタ２
にデータ信号ＤＡＴＡ、バス／ポート書込信号ＷＲＢ
Ｐ、入出力書込信号ＷＲＩＯにより必要なデータを設定
することにより、端子５−０を「バス」、「出力ポー
ト」、「入力ポート」のいずれにも設定できる。

【００３０】〈具体例１の効果〉上述した具体例１のマ
イクロコントローラでは、ハードウェアを初期化する間
にＣＰＵ３００から出力されるバス／ポート設定信号Ｂ
／ＰＳＥＴ及びリセット信号ＲＳＴに基づき、Ｂ／Ｐレ
ジスタ３が、端子５−０を「バス」または「ポート」に
設定した後に、プログラムの実行中に、データ信号ＤＡ
ＴＡ及びバス／ポート書込信号ＷＲＢＰにより、その端
子５−０を「ポート」または「バス」へ切り換え、さら
に、プログラムに沿って、その端子５−０を「バス」ま
たは「ポート」へ切り換える。これにより、バスの機能
とポートの機能とを併せ持つ端子を、バスとしてもポー
トとしても使用することができるので、各端子を有効に
活用することができる。特に、拡張用に外部ＲＡＭを設
けた場合であって、内部ＲＡＭだけでもプログラムを実
行することができるときには、常時、外部ＲＡＭを使用
する一方、入出力回路を頻繁に使用する必要が生じたと
きには、外部ＲＡＭの使用を一時的に中断し、その代わ
りに入出力回路を専ら使用するようにすることにより、
各端子の有する機能を最大限に利用することが可能とな
る。

【００３１】また、モード設定回路６０００に設定され
た、端子５−０を「バス」または「ポート」のいずれに
設定するかという条件に基づき、ＣＰＵ３００は、初期
化サイクル中に、バス／ポート設定信号Ｂ／ＰＳＥＴを
出力し、Ｂ／Ｐレジスタ３は、そのバス／ポート設定信
号Ｂ／ＰＳＥＴに従って端子５−０を「バス」または
「ポート」に設定する。一方、プログラムの実行中に
は、プログラムに沿ってＣＰＵ３００が出力するデータ
信号ＤＡＴＡに従って、Ｂ／Ｐレジスタ３は、端子５−
０を「バス」または「ポート」に切り換える。これによ
り、予め、端子５−０を「バス」または「ポート」に確
実に設定でき、また、プログラムにより容易に「バス」
または「ポート」の切換えを行うことができる。

【００３２】さらに、データ信号ＤＡＴＡ、バス／ポー
ト書込信号ＷＲＢＰ、リセット信号ＲＳＴ、及び、バス
／ポート設定信号Ｂ／ＰＳＥＴをＳＲ付Ｄ−フリップフ
ロップに入力し、そのＳＲ付Ｄ−フリップフロップによ
り端子５−０を「バス」または「ポート」に切り換え
る。これにより、マイクロコントローラ１０００のチッ
プサイズを大型化することなく、端子５−０の切換えを
実現することができる。また拡張用に外部ＲＯＭを設け
た場合、外部ＲＯＭでプログラムを実行するときにアド
レスバスとして使用しない端子を入出力端子に切換える
ことが可能なので、各端子の機能を有効に利用すること
ができる。本発明の具体例では、外部ＲＡＭのアドレス
用として４本の端子を使用したが、変形例として外部Ｒ
ＡＭのアドレスに応じて何本でも使用可能である。

【００３３】次に、具体例２のバス／ポート制御部の構
成について説明する。なお、上述した具体例の場合と同
様に、バス／ポート制御部４００−０についてのみ説明
する。図６に示すように、このバス／ポート制御部４０
０−０の構成は、具体例１のバス／ポート制御部４００
−０の構成と概ね同一である。但し、具体例２のバス／
ポート制御部４００−０は、リセット信号ＲＳＴ０及び
リセット信号ＲＳＴ１を有効に活用すべく、インバータ
素子１１、ＡＮＤ素子３０、３１の代わりに、インバー
タ素子１２、複合ゲート４１を有している。

【００３４】次に、具体例２のバス／ポート制御部の動
作について説明する。動作としては、具体例１の場合と
同様に、（１）ハードウェア全体の初期化時に、「バ
ス」に設定され、プログラムの実行中に「ポート」に切
り換えられる場合、（２）ハードウェア全体の初期化時
に、「ポート」に設定され、プログラムの実行中に「バ
ス」に切り換えられる場合について説明する。

【００３５】〈バスからポートへの切換え〉図７に沿っ
て、前者の場合について説明する。なお、予めモード設
定回路６０００は、端子５−０を「バス」とするように
設定されているとする。 ステップＳ３００： マイクロコントローラ１０００
が、コールドリセットされると、ＣＰＵ３００は、バス
／ポート設定信号Ｂ／ＰＳＥＴとして「０」を出力す
る。また、リセット信号ＲＳＴ「１」のサイクル中に、
Ｂ／Ｐレジスタ３に、データ信号ＤＡＴＡとして「１」
を出力すると共に、リセット信号ＲＳＴ１として「１」
を出力する。 ステップＳ３１０： 上記のバス／ポート設定信号Ｂ／
ＰＳＥＴ、リセット信号ＲＳＴ１及びデータ信号ＤＡＴ
Ａにより、Ｂ／Ｐレジスタ３は、「１」を設定されるの
で、同じ値「１」を出力する。 ステップＳ３２０： Ｂ／Ｐレジスタ３の出力「１」に
より、バッファ４ａは、アクティブとなり、端子５−０
は、「バス」として機能する。

【００３６】ステップＳ３３０： ハードウェア全体の
初期化が終了すると、ＣＰＵ３００は、プログラムに沿
って、データ信号ＤＡＴＡ及びバス／ポート書込信号Ｗ
ＲＢＰにより、Ｂ／Ｐレジスタ３に「０」を設定する。
このとき既に、ＩＯレジスタ２の出力は「０」となって
いるので、端子５−０は「入力ポート」として機能す
る。そして端子５−０を「出力ポート」として機能させ
たい場合、ＩＯレジスタに「１」を設定する。

【００３７】以後、データ信号ＤＡＴＡ及びバス／ポー
ト書込信号ＷＲＢＰにより、端子５−０を「バス」また
は「ポート」に設定し、さらに、端子５−０を「ポー
ト」に設定する場合には、データ信号ＤＡＴＡ及び入出
力書込信号ＷＲＩＯにより、端子５−０を「入力ポー
ト」または「出力ポート」に設定する。

【００３８】図８に沿って、後者の場合について説明す
る。なお、予めモード設定回路６０００は、端子５−０
を「ポート」とするように設定されているとする。 ステップＳ４００： マイクロコントローラ１０００
が、コールドリセットされると、ＣＰＵ３００は、モー
ド設定回路６０００の設定条件に基づき、バス／ポート
設定信号Ｂ／ＰＳＥＴとして「１」を出力する。また、
初期化のサイクル中に、ＤＡＴＡ信号として「０」を出
力すると共に、リセット信号ＲＳＴ０として「１」を出
力する。 ステップＳ４１０： バス／ポート設定信号Ｂ／ＰＳＥ
Ｔ「１」、リセット信号ＲＳＴ０「１」及びデータ信号
ＤＡＴＡ「１」により、複合ゲート４１は、「１」を出
力する。Ｂ／Ｐレジスタ３は、この出力「１」及びデー
タ信号ＤＡＴＡ「０」により設定される「０」を出力す
る。一方、ＩＯレジスタ２も、入出力書込信号ＷＲＩＯ
及びデータ信号ＤＡＴＡ「０」により設定される「０」
を出力する。 ステップＳ４２０： 上記の２つの出力「０」により、
バッファ４ａは、インアクティブとなり、端子５−０
は、「入力ポート」として機能する。

【００３９】初期化のサイクルが終了した後には、前者
の場合と同様に、データ信号ＤＡＴＡ、バス／ポート書
込信号ＷＲＢＰ及び入出力書込信号ＷＲＩＯにより、Ｉ
Ｏレジスタ２並びにＢ／Ｐレジスタ３に所定のデータを
設定することにより、端子５−０を「バス」、「出力ポ
ート」、「入力ポート」に切り換える。

【００４０】〈具体例２の効果〉上述した具体例２のマ
イクロコントローラでは、具体例１のマイクロコントロ
ーラと同様に、ＣＰＵ３００が、プログラムに沿って端
子５−０を「バス」または「ポート」に切り換える。そ
の上、データ信号ＤＡＴＡ、バス／ポート書込信号ＷＲ
ＢＰ、リセット信号ＲＳＴ０及びリセット信号ＲＳＴ１
を入力されるＤ−フリップフロップにより、端子５−０
を切り換える。これにより、具体例１のようにＳＲ付Ｄ
−フリップフロップを用いる場合に比べて、マイクロコ
ントローラのチップサイズをよりコンパクトにすること
が可能となる。

【図面の簡単な説明】

【図１】具体例１のバス／ポート制御部の回路図であ
る。

【図２】マイクロコントローラのブロック図である

【図３】初期化サイクル中における各信号のタイムチャ
ートである。

【図４】具体例１のバス／ポート制御部の動作フローチ
ャート（その１）である。

【図５】具体例１のバス／ポート制御部の動作フローチ
ャート（その２）である。

【図６】具体例２のバス／ポート制御部の回路図であ
る。

【図７】具体例２のバス／ポート制御部の動作フローチ
ャート（その１）である。

【図８】具体例２のバス／ポート制御部の動作フローチ
ャート（その２）である。

【符号の説明】

４００−０ バス／ポート制御部 ２ ＩＯレジスタ ３ Ｂ／Ｐレジスタ ４ａ、４ｂ バッファ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 外部記憶回路をアクセスするためのバ
   ス、または、入出力回路のための入出力ポートとして選
   択的に機能する複数の端子が設けられ、プログラムに沿
   って動作するマイクロコントローラであって、 前記プログラムを実行するプロセッサと、 前記複数の端子をバスまたは入出力ポートに切り換える
   切換回路と、 前記プログラムの実行開始前に、前記切換回路に、前記
   複数の端子をバスまたは入出力ポートに設定することを
   指示するための初期設定信号を出力する初期設定回路
   と、 前記初期設定回路による設定後に、前記プログラムによ
   り、必要が生じる毎に、前記切換回路に、前記複数の端
   子をバスまたは入出力ポートに切り換えることを指示す
   るための運用設定信号を出力する運用設定回路とを含む
   ことを特徴とするマイクロコントローラ。
2. 【請求項２】 前記初期設定回路は、前記プロセッサに
   印加される信号に応じて、前記プロセッサが出力するモ
   ード信号に基づき、前記初期設定信号を出力し、 前記運用設定回路は、前記プログラムに従って前記プロ
   セッサが出力するデータ信号に基づき、前記運用設定信
   号を出力することを特徴とする請求項１記載のマイクロ
   コントローラ。
3. 【請求項３】 前記プロセッサは、前記プログラムの実
   行開始前にリセット信号を生成し、前記プログラムの実
   行中に前記データ信号の書込みを指示する書込信号を生
   成し、 前記初期設定回路及び前記運用設定回路は、前記モード
   信号、前記リセット信号、前記データ信号、及び、前記
   書込信号に基づき動作するＳＲ付Ｄ−フリップフロップ
   を有することを特徴とする請求項２記載のマイクロコン
   トローラ。
4. 【請求項４】 前記ＳＲ付Ｄ−フリップフロップは、前
   記モード信号及び前記リセット信号をセット入力及びリ
   セット入力とし、前記データ信号をデータ入力とし、前
   記書込信号をクロック入力とすることを特徴とする請求
   項３記載のマイクロコントローラ。
5. 【請求項５】 前記プロセッサは、前記プログラムの実
   行開始前にロー・アクティブの素子を初期化するための
   第１の初期化信号及びハイ・アクティブの素子を初期化
   するための第２の初期化信号を生成し、前記プログラム
   の開始中に前記データ信号の書込みを指示する書込信号
   を生成し、 前記初期設定回路及び前記運用設定回路は、前記モード
   信号、前記第１の初期化信号、前記第２の初期化信号、
   前記データ信号、及び、前記書込信号に基づき動作する
   フリップフロップを有することを特徴とする請求項２記
   載のマイクロコントローラ。
6. 【請求項６】 前記フリップフロップは、前記モード信
   号、前記第１の初期化信号、第２の初期化信号、及び、
   前記書込信号をクロック信号とし、前記データ信号をデ
   ータ入力とすることを特徴とする請求項５記載のマイク
   ロコントローラ。