JPH10134520A - １７ビットのコードワードを１６ビットのデータワードに復号化する１６／１７ ｅｎｄｅｃおよび１７ビットのコードワードを１６ビットのデータワードに復号化する方法 - Google Patents

１７ビットのコードワードを１６ビットのデータワードに復号化する１６／１７ ｅｎｄｅｃおよび１７ビットのコードワードを１６ビットのデータワードに復号化する方法

Info

Publication number
JPH10134520A
JPH10134520A JP9203499A JP20349997A JPH10134520A JP H10134520 A JPH10134520 A JP H10134520A JP 9203499 A JP9203499 A JP 9203499A JP 20349997 A JP20349997 A JP 20349997A JP H10134520 A JPH10134520 A JP H10134520A
Authority
JP
Japan
Prior art keywords
bit
decoding
bits
data word
codeword
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9203499A
Other languages
English (en)
Other versions
JP3923143B2 (ja
JPH10134520A5 (ja
Inventor
Christopher P Zook
ピー． ズーク クリストファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic Inc
Original Assignee
Cirrus Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic Inc filed Critical Cirrus Logic Inc
Publication of JPH10134520A publication Critical patent/JPH10134520A/ja
Publication of JPH10134520A5 publication Critical patent/JPH10134520A5/ja
Application granted granted Critical
Publication of JP3923143B2 publication Critical patent/JP3923143B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 実施が複雑ではなく、復号化出力の誤りの伝
搬を防止できるレート１６／１７ ＥＮＤＥＣを提供す
る。 【解決手段】 エンコーダは、同一のマッピング回路を
用い入力データワードの上位バイトと下位バイトを符号
化する。従来の１／（１＋Ｄ２）プリコーダやＮＲＺ変
調器を用いず、データシンボルｂ（ｎ）８は、ＮＲＺＩ
変調器１７２を用いて磁気ディスク１８に直接ライト９
を行う。データシンボル内の「１」ビットは、変調器１
７２でライト電流を正から負（又はその逆）にトグル
し、「０」ビットはライト電流を変更しない。受信され
ると、最初の８ビットが最後の８ビットから独立して復
号され誤り伝搬は防止される。即ちコードワードの最初
の８ビットは、復号化されたデータワードの上位バイバ
イトに、同様に最後の８ビットは、下位バイトに復号化
され、この復号化は互に独立である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、磁気ディスクドラ
イブや光ディスクドライブを有するコンピュータ記憶シ
ステムに関する。具体的には、１コードワードの上位バ
イトおよび下位バイトを互いに独立して復号化すること
によって誤りの伝搬を防止する、効率のよい１６／１７
エンコーダ／デコーダ（ＥＮＤＥＣ）に関する。
【０００２】
【従来の技術】ディジタルコンピュータ用の磁気ディス
ク記憶システムにおいて、（典型的には、誘導性コイル
型の）ライトヘッドは、複数の２進「１」値および
「０」値から構成されるシーケンスを記録するために、
磁束の遷移を磁気ディスクの表面上にライトする。記録
されたこの２進データをリードするために、回転する磁
気ディスクの近傍に位置づけられたリードヘッドは、磁
束の遷移を検出し、対応するパルスをアナログリード信
号に発生する。これらのパルスは、それからリードチャ
ネル回路により、推定された２進シーケンスに検出・復
号化される。誤差がない場合、推定された２進シーケン
スは、記録されている２進シーケンスに等しいが、推定
された２進シーケンス内に誤差をもたらす原因になる、
アナログリード信号の信号対雑音比の低下を招く数多く
の要因がある。
【０００３】パルス検出処理時の誤差は、符号間干渉
（ＩＳＩ）および／またはチャネルノイズによりもたら
されることが最も多い。従来、リードチャネルは、アナ
ログリード信号におけるピークを検出する簡単なアナロ
グピーク検出器のかたちで実現されてきた。しかし、Ｉ
ＳＩおよびチャネルノイズが増大すると、アナログピー
ク検出器の精度も急速に低下する。この悪影響を緩和す
るために、最近の記憶システムは、ＩＳＩおよびチャネ
ルノイズが検出アルゴリズムに与える影響を考慮に入れ
た、さらに高度なディジタル信号処理回路を有するサン
プリングされた振幅リードチャネルを用いている。
【０００４】この目的のために、サンプリングされた振
幅リードチャネルは、アナログリード信号をサンプリン
グすることによって、離散時間サンプル値のシーケンス
を生成するサンプリングデバイスと、サンプル値をボー
レート（符号ビットレート）に同期させるタイミングリ
カバリとを備えている。その後、シーケンス検出器が、
それらの同期サンプル値を文脈に従って推定することに
よって、推定された２進データについて最尤（most lik
ely）のシーケンスを選択する。公知の離散時間シーケ
ンス検出方法としては、最尤シーケンス検出（ＭＬＳ
Ｄ）、ビタビ検出（ＭＬＳＤの近似）を用いたパーシャ
ルレスポンス（ＰＲ）、判定帰還等化（ＤＦＥ）、改善
された判定帰還等化（ＥＤＦＥ）、および判定帰還を用
いた固定遅延ツリー検索（ＦＤＴＳ／ＤＦ）などが挙げ
られる。
【０００５】従来のピーク検出においても、最近のサン
プリングされた振幅リードチャネルにおいても、通常
は、タイミングリカバリおよび利得制御が適正に動作で
きるように、連続する「０」ビットの個数を制限する制
約に従って、ユーザデータを符号化する。また、ユーザ
データは、連続する「１」ビットと「１」ビットとの間
の間隔を制約するように（すなわち、「１」ビットと
「１」ビットとの間の「０」ビットの個数を確実に最小
化できるように）も符号化されうる。後者の制約は、Ｉ
ＳＩがアナログピーク検出リードチャネルに与える影響
を緩和し、離散時間リードチャネルにおける最小距離誤
り事象を増大させるとともに、シーケンス検出器のコス
トを低下させ、その複雑さを緩和する。よって、ユーザ
データは、ランレングス制限（ＲＬＬ）された符号（通
常、ＲＬＬ（ｄ、ｋ）と表される）に従って符号化され
る。ここで、ｄは、連続する「０」ビットの最大数を表
しており、ｋは、連続する「１」ビットと「１」ビット
との間の「０」ビットの最小数を表している。
【０００６】ＲＬＬ符号化は、符号化処理に伴うオーバ
ーヘッド（「レートの低下」として知られている）が原
因で、記憶システムの効率を低下させる。ＲＬＬを導入
することによって、必然的に、ｍビットのユーザデータ
をｎビットの（ただし、ｍ＜ｎ）コードワードに符号化
することが必要になる。従来、設計者は、レート８／９
ＥＮＤＥＣを用いていた。つまり、８ビットのユーザ
データを、所望のＲＬＬ制約を満たす９ビットのコード
ワードに符号化する、ＥＮＤＥＣを用いていた。サンプ
リングされた振幅リードチャネルに用いられた８／９
ＥＮＤＥＣは、例えば、「ゾーン分けされたデータ記録
およびディジタル適応等化によるＰＲＭＬサンプリング
データ検出を用いたディスク駆動方法」と題された米国
特許第5,422,760号に開示されている。
【０００７】高レートＥＮＤＥＣが用いられない理由と
しては、少なくとも以下の２つが考えられる。
【０００８】１．例えば、１６／１７ ＥＮＤＥＣのよ
うな高レートＥＮＤＥＣは、コスト面で有利に実施する
には、あまりにも複雑である。
【０００９】２．リード時に検出されたシーケンスに誤
りがあると、その誤りは、復号化された出力の多数のバ
イトに伝搬する。
【００１０】第１の欠点については、この問題に対処し
た高レートＥＮＤＥＣの従来技術例が少なくとも１つあ
る。ＩＢＭのTechnical Disclosure Bulletin、第３１
巻、第８号、１９８９年１月には、コードワード内のビ
ット位置に関する符号制約で均等性を活用することによ
って、符号化／復号化ロジックを大幅に縮小する、レー
ト１６／１７ ＥＮＤＥＣが開示されている。しかし、
この文献に開示されているレート１６／１７ ＥＮＤＥ
Ｃは、上述した第２の問題点には対処していない。すな
わち、復号化処理時に誤りが伝搬することを防止できな
い。もしあるコードワードの下位バイトに誤りが発生す
れば、デコーダは、その誤りを復号化された出力の上位
バイトにまで伝搬してしまう。同様に、コードワードの
上位バイト内の誤りも、復号化処理中に、復号化された
データワードの下位バイトに伝搬してしまう。
【００１１】
【発明が解決しようとする課題】よって、実施するのが
あまり複雑ではなく、復号化された出力における誤りの
伝搬を防止できる、レート１６／１７ ＥＮＤＥＣがい
ま必要とされている。
【００１２】本発明は、上記課題を解決するためになさ
れたものであり、その目的は、実施するのがあまり複雑
ではなく、復号化された出力における誤りの伝搬を防止
できる、レート１６／１７ ＥＮＤＥＣを提供すること
である。
【００１３】
【課題を解決するための手段】本発明による１７ビット
のコードワードを１６ビットのデータワードに復号化す
る１６／１７ ＥＮＤＥＣは、該１７ビットのコードワ
ードのうちの所定の第１の数のビットを該データワード
の８ビットの上位バイトに復号化し、かつ該１７ビット
のコードワードのうちの所定の第２の数のビットを該デ
ータワードの８ビットの下位バイトに復号化するデコー
ダを備えている、１６／１７ ＥＮＤＥＣであって、
（ａ）該デコーダが、該データワードの該上位バイト
を、該データワードの該下位バイトの復号化とは独立し
て復号化し、かつ、該デコーダが、該データワードの該
下位バイトを、該データワードの該上位バイトの復号化
とは独立して復号化し、（ｂ）該データワードの該上位
バイトを復号化する時の誤りが、該データワードの該下
位バイトを復号化する時の誤りをもたらさず、かつ、該
データワードの該下位バイトを復号化する時の誤りが、
該データワードの該上位バイトを復号化する時の誤りを
もたらさず、そのことにより上記目的が達成される。
【００１４】ある実施形態では、前記デコーダが、前記
データワードの前記上位バイトおよび前記下位バイトを
復号化する時に、同一の復号化ロジックに従って動作す
る。
【００１５】ある実施形態では、前記デコーダが、以下
の表３Ａ〜表３Ｇに従って動作する。
【００１６】
【表３Ａ】
【００１７】
【表３Ｂ】
【００１８】
【表３Ｃ】
【００１９】
【表３Ｄ】
【００２０】
【表３Ｅ】
【００２１】
【表３Ｆ】
【００２２】
【表３Ｇ】
【００２３】ある実施形態では、（ａ）前記１７ビット
のコードワードのうちのマッピングビットを問い合わせ
る手段と、（ｂ）該マッピングビットに応答して、前記
データワードの前記上位バイトおよび該データワードの
前記下位バイトを選択的に復号化する手段と、をさらに
備えている。
【００２４】ある実施形態では、復号化する前に、前記
コードワードのうちの所定の数のビットをビット反転す
るビット反転回路をさらに備えている。
【００２５】ある実施形態では、前記デコーダが、前記
コードワードのうちの９ビットを前記データワードの８
ビットに復号化する。
【００２６】ある実施形態では、前記マッピングビット
が、前記１７ビットコードワードの中央ビットである。
【００２７】ある実施形態では、複数のコードワードか
ら構成される、受け取られたデータストリームの両イン
タリーブにおいて、現在のコードワードの中央ビットに
続くビットから始まり、後続するコードワードの中央ビ
ットで終わる１７ビットの中に非ゼロのサンプル値が発
生するように、前記ユーザデータを符号化する手段をさ
らに備えている。
【００２８】本発明による１７ビットのコードワードを
１６ビットのデータワードに復号化する方法は、（ａ）
該１７ビットのコードワードのうちの所定の第１の数の
ビットを該データワードの８ビットの第１のバイトに復
号化する、第１の復号化ステップと、（ｂ）該１７ビッ
トのコードワードのうちの所定の第２の数のビットを該
データワードの８ビットの第２のバイトに復号化する、
第２の復号化ステップであって、該データワードの該第
１のバイトを復号化する時の誤りが、該データワードの
該第２のバイトを復号化する時の誤りをもたらさないよ
うに、該第１の復号化ステップからは独立して動作す
る、第２の復号化ステップと、を含んでおり、そのこと
により上記目的が達成される。
【００２９】ある実施形態では、前記第１および第２の
復号化ステップが、同一の復号化ロジックに従って動作
する。
【００３０】ある実施形態では、前記第１および第２の
復号化ステップが、前記コードワードの９ビットを前記
データワードの８ビットに復号化する。
【００３１】ある実施形態では、前記第１および第２の
復号化ステップが、以下の表４Ａ〜表４Ｇに従って動作
する。
【００３２】
【表４Ａ】
【００３３】
【表４Ｂ】
【００３４】
【表４Ｃ】
【００３５】
【表４Ｄ】
【００３６】
【表４Ｅ】
【００３７】
【表４Ｆ】
【００３８】
【表４Ｇ】
【００３９】ある実施形態では、（ａ）前記１７ビット
コードワードのマッピングビットを問い合わせるステッ
プと、（ｂ）該マッピングビットに応答して、前記デー
タワードの前記第１のバイトおよび該データワードの前
記第２のバイトを選択的に復号化するステップと、をさ
らに含んでいる。
【００４０】ある実施形態では、前記コードワードのう
ちの所定数のビットをビット反転させるステップをさら
に含んでいる。
【００４１】ある実施形態では、前記マッピングビット
が、前記１７ビットコードワードの中央ビットである。
【００４２】ある実施形態では、複数のコードワードか
ら構成される、受け取られたデータストリームの両イン
タリーブにおいて、現在のコードワードの中央ビットに
続くビットから始まり、後続するコードワードの中央ビ
ットで終わる１７ビット中に非ゼロのサンプル値が発生
するように、前記ユーザデータを符号化するステップを
さらに含んでいる。
【００４３】以下に作用を説明する。
【００４４】少なくとも１つの所定の符号制約（例え
ば、ＲＬＬ（ｄ、ｋ）制約）に従って１６ビットの入力
データワードを１７ビットのコードワードに符号化す
る、レート１６／１７ ＥＮＤＥＣが開示される。エン
コーダは、同一のマッピング回路を用いて入力データワ
ードの上位バイトおよび下位バイトを符号化することに
よって、コストを下げ、複雑さを緩和する。コードワー
ドは、例えば、コンピュータディスクの記憶装置のよう
な通信路を通して転送される。受信（またはリード）さ
れると、１７ビットのコードワードのうちの最初の８ビ
ットが、最後の８ビットからは独立して復号化される。
これにより、誤りの伝搬を防止する。すなわち、コード
ワードの最初の８ビットは、復号化されたデータワード
の上位バイトに復号化され、コードワードの最後の８ビ
ットは、復号化されたデータワードの下位バイトに復号
化されるが、これらの復号化は、互いに独立しておこな
われる。よって、受け取られたデータシーケンスに発生
しており、コードワードの最初の８ビットのみに影響を
与える誤りは、復号化された下位バイトには伝搬せず、
コードワードの最後の８ビットのみに影響を与えている
誤りは、復号化された上位バイトに伝搬しない。また、
デコーダは、同一のマッピング回路を用いて出力データ
ワードの下位バイトおよび上位バイトを復号化すること
によって、その複雑さを緩和し、コストを低下させる。
【００４５】
【発明の実施の形態】本願は、以下の同時係属中の米国
特許出願、すなわち、「サンプル推定等化、欠陥スキャ
ニング、チャネル品質、ディジタルサーボ復調、タイミ
ングリカバリ用のＰＩＤフィルタおよびＤＣオフセット
制御を含むサンプリングされた振幅リードチャネル」と
題された米国特許出願第08/341,251号、「同期パーシャ
ルレスポンス記録のための改善されたタイミングリカバ
リ」と題された米国特許出願第08/313,491号、および
「サンプリングされた振幅磁気記録のための改善された
欠陥許容シンクマーク検出器」と題された米国特許出願
第08/533,797号に関連している。本願は、また、以下に
掲げるいくつかの米国特許、すなわち、「同期波形サン
プリング用のタイミングリカバリ回路」と題された米国
特許第5,359,631号、「複雑さの低減されたビタビ型シ
ーケンス検出器のための方法および装置」と題された米
国特許第5,291,499号、「同期波形サンプリングのため
の利得制御回路」と題された米国特許第5,297,184号、
「ディジタルパルス検出器」と題された米国特許第5,32
9,554号、および「同期リードチャネル」と題された米
国特許第5,424,881号にも関連している。上に列挙した
特許出願および特許のすべては、同一の譲受人に譲渡さ
れており、本願でも、それらのすべてが参考として援用
される。
【００４６】本発明の上記局面および利点、ならびにそ
の他の局面および利点は、添付の図面を参照しながら以
下に述べる本発明の詳細な説明を読めば、よりよく理解
できるであろう。
【００４７】（従来のサンプリングされた振幅リードチ
ャネル）図１をここで参照すれば、従来のサンプリング
された振幅リードチャネルの詳細なブロック図が示され
ている。ライト動作のあいだ、ユーザデータ２またはデ
ータ発生器４からのプリアンブルデータ（例えば２Ｔの
プリアンブルデータ）が、媒体上にライトされる。ＲＬ
Ｌエンコーダ６は、ＲＬＬ制約条件にしたがって、ユー
ザデータ２を２進シーケンスｂ（ｎ）８に符号化する。
１／（１＋Ｄ2）プリコーダ１０は、記録チャネル１８
および等化器フィルタの伝達関数を補償し、ビット誤り
の伝搬を防止するために、２進シーケンスｂ（ｎ）８を
プリコードする。プリコーダ１０の出力（プリコードさ
れたシーケンス〜ｂ（ｎ）１２）は、〜ｂ（Ｎ）＝０を
ａ（Ｎ）＝−１に、かつ〜ｂ（Ｎ）＝１をａ（Ｎ）＝＋
１に変調するＮＲＺ変調器１４によって、シンボルａ
（ｎ）１６に変換される。ライト回路９は、シンボルａ
（ｎ）１６に応答して、ボーレート１／Ｔで記録ヘッド
コイル中の電流を変調することによって、２進シーケン
スを媒体上に記録する。周波数シンセサイザ５２は、ボ
ーレートライトクロック５４をライト回路９に供給す
る。また、周波数シンセサイザ５２は、記録ヘッドがそ
の上に位置しているゾーンに従ってチャネルデータレー
ト信号（ＣＤＲ）３０により調整される。
【００４８】記録された２進シーケンスを媒体からリー
ドするとき、タイミングリカバリ２８は、まず、リード
チャネルへの入力としてマルチプレクサ６０を通したラ
イトクロック５４を選択することによって、ライト周波
数にロックする。いったんライト周波数にロックされる
と、マルチプレクサ６０は、記録されたユーザデータよ
りも前にディスク上に記録されたアクイジションプリア
ンブルを得るために、リードヘッドからの信号１９をリ
ードチャネルへの入力として選択する。可変利得増幅器
２２は、アナログリード信号５８の振幅を調整し、アナ
ログフィルタ２０は、エイリアシングノイズを減衰させ
るとともに、所望の応答を得るために初期等化をおこな
う。サンプリングデバイス２４は、アナログフィルタ２
０からのアナログリード信号６２をサンプリングし、離
散時間等化器フィルタ２６は、所望の応答を得るために
サンプル値２５をさらに等化する。パーシャルレスポン
ス記録においては、所望の応答は、例えば、しばしば以
下の表５から選択される。
【００４９】
【表５】
【００５０】等化の後、リード信号５８の振幅と、サン
プリングデバイス２４の周波数および位相とをそれぞれ
調整するために、等化されたサンプル値３２は、判定に
より向きの決められた利得制御５０と、タイミングリカ
バリ回路２８とに与えられる。タイミングリカバリは、
等化されたサンプル３２をボーレートに同期させるため
に、ライン２３を介してサンプリングデバイス２４の周
波数を調整する。周波数シンセサイザ５２は、温度、電
圧およびプロセスのばらつきに対してタイミングリカバ
リ周波数を所定の値に揃えるために、センタ周波数の粗
い設定値をライン６４を介してタイミングリカバリ回路
２８に与える。チャネルデータレート（ＣＤＲ）信号３
０は、シンセサイザ５２の周波数範囲を、現在のゾーン
についてのデータレートにしたがって調整する。利得制
御５０は、チャネルの周波数応答の大きさを所望のパー
シャルレスポンスに一致させるために、ライン２１を介
して可変利得増幅器２２の利得を調整する。
【００５１】等化されたサンプル３２は、ＰＲ４シーケ
ンス検出器３４（典型的には、一対のインタリーブされ
たスライディング閾値検出器として実施される）にも送
られる。ＰＲ４シーケンス検出器３４は、サンプル値か
ら推定された２進シーケンス＾ｂ（ｎ）３３を検出す
る。ＲＬＬデコーダ３６は、ＰＲ４シーケンス検出器３
４からの推定された２進シーケンス＾ｂ（ｎ）３３を、
推定されたユーザデータ３７に復号化する。データシン
ク検出器６６は、ＲＬＬデコーダ３６の動作をフレーム
に同期させるために、データセクタ１５の中のシンクマ
ーク７０（図２Ｂに示す）を検出する。誤差がなけれ
ば、推定された２進シーケンス＾ｂ（ｎ）３３は、記録
された２進シーケンスｂ（ｎ）８と一致し、復号化され
たユーザデータ３７は、記録されたユーザデータ２と一
致する。
【００５２】（データフォーマット）図２Ａは、１連の
同心円状データトラック１３を備えた磁気媒体のデータ
フォーマットの１例を示す。ここで、それぞれのデータ
トラック１３は、サーボウェッジ１７の埋め込まれた複
数のセクタ１５を有している。サーボコントローラ（不
図示）が、サーボウェッジ１７内のサーボデータを処理
し、そのサーボデータに応答して、リード／ライトヘッ
ドを所望のトラック上に位置づける。また、サーボコン
トローラは、サーボウェッジ１７内のサーボバーストを
処理することによって、データをライトしたり、リード
したりしながら、所望のトラックのセンタライン上にヘ
ッドを位置合わせし続ける。サーボウェッジ１７は、簡
単な離散時間パルス検出器によっても、あるいは離散時
間シーケンス検出器３４によっても検出されうる。もし
シーケンス検出器３４がサーボデータを検出すれば、サ
ーボウェッジ１７のフォーマットは、ユーザデータセク
タ１５と同様に、プリアンブルと、シンクマークとを含
むことになる。
【００５３】図２Ｂは、アクイジションプリアンブル６
８、シンクマーク７０およびデータ７２を備えたユーザ
データセクタ１５のフォーマットを示す。タイミングリ
カバリは、アクイジションプリアンブル６８を処理する
ことによって、データ７２をリードする前に正しいサン
プリング周波数および位相を得ており、シンクマーク７
０は、データ７２の始まりを区切る。
【００５４】記憶密度の全体を増加させるために、ディ
スクは、１トラック当たり１４個のデータセクタを有す
る外側のゾーン１１と、１トラック当たり７個のデータ
セクタを有する内側のゾーン２７とに区分される。実用
時には、ディスクは、実際には、ゾーン当たりのセクタ
数が互いに異なる複数のゾーンに区分される。その場
合、データは、それぞれ異なるデータレートでそれぞれ
のゾーンに記録されたり、そこから検出されたりする。
【００５５】（従来のタイミングリカバリ）図３Ａは、
結合された記録チャネルｑ(ｔ) ４２、アナログフィル
タｆ(ｔ)４４、および離散時間等化器ｃ(ｎ)４６のＰＲ
４ダイパルス応答ｈ（ｔ）４０を示している。もしサン
プリング周波数および位相が正しい（τ＝０）なら、等
化されたサンプルシーケンスは、｛０、 ０、 ＋１、
０、 −１、 ０、 ０、…｝となる。これに対して、位
相誤差（τ！＝０）は、等化されたサンプルシーケンス
に誤差をもたらす。例えば位相誤差をもつサンプルシー
ケンスは、｛＋０．１、−０．２、 ＋０．４、 ＋０．
８、−０．４、−０．８、 ＋０．２、 −０．１、
…｝でありうる。これらの誤差は、符号間干渉（ＩＳ
Ｉ）が存在する時には大きくなる。図３Ｂに示されてい
るように、最適なサンプリングの事例は、ＩＳＩが最小
になる、アイダイヤグラムの開口48において起こる。理
想的なＰＲ４記録チャネルでは、最適なサンプリング位
相は、τ＝０の時（すなわち、リード信号のサンプル
が、ボーレートと同期がとられている時）である。
【００５６】図１に示す従来のＰＲ４リードチャネルで
は、タイミングリカバリ回路２８は、サンプリングデバ
イスを同期させることによって、リード信号のサンプル
値をボーレートに同期させる。図４は、従来のサンプリ
ングタイミングリカバリ回路２８の概観を示している。
可変周波数発振器（ＶＦＯ）１６４は、典型的にはディ
ジタルリードチャネルにおけるアナログ・ディジタル変
換器（Ａ／Ｄ）であるサンプリングデバイス２４のサン
プリングクロック２３を制御する。マルチプレクサ１５
９は、アクイジションのあいだは等化されていないサン
プル値２５を選択し、トラッキングのあいだは等化され
たサンプル値３２を選択することによって、付随するレ
イテンシを避けるために、アクイジションのあいだ、離
散等化器フィルタ２６をタイミングループから除く。位
相誤差推定器１５５は、ライン１４９を介して受け取ら
れたサンプル値と、ライン１４３上の、スライサのよう
なサンプル値推定器１４１からの推定されたサンプル値
Ｘkとに応答して、位相誤差推定値を発生する。ループ
フィルタ１６０は、位相誤差をフィルタリングすること
によって、サンプリングクロック２３と、ボーレートと
の間の周波数差に比例した値に落ちつく周波数オフセッ
トΔｆ １６７を発生する。周波数オフセットΔｆ １６
７は、周波数シンセサイザ５２からのセンタ周波数制御
信号６４とともに、サンプリングクロック２３をＶＦＯ
１６４の出力において調整することによって、サンプ
リングをボーレートに同期させる。
【００５７】ゼロ位相スタート回路１６２は、ＶＦＯ
１６４の動作をアクイジションの始めに停止させること
によって、サンプリングクロック２３と、リード信号６
２との間の初期位相誤差を最小にする。これは、ＶＦＯ
１６４をディセーブルし、アナログリード信号６２に
おけるゼロクロスを検出し、検出されたゼロクロスと第
１のボーレートサンプルとの間の所定の遅延の後にＶＦ
Ｏ １６４を再びイネーブルすることによっておこなわ
れる。
【００５８】図４の位相誤差推定器１５５は、以下の確
率勾配方程式（１）に従って動作する。
【００５９】 ΔΘ＝Ｙk・（Ｘk-1）＋Ｙk-1・（Ｘk） （１） ここで、Ｙkは、実際のサンプル値１４９であり、Ｘ
kは、スライサ１４１の出力における推定されたサンプ
ル値１４３である。
【００６０】位相誤差ΔΘを推定するための上記方程式
は、それぞれのサンプル事例におけるアナログリード信
号に含まれるパルスの傾きを近似することに基づいてい
る。もしこの傾きが十分に規定されないのなら、位相誤
差推定値の精度が低下する。１／（１＋Ｄ2）プリコー
ダ１０を用いる、図１に示す従来のＰＲ４リードチャネ
ルでは、データシンボルを表すアナログパルスの傾き
は、そのシンボルがディスク上にライトされた時のプリ
コーダ１０の状態によってはうまく規定できない。この
ことは、図５に示されている。図５は、従来のＰＲ４リ
ードチャネルにおいてディスク上にライトされた同一の
データシンボルに対する２つの可能なアナログリード信
号（すなわち、これら２つの可能なアナログリード信号
は、１／（１＋Ｄ2）プリコーダの初期状態に依存して
いる）を示している。サンプル事例３とサンプル事例４
との間で、上側の波形におけるアナログリード信号の傾
きは、下側の波形におけるアナログリード信号の傾きよ
りも十分によく規定されうる。容易に理解できるよう
に、これは、符号間干渉（ＩＳＩ）の与える影響が、
（破線で示されているように）第２のダイパルス応答の
極性次第で変わってくるからである。よって、下側の波
形に比べて、上側の波形のほうが、方程式（１）の位相
誤差推定値にはるかに近似した傾きを与えることができ
る。
【００６１】（改善されたサンプリングされた振幅リー
ドチャネル）図６は、本発明による改善されたサンプリ
ングされた振幅リードチャネルを示している。符号化ス
キームを簡単にするために、図１に示されている従来の
ＲＬＬエンコーダ６の代わりに、後述するようにタイミ
ングリカバリの位相誤差推定値を改善する本発明による
ＲＬＬ／タイミングエンコーダ１７０が用いられてい
る。さらに、図１の１／（１＋Ｄ2）プリコーダ１０お
よびＮＲＺ変調器１４は用いられない。その代わり、符
号化されたデータシンボルｂ（ｎ）８は、ＮＲＺＩ変調
器１７２を用いて磁気ディスクに直接、ライトされる。
すなわち、データシンボルｂ（ｎ）８内の「１」ビット
については、ＮＲＺＩ変調器１７２は、ライト電流を
（正から負に、またはその逆に）トグルし、「０」ビッ
トについては、ライト電流を変更しないままにする。
【００６２】記録された２進データをリードする時に
は、図６のリードチャネルは、上述した図１に示す従来
技術によるリードチャネルと同様に動作する。好ましく
は２つのインタリーブされたスライディング閾値検出器
として実施される、ビタビ型のＰＲ４シーケンス検出器
１７４は、図１の検出器３４と同様に、等化されたサン
プル値３２の偶数インタリーブおよび奇数インタリーブ
を処理する。しかし、従来の１／（１＋Ｄ2）プリコー
ダ１０が用いられないので、ＰＲ４シーケンス検出器１
７４は、データシーケンス１７６内で検出された「１」
に対応するそれぞれの磁気遷移について符号ビット１７
８を出力する（すなわち、シーケンス検出器１７４は、
符号付きのＰＲ４データを出力する）。符号ビット１７
８には、それぞれのインタリーブにおいてシーケンス検
出器１７４により出力される「１」ビットおよび「０」
ビットのそれぞれが関連づけられる。例えば、もし偶数
のインタリーブにおいて正の遷移が検出されれば、シー
ケンス検出器１７４は、偶数のインタリーブにおいて負
の遷移が検出されるまで、複数の「＋０」値が後続する
「＋１」を出力する。表６による組合わせロジックを伴
って実施されるＮＲＺＩ変換器１８０は、符号付きのＰ
Ｒ４データを推定された符号付きのＮＲＺＩシーケンス
（ＳＮＲＺＩ）＾ｂ（ｎ）３３に変換する。そしてこの
ようにして、ディスクにライトされたデータシンボルｂ
（ｎ）８の表現に変換しなおす。
【００６３】
【表６】
【００６４】ＰＲ４シーケンス検出器１７４およびＮＲ
ＺＩ変換器１８０について代わりに実施可能な形態が、
図７Ａおよび図７Ｂに示されている。この実施の形態で
は、スライディング閾値ビタビ検出器１７１Ａおよび１
７１Ｂは、等化されたサンプル値３２の偶数インタリー
ブおよび奇数インタリーブをそれぞれ処理するが、上述
したような符号ビット１７８は出力しない。その代わ
り、それぞれの検出器は、（従来のＮＲＺＩ状態遷移図
ではなく）図７Ａに示されているＮＲＺ状態遷移図に従
って動作するように改変されている。２つの状態１７３
Ａおよび１７３Ｂは、ＮＲＺシーケンスの状態、すなわ
ち、磁束の極性を示している。遷移の分岐には、参照符
号±Ｓ／Ｘというラベルがつけられている。ここで、±
Ｓは信号サンプルを表し、Ｘは２進ＮＲＺシーケンスを
表す。検出器１７１Ａおよび１７１Ｂにより出力される
ＮＲＺシーケンス１７５Ａおよび１７５Ｂが、マルチプ
レクサ１７７で組み合わされることによって、シフトレ
ジスタ１８１へとシフトされる完全なＮＲＺシーケンス
１７９を形成する。シフトレジスタの出力１７６は、そ
の後、ＮＲＺシーケンス１７９を１−Ｄフィルタ１８０
に通すことによって、符号付きのＮＲＺＩシーケンス＾
ｂ（ｎ）３３に変換される。ここで、フィルタ内の加算
器１８３は、１０を底とする（base ten）（ＸＯＲゲー
トではない）。
【００６５】推定されたＮＲＺＩシーケンス＾ｂ（ｎ）
３３は、推定されたユーザデータシーケンス３７を発生
するために、ＲＬＬ／タイミングエンコーダ１７０とは
逆のマッピングに従って、ＲＬＬ／タイミングデコーダ
１８２により復号化される。誤り検出および訂正（ＥＤ
ＡＣ）回路１８４は、推定されたユーザデータシーケン
ス内の誤りを検出、訂正することによって、ホストコン
ピュータに転送される訂正されたユーザデータシーケン
ス１８６を発生する。
【００６６】上述したように、図１に示す従来の１／
（１＋Ｄ2）プリコーダ１０は、ビット誤りの伝搬を防
止する。このことは、ビット指向の誤り検出を用い、例
えばファイヤコードのような訂正符号を用いる記憶シス
テムには必要である。本発明は、後述する独特のエンコ
ーダ１７０／デコーダ１８４実現方式により、このビッ
ト誤り伝搬の問題に対処する。ＥＤＡＣ回路１８４は、
例えば、リードソロモン符号のような公知のバイト指向
の誤り訂正符号のいずれかに従って動作する。このよう
な符号の詳細については、当業者にはよく知られてい
る。
【００６７】（エンコーダ）本発明の一局面は、ディス
ク上にライトされる磁気遷移を制御し、それによりリー
ドバック時に結果として得られるアナログパルスの各サ
ンプル事例における傾きを制御することによって、図６
のタイミングリカバリ回路２８における位相誤差推定値
を改善することができるように、データを符号化するこ
と（１７０）にある。本発明によれば、磁束遷移を制御
することが可能である。なぜなら、図１に示す従来のＰ
Ｒ４リードチャネルに見られる１／（１＋Ｄ2）プリコ
ーダ１０は、図示されているように、図６のＰＲ４リー
ドチャネルでは用いられないからである。換言すれば、
データシンボルのある与えられた入力シーケンスについ
て、結果として得られるアナログリード信号は、あいま
いさなしに決めることができる。よって、このリード信
号は、結果として得られる位相誤差推定値の質に従って
評価されうる。
【００６８】よって、本発明では、ユーザデータシンボ
ルはそれぞれ、そのシンボルが生成することになる最終
的な位相誤差推定値の質に従って、そのグレードが決め
られる。もし、あるデータシンボルのグレードが所定の
閾値を超えており、結果として得られる位相誤差推定値
が十分に正確であることが示されるのなら、そのデータ
シンボルは、修正なしでディスクにライトされる。しか
し、もしそのグレードが閾値を下回っているのなら、そ
のデータシンボルは、位相誤差推定値の正確さを改善す
る新しいシンボルに符号化される。
【００６９】本発明によるＲＬＬ／タイミングエンコー
ダ１７０の詳細なブロック図は、図８Ａに示されてい
る。ユーザデータ２は、１７ビットシフトレジスタ１８
８に下位バイト１９０と上位バイト１９２とをロードす
ることによって、一度に１６ビット処理される。シフト
レジスタの中央ビット１９４は「０」にセットされ、コ
ードワードが当初はマッピングされないことを示す。以
下の説明から理解できるように、現在のコードワードの
グレードを決めることができるように、以前のコードワ
ードの下位バイト１９６が、レジスタ１９８にロードさ
れる。
【００７０】グレーダ２００は、それぞれのビットがシ
フトレジスタ１８８からライン２０２を介してシフトア
ウトするときに、現在のコードワードにおけるそれぞれ
のビットのグレードを決める。コードワードのこれらの
ビットは、グレードを決められた後、ライン２０２を介
して再びレジスタ１８８へとシフトしなおされる。ビッ
トのグレードは、レジスタ２０６に蓄積され（２０
４）、全コードワードのグレード２０８は、比較器２１
０において以前の閾値と比較される。閾値を超えたかど
うかによって、レジスタ１８８にシフトしなおされてい
た現在のコードワードが、この時点で符号化される。
【００７１】好ましい実施の形態では、比較器２１０に
おける閾値は、１８である。もしコードワードのグレー
ド２０８が１８を超えているのなら、そのコードワード
はマッピングされない。なぜなら、このコードワード
は、すでに、正確な位相誤差推定値を発生できるからで
ある。逆に、もしコードワードのグレード２０８が１８
を下回っているのなら、上位バイト１９２および下位バ
イト１９０は、以下の表７Ａ〜表７Ｆに従って動作する
８／８エンコーダ２１２により、より正確な位相誤差推
定値を与える新しいコードワード２１４にそれぞれ独立
してマッピングされる。この選択的マッピングは、グレ
ード比較器２１０の出力２１８と、ＦＯＲＣＥ ＭＡＰ
信号２２０およびＩＮＨＩＢＩＴ信号２２２とによって
制御されるマルチプレクサ２１６を通して実施される。
これら２つの信号については、以下に詳しく説明する。
【００７２】
【表７Ａ】
【００７３】
【表７Ｂ】
【００７４】
【表７Ｃ】
【００７５】
【表７Ｄ】
【００７６】
【表７Ｅ】
【００７７】
【表７Ｆ】
【００７８】コードワードに含まれるそれぞれのビット
のビットグレードは、以下の表８に従って生成される。
最も正確な位相誤差推定値を与えるビットシーケンスに
ついては、表８は、現在、グレードが決められつつある
対応するビットに関連づけられたグレード値を示してい
る。すなわち、図８Ａのグレーダ２００は、現在、グレ
ードが決められつつある（２０２）ビットを、周辺のビ
ットの文脈に則って評価する。もし入力シーケンスと、
表８に掲げられているシーケンスのうちのいずれか一つ
との間に一致が見られれば、グレーダ２００は、グレー
ドの決められたビットに対応するグレード値を出力す
る。そうでなければ、グレーダ２００は、ゼロのグレー
ドを出力する。
【００７９】
【表８】
【００８０】例えば、以前のコードワードと現在のコー
ドワードとが以下のようである場合を考える。
【００８１】 以前のコードワード 現在のコードワード …ＸＸＸ０１１０１ １１００１０１１００１１１０１１ 図８Ａのグレーダ２００は、現在のコードワードの最初
のビットに対してビットグレード２を出力する。なぜな
ら、このビットは、表８の第１欄、第６行のシーケンス
「０１１１０」の第３のビットであるからである。第２
のビットについては、グレード２が出力される。なぜな
ら、このビットは、第１欄、第６行のシーケンス「０１
１１０」の第４のビットであるからである。第３のビッ
トについては、グレード０が出力される。なぜなら、こ
のビットは、表８の行のどれとも一致しないからであ
る。第４のビットには、グレード２が割り当てられる。
なぜなら、このビットは、第１行のシーケンスと一致す
るからである。以下も同様である。
【００８２】一致が見られるのは、表８のシーケンスが
現在のコードワードを超えない場合のみである。例え
ば、現在のコードワードのビット１６のグレードを決め
る時、表８では、行３の最後の欄、ならびに、行１０お
よび１１の第１欄のみが用いられる。なぜなら、その他
のシーケンスは、すべて現在のコードワードの端を超え
ているからである。さらに、表８の最後の行は、一致が
ほかに見られない時には、現在のコードワードのビット
１３〜１６のグレードを決めるのに用いられる。
【００８３】タイミングリカバリのための位相誤差推定
値の正確さを最適化するためにユーザデータを符号化す
ることに加えて、ＲＬＬ／タイミングエンコーダ１７０
は、コードワードが確実に以下の制約を満たすようにし
なければならない。すなわち、 １．リードバック時には、リード信号のサンプル値に含
まれる、連続する非ゼロのサンプルの間に最大ｋ個の
（ｋの好ましい値は１４である）サンプルが確実に発生
するようにする制約と、 ２．リードバック時には、リード信号サンプル値に含ま
れる偶数および奇数のインタリーブの両方で、現在のコ
ードワードの中央ビットに続くビットから始まり、後続
するコードワードの中央ビットで終わる１７ビットから
構成されるそれぞれのシーケンスに、非ゼロのサンプル
値が確実に発生するようにする制約と、の２つである。
【００８４】上記第１の制約は、ＲＬＬ（ｄ、ｋ）符号
の公知のｋ制約に類似している。すなわち、この制約
は、ＰＲ４リードチャネル用のタイミングリカバリ２８
を確実に正しく動作させる。なぜなら、位相誤差推定値
は、非ゼロのサンプル値が等化器２６の出力において処
理される時のみ計算されるからである。上記第２の制約
は、ＰＲ４シーケンス検出器３４において確実にパスを
除外（path closure）することができるようにし（すな
わち、疑似破局的な誤り事象を符号化の対象から外し
（code out））、ＰＲ４シーケンス検出器３４によりど
のような最小距離の誤り事象が発生されても、そのよう
な誤り事象が３つよりも多くのコードワードバイトに影
響を及ぼす事態を確実に防止できる。これにより得られ
る効果については、以下に述べるＥＤＡＣ回路１８４の
説明を読めば、もっとよく理解できるであろう。
【００８５】図８Ａにおいて、ランレングス検出器２２
４は、現在のコードワード１８８の上位バイト２２８、
以前のコードワード２２６の予め処理された（prepende
d）下位バイト１９８およびマッピングされたコードワ
ード２１４を評価することによって、上記２つの制約が
満たされているかどうかを判定する。上記２つの制約に
ついてチェックをおこなうためには、入力シーケンスを
１＋Ｄフィルタ（不図示）に通すことによって、その入
力シーケンスをＰＲ４フォーマットに変換しなければな
らない。もし現在のコードワードがマッピングされてお
らず、上記ランレングス制約に違反しているのなら、ラ
ンレングス検出器２２４は、マルチプレクサ２１６にお
いてコードワードが強制的にマッピングされるようにす
るＦＯＲＣＥ ＭＡＰ信号２２０をアサートする。表７
Ａ〜表７Ｆに示すようにマッピング用にセットされたコ
ードワードは、もしＦＯＲＣＥ ＭＡＰ信号２２０がア
クティベートされれば、マッピング後のコードワードが
上記制約を必ず満たすことを保証する。
【００８６】もし、より正確な位相誤差推定値を与える
ために、現在のコードワードが新しいコードワード２１
４にマッピングされる（２１２）のなら、ランレングス
検出器２２４は、マッピングされたコードワード２１４
と、以前のコードワードの予め処理された下位バイト１
９８とをチェックすることによって、上記２つの制約が
満たされているかどうかをチェックする。もしマッピン
グされたコードワード２１４が上記制約に違反している
のなら、ランレングス検出器２２４は、マルチプレクサ
２１６におけるマッピングを禁止するＩＮＨＩＢＩＴ信
号２２２をアサートする。表７Ａ〜表７Ｆのマッピング
用にセットされたコードワードは、もしＩＮＨＩＢＩＴ
信号２２２がアクティベートされれば、マッピングされ
ていないコードワードが上記制約を必ず満たすことを保
証する。
【００８７】８／８エンコーダ２１２は、表７Ａ〜表７
Ｆに従ってマッピングされたコードワード２１４を以下
のように生成する。まず、エンコーダ２１２は、レジス
タ２２８に格納されている現在のコードワードの上位バ
イト１９２を表７Ａ〜表７Ｆに従ってマッピングする。
次に、レジスタ２３０に格納されている現在のコードワ
ードの下位バイト１９０がビット反転（bit-wise rever
sed）され（２３２）、上位バイト２２８と同じマッピ
ングを用いて（すなわち、表７Ａ〜表７Ｆを用いて）８
／８エンコーダ２１２により符号化される。マルチプレ
クサ２１６の出力におけるマッピングされた／マッピン
グされていないコードワード２３４は、１７ビットのシ
フトレジスタ２２６にロードされる。上位バイトは、レ
ジスタ２３６にロードされ、下位バイトは、ビット反転
された（２３８）後、レジスタ２４０にロードされる。
シフトレジスタ２２６の中央ビット２４２は、もしコー
ドワードがマッピングされているのなら、マルチプレク
サ２４４を介して「１」ビットとしてロードされ、もし
コードワードがマッピングされていないのなら、「０」
ビットとしてロードされる。中央ビット２４２は、図６
のデコーダ１８２により、リード動作の間にコードワー
ドを復号化するのに用いられる。このことについては、
ＥＤＡＣ回路１８４を説明する次のセクションで図８Ｂ
を参照して詳しく説明する。
【００８８】（誤り検出および訂正）図６に示されてい
る本発明によるリードチャネルは、ＲＬＬ／タイミング
デコーダ１８２により出力された推定されたデータシー
ケンス３７における誤りを訂正する、誤り検出および訂
正回路（ＥＤＡＣ）１８４においてバイト指向の誤り訂
正符号（ＥＣＣ）を実施する。例えば、リードソロモン
符号のようなバイト指向のＥＤＡＣシステムでは、ディ
スクにライトされるコードワードを形成するためにデー
タに付加される冗長シンボルを生成するために、データ
は数学的に処理される。これらの冗長シンボルは、その
後、リードバック時に、推定され復号化されたデータシ
ーケンス３７における誤りを検出し、訂正するために用
いられる。
【００８９】ここで、再び図２Ａおよび図２Ｂを参照す
ると、トラック１３における各セクタ１５は、単一のＥ
ＣＣコードワードを表すことができる。すなわち、１個
のセクタのデータフィールド７２は、ユーザデータと、
そのユーザデータの終わりに付加される冗長シンボルと
を含むことができる。しかし、磁気記録システムにおい
て最もよく発生する誤りは、典型的には、２つ以上の連
続するバイトに及ぶバースト誤りである。多数のコード
ワードをつくるために１個のセクタにおけるデータをイ
ンタリーブすれば、ＥＤＡＣ回路１８４のパフォーマン
スが改善されることはよく知られている。なぜなら、バ
ースト誤りは、単一のコードワードに影響を及ぼすので
はなく、多数のコードワードにわたって広がるからであ
る。このことは、図９Ａに示されている。図９Ａは、３
つのインタリーブされたコードワードに分割された、典
型的な５１２バイトセクタを示している。データバイト
０は、コードワード１の第１のバイトであり、データバ
イト３は、その第２のバイトである。データバイト１
は、コードワード２の第１のバイトであり、データバイ
ト４は、その第２のバイトである。以下も同様である。
もしバースト誤りがデータバイト３に始まり、データバ
イト５で終わるのなら、インタリーブされていないシス
テムのように１個のコードワード中の３つのバイトに誤
りがあるのではなく、１コードワードにつき１バイトの
みに誤りがあることになる。本発明では、ＥＤＡＣ回路
１８４は、好ましくは、３インタリーブ・リードソロモ
ン誤り訂正符号として実施される。このような符号は、
例えば、米国特許第5,446,743号に開示されている。こ
の特許は、本発明と同一の譲受人に譲渡されている。
【００９０】インタリーブされたバイト指向の符号を用
いた誤り訂正に関する、従来の技術によるリードチャネ
ルの別の局面は、図１に示されているＲＬＬエンコーダ
６およびＲＬＬデコーダ３６（ＥＮＤＥＣ）である。典
型的には、検出されたデータシーケンスにおけるそれぞ
れのビット誤りが、復号化された出力シーケンスにおけ
る１バイトのみに影響を及ぼすだけですむように、従来
のＥＮＤＥＣの符号レートは選択される。例えば、先に
引用した米国特許第5,422,760号は、９ビットの各コー
ドワードを８ビットのデータバイトに復号化することに
よって、復号化された出力シーケンスにおいて９ビット
の誤りからのビット誤り伝搬を１バイトまたは２バイト
に制限する、８／９ ＥＮＤＥＣを開示している。しか
し、このような従来の８／９ ＥＮＤＥＣに関する欠点
としては、レートが８／９と低いことに伴うオーバーヘ
ッドのために記憶容量が低下することが挙げられる。例
えば、レート１６／１７のようなもっと高いレートのＥ
ＮＤＥＣを従来の技術により実施すれば、２つのコード
ワードに広がるバースト誤りが、復号化されたシーケン
ス３７における４つのバイトの悪影響を及ぼす結果、図
９Ａのコードワードのうちの１つが、誤りを含むバイト
を２つ含むことになってしまう。本発明は、検出された
２進シーケンス３３において９ビット以下の広がりをも
つどのようなバースト誤りでも、復号化された出力シー
ケンス３７では最大でも２バイトに影響を及ぼすように
し、１７ビット以下の誤りなら、最大でも３バイトに影
響を及ぼすようにする、レート１６／１７ ＥＮＤＥＣ
を設けることによってこの問題を克服する。よって、図
９Ａにおけるインタリーブされたそれぞれのコードワー
ドでは、１７ビット以下の広がりをもつどのような誤り
に対しても、検出された２進シーケンス３３における誤
りを含むバイトは最大でも１バイトとなる。
【００９１】このことは、本発明によれば、コードワー
ドの最初の８ビットを、最後の８ビットからは独立して
復号化することにより達成される。本発明によるデコー
ダ１８２は、図８Ｂに示されている。ＰＲ４／ＮＲＺＩ
変換器１８０により出力された推定されたＮＲＺＩシー
ケンス＾ｂ（ｎ）３３は、８ビット上位バイトレジスタ
２４８、中央ビットレジスタ２５０および下位バイトレ
ジスタ２５２を有するレジスタ２４６へとシリアルにシ
フトされる。いったん１７ビットのコードワードの全体
がレジスタ２４６内にシフトされれば、上位バイト２４
８が、８／８デコーダ２５６への入力としてマルチプレ
クサ２５４を通して選択される。８／８デコーダ２５６
は、以下の表９Ａ〜表９Ｇに従って復号化されたバイト
２５８を出力する。中央ビット２５０は、受け取られた
コードワードが図８Ａの８／８ＲＬＬ／タイミングエン
コーダ１７０により符号化されたかどうかによって、復
号化されたバイト２５８か、または、上位バイト２６２
をマルチプレクサ２６０を介して選択する。マルチプレ
クサ２６０の出力は、デマルチプレクサ２６３を通して
ルーティングされ、１６ビットレジスタ２６６の上位バ
イト２６４に格納される。次に、コードワードの下位バ
イト２５２がビット反転され（２６８）、マルチプレク
サ２５４を通してルーティングされた後、表９Ａ〜表９
Ｇに従って８／８デコーダ２５６によりマッピングされ
る（すなわち、コードワードの上位バイト２４８を復号
化するのにも、下位バイト２５２を復号化するのにも同
じデコーダが用いられるので、回路のコストを下げ、そ
の複雑さを緩和することができる）。中央ビット２５０
は、受け取られたコードワードが図８Ａの８／８ ＲＬ
Ｌ／タイミングエンコーダ１７０により符号化されたか
どうかによって、復号化されたバイト２５８か、また
は、下位バイト２６２をマルチプレクサ２６０を介して
選択する。マルチプレクサ２６０の出力は、デマルチプ
レクサ２６３を通してルーティングされ、ビット反転さ
れた（２７０）後、１６ビットレジスタ２６６の下位バ
イト２７２に格納される。
【００９２】
【表９Ａ】
【００９３】
【表９Ｂ】
【００９４】
【表９Ｃ】
【００９５】
【表９Ｄ】
【００９６】
【表９Ｅ】
【００９７】
【表９Ｆ】
【００９８】
【表９Ｇ】
【００９９】以上の説明により、本発明によるデコーダ
１８２が、１７ビットのコードワードを上位バイト、下
位バイトの順で互いに独立して復号化することは明らか
であろう。すなわち、従来の技術とは異なり、本発明で
は、もしあるコードワードの下位バイトに誤りが含まれ
ていれば、その上位バイトを正しく復号化する。逆の場
合も同様である。その結果、あるコードワードの第１の
ビットに始まり、第２のコードワードの第１のバイトを
超えて広がっている（つまり、少なくとも２５ビット長
である）誤りは、復号化された出力の３バイトに影響を
及ぼすのみとなる。また、１７ビット以下の広がりをも
つ誤りは、３つの連続する復号化されたバイトに影響を
及ぼすのみとなる。なぜなら、１７ビットの誤りは、最
大でも１個の中央ビットに影響を及ぼすのみであるから
である。よって、１７ビット以下の広がりをもつどのよ
うな誤りでも、図９Ａに示されている３つのインタリー
ブでは、１コードワードにつき１バイトにしか悪影響を
及ぼさない。
【０１００】図６のＰＲ４シーケンス検出器３４におけ
る最小距離誤り事象が、１７ビットを超える広がりをも
つことにより、連続するコードワードの２つの中央ビッ
トに悪影響を及ぼし、復号化された出力のうちの４バイ
トが誤りを含むようになることもありうる。このこと
は、図９Ｂに示されている。図９Ｂは、あるインタリー
ブにおいて検出されたシーケンスのトレリス図２７４お
よびディスク上に記録された対応するコードワード２７
５を示す図である。このシーケンス例では、チャネルノ
イズが原因で、シーケンス検出器は、第１のコードワー
ド２８０の第５のビット２７８で偽の正遷移２７６を検
出しており、後続するコードワード２８６の第１０のビ
ット２８４で負遷移２８２を検出している。その結果、
ＰＲ４シーケンス検出器３４により出力される誤りを含
むシーケンス出力は、正しいシーケンスである…０−、
０−、０−、０−、０−、０−、０−、０−、０−、０
−、０−、０−、…ではなく、…１＋、０＋、０＋、０
＋、０＋、０＋、０＋、０＋、０＋、０＋、０＋、１
−、…となる。第１のコードワード２８０の中央ビット
２８８の絶対値は正しく「０」と検出されるものの、符
号ビットは、誤って「＋」として検出されるので、ＰＲ
４／ＮＲＺＩ変換器１８０は、正しくない値を出力する
ことになる。よって、第１のコードワード２８０の両バ
イトともに、誤って復号化されることになる。同様に、
第２のコードワード２８６の第１のバイトの符号ビット
も誤っているので、それらのビットもまた、ＰＲ４／Ｎ
ＲＺＩ変換器１８０により誤って復号化されることにな
る。最後に、第２のコードワード２８６の第２のバイト
も誤って復号化される。なぜなら、第１のビット２８４
における偽の負遷移２８２は、正しい値である「０−」
ではなく、「１−」として検出されるからである。よっ
て、本発明の一局面は、ＰＲ４シーケンス検出器におけ
る最小距離誤り事象が、２つの連続するコードワードの
中央ビットを超えて広がるのを防止することによって、
その誤り事象の長さを３つの連続するコードワードバイ
トに制約することである。
【０１０１】本発明では、偶数インタリーブおよび奇数
インタリーブの両方において、１７ビットのシーケンス
ごとに非ゼロのサンプル値が検出されるように入力シー
ケンスを符号化することによって、ＰＲ４検出器におけ
る最小距離誤り事象の長さを３コードワードバイトに制
約する。ここで、それぞれの１７ビットシーケンスは、
ある１７ビットコードワードの中央ビット２８９の直後
のビットから始まり、後続するコードワードの中央ビッ
ト２９０で終わる。このことは、図９Ｃに示されてい
る。図９Ｃは、第１のコードワード２９４の第２のバイ
トに「１」ビット３００が符号化されていることを除い
て、図９Ｂに示すシーケンスと同じコードワードシーケ
ンスに対するトレリス図２９２を示している。このよう
にして、第１のコードワード２９４の中央ビット２８９
に続く最初のビットに始まり、第２のコードワード２９
８の中央ビット２９０で終わる広がりの中で、非ゼロの
サンプル値２９６が、リード信号のサンプル値において
検出される。図からわかるように、これにより、（ノイ
ズサンプル２７６の振幅が、第１のコードワード２９４
における「１」ビット３００により生成される信号サン
プル２９６の振幅よりも小さい（その可能性は高い）と
すれば）正のノイズサンプル２７６によりもたらされた
最小距離誤り事象が、２つの連続する中央ビットに広が
ることを防止することができる。
【０１０２】よって、上述したように、図８Ａのエンコ
ーダ１７０は、現在のコードワード１８８の上位バイト
２２８、以前のコードワード２２６の予め処理された下
位バイト１９８およびマッピングされたコードワード２
１４を評価するＲＬ検出器２２４を備えている。もし上
記制約が満たされないのなら、ＲＬ検出器２２４は、上
述したように（ＦＯＲＣＥ ＭＡＰ信号２２０またはＩ
ＮＨＩＢＩＴ信号２２２を介して）コードワードが強制
的にマッピングされるようにするか、または、マッピン
グを禁止する。
【０１０３】よって、各コードワードの上位バイトおよ
び下位バイトを互いに独立して復号化し、かつ、ＰＲ４
検出器における最小距離誤り事象が２つの連続するコー
ドワードの中央ビットに広がることを防止することによ
って、１７ビット以下の長さをもつ誤り事象により悪影
響を及ぼされる連続するコードワードバイトの数は、最
大でも３となる。すなわち、図９Ａの３インタリーブシ
ステムの場合、１７ビット以下のバースト誤り事象は、
それぞれのコードワードでわずか１バイトに悪影響を及
ぼすにすぎない。このようにして、本発明によれば、従
来の技術による１６／１７ ＥＮＤＥＣで見られるよう
な４コードワードバイトにわたる誤りの伝搬を防止しつ
つ、効率のよいレート１６／１７ ＥＮＤＥＣを実施す
ることができる。
【０１０４】本発明の各局面は、本願明細書で以上に開
示した実施の形態によって完全に実現される。しかし、
本発明のさまざまな局面が、他の異なる実施の形態によ
っても、本発明の本質的作用からはずれることなく実現
可能であることは、当業者には理解できよう。例えば、
図８Ａに示すエンコーダ１７０および図８Ｂに示すデコ
ーダ１８２は、組み合わせのロジックを用いても、ある
いはルックアップテーブルを用いても実施することがで
きる。このような改変およびその他の改変は、以上に開
示した教示を考慮すれば、自明であり、単なる設計上の
選択事項にすぎない。以上に開示した特定の実施の形態
は、あくまでも例示を目的とするものであり、本発明の
範囲を限定するためのものではない。本発明の範囲は、
添付の請求の範囲により適切に解釈されるべきである。
【０１０５】
【発明の効果】本発明によれば、実施するのがあまり複
雑ではなく、復号化された出力における誤りの伝搬を防
止できる、レート１６／１７ ＥＮＤＥＣを提供するこ
とができる。
【図面の簡単な説明】
【図１】従来のサンプリングされた振幅リードチャネル
のブロック図である。
【図２Ａ】複数のユーザデータセクタおよび複数の埋め
込みサーボデータセクタから構成される複数の同心円状
データトラックを有する磁気ディスク記憶媒体のデータ
フォーマットの一例を示す図である。
【図２Ｂ】ユーザデータセクタのフォーマットの一例を
示す図である。
【図３Ａ】タイミング位相誤差τをもつＰＲ４リードチ
ャネルのサンプリングされたダイパルス応答を示す図で
ある。
【図３Ｂ】ＰＲ４リードチャネルの３レベル「アイダイ
アグラム」を示す図である。
【図４】位相同期ループに用いられる位相誤差推定器を
有するＰＲ４リードチャネルのための従来のタイミング
リカバリ回路を示す詳細ブロック図である。
【図５】従来のＰＲ４リードチャネルに１／（１＋
Ｄ2）プリコーダを用いる時の、同一のユーザデータ入
力シーケンスから得られる２つのアナログリード波形を
示す図である。
【図６】本発明による改善されたサンプリングされた振
幅リードチャネルのブロック図である。
【図７Ａ】ダイコードシーケンスの場合のＮＲＺ状態遷
移図である。
【図７Ｂ】図７Ａの状態遷移図に従って動作する、スラ
イディング閾値ビタビシーケンス検出器の実現形態を示
す図である。
【図８Ａ】図４の位相誤差推定器の動作を最適化するた
めに、ユーザデータを符号化する１６／１７エンコーダ
を詳細に示す図である。
【図８Ｂ】検出されたＮＲＺＩデータシーケンスを推定
されたユーザデータシーケンスに復号化する際に、図８
Ａのエンコーダとは逆の演算をおこなう１６／１７デコ
ーダを詳細に示す図である。
【図９Ａ】３つのインタリーブされたＥＣＣコードワー
ドのかたちで磁気ディスク上に記録される１セクタのデ
ータを示す図である。
【図９Ｂ】最小距離ＰＲ４誤り事象が２つの連続するコ
ードワードの中央のビット間に広がることによって、復
号化された出力シーケンスの４つのバイトに悪影響を及
ぼすことを説明する図である。
【図９Ｃ】図９Ｂの誤り伝搬を防止する、本発明による
符号化制約を示す図である。
【符号の説明】
２ ユーザデータ ４ データ発生器 ９ ライト回路 １８ 磁気記録チャネル ２０ アナログ受信フィルタ ２２ 可変利得増幅器 ２４ Ａ／Ｄ変換器 ２６ 離散等化器フィルタ ２８ タイミングリカバリ ５０ 利得制御 ５２ 周波数シンセサイザ ６０ マルチプレクサ ６６ データシンク検出器 １７２ ＮＲＺＩ変調器 １７４ ＰＲ４シーケンス検出器 １８０ ＰＲ４／ＮＲＺＩ変換器 １８２ ＲＬＬ／タイミングデコーダ １８６ 誤り訂正されたユーザデータ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 595158337 3100 Ｗｅｓｔ Ｗａｒｒｅｎ Ａｖｅｎ ｕｅ，Ｆｒｅｍｏｎｔ，Ｃａｌｉｆｏｒｎ ｉａ 94538，Ｕ．Ｓ．Ａ.

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 １７ビットのコードワードを１６ビット
    のデータワードに復号化する１６／１７ ＥＮＤＥＣに
    おいて、該１７ビットのコードワードのうちの所定の第
    １の数のビットを該データワードの８ビットの上位バイ
    トに復号化し、かつ該１７ビットのコードワードのうち
    の所定の第２の数のビットを該データワードの８ビット
    の下位バイトに復号化するデコーダを備えている、１６
    ／１７ ＥＮＤＥＣであって、 （ａ）該デコーダが、該データワードの該上位バイト
    を、該データワードの該下位バイトの復号化とは独立し
    て復号化し、かつ、該デコーダが、該データワードの該
    下位バイトを、該データワードの該上位バイトの復号化
    とは独立して復号化し、 （ｂ）該データワードの該上位バイトを復号化する時の
    誤りが、該データワードの該下位バイトを復号化する時
    の誤りをもたらさず、かつ、該データワードの該下位バ
    イトを復号化する時の誤りが、該データワードの該上位
    バイトを復号化する時の誤りをもたらさない、１６／１
    ７ ＥＮＤＥＣ。
  2. 【請求項２】 前記デコーダが、前記データワードの前
    記上位バイトおよび前記下位バイトを復号化する時に、
    同一の復号化ロジックに従って動作する、請求項１に記
    載の１６／１７ ＥＮＤＥＣ。
  3. 【請求項３】 前記デコーダが、以下の表１Ａ〜表１Ｇ
    に従って動作する、請求項１に記載の１６／１７ ＥＮ
    ＤＥＣ。 【表１Ａ】 【表１Ｂ】 【表１Ｃ】 【表１Ｄ】 【表１Ｅ】 【表１Ｆ】 【表１Ｇ】
  4. 【請求項４】 （ａ）前記１７ビットのコードワードの
    うちのマッピングビットを問い合わせる手段と、 （ｂ）該マッピングビットに応答して、前記データワー
    ドの前記上位バイトおよび該データワードの前記下位バ
    イトを選択的に復号化する手段と、をさらに備えてい
    る、請求項１に記載の１６／１７ ＥＮＤＥＣ。
  5. 【請求項５】 復号化する前に、前記コードワードのう
    ちの所定の数のビットをビット反転するビット反転回路
    をさらに備えている、請求項１に記載の１６／１７ Ｅ
    ＮＤＥＣ。
  6. 【請求項６】 前記デコーダが、前記コードワードのう
    ちの９ビットを前記データワードの８ビットに復号化す
    る、請求項１に記載の１６／１７ ＥＮＤＥＣ。
  7. 【請求項７】 前記マッピングビットが、前記１７ビッ
    トコードワードの中央ビットである、請求項４に記載の
    １６／１７ ＥＮＤＥＣ。
  8. 【請求項８】 複数のコードワードから構成される、受
    け取られたデータストリームの両インタリーブにおい
    て、現在のコードワードの中央ビットに続くビットから
    始まり、後続するコードワードの中央ビットで終わる１
    ７ビットの中に非ゼロのサンプル値が発生するように、
    前記ユーザデータを符号化する手段をさらに備えてい
    る、請求項７に記載の１６／１７ ＥＮＤＥＣ。
  9. 【請求項９】 １７ビットのコードワードを１６ビット
    のデータワードに復号化する方法であって、 （ａ）該１７ビットのコードワードのうちの所定の第１
    の数のビットを該データワードの８ビットの第１のバイ
    トに復号化する、第１の復号化ステップと、 （ｂ）該１７ビットのコードワードのうちの所定の第２
    の数のビットを該データワードの８ビットの第２のバイ
    トに復号化する、第２の復号化ステップであって、該デ
    ータワードの該第１のバイトを復号化する時の誤りが、
    該データワードの該第２のバイトを復号化する時の誤り
    をもたらさないように、該第１の復号化ステップからは
    独立して動作する、第２の復号化ステップと、を含む方
    法。
  10. 【請求項１０】 前記第１および第２の復号化ステップ
    が、同一の復号化ロジックに従って動作する、請求項９
    に記載の方法。
  11. 【請求項１１】 前記第１および第２の復号化ステップ
    が、前記コードワードの９ビットを前記データワードの
    ８ビットに復号化する、請求項９に記載の方法。
  12. 【請求項１２】 前記第１および第２の復号化ステップ
    が、以下の表２Ａ〜表２Ｇに従って動作する、請求項９
    に記載の方法。 【表２Ａ】 【表２Ｂ】 【表２Ｃ】 【表２Ｄ】 【表２Ｅ】 【表２Ｆ】 【表２Ｇ】
  13. 【請求項１３】 （ａ）前記１７ビットコードワードの
    マッピングビットを問い合わせるステップと、 （ｂ）該マッピングビットに応答して、前記データワー
    ドの前記第１のバイトおよび該データワードの前記第２
    のバイトを選択的に復号化するステップと、をさらに含
    んでいる、請求項９に記載の方法。
  14. 【請求項１４】 前記コードワードのうちの所定数のビ
    ットをビット反転させるステップをさらに含んでいる、
    請求項９に記載の方法。
  15. 【請求項１５】 前記マッピングビットが、前記１７ビ
    ットコードワードの中央ビットである、請求項１３に記
    載の方法。
  16. 【請求項１６】 複数のコードワードから構成される、
    受け取られたデータストリームの両インタリーブにおい
    て、現在のコードワードの中央ビットに続くビットから
    始まり、後続するコードワードの中央ビットで終わる１
    ７ビット中に非ゼロのサンプル値が発生するように、前
    記ユーザデータを符号化するステップをさらに含んでい
    る、請求項１５に記載の方法。
JP20349997A 1996-07-29 1997-07-29 １７ビットのコードワードを１６ビットのデータワードに復号化する１６／１７ ｅｎｄｅｃおよび１７ビットのコードワードを１６ビットのデータワードに復号化する方法 Expired - Fee Related JP3923143B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/681,692 1996-07-29
US08/681,692 US5717395A (en) 1996-07-29 1996-07-29 Rate 16/17 ENDEC with independent high/low byte decoding

Publications (3)

Publication Number Publication Date
JPH10134520A true JPH10134520A (ja) 1998-05-22
JPH10134520A5 JPH10134520A5 (ja) 2005-05-26
JP3923143B2 JP3923143B2 (ja) 2007-05-30

Family

ID=24736365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20349997A Expired - Fee Related JP3923143B2 (ja) 1996-07-29 1997-07-29 １７ビットのコードワードを１６ビットのデータワードに復号化する１６／１７ ｅｎｄｅｃおよび１７ビットのコードワードを１６ビットのデータワードに復号化する方法

Country Status (3)

Country Link
US (2) US5717395A (ja)
EP (1) EP0823787A3 (ja)
JP (1) JP3923143B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289309A (ja) * 2008-05-28 2009-12-10 Sony Corp 符号化装置及び方法、並びにプログラム

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717395A (en) * 1996-07-29 1998-02-10 Cirrus Logic, Inc. Rate 16/17 ENDEC with independent high/low byte decoding
US5838738A (en) * 1996-07-29 1998-11-17 Cirrus Logic, Inc. Coding to improve timing recovery in a sampled amplitude read channel
KR100408532B1 (ko) * 1996-10-31 2004-01-24 삼성전자주식회사 데이타저장기기의prml코드생성방법
US6324225B1 (en) * 1997-12-22 2001-11-27 Stmicroelectronics, Inc. Timing recovery for data sampling of a detector
US6097320A (en) * 1998-01-20 2000-08-01 Silicon Systems, Inc. Encoder/decoder system with suppressed error propagation
JP4058153B2 (ja) 1998-02-25 2008-03-05 株式会社日立グローバルストレージテクノロジーズ 符号化方法およびそれを用いた記録再生装置
US6184806B1 (en) * 1998-03-13 2001-02-06 Quantum Corporation Rate 32/33 (D=0, K=6) run length limited modulation code having optimized error propagation
US6522875B1 (en) * 1998-11-17 2003-02-18 Eric Morgan Dowling Geographical web browser, methods, apparatus and systems
US6594217B1 (en) * 1999-06-22 2003-07-15 Cirrus Logic, Inc. Servo synch mark processing in a disk drive system
JP4239314B2 (ja) * 1999-09-06 2009-03-18 ソニー株式会社 符号化装置および方法、復号装置および方法、および記録媒体
JP2001127640A (ja) * 1999-10-29 2001-05-11 Sony Corp 光学式回転記録媒体、データ記録方法、記録装置、再生装置
US6456208B1 (en) * 2000-06-30 2002-09-24 Marvell International, Ltd. Technique to construct 32/33 and other RLL codes
US7116736B2 (en) 2002-01-02 2006-10-03 International Business Machines Corporation Method, system, and program for synchronization and resynchronization of a data stream
US6985320B2 (en) * 2002-01-02 2006-01-10 International Business Machines Corporation Method and apparatus for encoding data to guarantee isolated transitions in a magnetic recording system
US6819512B2 (en) 2003-02-18 2004-11-16 Protoscience, Inc. Triple-attribute method of encoding and decoding magnetic data
TWI258857B (en) * 2004-06-02 2006-07-21 Mstar Semiconductor Inc Method for automatic equalizing mode selection and its device
TW200618485A (en) * 2004-11-19 2006-06-01 Lite On It Corp Error correction for RLL channel bits in demodulation rules
US9654144B2 (en) * 2014-09-30 2017-05-16 Micron Technology, Inc. Progressive effort decoder architecture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196849A (en) * 1992-01-31 1993-03-23 International Business Machines Corporation Method and apparatus for implementing PRML codes with maximum ones
US5535187A (en) * 1993-12-15 1996-07-09 Intenational Business Machines Corporation High capacity run-length-limited coding system employing asymmetric and even-spaced codes
US5537112A (en) * 1994-01-12 1996-07-16 Seagate Technology, Inc. Method and apparatus for implementing run length limited codes in partial response channels
US5635933A (en) * 1995-06-30 1997-06-03 Quantum Corporation Rate 16/17 (d=0,G=6/I=7) modulation code for a magnetic recording channel
US5757822A (en) * 1995-08-24 1998-05-26 Quantum Corporation Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC
US5717395A (en) * 1996-07-29 1998-02-10 Cirrus Logic, Inc. Rate 16/17 ENDEC with independent high/low byte decoding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289309A (ja) * 2008-05-28 2009-12-10 Sony Corp 符号化装置及び方法、並びにプログラム

Also Published As

Publication number Publication date
JP3923143B2 (ja) 2007-05-30
EP0823787A2 (en) 1998-02-11
EP0823787A3 (en) 1999-07-28
US5717395A (en) 1998-02-10
US5844507A (en) 1998-12-01

Similar Documents

Publication Publication Date Title
US6023386A (en) Fault tolerant sync mark detector for synchronizing a time varying sequence detector in a sampled amplitude read channel
US6052248A (en) Parity channel code for enhancing the operation of a remod/demod sequence detector in a d=1 sampled amplitude read channel
US6246723B1 (en) Sampled amplitude read channel employing early-decisions from a trellis sequence detector for sampling value estimation
US6005727A (en) Servo decoder for decoding an error correcting servo code recorded on a disc storage medium
KR100495715B1 (ko) 샘플링된진폭판독채널및고장허용방법
US6115198A (en) PR4 sampled amplitude read channel for detecting user data and embedded servo data
US6185173B1 (en) Sampled amplitude read channel employing a trellis sequence detector matched to a channel code constraint and a post processor for correcting errors in the detected binary sequence using the signal samples and an error syndrome
JP3923143B2 (ja) １７ビットのコードワードを１６ビットのデータワードに復号化する１６／１７ ｅｎｄｅｃおよび１７ビットのコードワードを１６ビットのデータワードに復号化する方法
US6009549A (en) Disk storage system employing error detection and correction of channel coded data, interpolated timing recovery, and retroactive/split-segment symbol synchronization
US5961658A (en) PR4 equalization and an EPR4 remod/demod sequence detector in a sampled amplitude read channel
US7379452B2 (en) Synchronous read channel
US5844920A (en) Thermal asperity compensation using multiple sync marks for retroactive and split segment data synchronization in a magnetic disk storage system
US5926490A (en) Sampled amplitude read channel employing a remod/demod sequence detector guided by an error syndrome
US6028728A (en) Sampled amplitude read/write channel employing a sub-baud rate write clock
US5838738A (en) Coding to improve timing recovery in a sampled amplitude read channel
US6345074B1 (en) Maximum likelihood servo detector for detecting an error correcting servo code recorded on a disc storage medium
US5786950A (en) PR4 sampled amplitude read channel employing an NRZI write modulator and a PR4/NRZI converter
JP2000040968A (ja) 符号化方法および符号化装置、復号化方法および復号化装置、並びに提供媒体
KR100450782B1 (ko) 고밀도 데이타 저장기기를 위한 피알엠엘 코드의 부호화 및복호화 방법
US6393598B1 (en) Branch metric compensation for digital sequence detection
US7138931B2 (en) Recording and reproducing apparatus
US6201779B1 (en) MEEPR4 sampled amplitude read channel for disk storage systems
JP4022823B2 (ja) トレリス符号検出器およびトレリス検出方法、復号装置および復号方法、記録媒体、並びに、プログラム
US6882604B2 (en) Method and apparatus for utilizing modulation codes that produce maximized sample timing information
US5862161A (en) Sampled amplitude read channel with simplified sequence detector matched to partial erasure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040730

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070221

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees