JPH10135258A - 多連配線基板およびそれを用いた半導体装置の製造方法 - Google Patents
多連配線基板およびそれを用いた半導体装置の製造方法Info
- Publication number
- JPH10135258A JPH10135258A JP8287800A JP28780096A JPH10135258A JP H10135258 A JPH10135258 A JP H10135258A JP 8287800 A JP8287800 A JP 8287800A JP 28780096 A JP28780096 A JP 28780096A JP H10135258 A JPH10135258 A JP H10135258A
- Authority
- JP
- Japan
- Prior art keywords
- multiple wiring
- wiring board
- semiconductor device
- wiring substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 多連配線基板の使用効率の向上を図る。
【解決手段】 半導体装置の配線基板を構成する個片化
領域１ａの連続により形成された多連配線基板１におい
て、多連配線基板１の幅方向の寸法Ｌ2 を、この多連配
線基板１を個片化領域１ａに切断してなる半導体装置の
一方向の寸法と等しく形成する。
領域１ａの連続により形成された多連配線基板１におい
て、多連配線基板１の幅方向の寸法Ｌ2 を、この多連配
線基板１を個片化領域１ａに切断してなる半導体装置の
一方向の寸法と等しく形成する。
Description
【０００１】
【発明の属する技術分野】本発明は多連配線基板および
それを用いた半導体装置の製造方法に関し、特に、多連
配線基板の個片化に適用して有効な技術に関する。
それを用いた半導体装置の製造方法に関し、特に、多連
配線基板の個片化に適用して有効な技術に関する。
【０００２】
【従来の技術】たとえばＢＧＡ（Ball Grid Array ）な
どのように、絶縁性を有するベース材とこのベース材に
形成された配線メタライズにより構成された配線基板に
半導体チップを封止してなる半導体装置の製造工程で
は、この半導体チップを搭載する個片化領域が連続形成
された多連配線基板が用いられている。そして、半導体
チップを樹脂封止した後、多連配線基板を切削工具で個
片化して個々の半導体装置を組み立てている。
どのように、絶縁性を有するベース材とこのベース材に
形成された配線メタライズにより構成された配線基板に
半導体チップを封止してなる半導体装置の製造工程で
は、この半導体チップを搭載する個片化領域が連続形成
された多連配線基板が用いられている。そして、半導体
チップを樹脂封止した後、多連配線基板を切削工具で個
片化して個々の半導体装置を組み立てている。
【０００３】なお、ＢＧＡのように配線基板を用いてな
る半導体装置について詳しく記載している例としては、
たとえば、日経ＢＰ社発行、「実践講座 ＶＬＳＩパッ
ケージング技術（下）」（1993年 5月31日発行）、P173
〜P178がある。
る半導体装置について詳しく記載している例としては、
たとえば、日経ＢＰ社発行、「実践講座 ＶＬＳＩパッ
ケージング技術（下）」（1993年 5月31日発行）、P173
〜P178がある。
【０００４】
【発明が解決しようとする課題】ここで、多連配線基板
の加工精度がばらついてその寸法が個々の多連配線基板
ごとに異なっていると、モールド作業においてモールド
金型との位置合わせを行うために形成された位置決め孔
の位置も区々となってしまう。このような多連配線基板
をモールド金型にセットすると両者の合わせ精度が悪化
して多連配線基板が適正位置にセッティングされなくな
り、多連配線基板とモールド金型との間に隙間が発生す
る。すると、本来キャビティに充填されるべき封止樹脂
の一部がこの隙間から漏れてキャビティ内に加わるべき
圧力が分散し、キャビティ内にはエアが残留する。そし
て、このエアが封止樹脂内に取り込まれるとボイドにな
り、成形不良の半導体装置が製造されることになる。
の加工精度がばらついてその寸法が個々の多連配線基板
ごとに異なっていると、モールド作業においてモールド
金型との位置合わせを行うために形成された位置決め孔
の位置も区々となってしまう。このような多連配線基板
をモールド金型にセットすると両者の合わせ精度が悪化
して多連配線基板が適正位置にセッティングされなくな
り、多連配線基板とモールド金型との間に隙間が発生す
る。すると、本来キャビティに充填されるべき封止樹脂
の一部がこの隙間から漏れてキャビティ内に加わるべき
圧力が分散し、キャビティ内にはエアが残留する。そし
て、このエアが封止樹脂内に取り込まれるとボイドにな
り、成形不良の半導体装置が製造されることになる。
【０００５】また、モールド後、多連配線基板を個片化
する工程では、多連配線基板をその底面で治具に固定
し、切削工具を用いて最終外形寸法に沿った形状に全周
を切削している。このように底面固定で全周切削を行う
と、切削開始時では十分に作用していた固定力が個片化
部分の分離が進行するにつれて低下し、切削完了に近づ
くと切断ラインの直進性確保が困難になるという問題が
ある。これでは、規定通りの良品形状を有する半導体装
置を製造することは困難である。
する工程では、多連配線基板をその底面で治具に固定
し、切削工具を用いて最終外形寸法に沿った形状に全周
を切削している。このように底面固定で全周切削を行う
と、切削開始時では十分に作用していた固定力が個片化
部分の分離が進行するにつれて低下し、切削完了に近づ
くと切断ラインの直進性確保が困難になるという問題が
ある。これでは、規定通りの良品形状を有する半導体装
置を製造することは困難である。
【０００６】さらに、多連配線基板から全周を切削して
製品形状に切り出すため、製品に対する多連配線基板の
使用率は５０％程度と極めて低い。これは、製造原価の
低減を阻害する要因の一つとなる。
製品形状に切り出すため、製品に対する多連配線基板の
使用率は５０％程度と極めて低い。これは、製造原価の
低減を阻害する要因の一つとなる。
【０００７】そこで、本発明の目的は、多連配線基板の
モールド工程での成形不良を防止することのできる技術
を提供することにある。
モールド工程での成形不良を防止することのできる技術
を提供することにある。
【０００８】本発明の他の目的は、多連配線基板の個片
化作業を製品寸法通りに行うことのできる技術を提供す
ることにある。
化作業を製品寸法通りに行うことのできる技術を提供す
ることにある。
【０００９】本発明のさらに他の目的は、多連配線基板
の使用効率を向上させることのできる技術を提供するこ
とにある。
の使用効率を向上させることのできる技術を提供するこ
とにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１２】すなわち、本発明による多連配線基板は、
半導体装置の配線基板を構成する個片化領域の連続によ
り形成されたものであり、多連配線基板の幅方向の寸法
が、この多連配線基板を個片化領域に切断してなる半導
体装置の一方向の寸法と等しく形成されていることを特
徴とする。この多連配線基板において、個片化領域の間
に形成されて個片化時に切断除去される廃棄領域には、
多連配線基板の位置決めを行う位置決め孔を形成するこ
とができる。このような多連配線基板では、ＢＧＡ（Ba
ll Grid Array ）またはＰＧＡ（Pin Grid Array）タイ
プの半導体装置が製造される。
半導体装置の配線基板を構成する個片化領域の連続によ
り形成されたものであり、多連配線基板の幅方向の寸法
が、この多連配線基板を個片化領域に切断してなる半導
体装置の一方向の寸法と等しく形成されていることを特
徴とする。この多連配線基板において、個片化領域の間
に形成されて個片化時に切断除去される廃棄領域には、
多連配線基板の位置決めを行う位置決め孔を形成するこ
とができる。このような多連配線基板では、ＢＧＡ（Ba
ll Grid Array ）またはＰＧＡ（Pin Grid Array）タイ
プの半導体装置が製造される。
【００１３】また、本発明による半導体装置の製造方法
は、前記した多連配線基板を用いたものであって、個片
化領域に集積回路の形成された半導体チップが装着され
た多連配線基板を用意する第１の工程と、多連配線基板
をモールド金型にセットし、これをモールド金型のゲー
ト側に押し付けながら樹脂封止を行う第２の工程と、樹
脂封止された多連配線基板を切削工具で個片化して半導
体装置を得る第３の工程とを有することを特徴とする。
この半導体装置の製造方法において、第３の工程では、
多連配線基板を、その切断箇所を避けて幅方向両側で保
持して幅方向に切断することのみによって多連配線基板
を個片化することが望ましい。また、切削工具にはエン
ドミルや丸刃ブレードを用いることができる。
は、前記した多連配線基板を用いたものであって、個片
化領域に集積回路の形成された半導体チップが装着され
た多連配線基板を用意する第１の工程と、多連配線基板
をモールド金型にセットし、これをモールド金型のゲー
ト側に押し付けながら樹脂封止を行う第２の工程と、樹
脂封止された多連配線基板を切削工具で個片化して半導
体装置を得る第３の工程とを有することを特徴とする。
この半導体装置の製造方法において、第３の工程では、
多連配線基板を、その切断箇所を避けて幅方向両側で保
持して幅方向に切断することのみによって多連配線基板
を個片化することが望ましい。また、切削工具にはエン
ドミルや丸刃ブレードを用いることができる。
【００１４】上記した手段によれば、一方向のみの切断
で個片化が完了することになり、生産性が向上する。ま
た、多連配線基板の一方向のみを切断して廃棄領域を切
り出しているので、不要部分である廃棄領域が低減され
て製品に対する使用効率が向上する。さらに、キャビテ
ィ以外への樹脂漏れがなく、バリやボイドのない高品質
の半導体装置を得ることができる。そして、多連配線基
板が切断方向に対して強固に固定されて安定した直進性
が確保され、個片化作業を製品寸法通りに行うことが可
能になる。
で個片化が完了することになり、生産性が向上する。ま
た、多連配線基板の一方向のみを切断して廃棄領域を切
り出しているので、不要部分である廃棄領域が低減され
て製品に対する使用効率が向上する。さらに、キャビテ
ィ以外への樹脂漏れがなく、バリやボイドのない高品質
の半導体装置を得ることができる。そして、多連配線基
板が切断方向に対して強固に固定されて安定した直進性
が確保され、個片化作業を製品寸法通りに行うことが可
能になる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一の部材には同一の符号を付
し、その繰り返しの説明は省略する。
【００１６】図１は本発明の一実施の形態であるモール
ドされた多連配線基板を示す平面図、図２は図１の側面
図、図３はモールド金型によりモールドされる多連配線
基板を示す説明図、図４は切削工具で個片化される多連
配線基板を示す説明図、図５は図４のV −V 線に沿う断
面図、図６は個片化されて組み立てられた半導体装置を
示す斜視図、図７は図６のVII −VII 線に沿う断面図で
ある。
ドされた多連配線基板を示す平面図、図２は図１の側面
図、図３はモールド金型によりモールドされる多連配線
基板を示す説明図、図４は切削工具で個片化される多連
配線基板を示す説明図、図５は図４のV −V 線に沿う断
面図、図６は個片化されて組み立てられた半導体装置を
示す斜視図、図７は図６のVII −VII 線に沿う断面図で
ある。
【００１７】図示する本実施の形態の多連配線基板１は
たとえばエポキシ樹脂から構成されており、ＢＧＡ（Ba
ll Grid Array ）タイプの半導体装置２の配線基板３
（図６、図７）として切り出される個片化領域１ａがた
とえば５つ連続して形成されている。また、仮想的に示
すパーティングラインＰＬで区画される個片化領域１ａ
に挟まれるようにして、個片化時に切断除去される廃棄
領域１ｂが形成されている。但し、１枚の多連配線基板
１における個片化領域１ａの数は５つに限定されるもの
ではなく、必要な数だけ連続形成することができる。
たとえばエポキシ樹脂から構成されており、ＢＧＡ（Ba
ll Grid Array ）タイプの半導体装置２の配線基板３
（図６、図７）として切り出される個片化領域１ａがた
とえば５つ連続して形成されている。また、仮想的に示
すパーティングラインＰＬで区画される個片化領域１ａ
に挟まれるようにして、個片化時に切断除去される廃棄
領域１ｂが形成されている。但し、１枚の多連配線基板
１における個片化領域１ａの数は５つに限定されるもの
ではなく、必要な数だけ連続形成することができる。
【００１８】図１に示すように、この多連配線基板１
は、長さがＬ1 、幅がＬ2 となっている。そして、５つ
の個片化領域１ａとこれら個片化領域１ａに挟まれた４
つの廃棄領域１ｂの合計寸法からなる長さＬ1 に対し
て、単一の個片化領域１ａの寸法からなる幅Ｌ2 は、図
６に示す半導体装置２の配線基板３の一方向の寸法と等
しくなっている。したがって、幅Ｌ2 が半導体装置２で
そのまま生きるこの多連配線基板１の個片化作業では、
パーティングラインＰＬで示すように、幅方向の切断の
みが行われる。
は、長さがＬ1 、幅がＬ2 となっている。そして、５つ
の個片化領域１ａとこれら個片化領域１ａに挟まれた４
つの廃棄領域１ｂの合計寸法からなる長さＬ1 に対し
て、単一の個片化領域１ａの寸法からなる幅Ｌ2 は、図
６に示す半導体装置２の配線基板３の一方向の寸法と等
しくなっている。したがって、幅Ｌ2 が半導体装置２で
そのまま生きるこの多連配線基板１の個片化作業では、
パーティングラインＰＬで示すように、幅方向の切断の
みが行われる。
【００１９】廃棄領域１ｂには、たとえばダイボンディ
ングやワイヤボンディングなど常温にて多連配線基板１
に加工を施す際において位置決めピンが隙間なく挿通さ
れる真円の第１の位置決め孔４ａが各２箇所に、また、
たとえばモールド工程など加熱下にて多連配線基板１に
加工を施す際において位置決めピンが多少の余裕を持っ
て挿通されよう幅方向に広くなった楕円の第２の位置決
め孔４ｂが１つおきの１箇所に、それぞれ形成されてい
る。したがって、第１の位置決め孔４ａで固定されると
多連配線基板１は完全に動かなくなるのに対し、第２の
位置決め孔４ｂで固定されると位置決めピンと楕円の隙
間分だけ幅方向にスライドする。
ングやワイヤボンディングなど常温にて多連配線基板１
に加工を施す際において位置決めピンが隙間なく挿通さ
れる真円の第１の位置決め孔４ａが各２箇所に、また、
たとえばモールド工程など加熱下にて多連配線基板１に
加工を施す際において位置決めピンが多少の余裕を持っ
て挿通されよう幅方向に広くなった楕円の第２の位置決
め孔４ｂが１つおきの１箇所に、それぞれ形成されてい
る。したがって、第１の位置決め孔４ａで固定されると
多連配線基板１は完全に動かなくなるのに対し、第２の
位置決め孔４ｂで固定されると位置決めピンと楕円の隙
間分だけ幅方向にスライドする。
【００２０】図１および図２において、多連配線基板１
には半導体チップ５（図３、図７）がモールド樹脂６に
よって封止されているが、このような樹脂封止は図３に
示すようにして行われる。
には半導体チップ５（図３、図７）がモールド樹脂６に
よって封止されているが、このような樹脂封止は図３に
示すようにして行われる。
【００２１】一対のモールド金型７の片方である下金型
７ａには、セットされる多連配線基板１の第２の位置決
め孔４ｂに対応した位置決めピン８が備えられている。
したがって、個片化領域１ａに半導体チップ５が装着さ
れた多連配線基板１を用意しておき、これをモールド金
型７にセットすると、図３（ａ）に示すように、楕円形
状の第２の位置決め孔４ｂのために多連配線基板１とゲ
ート９との間に隙間Ｓが発生する。
７ａには、セットされる多連配線基板１の第２の位置決
め孔４ｂに対応した位置決めピン８が備えられている。
したがって、個片化領域１ａに半導体チップ５が装着さ
れた多連配線基板１を用意しておき、これをモールド金
型７にセットすると、図３（ａ）に示すように、楕円形
状の第２の位置決め孔４ｂのために多連配線基板１とゲ
ート９との間に隙間Ｓが発生する。
【００２２】そこで、図３（ｂ）に示すように、位置決
めスライダ１０により多連配線基板１をモールド金型７
のゲート側に押し付ける。すると、第２の位置決め孔４
ｂには楕円により空間的な余裕があるために、多連配線
基板１はその幅方向にスライドして前記した隙間Ｓがな
くなる。また、これにより多連配線基板１はモールド金
型７の正規位置（つまり、半導体チップ５がキャビティ
１１の中央となる位置）にセットされる。
めスライダ１０により多連配線基板１をモールド金型７
のゲート側に押し付ける。すると、第２の位置決め孔４
ｂには楕円により空間的な余裕があるために、多連配線
基板１はその幅方向にスライドして前記した隙間Ｓがな
くなる。また、これにより多連配線基板１はモールド金
型７の正規位置（つまり、半導体チップ５がキャビティ
１１の中央となる位置）にセットされる。
【００２３】このように多連配線基板１をゲート側に押
し付けた状態で、図３（ｃ）に示すように型締めをす
る。その後、上金型７ｂと下金型７ａとの合わせ面で形
成されるキャビティ１１にモールド樹脂を注入して半導
体チップ５をモールドする。
し付けた状態で、図３（ｃ）に示すように型締めをす
る。その後、上金型７ｂと下金型７ａとの合わせ面で形
成されるキャビティ１１にモールド樹脂を注入して半導
体チップ５をモールドする。
【００２４】ここで、位置決めスライダ１０により多連
配線基板１はゲート９と密着しているので、キャビティ
１１以外への樹脂漏れがなく、ボイドのない良好な品質
の樹脂充填が行われる。また、多連配線基板１がモール
ド金型７に対して適正にセッティングされるので、樹脂
成形位置精度も向上する。
配線基板１はゲート９と密着しているので、キャビティ
１１以外への樹脂漏れがなく、ボイドのない良好な品質
の樹脂充填が行われる。また、多連配線基板１がモール
ド金型７に対して適正にセッティングされるので、樹脂
成形位置精度も向上する。
【００２５】モールド終了後、モールド金型７を開いて
多連配線基板１を取り出し、この多連配線基板１に付着
形成されたランナを除去するゲートブレークを行う。
多連配線基板１を取り出し、この多連配線基板１に付着
形成されたランナを除去するゲートブレークを行う。
【００２６】その後、樹脂封止された多連配線基板１
は、図４および図５に示すように、固定治具１２に固定
されて個片化される。
は、図４および図５に示すように、固定治具１２に固定
されて個片化される。
【００２７】固定治具１２は、多連配線基板１が載置さ
れるステージ１２ａと、このステージ１２ａの両側に沿
って相互に接近離反移動可能に設けられ、多連配線基板
１をその幅方向の両側から保持する一対の基板クランパ
１２ｂとを有している。したがって、基板クランパ１２
ｂが相互に接近移動するとステージ１２ａ上の多連配線
基板１はこの基板クランパ１２ｂに保持される。
れるステージ１２ａと、このステージ１２ａの両側に沿
って相互に接近離反移動可能に設けられ、多連配線基板
１をその幅方向の両側から保持する一対の基板クランパ
１２ｂとを有している。したがって、基板クランパ１２
ｂが相互に接近移動するとステージ１２ａ上の多連配線
基板１はこの基板クランパ１２ｂに保持される。
【００２８】ステージ１２ａの一方の長手方向端には多
連配線基板１の端部が当接するストッパ１３が設けられ
ており、このストッパ１３により多連配線基板１はステ
ージ１２ａ上の適正位置に位置決めされる。そして、こ
のように位置決めされた多連配線基板１のパーティング
ラインＰＬに沿って、後述する丸刃ブレード（切削工
具）１４が通るブレード通過溝１５が基板クランパ１２
ｂおよびステージ１２ａを貫通して形成されている。
連配線基板１の端部が当接するストッパ１３が設けられ
ており、このストッパ１３により多連配線基板１はステ
ージ１２ａ上の適正位置に位置決めされる。そして、こ
のように位置決めされた多連配線基板１のパーティング
ラインＰＬに沿って、後述する丸刃ブレード（切削工
具）１４が通るブレード通過溝１５が基板クランパ１２
ｂおよびステージ１２ａを貫通して形成されている。
【００２９】ステージ１２ａの一方の長手方向に沿うよ
うにして、モータ１６により高速回転する回転軸１７が
ステージ１２ａ上を横断移動可能に設置されている。但
し、ステージ１２ａおよび基板クランパ１２ｂが回転軸
１７側へ移動するようになっていてもよい。
うにして、モータ１６により高速回転する回転軸１７が
ステージ１２ａ上を横断移動可能に設置されている。但
し、ステージ１２ａおよび基板クランパ１２ｂが回転軸
１７側へ移動するようになっていてもよい。
【００３０】回転軸１７にはステージ１２ａ上の多連配
線基板１をパーティングラインＰＬで切断するための丸
刃ブレード１４が各パーティングラインＰＬに対応する
ように取り付けられている。したがって、回転軸１７が
移動するにつれて丸刃ブレード１４がブレード通過溝１
５と同一線上にあるパーティングラインＰＬ上を移動し
て行く。これにより、多連配線基板１は、基板クランパ
１２ｂによって幅方向の両側で機械的に固定された状態
のままで５つの個片化領域１ａと４つの廃棄領域１ｂに
分断される。よって、多連配線基板１は切断方向に対し
て強固に固定されるので、丸刃ブレード１４による切断
ラインがぶれることなく安定した直進性が確保される。
線基板１をパーティングラインＰＬで切断するための丸
刃ブレード１４が各パーティングラインＰＬに対応する
ように取り付けられている。したがって、回転軸１７が
移動するにつれて丸刃ブレード１４がブレード通過溝１
５と同一線上にあるパーティングラインＰＬ上を移動し
て行く。これにより、多連配線基板１は、基板クランパ
１２ｂによって幅方向の両側で機械的に固定された状態
のままで５つの個片化領域１ａと４つの廃棄領域１ｂに
分断される。よって、多連配線基板１は切断方向に対し
て強固に固定されるので、丸刃ブレード１４による切断
ラインがぶれることなく安定した直進性が確保される。
【００３１】また、前述のように、多連配線基板１の幅
方向の寸法Ｌ2 は半導体装置２の配線基板３の一方向の
寸法と等しくなっているので、図示するパーティングラ
インＰＬに沿った一方向のみの切断で個片化が完了す
る。
方向の寸法Ｌ2 は半導体装置２の配線基板３の一方向の
寸法と等しくなっているので、図示するパーティングラ
インＰＬに沿った一方向のみの切断で個片化が完了す
る。
【００３２】さらに、多連配線基板１の全周を切削して
製品形状に切り出すのではなく、一方向切断にて廃棄領
域１ｂを切り出しているので、廃棄領域１ｂの面積が小
さくなる。
製品形状に切り出すのではなく、一方向切断にて廃棄領
域１ｂを切り出しているので、廃棄領域１ｂの面積が小
さくなる。
【００３３】このようにして個片化したならば、配線基
板３の裏面にバンプ１８（図７）を形成するなどの必要
な加工を施す。これにより、図６および図７に示す半導
体装置２が得られる。
板３の裏面にバンプ１８（図７）を形成するなどの必要
な加工を施す。これにより、図６および図７に示す半導
体装置２が得られる。
【００３４】図示する半導体装置２の配線基板３の一方
面には、たとえばＣｕ（銅）からなる配線メタライズ１
９が形成されている。この配線メタライズ１９は配線基
板３を貫通して形成されたスルーホール２０内の導電性
を有するコンタクトメタル２１を介して他方面の全域に
わたって突出形成されているたとえばＰｂ／Ｓｎ（鉛／
スズ）からなるバンプ１８と電気的に接続されている。
また、モールド樹脂６により樹脂封止された半導体チッ
プ５は、たとえばＡｕ（金）からなるボンディングワイ
ヤ２２により前記した配線メタライズ１９と電気的に接
続されている。そして、この半導体装置２における配線
基板３の一方向の寸法は前記した多連配線基板１の幅方
向の寸法Ｌ2 となっている。
面には、たとえばＣｕ（銅）からなる配線メタライズ１
９が形成されている。この配線メタライズ１９は配線基
板３を貫通して形成されたスルーホール２０内の導電性
を有するコンタクトメタル２１を介して他方面の全域に
わたって突出形成されているたとえばＰｂ／Ｓｎ（鉛／
スズ）からなるバンプ１８と電気的に接続されている。
また、モールド樹脂６により樹脂封止された半導体チッ
プ５は、たとえばＡｕ（金）からなるボンディングワイ
ヤ２２により前記した配線メタライズ１９と電気的に接
続されている。そして、この半導体装置２における配線
基板３の一方向の寸法は前記した多連配線基板１の幅方
向の寸法Ｌ2 となっている。
【００３５】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【００３６】たとえば、製造される半導体装置２は本実
施の形態に示すようなＢＧＡではなく、ＰＧＡ（Pin Gr
id Array）といった他の基板タイプの半導体装置でもよ
い。
施の形態に示すようなＢＧＡではなく、ＰＧＡ（Pin Gr
id Array）といった他の基板タイプの半導体装置でもよ
い。
【００３７】また、切削工具は丸刃ブレード以外にも、
たとえばエンドミルを適用することができる。
たとえばエンドミルを適用することができる。
【００３８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００３９】(1).本発明の多連配線基板の技術によれ
ば、多連配線基板の幅方向の寸法を半導体装置の配線基
板の一方向の寸法と等しくしているので、一方向のみの
切断で個片化が完了することになり、生産性が向上す
る。
ば、多連配線基板の幅方向の寸法を半導体装置の配線基
板の一方向の寸法と等しくしているので、一方向のみの
切断で個片化が完了することになり、生産性が向上す
る。
【００４０】(2).多連配線基板の一方向のみを切断して
廃棄領域を切り出しているので、不要部分である廃棄領
域が低減されて製品に対する使用効率が向上し、製造原
価の低減を図ることができる。
廃棄領域を切り出しているので、不要部分である廃棄領
域が低減されて製品に対する使用効率が向上し、製造原
価の低減を図ることができる。
【００４１】(3).多連配線基板をゲート側に押し付けた
状態で樹脂封止を行うようにしているので、キャビティ
以外への樹脂漏れがなく、バリやボイドのない高品質の
半導体装置を得ることができる。また、多連配線基板が
モールド金型に対して適正にセッティングされるので、
樹脂成形位置精度が向上する。
状態で樹脂封止を行うようにしているので、キャビティ
以外への樹脂漏れがなく、バリやボイドのない高品質の
半導体装置を得ることができる。また、多連配線基板が
モールド金型に対して適正にセッティングされるので、
樹脂成形位置精度が向上する。
【００４２】(4).多連配線基板を、切断箇所を避けて保
持しながら幅方向へ切断するようにしているので、切断
方向に対して強固に固定されて安定した直進性が確保で
き、個片化作業を製品寸法通りに行うことが可能にな
る。
持しながら幅方向へ切断するようにしているので、切断
方向に対して強固に固定されて安定した直進性が確保で
き、個片化作業を製品寸法通りに行うことが可能にな
る。
【図１】本発明の一実施の形態であるモールドされた多
連配線基板を示す平面図である。
連配線基板を示す平面図である。
【図２】図１の側面図である。
【図３】（ａ），（ｂ），（ｃ）はモールド金型により
モールドされる多連配線基板を連続的に示す説明図であ
る。
モールドされる多連配線基板を連続的に示す説明図であ
る。
【図４】切削工具で個片化される多連配線基板を示す説
明図である。
明図である。
【図５】図４のV −V 線に沿う断面図である。
【図６】個片化されて組み立てられた半導体装置を示す
斜視図である。
斜視図である。
【図７】図６のVII −VII 線に沿う断面図である。
１ 多連配線基板 １ａ 個片化領域 １ｂ 廃棄領域 ２ 半導体装置 ３ 配線基板 ４ａ 第１の位置決め孔 ４ｂ 第２の位置決め孔 ５ 半導体チップ ６ モールド樹脂 ７ モールド金型 ７ａ 下金型 ７ｂ 上金型 ８ 位置決めピン ９ ゲート １０ 位置決めスライダ １１ キャビティ １２ 固定治具 １２ａ ステージ １２ｂ 基板クランパ １３ ストッパ １４ 丸刃ブレード（切削工具） １５ ブレード通過溝 １６ モータ １７ 回転軸 １８ バンプ １９ 配線メタライズ ２０ スルーホール ２１ コンタクトメタル ２２ ボンディングワイヤ ＰＬ パーティングライン Ｓ 隙間
Claims (6)
- 【請求項１】 半導体装置の配線基板を構成する個片化
領域の連続により形成された多連配線基板であって、前
記多連配線基板の幅方向の寸法が、この多連配線基板を
前記個片化領域に切断してなる前記半導体装置の一方向
の寸法と等しく形成されていることを特徴とする多連配
線基板。 - 【請求項２】 請求項１記載の多連配線基板において、
前記個片化領域の間に形成されて個片化時に切断除去さ
れる廃棄領域には、前記多連配線基板の位置決めを行う
位置決め孔が形成されていることを特徴とする多連配線
基板。 - 【請求項３】 請求項１または２記載の多連配線基板に
おいて、前記半導体装置はＢＧＡまたはＰＧＡであるこ
とを特徴とする多連配線基板。 - 【請求項４】 請求項１、２または３記載の多連配線基
板を用いた半導体装置の製造方法であって、 前記個片化領域に集積回路の形成された半導体チップが
装着された前記多連配線基板を用意する第１の工程と、 前記多連配線基板をモールド金型にセットし、これを前
記モールド金型のゲート側に押し付けながら樹脂封止を
行う第２の工程と、 樹脂封止された前記多連配線基板を切削工具で個片化し
て半導体装置を得る第３の工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、前記第３の工程では、前記多連配線基板を、そ
の切断箇所を避けて幅方向両側で保持して幅方向に切断
することのみによって前記多連配線基板を個片化するこ
とを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項４または５記載の半導体装置の製
造方法において、前記切削工具はエンドミルまたは丸刃
ブレードであることを特徴とする製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287800A JPH10135258A (ja) | 1996-10-30 | 1996-10-30 | 多連配線基板およびそれを用いた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8287800A JPH10135258A (ja) | 1996-10-30 | 1996-10-30 | 多連配線基板およびそれを用いた半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135258A true JPH10135258A (ja) | 1998-05-22 |
Family
ID=17721921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8287800A Pending JPH10135258A (ja) | 1996-10-30 | 1996-10-30 | 多連配線基板およびそれを用いた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135258A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6875639B2 (en) | 2001-03-22 | 2005-04-05 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
| US6945466B2 (en) | 2000-09-19 | 2005-09-20 | Renesas Technology Corp. | PC adapter cards and method of manufacturing the same |
| US7348191B2 (en) | 2002-07-10 | 2008-03-25 | Renesas Technology Corp. | Semiconductor device with terminals, and method of manufacturing the same |
| JP2024179920A (ja) * | 2023-06-16 | 2024-12-26 | Ｔｏｗａ株式会社 | 樹脂成形システム及び樹脂成形品の製造方法 |
-
1996
- 1996-10-30 JP JP8287800A patent/JPH10135258A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6945466B2 (en) | 2000-09-19 | 2005-09-20 | Renesas Technology Corp. | PC adapter cards and method of manufacturing the same |
| US6875639B2 (en) | 2001-03-22 | 2005-04-05 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
| US7348191B2 (en) | 2002-07-10 | 2008-03-25 | Renesas Technology Corp. | Semiconductor device with terminals, and method of manufacturing the same |
| JP2024179920A (ja) * | 2023-06-16 | 2024-12-26 | Ｔｏｗａ株式会社 | 樹脂成形システム及び樹脂成形品の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526731B2 (ja) | 半導体装置およびその製造方法 | |
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| US6315540B1 (en) | Molding die for concurrently molding semiconductor chips without voids and wire weep | |
| US7138298B2 (en) | Semiconductor chip with external connecting terminal | |
| JP4699353B2 (ja) | 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法 | |
| US5635220A (en) | Molding die for sealing semiconductor device with reduced resin burrs | |
| US7374965B2 (en) | Manufacturing method of semiconductor device | |
| US8338922B1 (en) | Molded leadframe substrate semiconductor package | |
| US20020041025A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
| JPH06275764A (ja) | リードフレーム及びそのリードフレームを用いた半導体装置の製造方法 | |
| JPH10135258A (ja) | 多連配線基板およびそれを用いた半導体装置の製造方法 | |
| CN101326636A (zh) | 用于组装顶部与底部暴露的封装半导体的装置和方法 | |
| JPH10144713A (ja) | モールド方法および装置ならびに半導体装置 | |
| JPH05144865A (ja) | 半導体装置の製造方法と製造装置 | |
| JP3617574B2 (ja) | 多連多列リードフレームおよびそれを用いる半導体装置の製造方法 | |
| JP3616469B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009044037A (ja) | 半導体集積回路装置の製造方法 | |
| KR100289403B1 (ko) | 반도체패키지제조방법 | |
| JP4477976B2 (ja) | 半導体装置の製造方法 | |
| JPH10107075A (ja) | 半導体装置及びその製造方法 | |
| JP2684920B2 (ja) | 半導体装置の樹脂封止金型及び製造方法 | |
| JPH09129661A (ja) | 成形装置および成形方法 | |
| JPH05243303A (ja) | 半導体装置の製造方法及び樹脂封止金型 | |
| JP3076949B2 (ja) | リードフレーム |