JPH10135325A

JPH10135325A - コンタクトの形成方法および半導体装置の製造方法

Info

Publication number: JPH10135325A
Application number: JP29250596A
Authority: JP
Inventors: Yoshimasa Nakanishi; 賢真中西
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-11-05
Filing date: 1996-11-05
Publication date: 1998-05-22

Abstract

(57)【要約】【課題】電極あるいは配線となる導電体と、コンタク
トーホール内に埋め込まれるプラグ配線との間の絶縁耐
圧を確保することのできる、自己整合コンタクトの形成
方法の提供が望まれている。【解決手段】表像部に導電部を有する基体２０上に層
間絶縁膜２７を形成し、かつ層間膜絶縁２７中に導電体
を形成するとともに導電部に接続するコンタクトを形成
する方法である。基体２０上に導電性材料層２２を形成
し、これをパターニングしてコンタクトパターン２４と
導電体パターン２５とを形成する。これらのうち導電体
パターン２５を選択的にエッチングし、導電体パターン
２５をコンタクトパターン２４より薄くする。これらパ
ターンを覆って層間絶縁膜２７を形成する。層間絶縁膜
２７をエッチングして穴部２９を形成し、コンタクトパ
ターン２４を外側に臨ませ、このコンタクトパターン２
４を選択的にエッチング除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置におけ
るコンタクトの形成方法に係り、詳しくは自己整合的に
コンタクトを形成する方法とこの方法を用いた半導体装
置の製造方法に関する。

【０００２】

【従来の技術】近年、ＶＬＳＩ等に見られるように半導
体装置の高集積化、高性能化が進むに伴い、酸化シリコ
ン（ＳｉＯ₂）系材料層のドライエッチングについても
技術的要求がますます厳しくなっている。このような要
求に応える技術の一つとして、コンタクトホール形成の
際、位置合わせのためのマスク上の設計余裕を不要にで
きる自己整合コンタクト（Self Aligned Contact；以下
ＳＡＣと略称する）技術が注目されている。

【０００３】このＳＡＣ技術は、特に０．２５μｍルー
ル以降の世代のものへの採用が活発化しており、その背
景には以下の理由がある。一つには、露光機の性能限界
による技術的制限を補うためであり、また、他の一つに
は、高集積化等を進めるうえで、チップやセルの面積を
さらに小さくしたいとの要求に応えるためである。特に
前者について説明すると、最近発表された０．２５μｍ
量産向け露光機では、ステッパの位置合わせバラつきの
改善不足によりこのバラつきが大きいことから、位置合
わせの設計余裕を大きくしなくてはならないため配線の
微細化のトレンド維持が困難になっている。その結果、
配線幅を太くしなくてはならなかったり、あるいはホー
ル径が小さくなりすぎて開口できないなどといった不都
合が生じてしまうのである。このような兆候は０．３μ
ｍルールから現れており、このままいくと、０．２５〜
０．２μｍルールでは前記不都合を回避することができ
ないと言われている。

【０００４】このような不都合を解消するべく、位置合
わせの設計余裕を不要にした技術がＳＡＣ技術である。
ＳＡＣの形成方法にはいくつかあり、いずれも従来の露
光だけを使った方法に比べてプロセスが多少複雑になる
欠点を持つ。しかし、例えば文献（月間 Semiconductor
World 1995.11 p78-p82「特集ＳｉＮとＰｏｌｙ−Ｓ
ｉ，対ＳｉＯ₂高選択エッチ；デバイスエンジニアが求
める高選択エッチング」）にも述べられているように、
将来的にはその採用が不可欠となっているのである。

【０００５】ＳＡＣ形成方法のうち現在最も活発に検討
されているのが、Ｓｉ₃Ｎ₄をエッチングストッパに使
う方法である。この方法は、従来のコンタクトホール形
成方法に比較して露光工程が増えないため、コスト上昇
が比較的少ないものとされている。他には、エッチング
ストッパにメタルを使う方法や、Ｓｉ₃Ｎ₄以外の絶縁
膜を使う方法などがある。しかし、メタル材料を使う方
法は確実であるものの、露光時のハレーション等を注意
する必要があり、一般的には使いにくい。また、Ｓｉ₃
Ｎ₄以外の絶縁膜を使う方法は、ＬＳＩプロセスとして
実績の少ない膜を使う方法となることから、この方法を
採用するのは今のところ困難である。

【０００６】ところで、Ｓｉ₃Ｎ₄をエッチングストッ
パとして用いるＳＡＣ形成方法を実用化するためには、
難度の高いエッチング技術をクリアする必要がある。具
体的には、薄いＳｉ₃Ｎ₄上でエッチングを停止させる
ため、ＳｉＯ₂エッチング時にＳｉ₃Ｎ₄との選択比を
大きくする必要があるのである。ＳｉＯ₂とＳｉ₃Ｎ ₄
との間で高選択比をとるプロセスとしては、装置の放電
方式によっても異なるものの、基本的にはエッチング時
の反応生成物であるＣＦ系保護膜を利用し、ＳｉＯ₂の
エッチング速度の低下を、高密度プラズマを使って防ぐ
方向に固まりつある。ここで、ＣＦ系保護膜は、レジス
ト中の炭素とフッ素系のエッチングガスとの反応により
生成したＣＦ系化合物が、被エッチング部に堆積するこ
とによって形成されるもので、ＳｉＯ₂に対しては該Ｓ
ｉＯ₂中の酸素と反応することによって該ＳｉＯ₂のエ
ッチングを進行させるものの、Ｓｉ₃Ｎ₄に対しては該
Ｓｉ₃Ｎ₄中に酸素がないことから反応が起こらず。該
Ｓｉ₃Ｎ₄のエッチングを進行させないものである。

【０００７】

【発明が解決しようとする課題】しかしながら、対Ｓｉ
₃Ｎ₄選択比を高め、かつＳｉＯ₂エッチングの異方性
を維持したＳＡＣ形成方法を、実際のエッチングプロセ
スに適用するのは非常に困難である。図１２（ａ）、
（ｂ）は、ＳＡＣ形成方法を実際のエッチングプロセス
に適用した場合の一例を説明するための図であり、特に
高集積化のため、コンタクトホールをその一部がゲート
電極上にのる状態で、ゲート電極間におけるシリコン基
板表面に通じるように形成する例を示している。

【０００８】この方法では、まず、図１２（ａ）に示す
ようにシリコン基板１上のＳｉＯ₂からなる絶縁膜２上
にゲート電極３とオフセットＳｉＯ₂膜４とを形成し、
これらの側部にＳｉＯ₂からなるＬＤＤ（Lightly Dope
d Drain ）サイドウォール５を形成し、さらにゲート電
極３上のオフセットＳｉＯ₂膜４と前記ＬＤＤサイドウ
ォール５とを覆って前記絶縁膜２上にエッチングストッ
パとなるＳｉ₃Ｎ₄膜６を形成する。

【０００９】次いで、このＳｉ₃Ｎ₄膜６の上に層間Ｓ
ｉＯ₂膜７を形成し、さらにこの層間ＳｉＯ₂膜７上に
レジストパターン８を形成する。そして、このレジスト
パターン８をマスクにして層間ＳｉＯ₂膜７をエッチン
グし、ゲート電極３、３間のシリコン基板１表面に通じ
るコンタクトホール９を形成する。すると、このエッチ
ング時においては、ゲート電極３上にてＬＤＤサイドウ
ォール５とオフセットＳｉＯ₂膜４とで形成されるコー
ナー部の上のＳｉ₃Ｎ₄膜６ａ上に、前記ＣＦ系保護膜
が堆積しにくいため、平坦部におけるＳｉ₃Ｎ₄膜６ほ
ど選択比を高くすることができない。したがって、図１
２（ａ）に示すようにコンタクトホール９の底がゲート
電極３、３間のＳｉ₃Ｎ₄膜６に達するまでの間に、前
記コーナー部においてはその上のＳｉ₃Ｎ₄膜６ａがエ
ッチングされて薄くなってしまうのである。

【００１０】その後、シリコン基板１とのコンタクトを
取るべく、Ｓｉ₃Ｎ₄膜６およびゲート電極３、３間の
絶縁膜２をエッチングする。すると、コーナー部上のＳ
ｉ₃Ｎ₄膜６ａはゲート電極３、３間のＳｉ₃Ｎ₄膜６
より薄くなっていることから、シリコン基板１との間で
コンタクトをとるべく十分にエッチングすると、ゲート
電極３とコンタクトホール９内に埋め込まれるプラグ配
線（図示略）との間で絶縁耐圧が不十分になってしまっ
たり、極端な場合には図１２（ｂ）に示すようにゲート
電極３とプラグ配線（図示略）との間が短絡してしまう
ことになる。また、コンタクトホール９の底のＳｉ₃Ｎ
₄膜６を安定してエッチングするのは難しいため、シリ
コン基板１（ウエハ）全面にわたって確実なコンタクト
を得るためにはオーバーエッチ量を増やさなければなら
ないが、このようにオーバーエッチ量を増やすと、当然
のことながら前述した絶縁耐圧不良がさらに増長されて
しまう。

【００１１】このような問題を解決する方法として、図
１３に示すような構造を採用する方法が知られている。
すなわち、図１３に示した構造では、図１２（ａ）に示
したＳｉＯ₂からなるＬＤＤサイドウォール５に代えて
Ｓｉ₃Ｎ₄からなるＬＤＤサイドウォール１０を、ま
た、オフセットＳｉＯ₂膜に代えてオフセットＳｉ₃Ｎ
₄膜１１を形成している。そして、これらＬＤＤサイド
ウォール１０、オフセットＳｉ₃Ｎ₄膜１１をエッチン
グストッパとして用い、層間ＳｉＯ₂膜７のエッチング
を行うことにより、図１２（ａ）、（ｂ）に示した例に
おけるコンタクホール９の底のＳｉ ₃Ｎ₄膜６をエッチ
ングする工程を省き、絶縁耐圧不良を改善しているので
ある。

【００１２】しかしながら、図１３に示した構造を採用
してエッチングを行っても、ゲート電極３上にてＬＤＤ
サイドウォール１０とオフセットＳｉ₃Ｎ₄膜１１とで
形成されるコーナー部１２のエッチングを抑えることは
できない。また、ゲート電極３とコーナー部との距離を
長くするべくオフセットＳｉ₃Ｎ ₄膜１１を厚くするこ
とで、絶縁耐圧を確保することも考えられるが、その場
合には層間ＳｉＯ₂膜７が厚くなりすぎて実質のオーバ
ーエッチ量が増えてしまう（オーバーエッチ量を層間Ｓ
ｉＯ₂膜７の厚さの３０％とすると、層間ＳｉＯ₂膜７
の厚さが４００ｎｍのときオーバーエッチ量は実質１２
０ｎｍであるが、層間ＳｉＯ₂膜７の厚さが６００ｎｍ
になると、オーバーエッチ量は実質１８０ｎｍとなって
しまう。）。すると、ゲート電極３、３間のシリコン基
板２のエッチング量およびエッチングによるダメージが
増加してしまい、例えば文献（DRY PROCESS SYMPOSIUM
VII-3 p213-p218 「Dependence of contact resistance
on dry ething condition」）に示されるように不純物
拡散層のシート抵抗の低下とコンタクト抵抗の低下を招
いてしまう。

【００１３】したがって、例えば文献（月間 Semicondu
ctor World 1995.11 p83-p85「特集ＳｉＮとＰｏｌｙ−
Ｓｉ，対ＳｉＯ₂高選択エッチ；ＳＡＣエッチのＳｉＯ
₂／Ｓｉ₃Ｎ₄高選択比選択比は２０前後、ＨＤＰ導
入は１Ｇ以降か」）に述べられているように、前記のゲ
ート電極３とコンタクトーホール内に埋め込まれるプラ
グ配線との間の絶縁耐圧を確保することのできる、自己
整合コンタクトの形成方法が切望されているのである。

【００１４】

【課題を解決するための手段】本発明のコンタクトの形
成方法では、表層部に導電部を有する基体の上に、層間
絶縁膜を形成し、かつ、該層間絶縁膜中に電極あるいは
配線となる導電体を形成するとともに前記導電部に接続
するコンタクトを形成するに際して、まず、基体上に導
電性材料層を形成し、続いて該導電性材料層をパターニ
ングして基体上のコンタクト形成予定領域にコンタクト
パターンを形成するとともに導電体形成予定領域に導電
体パターンを形成し、次に、前記コンタクトパターンと
導電体パターンとのうち導電体パターンを選択的にエッ
チングし、該導電体パターンをコンタクトパターンより
薄くし、次いで、前記コンタクトパターンおよびエッチ
ングにより薄くした導電体パターンを覆って基体上に層
間絶縁膜を形成し、次いで、前記層間絶縁膜をエッチン
グして前記コンタクトパターンに通じる穴部を該層間絶
縁膜中に形成し、これにより該穴部内にてコンタクトパ
ターンを外側に臨ませ、その後、前記穴部内にて外側に
臨んだコンタクトパターンを選択的にエッチング除去す
ることを前記課題の解決手段とした。

【００１５】このコンタクトの形成方法によれば、基体
上に形成した導電性材料層をパターニングし、コンタク
ト形成予定領域にコンタクトパターンを形成するととも
に導電体形成予定領域に導電体パターンを形成するの
で、これらパターンに基づいてその位置に形成されるコ
ンタクトと導電体との間で合わせずれがなくなる。ま
た、導電体パターンを選択的にエッチングして該導電体
パターンをコンタクトパターンより薄くし、これらパタ
ーンを層間絶縁膜で覆い、さらに該層間絶縁膜にコンタ
クトパターンへ通じる穴部を形成した後、コンタクトパ
ターンを選択的にエッチング除去するので、前記穴部、
およびコンタクトパターンのエッチング除去により形成
された孔部に導電性材料を埋め込んでコンタクトを形成
すれば、導電体パターンがコンタクトパターンより薄く
形成され、また、これら導電体パターンとコンタクトパ
ターンとの間に層間絶縁膜が形成されていることによ
り、穴部および孔部に埋め込まれてなる導電性材料と前
記導電体パターンとの間に十分な絶縁耐圧が確保され
る。

【００１６】本発明の半導体装置の製造方法では、電極
部と不純物拡散層とを有したトランジスタ構造と、該ト
ランジスタ構造の不純物拡散層に導電部を介して接続す
るコンタクトとを備える半導体装置を製造するに際し
て、まず、半導体基体上に導電性材料層を形成し、続い
て該導電性材料層をパターニングして半導体基体上のコ
ンタクト形成予定領域にコンタクトパターンを形成する
とともに電極部形成予定領域に電極部パターンを形成
し、次に、これらコンタクトパターンと電極部パターン
とをマスクにして不純物をイオン注入し、半導体基体表
層部に不純物拡散層を形成し、次いで、前記コンタクト
パターンと電極部パターンとのうち電極部パターンを選
択的にエッチングし、該電極部パターンをコンタクトパ
ターンより薄くし、次いで、前記コンタクトパターンお
よびエッチングにより薄くした電極部パターンを覆って
半導体基体上に層間絶縁膜を形成し、次いで、前記層間
絶縁膜をエッチングして前記コンタクトパターンに通じ
る穴部を該層間絶縁膜中に形成し、これにより該穴部内
にてコンタクトパターンを外側に臨ませ、次いで、前記
穴部内にて外側に臨んだコンタクトパターンを選択的に
エッチング除去し、次いで、前記穴部、およびエッチン
グ除去により形成された孔部を通して不純物をイオン注
入し、半導体基体の表層部に導電部を形成し、その後、
前記孔部および穴部に導電性材料を埋め込んでコンタク
トを形成することを前記課題の解決手段とした。

【００１７】この半導体装置の製造方法によれば、半導
体基体上に形成した導電性材料層をパターニングし、コ
ンタクト形成予定領域にコンタクトパターンを形成する
とともに電極部形成予定領域に電極部パターンを形成す
るので、これらパターンに基づいてその位置に形成され
るコンタクトと電極との間で合わせずれがなくなる。ま
た、電極部パターンを選択的にエッチングして該電極部
パターンをコンタクトパターンより薄くし、これらパタ
ーンを層間絶縁膜で覆い、該層間絶縁膜にコンタクトパ
ターンへ通じる穴部を形成した後、コンタクトパターン
を選択的にエッチング除去し、さらに前記穴部、および
エッチング除去により形成された孔部に導電性材料を埋
め込んでコンタクトを形成するので、電極部パターンが
コンタクトパターンより薄く形成され、また、これら電
極部パターンとコンタクトパターンとの間に層間絶縁膜
が形成されていることにより、穴部および孔部に埋め込
まれてなる導電性材料と前記電極部パターンとの間に十
分な絶縁耐圧が確保される。

【００１８】

【発明の実施の形態】以下、本発明を詳しく説明する。
図１（ａ）〜（ｅ）、図２（ａ）〜（ｄ）に、本発明の
コンタクトの形成方法の基本的なプロセスとなる第１の
実施形態例を示す。図１（ａ）〜（ｅ）、図２（ａ）〜
（ｄ）において符号２０は本発明において基体となるシ
リコン基板であり、この例では、まず、図１（ｂ）に示
すようにシリコン基板２０の表面部にＳｉＯ₂からなる
絶縁膜２１を例えば熱拡散炉でのドライ酸化によって形
成する。なお、シリコン基板２０の表層部には、不純物
拡散層あるいは配線等からなる導電部（図示略）が形成
され、もしくは後に形成するようになっている。

【００１９】次に、図１（ａ）、（ｂ）に示すようにシ
リコン基板２０上にポリシリコンからなる導電性材料層
２２を減圧ＣＶＤ法等によって形成し、続いて該導電性
材料層２２の上にレジスト層を形成し、これを公知のリ
ソグラフィ技術、エッチング技術によりパターニングし
てシリコン基板２０上のコンタクト形成予定領域と電極
あるいは配線となる導電体の形成予定領域とにそれぞれ
レジストパターン２３ａ、２３ｂを形成する。なお、コ
ンタクト形成予定領域は、シリコン基板２０の表層部に
形成された導電部（図示略）、もしくは後に形成される
導電部（図示略）の直上位置とされ、導電体の形成予定
領域は、コンタクト形成予定領域より十分に離れた位置
とされる。また、コンタクトの形成予定平面視形状につ
いては、この例では図１（ａ）に示すように円形状とし
ている。ただし、この形状については円形状に限定され
ることなく、正方形状、長方形状など従来用いられるコ
ンタクトの平面視形状であればいずれの形状でも採用可
能である。

【００２０】次いで、レジストパターン２３ａ、２３ｂ
をマスクにして導電性材料層２２をエッチングし、図１
（ｃ）に示すようにコンタクト形成予定領域にコンタク
トパターン２４を形成するとともに、導電体の形成予定
領域に導電体パターン２５を形成する。そして、これら
パターン２４、２５の形成の後、レジストパターン２３
ａ、２３ｂを例えばアッシャーで剥離する。なお、コン
タクトパターン２４は後述するように後工程においてエ
ッチング除去してしまうため、コンタクトを形成するた
めの配線プラグとはならない。

【００２１】次いで、コンタクトパターン２４、導電性
パターン２５を覆ってレジスト層を形成し、これを公知
のリソグラフィ技術、エッチング技術によってパターニ
ングし、図１（ｄ）に示すようにコンタクトパターン２
４のみをマスクする（覆う）レジストパターン２６を形
成する。このとき、コンタクトパターン２４と導電体パ
ターン２５とは十分に離れているので、導電体パターン
２５との間のリソグラフィの合わせ余裕（マージン）を
十分に確保することができ、したがってレジストパター
ン２６が導電体パターン２５をマスクすることがない。

【００２２】次いで、レジストパターン２６をマスクと
して導電体パターン２５を選択的にエッチングし、図１
（ｅ）に示すように該導電体パターン２５をコンタクト
パターン２４より十分に薄い厚さにする。続いて、レジ
ストパターン２６を例えばアッシャーで剥離する。ここ
で、導電体パターン２５の選択的エッチングについて
は、コンタクトパターン２４と導電体パターン２５との
厚さの差に相当する厚さ分の層間絶縁膜２７により、そ
の上下間において十分な絶縁耐圧を確保できるように行
う。次いで、図２（ａ）に示すようにコンタクトパター
ン２４、導電体パターン２５を覆ってＢＰＳＧ（ホウ素
リンシリケートガラス）等のＳｉＯ₂系材料からなる層
間絶縁膜２７を、ＣＶＤ法等によって堆積し、さらにリ
フロー処理等によってこれを平坦化する。

【００２３】次いで、層間絶縁膜２７上にレジスト層を
形成し、さらにこれを公知のリソグラフィ技術、エッチ
ング技術によってパターニングし、図２（ｂ）に示すよ
うにコンタクトパターン２４の直上位置を開口したレジ
ストパターン２８を形成する。ここで、このレジストパ
ターン２８については、その開口部２８ａを、コンタク
トパターン２４の上面の形状と略相似形（すなわちこの
例では円形）とし、かつ大きい寸法（すなわちコンタク
トパターン２４の外径より大きい内径）を有したものと
する。そして、このような形状に形成することにより、
該レジストパターン２８は、その開口部２８ａがコンタ
クトパターン２４の直上位置を全て含んだ状態に配設さ
れたものとなっている。

【００２４】続いて、このレジストパターン２８をマス
クにして層間絶縁膜２７をエッチングし、コンタクトパ
ターン２４の上面に通じる穴部２９を形成する。なお、
ここでのエッチング停止については、例えば予め実験等
により求めたエッチング時間に基づいて決定する。この
ようにして層間絶縁膜２７をエッチングすることによ
り、コンタクトパターン２４は、その上面が穴部２９内
にて外側に臨む状態となる。また、このとき、レジスト
パターン２８の開口部２８ａがコンタクトパターン２４
の上面形状と略相似形でかつ大きい寸法であることか
ら、この開口部２８ａの形状によって決まる穴部２９の
形状もコンタクトパターン２４の上面形状と略相似形で
かつ大きい寸法となり、したがって、コンタクトパター
ン２４はその上面全てが穴部２９内にて外側に臨む状態
となる。

【００２５】次いで、レジストパターン２８をマスクに
してコンタクトパターン２４を選択的にエッチングし、
図２（ｃ）に示すようにこれを除去してコンタクトホー
ルとなる孔部３０を形成する。このとき、コンタクトパ
ターン２４のエッチングについては、層間絶縁膜２７と
の間で高い選択比がとれる条件で行い、かつ絶縁膜３３
をエッチングストッパとして行う。また、コンタクトパ
ターン２４のエッチングに続き、該コンタクトパターン
２４の直下に位置する絶縁膜２１をもエッチング除去
し、孔部３０内においてシリコン基板２０の表面を露出
させる。次いで、レジストパターン２８を例えばアッシ
ャーで剥離する。

【００２６】その後、配線材料（導電性材料）、例えば
ポリシリコンを成膜して穴部２９および孔部３０内に配
線材料を埋め込み、さらに層間絶縁膜２７上に堆積した
配線材料をエッチング除去し、あるいはＣＭＰ法によっ
て研磨除去し、図２（ｄ）に示すように配線材料からな
るプラグ（コンタクト）３１を穴部２９および孔部３０
内に形成することにより、該プラグ３０とシリコン基板
２０表層部の導電部（図示略）との間のコンタクトを形
成する。なお、導電部（図示略）について、これを予め
形成することなく前述した工程間に形成する場合には、
例えば図２（ｃ）に示したように孔部３０を形成した
後、穴部２９および孔部３０を通して不純物をイオン注
入し、該孔部３０の下のシリコン基板２０表層部に不純
物拡散層を形成すればよい。

【００２７】このようなコンタクトの形成方法にあって
は、シリコン基板２０上に形成した導電性材料層２２を
パターニングし、コンタクトパターン２４と導電体パタ
ーン２５とを形成するので、これらパターンに基づいて
その位置に形成されるプラグ（コンタクト）３１と導電
体パターン２５からなる導電体との間で合わせずれをな
くすことができる。また、導電体パターン２５を選択的
にエッチングして該導電体パターン２５をコンタクトパ
ターン２４より薄くし、これらパターンを層間絶縁膜２
７で覆い、さらに該層間絶縁膜２７に穴部２９を形成し
た後、コンタクトパターン２４を選択的にエッチング除
去して孔部３０を形成し、その後、穴部２９および孔部
３０内に導電性材料を埋め込んでプラグ（コンタクト）
３１を形成するので、導電体パターン２５がコンタクト
パターン２４より薄く形成され、また、これら導電体パ
ターン２５とコンタクトパターン２４との間に層間絶縁
膜２７が形成されていることにより、穴部２９および孔
部３０に埋め込まれてなるプラグ（コンタクト）３１と
前記導電体パターン２５との間に十分な絶縁耐圧を確保
することができる。

【００２８】また、レジストパターン２８の開口部２８
ａの形状によって決まる穴部２９の開口形状を、前記コ
ンタクトパターン２４の上面と略相似形で、かつ該上面
の形状より大きい寸法からなる形状にしているので、プ
ラグ３１については孔部３０内に位置する部分と穴部２
９内に位置する部分とでその径が極端に細くなったりし
ないことから安定した抵抗値が得られ、しかも、外側に
位置する穴部２９内の部分の方がその径が太くなってい
ることにより、後述するように該プラグ３１に導通する
上層配線を作製する場合、該上層配線とプラグ３１との
間の位置合わせを容易にし、合わせずれに起因する導通
不良を防止することができる。

【００２９】次に、図３（ａ）〜（ｅ）、図４（ａ）〜
（ｄ）を用いて本発明の半導体装置の製造方法の第１実
施形態例を説明する。この例では、まず、先の例と同様
に図３（ａ）に示すようにシリコン基板（半導体基体）
３２の表面部にＳｉＯ₂からなる絶縁膜３３（ゲート酸
化膜）を例えば熱拡散炉でのドライ酸化によって厚さ１
０ｎｍ程度に形成する。次に、シリコン基板３２上にポ
リシリコンからなる導電性材料層３４を例えば減圧ＣＶ
Ｄ法等によって厚さ４００ｎｍ程度に形成し、続いて該
導電性材料層３４の上にレジスト層を形成し、これを先
の図１に示した例と同様にしてパターニングし、シリコ
ン基板上３２のコンタクト形成予定領域と電極の形成予
定領域とにそれぞれレジストパターン３５ａ、３５ｂを
形成する。なお、コンタクト形成予定領域は、後述する
ようにシリコン基板３２の表層部に後工程で形成される
導電部（図示略）の直上位置とされ、電極の形成予定領
域は、コンタクト形成予定領域より十分に離れた位置と
される。

【００３０】次いで、レジストパターン３５ａ、３５ｂ
をマスクにして、導電性材料層３４を例えばＥＣＲ方式
のポリエッチャーによってＳｉＯ₂に対し高選択比とな
る条件でエッチングし、図３（ｂ）に示すようにコンタ
クト形成予定領域にコンタクトパターン３６を形成する
とともに、電極の形成予定領域に電極パターン（電極部
パターン）３７を形成する。ここで、この導電性材料層
３４のエッチングについては、絶縁膜３３をエッッチン
グ除去してその下のシリコン基板３２を露出させること
なく、該絶縁膜３３を残した状態で停止させる。

【００３１】次いで、レジストパターン３５ａ、３５ｂ
をマスクにして不純物をイオン注入し、図３（ｂ）に示
すようにシリコン基板３２表層部にＬＤＤ不純物拡散層
３８を形成する。このとき、不純物のイオン注入箇所に
おいては絶縁膜３３を除去することなく残してあるの
で、イオン注入によるシリコン基板３２のダメージが軽
減され、該ダメージに起因するデバイス特性の低下を抑
えることができる。続いて、レジストパターン３５ａ、
３５ｂを例えばアッシャーで剥離する。

【００３２】次いで、先の図１（ｄ）に示した例と同様
にコンタクトパターン３６、電極パターン３７を覆って
レジスト層を形成し、これをパターニングして図３
（ｃ）に示すようにコンタクトパターン３６のみをマス
クする（覆う）レジストパターン３９を形成する。この
とき、コンタクトパターン３６と電極パターン３７とは
十分に離れているので、電極パターン３７との間のリソ
グラフィの合わせ余裕（マージン）を十分に確保するこ
とができ、したがってレジストパターン３９が電極パタ
ーン３７をマスクすることがないのは前述した通りであ
る。

【００３３】次いで、図３（ｄ）に示すようにレジスト
パターン３９をマスクにして電極パターン３７を例えば
ＥＣＲ方式のポリエッチャーで３００ｎｍ程度エッチン
グし、電極パターン３７の厚さを１００ｎｍ程度にす
る。このように電極パターン３７を選択的に３００ｎｍ
程度エッチングすることにより、コンタクトパターン３
６と電極パターン３７との厚さの差は３００ｎｍとな
る。したがって、この厚さ分の層間絶縁膜により、その
上下間において十分な絶縁耐圧が確保されるようになる
のである。続いて、レジストパターン３９を例えばアッ
シャーで剥離する。次いで、図３（ｅ）に示すようにコ
ンタクトパターン３６、電極パターン３７を覆ってＢＰ
ＳＧ（ホウ素リンシリケートガラス）等のＳｉＯ₂系材
料からなる層間絶縁膜４０を、例えば常圧ＣＶＤ法で厚
さ６００ｎｍ程度に堆積形成し、さらにリフロー処理等
によってこれを平坦化する。

【００３４】次いで、層間絶縁膜４０上にレジスト層を
形成し、さらにこれを図２（ｂ）に示した例と同様にパ
ターニングし、図４（ａ）に示すようにコンタクトパタ
ーン３６の直上位置を開口したレジストパターン４１を
形成する。ここで、このレジストパターン４１について
も、図２（ｂ）に示したレジストパターン２８と同様に
その開口部４１ａを、コンタクトパターン３５の上面の
形状と略相似形とし、かつ大きい寸法を有したものとす
る。そして、このような形状に形成することにより、該
レジストパターン４１は、先の例と同様にその開口部４
１ａが、コンタクトパターン３６の直上位置を全て含ん
だ状態に配設されたものとなっている。

【００３５】続いて、図２（ｂ）に示した例と同様に、
このレジストパターン４１をマスクにして層間絶縁膜４
０を、例えばマグネトロン方式の酸化膜エッチャーで２
００ｎｍ程度エッチングし、コンタクトパターン３６の
上面に通じる穴部４２を形成する。すると、このような
エッチングによってコンタクトパターン３６は、その上
面全てが穴部４２内にて外側に臨む状態となる。次い
で、レジストパターン４１をマスクにしてコンタクトパ
ターン３６を、例えばＥＣＲ方式のポリエッチャーによ
ってＳｉＯ₂、すなわち層間絶縁膜４０、絶縁膜３３に
対し高選択比となる条件で選択的にエッチングし、図４
（ｂ）に示すように絶縁膜３３をエッチングストッパと
してコンタクトパターン３６を除去し、孔部４３を形成
する。そして、コンタクトパターン３６のエッチングに
続き、前記穴部４２および孔部４３を通して不純物をイ
オン注入し、シリコン基板３２の表層部に前記ＬＤＤ不
純物拡散層３８と電気的に通じるソース・ドレイン領域
（導電部）４４を形成する。このとき、孔部４３内にお
いては、絶縁膜３３を除去することなく残してあるの
で、イオン注入によるシリコン基板３２のダメージが抑
えられ、該ダメージに起因するデバイス特性の低下を防
止することができる。

【００３６】次いで、図４（ｃ）に示すように孔部４３
内の絶縁膜３３を例えばマグネトロン方式の酸化膜エッ
チャーによってＳｉＯ₂に対し高選択比となる条件で選
択的にエッチングし、シリコン基板３２の表層部に形成
したソース・ドレイン領域４４を露出させる。次いで、
レジストパターン４１を例えばアッシャーで剥離する。
その後、配線材料、例えばポリシリコンを減圧ＣＶＤ法
によって厚さ４００ｎｍ程度に堆積し、孔部４３内およ
び穴部４２内に配線材料（導電性材料）を埋め込む。さ
らに、層間絶縁膜４０上に堆積した配線材料をエッチン
グあるいはＣＭＰ法によって除去し、図４（ｄ）に示す
ように配線材料からなるプラグ（コンタクト）４５を孔
部４３内および穴部４２内に連続して形成することによ
り、該プラグ４５とシリコン基板３２表層部のソース・
ドレイン領域４４との間のコンタクトを形成する。そし
て、層間膜や配線等の形成を行い、半導体装置を得る。

【００３７】このような半導体装置の製造方法にあって
は、シリコン基板３２上に形成した導電性材料層３４を
パターニングし、コンタクトパターン３６と電極パター
ン３７とを形成するので、これらパターンに基づいてそ
の位置に形成されるプラグ（コンタクト）４５と電極パ
ターン３７からなる電極との間で合わせずれをなくすこ
とができる。また、電極パターン３７を選択的にエッチ
ングして該電極パターン３７をコンタクトパターン３６
より薄くし、これらパターンを層間絶縁膜４０で覆い、
さらに該層間絶縁膜４０に穴部４２を形成した後、コン
タクトパターン３６を選択的にエッチング除去して孔部
４１を形成し、その後、穴部４２および孔部４３に導電
性材料を埋め込んでプラグ（コンタクト）４５を形成す
るので、電極パターン３７がコンタクトパターン３６よ
り薄く形成され、また、これら電極パターン３７とコン
タクトパターン３６との間に層間絶縁膜４０が形成され
ていることにより、穴部４２および孔部４３に埋め込ま
れてなるプラグ（コンタクト）４５と前記電極パターン
３５との間に十分な絶縁耐圧を確保することができ、こ
れにより絶縁耐圧不良を格段に改善した半導体装置を製
造することができる。

【００３８】また、穴部４２、孔部４３を通してイオン
注入を行ってソース・ドレイン領域４４を形成し、その
後、穴部４２、孔部４３にプラグ４５を埋めんでコンタ
クトを形成するので、これらソース・ドレイン領域４４
とプラグ４５との間においても合わせずれが生じること
がない。さらに、従来のコンタクト形成方法では、例え
ば図１２に示したごとく層間ＳｉＯ₂膜７をエッチング
してシリコン基板１を露出させるため、実質オーバーエ
ッチ量が多く、シリコン基板１がエッチングされてしま
うことによりソース・ドレイン領域のシート抵抗が低下
するなどといった不都合があったが、本実施形態例で
は、絶縁膜３３のみのエッチングでよいためそのシート
抵抗の低下を防止することができる。すなわち、オーバ
ーエッチ量をエッチング量の３０％とすれば、従来にお
いては４００ｎｍの層間ＳｉＯ₂膜に対しその実質のオ
ーバーエッチ量が１２０ｎｍとなるが、本実施形態例で
は、１０ｎｍの絶縁膜３３に対しその実質のオーバーエ
ッチ量が３ｎｍとなるからである。

【００３９】次に、図５（ａ）〜（ｅ）を用いて本発明
の半導体装置の製造方法の第２実施形態例を説明する。
この第２実施形態例が図３（ａ）〜（ｅ）、図４（ａ）
〜（ｄ）に示した第１実施形態例と異なるところは、プ
ラグと電気的に接続する上層配線を層間絶縁膜４０上に
形成する点と、該プラグと上層配線との導通状態を良好
にすべく、穴部を大径化してプラグの上端部の大径化を
図った点にある。すなわち、この例では、前記第１実施
形態例における図３（ａ）〜（ｅ）に示した処理を行
い、続いて層間絶縁膜４０上にレジスト層を形成し、さ
らにこれを図２（ｂ）に示した例と同様にパターニング
し、図５（ａ）に示すようにコンタクトパターン３６の
直上位置を開口したレジストパターン４６を形成する。

【００４０】ここで、このレジストパターン４６につい
ても、図４（ａ）に示したレジストパターン４１と同様
にその開口部４６ａを、コンタクトパターン３５の上面
の形状と略相似形とし、かつ大きい寸法を有したものと
する。ただし、この例では、特にその寸法、すなわち開
口部４６ａの内径を、コンタクトパターン３５の上面の
外径より十分に大きい径、具体的には、開口部４６ａの
周縁４６ｂが、電極パターン３７のコンタクトパターン
３６側の側面３７ａの直上にまで位置するような径に形
成する。次に、図５（ｂ）〜（ｄ）に示すように、前記
第１実施形態例における図４（ｂ）〜（ｄ）に示した処
理と同じ処理を順次行い、特に図５（ｄ）に示したよう
に、穴部４７内にて大径となるプラグ４８を形成する。

【００４１】次いで、層間絶縁膜４０上に配線材料、例
えばアルミニウムをスパッタ法等によって厚さ２００ｎ
ｍ程度に成膜し、さらにこれを公知のリソグラフィー技
術、エッチング技術によってパターニングし、図５
（ｅ）に示すように前記プラグ４８上にのる上層配線と
なるＡｌ配線４９を形成する。このとき、プラグ４８は
その穴部４７側、すなわち層間絶縁膜４０上に露出する
側が大径に形成されているので、このプラグ４８とＡｌ
配線４９との間の合わせマージンが十分に確保され、し
たがってこれらの間で合わせずれが生じるのが確実に防
がれる。その後、Ａｌ配線４９を覆って例えば常圧ＣＶ
Ｄ法で層間絶縁膜４０上にＳｉＯ₂を厚さ４００ｎｍ程
度堆積し、層間絶縁膜５０を形成する。続いて、これを
リフロー処理して平坦化し、さらに必要に応じて他の配
線や層間膜を形成し、半導体装置を得る。

【００４２】このような半導体装置の製造方法にあって
も、前記第１実施形態例と同じ効果が得られる。また、
レジストパターン４６の開口部４６ａの形状・寸法によ
って決まる穴部４７の大きさを十分に大きくしたことか
ら、この穴部４７内に埋め込まれて形成されるプラグ４
８とこれに接続するＡｌ配線４９との間の合わせマージ
ンを十分に確保することができ、したがってこれらの間
に合わせずれが生じるのを確実に防止することができ、
これによりこれらの間における導通不良を無くし、か
つ、その接合抵抗を低くすることができる。

【００４３】次に、図６（ａ）〜（ｆ）を用いて本発明
の半導体装置の製造方法の第３実施形態例を説明する。
この第３実施形態例が図３（ａ）〜（ｅ）、図４（ａ）
〜（ｄ）に示した第１実施形態例と基本的に異なるとこ
ろは、０．２５μｍ世代への移行に伴いゲート酸化膜が
薄膜化するのに対応し、絶縁膜（ゲート酸化膜）５１を
５ｎｍ以下程度に形成する点と、このように絶縁膜５１
を薄膜とすることにより、これがエッチングストッパと
して十分機能しなくなることから、電極パターン３７を
選択的にエッチングしてこれを薄くする際、絶縁膜５１
までもがエッチング除去され、さらにその下のシリコン
基板３２もエッチングされてしまうのを防止した点であ
る。

【００４４】そして、絶縁膜５１がエッチング除去され
てしまうのを防止する具体的手段として、この例では、
先の例のごとく有機材料であるレジストをマスクとする
のに代えて、無機材料からなるマスクでコンタクトパタ
ーン３６を覆い、電極パターン３７がコンタクトパター
ン３６より薄くなるように選択的にエッチングするよう
にしている。すなわち、この第３実施形態例では、ま
ず、図６（ａ）に示すようにシリコン基板３２の表面部
にＳｉＯ₂からなる絶縁膜５０（ゲート酸化膜）を例え
ば熱拡散炉でのドライ酸化によって厚さ５ｎｍ程度に形
成する。

【００４５】次に、シリコン基板３２上にポリシリコン
からなる導電性材料層３４を例えば減圧ＣＶＤ法等によ
って厚さ４００ｎｍ程度に形成し、続いて該導電性材料
層３４の上にＳｉ₃Ｎ₄を例えば常圧ＣＶＤ法で厚さ１
００ｎｍに堆積してＳｉ₃Ｎ ₄膜５２を形成し、さらに
これの上にレジスト層を形成する。そして、これを先の
図３（ａ）に示した例と同様にしてパターニングし、シ
リコン基板３２上のコンタクト形成予定領域と電極の形
成予定領域とにそれぞれレジストパターン３５ａ、３５
ｂを形成する。

【００４６】次いで、レジストパターン３５ａ、３５ｂ
をマスクにして、Ｓｉ₃Ｎ₄膜５２を例えば平行平板式
の酸化膜エッチャーで１００ｎｍエッチングし、図６
（ｂ）に示すようにＳｉ₃Ｎ₄膜５２からなるマスクパ
ターン５２ａ、５２ｂを形成する。続いて、レジストパ
ターン３５ａ、３５ｂを例えばアッシャーで剥離する。
次いで、マスクパターン５２ａ、５２ｂをマスクにして
導電性材料層３４を例えばＥＣＲ方式のポリエッチャー
によってＳｉＯ₂に対し高選択比となる条件でエッチン
グし、絶縁膜５１上で、すなわち該絶縁膜５１を残した
状態でこれを停止させることにより、図６（ｂ）に示す
ようにコンタクト形成予定領域にコンタクトパターン３
６を形成するとともに、電極の形成予定領域に電極パタ
ーン（電極部パターン）３６を形成する。

【００４７】次いで、マスクパターン５２ａ、５２ｂを
マスクにして不純物をイオン注入し、図６（ｂ）に示す
ようにシリコン基板３２表層部にＬＤＤ不純物拡散層３
８を形成する。このとき、不純物のイオン注入箇所にお
いては絶縁膜５１を除去することなく残してあるので、
イオン注入によるシリコン基板３２のダメージが軽減さ
れ、該ダメージに起因するデバイス特性の低下を抑える
ことができる。ただし、絶縁膜５１については、イオン
注入によってポリシリコンに対する選択比が低くなり、
これによってエッチングストッパとしての機能が低下す
る。

【００４８】次いで、先の図３（ｃ）に示した例と同様
にコンタクトパターン３６およびその上のマスクパター
ン５２ａ、電極パターン３７およびその上のマスクパタ
ーン５２ｂを覆ってレジスト層を形成し、これをパター
ニングして図６（ｃ）に示すようにコンタクトパターン
３６のみをマスクする（覆う）レジストパターン３９を
形成する。このとき、レジストパターン３９が電極パタ
ーン３７をマスクすることがないのは前述した通りであ
る。次いで、レジストパターン３９をマスクとして電極
パターン３７上のマスクパターン５２ｂを例えば熱リン
酸水溶液でウェットエッチングし、図６（ｃ）に示すよ
うにこれを除去する。

【００４９】次いで、図６（ｄ）に示すようにレジスト
パターン３９を例えばアッシャーで剥離し、コンタクト
パターン３６上のマスクパターン５２ａを露出させる。
続いて、このマスクパターン５２ａをマスクにして電極
パターン３７を例えばＥＣＲ方式のポリエッチャーで３
００ｎｍエッチングし、電極パターン３７の厚さを１０
０ｎｍ程度にする。このとき、絶縁膜５１は薄厚であ
り、しかも前述したようにイオン注入によってエッチン
グストッパとしての機能が低下しているものの、マスク
としてＳｉ₃Ｎ₄（無機材料）からなるマスクパターン
５２ａを用いているので、有機材料であるレジストをマ
スクとした場合のごとく、レジスト中に含まれる炭素が
イオンのスパッタによってプラズマ中に供給され、Ｓｉ
Ｏ₂からなる絶縁膜５１中の酸素と反応して該絶縁膜５
１のエッチングが進行するといったことがなく、マスク
パターン５２ａからのプラズマへの炭素の供給がないこ
とにより、ポリシリコンからなる電極パターン３７と絶
縁膜５１との間で高選択比を確保することができるので
ある。

【００５０】次いで、図６（ｅ）に示すようにコンタク
トパターン３６およびその上のマスクパターン５２ａ、
電極パターン３７を覆ってＢＰＳＧ（ホウ素リンシリケ
ートガラス）等のＳｉＯ₂系材料からなる層間絶縁膜４
０を、例えば常圧ＣＶＤ法で厚さ６００ｎｍ程度に堆積
形成し、さらにリフロー処理等によってこれを平坦化す
る。次いで、層間絶縁膜４０上にレジスト層を形成し、
さらにこれを図４（ａ）に示した例と同様にパターニン
グし、図６（ｆ）に示すようにコンタクトパターン３
６、およびこれを覆うマスクパターン５２ａの直上位置
を開口したレジストパターン４１を形成する。

【００５１】続いて、このレジストパターン４１をマス
クにしてマスクパターン５２ａと層間絶縁膜４０とを、
例えばマグネトロン方式の酸化膜エッチャーで合計２０
０ｎｍ程度エッチングし、コンタクトパターン３６の上
面に通じる穴部４２を形成する。すると、このようなエ
ッチングによってコンタクトパターン３６は、図４
（ａ）に示した例と同様にその上面全てが穴部４２内に
て外側に臨む状態となる。次いで、前記第１実施形態例
における図４（ｂ）〜（ｄ）に示した処理と同じ処理を
順次行い、さらに必要に応じて他の配線や層間膜を形成
し、半導体装置を得る。

【００５２】このような半導体装置の製造方法にあって
も、先の第１実施形態例の場合と同様にプラグ（コンタ
クト）４５と電極パターン３７からなる電極との間で合
わせずれをなくすことができ、また、穴部４３および孔
部４４に埋め込んで形成したプラグ（コンタクト）４５
と電極パターン３７との間に十分な絶縁耐圧を確保する
ことができることから、絶縁耐圧不良を格段に改善した
半導体装置を製造することができる。さらに、コンタク
トパターン３６と電極パターン３７とのうち電極パター
ン３７を選択的にエッチングし、該電極パターン３７を
コンタクトパターン３６より薄くするに際して、該エッ
チングを、Ｓｉ₃Ｎ₄からなるマスクパターン５２ａで
コンタクトパターン３６を覆って行っているので、絶縁
膜５１が５ｎｍ程度の薄厚のものであっても、これと電
極パターン３７との間で高選択比を確保することがで
き、これにより絶縁膜５１、すなわちゲート酸化膜を薄
膜化した半導体装置を容易に製造することができる。な
お、前記例では無機材料からなるマスクパターン５２
ａ、５２ｂとしてＳｉ ₃Ｎ₄からなるパターンを用いた
が、無機材料として、Ｓｉ₃Ｎ₄に代えて例えばＳｉＯ
₂を用いることもできる。

【００５３】次に、図７（ａ）〜（ｅ）、図８（ａ）〜
（ｄ）を用いて本発明のコンタクトの形成方法の第２実
施形態例を説明する。この第２実施形態例が図１（ａ）
〜（ｅ）、図２（ａ）〜（ｄ）に示した第１実施形態例
と異なるところは、本発明における基体がシリコン基板
２０でなく、層間絶縁膜６０であり、コンタクトを、該
層間絶縁膜６０の表層側に埋設した状態で形成した配線
（導電体）６１との間に形成する点である。すなわち、
この例では、多層配線構造における上層配線を形成する
に際して、本発明のコンタクトの形成方法を適用してい
るのである。

【００５４】この例では、まず、図７（ａ）に示すよう
に配線６１を表層側に形成し、さらに表面を平坦化した
ＳｉＯ₂からなる層間絶縁膜６０の上に、ポリシリコン
からなる導電性材料層２２を減圧ＣＶＤ法等によって厚
さ４００ｎｍ程度に堆積形成し、続いて該導電性材料層
２２の上にレジスト層を形成する。そして、これを図１
（ｂ）に示した例と同様にしてパターニングし、層間絶
縁膜６０上のコンタクト形成予定領域と配線となる導電
体の形成予定領域とにそれぞれレジストパターン２３
ａ、２３ｂを形成する。

【００５５】次に、レジストパターン２３ａ、２３ｂを
マスクにして導電性材料層２２を、例えばＥＣＲ方式の
ポリエッチャーによってＳｉＯ₂に対し高選択条件とな
る条件でエッチングし、層間絶縁膜６０上でこれを停止
させ、図７（ｂ）に示すようにコンタクト形成予定領域
にコンタクトパターン２４を形成するとともに、配線の
形成予定領域に導電体パターン２５を形成する。そし
て、これらパターン２４、２５の形成の後、レジストパ
ターン２３ａ、２３ｂを例えばアッシャーで剥離する。

【００５６】次いで、コンタクトパターン２４、導電性
パターン２５を覆ってレジスト層を形成し、さらに図１
（ｃ）に示した例と同様にして図７（ｃ）に示すように
レジストパターン２６を形成する。そして、このレジス
トパターン２６をマスクとして導電体パターン２５を例
えばＥＣＲ方式のポリエッチャーで３００ｎｍ程度選択
的にエッチングし、図７（ｄ）に示すように該導電体パ
ターン２５の厚さを１００ｎｍ程度にする。続いて、レ
ジストパターン２６を例えばアッシャーで剥離する。

【００５７】次いで、コンタクトパターン２４、導電体
パターン２５を覆って常圧ＣＶＤ法によりＳｉＯ₂を６
００ｎｍ程度堆積し、さらにこれにリフロー処理を施し
て平坦化することにより、図７（ｅ）に示すように層間
絶縁膜２７を形成する。次いで、層間絶縁膜２７上にレ
ジスト層を形成し、さらにこれを図２（ｂ）に示したよ
うにパターニングして図８（ａ）に示すようにコンタク
トパターン２４の直上位置を開口したレジストパターン
２８を形成する。

【００５８】続いて、このレジストパターン２８をマス
クにして層間絶縁膜２７を例えばマグネトロン方式の酸
化膜エッチャーで２００ｎｍ程度エッチングし、コンタ
クトパターン２４の上面に通じる穴部２９を形成する。
次いで、図２（ｂ）に示した例と同様にしてコンタクト
パターン２４を選択的にエッチングし、図８（ｂ）に示
すようにこれを除去してコンタクトホールとなる孔部３
０を形成する。このとき、コンタクトパターン２４のエ
ッチングについては、層間絶縁膜２７、６０との間で高
い選択比がとれる条件で行い、これにより層間絶縁膜６
０をエッチングストッパとして行う。

【００５９】次いで、孔部３０の下の層間絶縁膜６０
を、例えばマグネトロン方式の酸化膜エッチャーによっ
てＳｉＯ₂に対し高選択比となる条件でエッチングし、
図８（ｃ）に示すように配線６１の上面を孔部３０およ
び穴部２９内にて外側に臨ませる。次いで、レジストパ
ターン２８を例えばアッシャーで剥離する。その後、配
線材料（導電性材料）、例えばタングステンを減圧ＣＶ
Ｄ法によって４００ｎｍ程度堆積し、さらに平行平板方
式のタングステンエッチャーで４００ｎｍ程度エッチバ
ックし、図８（ｄ）に示すように配線６１に接続した状
態で孔部３０内および穴部２９内に連続するＷプラグ６
２を形成する。

【００６０】このようなコンタクトの形成方法にあって
も、図１、図２に示した先の第１実施形態例の場合と同
様にＷプラグ（コンタクト）６２と導電体パターン２５
からなる配線との間で合わせずれをなくすことができ、
また、孔部３０および穴部２９内に埋め込んで形成した
Ｗプラグ（コンタクト）６２と導電体パターン２５との
間に十分な絶縁耐圧を確保することができることから、
絶縁耐圧不良を格段に改善した多層配線構造を作製する
ことができる。

【００６１】次に、図９（ａ）〜（ｅ）を用いて本発明
のコンタクトの形成方法の第３実施形態例を説明する。
この第２実施形態例が図７（ａ）〜（ｅ）、図８（ａ）
〜（ｄ）に示した第２実施形態例と異なるところは、プ
ラグを形成した後これに接続する上層配線を形成する、
多層配線構造の形成に本発明のコンタクトの形成方法を
適用している点である。すなわち、この例では、前記第
２実施形態例における図７（ａ）〜（ｅ）に示した処理
を行い、続いて層間絶縁膜２７上にレジスト層を形成
し、さらにこれを図８（ａ）に示した例と同様にパター
ニングし、図９（ａ）に示すようにコンタクトパターン
２４の直上位置を開口したレジストパターン６３を形成
する。

【００６２】ここで、このレジストパターン６３につい
ては、図５（ａ）に示したレジストパターン４６と同様
に開口部６３ａを、その寸法、すなわち開口部６３ａの
内径を、コンタクトパターン２４の上面の外径より十分
に大きい径、具体的には、開口部６３ａの周縁６３ｂ
が、電極パターン２５のコンタクトパターン２４側の側
面２５ａの直上にまで位置するような径に形成する。次
に、図９（ｂ）〜（ｄ）に示すように、前記第２実施形
態例における図８（ｂ）〜（ｄ）に示した処理と同じ処
理を順次行い、特に図９（ｄ）に示したように、穴部６
４内にて大径となるＷプラグ６５を形成する。

【００６３】次いで、層間絶縁膜４０上に配線材料、例
えばアルミニウムをスパッタ法等によって厚さ２００ｎ
ｍ程度に成膜し、さらにこれを公知のリソグラフィー技
術、エッチング技術によってパターニングし、図９
（ｅ）に示すように前記Ｗプラグ６５上にのる上層配線
となるＡｌ配線６６を形成する。このとき、Ｗプラグ６
５はその穴部６４側、すなわち層間絶縁膜２７上に露出
する側が大径に形成されているので、このＷプラグ６５
とＡｌ配線６６との間の合わせマージンが十分に確保さ
れ、したがってこれらの間で合わせずれが生じるのが確
実に防がれる。その後、Ａｌ配線６６を覆って例えば常
圧ＣＶＤ法で層間絶縁膜２７上にＳｉＯ₂を厚さ４００
ｎｍ程度堆積し、層間絶縁膜６７を形成する。続いて、
これをリフロー処理して平坦化し、さらに必要に応じて
他の配線や層間膜を形成し、多層配線構造を得る。

【００６４】このような方法にあっても、前記第２実施
形態例と同じ効果が得られる。また、レジストパターン
６３の開口部６３ａの形状・寸法によって決まる穴部６
４の大きさを十分に大きくしたことから、この穴部６４
内に埋め込まれて形成されるＷプラグ６５とこれに接続
するＡｌ配線６６との間の合わせマージンを十分に確保
することができ、したがってこれらの間に合わせずれが
生じるのを確実に防止することができ、これによりこれ
ら間における導通不良を無くし、かつ、その接合抵抗を
低くすることができる。

【００６５】次に、図１０を用いて本発明のコンタクト
の形成方法の第４実施形態例を説明する。この第４実施
形態例が図９（ａ）〜（ｅ）に示した第３実施形態例と
異なるところは、プラグを形成した後これに接続する上
層プラグを形成する、多層配線構造の形成に本発明のコ
ンタクトの形成方法を適用している点である。すなわ
ち、この例では、前記第３実施形態例における図９
（ａ）〜（ｄ）に示した処理を行い、次いで層間絶縁膜
２７上に例えば常圧ＣＶＤ法でＳｉＯ₂を厚さ４００ｎ
ｍ程度堆積し、図１０に示すように層間絶縁膜６８を形
成する。続いて、これをリフロー処理して平坦化する。

【００６６】次いで、層間絶縁膜６８上にレジスト層
（図示略）を形成し、これを公知のリソグラフィ技術、
エッチング技術によってパターニングしてレジストパタ
ーン（図示略）を形成する。続いて、このレジストパタ
ーンをマスクにして層間絶縁膜６８をエッチングし、大
径のＷプラグ６５の上面を外側に臨ませるコンタクトホ
ール６９を形成する。その後、Ｗプラグ６５の形成と同
様にしてコンタクトホール６９内に上層Ｗプラグ７０を
形成し、多層配線構造を得る。

【００６７】このような方法にあっては、下層のＷプラ
グ６５を大径のものとしていることから、これに接続す
る上層Ｗプラグ７０との間の合わせマージンを十分に確
保することができ、したがってこれらの間に合わせずれ
が生じるのを確実に防止することができ、これによりこ
れらの間における導通不良を無くし、かつ、その接合抵
抗を低くすることができる。

【００６８】次に、図１１（ａ）〜（ｃ）を用いて本発
明のコンタクトの形成方法の第５実施形態例を説明す
る。この第５実施形態例が図９（ａ）〜（ｄ）、図１０
に示した第４実施形態例と異なるところは、プラグを形
成した後これに接続する上層プラグを形成するととも
に、これらプラグとは別の配線をも多層にした多層配線
構造の形成に、本発明のコンタクトの形成方法を適用し
ている点である。すなわち、この例では、前記第３実施
形態例における図９（ａ）〜（ｄ）に示した処理を行っ
て図１１（ａ）に示す構造を形成する。

【００６９】続いて、層間絶縁膜２７上に例えば常圧Ｃ
ＶＤ法でＳｉＯ₂を厚さ１５０ｎｍ程度堆積し、図１１
（ｂ）に示すように層間絶縁膜７１を形成する。続い
て、これをリフロー処理して平坦化する。次いで、図７
（ａ）〜（ｅ）に示す処理を順次行い、図１１（ｃ）に
示すように層間絶縁膜７１の上に上層配線となる導電体
パターン７２を形成し、さらに、図９（ａ）〜（ｄ）に
示す処理を順次行い、導電体パターン７２を覆って層間
絶縁膜７１上に形成した層間絶縁膜７３中に、Ｗプラグ
６５に接続する上層Ｗプラグ７４を形成し、多層配線構
造を得る。

【００７０】このような方法にあっても、下層のＷプラ
グ６５を大径のものとしていることから、これに接続す
る上層Ｗプラグ７４との間の合わせマージンを十分に確
保することができ、したがってこれらの間に合わせずれ
が生じるのを確実に防止することができ、これによりこ
れらの間における導通不良を無くし、かつ、その接合抵
抗を低くすることができる。また、上層Ｗプラグ７４に
ついてもその上部を大径にしていることから、さらにこ
れの上に配線やプラグを接続する場合にも、合わせマー
ジンを十分確保でき、よってその導通状態を良好にする
ことができる。したがって、このような方法を用いるこ
とにより、多層配線構造の信頼性を従来に比べ格段に高
めることができる。

【００７１】

【発明の効果】以上説明したように本発明のコンタクト
の形成方法は、基体上に形成した導電性材料層をパター
ニングし、コンタクト形成予定領域にコンタクトパター
ンを形成するとともに導電体形成予定領域に導電体パタ
ーンを形成する方法であるから、これらパターンに基づ
いてその位置に形成されるコンタクトと導電体との間の
合わせずれをなくすことができる。また、導電体パター
ンを選択的にエッチングして該導電体パターンをコンタ
クトパターンより薄くし、これらパターンを層間絶縁膜
で覆い、さらに該層間絶縁膜にコンタクトパターンへ通
じる穴部を形成した後、コンタクトパターンを選択的に
エッチング除去するので、前記穴部、およびコンタクト
パターンのエッチング除去により形成された孔部に導電
性材料を埋め込んでコンタクトを形成すれば、導電体パ
ターンがコンタクトパターンより薄く形成され、また、
これら導電体パターンとコンタクトパターンとの間に層
間絶縁膜が形成されていることにより、穴部および孔部
に埋め込まれてなる導電性材料と前記導電体パターンと
の間に十分な絶縁耐圧を確保することができ、これによ
り絶縁耐圧不良を格段に改善することができる。

【００７２】本発明の半導体装置の製造方法は、半導体
基体上に形成した導電性材料層をパターニングし、コン
タクト形成予定領域にコンタクトパターンを形成すると
ともに電極部形成予定領域に電極部パターンを形成する
方法であるから、これらパターンに基づいてその位置に
形成されるコンタクトと電極との間の合わせずれをなく
すことができる。また、電極部パターンを選択的にエッ
チングして該電極部パターンをコンタクトパターンより
薄くし、これらパターンを層間絶縁膜で覆い、該層間絶
縁膜にコンタクトパターンへ通じる穴部を形成した後、
コンタクトパターンを選択的にエッチング除去し、さら
に前記穴部、およびエッチング除去により形成された孔
部に導電性材料を埋め込んでコンタクトを形成するの
で、電極部パターンがコンタクトパターンより薄く形成
され、また、これら電極部パターンとコンタクトパター
ンとの間に層間絶縁膜が形成されていることにより、穴
部および孔部に埋め込まれてなる導電性材料と前記電極
部パターンとの間に十分な絶縁耐圧を確保することがで
き、これにより絶縁耐圧不良を格段に改善した半導体装
置を製造することができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｅ）は、本発明におけるコンタクト
の形成方法の第１実施形態例を説明するための図であ
り、（ａ）はレジストパターンを形成した状態を示す要
部平面図、（ｂ）は（ａ）の状態での要部側断面図、
（ｃ）〜（ｅ）は（ｂ）に続く工程を工程順に説明する
ための要部側断面図である。

【図２】（ａ）〜（ｄ）は、本発明におけるコンタクト
の形成方法の第１実施形態例を説明するための図であ
り、図１（ｅ）に続く工程を工程順に説明するための要
部側断面図である。

【図３】（ａ）〜（ｅ）は、本発明における半導体装置
の製造方法の第１実施形態例を工程順に説明するための
要部側断面図である。

【図４】（ａ）〜（ｄ）は、本発明における半導体装置
の製造方法の第１実施形態例を説明するための図であ
り、図３（ｅ）に続く工程を工程順に説明するための要
部側断面図である。

【図５】（ａ）〜（ｅ）は、本発明における半導体装置
の製造方法の第２実施形態例を工程順に説明するための
要部側断面図である。

【図６】（ａ）〜（ｆ）は、本発明における半導体装置
の製造方法の第３実施形態例を工程順に説明するための
要部側断面図である。

【図７】（ａ）〜（ｅ）は、本発明におけるコンタクト
の形成方法の第２実施形態例を工程順に説明するための
要部側断面図である。

【図８】（ａ）〜（ｄ）は、本発明におけるコンタクト
の形成方法の第２実施形態例を説明するための図であ
り、図７（ｅ）に続く工程を工程順に説明するための要
部側断面図である。

【図９】（ａ）〜（ｅ）は、本発明におけるコンタクト
の形成方法の第３実施形態例を工程順に説明するための
要部側断面図である。

【図１０】本発明におけるコンタクトの形成方法の第４
実施形態例を説明するための要部側断面図である。

【図１１】（ａ）〜（ｃ）は、本発明におけるコンタク
トの形成方法の第５実施形態例を工程順に説明するため
の要部側断面図である。

【図１２】（ａ）、（ｂ）は、従来のコンタクトの形成
方法の一例を工程順に説明するための要部側断面図であ
る。

【図１３】従来のコンタクトの形成方法の他の例を説明
するための要部側断面図である。

【符号の説明】

２０、３２シリコン基板（基体）２２、３４導
電性材料層２４、３６コンタクトパターン２５導電体パタ
ーン２７、４０層間絶縁膜２８、４１、４６、６３
レジストパターン２９、４２、４７、６４穴部３０、４３孔部３１、４５、４８プラグ（コンタクト）３７電
極パターン３８ＬＤＤ不純物拡散層４４ソース・ドレイン
領域（導電部）５１絶縁膜（ゲート酸化膜）５２ａ、５２ｂマ
スクパターン６０層間絶縁膜（基体）６１配線（導電体）
６５Ｗプラグ

Claims

【特許請求の範囲】

【請求項１】表層部に導電部を有する基体の上に、層
間絶縁膜を形成し、かつ、該層間絶縁膜中に電極あるい
は配線となる導電体を形成するとともに前記導電部に接
続するコンタクトを形成する方法であって、基体上に導電性材料層を形成し、続いて該導電性材料層
をパターニングして基体上のコンタクト形成予定領域に
コンタクトパターンを形成するとともに導電体形成予定
領域に導電体パターンを形成する工程と、前記コンタクトパターンと導電体パターンとのうち導電
体パターンを選択的にエッチングし、該導電体パターン
をコンタクトパターンより薄くする工程と、前記コンタ
クトパターンおよびエッチングにより薄くした導電体パ
ターンを覆って基体上に層間絶縁膜を形成する工程と、前記層間絶縁膜をエッチングして前記コンタクトパター
ンに通じる穴部を該層間絶縁膜中に形成し、これにより
該穴部内にてコンタクトパターンを外側に臨ませる工程
と、前記穴部内にて外側に臨んだコンタクトパターンを選択
的にエッチング除去する工程と、を備えたことを特徴と
するコンタクトの形成方法。
【請求項２】前記コンタクトパターンを選択的にエッ
チング除去した後、前記穴部、およびエッチング除去に
より形成された孔部を通して不純物をイオン注入し、基
体の表層部に導電部を形成する工程と、導電部形成後、前記孔部および穴部に導電性材料を埋め
込んでコンタクトを形成する工程と、を備えたことを特
徴とする請求項１記載のコンタクトの形成方法。
【請求項３】前記穴部の開口形状を、前記コンタクト
パターンの上面の形状より大きい寸法からなる形状のも
のとすることを特徴とする請求項１記載のコンタクトの
形成方法。
【請求項４】前記コンタクトパターンと導電体パター
ンとのうち導電体パーンを選択的にエッチングし、該導
電体パターンをコンタクトパターンより薄くする工程に
おいて、該エッチングを、無機材料からなるマスクでコ
ンタクトパターンを覆って行うことを特徴とする請求項
１記載のコンタクトの形成方法。
【請求項５】電極部と不純物拡散層とを有したトラン
ジスタ構造と、該トランジスタ構造の不純物拡散層に導
電部を介して接続するコンタクトとを備える半導体装置
を製造する方法であって、半導体基体上に導電性材料層を形成し、続いて該導電性
材料層をパターニングして半導体基体上のコンタクト形
成予定領域にコンタクトパターンを形成するとともに電
極部形成予定領域に電極部パターンを形成する工程と、これらコンタクトパターンと電極部パターンとをマスク
にして不純物をイオン注入し、半導体基体表層部に不純
物拡散層を形成する工程と、不純物拡散層形成後、前記コンタクトパターンと電極部
パターンとのうち電極部パターンを選択的にエッチング
し、該電極部パターンをコンタクトパターンより薄くす
る工程と、前記コンタクトパターンおよびエッチングにより薄くし
た電極部パターンを覆って半導体基体上に層間絶縁膜を
形成する工程と、前記層間絶縁膜をエッチングして前記コンタクトパター
ンに通じる穴部を該層間絶縁膜中に形成し、これにより
該穴部内にてコンタクトパターンを外側に臨ませる工程
と、前記穴部内にて外側に臨んだコンタクトパターンを選択
的にエッチング除去する工程と、前記コンタクトパターンを選択的にエッチング除去した
後、前記穴部、およびエッチング除去により形成された
孔部を通して不純物をイオン注入し、半導体基体の表層
部に導電部を形成する工程と、導電部形成後、前記孔部および穴部に導電性材料を埋め
込んでコンタクトを形成する工程と、を備えたことを特
徴とする半導体装置の製造方法。
【請求項６】前記穴部の開口形状を、前記コンタクト
パターンの上面の形状より大きい寸法からなる形状のも
のとすることを特徴とする請求項５記載の半導体装置の
製造方法。
【請求項７】前記コンタクトパターンと電極部パター
ンとのうち電極部パターンを選択的にエッチングし、該
電極部パターンをコンタクトパターンより薄くする工程
において、該エッチングを、無機材料からなるマスクで
コンタクトパターンを覆って行うことを特徴とする請求
項５記載の半導体装置の製造方法。