JPH10135512A - 半導体素子および半導体素子の製造方法 - Google Patents
半導体素子および半導体素子の製造方法Info
- Publication number
- JPH10135512A JPH10135512A JP28526296A JP28526296A JPH10135512A JP H10135512 A JPH10135512 A JP H10135512A JP 28526296 A JP28526296 A JP 28526296A JP 28526296 A JP28526296 A JP 28526296A JP H10135512 A JPH10135512 A JP H10135512A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- laminated structure
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 特性が安定し、生産性が向上する半導体素子
および半導体素子の製造方法を提供する。 【解決手段】 基板１上に少なくとも、下部クラッド層
２、コア層３、４、５および上部クラッド層８を順次積
層したリッジ導波路型の半導体素子の製造方法におい
て、基板１上に先ず、ＭＢＥ法によりＡｌＧａＩｎＡｓ
系からなる下部クラッド層２、コア層３、４、５を含
み、最上層７がＧａＩｎＡｓである第１の半導体積層構
造を成長し、次いで、ＭＯＣＶＤ法によりＧａＩｎＡｓ
Ｐ系からなる上部クラッド層８を含む第２の半導体積層
構造を成長し、次いで、第２の積層構造体をリッジスト
ライプ状に加工する工程を有する。
および半導体素子の製造方法を提供する。 【解決手段】 基板１上に少なくとも、下部クラッド層
２、コア層３、４、５および上部クラッド層８を順次積
層したリッジ導波路型の半導体素子の製造方法におい
て、基板１上に先ず、ＭＢＥ法によりＡｌＧａＩｎＡｓ
系からなる下部クラッド層２、コア層３、４、５を含
み、最上層７がＧａＩｎＡｓである第１の半導体積層構
造を成長し、次いで、ＭＯＣＶＤ法によりＧａＩｎＡｓ
Ｐ系からなる上部クラッド層８を含む第２の半導体積層
構造を成長し、次いで、第２の積層構造体をリッジスト
ライプ状に加工する工程を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子および
ＭＢＥ（molecular beam epitaxial) 法（分子線エピタ
キシャル成長法）とＭＯＣＶＤ（metal organic chemic
al vapor deposition)法（有機金属気相成長法）を用い
た半導体素子および半導体素子の製造方法に関するもの
であり、特にＰＤやＬＤなどの光素子や、光素子と電子
素子を集積したＯＥＩＣ、およびこれらの製造方法に関
するものである。
ＭＢＥ（molecular beam epitaxial) 法（分子線エピタ
キシャル成長法）とＭＯＣＶＤ（metal organic chemic
al vapor deposition)法（有機金属気相成長法）を用い
た半導体素子および半導体素子の製造方法に関するもの
であり、特にＰＤやＬＤなどの光素子や、光素子と電子
素子を集積したＯＥＩＣ、およびこれらの製造方法に関
するものである。
【０００２】
【従来の技術】半導体素子のうち、ここでは光半導体素
子を採り上げて説明する。例えば導波路型受光素子は、
光吸収層の両側にｐ型クラッド層とｎ型クラッド層を配
置してｐｎ接合を形成し、ｐ型クラッド層とｎ型クラッ
ド層の間に逆電圧を印加し、低キャリア濃度の光吸収層
を空乏化して、この空乏層内に生じる高電界を利用し
て、端面から光吸収層に入射した信号光を光電変換する
ものである。また、半導体レーザ素子は、活性層の両側
にｐ型クラッド層とｎ型クラッド層を配置してｐｎ接合
を形成し、ｐ型クラッド層とｎ型クラッド層の間に順電
圧を印加し、半導体内に構成した導波路を共振器とし
て、活性層で光を増幅し、発光するものである。上述の
ようなｐｎ接合を利用した光半導体素子は、屈折率の高
い半導体層からなるコア層（受発光に直接関与する光吸
収層および活性層の総称）を、屈折率の低い半導体層か
らなるｐ型およびｎ型のクラッド層で挟み、受光ないし
発光を実現している。
子を採り上げて説明する。例えば導波路型受光素子は、
光吸収層の両側にｐ型クラッド層とｎ型クラッド層を配
置してｐｎ接合を形成し、ｐ型クラッド層とｎ型クラッ
ド層の間に逆電圧を印加し、低キャリア濃度の光吸収層
を空乏化して、この空乏層内に生じる高電界を利用し
て、端面から光吸収層に入射した信号光を光電変換する
ものである。また、半導体レーザ素子は、活性層の両側
にｐ型クラッド層とｎ型クラッド層を配置してｐｎ接合
を形成し、ｐ型クラッド層とｎ型クラッド層の間に順電
圧を印加し、半導体内に構成した導波路を共振器とし
て、活性層で光を増幅し、発光するものである。上述の
ようなｐｎ接合を利用した光半導体素子は、屈折率の高
い半導体層からなるコア層（受発光に直接関与する光吸
収層および活性層の総称）を、屈折率の低い半導体層か
らなるｐ型およびｎ型のクラッド層で挟み、受光ないし
発光を実現している。
【０００３】ところで、安全性と膜厚制御性に優れたＭ
ＢＥ法で光半導体素子を製作する場合、Ｐは蒸気圧が高
く、制御が困難であるため、Ｐを含む３−５族半導体化
合物を用いることには問題があり、ＡｌＧａＩｎＡｓ系
の材料を用いている。このＡｌＧａＩｎＡｓ系の材料
は、ＧａＩｎＡｓ／ＡｌＧａＩｎＡｓヘテロ界面の価電
子帯の準位差が、ＭＯＣＶＤ法で一般的であるＧａＩｎ
Ａｓ（Ｐ）／ＧａＩｎＡｓＰヘテロ界面よりも小さくな
るという点で、電気特性が優れている。このＡｌＩｎＧ
ａＡｓをコア層に用いて光半導体素子を形成する場合、
その両側の上部および下部クラッド層には、コア層のＡ
ｌＩｎＧａＡｓよりもエネルギーギャップが大きく、屈
折率が小さいＡｌＩｎＡｓやＡｌＧａＩｎＡｓを用いて
いる。
ＢＥ法で光半導体素子を製作する場合、Ｐは蒸気圧が高
く、制御が困難であるため、Ｐを含む３−５族半導体化
合物を用いることには問題があり、ＡｌＧａＩｎＡｓ系
の材料を用いている。このＡｌＧａＩｎＡｓ系の材料
は、ＧａＩｎＡｓ／ＡｌＧａＩｎＡｓヘテロ界面の価電
子帯の準位差が、ＭＯＣＶＤ法で一般的であるＧａＩｎ
Ａｓ（Ｐ）／ＧａＩｎＡｓＰヘテロ界面よりも小さくな
るという点で、電気特性が優れている。このＡｌＩｎＧ
ａＡｓをコア層に用いて光半導体素子を形成する場合、
その両側の上部および下部クラッド層には、コア層のＡ
ｌＩｎＧａＡｓよりもエネルギーギャップが大きく、屈
折率が小さいＡｌＩｎＡｓやＡｌＧａＩｎＡｓを用いて
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ＭＢＥ法を用いた半導体素子の製法には、以下の問題が
あった。即ち、 １）クラッド層の厚さは、例えば半導体レーザ素子の場
合では２μｍ程度にする必要があるが、成長速度が遅い
ため、厚いクラッド層の形成に時間がかかる。 ２）リッジ導波路を有する半導体素子では、上部クラッ
ド層をエッチングなどで所望の形状に形成する工程が必
要になるが、Ａｌを含むＡｌＩｎＧａＡｓ系材料は脆弱
かつ酸化しやすく、所望の形状に加工することが困難で
あった。
ＭＢＥ法を用いた半導体素子の製法には、以下の問題が
あった。即ち、 １）クラッド層の厚さは、例えば半導体レーザ素子の場
合では２μｍ程度にする必要があるが、成長速度が遅い
ため、厚いクラッド層の形成に時間がかかる。 ２）リッジ導波路を有する半導体素子では、上部クラッ
ド層をエッチングなどで所望の形状に形成する工程が必
要になるが、Ａｌを含むＡｌＩｎＧａＡｓ系材料は脆弱
かつ酸化しやすく、所望の形状に加工することが困難で
あった。
【０００５】
【課題を解決するための手段】本発明は上記問題点を解
決すべくなされたもので、請求項１記載の発明は、基板
上に構成元素としてＰを含まない第１の半導体積層構造
を有し、第１の半導体積層構造上に構成元素としてＰを
含む第２の半導体積層構造を有する半導体素子におい
て、第１の半導体積層構造の最上層半導体層がＧａＩｎ
Ａｓであることを特徴とするものである。
決すべくなされたもので、請求項１記載の発明は、基板
上に構成元素としてＰを含まない第１の半導体積層構造
を有し、第１の半導体積層構造上に構成元素としてＰを
含む第２の半導体積層構造を有する半導体素子におい
て、第１の半導体積層構造の最上層半導体層がＧａＩｎ
Ａｓであることを特徴とするものである。
【０００６】また、請求項３記載の発明は、請求項１記
載の半導体素子の製造方法であって、基板上に先ず、Ｍ
ＢＥ法により構成元素としてＰを含まず、最上層半導体
層がＧａＩｎＡｓである第１の半導体積層構造を成長
し、次いで、ＭＯＣＶＤ法により構成元素としてＰを含
む第２の半導体積層構造を成長する工程を有することを
特徴とするものである。
載の半導体素子の製造方法であって、基板上に先ず、Ｍ
ＢＥ法により構成元素としてＰを含まず、最上層半導体
層がＧａＩｎＡｓである第１の半導体積層構造を成長
し、次いで、ＭＯＣＶＤ法により構成元素としてＰを含
む第２の半導体積層構造を成長する工程を有することを
特徴とするものである。
【０００７】本発明者らは、鋭意検討の結果、下部のＰ
を含まない第１の半導体積層構造をＭＢＥ法により形成
し、上部のＰを含む第２の半導体積層構造をＭＯＣＶＤ
法により形成することに思い至った。即ち、本発明は、
以下のような新しい実験的知見に基づくものである。即
ち、単に第１の半導体積層構造をＭＢＥ法により形成
し、その後にＭＯＣＶＤ法により第２の半導体積層構造
を成長するだけでは、良質な第２の半導体積層構造を成
長できないが、試行錯誤の結果、第１の半導体積層構造
の最上層にＧａＩｎＡｓを設けると、良好な第２の半導
体積層構造を形成できることがわかった。
を含まない第１の半導体積層構造をＭＢＥ法により形成
し、上部のＰを含む第２の半導体積層構造をＭＯＣＶＤ
法により形成することに思い至った。即ち、本発明は、
以下のような新しい実験的知見に基づくものである。即
ち、単に第１の半導体積層構造をＭＢＥ法により形成
し、その後にＭＯＣＶＤ法により第２の半導体積層構造
を成長するだけでは、良質な第２の半導体積層構造を成
長できないが、試行錯誤の結果、第１の半導体積層構造
の最上層にＧａＩｎＡｓを設けると、良好な第２の半導
体積層構造を形成できることがわかった。
【０００８】なお、光半導体素子の場合には、前記Ｇａ
ＩｎＡｓ層の厚さは、１〜１０ｎｍの範囲にすることが
望ましい。その理由は、次の通りである。即ち、ＧａＩ
ｎＡｓのバンドギャップエネルギーＥg は約０．７５ｅ
Ｖ（λg ＝１．６５μｍ）と小さいので、１〜１．５μ
ｍ帯（光通信で使用される波長帯）の光を吸収してしま
う。しかしながら、ＧａＩｎＡｓ層の厚さを１０ｎｍ以
下の超格子構造にすると、バンド底から測った量子準位
が大きくなり、１〜１．５μｍ帯の光を透過するからで
ある。また、ＧａＩｎＡｓ層の厚さを１ｎｍ以上にして
おけば、ＭＯＣＶＤ法による成長がＧａＩｎＡｓ層より
も下側の積層構造体に悪影響を及ぼすのを防ぐことがで
きるからである。
ＩｎＡｓ層の厚さは、１〜１０ｎｍの範囲にすることが
望ましい。その理由は、次の通りである。即ち、ＧａＩ
ｎＡｓのバンドギャップエネルギーＥg は約０．７５ｅ
Ｖ（λg ＝１．６５μｍ）と小さいので、１〜１．５μ
ｍ帯（光通信で使用される波長帯）の光を吸収してしま
う。しかしながら、ＧａＩｎＡｓ層の厚さを１０ｎｍ以
下の超格子構造にすると、バンド底から測った量子準位
が大きくなり、１〜１．５μｍ帯の光を透過するからで
ある。また、ＧａＩｎＡｓ層の厚さを１ｎｍ以上にして
おけば、ＭＯＣＶＤ法による成長がＧａＩｎＡｓ層より
も下側の積層構造体に悪影響を及ぼすのを防ぐことがで
きるからである。
【０００９】請求項３の発明によれば、比較的厚さが厚
い第２の半導体積層構造を成長速度が比較的速いＭＯＣ
ＶＤ法で成長させるので、従来よりも生産性が向上す
る。また、請求項２、４によれば、第２の半導体積層構
造が化学的に安定して、加工しやすいＧａＩｎＡｓＰ系
からなるため、第２の積層構造体を加工して、所望の形
状のリッジ導波路を形成することができる。さらに、第
１の半導体積層構造を含んでエッチング加工する場合
も、エッチングを受ける時間の長い層が第２の積層構造
体であるため、加工時の劣化を最小限に押さえることが
できる。なお、この場合、ＭＯＣＶＤ装置内では、アル
シン雰囲気下で昇温してからＧａＩｎＡｓＰ系を成長さ
せると、一層良好なエピタキシャル層を成長させること
ができる。
い第２の半導体積層構造を成長速度が比較的速いＭＯＣ
ＶＤ法で成長させるので、従来よりも生産性が向上す
る。また、請求項２、４によれば、第２の半導体積層構
造が化学的に安定して、加工しやすいＧａＩｎＡｓＰ系
からなるため、第２の積層構造体を加工して、所望の形
状のリッジ導波路を形成することができる。さらに、第
１の半導体積層構造を含んでエッチング加工する場合
も、エッチングを受ける時間の長い層が第２の積層構造
体であるため、加工時の劣化を最小限に押さえることが
できる。なお、この場合、ＭＯＣＶＤ装置内では、アル
シン雰囲気下で昇温してからＧａＩｎＡｓＰ系を成長さ
せると、一層良好なエピタキシャル層を成長させること
ができる。
【００１０】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を詳細に説明する。 （実施形態１）図１は、本発明にかかる光半導体素子の
製造方法の一実施形態により作製した、１．５５μｍ帯
のレーザ光を発振する導波路型半導体レーザ素子のエピ
タキシャルウェハの断面図である。この半導体レーザ素
子の製造工程は以下の通りである。即ち、 １）先ず、ＭＢＥ法により、キャリア濃度５×１０18ｃ
ｍ-3のｎ−ＩｎＰ基板１上に、厚さ１μｍ、キャリア濃
度１．５×１０18ｃｍ-3の基板１に格子整合するｎ−Ａ
ｌＩｎＡｓ下部クラッド層２、コア層を構成する厚さ
０．２μｍの前記基板１に格子整合するｎ−ＡｌＧａＩ
ｎＡｓ光閉じ込め層３（基板１側半分のキャリア濃度は
２×１０17ｃｍ-3、他の半分はノンドーピング）、コア
層を構成するノンドープのＡｌＧａＩｎＡｓからなる発
振波長１．５５μｍの多重量子井戸活性層４、コア層を
構成する厚さ０．２μｍの基板１に格子整合するｐ−Ａ
ｌＧａＩｎＡｓ光閉じ込め層５（基板１側半分はノンド
ーピング、他の半分のキャリア濃度は２×１０17ｃ
ｍ-3）、厚さ０．３μｍ、キャリア濃度１×１０18ｃｍ
-3の基板１に格子整合するｐ−ＡｌＩｎＡｓクラッド層
６、最上層を構成する厚さ３．４ｎｍ、キャリア濃度１
×１０18ｃｍ-3の基板１に格子整合するｐ−ＧａＩｎＡ
ｓ層７を順次積層して第１の積層構造体を形成する。 ２）次いで、濃硫酸で１０秒間エッチングし、流水で洗
浄し、乾燥後、直ぐにＭＯＣＶＤ装置に入れる。
施の形態を詳細に説明する。 （実施形態１）図１は、本発明にかかる光半導体素子の
製造方法の一実施形態により作製した、１．５５μｍ帯
のレーザ光を発振する導波路型半導体レーザ素子のエピ
タキシャルウェハの断面図である。この半導体レーザ素
子の製造工程は以下の通りである。即ち、 １）先ず、ＭＢＥ法により、キャリア濃度５×１０18ｃ
ｍ-3のｎ−ＩｎＰ基板１上に、厚さ１μｍ、キャリア濃
度１．５×１０18ｃｍ-3の基板１に格子整合するｎ−Ａ
ｌＩｎＡｓ下部クラッド層２、コア層を構成する厚さ
０．２μｍの前記基板１に格子整合するｎ−ＡｌＧａＩ
ｎＡｓ光閉じ込め層３（基板１側半分のキャリア濃度は
２×１０17ｃｍ-3、他の半分はノンドーピング）、コア
層を構成するノンドープのＡｌＧａＩｎＡｓからなる発
振波長１．５５μｍの多重量子井戸活性層４、コア層を
構成する厚さ０．２μｍの基板１に格子整合するｐ−Ａ
ｌＧａＩｎＡｓ光閉じ込め層５（基板１側半分はノンド
ーピング、他の半分のキャリア濃度は２×１０17ｃ
ｍ-3）、厚さ０．３μｍ、キャリア濃度１×１０18ｃｍ
-3の基板１に格子整合するｐ−ＡｌＩｎＡｓクラッド層
６、最上層を構成する厚さ３．４ｎｍ、キャリア濃度１
×１０18ｃｍ-3の基板１に格子整合するｐ−ＧａＩｎＡ
ｓ層７を順次積層して第１の積層構造体を形成する。 ２）次いで、濃硫酸で１０秒間エッチングし、流水で洗
浄し、乾燥後、直ぐにＭＯＣＶＤ装置に入れる。
【００１１】３）ＭＯＣＶＤ装置内で、アルシン雰囲気
下で昇温し、６８０℃になったところで昇温を停止し、
以下の成長を再開始する。即ち、厚さ２μｍ、キャリア
濃度１×１０18ｃｍ-3のｐ−ＩｎＰ上部クラッド層８、
キャリア濃度２×１０19ｃｍ-3の基板１に格子整合する
ｐ−ＧａＩｎＡｓＰコンタクト層９を順次積層し、第２
の積層構造体を形成する。このようにして形成された第
２の積層構造体は、結晶表面が鏡面で良質なエピタキシ
ャル積層体であった。
下で昇温し、６８０℃になったところで昇温を停止し、
以下の成長を再開始する。即ち、厚さ２μｍ、キャリア
濃度１×１０18ｃｍ-3のｐ−ＩｎＰ上部クラッド層８、
キャリア濃度２×１０19ｃｍ-3の基板１に格子整合する
ｐ−ＧａＩｎＡｓＰコンタクト層９を順次積層し、第２
の積層構造体を形成する。このようにして形成された第
２の積層構造体は、結晶表面が鏡面で良質なエピタキシ
ャル積層体であった。
【００１２】４）次いで、酒石酸と過酸化水素の混合液
でｐ−ＧａＩｎＡｓＰコンタクト層９をエッチングし
（この際、ｐ−ＩｎＰ上部クラッド層８はエッチング停
止層になる）、塩酸とりん酸の混合液でｐ−ＩｎＰ上部
クラッド層８をエッチングして（この際、ｐ−ＧａＩｎ
Ａｓ層７はエッチング停止層になる）、底部で幅２．５
μｍのリッジ導波路を形成する。 ５）次いで、ｐ−ＧａＩｎＡｓＰコンタクト層９上にｐ
型オーミック電極を蒸着し、基板１裏面にｎ型オーミッ
ク電極を蒸着する。
でｐ−ＧａＩｎＡｓＰコンタクト層９をエッチングし
（この際、ｐ−ＩｎＰ上部クラッド層８はエッチング停
止層になる）、塩酸とりん酸の混合液でｐ−ＩｎＰ上部
クラッド層８をエッチングして（この際、ｐ−ＧａＩｎ
Ａｓ層７はエッチング停止層になる）、底部で幅２．５
μｍのリッジ導波路を形成する。 ５）次いで、ｐ−ＧａＩｎＡｓＰコンタクト層９上にｐ
型オーミック電極を蒸着し、基板１裏面にｎ型オーミッ
ク電極を蒸着する。
【００１３】このようにして作製したエピタキシャルウ
ェハを劈開して、共振器長６００μｍの半導体レーザ素
子とし、その特性を測定したところ、しきい値電流が１
５ｍＡの安定した特性の半導体レーザ素子が得られた。
なお、本実施形態で、ｐ−ＡｌＩｎＡｓクラッド層６
は、第２積層体と第１積層体の界面と多重量子井戸活性
層４との距離を確保して、多重量子井戸活性層４の劣化
を防ぐとともに、リッジ導波路両側からの光損失を防ぐ
ために設けたものである。
ェハを劈開して、共振器長６００μｍの半導体レーザ素
子とし、その特性を測定したところ、しきい値電流が１
５ｍＡの安定した特性の半導体レーザ素子が得られた。
なお、本実施形態で、ｐ−ＡｌＩｎＡｓクラッド層６
は、第２積層体と第１積層体の界面と多重量子井戸活性
層４との距離を確保して、多重量子井戸活性層４の劣化
を防ぐとともに、リッジ導波路両側からの光損失を防ぐ
ために設けたものである。
【００１４】（実施形態２）図２は、本発明にかかる光
半導体素子の製造方法の他の実施形態により作製した、
１．３μｍ、１．５５μｍの光を吸収する導波路型受光
素子のエピタキシャルウェハの断面図である。この受光
素子の製造工程は以下の通りである。即ち、 １）先ず、ＭＢＥ法により、キャリア濃度５×１０18ｃ
ｍ-3のｎ−ＩｎＰ基板１１上に、厚さ３μｍ、キャリア
濃度１×１０18ｃｍ-3、エネルギーバンド波長１．１５
μｍのｎ−ＡｌＧａＩｎＡｓ光閉じ込め層１２（下部ク
ラッド層も兼ねる）、コア層を構成する厚さ０．４μ
ｍ、ノンドープのＧａＩｎＡｓ光吸収層１３、コア層を
構成する厚さ３μｍ、キャリア濃度１×１０18ｃｍ-3、
エネルギーバンド波長１．１５μｍのｐ−ＡｌＧａＩｎ
Ａｓ光閉じ込め層１４、厚さ５ｎｍ、最上層を構成する
キャリア濃度１×１０18ｃｍ-3のｐ−ＧａＩｎＡｓ層１
５を順次積層して第１の積層構造体を形成する。なお、
第１の積層構造体を構成する各層は、いずれも基板１１
に格子整合している。 ２）次いで、濃硫酸で１０秒間エッチングし、流水で洗
浄し、乾燥後、直ぐにＭＯＣＶＤ装置に入れる。
半導体素子の製造方法の他の実施形態により作製した、
１．３μｍ、１．５５μｍの光を吸収する導波路型受光
素子のエピタキシャルウェハの断面図である。この受光
素子の製造工程は以下の通りである。即ち、 １）先ず、ＭＢＥ法により、キャリア濃度５×１０18ｃ
ｍ-3のｎ−ＩｎＰ基板１１上に、厚さ３μｍ、キャリア
濃度１×１０18ｃｍ-3、エネルギーバンド波長１．１５
μｍのｎ−ＡｌＧａＩｎＡｓ光閉じ込め層１２（下部ク
ラッド層も兼ねる）、コア層を構成する厚さ０．４μ
ｍ、ノンドープのＧａＩｎＡｓ光吸収層１３、コア層を
構成する厚さ３μｍ、キャリア濃度１×１０18ｃｍ-3、
エネルギーバンド波長１．１５μｍのｐ−ＡｌＧａＩｎ
Ａｓ光閉じ込め層１４、厚さ５ｎｍ、最上層を構成する
キャリア濃度１×１０18ｃｍ-3のｐ−ＧａＩｎＡｓ層１
５を順次積層して第１の積層構造体を形成する。なお、
第１の積層構造体を構成する各層は、いずれも基板１１
に格子整合している。 ２）次いで、濃硫酸で１０秒間エッチングし、流水で洗
浄し、乾燥後、直ぐにＭＯＣＶＤ装置に入れる。
【００１５】３）ＭＯＣＶＤ装置内で、アルシン雰囲気
下で昇温し、６８０℃になったところで昇温を停止し、
以下の成長を再開始する。即ち、厚さ２μｍ、キャリア
濃度１×１０18ｃｍ-3のｐ−ＩｎＰ上部クラッド層１
６、キャリア濃度２×１０19ｃｍ -3の基板１に格子整合
するｐ−ＧａＩｎＡｓＰコンタクト層１７を順次積層
し、第２の積層構造体を形成する。なお、第２の積層構
造体を構成する各層は、いずれも基板１１に格子整合し
ている。このようにして形成された第２の積層構造体
は、結晶表面が鏡面で良質なエピタキシャル積層体であ
った。
下で昇温し、６８０℃になったところで昇温を停止し、
以下の成長を再開始する。即ち、厚さ２μｍ、キャリア
濃度１×１０18ｃｍ-3のｐ−ＩｎＰ上部クラッド層１
６、キャリア濃度２×１０19ｃｍ -3の基板１に格子整合
するｐ−ＧａＩｎＡｓＰコンタクト層１７を順次積層
し、第２の積層構造体を形成する。なお、第２の積層構
造体を構成する各層は、いずれも基板１１に格子整合し
ている。このようにして形成された第２の積層構造体
は、結晶表面が鏡面で良質なエピタキシャル積層体であ
った。
【００１６】４）次いで、酒石酸と過酸化水素の混合液
でｐ−ＧａＩｎＡｓＰコンタクト層１７をエッチングし
（この際、ｐ−ＩｎＰ上部クラッド層１６はエッチング
停止層になる）、塩酸とりん酸の混合液でｐ−ＩｎＰ上
部クラッド層１６をエッチングし（この際、ｐ−ＧａＩ
ｎＡｓ層１５はエッチング停止層になる）、酒石酸と過
酸化水素の混合液でｐ−ＧａＩｎＡｓ層１５からｎ−Ａ
ｌＧａＩｎＡｓ光閉じ込め層１２までをエッチングし、
底部で幅１８μｍのリッジ導波路を形成する。エッチン
グ終了後は、速やかに誘電体膜でパッシベーションを施
す。 ５）次いで、ｐ−ＧａＩｎＡｓＰコンタクト層１７上に
ｐ型オーミック電極を蒸着し、その大きさを５０μｍ角
とする。また、基板１１裏面にｎ型オーミック電極を蒸
着する。さらに、光の入射側端面にはＳｉＮX からなる
無反射膜を蒸着する。
でｐ−ＧａＩｎＡｓＰコンタクト層１７をエッチングし
（この際、ｐ−ＩｎＰ上部クラッド層１６はエッチング
停止層になる）、塩酸とりん酸の混合液でｐ−ＩｎＰ上
部クラッド層１６をエッチングし（この際、ｐ−ＧａＩ
ｎＡｓ層１５はエッチング停止層になる）、酒石酸と過
酸化水素の混合液でｐ−ＧａＩｎＡｓ層１５からｎ−Ａ
ｌＧａＩｎＡｓ光閉じ込め層１２までをエッチングし、
底部で幅１８μｍのリッジ導波路を形成する。エッチン
グ終了後は、速やかに誘電体膜でパッシベーションを施
す。 ５）次いで、ｐ−ＧａＩｎＡｓＰコンタクト層１７上に
ｐ型オーミック電極を蒸着し、その大きさを５０μｍ角
とする。また、基板１１裏面にｎ型オーミック電極を蒸
着する。さらに、光の入射側端面にはＳｉＮX からなる
無反射膜を蒸着する。
【００１７】このようにして作製したエピタキシャルウ
ェハを劈開して、受光素子とし、その特性を測定した。
その結果、モードフィールド径が６μｍの光ファイバを
用いて、感度を測定したところ、１．５５μｍの入射光
に対しては１．０Ａ／Ｗ、１．３μｍの入射光に対して
は０．９Ａ／Ｗという高感度であった。また、電流電圧
特性を測定したところ、順方向、逆方向とも良質なＰＩ
Ｎダイオードの特性を示し、逆バイアス暗電流は−３Ｖ
において、２０ｐＡと極めて低く、直流抵抗成分も低か
った。
ェハを劈開して、受光素子とし、その特性を測定した。
その結果、モードフィールド径が６μｍの光ファイバを
用いて、感度を測定したところ、１．５５μｍの入射光
に対しては１．０Ａ／Ｗ、１．３μｍの入射光に対して
は０．９Ａ／Ｗという高感度であった。また、電流電圧
特性を測定したところ、順方向、逆方向とも良質なＰＩ
Ｎダイオードの特性を示し、逆バイアス暗電流は−３Ｖ
において、２０ｐＡと極めて低く、直流抵抗成分も低か
った。
【００１８】
【発明の効果】以上説明したように請求項１記載の発明
によれば、基板上に構成元素としてＰを含まない第１の
半導体積層構造を有し、第１の半導体積層構造上に構成
元素としてＰを含む第２の半導体積層構造を有する半導
体素子において、第１の半導体積層構造の最上層半導体
層がＧａＩｎＡｓであるため、この半導体素子は、請求
項３に示すように、基板上に先ず、ＭＢＥ法により前記
第１の半導体積層構造を成長し、次いで、ＭＯＣＶＤ法
により前記第２の半導体積層構造を成長することができ
るので、特性が安定し、生産性が向上するという優れた
効果がある。
によれば、基板上に構成元素としてＰを含まない第１の
半導体積層構造を有し、第１の半導体積層構造上に構成
元素としてＰを含む第２の半導体積層構造を有する半導
体素子において、第１の半導体積層構造の最上層半導体
層がＧａＩｎＡｓであるため、この半導体素子は、請求
項３に示すように、基板上に先ず、ＭＢＥ法により前記
第１の半導体積層構造を成長し、次いで、ＭＯＣＶＤ法
により前記第２の半導体積層構造を成長することができ
るので、特性が安定し、生産性が向上するという優れた
効果がある。
【図１】本発明に係る光半導体素子の製造方法の一実施
形態により作製した導波路型半導体レーザ素子のエピタ
キシャルウェハの断面図である。
形態により作製した導波路型半導体レーザ素子のエピタ
キシャルウェハの断面図である。
【図２】本発明に係る光半導体素子の製造方法の他の実
施形態により作製した導波路型受光素子のエピタキシャ
ルウェハの断面図である。
施形態により作製した導波路型受光素子のエピタキシャ
ルウェハの断面図である。
１、１１ ｎ−ＩｎＰ基板 ２ ｎ−ＡｌＩｎＡｓ下部クラッド層 ３、１２ ｎ−ＡｌＧａＩｎＡｓ光閉じ込め
層 ４ 多重量子井戸活性層 ５、１４ ｐ−ＡｌＧａＩｎＡｓ光閉じ込め
層 ６ ｐ−ＡｌＩｎＡｓクラッド層 ７、１５ ｐ−ＧａＩｎＡｓ層 ８、１６ ｐ−ＩｎＰ上部クラッド層 ９、１７ ｐ−ＧａＩｎＡｓＰコンタクト層 １３ ノンドープのＧａＩｎＡｓ光吸
収層
層 ４ 多重量子井戸活性層 ５、１４ ｐ−ＡｌＧａＩｎＡｓ光閉じ込め
層 ６ ｐ−ＡｌＩｎＡｓクラッド層 ７、１５ ｐ−ＧａＩｎＡｓ層 ８、１６ ｐ−ＩｎＰ上部クラッド層 ９、１７ ｐ−ＧａＩｎＡｓＰコンタクト層 １３ ノンドープのＧａＩｎＡｓ光吸
収層
Claims (4)
- 【請求項１】 基板上に構成元素としてＰを含まない第
１の半導体積層構造を有し、第１の半導体積層構造上に
構成元素としてＰを含む第２の半導体積層構造を有する
半導体素子において、第１の半導体積層構造の最上層半
導体層がＧａＩｎＡｓであることを特徴とする半導体素
子。 - 【請求項２】 第１の半導体積層構造がＡｌＧａＩｎＡ
ｓ系で構成され、第２の半導体積層構造がＧａＩｎＡｓ
Ｐ系で構成される請求項１記載の半導体素子。 - 【請求項３】 基板上に先ず、ＭＢＥ法により構成元素
としてＰを含まず、最上層半導体層がＧａＩｎＡｓであ
る第１の半導体積層構造を成長し、次いで、ＭＯＣＶＤ
法により構成元素としてＰを含む第２の半導体積層構造
を成長する工程を有することを特徴とする半導体素子の
製造方法。 - 【請求項４】 基板上に先ず、ＭＢＥ法によりＡｌＧａ
ＩｎＡｓ系で構成される第１の半導体積層構造を成長
し、次いで、ＭＯＣＶＤ法によりＧａＩｎＡｓＰ系で構
成される第２の半導体積層構造を成長する工程を有する
ことを特徴とする請求項３記載の半導体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28526296A JPH10135512A (ja) | 1996-10-28 | 1996-10-28 | 半導体素子および半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28526296A JPH10135512A (ja) | 1996-10-28 | 1996-10-28 | 半導体素子および半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135512A true JPH10135512A (ja) | 1998-05-22 |
Family
ID=17689231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28526296A Pending JPH10135512A (ja) | 1996-10-28 | 1996-10-28 | 半導体素子および半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10135512A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026453A (ja) * | 2000-07-03 | 2002-01-25 | Mitsubishi Electric Corp | リッジ導波路型半導体レーザ及びその製造方法 |
| JP2003051644A (ja) * | 2001-08-02 | 2003-02-21 | Furukawa Electric Co Ltd:The | 半導体装置、半導体受光装置、半導体発光装置、半導体レーザ装置および面発光型半導体レーザ装置 |
-
1996
- 1996-10-28 JP JP28526296A patent/JPH10135512A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026453A (ja) * | 2000-07-03 | 2002-01-25 | Mitsubishi Electric Corp | リッジ導波路型半導体レーザ及びその製造方法 |
| JP2003051644A (ja) * | 2001-08-02 | 2003-02-21 | Furukawa Electric Co Ltd:The | 半導体装置、半導体受光装置、半導体発光装置、半導体レーザ装置および面発光型半導体レーザ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4425650A (en) | Buried heterostructure laser diode | |
| US5208821A (en) | Buried heterostructure lasers using MOCVD growth over patterned substrates | |
| JP2002531959A (ja) | 光電式デバイスのための化合物半導体構造 | |
| US20210408767A1 (en) | O-band silicon-based high-speed semiconductor laser diode for optical communication and its manufacturing method | |
| CN101685942A (zh) | InAsP/InGaAsP量子阱为有源层的垂直腔面发射激光器及方法 | |
| US6821801B1 (en) | Manufacturing method of semiconductor laser diode | |
| US7638792B2 (en) | Tunnel junction light emitting device | |
| JPH0575214A (ja) | 半導体装置 | |
| US5914496A (en) | Radiation emitting semiconductor diode of buried hetero type having confinement region of limited Al content between active layer and at least one inp cladding layer, and method of manufacturing same | |
| JP2937156B2 (ja) | 半導体レーザの製造方法 | |
| US5173913A (en) | Semiconductor laser | |
| JP2013229568A (ja) | 半導体光装置 | |
| JPH10135512A (ja) | 半導体素子および半導体素子の製造方法 | |
| JP2542570B2 (ja) | 光集積素子の製造方法 | |
| US20070127533A1 (en) | Long-wavelength vertical cavity surface emitting lasers having oxide aperture and method for manufacturing the same | |
| JP2661307B2 (ja) | 半導体レーザ | |
| US20050186798A1 (en) | Process for manufacturing semiconductor devices and related semiconductor device | |
| JPWO2004027950A1 (ja) | 半導体レーザ | |
| US6738405B1 (en) | Semiconductor laser | |
| JP2004221428A (ja) | 光半導体素子およびその製造方法 | |
| JPH04234188A (ja) | オプトエレクトロニック素子並びにレーザ及び光検出器製造へのその利用 | |
| JP4983791B2 (ja) | 光半導体素子 | |
| KR0130066B1 (ko) | 반도체 레이저 및 그 제조방법 | |
| JP3689733B2 (ja) | 半導体素子の製造方法 | |
| JPH0572118B2 (ja) |