JPH10135560A - Optical semiconductor device and its manufacture - Google Patents

Optical semiconductor device and its manufacture

Info

Publication number
JPH10135560A
JPH10135560A JP8285472A JP28547296A JPH10135560A JP H10135560 A JPH10135560 A JP H10135560A JP 8285472 A JP8285472 A JP 8285472A JP 28547296 A JP28547296 A JP 28547296A JP H10135560 A JPH10135560 A JP H10135560A
Authority
JP
Japan
Prior art keywords
layer
growth
semiconductor device
optical semiconductor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8285472A
Other languages
Japanese (ja)
Other versions
JP3022351B2 (en
Inventor
Takuo Morimoto
卓夫 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8285472A priority Critical patent/JP3022351B2/en
Publication of JPH10135560A publication Critical patent/JPH10135560A/en
Application granted granted Critical
Publication of JP3022351B2 publication Critical patent/JP3022351B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the controllability and evenness of the width of an active layer by forming a current block layer of an optical semiconductor which constricts the current injected into the active layer into the shape of a flat crystal face by selective growth. SOLUTION: An optical guide layer 110 is formed and is grown by a first MOVPE growth and a silicon oxide film is formed on the entire surface of the optical guide layer 110 to form a stripe geometry of 3μm. Nextly, the optical guide layer 110 is grown by a second MOVPE growth with a silicon oxide film 111 as a growth blocking mask and then a current block layer 112 and a protective layer 113 are selectively formed in this order. In this selective growth, only a very narrow region of the width of 3μm is prevented from growing and the growth occurs on a (100) plane and therefore, the growth is almost the same as the entire surface growth on a flat plane. By forming the current block layer by selective growth, the width of an arpature of the current block layer on the active layer can be formed with an accuracy of patterning a silicon dioxide film and thereby can be controlled extremely precisely. By this method, the controllability and evenness of the width of the active layer can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光半導体装置及び
その製造方法に関し、特に電流をブロックする構造を、
有機金属気相成長法により形成する、半導体レーザ、光
変調器、スポットサイズ変換素子などや、これらを集積
化した光半導体装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor device and a method of manufacturing the same, and more particularly, to a structure for blocking a current,
The present invention relates to a semiconductor laser, an optical modulator, a spot size conversion element, and the like formed by metal organic chemical vapor deposition, an optical semiconductor device in which these are integrated, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体レーザでは、SASレーザ(Se
lf−Aligned Structure Lase
r)と呼ばれる構造のレーザが広く用いられており、例
えば1989年、アプライド フィジックス レター、
第35巻、H.Nishi,et al.,“Self
−aligned structure InGaAs
P/InP DH lasers”,(Appl.Ph
ys.Lett.,35,232(1979)に記載の
ものをはじめとして、数多くの例がある。
2. Description of the Related Art As a semiconductor laser, a SAS laser (Se
If-Aligned Structure Race
Lasers having a structure called r) are widely used, for example, in 1989, Applied Physics Letter,
Volume 35, H.C. Nishi, et al. , “Self
-Aligned structure InGaAs
P / InP DH lasers ", (Appl. Ph.
ys. Lett. , 35, 232 (1979), including many examples.

【0003】このSASレーザ構造では、活性層はウェ
ハー全面に成長したままエッチングしないで用いるの
で、活性層にAlを含むレーザなどに適している。
In this SAS laser structure, the active layer is used without being etched while being grown on the entire surface of the wafer, so that it is suitable for a laser containing Al in the active layer.

【0004】以下、このSASレーザの製造方法につい
て、特開平5−299767号公報の内容に沿って、図
面を参照して詳細に説明する。
Hereinafter, a method of manufacturing the SAS laser will be described in detail with reference to the drawings in accordance with the contents of Japanese Patent Application Laid-Open No. 5-299767.

【0005】図9はこの種の従来のSASレーザの横断
面図である。
FIG. 9 is a cross-sectional view of a conventional SAS laser of this type.

【0006】この製造方法においては、GaAs、In
GaAlPのエピタキシャル成長は、有機金属気相成長
法(以下、MOVPEと略記)で行う。MOVPEの原
料ガスは、トリメチルインジウム(以下、TMI)、ト
リメチルガリウム(以下、TMG)、トリメチルアルミ
ニウム(以下、TMAl)、アルシン(以下、As
3 )、フォスフィン(以下、PH3 )を用い、有機金
属は、水素のバブリングにより供給する。不純物ドーピ
ングについては、適宜、ジシラン(以下、Si
2 6 )、ジメチルジンク(以下、DMZn)を水素で
希釈したガスを用いる。
In this manufacturing method, GaAs, In
The epitaxial growth of GaAlP is performed by metal organic chemical vapor deposition (hereinafter abbreviated as MOVPE). The source gases of MOVPE are trimethylindium (hereinafter, TMI), trimethylgallium (hereinafter, TMG), trimethylaluminum (hereinafter, TMAl), arsine (hereinafter, As)
H 3 ) and phosphine (hereinafter, PH 3 ), and the organic metal is supplied by bubbling hydrogen. Regarding impurity doping, disilane (hereinafter referred to as Si
2 H 6 ) and a gas obtained by diluting dimethyl zinc (hereinafter, DMZn) with hydrogen is used.

【0007】まず、表面の面方位が(100)のn型G
aAs基板101上に、n−GaAsバッファー層10
2を1μm成長した後、n−In0.48(Ga0.6 Al
0.4 0.52Pクラッド層203を1μm、In0.48(G
1-x Alx 0.52P層からなる活性層204、In
0.48(Ga0.6 Al0.4 0.52P第1光ガイド層209
を150nm、p−In0.48Ga0.52P第2光ガイド層
210を10nm成長する。
First, an n-type G having a surface orientation of (100)
An n-GaAs buffer layer 10 is formed on an aAs substrate 101.
2 was grown 1 μm, and then n-In 0.48 (Ga 0.6 Al
0.4 ) 0.52 P cladding layer 203 of 1 μm, In 0.48 (G
a 1-x Al x ) 0.52 Active layer 204 composed of P layer, In
0.48 (Ga 0.6 Al 0.4 ) 0.52 P first optical guide layer 209
Is grown to 150 nm, and the p-In 0.48 Ga 0.52 P second light guide layer 210 is grown to 10 nm.

【0008】引き続き、n−In0.48(Ga0.3 Al
0.7 0.52P電流ブロック層212を1μm、p−In
0.48Ga0.52P保護層113を10nm成長する。この
p−In0.48Ga0.52P保護層113は、n−In0.48
(Ga0.3 Al0.7 0.52P電流ブロック層212の上
部表面が後の工程で大気中で酸化されるのを防ぐ機能を
持つ。
Subsequently, n-In 0.48 (Ga 0.3 Al
0.7 ) 0.52 P current blocking layer 212 is 1 μm, p-In
A 0.48 Ga 0.52 P protective layer 113 is grown to a thickness of 10 nm. The p-In 0.48 Ga 0.52 P protective layer 113 is formed of n-In 0.48
(Ga 0.3 Al 0.7 ) 0.52 has a function of preventing the upper surface of the P current block layer 212 from being oxidized in the air in a later step.

【0009】次に、シリコン酸化膜を全面に形成し、さ
らにその上にレジストを塗布する。フォトリソグラフィ
法によりレジストをストライプ状にパターニングし、バ
ッファード弗酸により、シリコン酸化膜をエッチングし
て開口する。このストライプ状に開口したシリコン酸化
膜をマスクとして、p−In0.48Ga0.52P保護層11
3、および、n−In0.48(Ga0.3 Al0.7 0.52
電流ブロック層212をエッチングして除去し、ストラ
イプ状の溝を形成する。エッチャントは、InGaPと
InGaAlPとで、選択性のあるものを用い、p−I
0.48Ga0.52P第2光ガイド層210はエッチングス
トッパ層として機能する。
Next, a silicon oxide film is formed on the entire surface, and a resist is applied thereon. The resist is patterned into stripes by photolithography, and the silicon oxide film is etched with buffered hydrofluoric acid to form openings. Using the silicon oxide film opened in a stripe shape as a mask, the p-In 0.48 Ga 0.52 P protective layer 11 is used.
3, and n-In 0.48 (Ga 0.3 Al 0.7 ) 0.52 P
The current block layer 212 is removed by etching to form a stripe-shaped groove. The etchant used was InGaP and InGaAlP with selectivity, and the p-I
The n 0.48 Ga 0.52 P second light guide layer 210 functions as an etching stopper layer.

【0010】次に、二酸化シリコン膜を除去後、p−I
0.48(Ga0.6 Al0.4 0.52Pクラッド層214を
前記ストライプ状の溝に埋込成長し、続いて、p+ −G
aAsコンタクト層115を成長する。
Next, after removing the silicon dioxide film, pI
An n 0.48 (Ga 0.6 Al 0.4 ) 0.52 P clad layer 214 is buried and grown in the stripe-shaped groove, and then p + -G
The aAs contact layer 115 is grown.

【0011】次に、表面電極16を蒸着法またはスパッ
タ法で形成する。続いて、ウェハーの厚さを100μm
程度に薄くする裏面研磨を行い、その後裏面電極17を
全面形成する。
Next, the surface electrode 16 is formed by a vapor deposition method or a sputtering method. Subsequently, the thickness of the wafer is set to 100 μm.
The back surface is polished to a thickness as small as possible, and then the back surface electrode 17 is formed on the entire surface.

【0012】このウェハーを共振器長300μm長に劈
開し、30%の反射率の前端面(出射面)コーティング
膜を施し、90%の反射率の後端面コーティング膜を形
成すれば、閾値電流20mA、スロープ効率0.7W/
Aの赤色半導体レーザ素子が得られる。ここでスロープ
効率は、発振後の注入電流に対する前端面から光出力の
増加率で定義される。
If this wafer is cleaved to a cavity length of 300 μm, a front end face (emission face) coating film having a reflectance of 30% is applied, and a rear end face coating film having a reflectance of 90% is formed, a threshold current of 20 mA is obtained. , Slope efficiency 0.7W /
The red semiconductor laser device of A is obtained. Here, the slope efficiency is defined by the increase rate of the light output from the front end face with respect to the injection current after oscillation.

【0013】一方、図10は、中村らの1996年(平
成8年)春季 第43回応用物理学講演会 講演予稿集
27p−C−3で述べられている、0.98μm帯の
光で発振する埋込型半導体レーザの例である。この場合
は、半導体をウェットエッチングした後に、InGaP
混晶をブロック層として埋込成長する製造方法をとって
いるため、InGaPブロック層に著しい組成不均一が
生じ、その結果、格子定数の大きな不整合が生じて、素
子の劣化の原因となる。組成不均一が生じるのは、ウェ
ットエッチングで溝を形成した場合は、溝内に特定の結
晶面ができずあらゆる結晶方位が混在しているためであ
る。
On the other hand, FIG. 10 shows the oscillation of light in the 0.98 μm band described in Nakamura et al.'S 27th p. 1 is an example of a buried semiconductor laser. In this case, after the semiconductor is wet-etched, InGaP
Since the manufacturing method of burying and growing the mixed crystal as a block layer is employed, the composition of the InGaP block layer is remarkably non-uniform, and as a result, a large mismatch of the lattice constant occurs, which causes deterioration of the device. The non-uniform composition occurs because when a groove is formed by wet etching, a specific crystal plane is not formed in the groove and all crystal orientations are mixed.

【0014】このように、AlGaAsのように組成の
不均一が生じても格子不整合が起こらないような混晶を
埋込層に用いる場合を除いて、混晶をブロック層とする
半導体レーザは、ブロック層そのものを埋め込み成長す
るような構造は製造が難しい。
As described above, a semiconductor laser using a mixed crystal as a block layer is not used except for a case where a mixed crystal that does not cause lattice mismatch even if the composition becomes non-uniform is used for the buried layer, such as AlGaAs. It is difficult to manufacture a structure in which the block layer itself is buried and grown.

【0015】しかしながら、ブロック層の電流阻止能力
は、ブロック層の半導体のバンドギャップを大きくする
方が高くなり、低いリーク電流が得られる。また、光の
活性領域への閉じ込めを考えたときは、ブロック層の屈
折率を適切な値にすることがレーザ特性の向上に有効で
ある。こうした観点からブロック層に各種の混晶を用い
られるようにすることが切望されてきたところである。
SASレーザは、前述の通り、ブロック層が平坦面上に
形成される構造なのでたとえブロック層として混晶を採
用しても前述の埋込型レーザの場合のような格子不整合
の問題は生じない利点を有している。
However, the current blocking capability of the block layer increases as the band gap of the semiconductor in the block layer increases, and a low leakage current can be obtained. Further, when considering confinement of light in the active region, setting the refractive index of the block layer to an appropriate value is effective for improving laser characteristics. From such a point of view, it has been eager to use various mixed crystals for the block layer.
As described above, since the SAS laser has a structure in which the block layer is formed on a flat surface, even if a mixed crystal is used as the block layer, the problem of lattice mismatch as in the case of the above-described embedded laser does not occur. Has advantages.

【0016】[0016]

【発明が解決しようとする課題】しかしながら、従来の
SASレーザの製造方法には以下のような問題があっ
た。
However, the conventional SAS laser manufacturing method has the following problems.

【0017】第1の問題点は、従来の技術において、ブ
ロック層除去後に露出される溝底部の幅、即ちブロック
層が除去された部分の下部に位置する活性層の幅を、再
現性良く、また均一性とも良く、制御して得るのが困難
なことである。その理由は、結晶成長されたブロック層
の層厚のウェハー面内のばらつき、および、ブロック層
をエッチングする際のオーバーエッチの程度により、ブ
ロック層のエッチング抜け幅がばらつくからである。S
ASレーザではこの溝底部の幅が半導体レーザの注入電
流密度、光閉じ込めにとって重要な実効的な活性層幅を
規定するため、閾値電流、スロープ効率などの光出力特
性の再現性、均一性、制御性が悪くなる。
The first problem is that, in the prior art, the width of the bottom of the groove exposed after the removal of the block layer, that is, the width of the active layer located below the portion where the block layer is removed, is reproducible. In addition, the uniformity is good, and it is difficult to obtain by controlling. The reason for this is that the etching width of the block layer varies depending on the variation in the thickness of the layer of the crystal-grown block layer in the wafer surface and the degree of overetching when etching the block layer. S
In AS lasers, the width of the groove bottom defines the injection current density of the semiconductor laser and the effective active layer width that is important for optical confinement. Therefore, the reproducibility, uniformity, and control of optical output characteristics such as threshold current and slope efficiency are controlled. Worse.

【0018】第2の問題点は、Alを含むブロック層の
結晶をウェットエッチングするときに、ブロック層の結
晶を大気に露出するため、この上にできる再成長界面の
結晶性が悪くなり、半導体レーザの光出力特性の劣化、
信頼性の悪化をまねくという点である。
The second problem is that when the crystal of the block layer containing Al is wet-etched, the crystal of the block layer is exposed to the atmosphere. Degradation of laser light output characteristics,
The point is that it leads to deterioration of reliability.

【0019】その理由は、Alと酸素は結合しやすく、
酸化したAlがあるブロック層上にクラッド層を成長し
ても、酸化されたAlの部分から結晶欠陥が発生するた
めである。従って、Alを含む混晶をブロック層として
採用することは困難で、従来のSASレーザはAlを含
む混晶をブロック層とする構造は、歩留り良く量産でき
ないという問題がある。
The reason is that Al and oxygen are easily bonded,
This is because even if a clad layer is grown on a block layer having oxidized Al, crystal defects are generated from the oxidized Al. Therefore, it is difficult to employ a mixed crystal containing Al as a block layer, and a conventional SAS laser has a problem that a structure using a mixed crystal containing Al as a block layer cannot be mass-produced with high yield.

【0020】本発明の目的は、混晶をブロック層とする
SAS構造半導体レーザの製造において、活性層幅の制
御性、均一性、再現性を向上させ、量産する上で、平均
的に、低閾値電流化、高スロープ効率化を実現させるこ
とにある。
An object of the present invention is to improve the controllability, uniformity, and reproducibility of the width of an active layer in the manufacture of a semiconductor laser having a SAS structure using a mixed crystal as a block layer. It is to realize a threshold current and a high slope efficiency.

【0021】本発明の他の目的は、ブロック層混晶中の
Alの酸化を防止した信頼性の向上した構造の半導体レ
ーザを提供することにある。
Another object of the present invention is to provide a semiconductor laser having a highly reliable structure in which oxidation of Al in a mixed crystal of a block layer is prevented.

【0022】[0022]

【課題を解決するための手段】本発明の光半導体装置の
製造方法は、活性層に注入する電流を狭窄する電流ブロ
ック層を有する光半導体装置の製造方法において、前記
電流ブロック層を選択成長により平坦な結晶面上に形成
する工程を含むことを特徴とするものである。
According to a method of manufacturing an optical semiconductor device of the present invention, there is provided a method of manufacturing an optical semiconductor device having a current blocking layer for narrowing a current injected into an active layer, wherein the current blocking layer is selectively grown. It is characterized by including a step of forming on a flat crystal face.

【0023】他の本発明の光半導体装置の製造方法は、
活性層に注入する電流を狭窄する電流ブロック層を有す
る光半導体装置の製造方法において、平坦な結晶面上に
成長阻止マスクを設ける工程と、前記成長阻止マスクを
形成した平坦な結晶面上に有機金属気相成長法により選
択成長を行い前記電流ブロック層を形成する工程とを含
むことを特徴とする。
Another method for manufacturing an optical semiconductor device according to the present invention is as follows.
In a method of manufacturing an optical semiconductor device having a current blocking layer for confining a current injected into an active layer, a step of providing a growth inhibition mask on a flat crystal face, and an step of forming an organic layer on the flat crystal face on which the growth inhibition mask is formed. Forming the current block layer by performing selective growth by a metal vapor phase epitaxy method.

【0024】さらに具体的には、第1導電型の半導体基
板上に第1導電型のクラッド層と、活性層と、前記活性
層より禁制帯幅が大きく屈折率が小さい第2導電型の光
ガイド層とを順次成長する工程と、前記光ガイド層上に
光の導波方向にストライプ状に延伸した成長阻止マスク
を形成する工程と、前記成長阻止マスクを形成した前記
光ガイド層上に第1導電型の電流ブロック層を選択成長
する工程と、前記電流ブロック層と前記成長阻止マスク
で覆われていた前記光ガイド層の上に第2導電型のクラ
ッド層を成長する工程とを含むことを特徴とする光半導
体装置の製造方法である。ここにおいて、本発明は、前
記第1導電型の電流ブロック層の露出した表面上に、第
2導電型の保護層を選択成長する工程をさらに含む光半
導体装置の製造方法も提供するものである。
More specifically, a first conductive type clad layer, an active layer, and a second conductive type light having a larger forbidden band width and a smaller refractive index than the active layer are formed on a first conductive type semiconductor substrate. A step of sequentially growing a guide layer, a step of forming a growth inhibition mask extending in a stripe shape in a light guiding direction on the light guide layer, and a step of forming a growth inhibition mask on the light guide layer on which the growth inhibition mask is formed. Selectively growing a current blocking layer of one conductivity type, and growing a cladding layer of a second conductivity type on the light guide layer covered with the current blocking layer and the growth blocking mask. A method for manufacturing an optical semiconductor device characterized by the following. Here, the present invention also provides a method for manufacturing an optical semiconductor device, further comprising a step of selectively growing a second conductive type protective layer on the exposed surface of the first conductive type current blocking layer. .

【0025】また、前記電流ブロック層がアルミニウム
を含む化合物半導体結晶であり、前記保護層がアルミニ
ウムを含まない化合物半導体結晶であること、さらに
は、前記アルミニウムを含まない化合物半導体結晶が3
元以上の混晶であることを特徴とする光半導体装置の製
造方法をも提供するものである。
Further, the current blocking layer is a compound semiconductor crystal containing aluminum, and the protective layer is a compound semiconductor crystal not containing aluminum.
Another object of the present invention is to provide a method of manufacturing an optical semiconductor device characterized by being a mixed crystal of the original or more.

【0026】また別の本発明は、活性層に注入する電流
を狭窄する電流ブロック層を有する光半導体装置の製造
方法において、平坦な結晶面上に光の導波方向に沿って
幅を変化させたストライプ状の成長阻止マスクを設ける
工程と、前記成長阻止マスクを形成した平坦な結晶面上
に有機金属気相成長法により選択成長を行い前記電流ブ
ロック層を形成する工程とを含むことを特徴とする。
According to another aspect of the present invention, there is provided a method of manufacturing an optical semiconductor device having a current blocking layer for narrowing a current injected into an active layer, wherein the width is changed along a light guiding direction on a flat crystal plane. Providing a growth-blocking mask having a striped shape, and forming the current block layer by performing selective growth on the flat crystal face on which the growth-blocking mask is formed by metal organic chemical vapor deposition. And

【0027】ここにおいて、前記成長阻止マスクのスト
ライプ幅が小さい部分に光の出射端面を形成する工程を
含む光半導体装置の製造方法、前記光半導体装置はII
I−V族化合物半導体もしくはII−VI族化合物半導
体からなることを特徴とする光半導体装置の製造方法、
前記成長阻止マスクは、誘電体膜からなることを特徴と
する光半導体装置の製造方法をも提供する。
Here, a method of manufacturing an optical semiconductor device including a step of forming a light-emitting end face in a portion where the stripe width of the growth blocking mask is small, wherein the optical semiconductor device is II.
A method for manufacturing an optical semiconductor device, comprising a group IV-compound semiconductor or a group II-VI compound semiconductor;
The method for manufacturing an optical semiconductor device, wherein the growth prevention mask is made of a dielectric film is also provided.

【0028】また、本発明の光半導体装置は、第1導電
型の半導体基板上に順次積層された第1導電型のクラッ
ド層と活性層と前記活性層より禁制帯幅が大きく屈折率
が小さい第2導電型の光ガイド層と第1導電型の電流ブ
ロック層とを有しており、前記電流ブロック層に光の導
波方向に延伸し、かつ、前記電流ブロック層の上面から
前記光ガイド層まで達する深さの溝が設けられており、
前記電流ブロック層の上面及び前記溝の側面に第2導電
型の保護層を、前記溝の底面と前記保護層の上全面に第
2導電型のクラッド層を有することを特徴とする。
Further, in the optical semiconductor device of the present invention, the first conductive type cladding layer, the active layer and the active layer, which are sequentially laminated on the first conductive type semiconductor substrate, have a larger forbidden band width and a smaller refractive index than the active layer. A light guide layer of the second conductivity type and a current blocking layer of the first conductivity type, the light guiding layer extending in the light guiding direction on the current blocking layer, and the light guide layer extending from the upper surface of the current blocking layer. There is a groove with a depth that reaches the layer,
A second conductive type protective layer may be provided on an upper surface of the current blocking layer and a side surface of the groove, and a second conductive type clad layer may be provided on a bottom surface of the groove and an entire upper surface of the protective layer.

【0029】また、前記電流ブロック層がアルミニウム
を含む化合物半導体混晶であり、前記保護層が、アルミ
ニウムを含まない化合物半導体混晶である場合にはさら
に好ましい光半導体装置が得られる。また、前記溝の幅
が光の導波方向に沿って変化していることを特徴とする
光半導体装置。あるいは、前記溝の幅が光の出射端面に
おいて他の端面における幅に比べて小さいことを特徴と
する光半導体装置が得られる。
Further, when the current blocking layer is a compound semiconductor mixed crystal containing aluminum and the protective layer is a compound semiconductor mixed crystal containing no aluminum, a more preferable optical semiconductor device is obtained. The optical semiconductor device is characterized in that the width of the groove changes along the light guiding direction. Alternatively, an optical semiconductor device is obtained in which the width of the groove is smaller at the light emitting end face than at the other end face.

【0030】電流ブロック層を選択成長により形成する
手法を用いると、活性層上の電流ブロック層の開口幅
は、二酸化シリコン膜をパターニングする精度で形成で
きるため、極めて精密に制御できる。このため、実効的
な活性層幅の作製を、優れた制御性、均一性、再現性で
実現することができる。
When the method of forming the current block layer by selective growth is used, the opening width of the current block layer on the active layer can be formed with high precision for patterning the silicon dioxide film, so that it can be controlled very precisely. For this reason, effective production of the active layer width can be realized with excellent controllability, uniformity, and reproducibility.

【0031】また、選択成長を(100)面上で行い、
また、成長阻止される部分が、1μmから6μmと極め
て狭いため、混晶を電流ブロック層としている場合も、
組成の面内での乱れ、ばらつきは、格子不整をもたらす
ほどにならない。従って、GaAs基板上のInGa
P、AlGaInPや、InP基板上のAlInAsの
ように、比較的バンドギャップの大きい混晶を電流ブロ
ック層として用いることができ、電流ブロック効果を高
めることができる。また、混晶の組成比を自由に選ぶこ
とにより、導波光の屈折率閉じ込めを最適に設計でき
る。
Further, selective growth is performed on the (100) plane,
In addition, since the portion where growth is prevented is extremely narrow from 1 μm to 6 μm, even when the mixed crystal is used as the current blocking layer,
In-plane turbulence and variation in composition do not result in lattice irregularities. Therefore, InGa on a GaAs substrate
A mixed crystal having a relatively large band gap, such as P, AlGaInP, or AlInAs on an InP substrate, can be used as the current blocking layer, and the current blocking effect can be enhanced. Further, by freely selecting the composition ratio of the mixed crystal, the confinement of the refractive index of the guided light can be optimally designed.

【0032】また、電流ブロック層をエッチングするこ
とが無いので、Alを含む電流ブロック層であっても、
選択成長の最後に、保護層を成長すれば、ブロック層の
側面も覆われAlが結晶表面に露出して、再成長界面の
結晶性が損なわれることもない。
Further, since the current block layer is not etched, even if the current block layer contains Al,
If the protective layer is grown at the end of the selective growth, the side surface of the block layer is also covered and Al is exposed on the crystal surface, and the crystallinity of the regrowth interface is not impaired.

【0033】以上により、閾値電流の低減、スロープ効
率の向上、最大光出力の向上、温度特性の向上、信頼性
の向上が達成されたSASレーザが得られる。
As described above, a SAS laser having a reduced threshold current, improved slope efficiency, improved maximum light output, improved temperature characteristics, and improved reliability can be obtained.

【0034】[0034]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0035】図1は、本発明の半導体レーザ構造と製造
方法を簡略に示した図である。
FIG. 1 is a diagram schematically showing a semiconductor laser structure and a manufacturing method according to the present invention.

【0036】図1(A)を参照すると、まず、(10
0)面方位の一導電型半導体基板1上に、順次、一導電
型のバッファー層2、一導電型のクラッド層3、SCH
−歪MQW層4、他の導電型の第2光ガイド層9を全面
成長する。ここでMQWは、多重量子井戸(Multi
−Quantum Well)、SCHは、Separ
ate Confinement Heterostr
uctureの略である。SCH構造は光を閉じ込める
屈折率導波機能を有している。次に、フォトリソグラフ
ィ法により、誘電体膜11をストライプ状に幅1〜6μ
mで形成する。これを成長阻止マスクとして、一導電型
電流ブロック層12を0.4μm〜2μm厚、他の導電
型の保護層13を10nm以上、選択成長する。
Referring to FIG. 1A, first, (10)
0) One conductivity type buffer layer 2, one conductivity type cladding layer 3, SCH
Growing the entire surface of the strained MQW layer 4 and the second light guide layer 9 of another conductivity type; Here, MQW is a multiple quantum well (Multi).
-Quantum Well), SCH is Separ
ate Definition Heterostr
This is an abbreviation for "acture." The SCH structure has a refractive index guiding function to confine light. Next, by photolithography, the dielectric film 11 is striped in a width of 1 to 6 μm.
m. Using this as a growth inhibiting mask, the current blocking layer 12 of one conductivity type is selectively grown to a thickness of 0.4 μm to 2 μm, and the protective layer 13 of another conductivity type is selectively grown to a thickness of 10 nm or more.

【0037】次に、誘電体膜11を除去後、他導電型の
クラッド埋込層14、他導電型のコンタクト層15を結
晶成長して図1(B)に示すSASレーザ構造を得る。
Next, after the dielectric film 11 is removed, the other conductive type clad burying layer 14 and the other conductive type contact layer 15 are crystal-grown to obtain the SAS laser structure shown in FIG.

【0038】最後に、表面電極16を形成し、続いて、
裏面研磨を行い、ウェハーの厚さを100μmとした
後、裏面電極17を全面に形成する。
Finally, a surface electrode 16 is formed.
After the back surface is polished to reduce the thickness of the wafer to 100 μm, a back electrode 17 is formed on the entire surface.

【0039】以上の実施の形態において、半導体結晶と
しては、III族がIn、Ga、Alのいずれか1個ま
たは複数と、V族がAs、Pのいずれかまたは両方から
なる、III−V族化合物半導体結晶に適用できる。
In the above-described embodiment, the semiconductor crystal includes a group III-V group composed of one or more of In, Ga, and Al and a group V composed of one or both of As and P. Applicable to compound semiconductor crystals.

【0040】[0040]

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0041】図2は本発明の光半導体装置の一実施例を
説明するための断面図であり、SASレーザの実施例を
示している。面方位(100)面のn型GaAs基板1
01上全面にn−GaAsバッファー層102を0.5
μm、n−Al0.33Ga0.67Asクラッド層103を2
μm、SCH−歪MQW層4を67nm、p−In0.48
Ga0.52P光ガイド層110を50nm形成した。図6
はSCH−歪MQW層4とその周辺のバンド図である。
この例では、6nmの厚さの1.7%圧縮歪In0.24
0.76Asウェル層106を2層有し、その間にGaA
sバリア層107を5nm配している。また、光閉じ込
め、キャリア閉じ込めのために、歪MQWをはさんで、
n−GaAsガイド層105と、GaAsガイド層10
8が、5nmずつ、さらにn側にn−In0.48Ga0.52
P光ガイド層109が40nmある。このSCH−歪M
QW層4は0.98μmの波長で発振するレーザ活性層
となる。
FIG. 2 is a sectional view for explaining one embodiment of the optical semiconductor device of the present invention, and shows an embodiment of a SAS laser. N-type GaAs substrate 1 with (100) plane orientation
01 on the entire surface of the n-GaAs buffer layer 102
μm, n-Al 0.33 Ga 0.67 As clad layer 103
μm, SCH-strained MQW layer 4 is 67 nm, p-In 0.48
A Ga 0.52 P light guide layer 110 was formed to a thickness of 50 nm. FIG.
FIG. 4 is a band diagram of the SCH-strained MQW layer 4 and its periphery.
In this example, a 6% thick 1.7% compressive strain In 0.24 G
a 0.76 As well layer 106 having two layers,
The s barrier layer 107 is provided with a thickness of 5 nm. Also, in order to confine the light and the carrier, sandwich the strain MQW.
n-GaAs guide layer 105 and GaAs guide layer 10
8 is 5 nm each, and n-In 0.48 Ga 0.52
The P light guide layer 109 has a thickness of 40 nm. This SCH-strain M
The QW layer 4 becomes a laser active layer oscillating at a wavelength of 0.98 μm.

【0042】p−In0.48Ga0.52P光ガイド層110
は平坦であり、その上には、3μmの間隔を開けて、n
−In0.48Ga0.52P電流ブロック層112が厚さ1.
4μm、p−In0.48Ga0.52P保護層113が厚さ
0.15μm、両側に配置され、それらの上を覆う形
で、p−Al0.33Ga0.67Asクラッド埋込層114、
その上部にp+ −GaAsコンタクト層115が0.4
μmある。3μmの間隔で隔てられた電流ブロック層1
12の側面は、p−InGaP保護層113で覆われて
いる。
P-In 0.48 Ga 0.52 P light guide layer 110
Is flat, on which is spaced 3 μm, and n
-In 0.48 Ga 0.52 P current blocking layer 112 has a thickness of 1.
4 μm, p-In 0.48 Ga 0.52 P protective layer 113 having a thickness of 0.15 μm, disposed on both sides, and covering them, p-Al 0.33 Ga 0.67 As clad buried layer 114;
The p + -GaAs contact layer 115 has a thickness of 0.4
μm. Current blocking layers 1 separated by 3 μm
12 is covered with a p-InGaP protective layer 113.

【0043】更に、上面を全面覆う表面電極116と、
n型GaAs基板101の下に、裏面電極117がある
構成となっている。
Further, a surface electrode 116 covering the entire upper surface;
Under the n-type GaAs substrate 101, a back electrode 117 is provided.

【0044】次に、本発明の一実施例として、製造方法
について、図3、図4、図5を参照して詳細に説明す
る。
Next, as an embodiment of the present invention, a manufacturing method will be described in detail with reference to FIGS. 3, 4, and 5. FIG.

【0045】図3を参照すると、まず最初に、表面の面
方位が(100)面のn型GaAs基板101の上に、
MOVPE法により、全面にn−GaAsバッファー層
102を0.5μm、n−Al0.33Ga0.67Asクラッ
ド層103を2μm、SCH−歪MQW層4を67n
m、p−In0.48Ga0.52P光ガイド層110を50n
m、順次成長する第1のMOVPE成長を行う。この中
のSCH−歪MQW層4は、図6のバンド図のように、
n−In0.48Ga0.52P光ガイド層109を40nm、
n−GaAsガイド層105を5nm、5nmの厚さの
GaAsバリア層107を挟んで2層の厚さ6nmの
1.7%圧縮歪In0.24Ga0.76Asウェル層106、
GaAsガイド層108を5nm、順次成長する。
Referring to FIG. 3, first, on a n-type GaAs substrate 101 having a (100) plane orientation,
By the MOVPE method, the entire surface of the n-GaAs buffer layer 102 is 0.5 μm, the n-Al 0.33 Ga 0.67 As clad layer 103 is 2 μm, and the SCH-strained MQW layer 4 is 67 n.
m, p-In 0.48 Ga 0.52 P light guide layer 110 is 50 n
m, a first MOVPE growth that grows sequentially. The SCH-strained MQW layer 4 therein has, as shown in the band diagram of FIG.
The n-In 0.48 Ga 0.52 P light guide layer 109 has a thickness of 40 nm,
An n-GaAs guide layer 105 is sandwiched between a 5 nm-thick and 5 nm-thick GaAs barrier layer 107, and is a 6-nm thick 1.7% compressive strain In 0.24 Ga 0.76 As well layer 106.
A GaAs guide layer 108 is sequentially grown to a thickness of 5 nm.

【0046】MOVPEのIII族の原料ガスは、TM
I、TMGであり、V族の原料ガスは、AsH3 とPH
3 である。不純物ドーピングについては、適宜、Si2
6、DMZnガスを用いる。
The source gas of Group III of MOVPE is TM
I and TMG, and the group V source gases are AsH 3 and PH
3 Regarding the impurity doping, the Si 2
H 6 and DMZn gas are used.

【0047】p−In0.48Ga0.52P光ガイド層110
を成長して、第1のMOVPE成長が終わった後、シリ
コン酸化膜を150nmの厚さで全面形成し、フォトリ
ソグラフィとドライエッチングにより、3μm幅のスト
ライプ形状とする。シリコン酸化膜の代りにシリコン窒
化膜を用いても良い。
P-In 0.48 Ga 0.52 P light guide layer 110
After the first MOVPE growth is completed, a silicon oxide film is formed on the entire surface with a thickness of 150 nm, and is formed into a stripe shape with a width of 3 μm by photolithography and dry etching. A silicon nitride film may be used in place of the silicon oxide film.

【0048】このシリコン酸化膜111を成長阻止マス
クとして、第2のMOVPE成長が行われる。図4のよ
うに、n−In0.48Ga0.52P電流ブロック層112を
1.4μm、p−In0.48Ga0.52P保護層113を
0.2μm順次選択成長する。p−In0.48Ga0.52
保護層113は、再成長界面にpn接合が形成されるこ
とを回避するために挿入する。
Using this silicon oxide film 111 as a growth inhibiting mask, a second MOVPE growth is performed. As shown in FIG. 4, the n-In 0.48 Ga 0.52 P current blocking layer 112 is selectively grown to 1.4 μm, and the p-In 0.48 Ga 0.52 P protection layer 113 is sequentially grown to 0.2 μm. p-In 0.48 Ga 0.52 P
The protective layer 113 is inserted to avoid forming a pn junction at the regrowth interface.

【0049】この選択成長は、3μm幅という非常に狭
い領域のみ成長を阻止し、かつ、(100)面上の成長
であるため、平坦面上の全面成長とほとんど同様に成長
することができる。ストライプの方向を[011]方向
としたときは、この選択成長の側面は、斜めに傾いた
(111)B面となる。
In this selective growth, growth is prevented only in a very narrow region of 3 μm width, and since the growth is on the (100) plane, the growth can be performed almost in the same manner as the entire growth on the flat surface. When the direction of the stripe is the [011] direction, the side surface of this selective growth is a (111) B surface that is obliquely inclined.

【0050】この選択成長の後、図5のように、シリコ
ン酸化膜111をバッファード弗酸等により除去し、上
部を埋め込む形で、p−Al0.33Ga0.67Asクラッド
埋込層114、その上部にp+ −GaAsコンタクト層
115を0.4μm成長する。
After the selective growth, as shown in FIG. 5, the silicon oxide film 111 is removed with buffered hydrofluoric acid or the like, and the upper portion is buried to form a p-Al 0.33 Ga 0.67 As cladding buried layer 114 and an upper portion thereof. Then, ap + -GaAs contact layer 115 is grown to 0.4 μm.

【0051】更に、上面を全面おおう表面電極116を
蒸着法やスパッタ法で形成して、100μm厚さに裏面
研磨を行い、n型GaAs基板101の下に、裏面電極
117を全面形成する。
Further, a front surface electrode 116 covering the entire upper surface is formed by vapor deposition or sputtering, and the rear surface is polished to a thickness of 100 μm to form a rear surface electrode 117 under the n-type GaAs substrate 101.

【0052】このウェハーを共振器長500μm長に劈
開し、6%の反射率の前端面コーティング膜を施し、9
0%の反射率の後端面コーティング膜を形成して、光出
力特性を評価すると、閾値電流10mA、スロープ効率
1.0W/Aの半導体レーザが得られた。
This wafer was cleaved to a cavity length of 500 μm, and a front end face coating film having a reflectance of 6% was applied.
When a rear end face coating film having a reflectance of 0% was formed and the light output characteristics were evaluated, a semiconductor laser having a threshold current of 10 mA and a slope efficiency of 1.0 W / A was obtained.

【0053】また、p−In0.48Ga0.52P光ガイド層
110は、GaAsに格子整合するInGaAsP4元
混晶とすることもできる。図6で示したように、p−I
0.48Ga0.52P光ガイド層110は正孔の注入にとっ
て、障壁として作用するので、これをInGaAsPと
することによって、解消することができる。
Further, the p-In 0.48 Ga 0.52 P light guide layer 110 may be made of InGaAsP quaternary mixed crystal lattice-matched to GaAs. As shown in FIG.
Since the n 0.48 Ga 0.52 P light guide layer 110 functions as a barrier for hole injection, this can be eliminated by using InGaAsP.

【0054】また、以上の実施例では、発振波長が0.
98μm帯の半導体レーザにおいて、ブロック層にIn
GaP系を用いる場合を述べたが、InGaAsP/I
nP系の1.3〜1.6μm帯の半導体レーザで、In
GaAlAsまたは、InAlAsをブロック層とし
て、用いる場合にも適用できる。InAlAs混晶をブ
ロック層として用いるときの利点は、InGaAsP/
InPに対して、伝導帯のバンド不連続が大きいため、
有効質量の軽い電子を効果的にブロックすることができ
る点である。
Further, in the above embodiment, the oscillation wavelength is set to 0.1.
In a 98 μm band semiconductor laser, In
Although the case of using the GaP system has been described, InGaAsP / I
1.3-1.6 μm band nP-based semiconductor laser, In
The present invention can be applied to a case where GaAlAs or InAlAs is used as a block layer. The advantage of using the InAlAs mixed crystal as the block layer is that InGaAsP /
Since the band discontinuity of the conduction band is larger than that of InP,
The point is that electrons having a small effective mass can be effectively blocked.

【0055】次に、本発明の第2の実施例について図7
を参照して説明する。
Next, a second embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIG.

【0056】第2の実施例は、第1の実施例をスポット
サイズ変換素子に適用したものである。図7は、このス
ポットサイズ変換素子の製造工程の途中の段階を示した
斜視図である。
The second embodiment is obtained by applying the first embodiment to a spot size conversion element. FIG. 7 is a perspective view showing a stage during the manufacturing process of the spot size conversion element.

【0057】レーザ光と光ファイバとの光結合効率を高
めるためには、低放射角のレーザが有効であり、そのた
めには、光の閉じ込めを共振器方向で変化させたスポッ
トサイズ変換素子が用いられる。この時、実効的な活性
層幅を、例えば0.4μm程度まで、狭めることが必要
であるが、このように狭い幅の溝をエッチングで形成す
るのは、制御性が全く不十分で、事実上、生産するのは
不可能と言ってよい。しかし、選択成長で作製するので
あれば、成長阻止マスクのパターニングの問題に帰着す
るため、なんら問題なく生産することが可能となる。
In order to enhance the optical coupling efficiency between the laser beam and the optical fiber, a laser having a low radiation angle is effective. For that purpose, a spot size conversion element in which light confinement is changed in the direction of the resonator is used. Can be At this time, it is necessary to narrow the effective width of the active layer to, for example, about 0.4 μm. Moreover, it can be said that it is impossible to produce. However, if it is manufactured by selective growth, it results in the problem of patterning the growth-blocking mask, so that it is possible to manufacture without any problems.

【0058】本発明の第2の実施例においては、第1の
MOVPE成長の方法は、第1の実施例と全く同様であ
る。即ち、第1のMOVPE成長は、n−GaAsバッ
ファー層102を0.5μm、n−Al0.33Ga0.67
sクラッド層103を2μm、SCH−歪MQW層4を
67nm、p−In0.48Ga0.52P光ガイド層110を
50nm、連続成長する。
In the second embodiment of the present invention, the first MOVPE growth method is exactly the same as in the first embodiment. That is, in the first MOVPE growth, the n-GaAs buffer layer 102 is formed to have a thickness of 0.5 μm and n-Al 0.33 Ga 0.67 A
The s-cladding layer 103 is continuously grown to 2 μm, the SCH-strained MQW layer 4 is grown to 67 nm, and the p-In 0.48 Ga 0.52 P light guide layer 110 is grown to 50 nm.

【0059】この後のシリコン酸化膜111の形成が、
第1の実施例と異なり、図7のように、シリコン酸化膜
111のパターンは、幅3μmの部分が、300μmの
長さあり、その先、100μmの長さをかけて、0.4
μmの幅までテーパ状に狭まっている。このシリコン酸
化膜111を成長阻止マスクとして第2のMOVPE成
長を行い、n−In0.48Ga0.52P電流ブロック層11
2を1.4μm、p−In0.48Ga0.52P保護層113
を0.2μm選択成長する。
The subsequent formation of the silicon oxide film 111
Unlike the first embodiment, as shown in FIG. 7, in the pattern of the silicon oxide film 111, a portion having a width of 3 μm has a length of 300 μm, and a portion having a length of 100 μm is applied to obtain a pattern of 0.4 μm.
It is tapered to a width of μm. Using this silicon oxide film 111 as a growth inhibition mask, a second MOVPE growth is performed to form an n-In 0.48 Ga 0.52 P current blocking layer 11.
2, 1.4 μm, p-In 0.48 Ga 0.52 P protective layer 113
Is selectively grown by 0.2 μm.

【0060】この選択成長の後、シリコン酸化膜111
をバッファード弗酸により除去し、上部を埋め込む形
で、p−Al0.33Ga0.67Asクラッド埋込層114、
その上部にp+ −GaAsコンタクト層115を0.4
μm成長する。この後の電極形成は、第1の実施例と同
様である。
After this selective growth, the silicon oxide film 111
Is removed with buffered hydrofluoric acid, and the upper portion is buried to form a p-Al 0.33 Ga 0.67 As cladding buried layer 114,
On top of this, ap + -GaAs contact layer 115
grow by μm. The subsequent electrode formation is the same as in the first embodiment.

【0061】このウェハーを400μmの長さに劈開
し、端面コーティングを施して、半導体レーザとする
と、電流ブロック層の開口幅を0.4μmとした方の端
面では、横方向の光閉じ込めが弱くなってスポットサイ
ズが大きくなるため低放射角のレーザ光が取り出せる。
放射角は、半値全幅で10°が得られ、モジュール化し
たときのファイバとの結合効率は、1dBと小さくする
ことができる。
When this wafer is cleaved to a length of 400 μm and coated with an end face to form a semiconductor laser, light confinement in the lateral direction becomes weak at the end face where the opening width of the current block layer is 0.4 μm. As a result, the spot size becomes large, so that a laser beam with a low radiation angle can be extracted.
The radiation angle is 10 ° in full width at half maximum, and the coupling efficiency with the fiber when modularized can be reduced to 1 dB.

【0062】次に、本発明の第3の実施例について図面
を参照して説明する。
Next, a third embodiment of the present invention will be described with reference to the drawings.

【0063】前述の第1の実施例では、0.98μm帯
の発振波長をもつ半導体レーザについて述べたが、本実
施例は、従来技術の例として説明したものと同じ、赤色
の光を出す半導体レーザに関する。半導体レーザの構造
としては、従来の技術で述べたものとInGaP保護層
113の形状に違いがある。また、製造方法としては、
n−In0.48(Ga0.3 Al0.7 0.52P電流ブロック
層212の形状の形成を、エッチングで行うか、選択成
長で行うかの違いがある。
In the first embodiment described above, a semiconductor laser having an oscillation wavelength in the 0.98 μm band has been described. However, in this embodiment, the same semiconductor laser emitting red light as that described as an example of the prior art is used. Related to laser. The structure of the semiconductor laser is different from that described in the related art in the shape of the InGaP protective layer 113. Also, as a manufacturing method,
n-In 0.48 (Ga 0.3 Al 0.7 ) 0.52 There is a difference between the formation of the shape of the P current block layer 212 by etching or by selective growth.

【0064】図8を参照すると、まず、最初に、表面の
面方位が(100)面のn型GaAs基板101上に、
n−GaAsバッファー層102を1μmを成長した
後、n−In0.48(Ga0.6 Al0.4 0.52Pクラッド
層203を1μm、In0.48(Ga1-x Alx 0.52
層からなる活性層204、In0.48(Ga0.6
0.40.52P第1光ガイド層209を150nm、p
−In0.48Ga0.52P第2光ガイド層110を10nm
成長する。
Referring to FIG. 8, first, on an n-type GaAs substrate 101 having a (100) plane orientation,
After growing the n-GaAs buffer layer 102 to 1 μm, the n-In 0.48 (Ga 0.6 Al 0.4 ) 0.52 P cladding layer 203 is 1 μm, and the In 0.48 (Ga 1-x Al x ) 0.52 P
Layer 204, In 0.48 (Ga 0.6 A
l 0.4 ) 0.52 P The first light guide layer 209 is 150 nm, p
-In 0.48 Ga 0.52 P The second optical guide layer 110 has a thickness of 10 nm.
grow up.

【0065】次に、図示しないシリコン酸化膜を全面に
形成し、フォトリソグラフィ法によりレジストをストラ
イプ状にパターニングし、ドライエッチにより、シリコ
ン酸化膜をエッチングする。この結果として、幅3μm
のストライプ状にシリコン酸化膜が形成される。これを
成長阻止マスクとして、n−In0.48(Ga0.3 Al
0.7 0.52P電流ブロック層212を1μm、および、
その上部にp−In0.48Ga0.52P保護層113を50
nm、MOVPE法により選択成長する。このp−In
0.48Ga0.52P保護層113は、n−In0.48(Ga
0.3 Al0.7 0.52P電流ブロック層212の上部が表
面酸化されるのを防ぐ機能を持つが、斜面上にも10n
m厚さで成長するため、すべての表面で再成長界面の酸
化を防止することができる。
Next, a silicon oxide film (not shown) is formed on the entire surface, the resist is patterned in a stripe shape by photolithography, and the silicon oxide film is etched by dry etching. As a result, the width of 3 μm
A silicon oxide film is formed in a stripe shape. Using this as a growth inhibition mask, n-In 0.48 (Ga 0.3 Al
0.7 ) 0.52 P current blocking layer 212 is 1 μm, and
A p-In 0.48 Ga 0.52 P protective layer 113 is formed on the
nm, selectively grown by MOVPE. This p-In
0.48 Ga 0.52 P protective layer 113 is formed of n-In 0.48 (Ga
0.3 Al 0.7 ) 0.52 P has a function of preventing the surface of the upper part of the P current block layer 212 from being oxidized.
Since it grows with a thickness of m, oxidation of the regrowth interface can be prevented on all surfaces.

【0066】次に、二酸化シリコン膜を除去して、p−
In0.48(Ga0.6 Al0.4 0.52Pクラッド層214
を埋込成長し、続いて、p+ −GaAsコンタクト層1
15を成長する。
Next, the silicon dioxide film is removed and p-
In 0.48 (Ga 0.6 Al 0.4 ) 0.52 P cladding layer 214
Buried growth, followed by p + -GaAs contact layer 1
Grow 15

【0067】次に、表面電極16を蒸着法やスパッタ法
で形成する。続いて、ウェハーの厚さを100μmとす
る裏面研磨を行い、裏面電極17を全面形成する。
Next, the surface electrode 16 is formed by a vapor deposition method or a sputtering method. Subsequently, the back surface is polished so that the thickness of the wafer is 100 μm, and the back surface electrode 17 is entirely formed.

【0068】このウェハーを共振器長300μm長に劈
開し、30%の反射率の前端面コーティング膜を施し、
90%の反射率の後端面コーティング膜を形成したとこ
ろ、閾値電流15mA、スロープ効率0.8W/Aの半
導体レーザ素子が得られた。
This wafer was cleaved to a cavity length of 300 μm, and a front end face coating film having a reflectivity of 30% was applied.
When a rear end face coating film having a reflectance of 90% was formed, a semiconductor laser device having a threshold current of 15 mA and a slope efficiency of 0.8 W / A was obtained.

【0069】この第3の実施例によれば、ブロック層が
Alを含む混晶であっても、選択成長時に自己整合的に
その表面がAlを含まないInGaP保護層によって覆
われる。このため、ブロック層がその後の工程での酸化
から保護されるという効果を発揮する。
According to the third embodiment, even if the block layer is a mixed crystal containing Al, the surface thereof is covered with the InGaP protective layer containing no Al in a self-aligning manner during selective growth. For this reason, an effect that the block layer is protected from oxidation in a subsequent step is exhibited.

【0070】尚、以上の実施例では成長阻止マスクとし
て誘電体膜、特にシリコン酸化膜を用いたが、これはシ
リコン窒化膜や、シリコンオキシナイトライド膜であっ
ても良い。またこれらの誘電体膜の成膜には、化学気相
成長法、スパッタ法等を用いれば良いが、他の方法でも
良いことは勿論である。
Although a dielectric film, in particular, a silicon oxide film is used as a growth inhibiting mask in the above embodiment, it may be a silicon nitride film or a silicon oxynitride film. In addition, a chemical vapor deposition method, a sputtering method, or the like may be used for forming these dielectric films, but it goes without saying that other methods may be used.

【0071】又、以上の実施例では、III−V族化合
物半導体を例にとったが、II−VI族化合物半導体で
あっても、さらには、III−V族、II−VI族の複
合した化合物半導体であっても良い。
In the above embodiments, a group III-V compound semiconductor is taken as an example. However, a group II-VI compound semiconductor may be further combined with a group III-V or II-VI compound semiconductor. It may be a compound semiconductor.

【0072】[0072]

【発明の効果】本発明の製造方法の第1の効果は、半導
体レーザの実効的な活性層幅を、均一性良く、制御性良
く、かつ再現性良く、製造できるため、良好な光出力特
性が安定に得られるようになった。閾値電流や、スロー
プ効率のばらつきは、従来の半分に減少した。このよう
にばらつきが減少するため、活性層幅は最適設計値に正
確に制御でき、閾値電流や、スロープ効率の特性は、平
均値として、約10%向上した。
The first effect of the manufacturing method of the present invention is that the effective active layer width of the semiconductor laser can be manufactured with good uniformity, good controllability and good reproducibility, so that good optical output characteristics can be obtained. Can be obtained stably. The variation in threshold current and slope efficiency has been reduced to half of the conventional level. Since the variation is reduced as described above, the width of the active layer can be accurately controlled to the optimum design value, and the characteristics of the threshold current and the slope efficiency are improved by about 10% as an average value.

【0073】その理由は、実効的な活性層幅が、誘電体
膜のパターニング精度により決定されるため、±0.2
μm以内のばらつきに抑え込めるためである。
The reason for this is that the effective active layer width is determined by the patterning accuracy of the dielectric film, and is therefore ± 0.2%.
This is because the variation can be suppressed to within μm.

【0074】第2の効果は、電流ブロック層にAlを含
む混晶を用いた場合でも素子の信頼性が向上し、10万
時間以上の寿命が安定して得られるようになったことで
ある。
The second effect is that the reliability of the device is improved even when a mixed crystal containing Al is used for the current blocking layer, and a life of 100,000 hours or more can be stably obtained. .

【0075】これは、ウェットエッチングを用いないた
め、Alを大気に露出する工程がない為である。Alを
含む結晶が大気にさらされると、表面が酸化し、これが
結晶欠陥の増殖の源となるため、これを避けることが、
信頼度確保のための肝要なのである。本発明により、電
流ブロック層にAlを含む混晶を採用したSASレーザ
構造が現実のものとなった。
This is because there is no step of exposing Al to the atmosphere since wet etching is not used. When a crystal containing Al is exposed to the atmosphere, the surface is oxidized, and this becomes a source of growth of crystal defects.
This is essential for ensuring reliability. According to the present invention, a SAS laser structure in which a mixed crystal containing Al is used for a current block layer has been realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光半導体装置の一実施の形態を示す工
程図。
FIG. 1 is a process chart showing one embodiment of an optical semiconductor device of the present invention.

【図2】本発明の光半導体装置の一実施例を示す断面
図。
FIG. 2 is a sectional view showing one embodiment of the optical semiconductor device of the present invention.

【図3】本発明の光半導体装置の製造方法の一実施例の
工程図。
FIG. 3 is a process chart of one embodiment of a method for manufacturing an optical semiconductor device of the present invention.

【図4】図3の次工程図。FIG. 4 is a process drawing following FIG. 3;

【図5】図4の次工程図。FIG. 5 is a view showing a step subsequent to that of FIG. 4;

【図6】本発明の光半導体装置のバンド図。FIG. 6 is a band diagram of the optical semiconductor device of the present invention.

【図7】本発明の光半導体装置の製造方法の第二の実施
例の製造工程を説明する斜視図。
FIG. 7 is a perspective view illustrating a manufacturing process of a second embodiment of the method for manufacturing an optical semiconductor device of the present invention.

【図8】本発明の第三の実施例を示す断面図。FIG. 8 is a sectional view showing a third embodiment of the present invention.

【図9】従来の半導体レーザを示す断面図。FIG. 9 is a sectional view showing a conventional semiconductor laser.

【図10】他の従来の半導体レーザを示す断面図。FIG. 10 is a cross-sectional view showing another conventional semiconductor laser.

【符号の説明】[Explanation of symbols]

1 n型基板 2 n−バッファー層 3 n−クラッド層 4 SCH−歪MQW層 10 p−光ガイド層 11 誘電体膜 12 n−電流ブロック層 13 p−保護層 14 p−クラッド埋込層 15 p+ −コンタクト層 16 表面電極 17 裏面電極 101 n型GaAs基板 102 n−GaAsバッファー層 103 n−Al0.33Ga0.67Asクラッド層 105 n−GaAsガイド層 106 圧縮歪In0.24Ga0.76Asウェル層 107 GaAsバリア層 108 GaAsガイド層 109 n−In0.48Ga0.52P光ガイド層 110 p−In0.48Ga0.52P光ガイド層 111 シリコン酸化膜 112 n−In0.48Ga0.52P電流ブロック層 113 p−In0.48Ga0.52P保護層 114 p−Al0.33Ga0.67Asクラッド埋込層 115 p+ −GaAsコンタクト層 203 n−In0.48(Ga0.6 Al0.4 0.52Pク
ラッド層 204 In0.48(Ga1-x Alx 0.52P層からな
る活性層 208 In0.48(Ga0.6 Al0.4 0.52P第1光
ガイド層 210 p−In0.5 Ga0.5 P第2光ガイド層 212 n−In0.48(Ga0.3 Al0.7 0.52P電
流ブロック層 214 p−In0.48(Ga0.6 Al0.4 0.52Pク
ラッド層
Reference Signs List 1 n-type substrate 2 n-buffer layer 3 n-cladding layer 4 SCH-strained MQW layer 10 p-light guide layer 11 dielectric film 12 n-current blocking layer 13 p-protection layer 14 p-cladding buried layer 15 p + −contact layer 16 front electrode 17 back electrode 101 n-type GaAs substrate 102 n-GaAs buffer layer 103 n-Al 0.33 Ga 0.67 As cladding layer 105 n-GaAs guide layer 106 compressive strain In 0.24 Ga 0.76 As well layer 107 GaAs barrier Layer 108 GaAs guide layer 109 n-In 0.48 Ga 0.52 P light guide layer 110 p-In 0.48 Ga 0.52 P light guide layer 111 silicon oxide film 112 n-In 0.48 Ga 0.52 P current block layer 113 p-In 0.48 Ga 0.52 P protective layer 114 p-Al 0.33 Ga 0.67 As clad buried layer 115 p + -Ga s contact layer 203 n-In 0.48 (Ga 0.6 Al 0.4) 0.52 P cladding layer 204 In 0.48 (Ga 1-x Al x) 0.52 active layer 208 an In 0.48 of P layer (Ga 0.6 Al 0.4) 0.52 P first light Guide layer 210 p-In 0.5 Ga 0.5 P second optical guide layer 212 n-In 0.48 (Ga 0.3 Al 0.7 ) 0.52 P current blocking layer 214 p-In 0.48 (Ga 0.6 Al 0.4 ) 0.52 P cladding layer

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 活性層に注入する電流を狭窄する電流ブ
ロック層を有する光半導体装置の製造方法において、前
記電流ブロック層を選択成長により平坦な結晶面上に形
成する工程を含むことを特徴とする光半導体装置の製造
方法。
1. A method of manufacturing an optical semiconductor device having a current blocking layer for narrowing a current injected into an active layer, comprising a step of forming the current blocking layer on a flat crystal surface by selective growth. Manufacturing method of an optical semiconductor device.
【請求項2】 活性層に注入する電流を狭窄する電流ブ
ロック層を有する光半導体装置の製造方法において、平
坦な結晶面上に成長阻止マスクを設ける工程と、前記成
長阻止マスクを形成した平坦な結晶面上に有機金属気相
成長法により選択成長を行い前記電流ブロック層を形成
する工程とを含むことを特徴とする光半導体装置の製造
方法。
2. A method for manufacturing an optical semiconductor device having a current blocking layer for confining a current injected into an active layer, wherein a step of providing a growth inhibiting mask on a flat crystal face and a step of forming the growth inhibiting mask are performed. Forming the current blocking layer by performing selective growth on a crystal plane by metal organic chemical vapor deposition.
【請求項3】 第1導電型の半導体基板上に第1導電型
のクラッド層と、活性層と、前記活性層より禁制帯幅が
大きく屈折率が小さい第2導電型の光ガイド層とを順次
成長する工程と、前記光ガイド層上に光の導波方向にス
トライプ状に延伸した成長阻止マスクを形成する工程
と、前記成長阻止マスクを形成した前記光ガイド層上に
第1導電型の電流ブロック層を選択成長する工程と、前
記成長阻止マスクを除去後、前記電流ブロック層と前記
成長阻止マスクで覆われていた前記光ガイド層の上に第
2導電型のクラッド層を成長する工程とを含むことを特
徴とする光半導体装置の製造方法。
3. A first conductive type clad layer, an active layer, and a second conductive type light guide layer having a larger forbidden band width and a smaller refractive index than the active layer on a semiconductor substrate of the first conductive type. Sequentially growing, forming a growth blocking mask extending in a stripe shape in the light guiding direction on the light guide layer, and forming a first conductivity type on the light guide layer on which the growth blocking mask is formed. A step of selectively growing a current blocking layer, and a step of growing a second conductivity type cladding layer on the light guide layer covered with the current blocking layer and the growth blocking mask after removing the growth blocking mask. And a method for manufacturing an optical semiconductor device.
【請求項4】 前記成長阻止マスクを除去後、前記第1
導電型の電流ブロック層の露出した表面上に、第2導電
型の保護層を選択成長する工程をさらに含む請求項3記
載の光半導体装置の製造方法。
4. The method according to claim 1, further comprising: removing the growth inhibiting mask;
4. The method of manufacturing an optical semiconductor device according to claim 3, further comprising a step of selectively growing a second conductive type protective layer on the exposed surface of the conductive type current blocking layer.
【請求項5】 前記電流ブロック層がアルミニウムを含
む化合物半導体結晶であり、前記保護層がアルミニウム
を含まない化合物半導体結晶であることを特徴とする請
求項4記載の光半導体装置の製造方法。
5. The method according to claim 4, wherein said current blocking layer is a compound semiconductor crystal containing aluminum, and said protective layer is a compound semiconductor crystal not containing aluminum.
【請求項6】 前記アルミニウムを含まない化合物半導
体結晶が3元以上の混晶であることを特徴とする請求項
5記載の光半導体装置の製造方法。
6. The method of manufacturing an optical semiconductor device according to claim 5, wherein the compound semiconductor crystal not containing aluminum is a mixed crystal of three or more elements.
【請求項7】 活性層に注入する電流を狭窄する電流ブ
ロック層を有する光半導体装置の製造方法において、平
坦な結晶面上に光の導波方向に沿って幅を変化させたス
トライプ状の成長阻止マスクを設ける工程と、前記成長
阻止マスクを形成した平坦な結晶面上に有機金属気相成
長法により選択成長を行い前記電流ブロック層を形成す
る工程とを含むことを特徴とする光半導体装置の製造方
法。
7. A method for manufacturing an optical semiconductor device having a current blocking layer for confining a current injected into an active layer, wherein a stripe-shaped growth is performed on a flat crystal plane, the width of which is changed along a light guiding direction. An optical semiconductor device comprising: a step of providing a blocking mask; and a step of forming the current block layer by performing selective growth by metalorganic chemical vapor deposition on a flat crystal surface on which the growth blocking mask is formed. Manufacturing method.
【請求項8】 前記成長阻止マスクのストライプ幅が小
さい部分に光の出射端面を形成する工程を含むことを特
徴とする請求項7記載の光半導体装置の製造方法。
8. The method of manufacturing an optical semiconductor device according to claim 7, further comprising the step of forming a light emitting end face in a portion of the growth blocking mask where the stripe width is small.
【請求項9】 前記光半導体装置はIII−V族化合物
半導体もしくはII−VI族化合物半導体からなること
を特徴とする請求項1ないし8記載の光半導体装置の製
造方法。
9. The method of manufacturing an optical semiconductor device according to claim 1, wherein said optical semiconductor device is made of a group III-V compound semiconductor or a group II-VI compound semiconductor.
【請求項10】 前記成長阻止マスクは、誘電体膜から
なることを特徴とする請求項1ないし9記載の光半導体
装置の製造方法。
10. The method of manufacturing an optical semiconductor device according to claim 1, wherein said growth blocking mask is made of a dielectric film.
【請求項11】 第1導電型の半導体基板上に順次積層
された第1導電型のクラッド層と活性層と前記活性層よ
り禁制帯幅が大きく屈折率が小さい第2導電型の光ガイ
ド層と第1導電型の電流ブロック層とを有しており、前
記電流ブロック層に光の導波方向に延伸し、かつ、前記
電流ブロック層の上面から前記光ガイド層まで達する深
さの溝が設けられており、前記電流ブロック層の上面及
び前記溝の側面に第2導電型の保護層を、前記溝の底面
と前記保護層の上全面に第2導電型のクラッド層を有す
ることを特徴とする光半導体装置。
11. A first conductivity type cladding layer, an active layer, and a second conductivity type light guide layer having a larger forbidden band width and a smaller refractive index than the active layer, which are sequentially stacked on a semiconductor substrate of the first conductivity type. And a current blocking layer of the first conductivity type. The groove extends in the current blocking layer in the light guiding direction, and has a depth reaching the light guide layer from the upper surface of the current blocking layer. A protection layer of a second conductivity type on an upper surface of the current blocking layer and a side surface of the groove, and a cladding layer of the second conductivity type on a bottom surface of the groove and an entire upper surface of the protection layer. Optical semiconductor device.
【請求項12】 前記電流ブロック層がアルミニウムを
含む化合物半導体混晶であり、前記保護層が、アルミニ
ウムを含まない化合物半導体混晶であることを特徴とす
る請求項11記載の光半導体装置。
12. The optical semiconductor device according to claim 11, wherein said current blocking layer is a compound semiconductor mixed crystal containing aluminum, and said protective layer is a compound semiconductor mixed crystal not containing aluminum.
【請求項13】 前記溝の幅が光の導波方向に沿って変
化していることを特徴とする請求項11ないし12記載
の光半導体装置。
13. The optical semiconductor device according to claim 11, wherein a width of said groove changes along a light guiding direction.
【請求項14】 前記溝の幅が光の出射端面において他
の端面における幅に比べて小さいことを特徴とする請求
項11ないし13記載の光半導体装置。
14. The optical semiconductor device according to claim 11, wherein the width of the groove is smaller at the light emitting end face than at the other end face.
JP8285472A 1996-10-28 1996-10-28 Optical semiconductor device and method of manufacturing the same Expired - Fee Related JP3022351B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8285472A JP3022351B2 (en) 1996-10-28 1996-10-28 Optical semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8285472A JP3022351B2 (en) 1996-10-28 1996-10-28 Optical semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH10135560A true JPH10135560A (en) 1998-05-22
JP3022351B2 JP3022351B2 (en) 2000-03-21

Family

ID=17691970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8285472A Expired - Fee Related JP3022351B2 (en) 1996-10-28 1996-10-28 Optical semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3022351B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849473B2 (en) 2000-04-21 2005-02-01 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method for manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849473B2 (en) 2000-04-21 2005-02-01 Sharp Kabushiki Kaisha Semiconductor light-emitting device and method for manufacturing thereof

Also Published As

Publication number Publication date
JP3022351B2 (en) 2000-03-21

Similar Documents

Publication Publication Date Title
US7026182B2 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
JP2656397B2 (en) Method for manufacturing visible light laser diode
JPH07235732A (en) Semiconductor laser
US5260230A (en) Method of manufacturing buried heterostructure semiconductor laser
US6821801B1 (en) Manufacturing method of semiconductor laser diode
US5336635A (en) Manufacturing method of semiconductor laser of patterned-substrate type
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
US7016386B2 (en) Semiconductor laser device
EP0209387B1 (en) Semiconductor laser device
US20020043209A1 (en) Method of fabricating compound semiconductor device
JP2882335B2 (en) Optical semiconductor device and method for manufacturing the same
JP2010010284A (en) Method of manufacturing integrated optical semiconductor device, and integrated optical semiconductor device
JP4028158B2 (en) Semiconductor optical device equipment
JP3892637B2 (en) Semiconductor optical device equipment
US5805628A (en) Semiconductor laser
JP3022351B2 (en) Optical semiconductor device and method of manufacturing the same
JP2982685B2 (en) Optical semiconductor device
JP2001057458A (en) Semiconductor light emitting device
US6171878B1 (en) Method of fabricating semiconductor laser using selective growth
JPH11284276A (en) Semiconductor laser device and its manufacture
JP2973215B2 (en) Semiconductor laser device
JP3206589B2 (en) Optical semiconductor device
JP2500588B2 (en) Semiconductor laser and manufacturing method thereof
JPH0831652B2 (en) Semiconductor laser
JPH0766992B2 (en) AlGaInP semiconductor laser and manufacturing method thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991214

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees