JPH10135634A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法

Info

Publication number
JPH10135634A
JPH10135634A JP3055029A JP5502991A JPH10135634A JP H10135634 A JPH10135634 A JP H10135634A JP 3055029 A JP3055029 A JP 3055029A JP 5502991 A JP5502991 A JP 5502991A JP H10135634 A JPH10135634 A JP H10135634A
Authority
JP
Japan
Prior art keywords
layer
wiring board
wiring
multilayer wiring
solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3055029A
Other languages
English (en)
Inventor
Ataru Yokono
中 横野
Hideo Arima
英夫 有馬
Takashi Inoue
隆史 井上
Naoya Kitamura
直也 北村
Haruhiko Matsuyama
治彦 松山
Hitoshi Oka
齊 岡
Fusaji Shoji
房次 庄子
Fumio Kataoka
文雄 片岡
Hideyasu Murooka
秀保 室岡
Masayuki Kyoi
正之 京井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP02330515A external-priority patent/JP3126726B2/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7904291U priority Critical patent/JPH0596610U/ja
Publication of JPH10135634A publication Critical patent/JPH10135634A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 本発明は高純度で実装する薄膜多層配線基板
およびその製造方法に関し、製造期間の短縮、歩留の向
上、信頼性の向上等を図る。 【構成】 レジスト層及び下地金属をすべて含んだまま
で多層化を行った後、レジスト層と下地金属層を一括除
去してスケルトン構造の多層配線を形成し、後にスケル
トン構造の多層配線の空間に無溶剤ワニスを充填して、
絶縁層を形成することにより達成される。 【効果】 モジュール、計算機の製造期間の短縮、歩留
の向上及び信頼性の向上が図れる。更に、計算機の高速
化が図れる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高集積LSI、終端抵
抗、コンデンサなどを高密度で実装する薄膜多層配線基
板およびその製造方法に関する。また、これを用いるモ
ジュール、更にはコンピュータに関する。
【0002】
【従来の技術】従来の多層配線基板の製造方法を、図9
に示した工程図を例として説明する。
【0003】図9(a)に示すように、基板91の上面
全面にわたって、めっきの電極となりうる下地金属層9
2を形成し、その上面に図9(b)に示すように、所望
の導体配線パターンの形状に穴あけ加工されたレジスト
93を形成する。しかる後、露出した溝部分94の下地
金属層92を電極として電気めっきを行い、図9(c)
に示すように、レジスト93の溝部分94を選択的に導
体充填して、配線導体、ビアホール導体、グランドある
いはスルーホール導体95を形成する。次いで、図9
(d)に示すように、レジスト93を除去して導体95
を露出させた後、図9(e)に示すように、導体95に
対接する部分以外の下地金属層92を除去する。次に、
図9(f)に示すように、基板91の上面全面に導体9
5を包むようにポリマーの絶縁層96を形成した後、図
9(g)に示すように、研磨などにより、導体95の上
面を露出させるとともに、絶縁層96の表面を平面研磨
する。上記の工程を逐次複数回繰り返して多層配線基板
を製造する。
【0004】なお、この種の技術として関連するものに
は、例えば、ブロシーディングス・オブ・ザ・サーティ
フォース・イー・シー・シー・<エレクトロニック・コ
ンポーネント・コンファレンス>(Procccding of the
34th ECC<Electronic Component Conforence> )p82
−87’,84がある。
【0005】
【発明が解決しようとする課題】前記の従来技術の一番
困難な問題は、導体配線層、グランド層、ビアホール導
体層などの各種毎にレジスト形成と除去の工程、下地金
属層の形成と除去の工程、絶縁層形成工程、および、こ
の平坦化工程を含み、そのため工程数が多く、リードタ
イムが長く、量産性が著しく劣ることにある。
【0006】また、単に工程数が多いというだけでな
く、ポリマー絶縁層の研削、研磨を必要とするなど技術
的に問題のある工程を含んでいたり、研削粉、研磨粉の
洗浄による異物排除処理が容易でないなどの問題も多く
含まれている。
【0007】本発明は、上記の工程数、研削研磨などの
問題の抜本的解決を目的としてなされたものであり、工
程数、リードタイムを大幅に短縮し、かつ、研削、研磨
工程を不要とした量産性にすぐれた多層配線基板および
その新規な製造方法を提供するものである。
【0008】また、前記の図9に示した従来技術は現在
までのところ最もスループットの点で優れているとはい
え、まだ現実的なリードタイムのものではなく、量産に
供するにはさらにスループットを向上し、リードタイム
を1/2〜1/3くらいに短縮することが必要である。
リードタイムを著しく長くしている原因は、絶縁層を形
成するポリマ−としてポリイミド系の樹脂を採用してい
ることによる。すなわちポリイミド系材料は、加熱硬化
反応により、溶媒や水分が蒸発して下地の凹凸に沿って
収縮するので、基板の凹凸に沿って絶縁膜が形成される
ためポリイミドの平坦性が著しく劣る。そのため研削、
研磨が必要なこと、さらに、絶縁膜の形成において、ポ
リイミド系材料をポリアミド酸溶液あるいはポリイミド
溶液化して塗布加熱するので、一回塗りでは所要の膜厚
が得られず、塗布乾燥等の工程数が多いこと、またさら
に、ポリイミドの硬化には、高温、長時間を要すること
などが主な原因である。
【0009】本発明の別の目的は、短時間硬化が可能で
あり、平坦性が極めて優れた材料の採用により、スルー
プットを2〜3倍向上させ、リードタイムを1/2〜1
/3以下に短縮可能な量産性に優れた多層配線基板、お
よびその製造方法に関するものである。また、それによ
ってモジュールひいてはコンピュータの開発、製造期間
を著しく短縮し、かつ、これらに高い信頼性を付与する
ことである。
【0010】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明においては、レジスト層又はポリマー層
の溶剤による除去および下地金属層のエッチング除去を
各層ごとに行うことをせず、レジスト層および下地金属
をすべて含んだままで多層化を行った後、レジスト層と
下地金属層を一括除去してスケルトン構造の多層配線を
形成し、しかる後、スケルトン構造の多層配線の空間に
無溶剤状態のワニスを充填して、絶縁層を形成するとい
う画期的方法を提案するものである。多層配線を形成す
る場合に、導体金属のみはろう材の助けなくして、通常
のプロセスにて一括的に多層化する手段は困難であり、
導体接続の信頼性の点からめっきなどによる逐次積層の
プロセスをとらざるを得ない。しかし、逐次プロセスは
一括に比べて多大な時間を必要とする。そこで導体金属
の多層化には、その所要時間を逐次プロセス中で最も少
ない方法を適用することが効率的かつ合理的である。一
方、絶縁層形成は、逐次も一括も共に可能なので効率的
かつ合理的な一括プロセスを適用することが最もよい。
これが、本発明の薄膜多層基板の製造法における工期が
多大にかる難点に対して提案する根本思想である。
【0011】これについて、本発明にかかる多層配線基
板の製造方法の一例を示すものである図1の工程図に基
づいて説明する。
【0012】図1(a)に示すように、ベース基板1
(多層配線を含む場合もある)の上面全面にわたって、
電気めっきの電極あるいは無電解めっきの下地膜となり
うる下地金属層2を形成し、その上面に図1(b)に示
すように所望の導体配線パターンの形状に穴あけ加工さ
れたレジスト3を形成する。しかる後、露出した穴4の
部分の下地金属層2を電気めっきの電極あるいは無電解
めっきの下地膜としてめっきを行い、図1(c)に示す
ように、レジスト3の穴4を選択的に導体充填して、ビ
アホール用導体5を形成し、第1番目の層とする。ここ
までは、従来の方法と同様である。
【0013】次に、レジストの除去と下地金属層の除去
を行うことなく、上記図1(a)から(c)までの工程
を1サイクルとして複数回繰り返して多層構造とする。
n層の多層構造において、各1層をビアホール層、X
層、Y層およびグランド層のそれぞれと数えるとn≧2
である。下地金属膜はめっき厚さを均一化する目的と配
線形成の電気めっきの電極あるいは無電解めっきの下地
膜として、X層、Y層、グランド層の下側には必要であ
るが、その上側に設けられるビアホールの下側は、X
層、Y層、グランド層の下地金属層が電極として使用で
きるが、X層、Y層、グランド層そのものがめっきの下
地層として使用できるので、特に設けなくても支障はな
いが、設けることを妨げることもない。
【0014】なお、図1に示す多層配線基板では、第1
層をビアホール層としているが、ビアホール層の代わり
にX層またはY層の配線層あるいはグランド層としても
よい。また、XおよびYに対して必ずしも直角である必
要はなく、傾斜した角度の配線を有する層としてもよ
い。
【0015】なお、上記の製造方法において、中間のビ
アホール導体を形成する際、その下層の配線導体(配線
導体下部の残存する下地金属が実質的に電極又はめっき
下地膜として働く)を電気めっきの電極あるいは無電解
めっきの下地膜として用いることができる場合は、その
ビアホール導体層の下の下地金属は設けなくてもよい。
【0016】図1(d)の多層構造は、ビアホール層6
→X層7→ビアホール層8→Y層9→ビアホール層10
→グランド層11→ビアホール層12からなるn=7の
場合を示している。必要ならばこのような多層構造を形
成したのち、最上層の上にメッシュなどの支持層13を
介して固定板14を取り付ける。
【0017】次に、図1(c)に示すように、金属のレ
ジスト層を溶剤により一括除去し、さらに図1(f)に
示すように、金属の下地金属層をエッチング液で一括除
去する。レジスト層の除去と下地金属層の除去は工程の
順序を逆にすることもできるし、また一層ずつ交互にあ
るいは同時に行うこともできる。このようにして、レジ
スト層の除去と下地金属層の除去により、図1(f)に
示すような、空間15を有するスケルトン構造の多層配
線を形成する。このとき、銅配線に対して、別種のめっ
き、例えばNiめっきを施してもよい。
【0018】しかる後、スケルトン構造の多層配線を箱
状容器などに入れ、図1(g)に示すように、上記空間
15を脱泡処理を施して無溶剤状態の絶縁ワニス16で
減圧下、常圧下もしくは加圧下、又はこれらの併用で一
括注型充填硬化して多層配線基板を製造する。なお、中
間のビアホール導体層の下に下地金属層を設けない場合
には、図1(g)に相当する段階は図1(h)のように
なる。ワニスの注入は、前記箱状容器の四辺の隙間から
行うか、あるいは上部から行う。前記固定板14を制
板、多孔板、格子などで形成しておけば、固定板14の
上部から行うこともできる。また、無溶剤状態のワニス
を一括充填後、上部に存在するビアホールの端末を治具
で固定して、無溶剤状態のワニスの硬化を行う。治具と
しては、ビアホールの位置と整合のとれた穴のあいた
板、例えばガラス板を用いる。このワニスの注型充填の
代わりに、スケルトン構造の多層配線の空間15に溶剤
型絶縁ワニスを含浸して配線導体を一括被覆して絶縁化
してもよい。さらにこの溶剤型ワニスによる導体被覆処
理と無溶剤状態のワニスの注型充填処理とを併用しても
よい。また、無溶剤状態のワニスの注入はリキッドイン
ジェクションによることができるし、ブリブレグを溶融
加圧して多層配線導体群をモールドすることもできる。
なお、無溶剤状態のワニスにフィラを含むことを妨げな
い。例えば、プラスチックモールディングに用いられて
いるフィラが用いられるが、球状シリカや球状ムライト
フィラ,繊維状物質,ポリイミド粉なども適している。
上記無溶剤状態のワニスの塗布性向上のため、低分子の
有機化合物を脱泡処理、塗布膜のボイド発生フリーの条
件を阻害しないように添加することは可能であり、それ
らの有機化合物の添加を妨げない。
【0019】以上述べた本発明による多層配線基板の製
造方法に併用して、他の製造方法との併用、多層配線基
板同士のろう材による接続を妨げないことはいうまでも
ない。
【0020】以下に、本発明の多層配線基板の製造方法
において用いる各部の材質について述べる。
【0021】本発明において、ベース基板1としては信
号層を含むものでも含まないものでもよく、また材質
は、基板としての絶縁性を有するものであれば、セラミ
ックスでもポリマーでもよく、特に限定されない。
【0022】また、下地金属層2としては、電気めっき
の電極あるいは無電解めっきの下地となりうるもので、
特定エッチング波によりエッチング可能であるものであ
ることが必要である。例えば、Cr/Cu/Cr,Ti
/Cu/Ti,Ti,Cu,Zn,Sn,Co,Fo,
Ni,Ni/Cu,Rh,Inなどの金属の層を蒸着、
スパッタリング、イオンプレーティング、無電解めっき
あるいは電気めっきなどの手段を単独あるいは併用して
形成することができる。さらに有機導電体の膜で形成し
てもよい。
【0023】めっきのレジスト3としては、後に特定溶
剤で溶剤除去可能であれば、無機、有機を問わず、ワニ
ス状のものでも、電着タイプのレジストでも、フィルム
状のものでもよい。また感光性のものでも非感光性のも
のでもよい。例えば、ホトレジスト、感光性ポリイミ
ド、非感光性の各種ポリマー、セラミックスやガラス、
又は下地金属層との界面に絶縁層を有すればZn,C
u,Niなどの金属膜等から選択することができる。フ
ィルム状のものに対しては、それ自体に接着性を有する
ものの他に、フィルムに接着剤や粘着剤をつける場合も
ある。また、別ラインで予め穴あけ加工を施しておく場
合もある。レジストの穴あけ加工方法としては、通常行
われているホトリソグラフィ、レーザ加工、ウェットな
らびにドライエッチングなどが適宜用いられる。
【0024】上記の穴あけ加工されたレジスト3の穴4
に充填される導体金属としては、Au,Ag,Cuなど
従来配線導体やビアホール(スルーホール)導体の形成
に用いられているものを用いることができる。最上層配
線の上の支持層13は、その上に固定板14をめっきで
積み上げるかハンダなどで接続する。これは下層の配線
群を動かないように支持するためのもので、蒸着、スパ
ッタリング、めっきなどで形成される。支持層13およ
び固定板14は、レジスト層の溶剤除去や、下地金属層
のエッチング除去の工程において溶解せず、スケルトン
構造形成後のワニス注入工程においてビアホール導体の
上面を固定する役割をもつものである。例えば、Ni,
Ni合金や、Cr,Ti、または、アルミナ、ムライ
ト、ジルコニア、ポリイミド板などを用いることができ
るが、これらに限定されるものではない。
【0025】スケルトンの配線導体を被覆するには、溶
剤型ワニス、注型充填するには無溶剤状態のワニスが用
いられる。これらのワニスは、モノマー、オリゴマー、
ポリマーのいずれの形態のものも含む。
【0026】本願発明において、無溶剤状態のワニスと
は、常温常圧で液状である、いわゆる無溶液型のワニス
に限らず、硬化温度あるいはそれ以下の温度で常圧下ま
たは加圧下において溶剤なしで溶融し円滑に流動するこ
とが可能なワニスを含むものである。
【0027】溶剤型ワニスとしては、例えば、フッ素系
ポリマー、シリコーン、ポリイミド、ポリアミドイミ
ド、ポリエステルイミド、ポリベンズイミダゾールなど
の芳香族、非芳香族のポリマーがある。低誘電率化によ
る信号伝播速度の向上には、フッ素系ポリマーが有効で
ある。フッ素系ポリマーとしては、例えば、エマルジョ
ン型PTFE,PFA,FEPアモルファスAF等があ
る。
【0028】スケルトン構造の配線導体の空間に注入す
る無溶剤状態のワニスとしては、エポキシレジン(特に
ナフタレン骨格、ビフェニル骨格、ターフェニル骨格の
エポキシレジン)、イソシアヌレート・オキサゾリドン
レジン、イソシアン酸エステル系レジン、シクロブデン
環をもつ耐熱ポリマーなどを用いることができる。低誘
電率化(ε<2.7)、耐熱性(>350℃)、注型作
業性、平坦性などの諸条件から、シクロブデン環をもつ
耐熱ポリマーや耐熱エポキシレジンが特に適している。
ここで、シクロブデン環をもつ耐熱ポリマーとしては、
たとえば、特許公表公報昭60−501572号に記載
のものが使用できる。
【0029】無溶液状態のポリマが具備すべき耐熱性に
ついて一言説明を加えると、多層配線基板をモジュール
化する場合、種々の階層で半田接続を伴なうので、多層
配線基板が通過する半田接続のプロセス最高温度に耐え
なければならない。現在、最高級のコンピュータ用モジ
ュールで少なくともTgで250℃以上、望ましくは2
80℃以上が必要であり、その条件を満たすポリマが本
発明では使用される。
【0030】この無溶剤状態のワニスを用いる効果は以
下のようである。
【0031】すなわち、ポリイミドのような溶剤型ポリ
マーでは残存溶剤があることや、硬化に伴い縮合水の発
生があることにより塗布膜にボイドやピンホールの発生
を伴う。また、ベース基板には、一般に多くの表面欠陥
ボイドが存在するが、何回かにわけて溶剤型ワニスを塗
布したとしてもこのボイドを埋めつくすことは困難であ
る。すなわち、溶剤型ワニスは平坦性が劣ること、濃度
が低いわりに粘度が高くて埋めることのできないボイド
が基板上に多数残る問題がある。これに対して、無溶剤
状態のワニスの場合には、揮発成分を一切含まない上、
重合に際して水のような副生物の発生がないので、上記
のピンホールやボイドの発生は皆無である。また、揮発
成分が発生しないので注入に際して減圧したり、加圧し
たりできるので、細かい穴への充填が可能である。特に
シクロブテン環を有する化合物や耐熱エポキシレジンの
場合には平坦性がすぐれているので、反った基板の上に
塗布して反りを吸収して補正容易である。また、シクロ
ブテン環をもつポリマーのように、イミド環を含まない
か、含んでもそれが主体でないため著しく少ないポリマ
ーは、銅と直接接しても不活性であり、銅を侵す心配は
ない。すなわち、エレクトロマイグレーションに対して
も安全である。また、従来のポリイミド(最終硬化温度
350℃〜400℃)に比べて、低温、短時間硬化でき
るメリットは大きい。耐熱エポキシレジンは、例えば1
50℃〜200℃で十分硬化できる。
【0032】以上の効果から、従来の溶剤型ポリマーで
みられたボイド,ピンホールによる配線のショート、オ
ーブン不良の発生は見られない。このような、この無溶
剤状態のワニスは、多層配線基板の製造において、エレ
クトロマイグレーションの発生を防止し、ピンホールレ
ス絶縁を実現し、かつベース基板の平坦化処理にも好適
に使用することができる。
【0033】また、前記したようにワニスの注型を最上
部に設けた、鋼板や多孔板、格子などを通して行った場
合には、注型後の鋼板などをはずした多層基板上面には
ポリマーの凹凸が生ずるが、この平坦化処理にもこの無
溶剤状態のワニスを用いることもできる。
【0034】無溶剤状態のワニスのもう1つの重要な効
果は肉厚化できることである。溶剤型ポリマーでは溶剤
をとばしながら積み上げて肉厚化しなければならないた
め肉厚化が面倒であったり、また下部のベース基板の上
に接着積層を行うことはできても、その他に上部あるい
は中間に硬化と同時に基板を接着して設けることができ
ない。無溶剤状態のワニスでは溶剤を含まず、かつ硬化
時に副生物の発生がないので、肉厚化はもちろん、多数
の基板を同時に接着し内蔵化することが可能である。こ
のことは、膨張係数の小さいLSIと整合のとれたセラ
ミックスなどの無機絶縁シートまたは基板をモジュール
基板の上層に接合することを可能とする。また発熱の大
きいLSIに対しては熱伝導性にすぐれたAlNなどの
ような基板を最上部に接合することもできる。また、別
工程でオフラインでセラミックスシートまでは基板上に
薄膜抵抗を形成し、無溶剤状態のワニスの耐熱限界を越
える温度で熱処理し、トリミングによって抵抗値を整
え、それから薄膜多層基板に接着して配置し、一体化で
きる効果がある。
【0035】なお、上記のように無溶剤状態のワニスを
充填するには、モジュール基板の側面は型どりして四辺
を囲まなくてはならない。この囲いとしては、離型処理
を施した金属板やRTVゴムなどが挙げられる。この方
法に限らず、ベース基板上にめっきで配線導体を形成す
るときに同時に四辺にめっきで封止用の壁を作ることも
できる。また、ベース基板の四辺だけでなく、上部表面
層をもめっきで内部配線群の遮断膜を作ることも可能で
ある。
【0036】前述の方法で作製した基板の面積が著しく
大きい場合、たとえば、図2に示すように、ベース基板
21上のビアホール導体22に接続する長いX層配線導
体23が、次の層のビアホール導体24を介して長いY
層配線導体25に接続し、さらにその次の層のビアホー
ル導体26を介して半導体層27に接続している等の場
合には、スケルトン構造の配線は一端が固定されていな
いため、配線寸法を空間において規定の値に保持できな
いおそれがある。
【0037】この対策として、本発明においては、配線
を支えるスぺーサを設ける手段を各種提案する。
【0038】配線を支える方法としては、配線間に単に
物理的にスぺーサを挿入する方法の他、配線形成時にス
ぺーサを形成して行く方法がある。
【0039】物理的にスぺーサを挿入する方法は、例え
ば、前記図1(f)のようなスケルトン構造の配線が形
成された際に、スケルトンの空間のところどころに、た
とえばX層とY層の間に、スぺーサを挿入することがで
きる。この場合、配線用の絶縁が保持できればスぺーサ
自体の材質は絶縁性であれば、セラミックス、ガラス、
ワニスなど有機、無機の材質にかかわらず使用可能であ
る。
【0040】上記の手段より能率的かつ合理的な方法
は、レジストを塗布する前に、ポリマーをホトリソグラ
フィでパターン化してスぺーサを一括作製する方法であ
る。すなわち、図3(a)に示すように、ベース基板3
1上に(必ずしもベース電極のすぐ上である必要はない
が)下地金属層32を形成した後、ホトレジスト34を
用いてパターン化してスぺーサ33を設け、次に図3
(b)に示すように、ホトレジスト34に、ドライエッ
チングにより穴あけを行って穴37を形成し、次いで、
この穴37に、図3(c)に示すように、銅めっきを行
い、導体35を充填する。さらに、図3(d)に示すよ
うに、この上に配線36を形成する。この後、図3
(e)に示すように、配線導体の下部に接する部分以外
の下地金属層32とレジスト34とをエッチング除去
し、スケルトン構造を形成する。
【0041】この場合のスぺーサ33を構造するポリマ
ーは、レジストを除去する特定溶剤や下地金属層を除去
するエッチング液のいずれにも侵されないものであるこ
とが必要である。その結果、前述のようにして、スケル
トン構造が形成された際、スぺーサ33は、スケルトン
の空間に残存して、配線36を支持することになる。
【0042】上記レジストが感光性ポリイミドの場合、
レーザ加熱で硬化してスぺーサ部分を形成し、後に、光
露光と現像とにより配線溝を形成することができる。こ
の方法がとれるのは加熱重合性及び光重合性の2つの機
能をもつポリマーによってである。
【0043】さらに別の形態として、X層とY層の間の
ビアホール導体層の空間となるべき部分の全部または一
部をポリマーで充填する方法がある。例えば、スケルト
ン構造の配線構成は、図4(a)に示すように、ベース
基板41上のビアホール層42→X層43→ビアホール
層44→Y層45→ビアホール層46のように配線層と
ビアホール層が交互になっている場合がある。そこで、
図4(a)において、X層43とY層45との間のビア
ホール層44の空間となるべき部分を、図4(b)に示
すようにX層43を形成後、全面ポリマーで充填してス
ぺーサ47を形成する。なお、Y層へつなぐビアホール
は、スぺーサポリマーをレーザで溝加工して穴を設け、
その穴に導体をめっきで充填してつくる。または、図4
(c)に示すように、部分的にポリマーで充填してスぺ
ーサ47とする。
【0044】ポリマーによる充填は、網状または格子状
とすることも可能である。この場合のスぺーサとなるポ
リマーは、レジストの除去に用いる特定溶剤や、下地金
属層の除去に用いる特定エッチング液に侵されないもの
である。感光性ポリマー例えば感光性ポリイミド、不溶
性耐熱ポリマー例えば通常のポリイミドやシクロブテン
環をもつ耐熱ポリマー、シアン酸エステル基を含む耐熱
レジンなどが適切である。この結果、レジストや下地金
属が一括除去される際に、スぺーサとなるポリマーは残
り、X層とY層がこのポリマーで固定されることにな
る。
【0045】なお、スぺーサを網状または格子状に形成
するには、例えば、ホトリソグラフィ、レーザ加工、ド
ライエッチングなどで行うことができる。
【0046】なお、上記はX層とY層の中間のビアホー
ル層にスぺーサを形成する場合を述べたが、スぺーサを
形成する層はこれに限らず、いずれの配線層にスぺーサ
を設けてもよい。
【0047】また、上記の方法において、スぺーサとな
るポリマー層の形成を、予めビアホール加工を施した下
地金属膜付きの耐熱ポリマーフィルムを用いて能率的に
行うことができる。また、ポリマーフィルムの代わりに
セラミックスやガラス膜などの無機絶縁膜を下地金属膜
に接着して使うこともできる。
【0048】さらにまた、薄膜プロセスにおいて、めっ
きにより配線導体を形成すると同時に、配線材料とは異
なる金属でスぺーサの形成を行うことも可能である。こ
の場合、スぺーサを配線と絶縁する必要がある。その目
的のためCVD法などによりスぺーサに絶縁処理を行う
ことが可能である。
【0049】また別の方法として、めっきによる配線導
体の形成の時と同時に、ベース基板の四辺にめっきで壁
(柱でもよい)を設け、配線の末端部分あるいは配線の
途中からアンテナのごとき導体をのばして、この壁に接
続し、後に行う配線群の固定後に壁を取り除くと共に、
別途このアンテナ用の導体をその根元のところでレーザ
などにより切断して取り外すなどの方法もある。
【0050】さらにまた、薄膜プロセスを用いて、スぺ
ーサとビアホール形成用穴を耐熱ポリマーで形成し、そ
れ以外の部分はめっきで埋める方法がある。たとえば、
図5(a)に示すように、ベース基板51上にCr/C
u/Crスパッタの下地金属層52を形成し、その上に
感光性ポリイミドの層53を形成し、図5(b)のよう
に、露光し、次に、図5(c)に示すように現像して、
ビアホール形成用の部分54とスぺーサ55を形成す
る。次に、図5(d)に示すように、配線導体と選択的
にエッチング可能な金属56をめっきする。次いで図5
(e)に示すように、ドライエッチング耐性のあるマス
ク57でマスキングを行い、ビアホール成形用の部分5
4の上のみを露光、現像してドライ耐性マスクを形成す
る。次に、図5(f)に示すように、ドライエッチング
により、ビアホール形成用穴58を作る。次に図5
(g)に示すように、マスク剥離の後ビアホール用穴5
8に、配線に用いる導体59を充填する。
【0051】ここで、導体59として銅を用いるとき
は、これと選択的にエッチング可能な金属56として
は、例えば、亜鉛を用いることができる。この亜鉛は、
後にエッチング液で溶解除去して、スケルトン構造が姿
を現した段階では、空間を形成する。
【0052】図5では、感光性ポリイミドを用いている
が、非感光性の耐熱ポリマー例えばポリイミドフィルム
を貼りつけてドライエッチング、あるいはレーザによる
微細加工でスぺーサポリマーとビアホール部分のポリマ
ーを作ったり、あるいはビアホール穴加工を行うことも
できる。また、平坦性にすぐれたホトレジストを用い
て、スぺーサを耐熱ポリマーで作成したのちに、その他
の溝をホトレジストで埋めて、そのホトレジストにホト
リソグラフィ加工でビアホール穴を形成するプロセスを
採用することもできる。
【0053】以上に、スぺーサの形成方法を種々述べた
が、これらの単独または併用に限らず、スケルトンを保
持できれば他の方法を採ることを防げない。
【0054】以上述べた方法のなかで、特定の溶剤ある
いは特定のエッチング液という表現を用いる場合があっ
たのは、レジストや下地金属に対応した溶剤あるいはエ
ッチング液という意味であり、その材質に応じてそれら
を溶解するものであり、それ以外の特別の限定を加える
ものではない。たとえば、前述の薄膜プロセスを用いて
スぺーサを一括形成する方法において、X層とY層との
間のビアホール層をポリマーで充填する場合には、その
ポリマーは、上記溶剤やエッチング液のいずれにも侵さ
れるものであってはならない。その意味で、特定の溶
剤、特定エッチング液は対応するレジストや下地金属を
選択的に溶解するものである。
【0055】本発明は、単なるプロセスの簡略化とそれ
に必然的に伴う信頼性、歩留りの向上だけでなく、機能
性の向上にも大きな成果を与えるものである。その例を
以下に示す。
【0056】ベース基板上に、特定エッチング液に可溶
性の下地金属層を電気めっき電極あるいは無電解めっき
の下地膜として形成し、その上に配線導体のパターン形
状に穴あけ加工された特定溶剤に可溶性のめっきレジス
ト層を設け、溝の内部にめっきにより配線導体を充填す
る。この操作をn回繰り返して多層化を行うが、その過
程の中間に、あるいは最上層かその近くに、特定溶剤に
不溶性の絶縁材からなる配線層を設ける。ここで、この
絶縁材からなる配線層は、コンデンサやCrSiOx、
TaSiOxなどからなる抵抗素子を搭載あるいは内蔵
するものである。上記絶縁材からなる配線層の形成前後
で、めっきレジストならびに下地金属を溶解除去して、
スケルトン構造の多層配線を作製し、このスケルトン構
造の空間に無溶剤状態のワニスを充填するか溶剤型ワニ
スを含浸あるいは両者を併用する。
【0057】本発明方法の大きな特徴として、ベース基
板上だけでなく、多層配線基板上部表面かその近く、ま
たは、中間位置に上述の如くして自由に機能素材を内蔵
させることができる。
【0058】また、本発明において、配線やビアホール
等を形成するための穴あけ加工は、ホトリソグラフィ、
レーザ加工、ウェットエッチング、ドライエッチングな
どで行うことができる。さらに、穴あけ加工を行わず
に、めっきレジスト、スぺーサなどのパターンは高精度
印刷技術で形成すること、あるいはパターンを作るため
のマスクを印刷で形成し、穴あけは上記の方法で行うこ
ともできる。
【0059】また、従来方法において絶縁層にポリイミ
ド系材料を用いていたことによる問題を解決するため
に、絶縁層形成のための樹脂として、ポリ(ベンゾシク
ロブテン)系ポリマまたは耐熱エポキシレジンを使用す
ることを特徴とし、ポリ(ベンゾシクロブテン)系ポリ
マ材前駆体またはエポキシレジン組成物を配線導体間の
空間に充填硬化し、絶縁層を形成する。
【0060】従来のペディスタル方ではポリマーとして
溶剤型ワニスであるポリイミドを用いるのは、市販され
ているポリマー中では耐熱性(ガラス転移温度、熱分解
開始温度)が最も高いこと、皮膜としての機械的物性が
優れていること、熱膨張率を配線金属であるAlやCu
と同じにできるなどが挙げられる。しかし、反面高分子
量であるため使用にあたっては溶剤に溶解しなければな
らないこと、溶解させるにはその前駆体のアミド酸の状
態にしておかなければならないこと、硬化反応は高温時
間型であり、その際に縮合水ができること、容質濃度が
小さく、平坦性が劣ることなど様々な問題をもってお
り、これらの問題が多層基盤の生産性を著しく劣化させ
る原因となっている。以上のことを総括して表1に示
す。
【0061】
【表1】
【0062】したがって、ポリイミドに関する上述の様
々な問題を解決する一つの重要な手段としては、本発明
者らは、無溶剤状態で使用できる新しい多層配線基板用
ポリマーを案出する必要があると判断したが、このコン
セプトは、これまで多層配線基板、特に逐次多層配線基
板では従来なかったものである。その理由を推測するな
らば、これまで大面積超多層の薄膜多層配線基板が必要
とされず、ポリイミドの良い性質のみ目立って、上記の
欠点はそれほど欠点として認識される状態ではなかった
こと、無溶剤ワニスでポリイミドに代替できる諸物性を
もっているものが高分子の歴史の中で従来見当らなかっ
たことが考えられる。
【0063】本発明では無溶剤ワニスとして種々採り上
げているが、特に耐熱性が優れているシクロブテン環を
有するポリマー(ガラス移転温度330℃以上、熱分解
開始温度400℃以上)では、溶剤型ワニスとして検討
が進められていて、無溶剤型としてはとり上げられ検討
されていない。また、エポキシレジン組成物は、特に低
温速硬化性(150℃〜200℃で硬化可能)であり、
無溶剤型ワニスとしての使用実績もかなりあるが、耐熱
性が200℃を越すもので無溶剤型のものは見当らな
い。特にコンピュータ用薄膜多層配線基板で必要とされ
るガラス転移温度230℃以上、望ましくは260℃以
上、特に望ましく300℃以上を満たすものはなかっ
た。
【0064】本発明では、コンピュータ用薄膜超多層配
線基板の配線仕様(例えば、幅25μm、高さ40μ
m、ピッチ35μm)でも十分注型充填、あるいは溶融
流動により充填できるように分子設計上考慮している。
本発明の無溶剤型ポリマーは180℃以下で液状か、加
圧したときに280℃以下、あるいは硬化温度以下で溶
融流動することを前提としているものである。硬化反応
はポリイミドに比べると低温短時間で行なうことができ
るので、繰り返して多層化しなければならない超多層配
線基板には生産性を高める点で好適である。また、液状
型ポリマーであれば90%以上の平坦化は容易で、殆ど
平坦である。加圧により溶融流動するものであれば、ホ
ットプレスでポリマーを加圧するならば、ホットプレス
の平坦性を高めてさえおけば、その平坦な面がそのまま
転写される。このような優れた平坦性は、機械加工によ
って平坦化する作業を不用とするので生産性向上に大き
く貢献するものである。
【0065】超薄膜多層配線基板は、一般的に厚いセラ
ミック基板の上部に積み上げられるものであり、その昇
温、降温はポリマーのベーク時間というよりはセラミッ
ク基板の熱容量の大きさに依存する場合が多い。そのよ
うな場合にホットプレスにより上方からの加熱は、ホッ
トプレスが急速化熱、急速冷却できるので、昇温、降温
時間を短かくし、生産性向上に大きく貢献するものであ
る。したがって、液状型ポリマーによって、流し込み注
型によってポリマーを充填する場合でも、急速昇温、降
温できるホットプレスの使用は生産性向上のためには有
用できる。
【0066】本発明の無溶剤型ワニス、あるいは無溶剤
状態のポリマーを注型あるいは溶融流動させる場合、減
圧によって抱き込んだ空気を排出したり、僅かに含まれ
る溶剤を排出し、それらによるボイド、ピンホールの発
生を皆無とするのに有効である。しかし、そのまま常圧
にもどすと、ボイド,ピンホールをそのまま若干含むこ
ともあるので、そのような場合、減圧を一定時間かけた
後、静水圧で全体を加圧することが必要であり、それに
よってボイド,ピンホールを皆無とすることができる。
【0067】ポリイミドの物性の中で、熱膨張率はそれ
だけに着目するならばLSI(大規模集積回路)のSi
基板の熱膨張率と同じ位まで下げられるが同時に接着し
がたくなるので、せいぜい銅並みの熱膨張率(18×1
0~6℃~1)までしか下げられないのが実態である。本発
明では、負の膨張率をもつアラミド繊維、あるいはSi
と同程度の熱膨張率をもつポリイミド粉を混和すること
により、熱膨張率を適宜調整し配線基板の求める熱膨張
率と整合をとることが可能である。この補強のメリット
は、この熱膨張率の整合の他に、伸びの大きいポリマー
粉の使用による補強効果も大きい。また、ポリイミドを
ワニスから使用するときには硬化反応に際して縮合水を
放出するが、ポリイミド粉末では既に硬化反応が完結し
ているので縮合水は出ない。すなわち、ポリイミド粉を
混和することにより、ポリイミドの優れた物性を寄与さ
れることができ、また、ドライエッチングにおいては、
無溶剤型ポリマーとエッチングレートが略同一であるの
で、ドライ加工上の障害とならない。このように数々の
メリットのあるポリイミド粉を補強のために逐次薄膜多
層基板に使用した例は従来ない。
【0068】ポリ(ベンゾシクロブテン)系ポリマ材前
駆体としては、分子内に1個以上のベンゾシクロブテン
骨格を有する180℃以下の温度で溶剤無添加で液状ま
たは280℃以下の温度で加圧下溶剤無添加で液状、も
しくは流動性をもつベンゾシクロブテン系モノマ、また
はベンゾシクロブテン系モノマとそのオリゴマとの混合
物、またはベンゾシクロブテン系オリゴマを用いる。あ
るいはポリ(ベンゾシクロブテン)系ポリマ材前駆体と
して、分子内に1個以上のベンゾシクロブテン骨格を有
するベンゾシクロブテン系モノマとジエノフィルとなり
うる分子団を1個以上有する剛直な分子構造のコモノマ
とを混合して得られる180℃以下の温度で溶剤無添加
で液状または280℃以下の温度で加圧下溶剤無添加で
液状、もしくは流動性をもつモノマ混合物、またはモノ
マとオリゴマの混合物、または上記2種類のモノマのオ
リゴマ混合物を用いる。
【0069】ここで、上記ポリ(ベンゾシクロブテン)
系ポリマ材を形成するベンゾシクロブテン系モノマとし
ては、下記一般式(1)で示される化学構造式の化合物
を用いることができる。
【0070】
【化1】
【0071】ただしRは次の(i)〜(iii)のいずれ
かで示されるものである。
【0072】
【化2】
【0073】
【化3】
【0074】
【化4】
【0075】
【化5】
【0076】一般式(1)で示されるベンゾシクロブテ
ンモノマの具体例を挙げれば、例えば、 4,4’−ビスベンゾシクロブテン
【0077】
【化6】
【0078】ビスベンゾシクロブテニルエテン
【0079】
【化7】
【0080】m−ビスベンゾシクロブテニルエテニル
ベンゼン
【0081】
【化8】
【0082】p−ビスベンゾシクロブテニルベンゼン
【0083】
【化9】
【0084】等である。
【0085】前記のポリ(ベンゾシクロブテン)系ポリ
マ材前駆体は、180℃以下の温度で液状または280
℃以下の温度で加圧下溶剤無添加で液状、もしくは流動
可動となるので、溶媒を用いずに塗布することができ、
これにより加熱硬化処理において、収縮が少なく、また
その内部にボイドやピンホール等を発生することなく平
坦面に硬化する。また、塗布時の粘度の調節により、1
回の塗布で所要の膜厚が得られる。
【0086】また、上記のポリ(ベンゾシクロブテン)
系ポリマ材で形成される絶縁層は、銅、アルミニウム等
の配線層と同程度以下の熱膨張係数を示すので加熱硬化
処理による配線層の残留機械的ストレスが少ないことに
加えて、上記ポリ(ベンゾシクロブテン)系ポリマ材は
強い耐アルカリ性を有し、配線層のめっき処理により変
質しない。
【0087】図14はアルミニウム配線膜303を有す
るシリコン基板301上に本発明によるポリ(ベンゾシ
クロブテン)系ポリマ材からなる絶縁膜304を設けた
半導体チップの断面図である。なお、302は2酸化シ
リコン膜である。
【0088】図14では本発明の原理や効果を明確に表
現するために簡単な断面構造を示したが、多層配線化さ
れ断面構造が複雑であるメモリ素子のようなチップにも
本発明は同様に適用することができる。本発明では、
粉、あるいは粒状のポリマ前駆体(モノマまたは、およ
びオリゴマ)を例えば150℃程度の比較的低い温度で
直接加熱して溶融させたものを例えばスピンコート等の
方法によりシリコン基板301の表面に塗布し、粉状あ
るいは粒状のポリマ前駆体を直接シリコン基板301の
表面に散布後加熱溶融させて塗布する。
【0089】ついで、温度を例えば250〜300℃に
上げてこれを加熱硬化する。
【0090】上記溶融したポリマ前駆体には、従来のポ
リアミド酸溶液のように溶剤が含まれないので加熱硬化
による収縮がなく、また、硬化前に低粘度で溶融する。
このため加熱硬化した絶縁膜304の表面を平坦にする
ことができる。
【0091】さらに、溶剤の蒸発や反応時にできる水分
の蒸発がないので絶縁膜内にボイドやピンホール等が発
生することを防止することができる。
【0092】また、上記オリゴマ化した絶縁材料の粘性
を加熱温度や加熱時間等により適宜設定できるので、1
回塗りで所要の膜厚を得ることもできる。
【0093】また、上記本発明の絶縁材料は被覆する金
属配線層とほぼ同等ないしはそれ以下の熱膨張率を示す
ので、配線構造体製造時の熱処理サイクルにより絶縁膜
と配線の間に残留する熱応力がほとんどなく、このため
絶縁膜と配線の剥離、配線の変形、同断線がみられな
い。
【0094】以下、上記本発明に用いる絶縁材料とその
処理条件について説明する。
【0095】本発明においては上記絶縁材料として、熱
膨張係数がアルミニウムあるいは銅等の金属配線膜材と
同程度ないしはそれ以下の低い値を有するポリ(ベンゾ
シクロブテン)系ポリマ材を用いる。
【0096】上記ポリ(ベンゾシクロブテン)系ポリマ
材の一つは、分子内に1個以上のベンゾシクロブテン骨
格を有し、180℃以下の温度にて1ないし2種類以上
のモノマあるいはオリゴマを有する液状物を加熱硬化し
て生成する。
【0097】また、上記ポリ(ベンゾシクロブテン)系
ポリマ材の二つ目は、分子内に1個以上のベンゾシクロ
ブテン骨格を有する1種あるいは2種類以上のベンゾシ
クロブテン系モノマに対してジエノフィルとなりうる分
子団を1個以上有する剛直な分子構造のコモノマを1種
類、あるいは2種類以上をモル比で0.1〜99.9の
範囲内に混合した180℃以下で液状となるモノマ混合
物より生成されるオリゴマ混合物より生成される(ベン
ゾシクロブテン−ジエノフィル)系コポリマ材である。
【0098】上記ポリ(ベンゾシクロブテン)系ポリマ
を生成するモノマとしては前記化学式(1)に示す一般
化学構造式の化合物を用いる。
【0099】また、上記無溶剤ワニスは前記化学式
(1)に示したビス(ベンゾシクロブテン)類の中の1
種あるいは2種類以上の組成物である。
【0100】上記無溶剤タイプのポリ(ベンゾシクロブ
テン)ポリマ単独では低熱膨張率を示さない場合には、
このポリ(ベンゾシクロブテン)ポリマを生成する18
0℃以下では液状のモノマに、ジエノフィルとなりうる
分子団を分子内に1個以上有する剛直な分子構造のコモ
ノマを溶解させた無溶剤ワニスを用いるようにする。
【0101】また、このようなコポリマは、単独では低
熱膨張率を示さない上記ポリ(ベンゾシクロブテン)ポ
リマを生成する180℃以下では固体のモノマを、ジエ
ノフィルとなりうる分子団を分子内に1個以上有する剛
直な分子構造の180℃以下では液状のコモノマに溶解
させた無溶剤ワニスであってもよく、また、単独で低熱
膨張性ポリ(ベンゾシクロブテン)ポリマを与えるモノ
マと上記剛直分子構造のコモノマから得られるものでも
よい。
【0102】このような剛直構造のコモノマよりなる絶
縁膜は耐熱性に優れ、同時に優れた可とう性も得られる
ので機械的強度が向上する。
【0103】上記ジエノフィルコモノマは式(2)に示
すような分子構造のものであることが好ましい。
【0104】 Y−X−Y’ (2) ただし、Xは直接結合、
【0105】
【化10】
【0106】(mは1〜4の整数、nは1以上の整数、
Rは水素原子、アルキル基、 アリール基)、
【0107】
【化11】
【0108】であり、Y、Y’は
【0109】
【化12】
【0110】(nは1以上の整数、Rは水素原子、アル
キル基、アリール基)、
【0111】
【化13】
【0112】(nは1以上の整数、Rは水素原子、アル
キル基、アリール基)から任意の組合せが選ばれる。
【0113】この中、特に好ましいのは
【0114】
【化14】
【0115】
【化15】
【0116】である。
【0117】上記可とう性が向上する理由は、ビス(ベ
ンゾシクロブテン)類とこれらのビス(ジエノフィル)
類とが加熱反応する際に、それぞれの単独重合、すなわ
ち架橋反応の他に、ベンゾシクロブテンが異性化して生
成されたo−キノジメタンがジエノフィル部位とディー
ルズ・アルーダ反応して式(3)に示した直線状分子構
造の共重合成分が生成され、これが硬化膜中に混入して
耐熱性を保持しつつ架橋密度を低下させるためと思われ
る。
【0118】
【化16】
【0119】本発明では、上記液状ビス(ベンゾシクロ
ブテン)に1種または2種類以上のビス(ジエノフィ
ル)類を溶解させた無溶剤ワニスを用いる。
【0120】また、上記無溶剤ワニスを所定時間加熱し
て融点が180℃以下のオリゴマタイプの無溶剤ワニス
を用いてもよい。
【0121】エポキシレジンは、重合に際して発泡の原
因となる水の副生がなく、無溶剤状態で塗布できるの
で、加圧、減圧下で硬化することができる。特にアミン
硬化のものは低温短時間で硬化できる。例えばナフタレ
ン骨格のエポキシレジンをジアミノフェニルメタンで硬
化させるとき、170〜200℃、数分〜2時間で硬化
可能である。これは従来のポリイミドの硬化は低温から
手順を踏んで高温に上げ、最終的に350℃〜400℃
で合計数時間必要であるのに対して、硬化時間だけで生
産性は大幅に向上する。
【0122】すなわち、配線導体間の空間に、耐熱エポ
キシレジンとその硬化剤を含む耐熱エポキシレジン組成
物を充填、硬化することにより、配線導体間の絶縁層を
形成する。
【0123】この発明で用いる耐熱エポキシレジンは、
下記一般式(4)で示される化学構造のものが使用でき
るが、ナフタレン骨格、ビフェニル骨格もしくはターフ
ェニル骨格の少なくとも1種以上で構成されることが望
ましい。
【0124】
【化17】
【0125】ただし、
【0126】
【化18】
【0127】から任意に選ばれる組合せであり、Rと
R’が同じ場合も含まれる。
【0128】(m,nは1〜2の整数) Arは、下記に例示されるアリール基であり、R,R’
は、アリール基の末端芳香環に結合する。また、アリー
ル基内でのフェニル基同士またはフェニル基と−O−基
あるいは−CH2−基との結合はp位に限らず、m位、
o位の結合あるいはその混合も含まれる。
【0129】また、アリール基の末端芳香環とR,R’
との結合においては、可能である限り、末端芳香環のい
ずれの位置にR,R’が結合する場合も含む。
【0130】
【化19】
【0131】
【化20】
【0132】
【化21】
【0133】硬化剤である芳香族ジフェニルメタン骨
格、ナフタレン骨格、ビフェニル骨格もしくはターフェ
ニル骨格の少なくとも一種以上を含むものであることが
望ましく、例えば4,4′−ジアミノジフェニルメタ
ン、4,4′−ジアミノビフェニル、4,4″−ジアミ
ノパラターフェニル、4,4′′′−ジアミノパラクォ
ーターフェニル、1,6−ジアミノナフタレン、9,1
0−ジアミノアントラセンなどであり、下記一般式
(5)で示される化学構造式のものである。
【0134】H2N−Ar−HN2 …(5)
【0135】
【化22】
【0136】
【化23】
【0137】
【化24】
【0138】なお、配線導体間の空間に充填される絶縁
材料としては、上記のポリ(ベンゾシクロブテン)系ポ
リマ材とエポキシレジンを混在して使用することもでき
る。
【0139】従来のポリイミドに代えて、ポリ(ベンゾ
シクロブテン)系ポリマ材または耐熱エポキシレジンを
用いることによって、硬化時間は大幅に減少するが、硬
化時間だけでなく、多層配線基板のベース基板が厚手の
セラミック基板の場合、昇温、降温に著しく時間をとる
ので、ベーク時間も多大な時間を要する。
【0140】本発明では、セラミック基板の昇温、降温
に要する時間を省くために、ポリ(ベンゾシクロブテ
ン)系ポリマ材前駆体またはエポキシレジン組成物がホ
ットプレート上に十分溶融、硬化することに着目し、加
熱が可能なホットプレートを用いて樹脂材料を硬化する
手段を採用する。この工程の一例を図16に示す。図1
6(a)に示すように、加熱が可能なホットプレート4
01上にポリ(ベンゾシクロブテン)系ポリマ材前駆体
またはエポキシレジン組成物(以下これらを「樹脂原
料」と略称する場合がある)402を塗布する。溶剤を
用いて塗布した場合は溶剤を揮散して除き無溶剤状態と
する。図16(b)のように、ホットプレート上の樹脂
材料側を、基板403上の配線導体404に重ねてホッ
トプレートごと押しつけ、ホットプレートの加熱によっ
て樹脂材料402を溶融させて、配線導体間に空間40
5に移動させる。その結果、図16(c)のように、ホ
ットプレートと配線導体の上端表面との間の樹脂材料4
02は、配線導体間の空間405に流動してほとんどな
くなる。この場合、配線導体間空間の空気は減圧下で除
去し次に静水圧加熱を行なうと、ショート、オープン不
良の原因となるボイド、ピンホールの発生はなくなり、
信頼性向上に貢献する。ホットプレートの表面を高精度
に平坦にしておくと、硬化後の配線の上部表面も平坦と
なる。±0.5μm以上の高精度の平坦性の付与も可能
である。例えば、エポキシレジン組成物は約80℃から
溶融し始め、170℃、2時間で十分硬化できる。17
0℃から200℃に昇温しながら硬化させれば数分の硬
化時間で十分硬化できる。ホットプレートは急速加熱が
できるが、セラミック基板をオープンで加熱すると急速
加熱は困難であり、ホットプレートによる加熱、減圧、
加圧、溶融流動、平坦化硬化システムは製造時間の短縮
に多いに貢献する。
【0141】また、別の方法として、図17(a)のよ
うに、予め樹脂材料412を基板413上の配線導体4
14の空間に充填した後、図17(b)のように、ホッ
トプレート411をその上部に置いて樹脂を硬化させる
こともできる。
【0142】エポキシレジン組成物は従来ガラス転移温
度が200℃以上に高いものは知られていなかったが、
本発明では、250℃以上、望ましくは300℃以上の
ガラス転移温度をもち、かつ低熱膨張性のエポキシレジ
ン組成物を新規に見出し、それを薄膜多層配線基板へ使
用できるように工夫した。例えばナフタレン骨格のエポ
キシレジンをジアミノジフェニルメタンで硬化したもの
は300℃以上のガラス転移温度をもつことが見出され
た。高いガラス転移温度をもつことにより、半田付けに
よる組み立て温度を高くすることができ、それだけ半田
付け階層接続上のハイラルキーを大幅に増やせる効果が
ある。この高ガラス転移温度の効果は、複雑な多階層の
コンピュータのモジュール組み立てに対して極めて重要
な意義をもつものである。
【0143】エポキシレジン組成物の硬化物は、ポリイ
ミドに比べて伸びが小さいことが、昇温、降温による熱
ストレスの大きい多層配線基板の製造プロセスでは心配
される。エポキシレジン組成物そのものは接着性がよ
く、機械的性質も優れているが、銅やセラミックスなど
の熱膨張係数の小さいものを複合化する場合には、一層
信頼性を高める必要がある。これに対する解決手段とし
ては、繊維状物質あるいはポリイミド粉などのフィラを
充填剤として用いることである。繊維状物質としては高
張力、高モジュラスであり、かつ熱および湿度に対する
膨張係数がともに負でイオン物質性物質の含有が著しく
少ないアラミド繊維、例えば帝人(株)製のテクノーラ
(登録商標)などが使用できる。イオン性物質が少ない
ことは配線密度の向上に伴う銅のマイグレーション発生
や半導体チップの直接搭載における電極の腐食の問題に
対して優位性を持っている。また、他の手段としては、
高張力、高い伸び、低膨張の有機質粉末、特にポリイミ
ド粉末を充填材として用いることである。ポリイミド粉
末の例は、下記一般式(6)で示される化学構造を有す
るものが挙げられる。
【0144】
【化25】
【0145】上記(6)において、Rが
【0146】
【化26】
【0147】の場合は、ポリ(N,N’−オキシジフェ
ニレンビフェニルテトラカルボキシルイミド)、Rが
【0148】
【化27】
【0149】の場合は、ポリ(N,N’−p−フェニレ
ンビフェニルテトラカルボキシルイミド)であり、宇部
興産(株)製(各々商品名UIP−RとUIP−S)が使
用可能である。
【0150】これらの補強材によって、耐熱エポキシレ
ジン組成物の硬化物の伸びの不足が十分にカバーされ
る。このような補強材の添加は、前述のポリ(ベンゾシ
クロブテン)系ポリマ材にももちろん有効である。
【0151】上記のような補強材による補強方法は、補
強材を充填して後、配線導体間の空間にポリ(ベンゾシ
クロブテン)系ポリマ材前駆体または耐熱エポキシレジ
ン組成物を充填、硬化するかあるいは、補強材を添加し
たポリ(ベンゾシクロブテン)系ポリマ材前駆体または
補強材を添加した耐熱エポキシレジン組成物を配線導体
間の空間に充填、硬化することにより可能である。
【0152】また、ポリ(ベンゾシクロブテン)系ポリ
マ材前駆体または耐熱エポキシレジン組成物の樹脂材料
を配線導体の上端面に付着させないためには、配線導体
の上端表面のみを、フッ素入り界面活性剤もしくはフッ
素入りポリマーで処理することが有効である。これは、
配線導体間の空間に樹脂材料を充填した後に行なう配線
導体の上端表面をクリーニングするためのドライ加工の
時間を短くし、容易にするものである。すなわち、導体
の上端表面にレジンが厚く付着していれば、それを取り
除くためにドライエッチング時間を長くしなければなら
ないが、ほとんど付着していなければフッ素化合物の除
去だけの時間ですむ。多層配線基板を形成するために、
これより上層の配線層を形成するプロセスにおいて、配
線導体の上端表面は電気メッキで導体を接続するので、
導体金属が露出してクリーンでなければならない。
【0153】以上のように、硬化に際して従来のポリイ
ミドのように水の副生がないこと、低温で速く硬化する
こと、配線導体表面の平坦化が容易であること、高ガラ
ス転移温度、低熱膨張性であることなどの諸条件を満た
す樹脂材料を使用することに加えて、昇温、降温が急速
にできるホットプレートを用いて無溶媒性樹脂の加熱溶
融によって樹脂を流動化すること、さらには充填材とし
て、高張力、高モジュラス並びに、熱や湿度に対して負
の膨張係数を持つアラミド繊維、あるいは高張力、高伸
び、低熱膨張性のポリイミド粉末を添加すること、配線
導体表面のフッ素処理、硬化に際しての減圧、加圧処理
などの1つ1つの効果が相乗的に働いて、多層配線基板
の製造における高スループット、小リードタイムが実現
され、優れた量産性が達成される。また、ポリイミドを
用いる場合に見られるピンホールやボイドを防止しショ
ート、オープンなどの電気的不良を皆無とし、信頼性、
歩留り向上に有効である。ポリイミドワニスでは大きさ
が30ミクロン以下の基板ボイドは埋めつくせないが、
ポリ(ベンゾシクロブテン)系ポリマ材または無溶剤型
のエポキシレジンは減圧下でこれを埋めつくすことが容
易であり、このことは絶縁層のピンホール、ボイドの発
生を阻止するとともに、それを防止するために必要とさ
れる困難性の高いセラミック基板側のボイドレス化の努
力を全く必要としないので、従来方法に比べて効果が大
きい。
【0154】
【作用】下地金属層とめっきレジストとめっきを用いレ
ジスト除去と下地金属除去ならびに絶縁ポリマ−被覆と
研削を各層毎に行う従来の多層配線基板の遂次製造を特
徴とするベディスタル方法に比べて、本発明方法は、レ
ジストの一括除去、下地金属の一括除去、それに次いで
の絶縁ワニスの一括注型処理または絶縁材の一括被覆処
理もしくは両処理の併用により、工程数の大幅減少や絶
縁ポリマ−の研削研磨工程の排除により、プロセスの簡
略化を達成する。また、そればかりでなく、無溶剤状態
のワニスの使用による欠陥ボイドの低減や異物発生工程
を排除したことにより、異物による配線間のショ−ト、
配線のオ−プンなど発生が抑えられて、歩留まり向上、
また、配線寿命の安定化に大きく寄与するものである。
【0155】さらに、無溶剤状態の耐熱ワニスの使用に
より、ベ−ス基板の平坦化も容易に行うことができる。
【0156】また、製造工程で、スケルトン構造の配線
を形成することは、配線が露出しているので水洗の強化
が容易にでき、めっき波の残留も生じない。
【0157】さらにまた、ベ−ス基板上だけでなく、多
層配線基板上部表面かその近く、または中間位置に自由
に機能素材を内蔵させることができる。特に上下基板を
無溶剤状態のワニスの充填で同時に接着固定化できる。
そのため、オンラインで上部または中間基板を作製する
ことを可能とし、工程数短縮、歩留り向上に関して、極
めて効果が大きい。それに加えて、コンデンサ、抵抗素
子の内蔵は、外部に機能素子を設ける場合に比べて、実
装密度ひいては信号伝播速度の向上に著しく寄与するも
のである。
【0158】以上のように、本発明は個々の要素はもち
ろん重要であるが、薄膜超多層化プロセスという全体へ
個々の要素を巧みに整合させつつとり入れて組立てたシ
ステムとしてとらえなけてばならない。
【0159】特に、超多層においては、各層を100%
の歩留まりで完成させることがこれまでのプロセスの仕
事と画期的に異なるところであり、特に全体のシステム
に個々の要素をどのように整合させていくかということ
とが大きい課題であり、本発明はこの課題に答えるもの
である。
【0160】
【実施例】
〔実施例1〕図1に示す工程によって多層配線基板を製
造した。図1(a)に示すように、ベ−ス基板1上に厚
さ0.5〜0.8μmのCr/Cu/Crの重ねスパッ
タ薄膜からなる下地金属層2を形成し、ホトレジストに
よる溝加工後に、ビアホ−ル導体部分の真下に位置する
Crはエッチングにより除去して銅を露呈させた。次ぎ
に図1(b)に示すように厚膜レジスト(厚さ22μ
m)3として、例えば、フェノ−ルノボラック型のポジ
レジストをスピンコートで塗布し、溶剤を乾燥揮散させ
たのちプレキュアし、ホトリソグラフィによりマスク露
光、現像、定着を行い、所望のビアホール配置パターン
に従って、穴あけ加工を行った。次に、図1(c)に示
すように、穴4の底部に露呈させた下地金属層の銅の上
部に選択的に硫酸銅水溶液を用いて電気めっきを行い、
厚膜レジスト3とほぼ同じ高さの銅導体5をビアホール
用として形成した。
【0161】なお、以上の工程では、ビアホール層の形
成を含む場合の工程を示しているが、配線導体層を形成
する場合もパターンが相違するほか、ほぼ同様に行われ
る。
【0162】ここまでの下地金属層の形成から電気めっ
きに至る工程を1サイクルとし、以後、ビアホール導体
と配線導体とが交互になるようにして、図1(d)に示
す段階において、n=30すなわち30層の多層構造を
形成した。
【0163】最後に、最上層のビアホール層12の表面
に網状のCu/Cr/Niのスパッタ膜を支持層13と
して設け、さらに0.5mmのNi板からなる固定板1
4を補強のためにハンダで接続した。
【0164】しかる後、厚膜レジストは、例えば、炭酸
ナトリウム、テトラエチルアンモニウムヒドロキシド、
水酸化ナトリウム、水酸化カリウム等の水溶液を用いて
溶剤により一括除去し、続いて、下地Cr/Cu/Cr
のスパッタ膜を、例えば、硝酸第2セリウムアンモニウ
ム等を用いて一括エッチング除去して、図1(f)に示
す段階において、スケルトン構造の30段の銅配線を形
成した。
【0165】次いで、このスケルトン銅配線を純粋で十
分洗浄後、乾燥により水分を除去し、RTVゴムで作っ
た箱状の容器に前記スケルトン銅配線を入れ、真空下で
加熱注入によりシクロブテン環をもつ耐熱無溶剤型ワニ
ス(trans−1,2−ビス(ベンゾシクロブテニ
ル)エテン)(融点132℃)16を流し込み、最終2
50℃を越える温度で硬化処理を行い、誘電率の低い
(ε=2.6)ボイドレスモジュール基板を得た。その
後に、ハンダを加熱除去して最上部のNi固定板14を
外した。
【0166】〔実施例2〕実施例1と同様にしてスケル
トン銅配線を形成し、RTVゴムで作った箱状容器に入
れた。次に、このスケルトン銅配線を溶剤型フッ素系ワ
ニス、例えば、エマルジョン型PTFE、PFA、FE
P等で含浸し、銅の表面に厚さ3μmの被覆を形成し
た。その上から真空下で加熱注入により、実施例1で用
いたのと同じシクロブテン環をもつ耐熱無溶剤型ワニス
を流し込み、最終250℃を越える温度で硬化処理を行
い、一段と低誘電率化した(ε=2.4)ボイドレスモ
ジュール基板を得た。
【0167】〔実施例3〕実施例1と同様にしてスケル
トン銅配線を形成した。次に銅配線用にたわみを生じな
いように、図3(d)に示すように、位置固定のための
絶縁スペーサ33を設けた。絶縁スペーサ33を差し込
んだスケルトン銅配線をRTVゴムで作った箱状容器に
入れ、ポリイミドワニスで含浸して銅配線に厚さ3μm
のエナメル被覆を形成し、耐熱無溶剤型ワニスを充填す
ることなく、モジュール基板を得た。
【0168】なお、スペーサ33は、図3(a)に示す
ように、ホトリソグラフィ技術により必要な層ごとに形
成した。なお、別途設けたスペーサ33をレジストを除
去した空間に物理的に挿入してもよい。
【0169】〔実施例4〕実施例1における製造方法に
おいて、下地金属層とホトレジスト層を個々に形成する
代わりに、スルーホール導体または配線導体のパターン
形状に穴あけ加工された下地金属膜付きの粘着性もしく
は接着性ポリマーフィルムを使用した。
【0170】このフィルムの穴あけ加工は、感光性ポリ
イミドなど感光性耐熱ポリマーの露光、現像によるか、
非感光性耐熱ポリマーに対しては下地金属層をマスクと
するレーザ露光、ドライエッチングなどの手段によって
行う。上記の下地金属膜付きポリマーフィルムの作製
は、多層化工程とは別にオフラインで行うことができる
ので、多層化工程の中のこれらに要する時間を省くこと
ができる。
【0171】予め、蒸着、スパッタリング、イオンビー
ムなどの手段で下地金属層Cr/Cu/Crを接着形成
させたベース基板上に、その接続用端子の位置と上記ポ
リマーフィルムのビアホールの位置を整合させて、該ポ
リマーフィルムを接着させたのち、ビアホールの底部に
見えるCrをエッチング除去して銅を露呈させ、その上
に電気銅めっきを行い、ビアホール中に銅を充填させ、
ビアホール導体層を形成した。
【0172】次いで、上記ビアホール導体層の形成方法
に準拠して、配線導体層を形成した。以後、これらのサ
イクルを交互に繰り返し、下地金属層とポリマー層を包
含する多層配線基板を作製した。
【0173】しかる後、まずポリマーフィルム層を溶剤
で溶解除去し、次いで下地金属層をエッチングで除去
し、スケルトン構造の多段配線を作製した。
【0174】次に、実施例1と同様にして、スケルトン
の空間に耐熱無溶剤型ワニスビスベンゾシクロブテン
(オイル状)を充填して、ボイドレスモジュール基板を
得た。
【0175】〔実施例5〕図6に示す工程によって、ス
ペーサを有するスケルトン構造の多層配線を作製した。
図6(a)に示すように、ベース基板61上にCr/C
u/Crの重ねスパッタ薄膜からなる下地金属層62を
形成し、その上に第1ポリマー層として感光性ポリイミ
ド63をスピナー塗布し、図6(b)に示すように、ス
ペーサ64の部分のみを露光した。次に図6(c)にし
めすように、ビアホール部分の穴65をレーザ穴あけ
し、この穴65に銅を充填して図6(d)に示すよう
に、ビアホール導体66を形成した。
【0176】次いで図6(e)に示すように、次の層の
下地金属層67を形成し、その上に図6(f)に示すよ
うに第2ポリマー層として感光性ポリイミド63を塗布
し、図6(g)に示すように、X層部分の溝69のレー
ザ穴あけを行い、図6(h)に示すように、溝69に銅
を充填してX層配線導体68を形成した。
【0177】しかる後、図6(i)に示すように、感光
性ポリイミドを溶剤で除去し、次いで図6(j)に示す
ように、下地金属をエッチング除去して、スケルトン構
造の2層の配線を形成した。
【0178】次に実施例1と準拠して、箱状容器に入れ
て、耐熱無溶剤型ワニスP−ビス(ベンゾシクロブテニ
ル)ベンゼン(融点170℃)充填を行った。以上の工
程を繰り返し行なった10層の多層配線構造をもつモジ
ュール基板を作製した。
【0179】〔実施例6〕セラミック多層配線基板状に
厚さ0.5μmのCr/Cu/Crの重ねスパッタ薄膜
からなる下地金属層を電気めっきの電極として形成す
る。次に、ビアホール導体部分の真下に位置するCrは
エッチングにより除去して銅を露呈させる。次に、可溶
型耐熱ポリイミドをスピナーにより塗布し、加熱して溶
剤を乾燥揮散させたのち、Alマスクをスパッタリング
とホトリソグラフィで形成し、ドライエッチングにより
穴あけ加工を行う。次に、穴の底部に露呈させた下地金
属膜の銅の上部に、選択的に硫黄銅水溶液を用いて電気
めっきを行い、可溶耐熱ポリイミドとほぼ同じ厚さに銅
を充填した。
【0180】これ迄の工程を1サイクルとし、ビアホー
ル導体と配線導体とが交互にくるように30層の多層化
を行う。
【0181】最後に、最上層の配線層の上にCr/Cu
/Cr/Niの重ねスパッタ膜を設ける。その上部に、
耐熱無溶剤型ワニスを厚さ2〜3μmに塗布し、あらか
じめビアホール用の貫通孔と、リング状のCrSiO2
薄膜抵抗素子を設けた厚さ30μmのセラミックス板を
搭載し、加熱接着して固定化した。ビアホール用の貫通
孔には、その底部の耐熱無溶剤型ワニスの硬化膜を、ド
ライエッチングにより除去して、めっきレジストを施し
た上で、電気めっきにより銅を充填する。次に、上部め
っきレジストを除去し、薄いCrバリヤ層を介してAl
電極をCrSiO2 とCuとを接続するように設ける。
しかるのち、上記の方法に準拠して、ビアホール層を上
部に設け、かつ、LSIを搭載するための端子を設け
る。
【0182】次に、上記30層の多層配線中にレジスト
層と下地金属膜層を除去してスケルトン配線とした後、
このスケルトンの空間に、実施例1で用いたのと同じ耐
熱無溶剤型ワニスを充填し、機能素子を内蔵したモジュ
ール基板を得た。
【0183】〔実施例7〕ベース基板上にCr/Cu/
Crからなる厚さ0.8μmの導電膜を設ける。その上
にホトレジストを厚さ25μm塗布する。マスク露光、
現像によってX層配線パターン形状に穴あけ加工し、そ
の底部分のCrはエッチングで除去する。次いで電気め
っきにより穴の内部に銅を充填する。次に、めっき電極
としてはX層配線の下地導電膜をそのまま用い、すなわ
ちX層配線層上には導電膜を設けず、X線配線の上にホ
トレジストを厚さ25μm塗布する。マスク露光、現像
によって、Y層配線パターンに通じるビアホールの形状
に穴あけ加工する。電気めっきによって、この穴の内部
に銅を充填する。しかるのち、有機溶剤によりホトレジ
ストを一括除去し、次いでエッチング液でめっき電極の
導電膜を一括除去する。最後に、スケルトン構造の配線
をよく洗浄した後に、シクロブテン環をもつ無溶剤耐熱
ワニスcis−1,2−ビス(ベンゾシクロブテニル)
エテン(オイル状)を減圧可で流し込み充填、硬化す
る。このワニスは平坦性にすぐれているため、多層基板
上の凹凸は殆ど生じない。表面ドライエッチングしてビ
アホール導体を露出させる。
【0184】以上の操作によって、最初のX層配線とビ
アホールの形成を完了する。以下同じ操作を繰り返して
Y層配線、ビアホール、ならびにグランド層、ビアホー
ル層を順次形成して、多層化し、さらにこのサイクルを
2回繰り返して信号層2組の多層配線基板を作製した。
【0185】〔実施例8〕実施例7に準拠して、導電膜
と穴あけ加工したホトレジストを用いて電気めっきによ
りビアホール→X層配線→ビアホール→Y層配線→ビア
ホール→グランド層(この層はメッシュ状で、かつ層内
には、グランドとはポリマーを隔てた絶縁した形で存在
するビアホールを含む)までを逐次的に多層化する。次
に、グランド層上の全面にめっき電極Cr/Cu/Cr
層を厚さ0.8μmで形成する。その上層にホトレジス
トを厚さ25μmに塗布する。マスク露光後現像して、
ビアホール導体上に横切った形で配線溝を穴あけする。
この溝の内部に電気めっきによって厚さ25μmの銅を
充填する。最後に設けた配線は、ビアホール以下の配線
をグランド層で固定するために設けたものである。ま
た、後刻これはエッチングして除去するので、ビアホー
ル導体の上端を汚染から防ぐ役目も果たしている。
【0186】一方、グランド層は、その周囲で下部のベ
ース基板から伸ばした電気めっきによって形成した支柱
によって固定されている。しかるのち、ホトレジストと
導電膜を有機溶剤とエッチング液により次々と、あるい
は交互に除去する。姿を現わしたスケルトン構造の配線
は十分に洗浄後、真空中で無溶剤型耐熱ワニスであるシ
クロブテン系化合物cis−1,2−ビス(ベンゾシク
ロブテニル)エテンを注入充填して加熱硬化させる。上
記プロセス完了後、グランド上の固定配線をエッチング
液で除去してビアホール導体を露呈させる。
【0187】以上のプロセスを1サイクルとし、必要な
らば、繰り返して多層化することができる。従来の逐次
多層配線基板の製造法でここまで360時間かかるのに
対して約72時間ですむ。
【0188】以上で使用したシクロブテン系無溶剤型ワ
ニスでは、重合に際して、反応副生物である水やガスな
どの発生や溶剤の残存によるボイドの発生がみられな
い。また、溶剤型ワニスの場合には塗布後溶剤を揮散さ
せなければならないため厚く塗るためには何回も分けて
塗布しなければならないが、無溶剤型ワニスでは、いく
ら厚くても1回の注入ですむ。
【0189】また、溶剤型ワニスの場合には、上方の基
板と下方の基板とを同時接着できないが、無溶剤型の場
合にはこれができる。さらに、無溶剤型ワニスの場合に
は、ベース基板の表面欠陥ボイドを同時に埋めつくすこ
とができる。このことは、溶剤型ワニスによる逐次多層
基板でみられるベース基板の表面欠陥ボイドにもとづく
薄膜部の貫通ピンホールや層内ボイドによる配線ショー
ト、オープン不良の発生が皆無となることを意味してい
る。
【0190】〔実施例9〕図5の工程に従って薄膜プロ
セスでスペーサを形成した。ベース基板51にCr/C
u/Crからなる厚さ0.8μmの導電膜52を設け
る。その上に、感光性ポリイミド53を、硬化後で厚さ
が20μmになるように塗布する。マスク露光後現像
し、さらに、ポストキュアして、ビアホールのところに
その穴径より数μm大きい円柱54を形成すると同時
に、X層配線を支えるスペーサ55をビアホールの位置
とオーバーラップしない位置にパターン状に形成する。
スペーサ55とビアホール形成用円柱54以外に部分
は、電気めっきでZn膜を厚さ20μmに形成する。そ
の上にドライエッチング耐性のあるレジストを塗布し、
マスク露光現像によってビアホール形成用マスクを形成
する。このマスクを用いて、先にビアホール形成用とし
て形成した円柱54の部分をドライエッチングで穴あけ
加工し、次に、形成された穴58に電気めっきでCu5
9を充填する。
【0191】しかるのち、この上層にCr/Cu/Cr
層を設け、以下、上記に準拠してX層配線を形成する。
以下、実施例8に準拠して、ビアホール→Y層配線→ビ
アホール→グランド層→固定板層の順に多層化し、次い
で、ホストレジスト、導電膜、Zn膜を溶剤およびエッ
チング液により除去し、スケルトン構造の配線を形成す
る。次に、無溶剤型ワニスを充填するか溶剤型ワニスで
処理した後、さらに無溶剤型ワニスを充填し、加熱硬化
させることによって、モジュール基板を得た。
【0192】〔実施例10〕図7(a)に示すように、
ベース基板71の端子72をテープ研磨によって平坦化
する。次に、ベース基板71表面上の欠陥ボイド73を
埋めるため、図7(b)に示すように、無溶剤型ベンゾ
シクロブテンポリマーポリ(ビスベンゾシクロブテン)
(ガラス転移温度300℃、熱分解温度400℃)70
をスピナー処理によって形成し、表面層74を形成した
後、図7(c)に示すように、ドライエッチングによっ
て端子72を露呈させるとともに、平坦な基板表面層7
4を形成する。スピナー処理を減圧下で行い、その後常
圧にもどすことによって、従来の溶剤型ワニス、例えば
ポリイミドワニスなどでは無理のある、表面欠陥ボイド
を皆無とすることができる。また、ベース基板の全面が
平坦化できるのは、無溶剤型ワニスの平坦性が抜群にす
ぐれているためである。
【0193】このベース基板71を用いて図8に示す工
程でスケルトン配線を形成した。
【0194】図8(a)に示すように、ベース基板71
上に、厚さ0.5μmのCr/Cu/Crの重ねスパッ
タ膜の下地導電膜75を形成し、図8(b)に示すよう
に、その上にホトレジスト76をスピナー処理により塗
布した。次いで、図8(c)に示すように、露光、現像
によりX層配線用穴として溝77を形成し、図8(d)
に示すように、溝77内に電気めっきにより銅を充填
し、X層配線用の導体78を形成した。
【0195】次に図8(e)に示すように、ホトレジス
ト76を塗布し、露光、現像により、図8(f)に示す
ようにビアホール用の穴79を形成し、次いで図8
(g)に示すように、前記X層配線用の導体78をめっ
きの電極として、穴79内に銅を充填し、ビアホール用
の導体80を形成した。
【0196】上記の方法に準拠して、図8(h)に示す
ように、X層配線用層81→ビアホール層82→Y層配
線層83→ビアホール層84→グランド層(ビアホール
を含む)85→ビアホール層86の順に多層化し、最上
層の上に実施例1に準拠して固定板87を取り付けた。
次に、特定溶剤によるホトレジストの一括溶剤除去、特
定エッチング液による導電膜の一括的溶解除去を続けて
行い、図8(i)に示すようなスケルトン構造の配線を
形成した。
【0197】しかるのち、フッ素ポリマーワニス含浸処
理と乾燥硬化を行いスケルトン導体上に被覆を形成す
る。次に、ベンゾシクロブテンポリマーを無溶剤型ワニ
スm−ビス(ベンゾシクロブテニル)ベンゼンとo−ビ
ス(ベンゾシクロブテニル)ベンゼンの1:1混合物
(オイル状)を、減圧化で注入充填し、250℃を越え
る温度で硬化することにより形成する。上記ポリマー処
理を施すのに対して、固定板を上方の型として、ベース
基板を下方の型として、その間に存在するスケルトン構
造の配線が対象となる。
【0198】フッ素ポリマーワニスによる前段の処理
は、誘電率2.2のすぐれた性質を活用するためであ
る。また、ベンゾシクロブテンポリマーは、誘電率は通
常のポリマーより低い2.7であり、その観点から選択
されたものであると同時に、ボイドレス高耐熱性(ガラ
ス転移温度280℃、熱分解温度400℃以上)の無溶
剤ポリマーたる化学構造をとりうるためである。
【0199】多層配線基板においては、その形成工程が
あまりにも多いため量産性が著しく劣ることが隘路であ
った。本実施例は、この問題に対し、基板平坦化プロセ
ス以外では工程数の多いドライエッチングは極力排除
し、ホトレジストと導電膜の一括除去、ポリマーの一括
含浸、注型充填によって従来ペデスタル法の1/3以下
の工程ですますことができる。また、固定板は最終的に
エッチング除去して、引き続き同じプロセスを繰り返し
て1セットずつ多様化していくことができる。あるい
は、1セットずつ別々に形成し、後刻それぞれを金ゲル
マニウムなどのろう材を用いて接続して、1セット以上
の多層配線基板を作製することができる。
【0200】〔実施例11〕スケルトン構造の配線が細
かくなってくると、空間に存在する配線がたわんで位置
制度が狂ってくる場合がある。このようなケースで問題
となるのは、線幅にくらべて線長が著しく長いX層また
はY層の渡り配線である。そのような場合には、X層ま
たはY層の配線は、その下方の絶縁膜で固定する形にす
ることがよい方法である。下方の絶縁層にはビアホール
が含まれていて、X層配線とその末端で接続している。
【0201】そこで、信号配線を1組形成するに当って
は、ベース基板上にX層配線をまず形成し、次いで、そ
の上にビアホールを形成し、この段階で、既に詳述した
如く、ホトレジストと下地金属層を構成する導電膜とを
溶解除去し、その後で無溶剤型耐熱ワニスビスベンゾシ
クロブテン(オイル状、3,3′−体、3,4′−体、
4,4′−体の混合物)を減圧下で注入し、加熱硬化し
て配線の全体を固定する。無溶剤型耐熱ワニスは、低粘
性で平坦化にすぐれているので、この段階で樹脂モール
ドしても、上面の凹凸は非常に少ない。また、全体をド
ライエッチングすることによってビアホール導体を露呈
し、次のY層以下の配線形成プロセスに操作をつなぐこ
とができる。
【0202】このとき、ビアホールの上層にさらに天板
を設けてもよい。天板は、無溶剤型耐熱ワニスの充填に
際して、上方の金型の如き役目を果たし、無溶剤型耐熱
ワニスの上表面を平坦となすとともに、その高さ位置が
ビアホールと天板との境界を越えないようにする役目も
果たす。後に、天板をウェットエッチングなどで除け
ば、露呈されたビアホールが表われることになる。天板
がメッシュ状または格子状のときは、その目の部分に無
溶剤型耐熱ワニスが埋まっているため、硬化後、天板を
マスクとして、目の部分内の無溶剤型耐熱ワニスをドラ
イエッチングで除くことが必要である。
【0203】いずれにしても、以上のプロセスによっ
て、ベース基板上にX層とビアホールを逐次的にではあ
るが連続して作製し、ホトレジストと導電膜は、一括的
に溶解除去し、かつ、無溶剤型耐熱ワニスを2層分一度
に充填し硬化させることができる。
【0204】本実施例では、真空含浸のため、ボイドレ
スである。また、数10μmの肉厚を実現するには、溶
剤型ワニスの場合には、何回にも分けて塗布しなければ
ならないが、無溶剤型の場合は、縮合水の如き副生物の
発生がなく、かつ、溶剤を揮散させる必要がないので、
どんな肉厚でも1回で充填し硬化可能である。また、シ
クロブテン系無溶剤型ワニスを使用するので、配線材料
がCuの如きものでも不活性であり、Cuの表面を保護
しなくてもすむ。
【0205】次に、Y層→ビアホール→グランド層(ビ
アホールも存在する)→ビアホールと形成するか、さら
に、この上に天板を設けることは、上記に準ずる。グラ
ンド層や天板は、ベース基板から伸ばした円柱あるいは
角柱によって支持固定される。
【0206】この円柱や角柱は、ビアホールと同様にし
て形成することができる。ホトレジストと導電膜の除去
後、無溶剤型耐熱ワニスを注型し加熱硬化することは、
上記の通りである。このように、X層→ビアホールの2
層形成とY層→ビアホール→グランド層(ビアホールも
含む)→ビアホールの4層形成を交互に繰り返せば、信
号層を繰り返し積み重ねて行くことができる。このよう
に、スケルトン構造でブラブラした渡り配線をなくすこ
とができ、かつ工程数を、従来のペデスタル法の1/3
以下にする効果がある。
【0207】〔実施例12〕多層配線基板中に薄膜抵抗
素子を内蔵すると、実装密度向上に大きな効果がある。
しかし、多数の抵抗素子を内蔵しなければならず、必要
とされるすべての抵抗値を仕様値の範囲内にそろえるこ
とが内蔵後では難しい。そこで薄膜多層基板の多層化製
造プロセスとは異なる別のラインで抵抗素子をあらかじ
め形成し、これを、多層配線基板に実装することが好ま
しい。
【0208】これに用いる抵抗素子は、高温熱処理を行
って、抵抗値アールをすませておく。これにより、実装
後に、多層配線基板について、その多層化工程とは別の
工程で熱処理を行うことになるので、多層化工程での抵
抗値変化を生ずることが抑えられる。また、実装の仕方
に応じて、電極をつけたり、ビアホール穴を形成した
り、拡大層、配線層もあらかじめ形成しておく。
【0209】図10に、このような内蔵用の薄膜抵抗素
子の一例を示す。
【0210】同図に示す薄膜抵抗素子は、ビアホール用
貫通孔102を形成したベース基板101に、貫通孔1
02を中心として、リング状の抵抗薄膜103を設け、
この抵抗薄膜103のリング内周に、貫通孔102を通
して素子外部と接続するための電極104を設け、外周
に、これと対向する電極105を設けてから構成され
る。なお、電極は、多層配線基板に実装後の多層化プロ
セスにおいて設けてもよい。
【0211】抵抗薄膜103の抵抗値の制御は、基板間
のバラツキ低減のためには、電極間寸法の加減、酸化還
元制御などによって行い、基板内のバラツキ低減の場合
は、レーザトリミングなどで行う。
【0212】貫通孔102の形成は、レーザ穴あけやホ
トリソグラフィとウェットあるいはドライエッチングな
どで行う。
【0213】上記素子を搭載するベース基板101とし
ては、可及的に薄い無機膜、例えばセラミックス、ガラ
スあるいは有機膜、例えばポリイミドフィルムなどが用
いられる。補強のために後刻エッチアウトできるZn、
Ni、Alなどの金属板上に形成した無機膜あるいは有
機膜を用いることもできる。
【0214】〔実施例13〕以上のようにして作製した
抵抗素子板を搭載する方法としては、スケルトン構造
の配線上、最上層のホトレジスト上に導電膜を形成し
て、そのうえに粘着材または接着材つきの抵抗素子基板
をもってくる、無溶剤型耐熱ワニスを加熱硬化した状
態の多層配線基板(ただし端子は露呈)上にもってくる
方法などがある。
【0215】図11に、薄膜抵抗素子を多層配線基板に
搭載する本実施例の態様を示す。まず、多層配線基板の
薄膜抵抗素子がその上に搭載される層200に、レジス
ト203を用いてパターンを設定し、電気メッキ等によ
り、導体、例えば銅を成長させて、ビアホール201を
設ける。さらに、このビアホール201上に、例えば、
スパッタリングにより、Cr/Cu/Cr膜を形成し
て、パッド202をビアホール201と電気的に接続し
た状態で設ける。このバッド202は、ビアホール20
1と抵抗素子の貫通孔102との位置整合の誤差を吸収
して、電気的に確実に接続するためのものである。従っ
て、ビアホール201および/または貫通孔102の径
を大きく形成する場合には、省略することができる。
【0216】次に、抵抗素子を、上記バッド202と貫
通孔102とを位置整合させて多層配線基板の搭載層2
00の上面に、例えば接着剤204を用いて固着する。
この後、ドライエッチングにより、貫通孔102内をエ
ッチングして、底部にある接着剤等の有機物を除去する
と共に、バッド202のCrをエッチング除去してCu
を露出させて、Cuを該貫通孔102内に充填して、ビ
アホール205を形成する。このビアホール205によ
り、抵抗素子の電極104と多層配線基板のビアホール
201とが接続される。
【0217】なお、他の電極105は、ベース基板10
1上に共通電極として図示しない配線を設け、この配線
を、上記の電極と同様に、貫通孔を介して下部の多層基
板のビアホールと接続するか、この共通電極上にビアホ
ールを形成して上部の配線層と接続する。
【0218】また、この抵抗素子層には、図示していな
いが、抵抗素子とは接続されないビアホールが設けられ
る。このビアホールは、上記した共通電極とは絶縁され
る。
【0219】上述した例では、電極104および105
が予め設けてあるが、ビアホール205を設けた後に、
これらを設けてもよい。また、貫通孔102がある程度
径が大きくでき、また、壁面を傾斜させることができる
場合には、導体をめっきせず、スパッタリングで形成す
る電極104の一端をバッド202に直接接触させて形
成することにより接続を行ってもよい。
【0220】また、上記の例では、抵抗素子の設けてあ
る側を上面としているが、抵抗素子面を下面側として搭
載してもよい。
【0221】さらに、この抵抗素子は、ベース基板のす
ぐ上、多層に形成される配線層の間、拡大層、最上層等
に、適宜搭載することができる。抵抗素子の上面に、抵
抗素子を製造する際に、拡大層等の配線層を併せて設け
てもよい。
【0222】抵抗素子を搭載する工程は、上記したスケ
ルトン構造を形成するために各層を順次形成している中
で行うことができる。なお、この抵抗素子を適宜層状に
配置することにより、スケルトン構造を設ける際の、補
強板として機能させることができる。
【0223】また、抵抗素子は、スケルトン構造の中
間、あるいは最上層に搭載されるときは、耐熱無溶剤型
ワニスを充填硬化した後でもよい。この場合でも、耐熱
無溶剤型ワニスは、平坦性に優れているため、電極の接
続が容易である。
【0224】なお、上述した抵抗素子は、スケルトン構
造の多層配線基板に搭載することに好適であるが、これ
に限らず、従来の溶剤型ワニスを用いた逐次多層化法に
よる多層配線基板にも搭載することができる。この場
合、上述した実装手法を適用することができる。
【0225】また、搭載できる素子は、抵抗に限らず、
コンデンサ等の各種回路素子が可能である。
【0226】次に、上述した本発明の各種実施例に関す
る工程数短縮効果について述べる。
【0227】従来の溶剤型ワニスを用いた逐次多層化法
でn層の基板を作る場合、レジスト塗布、露光、現像、
定着などを行った穴あけ加工されたレジスト層形成がn
回、その除去がn回、下地導電膜の形成がn/2回、そ
の除去も同じくn/2回、溶剤型ワニス塗布n回、研
削、研磨による平坦化にn回と、合計5n回を要する。
【0228】これに対して、本発明では、穴あけ加工さ
れたレジスト層形成がn回、その除去が1回、下地導電
膜の形成がn/2回、その除去が1回、無溶剤型ワニス
の充填1回、研削、研磨無しで、合計(3/2n+2)
回である。
【0229】30層の層数を積み上げるとすると、従来
法で150回、本発明法で47回となり、工程数は、お
およそ見積もって1/3に短縮される。
【0230】前記したように、本発明のプロセスではボ
イドレス絶縁が容易であり、研削、研磨工程を含まない
ので欠陥の原因となる異物発生を防いでいる。
【0231】また、上記の信頼性、製造歩留り向上の他
に、セラミックスなどからなる無機絶縁基板を上層、あ
るいは中間層として設置可能であり、LSIとの熱膨張
係数の整合による接続信頼性向上、あるいは薄膜抵抗や
コンデンサなどの回路素子を内蔵化可能なので機能性と
実装密度を飛躍的に向上できる効果がある。これらの諸
効果を生むもとになるのは、本発明による基板形成方式
と無溶剤型耐熱ポリマー材料のそれぞれの進歩と相乗的
な作用効果とによるものである。
【0232】〔実施例14〕 (モジュールの作成)図12に作成したモジュールの概
略図を示す。実施例1により作成された薄膜基板を用い
て出来上がった厚膜・薄膜混成基板106の裏面のピン
付けパッド108に高温半田109を乗せ、接続部のみ
を局部的に約350℃に加熱してガイド穴に入れたピン
110を接続・固定する。次に基板表面の半導体素子実
装用表面パッド107に半田111を乗せ、約250℃
に加熱して4個のLSI112を電気的に接続及び固定
する。更に、LSI裏面上に電導性・良熱伝導性の耐熱
ゴム板114を接着する。最後に基板表面の半田封止部
に低温半田113を乗せ、約200℃に加熱してLSI
を空冷するための冷却ファン115を一体成型したコパ
ール封止キャップ116を接続し、封止キャプ内面が良
熱伝導性耐熱ゴムに接触するようにしてモジュールを完
成する。
【0233】なお、上記モジュールのLSIとしては、
論理LSIを1個、メモリーLSIを3個を用いた。
【0234】(計算機の作成)上記モジュール117を
プリント基板118上に16個搭載して、図13に示す
論理パッケージを形成した。
【0235】この論理パッケージに記憶パッケージ、入
出力処理パッケージを組み合わせて計算機を構成した。 〔実施例15〕4,4’−ビスベンゾシクロブテンと
1,4−ビス(フェニルエチニル)ベンゼンとをモル比
5:5に混合した無溶剤ワニスを窒素下において200
℃、20分間加熱して反応させてオリゴマ化した後、こ
れを100℃にて図14におけるアルミニウム配線層3
03上に200rpmの速度で回転するシリコン基板3
04のアルミニウム配線層303上に30秒間スピンコ
ート法により塗布し、300℃の窒素雰囲気で1時間加
熱して、厚みが8μmの絶縁膜(ガラス転移温度280
℃、熱分解温度400℃)304を生成した。
【0236】上記4,4’−ビスベンゾシクロブテンは
式(1)のR(結合基)がなくベンゾシクロブテンが直
接結合したものである。
【0237】また、上記1,4−ビス(フェニルエチニ
ル)ベンゼンは式(2)において、Xをベンゼン環、Y
とY’を
【0238】
【化28】
【0239】のnを1、Rをベンゼン環としたものであ
る。
【0240】〔実施例16〕図14における絶縁層30
4として、4,4’−ビスベンゾシクロブテンと1,4
−ジフェニルブタジインとのモル比8:2共重合体(ガ
ラス転移温度300℃、熱分解温度420℃)を用い
た。
【0241】上記4,4’−ビスベンゾシクロブテンは
実施例1において用いたものと同一である。
【0242】また、1,4−ジフェニルブタジインは式
(2)において、Xを直接結合とし、YとY’を実施例
15と同一にしたものである。
【0243】〔実施例17〕実施例15における絶縁層
304として、4,4’−ビスベンゾシクロブテンと4
−エチニルフェニルフェニルアセチレンとのモル比7:
3共重合体(ガラス転移温度290℃、熱分解温度41
0℃)を用いた。
【0244】上記4,4’−ビスベンゾシクロブテンは
実施例15において用いたものと同一である。
【0245】また、上記4−エチニルフェニルフェニル
アセチレンは式(2)において、Xをベンゼン環とし、
Yを
【0246】
【化29】
【0247】のnを1、Rを水素原子とし、Y’を
【0248】
【化30】
【0249】のnを1、Rをベンゼン環としたものであ
る。
【0250】〔実施例18〕実施例15における絶縁層
304として、p−ビス(ベンゾシクロブテニル)ベン
ゼンと1,4−ジフェニルブタジインとのモル比5:6
共重合体(ガラス転移温度280℃、熱分解温度400
℃)を用いた。
【0251】なお、上記1,4−ビス(ベンゾシクロブ
テニル)ベンゼンは、式(1)のRをベンゼン環とした
ものであり、また、1,4−ジフェニルブタジインは実
施例16に用いたものと同一である。
【0252】〔実施例19〕実施例15における絶縁層
304として、1,4−ビス(ベンゾシクロブテニル)
ベンゼンとビス(フェニルエテニル)アセチレンとのモ
ル比7:3共重合体(ガラス転移温度295℃、熱分解
温度420℃)を用いた。
【0253】なお、p−ビス(ベンゾシクロブテニル)
ベンゼンは式(1)のRをベンゼン環としたものであ
り、また、ビス(フェニルエチニル)アセチレンは、式
(2)のXを直接結合とし、Yを
【0254】
【化31】
【0255】のnを1、Rをベンゼン環とし、Y’を
【0256】
【化32】
【0257】のnを2、Rをベンゼン環としたものであ
る。
【0258】〔実施例20〕多層配線膜を生成する場合
には絶縁層内にスルーホールを設けて各配線膜間を導体
により接続するようにする。
【0259】このような場合には図15(a)〜(f)
に示すようなプロセスにより絶縁膜304内にスルーホ
ール導体305を設け、ついでその上に第2層目の配線
を設け、同様なプロセスを繰り返して多層配線層を形成
するようにする。
【0260】図15(a)において、シリコン基板30
1上にクロム薄膜307、銅薄膜308およびクロム薄
膜309を順次積層して配線膜321を生成する。
【0261】ついで図15(b)に示すように、配線膜
321をドライエッチングなどにより所要の配線パター
ンに成形し、その上に実施例15〜19に示した絶縁膜
341のいずれかを生成後、ビアホール310を形成す
る。
【0262】ついで図15(c)に示すように、絶縁膜
341をマスクとしてクロム薄膜307をフェリシアン
化カリウム/水酸化カリウム溶液に選択的にエッチング
して除去する。
【0263】ついで図15(d)に示すように、絶縁膜
304をめっきレジストとして選択的無電解めっきによ
り銅めっき層311を形成する。
【0264】ついで図15(e)に示すように、絶縁膜
341をめっきレジストとして銅めっき層311上に無
電解めっきによりクロームめっき層312を形成後、図
15(b)と同様の方法により同じ絶縁膜341を積み
上げて生成しビアホール313を形成する。ついで図1
5(f)に示すように、絶縁膜341をマスクとしてク
ロム薄膜312を選択的にエッチングして除去し、ビア
ホール313内に選択的無電解めっきにより銅めっき層
314を積み上げて形成する。
【0265】図15(f)のように形成したものの上部
表面は平坦なので、次の配線膜と絶縁膜を上記と同様の
プロセスにより繰り返し積み上げて形成することができ
る。
【0266】上記本発明の配線構造体(絶縁膜304)
を形成した上記実施例15〜20の各ウエハは、2気
圧、121℃、水蒸気下の150時間のプレッシャーク
ッカーテスト後においても配線膜の腐食を認めることが
できず、耐湿性は極めて良好であった。
【0267】これに対し、従来のPIQ材を絶縁膜とし
たウエハは同様なプレッシャークッカーテストを行なっ
たところ約80時間後に配線腐食が発生した。
【0268】これにより、本発明の配線構造体を用いる
ことによりIC、LSIその他の薄膜多層配線膜を有す
る装置の耐湿信頼性を著しく向上できることがわかる。
【0269】さらに、本発明の配線構造体はその加熱硬
化温度において配線膜と同程度以下の熱膨張係数を有し
配線膜に機械的ストレスを与えることがないので、配線
構造体製造時に配線膜を変形、断線させることがない。
【0270】さらに、本発明の配線構造体は非極性の分
子構造を有し強い耐アルカリ性を有するので、多層構造
の各配線膜のめっき処理時にすでに形成済みの配線構造
体が侵されて変質することがなく、これにより多層配線
膜を容易に生成することができ、同時に高い信頼度の多
層配線膜を得ることができる。
【0271】さらに、本発明のオリゴマ化した配線膜前
駆体はその粘度を必要に応じた値に設定することができ
るので、1回の塗布で所要厚みの膜を生成することがで
きるので製造工程を効率化することができる。
【0272】さらに、本発明のオリゴマ化した配線膜前
駆体は加熱硬化処理により収縮せず、平坦性の高い仕上
表面を得ることができるので、その上に形成する他の配
線膜ならびに絶縁膜等の製造を容易化し、同時にその信
頼性を向上することができる。
【0273】さらに、本発明の絶縁膜はその内部にボイ
ドやピンホール等を発生しないので高い信頼度の多層配
線膜を得ることができる。
【0274】〔実施例21〕図9の従来の多層配線基板
の製造方法を示す工程図の(a)〜(e)まで、従来法
に準じて配線導体を形成しておく。
【0275】図16(a)のように、0.5μm以上の
高度の表面平坦性を有するホットプレート上にローラー
で塗布して形成した厚さ45μmの4,4’−ビスベン
ゾシクロブテンオリゴマを減圧下、80℃で十分乾燥し
て無溶剤状態とする。
【0276】前記のようにして形成した配線導体(幅2
0μm、ピッチ40μm、高さ40μm)の間の空間
に、まず直径10〜15μmのポリイミド粉末(宇部興
産(株)UBE.INDUSTRIES,LTD製、商品
名UIP−S)を詰め、次に図16(b)のように、ホ
ットプレート上に保持した上記の無溶剤状態の4,4’
−ビスベンゾシクロブテンオリゴマを上から押しつけ、
一旦減圧下におき、ホットプレート上に約15kg/cm2
の圧力を加えて温度120℃でオリゴマを溶融流動させ
て充填する。しかる後静水圧力を20kg/cm2かけて2
50℃まで電磁誘導でホットプレートを急速昇温させて
約30分かけて硬化する。ビアホール銅とホットプレー
トにはさまれたポリマはほとんどなく、配線層の全表面
はホットプレートの±0.5μm以上の平坦性が転写さ
れている。減圧後加圧処理したことと、もともと溶剤を
含んでおらず且つ硬化に際して水を発生しないポリマの
性格上、ポリマの中にピンホール、ボイドが見られなか
った。ホットプレートを外した後、ドライエッチングで
表面を削り、ビアホール銅を露呈させる。上記のように
して1層ずつ逐次配線層を積み上げ、所望の10層の多
層配線基板を作製した。
【0277】〔実施例22〕±0.5μm以上の表面平
坦性を有する電磁誘導加熱が可能なホットプレート上に
スピンコートして厚さ45μmのp−ビスベンゾシクロ
ブテニルエテニルベンゼンオリゴマを塗布し、80℃で
減圧下乾燥し、無溶剤状態のプリプレグを作った。
【0278】実施例21と同様にして形成した配線導体
(幅20μm、ピッチ40μm、高さ40μm)の間の
空間に、まずアラミド繊維(帝人(株)製、商品名テクノ
ーラ)を詰めておき、上記ホットプレートを配線導体の
上から押しつけ、一旦減圧下にしておく。次に、ホット
プレートを約20kg/cm2加圧下で100℃に加熱し、
上記オリゴマを溶融流動させて配線導体間の空間に充填
する。しかる後静水圧力を20kg/cm2かけて250℃
までホットプレートを急速加熱させて約30分間硬化す
る。その後ホットプレートを外して表面をドライエッチ
ングで削り、ビアホール銅を露呈させる。上記の操作を
繰り返して15層の多層配線基板を作製した。
【0279】〔実施例23〕直径7〜12μmのポリイ
ミド粉末(宇部興産(株)製、UIP−S)を約30重量
%混合したm−ビスベンゾシクロブテニルエテニルベン
ゼンオリゴマを、実施例21と同様にして形成した配線
導体(幅20μm、ピッチ40μm、高さ40μm)の
上にローラーで塗布する。減圧下80℃で溶剤を揮散さ
せる。この配線層上に表面平坦性±=0.5μm以上の
ホットプレートをかぶせて静水圧30kg/cm2をかけつ
つ250℃まで急速加熱し30分間硬化させる。ホット
プレートを外し、ビアホール銅が露呈するまでドライエ
ッチングを行なう。上記操作を繰り返して5層の多層配
線基板を作製した。
【0280】〔実施例24〕±0.5μm以上の表面平
坦性を有するホットプレート上にスピンコートして厚さ
45μmのビスベンゾシクロブテニルエテンオリゴマを
塗布する。減圧下、80℃で溶剤を揮散させて無溶剤状
態のプリプレグをつくる。一方、配線導体(幅25μ
m、ピッチ50μm、高さ40μm)の間の空間に直径
10〜15μmのポリイミド粉末(宇部興産(株)製、U
IP−R40重量%とUIP−S60重量%の混合粉
末)を詰める。また、配線導体の上端表面にのみフッ素
入りの界面活性剤を接着させておく。上記オリゴマフィ
ルム付きのホットプレートをポリイミド粉末を充填した
配線導体の上から押しつけて、減圧下で空気を除去す
る。次に20kg/cm2の加圧下でホットプレートを急速
に80℃に加熱し、上記オリゴマを加熱溶融流動させて
配線導体間の空間に充填する。しかる後静水圧25kg/
cm2の加圧下でホットプレートを250℃まで急速に上
げ約30分間で硬化させた。次にホットプレートを外
し、表面をドライエッチングで削り、ビアホール銅を露
呈させた。上記操作を繰り返して15層の多層配線基板
を作製した。
【0281】〔実施例25〕直径7〜12μmのポリイ
ミド粉末(宇部興産(株)製、UIP−S)を約40%混
合した4,4’−ビスベンゾシクロブテンオリゴマを、
実施例21と同様にして形成した配線導体(幅20μ
m、ピッチ40μm、高さ40μm)上にローラーで塗
布する。減圧下80℃で揮発成分を揮散させ無溶剤状態
とする。この配線層上に表面平坦性0.5μm以上のホ
ットプレートをかぶせる。静水圧30kg/cm2をかけつ
つ250℃まで急速加熱し30分間硬化させる。しかる
後ホットプレートを外し、ビアホール銅が露呈するまで
ドライエッチングを行なう。上記操作を繰り返して10
層の多層配線基板を作製した。
【0282】〔実施例26〕直径7〜12μmのポリイ
ミド粉末(宇部興産(株)製、UIP−S)を約50%混
合した4,4’−ビスベンゾシクロブテンオリゴマを、
実施例21と同様にして形成した配線導体(幅20μ
m、ピッチ40μm、高さ40μm)上にローラーで塗
布する。減圧下80℃で揮発成分を揮散させ無溶剤状態
とする。この配線層上に表面平坦性±0.5μm以上の
ホットプレートをかぶせる。静水圧30kg/cm2をかけ
つつ250℃まで急速加熱し30分間硬化させる。しか
る後ホットプレートを外し、ビアホール銅が露呈するま
でドライエッチングを行なう。上記操作を繰り返して1
0層の多層配線基板を作製した。
【0283】〔実施例27〕直径7〜12μmのポリイ
ミド粉末(宇部興産(株)製、UIP−S)を約70%混
合した4,4’−ビスベンゾシクロブテンオリゴマー
を、実施例21と同様にして形成した配線導体(幅20
μm、ピッチ40μm、高さ40μm)上にローラーで
塗布する。減圧下80℃で揮発成分を揮散させ無溶剤状
態とする。この配線層上に表面平坦性±0.5μm以上
のホットプレートをかぶせる。静水圧30kg/cm2をか
けつつ250℃まで急速加熱し30分間硬化させる。し
かる後ホットプレートを外し、ビアホール銅が露呈する
までドライエッチングを行なう。上記操作を繰り返して
10層の多層配線基板を作製した。
【0284】〔実施例28〕直径7〜12μmのポリイ
ミド粉末(宇部興産(株)製、UIP−S)を約80%混
合したcis−ビスベンゾシクロブテニルエテンオリゴ
マーを、実施例21と同様にして形成した配線導体(幅
20μm、ピッチ40μm、高さ40μm)上にローラ
ーで塗布する。減圧下80℃で揮発成分を揮散させ無溶
剤状態とする。この配線層上に表面平坦性±0.5μm
以上のホットプレートをかぶせる。静水圧20kg/cm2
をかけつつ300℃まで急速加熱し30分間硬化させ
る。しかる後ホットプレートを外し、ビアホール銅が露
呈するまでドライエッチングを行なう。上記操作を繰り
返して15層の多層配線基板を作製した。
【0285】〔実施例29〕RTVゴムで作った箱状の
容器に配線導体(幅20μm、ピッチ40μm、高さ4
0μm)基板を入れ、真空下で加熱注入により4、4’
−ビスベンゾシクロブテン(融点62℃)を流し込み、
最終250℃で硬化処理を行なった。硬化後、ドライエ
ッチングにより絶縁層表面を削り、埋もれていたビアホ
ール銅の上端を露出させ、その後の多層化プロセスが可
能な配線基板を作製した。
【0286】〔実施例30〕±0.5μm以上の精度を
もつ表面平坦性のホットプレート上にスピンコートで厚
さ45μmのm−ビスベンゾシクロブテニルベンゼン
(融点75℃)を塗布し、80℃で減圧乾燥し、無溶剤
状態のプリプレグを作った。一方、配線導体(幅20μ
m、ピッチ40μm、高さ40μm)の空間にアラミド
繊維(帝人(株)製、商品名テクノール)を詰めておく。
上記ホットプレートを配線導体の上にかぶせ、減圧下1
70℃にホットプレートを加熱してm−ビスベンゾシク
ロブテニルベンゼンを溶融流動させて配線導体間のアラ
ミド繊維のある空間に充填した。しかる後、静水圧30
kg/cm2かけて250℃まで急速加熱し30分かけて硬
化する。その後でホットプレートを外して表面をドライ
エッチングで削り、ビアホール銅を露呈させる。上記操
作を繰り返して15層の多層配線基板を作製した。
【0287】〔実施例31〕図9の従来の多層配線基板
の製造方法を示す工程図の(a)〜(e)まで、従来法
に準じて配線導体を形成する。
【0288】次に、図9の(f)以降の工程において、
配線導体間の空間部分を、従来のポリイミド材に代えて
ナフタレン骨格を有する4官能のエポキシレジンをメチ
レンジアニリンとからなるエポキシレジン組成物(ガラ
ス転移温度330℃)で埋めつくし絶縁層を形成する。
ここで用いたエポキシレジンは、中央に1,6−ヒドロ
キシナフタレン骨格をもち、その両端にメチレン結合を
介してフェノールを結合させた化合物をエピクロルヒド
リンを用いてエポキシ化した4官能性のもの(大日本イ
ンク化学工業(株)DAINIPPONINK AND
CHEMICALS,INC.製、EXA−4750)
である。このエポキシレジンは、これまでに見られない
極めて優れた耐熱性(従来ガラス転移温度200℃以
下)をもっており、通常グレートエポキシレジン組成物
を塗布する方法としては、メチルエチルケトン等の有機
溶剤で溶解したものを用いて繰り返しスピンコートす
る。この後で、プレキュアを行ない溶剤を揮散させ無溶
剤状態にする。このエポキシレジン組成物は100〜1
10℃以上から溶融流動化し、平坦な膜となり、170
℃、2時間で硬化する。硬化に際して減圧、減圧後加圧
処理をする。ポリイミドの場合は最高350℃以上数時
間の硬化が必要であるのに比べると低温かつ短時間で硬
化できる。最終的にドライエッチングで表面を削りビア
ホール銅の上端を露出させる。ポリイミドの場合は表面
がかなりの凹凸となるので、直接ドライ加工はせず、そ
の前に機械加工により平坦化する必要があるが、このエ
ポキシレジン組成物の場合は平坦性に優れているので特
に機械加工は必要としない。
【0289】以上で、ビアホール層が形成されるが、X
方向、またはY方向の配線とその上のビアホールとを一
緒に上記方法で絶縁処理すると効率がよい。さらに実施
例1の場合のように多層化したスケルトン配線構造を一
括絶縁処理することもできる。 〔実施例31〕図9の従来の多層配線基板の製造方法を
示す工程図の(a)〜(e)まで、従来法に準じて配線
導体を形成する。
【0290】次に、図9の(f)以降の工程において、
配線導体間の空間部分を、従来のポリイミド材に代えて
ナフタレン骨格を有する4官能のエポキシレジンをメチ
レンジアニリンとからなるエポキシレジン組成物(ガラ
ス転移温度330℃)で埋めつくし絶縁層を形成する。
ここで用いたエポキシレジンは、中央に1,6−ヒドロ
キシナフタレン骨格をもち、その両端にメチレン結合を
介してフェノールを結合させた化合物をエピクロルヒド
リンを用いてエポキシ化した4官能性のもの(大日本イ
ンク化学工業(株)DAINIPPONINK AND
CHEMICALS,INC.製、EXA−4750)
である。このエポキシレジンは、これまでに見られない
極めて優れた耐熱性(従来ガラス転移温度200℃以
下)をもっており、通常グレートのポリイミドと比べて
もその点では劣らない。エポキシレジン組成物を塗布す
る方法としては、メチルエチルケトン等の有機溶剤で溶
解したものを用いて繰り返しスピンコートする。この後
で、プレキュアを行ない溶剤を揮散させ無溶剤状態にす
る。このエポキシレジン組成物は100〜110℃以上
から溶融流動化し、平坦な膜となり、170℃、2時間
で硬化する。硬化に際して減圧、減圧後加圧処理をす
る。ポリイミドの場合は最高350℃以上数時間の硬化
が必要であるのに比べると低温かつ短時間で硬化でき
る。最終的にドライエッチングで表面を削りビアホール
銅の上端を露出させる。ポリイミドの場合は表面がかな
りの凹凸となるので、直接ドライ加工はせず、その前に
機械加工により平坦化する必要があるが、このエポキシ
レジン組成物の場合は平坦性に優れているので特に機械
加工は必要としない。
【0291】以上で、ビアホール層が形成されるが、X
方向、またはY方向の配線とその上のビアホールとを一
緒に上記方法で絶縁処理すると効率がよい。さらに実施
例1の場合のように多層化したスケルトン配線構造を一
括絶縁処理することもできる。
【0292】〔実施例32〕表面の平滑性が±0.5μ
mのホットプレートの上に厚さ40μmの実施例31に
記載のエポキシレジン組成物を塗布し溶剤を揮散させて
無溶剤化させる。溶剤の揮散はホットプレートで加熱し
た低温(80℃以下)、減圧下で行なったが、この条件
に必ずしも制約されない。このようにしてホットプレー
ト上でフィルム化した無溶剤のエポキシレジン組成物
を、実施例31と同様に形成した配線導体の上からホッ
トプレートごと押しつけて加熱しながら導体配線の空間
にレジンを溶融移動充填する。ホットプレートの急速加
熱によりレジンが急速溶融し円滑に充填された。この充
填は減圧下で、約100℃の温度で行なったが、この条
件に制約されない。ビアホール銅の上端とホットプレー
トの間に挾まれたレジンは溶融移動してほとんどなくな
り、表面は平坦になる。このように減圧下でホットプレ
ートで押しつけた後、静水圧で加熱加圧したところほぼ
完全なボイドフリーとなる。最終的にはホットプレート
で170℃、2時間の条件で硬化し、次にドライエッチ
ングで表面を削りビアホール銅を露呈させた。
【0293】〔実施例33〕実施例31に記載したエポ
キシレジン組成物を、溶剤にはとかさず、低温(60〜
80℃)でロール混練後冷却して粉砕する。ホットプレ
ートをかぶせた導体配線の周囲を湯口と出口のある全型
で囲み、減圧下にホットプレートで170℃に加熱した
まま上記粉砕物をインジェクションで溶融注入し硬化す
る。レジン充填後、ホットプレートの温度を200℃に
上昇させることにより約10分で硬化した。この後のド
ライ加工は実施例31に準じた。
【0294】〔実施例34〕配線導体の空間に直径約1
5μmのアラミド繊維(帝人(株)製、商品名テクノー
ラ)を予め充填しておいた他は実施例32と同様にして
無溶剤型レジンを充填した。アラミド繊維が熱および湿
度に対しての膨張係数がともに負の値を示すので、レジ
ンを充填した導体配線層が熱および湿度に対する膨張係
数の小さいものが得られ好適であった。
【0295】〔実施例35〕補強材として直径7〜12
μmのポリイミド粉(宇部興産(株)製、UIP−S)を
添加50wt%したものをエポキシレジン組成物として
使用した他は実施例31と同様にして多層配線基板を作
製した。エポキシレジン組成物の硬化物がポリイミドに
比べて伸びが少ない点を補い好適なものが得られた。
【0296】〔実施例36〕エポキシレジン組成物とし
て、ナフタレン骨格を有するエポキシレジン(大日本イ
ンク化学工業(株)製、HP−4032)とビフェニル骨
格を有するジアミン(4,4−ジアミノビフェニル)か
らなる組成物(ガラス転移温度230℃)、およびこれ
に実施例32で用いたポリイミド粉を添加した組成物各
々を用いた他は実施例28と同様にして多層配線基板を
作製したところ、短時間硬化性で優れたものが得られ
た。
【0297】〔実施例37〕直径7〜12μmのポリイ
ミド粉末(宇部興産(株)製、UIP−S)を約70%混
合したナフタレン骨格を有する2官能のエポキシレジン
(大日本インク化学工業(株)製、HP−4032D)と
メチレンジアニリンからなる組成物(ガラス転移温度2
30℃)を、配線導体(幅20μm、ピッチ40μm、
高さ40μm)の空間にローラーで充填する。この配線
層上に表面平坦性±0.5μm以上の精度のホットプレ
ートをかぶせる。減圧下80℃に加熱し気泡などを排出
し、次に静水圧30kg/cm2をかけ200℃に昇温し3
0分間かけて硬化させる。しかる後ホットプレートを外
し、ビアホール銅が露呈するまでドライエッチングを行
なう。上記操作を繰り返して10層の多層配線基板を作
製した。上記ポリイミド粉末は、ポリイミドの中では最
も線膨張係数が小さいもので、エポキシレジン組成物だ
けでは達成できない低い線膨張係数(0.3×10~5)
と高い伸びを有する。
【0298】〔実施例38〕直径7〜12μmのポリイ
ミド粉末(宇部興産(株)製、UIP−S)を約80%混
合したナフタレン骨格を有する2官能のエポキシレジン
(大日本インク化学工業(株)製、HP−4032)と
4,4’−ジアミノ−パラ−ターフェニルからなる組成
物(ガラス転移温度230℃)を、配線導体(幅30μ
m、ピッチ60μm、高さ50μm)の空間にローラー
で充填する。この配線層を減圧下120℃に加熱し脱気
する。次にこの配線層上にホットプレートをかぶせて、
静水圧50kg/cm2をかけつつ200℃に昇温し30分
間かけて硬化させる。しかる後ホットプレートを外し、
ビアホール銅が露呈するまでドライエッチングを行な
う。上記操作を繰り返して5層の多層配線基板を作製し
た。
【0299】〔実施例39〕直径7〜12μmのポリイ
ミド粉末(宇部興産(株)製、UIP−S)を約50%混
合したナフタレン骨格を有する4官能のエポキシレジン
(大日本インク化学工業(株)製、EXA−4700)と
メチレンジアニリンからなる組成物(ガラス転移温度3
30℃)を、配線導体(幅25μm、ピッチ50μm、
高さ50μm)の空間にローラーで充填する。この配線
層を減圧下80℃に加熱し脱気する。次にこの配線層上
にホットプレートをかぶせて、静水圧30kg/cm2をか
けつつ200℃に昇温し30分間かけて硬化させる。し
かる後ホットプレートを外し、ビアホール銅が露呈する
までドライエッチングを行なう。上記操作を繰り返して
10層の多層配線基板を作製した。
【0300】〔実施例40〕直径2〜7μmのポリイミ
ド粉末(上記UIP−Sを再粉砕したもの)を約60%
混合したナフタレン骨格を有する4官能のエポキシレジ
ン(大日本インク化学工業(株)製、EXA−4700)
と3,3’−ジメチル−4,4’−ジアミノビフェニル
からなる組成物(ガラス転移温度330℃)を、配線導
体(幅20μm、ピッチ40μm、高さ40μm)の空
間にローラーで充填する。この配線層を減圧下80℃に
加熱し脱気する。次にこの配線層上方からホットプレー
トを用いて加熱しつつ静水圧30kg/cm2をかける。最
高200℃、30分の条件で十分硬化させる。しかる後
ホットプレートを外し、ビアホール銅が露呈するまでド
ライエッチングを行なう。上記操作を繰り返して10層
の多層配線基板を作製した。
【0301】〔実施例41〕RTVゴムで作った箱状容
器に配線導体(幅20μm、ピッチ40μm、高さ40
μm)基板を入れ、真空下で加熱注入により、2官能性
のナフタレン骨格のエポキシレジン(大日本インク化学
工業(株)製、HP−4032)とメチレンジアニリンの
混和物(ガラス転移温度230℃)を流し込み、約20
0℃で硬化した。しかる後、ドライエッチングで表面を
削りビアホール銅を露呈させ、その次の工程に対応でき
るようにした。同様の方法を逐次繰り返し、10層の多
層配線基板を作製した。
【0302】〔実施例42〕実施例21〜41各々にお
いて、配線導体の上端表面を予めフッ素を含む界面活性
剤またはフッ素を含むポリマでコーティングしておいて
から、樹脂材料の充填を行なったところ、配線導体の上
端表面が樹脂で濡れなくなり、その部分の樹脂硬化物の
付着が見られなかった。このため、ドライエッチング時
間が少なく、スループットが向上した。
【0303】〔実施例43〕実施例21〜42により製
造された薄膜多層配線基板を用いて、実施例14と同様
に図12に示したものと同様のモジュールを作製した。
さらにこのモジュールを用いて図13に示したもの同様
の計算機の論理パッケージを作製した。この論理パッケ
ージに記憶パッケージ、入出力パッケージを組み合わせ
て計算機を構成したところ、良好に作動した。
【0304】
【発明の効果】本発明は以上説明してきた様な構成及び
製法になっているので、以下に記載した様な効果を奏す
る。即ち、モジュールとしては、 (1)モジュールの製造期間を短縮できる。これは、基
板を製造開始してから完成する迄の期間を大幅に短縮で
きるためである。
【0305】(2)モジュールの製造歩留を向上でき
る。これは、基板の製造工程数を従来より大幅に低減で
きるため、基板の製造歩留が向上し、結果的にはモジュ
ールの製造歩留が向上するものである。
【0306】(3)モジュールの信頼性を向上でき、更
に長寿命化できる。これは、基板の製造工程数の低減に
よるためである。一例として、絶縁層間の界面数は、従
来の逐次に絶縁層を形成する場合と比較して低減してい
る。この結果、界面での剥離、異物の混入等の信頼度の
低減要因が減少している。
【0307】計算機としては、下記の効果がある。
【0308】(1)計算機の製造期間を短縮できる。こ
れは、基板を製造開始してから完成する迄の期間を大幅
に短縮できるためである。
【0309】(2)計算機の製造歩留を向上できる。こ
れは、基板の製造工程数を従来より大幅に低減できるた
め、基板の製造歩留が向上し、結果的には計算機の製造
歩留が向上するものである。
【0310】(3)計算機の信頼性を向上でき、更に長
寿命化できる。これは、基板の製造工程数の低減による
ためである。一例として、絶縁層間の界面数は、従来の
逐次に絶縁層を形成する場合と比較して低減している。
この結果、界面での剥離、異物の混入等の信頼度の低減
要因が減少している。
【0311】(4)計算機の高速化が可能となる。これ
は、基板製造に使用する絶縁材料として、信号遅延を少
なくできる低誘導率材料を適用することが、容易になる
ためである。一例として、実施例に示して耐熱無溶剤ワ
ニスであるベンゾシクロブテンを含むレジンは従来ポリ
イミド(3.0以上)と比較して、低誘電率(2.5〜
2.7)である。
【0312】(5)従来のポリイミド薄膜多層配線に比
べて、本発明によるポリ(ベンゾシクロブテン)系ポリ
マ材または耐熱エポキシレジンを用いた薄膜多層配線基
板の製造方法は、およそ2〜3倍のスループット向上、
1/2〜1/3のリードタイム縮減を実現する量産性の
優れたものであり、15層の多層化を行なうのに従来法
では6ヵ月以上かかるところを3ヵ月以内の生産工程を
組むことが容易であり、量産性の大幅向上に貢献する。
また、無溶剤状態のポリ(ベンゾシクロブテン)系ポリ
マ材または耐熱エポキシレジンを用いることにより、ボ
イドやピンホールを含まない絶縁層を容易に形成でき
る。
【図面の簡単な説明】
【図1】本発明に係る多層配線基板の製造方法の一例を
示す工程図である。
【図2】本発明を実施する面積の大きい基板の一例を示
す斜視図である。
【図3】本発明に係る多層配線基板の製造方法におい
て、スぺーサを設ける場合の一例を示す工程図である。
【図4】本発明に係る多層配線基板の製造方法におい
て、スペーサを設ける場合の一例を示す工程図である。
【図5】本発明に係る多層配線基板の製造方法におい
て、スペーサを設ける場合の一例を示す工程図である。
【図6】本発明に係る多層配線基板の製造方法におい
て、スペーサを設ける場合の一例を示す工程図である。
【図7】本発明に係る多層配線基板の製造方法におい
て、ベース基板を平坦化する方法を示す工程図である。
【図8】図7のベース基板を用いて多層配線基板を製造
する場合の工程図である。
【図9】従来の多層配線基板の製造方法を示す工程図で
ある。
【図10】(a)は多層配線基板に内蔵させることに好
適な薄膜抵抗素子の実施例を示す断面図である。(b)
は(a)の要部平面図である。
【図11】薄膜抵抗素子を多層配線基板に搭載した状態
の一例を示す断面図である。
【図12】本発明に係る厚膜、薄膜混成モジュールを示
す断面図である。
【図13】本発明に係る計算機の論理パッケージの外観
図である。
【図14】ポリ(ベンゾシクロブテン)系ポリマ材の膜
を備えたシリコン基板の断面図である。
【図15】ポリ(ベンゾシクロブテン)系ポリマ材の絶
縁膜を備えたシリコン基板の各製造工程図である。
【図16】ポリ(ベンゾシクロブテン)系ポリマ材また
は耐熱エポキシレジンの樹脂材料をホットプレートを用
いて配線基板間の空間に充填する方法の工程図である。
【図17】ポリ(ベンゾシクロブテン)系ポリマ材また
は耐熱エポキシレジンの樹脂材料をホットプレートを用
いて配線基板間の空間に充填する方法の工程図である。
【符号の説明】
1 ベース基板 2 下地金属膜 3 レジスト 4 穴 5 導体 6 ビアホール層 7 X層 8 ビアホール層 9 Y層 10 ビアホール層 11 グランド層 12 ビアホール層 13 支持層 14 固定板 15 空間 106 厚膜・薄膜混成基板 107 半導体素子実装用表面パッド 108 セラミック基板裏面のビン付けパッド 109 高温半田 110 接続ピン 111 半田 112 LSI 113 低温半田 114 良伝導性耐熱ゴム
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成10年2月12日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項3】ベース基板上に下地金属層を形成し、該下
地金属層上に穴あけ加工されたレジスト層又はポリマー
層を形成し、該穴内に前記下地金属層を電気めっきの電
極あるいは無電解めっきの下地膜としてめっきにより導
体充填することにより第1番目の層を形成し、前記下地
金属層の形成から前記導体充填までの工程を複数回繰り
返して、多層構造を形成し、しかる後、前記レジスト層
又はポリマー層および配線導体又はビアホール導体の下
部に接する部分以外の前記下地金属層を溶解除去して、
スケルトン構造の配線を形成することを特徴とする請求
項1に記載の多層配線基板の製造方法。
【請求項4】ベース基板上に下地金属層を形成し、該下
地金属層上に穴あけ加工されたレジスト層又はポリマー
層を形成し、該穴内に前記下地金属層を電気めっきの電
極あるいは無電解めっきの下地膜としてめっきにより導
体充填することにより配線層を形成し、該配線層の上に
穴あけ加工されたレジスト層又はポリマー層を形成し、
該穴内に前記配線層の導体を電気めっきの電極あるいは
無電解めっきの下地膜としてめっきにより導体充填する
ことによりビアホール層を形成し、前記下地金属層の形
成から該ビアホール層の形成までの工程を複数回繰り返
して、多層構造を形成し、しかる後、前記レジスト層又
はポリマー層および配線導体又はビアホール導体の下部
に接する部分以外の前記下地金属層を溶解除去して、ス
ケルトン構造の配線を形成することを特徴とする請求項
1に記載の多層配線基板の製造方法。
【請求項5】ベース基板上に下地金属層を形成し、該下
地金属層上に穴あけ加工されたレジスト層又はポリマー
層を形成し、該穴内に前記下地金属層を電気めっきの電
極あるいは無電解めっきの下地膜としてめっきにより導
体充填することにより配線層を形成し、該配線層の上に
穴あけ加工されたレジスト層又はポリマー層を形成し、
該穴内に前記配線層の導体を電気めっきの電極あるいは
無電解めっきの下地膜としてめっきにより導体充填する
ことによりビアホール層を形成して、配線層とビアホー
ル層の2層構造とし、しかる後、前記レジスト層又はポ
リマー層および配線導体又はビアホール導体の下部に接
する部分以外の前記下地金属層を溶解除去して、2層の
スケルトン構造の配線を形成することを特徴とする請求
項1に記載の多層配線基板の製造方法。
【請求項6】配線群とそれらの接続に用いられるビアホ
ール群とを含み、これらが形成する空間に、無溶剤状態
の耐熱ワニスを充填硬化したことを特徴とする多層配線
基板。
【請求項7】無溶剤状態のワニスが、エポキシレジン、
イソシアヌレート・オキサゾリドンレジン、シアン酸エ
ステルレジンまたはシクロブテン環を有するポリマーの
うち少なくとも1種を有する耐熱ポリマーである請求項
6記載の多層配線基板。
【請求項8】複数の配線導体と、これらを絶縁して積層
するための絶縁層とを有し、該絶縁層は、ポリ(ベンゾ
シクロブテン)系ポリマ材で形成されていることを特徴
とする多層配線基板。
【請求項9】ポリ(ベンゾシクロブテン)系ポリマ材
が、分子内に1個以上のベンゾシクロブテン骨格を有
し、180℃以下の温度で溶剤無添加で液状あるいは2
80℃以下の温度で加圧下溶剤無添加で液状、もしく
は、流動性を有するベンゾシクロブテン系モノマを加熱
硬化して生成したものである請求項8記載の多層配線基
板。
【請求項10】ポリ(ベンゾシクロブテン)系ポリマ材
が、分子内に1個以上のベンゾシクロブテン骨格を有す
るベンゾシクロブテン系モノマとそのオリゴマとを含
み、180℃以下の温度で溶剤無添加で液状あるいは2
80℃以下の温度で加圧下溶剤無添加で液状、もしくは
流動性を有する混合物を加熱硬化して生成したものであ
る請求項8記載の多層配線基板。
【請求項11】ポリ(ベンゾシクロブテン)系ポリマ材
が、分子内に1個以上のベンゾシクロブテン骨格を有
し、180℃以下の温度で溶剤無添加で液状あるいは2
80℃以下の温度で加圧下溶剤無添加で液状、もしく
は、流動性をもつベンゾシクロブテン系モノマから生成
したオリゴマを加熱硬化して生成したものである請求項
8記載の多層配線基板。
【請求項12】複数の配線導体と、これらを絶縁して積
層するための絶縁層とを有し、該絶縁層は、耐熱エポキ
シレジンで形成されていることを特徴とする多層配線基
板。
【請求項13】耐熱エポキシレジンが、ナフタレン骨
格、ビフェニル骨格もしくはターフェニル骨格の少なく
とも1種以上を有するものであることを特徴とする請求
項12記載の多層配線基板。
【請求項14】配線導体間の空間に、ポリ(ベンゾシク
ロブテン)系ポリマ材前駆体または耐熱エポキシレジン
組成物を充填、硬化することを特徴とする多層配線基板
の製造方法。
【請求項15】耐熱エポキシレジン組成物が、ナフタレ
ン骨格、ビフェニル骨格およびターフェニル骨格の少な
くとも1種以上で構成される耐熱エポキシレジンを含む
ものであることを特徴とする請求項14記載の多層配線
基板。
【請求項16】ポリ(ベンゾシクロブテン)系ポリマ材
前駆体または耐熱エポキシレジン組成物を平坦なホット
プレートの表面に塗布し、溶剤をほとんど含まない状態
のポリ(ベンゾシクロブテン)系ポリマ材前駆体または
耐熱エポキシレジン組成物を配線導体の上方からホット
プレートごと押しつけて加熱溶融させ、配線導体間の空
間に充填させることと特徴とする多層配線基板の製造方
法。
【請求項17】ポリ(ベンゾシクロブテン)系ポリマ材
前駆体または耐熱エポキシレジン組成物を配線導体間の
空間に充填した後、その上にホットプレートを置き、ホ
ットプレートによる加熱加圧によって、ポリ(ベンゾシ
クロブテン)系ポリマ材前駆体または耐熱エポキシレジ
ン組成物を溶融させ、配線導体間の空間に充填させるこ
とと特徴とする多層配線基板の製造方法。
【請求項18】加熱溶融時に減圧または減圧後加圧(静
水圧)を伴うことを特徴とする請求項16または17記
載の多層配線基板の製造方法。
【請求項19】請求項6記載の多層配線基板を用いて構
成されるモジュール。
【請求項20】請求項19記載のモジュールを用いたコ
ンピュータ。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0004
【補正方法】変更
【補正内容】
【0004】なお、この種の技術として関連するものに
は、例えば、ブロシーディングス・オブ・ザ・サーティ
フォース・イー・シー・シー・<エレクトロニック・コ
ンポーネント・コンファレンス>(Proceeding of the
34th ECC<Electronic Component Conference> )p82
−87’,84がある。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0165
【補正方法】変更
【補正内容】
【0165】次いで、このスケルトン銅配線を純水で十
分洗浄後、乾燥により水分を除去し、RTVゴムで作っ
た箱状の容器に前記スケルトン銅配線を入れ、真空下で
加熱注入によりシクロブテン環をもつ耐熱無溶剤型ワニ
ス(trans−1,2−ビス(ベンゾシクロブテニ
ル)エテン)(融点132℃)16を流し込み、最終2
50℃を越える温度で硬化処理を行い、誘電率の低い
(ε=2.6)ボイドレスモジュール基板を得た。その
後に、ハンダを加熱除去して最上部のNi固定板14を
外した。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北村 直也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 松山 治彦 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 岡 齊 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 庄子 房次 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 片岡 文雄 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 室岡 秀保 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 京井 正之 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

Claims (52)

    【特許請求の範囲】
  1. 【請求項1】少なくとも1つの配線層と、少なくとも1
    つのビアホール層とを含むスケルトン構造体を形成し、
    該スケルトン構造体が占める空間を無溶剤状態のワニス
    で充填、硬化することを特徴とするの多層配線基板の製
    造方法。
  2. 【請求項2】無溶剤状態のワニスが、エポキシレジン、
    イソシアヌレート・オキサゾリドンレジン、シアン酸エ
    ステルレジンまたはシクロブテン環を有するポリマーの
    うち少なくとも1種を有する耐熱ポリマーである請求項
    1記載の多層配線基板の製造方法。
  3. 【請求項3】スケルトン構造の配線を、溶剤型耐熱ワニ
    スで被覆した後、前記配線間の空間を無溶剤状態の耐熱
    ワニスで充填、硬化することを特徴とする請求項1また
    は2に記載の多層配線基板の製造方法。
  4. 【請求項4】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    体充填することにより第1番目の層を形成し、前記下地
    金属層の形成から前記導体充填までの工程を複数回繰り
    返して、多層構造を形成し、しかる後、前記レジスト層
    又はポリマー層および配線導体又はビアホール導体の下
    部に接する部分以外の前記下地金属層を溶解除去して、
    スケルトン構造の配線を形成することを特徴とする請求
    項1に記載の多層配線基板の製造方法。
  5. 【請求項5】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    体充填することにより配線層を形成し、該配線層の上に
    穴あけ加工されたレジスト層又はポリマー層を形成し、
    該穴内に前記配線層の導体を電気めっきの電極あるいは
    無電解めっきの下地膜としてめっきにより導体充填する
    ことによりビアホール層を形成し、前記下地金属層の形
    成から該ビアホール層の形成までの工程を複数回繰り返
    して、多層構造を形成し、しかる後、前記レジスト層又
    はポリマー層および配線導体又はビアホール導体の下部
    に接する部分以外の前記下地金属層を溶解除去して、ス
    ケルトン構造の配線を形成することを特徴とする請求項
    1に記載の多層配線基板の製造方法。
  6. 【請求項6】ベース基板上に下地金属層を形成し、該下
    地金属層上に穴あけ加工されたレジスト層又はポリマー
    層を形成し、該穴内に前記下地金属層を電気めっきの電
    極あるいは無電解めっきの下地膜としてめっきにより導
    体充填することにより配線層を形成し、該配線層の上に
    穴あけ加工されたレジスト層又はポリマー層を形成し、
    該穴内に前記配線層の導体を電気めっきの電極あるいは
    無電解めっきの下地膜としてめっきにより導体充填する
    ことによりビアホール層を形成して、配線層とビアホー
    ル層の2層構造とし、しかる後、前記レジスト層又はポ
    リマー層および配線導体又はビアホール導体の下部に接
    する部分以外の前記下地金属層を溶解除去して、2層の
    スケルトン構造の配線を形成することを特徴とする請求
    項1に記載の多層配線基板の製造方法。
  7. 【請求項7】多層構造を形成した後スケルトン構造の配
    線とする前に、多層構造の最上層の上に配線の固定板を
    設けることを特徴とする請求項4,5または6に記載の
    多層配線基板の製造方法。
  8. 【請求項8】スケルトン構造の配線導体を所定位置に固
    定するためのスペーサを設けることを特徴とする請求項
    4,5または6に記載の多層配線基板の製造方法。
  9. 【請求項9】レジスト層の形成前に、別種のポリマーを
    パターン化してスペーサを形成することを特徴とする請
    求項8記載の多層配線基板の製造方法。
  10. 【請求項10】多層配線中のビアホール層におけるビア
    ホールを除く領域の一部または全部をスペーサポリマー
    で充填し、該ビアホール層に隣接する上部および下部の
    配線導体を前記スペーサポリマーで固定することを特徴
    とする請求項8記載の多層配線基板の製造方法。
  11. 【請求項11】薄膜プロセスを用いてスペーサをポリマ
    ーで形成するとともに、配線導体の周囲を該ポリマーで
    囲み、その他の部分を配線導体に対して選択的にエッチ
    ング可能な金属で形成し、さらに上部の配線導体を形成
    した後、該金属層をエッチング除去してスペーサを含む
    層を形成する請求項8記載の多層配線基板の製造方法。
  12. 【請求項12】スペーサを形成するのに用いるポリマー
    が、レジスト層を溶解する溶剤および下地金属層を溶解
    するエッチング液に溶解しないポリマーである請求項9
    に記載の多層配線基板の製造方法。
  13. 【請求項13】無溶剤状態の耐熱ワニスの塗布によりベ
    ース基板の表面の平坦化処理を行うことを特徴とする多
    層配線基板の製造方法。
  14. 【請求項14】無溶剤状態の耐熱ワニスが、エポキシレ
    ジン、イソシアヌレート・オキサゾリドンレジン、シア
    ン酸エステルレジン又はシクロブテン環を有するポリマ
    のうち少なくとも1種を有する耐熱ポリマーである請求
    項13に記載の多層配線基板の製造方法。
  15. 【請求項15】配線群とそれらの接続に用いられるビア
    ホール群とを含み、これらが形成する空間に、無溶剤状
    態の耐熱ワニスを充填硬化したことを特徴とする多層配
    線基板。
  16. 【請求項16】配線群とそれらの接続に用いられるビア
    ホール群と、これらを被覆する溶剤型耐熱ワニスとを含
    み、溶剤型耐熱ワニスを用いて被覆された配線群とそれ
    らの接続に用いられるビアホール群とが形成する空間
    に、無溶剤状態の耐熱ワニスを充填硬化したことを特徴
    とする請求項15記載の多層配線基板。
  17. 【請求項17】無溶剤状態のワニスが、エポキシレジ
    ン、イソシアヌレート・オキサゾリドンレジン、シアン
    酸エステルレジンまたはシクロブテン環を有するポリマ
    ーのうち少なくとも1種を有する耐熱ポリマーである請
    求項15記載の多層配線基板。
  18. 【請求項18】無溶剤状態のワニスが、エポキシレジ
    ン、イソシアヌレート・オキサゾリドンレジン、シアン
    酸エステルレジンまたはシクロブテン環を有するポリマ
    ーのうち少なくとも1種を有する耐熱ポリマーである請
    求項16記載の多層配線基板。
  19. 【請求項19】基板上(基板内に多層配線を含む場合も
    ある)にビアホール用貫通孔を1または2以上設け、か
    つ、該貫通孔を囲んで抵抗膜を設けると共に、この抵抗
    膜の内周側および外周側に電極を設けて構成され、前記
    内周側の電極を、ビアホール用貫通孔に導体を充填して
    外部との接続を行うことを特徴とする薄膜抵抗素子。
  20. 【請求項20】基板に回路素子を形成してなる回路素子
    体をオフラインで用意し、多層配線基板の製造工程にお
    いて、回路素子を含む層を形成する時、前記用意してあ
    る回路素子体を当該層に積層することを特徴とする多層
    配線基板の製造方法。
  21. 【請求項21】基板に、ビアホール用貫通孔を1または
    2以上設けると共に、回路素子を設けて、改組素子体を
    製造し、多層配線基板の製造工程において、回路素子を
    含む層を形成する時、前記製造されている回路素子体を
    当該層に積層すると共に、ビアホール用貫通孔に、導体
    を充填して、多層配線基板に設けられている接続用導体
    と回路素子との接続を行うことを特徴とする多層配線基
    板の製造方法。
  22. 【請求項22】複数の配線導体と、これらを絶縁して積
    層するための絶縁層とを有し、該絶縁層は、ポリ(ベン
    ゾシクロブテン)系ポリマ材で形成されていることを特
    徴とする多層配線基板。
  23. 【請求項23】ポリ(ベンゾシクロブテン)系ポリマ材
    が、分子内に1個以上のベンゾシクロブテン骨格を有
    し、180℃以下の温度で溶剤無添加で液状あるいは2
    80℃以下の温度で加圧下溶剤無添加で液状、もしく
    は、流動性を有するベンゾシクロブテン系モノマを加熱
    硬化して生成したものである請求項22記載の多層配線
    基板。
  24. 【請求項24】ポリ(ベンゾシクロブテン)系ポリマ材
    が、分子内に1個以上のベンゾシクロブテン骨格を有す
    るベンゾシクロブテン系モノマとそのオリゴマとを含
    み、180℃以下の温度で溶剤無添加で液状あるいは2
    80℃以下の温度で加圧下溶剤無添加で液状、もしくは
    流動性を有する混合物を加熱硬化して生成したものであ
    る請求項22記載の多層配線基板。
  25. 【請求項25】ポリ(ベンゾシクロブテン)系ポリマ材
    が、分子内に1個以上のベンゾシクロブテン骨格を有
    し、180℃以下の温度で溶剤無添加で液状あるいは2
    80℃以下の温度で加圧下溶剤無添加で液状、もしく
    は、流動性をもつベンゾシクロブテン系モノマから生成
    したオリゴマを加熱硬化して生成したものである請求項
    22記載の多層配線基板。
  26. 【請求項26】ポリ(ベンゾシクロブテン)系ポリマ材
    が、分子内に1個以上のベンゾシクロブテン骨格を有す
    るベンゾシクロブテン系モノマと、ジエノフィルとなり
    うる分子団を分子内に1個以上有する剛直な分子構造の
    コモノマとを混合して得られる180℃以下の温度で溶
    剤無添加で液状あるいは280℃以下の温度で加圧下溶
    剤無添加で液状、もしくは、流動性をもつ混合物を加熱
    硬化して生成したものである請求項22記載の多層配線
    基板。
  27. 【請求項27】液状、もしくは加圧下で流動性をもつの
    混合物が、分子内に1個以上のベンゾシクロブテン骨格
    を有するベンゾシクロブテン系モノマとジエノフィルと
    なりうる分子団を1個以上有する剛直な分子構造のコモ
    ノマとの混合物のオリゴマを含むものである請求項26
    記載の多層配線基板。
  28. 【請求項28】ポリ(ベンゾシクロブテン)系ポリマ材
    が、分子内に1個以上のベンゾシクロブテン骨格を有す
    る1種または複数種類のベンゾシクロブテン系モノマ
    と、ジエノフィルとなりうる分子団を1個以上有する剛
    直な分子構造の1種または複数種類のコモノマとをモル
    比で0.1から99.9の範囲内に混合して得られる1
    80℃以下の温度で溶剤無添加で液状あるいは280℃
    以下の温度で加圧下溶剤無添加で液状、もしくは流動性
    をもつモノマ混合物、またはモノマとオリゴマとの混合
    物、またはオリゴマ混合物より生成されるポリ(ベンゾ
    シクロブテン−ジエノフィル)コポリマ材を加熱硬化し
    て生成したものである請求項22記載の多層配線基板。
  29. 【請求項29】複数の配線導体と、これらを絶縁して積
    層するための絶縁層とを有し、該絶縁層は、耐熱エポキ
    シレジンで形成されていることを特徴とする多層配線基
    板。
  30. 【請求項30】耐熱エポキシレジンが、ナフタレン骨
    格、ビフェニル骨格もしくはターフェニル骨格の少なく
    とも1種以上を有するものであることを特徴とする請求
    項29記載の多層配線基板。
  31. 【請求項31】複数の配線導体と、これらを絶縁して積
    層するための絶縁層とを有し、該絶縁層は、ポリ(ベン
    ゾシクロブテン)系ポリマ材および耐熱エポキシレジン
    のうちいずれかで形成され、かつ、補強材を含むことを
    特徴とする多層配線基板。
  32. 【請求項32】補強材が繊維状物質またはポリイミド粉
    である請求項31記載の多層配線基板。
  33. 【請求項33】繊維状物質がアラミド繊維である請求項
    32記載の多層配線基板。
  34. 【請求項34】配線導体間の空間に、ポリ(ベンゾシク
    ロブテン)系ポリマ材前駆体または耐熱エポキシレジン
    組成物を充填、硬化することを特徴とする多層配線基板
    の製造方法。
  35. 【請求項35】耐熱エポキシレジン組成物が、ナフタレ
    ン骨格、ビフェニル骨格もしくはターフェニル骨格の少
    なくとも1種以上で構成される耐熱エポキシレジンを含
    むものであることを特徴とする請求項34記載の多層配
    線基板。
  36. 【請求項36】耐熱エポキシレジン組成物が、耐熱エポ
    キシレジンの硬化剤として芳香族ジアミンを含むことを
    特徴とする請求項34記載の多層配線基板の製造方法。
  37. 【請求項37】硬化剤である芳香族ジアミンが、ジフェ
    ニルメタン骨格、ナフタレン骨格、ビフェニル骨格もし
    くはターフェニル骨格の少なくとも1種以上で構成され
    ることを特徴とする請求項36記載の多層配線基板の製
    造方法。
  38. 【請求項38】配線導体間の空間に補強材を充填して
    後、ポリ(ベンゾシクロブテン)系ポリマ材前駆体また
    は耐熱エポキシレジン組成物を充填、硬化することを特
    徴とする多層配線基板の製造方法。
  39. 【請求項39】ポリ(ベンゾシクロブテン)系ポリマ材
    前駆体または耐熱エポキシレジン組成物に補強材を添加
    したものを配線導体間の空間に充填、硬化することを特
    徴とする多層配線基板の製造方法。
  40. 【請求項40】ポリ(ベンゾシクロブテン)系ポリマ材
    前駆体または耐熱エポキシレジン組成物を平坦なホット
    プレートの表面に塗布し、溶剤をほとんど含まない状態
    のポリ(ベンゾシクロブテン)系ポリマ材前駆体または
    耐熱エポキシレジン組成物を配線導体の上方からホット
    プレートごと押しつけて加熱溶融させ、配線導体間の空
    間に充填させることと特徴とする多層配線基板の製造方
    法。
  41. 【請求項41】ポリ(ベンゾシクロブテン)系ポリマ材
    前駆体または耐熱エポキシレジン組成物を配線導体間の
    空間に充填した後、その上にホットプレートを置き、ホ
    ットプレートによる加熱加圧によって、ポリ(ベンゾシ
    クロブテン)系ポリマ材前駆体または耐熱エポキシレジ
    ン組成物を溶融させ、配線導体間の空間に充填させるこ
    とと特徴とする多層配線基板の製造方法。
  42. 【請求項42】加熱溶融時に減圧または減圧後加圧(静
    水圧)を伴うことを特徴とする請求項40記載の多層配
    線基板の製造方法。
  43. 【請求項43】加熱溶融時に減圧または減圧後加圧(静
    水圧)を伴うことを特徴とする請求項41記載の多層配
    線基板の製造方法。
  44. 【請求項44】ポリ(ベンゾシクロブテン)系ポリマ材
    前駆体または耐熱エポキシレジン組成物の充填に先立
    ち、配線導体の上端表面がフッ素を含有する化合物で処
    理されていることを特徴とする請求項38記載の多層配
    線基板の製造方法。
  45. 【請求項45】請求項15記載の多層配線基板を用いて
    構成されるモジュール。
  46. 【請求項46】請求項22記載の多層配線基板を用いて
    構成されるモジュール。
  47. 【請求項47】請求項29記載の多層配線基板を用いて
    構成されるモジュール。
  48. 【請求項48】請求項45記載のモジュールを用いたコ
    ンピュータ。
  49. 【請求項49】請求項46記載のモジュールを用いたコ
    ンピュータ。
  50. 【請求項50】請求項47記載のモジュールを用いたコ
    ンピュータ。
  51. 【請求項51】予め数の配線層とビアホール層とを有す
    るスケルトン構造を形成する工程を複数回繰り返して多
    層構造とする請求項1記載の多層配線基盤の製造方法。
  52. 【請求項52】2層のスケルトン構造を形成する工程を
    複数回繰り返して多層構造とする請求項7記載の多層配
    線構造方法。
JP3055029A 1990-03-19 1991-03-19 多層配線基板及びその製造方法 Pending JPH10135634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7904291U JPH0596610U (ja) 1991-03-19 1991-09-30 自動変速機のハウジング構造

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6925990 1990-03-19
JP2-69259 1990-03-19
JP02330515A JP3126726B2 (ja) 1990-11-30 1990-11-30 配線構造体とその製造方法

Publications (1)

Publication Number Publication Date
JPH10135634A true JPH10135634A (ja) 1998-05-22

Family

ID=26410453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3055029A Pending JPH10135634A (ja) 1990-03-19 1991-03-19 多層配線基板及びその製造方法

Country Status (4)

Country Link
US (2) US5300735A (ja)
JP (1) JPH10135634A (ja)
KR (1) KR930010063B1 (ja)
DE (1) DE4108986A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003522046A (ja) * 2000-02-02 2003-07-22 ザ ダウ ケミカル カンパニー 強化ベンゾシクロブテン系ポリマーおよびプリント配線基板の組立における該ポリマーの用途
JP2007109977A (ja) * 2005-10-14 2007-04-26 Murata Mfg Co Ltd セラミック基板の製造方法
US7468645B2 (en) 2004-01-29 2008-12-23 Sanyo Electric Co., Ltd. Signal line circuit device
JP2013185146A (ja) * 2012-03-12 2013-09-19 Tdk Corp 樹脂組成物、並びにこれを用いた樹脂シート、積層板
JP2013185144A (ja) * 2012-03-12 2013-09-19 Tdk Corp 樹脂硬化物、並びにこれを用いた樹脂シート、積層板
JP2013185145A (ja) * 2012-03-12 2013-09-19 Tdk Corp エポキシ樹脂硬化物、並びにこれを用いた積層板
JP2017122212A (ja) * 2015-12-21 2017-07-13 ダウ グローバル テクノロジーズ エルエルシー アリールシクロブテン

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287619A (en) * 1992-03-09 1994-02-22 Rogers Corporation Method of manufacture multichip module substrate
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
JP2601640B2 (ja) * 1993-01-19 1997-04-16 ヒューズ・エアクラフト・カンパニー 電気的導体構造を作成する方法と大規模集積回路
JP3198796B2 (ja) * 1993-06-25 2001-08-13 富士電機株式会社 モールドモジュール
US5533257A (en) * 1994-05-24 1996-07-09 Motorola, Inc. Method for forming a heat dissipation apparatus
US5739268A (en) * 1994-11-14 1998-04-14 Hughes Aircraft Preparation of cyanate ester polymers and composites for metal plating
WO1996038026A1 (en) * 1995-05-22 1996-11-28 Dynaco Corporation Rigid-flex printed circuit boards
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
EP0759329B1 (en) * 1995-07-26 2006-03-08 Hughes Electronics Corporation Cyanate ester films that promote plating adhesion to cyanate ester graphite composites
TW341022B (en) * 1995-11-29 1998-09-21 Nippon Electric Co Interconnection structures and method of making same
US5717475A (en) * 1996-01-30 1998-02-10 Canon Kabushiki Kaisha Electrode substrate, process for producing the substrate, liquid crystal device and process for producing the device
US5903046A (en) * 1996-02-20 1999-05-11 Micron Technology, Inc. Integrated circuit device having cyanate ester buffer coat
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Industrial Co Ltd Wiring board and production process for the same
US6576523B1 (en) * 1997-11-18 2003-06-10 Matsushita Electric Industrial Co., Ltd. Layered product, capacitor and a method for producing the layered product
US6016005A (en) 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
EP1942523A1 (en) * 1998-09-30 2008-07-09 Ibiden Co., Ltd. Semiconductor chip and semiconductor chip manufacturing method
JP3445511B2 (ja) * 1998-12-10 2003-09-08 株式会社東芝 絶縁基板、その製造方法およびそれを用いた半導体装置
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP2001044589A (ja) * 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
CN101925260A (zh) * 1999-08-12 2010-12-22 Ibiden股份有限公司 多层印刷电路板
JP2001081438A (ja) * 1999-09-14 2001-03-27 Sony Chem Corp 接続材料
US6495771B2 (en) * 2001-03-29 2002-12-17 International Business Machines Corporation Compliant multi-layered circuit board for PBGA applications
US6710425B2 (en) * 2001-04-26 2004-03-23 Zeevo, Inc. Structure to increase density of MIM capacitors between adjacent metal layers in an integrated circuit
JP2002353032A (ja) 2001-05-18 2002-12-06 Rotra Leiterplatten Produktions & Vertriebs Gmbh 多層プリント板複合物とその製造のための方法
US6593699B2 (en) * 2001-11-07 2003-07-15 Axcelis Technologies, Inc. Method for molding a polymer surface that reduces particle generation and surface adhesion forces while maintaining a high heat transfer coefficient
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
DE10243814B4 (de) * 2002-09-20 2018-05-30 Robert Bosch Gmbh Verfahren zur Herstellung einer leitenden Beschichtung auf einem isolierenden Substrat
US20040099958A1 (en) * 2002-11-21 2004-05-27 Schildgen William R. Crack resistant interconnect module
USD493152S1 (en) 2002-11-27 2004-07-20 International Business Machines Corporation Server blade chassis midplane printed circuit board with cover
US7333072B2 (en) * 2003-03-24 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device
US20040192039A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a multi-layer circuit structure having embedded polymer resistors
US20040187297A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a polymer resistor in an interconnection via
GB2404082A (en) * 2003-07-12 2005-01-19 Hewlett Packard Development Co Semiconductor device with metallic electrodes and method of forming a device
GB0316395D0 (en) 2003-07-12 2003-08-13 Hewlett Packard Development Co A transistor device with metallic electrodes and a method for use in forming such a device
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
TWI262041B (en) * 2003-11-14 2006-09-11 Hitachi Chemical Co Ltd Formation method of metal layer on resin layer, printed wiring board, and production method thereof
DE102005052563B4 (de) * 2005-11-02 2016-01-14 Infineon Technologies Ag Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
US7631423B2 (en) * 2006-02-13 2009-12-15 Sanmina-Sci Corporation Method and process for embedding electrically conductive elements in a dielectric layer
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
RU2353857C1 (ru) * 2007-07-11 2009-04-27 Государственное Учреждение Институт металлургии Уральского отделения Российской Академии Наук (ГУ ИМЕТ УрО РАН) Способ утилизации жидких отходов
TWI347810B (en) * 2008-10-03 2011-08-21 Po Ju Chou A method for manufacturing a flexible pcb and the structure of the flexible pcb
JP5532744B2 (ja) * 2009-08-20 2014-06-25 富士通株式会社 マルチチップモジュール及びマルチチップモジュールの製造方法
US20120090883A1 (en) * 2010-10-13 2012-04-19 Qualcomm Incorporated Method and Apparatus for Improving Substrate Warpage
US8431445B2 (en) 2011-06-01 2013-04-30 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-component power structures and methods for forming the same
SG11201405931PA (en) * 2012-03-26 2014-10-30 Advanpack Solutions Pte Ltd Multi-layer substrate for semiconductor packaging
US8972229B2 (en) * 2012-07-27 2015-03-03 Synopsys, Inc. Fast 3D mask model based on implicit countors
JP6174331B2 (ja) * 2012-09-07 2017-08-02 東京応化工業株式会社 パターン形成方法、構造体、櫛型電極の製造方法、及び二次電池
JP6150587B2 (ja) 2013-03-29 2017-06-21 東京応化工業株式会社 パターン形成方法、構造体、櫛型電極の製造方法、及び二次電池
KR20150006713A (ko) * 2013-07-09 2015-01-19 삼성전기주식회사 인쇄회로기판용 절연필름 및 이를 이용한 제품
US9666514B2 (en) 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
WO2017069093A1 (ja) * 2015-10-19 2017-04-27 日立金属株式会社 多層セラミック基板およびその製造方法
US10634736B2 (en) * 2017-06-12 2020-04-28 Littelfuse, Inc. Magnetoresistive sensors and switches from pre-bundled nanowires
USD852764S1 (en) * 2017-12-21 2019-07-02 David W. Cline Circuit breaker board for a portable isolation power supply
USD904324S1 (en) * 2018-12-31 2020-12-08 David W. Cline Circuit breaker board for a portable isolation power supply
USD906272S1 (en) * 2018-12-31 2020-12-29 David W. Cline Circuit breaker board for a portable isolation power supply
CN109852928A (zh) * 2019-03-05 2019-06-07 昆山金百辰金属科技有限公司 多层离子环保镀
TWI810728B (zh) * 2021-11-29 2023-08-01 貿聯國際股份有限公司 電路板
CN114995060B (zh) * 2022-08-01 2022-11-01 明士(北京)新材料开发有限公司 一种可低温固化的负性光敏性树脂组合物及其制备方法与应用
TWI912194B (zh) * 2025-04-25 2026-01-11 力晶積成電子製造股份有限公司 圖案化方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750489A (en) * 1980-09-11 1982-03-24 Nippon Electric Co Method of producing hybrid circuit board
JPS5750491A (en) * 1980-09-11 1982-03-24 Nippon Electric Co Method of producing hybrid circuit board
JPS5750490A (en) * 1980-09-11 1982-03-24 Nippon Electric Co Method of producing hybrid circuit board
US4999449A (en) * 1984-08-27 1991-03-12 The Dow Chemical Company Novel poly(arylcyclobutenes)
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
US4790912A (en) * 1985-06-06 1988-12-13 Techno-Instruments Investments Ltd. Selective plating process for the electrolytic coating of circuit boards without an electroless metal coating
US4946734A (en) * 1986-11-21 1990-08-07 Hitachi, Ltd. Resin composition for printed circuit board and such board formed by use thereof
DE3641995C1 (de) * 1986-12-09 1988-05-19 Philips Patentverwaltung Verfahren zum Herstellen von gedruckten Schaltungen
DE3913966B4 (de) * 1988-04-28 2005-06-02 Ibiden Co., Ltd., Ogaki Klebstoffdispersion zum stromlosen Plattieren, sowie Verwendung zur Herstellung einer gedruckten Schaltung
US4970106A (en) * 1989-06-02 1990-11-13 International Business Machines Corporation Thin film multilayer laminate interconnection board
FR2650472A1 (fr) * 1989-07-27 1991-02-01 Bull Sa Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant
JPH0438157A (ja) * 1990-05-31 1992-02-07 Shicoh Eng Co Ltd 有鉄心形単相ブラシレスモータ
JP2658504B2 (ja) * 1990-05-31 1997-09-30 松下電器産業株式会社 ブラシレスモータ
US5118385A (en) * 1991-05-28 1992-06-02 Microelectronics And Computer Technology Corporation Multilayer electrical interconnect fabrication with few process steps

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003522046A (ja) * 2000-02-02 2003-07-22 ザ ダウ ケミカル カンパニー 強化ベンゾシクロブテン系ポリマーおよびプリント配線基板の組立における該ポリマーの用途
US7468645B2 (en) 2004-01-29 2008-12-23 Sanyo Electric Co., Ltd. Signal line circuit device
JP2007109977A (ja) * 2005-10-14 2007-04-26 Murata Mfg Co Ltd セラミック基板の製造方法
JP2013185146A (ja) * 2012-03-12 2013-09-19 Tdk Corp 樹脂組成物、並びにこれを用いた樹脂シート、積層板
JP2013185144A (ja) * 2012-03-12 2013-09-19 Tdk Corp 樹脂硬化物、並びにこれを用いた樹脂シート、積層板
JP2013185145A (ja) * 2012-03-12 2013-09-19 Tdk Corp エポキシ樹脂硬化物、並びにこれを用いた積層板
JP2017122212A (ja) * 2015-12-21 2017-07-13 ダウ グローバル テクノロジーズ エルエルシー アリールシクロブテン

Also Published As

Publication number Publication date
US5388328A (en) 1995-02-14
KR930010063B1 (ko) 1993-10-14
DE4108986A1 (de) 1991-09-26
US5300735A (en) 1994-04-05

Similar Documents

Publication Publication Date Title
KR930010063B1 (ko) 다층배선기판 및 그 제조 방법
TWI538579B (zh) Multi - layer circuit board and multilayer circuit board manufacturing method
TWI276215B (en) Semiconductor device having adhesion increasing film and method of fabricating the same
US5322593A (en) Method for manufacturing polyimide multilayer wiring substrate
TWI380428B (ja)
JP5742957B2 (ja) 導体回路を有する構造体及びその製造方法並びに熱硬化性樹脂組成物
US7683268B2 (en) Semiconductor module with high process accuracy, manufacturing method thereof, and semiconductor device therewith
JPH04233265A (ja) 可変架橋性接着剤を用いた多段積層高密度相互接続方法および構造物
JP2016066789A (ja) 配線基板の製造方法、および半導体パッケージの製造方法
JP5580617B2 (ja) 埋め込みチップ集積を容易にするチップ取り付け接着剤、並びに関連するシステム及び方法
JP4606685B2 (ja) 回路部品内蔵モジュール
JP2009212101A (ja) 多層配線板用の部材、及び、多層配線板の製造方法
JPH04369898A (ja) 多層配線基板及びその製造方法
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
JP6409390B2 (ja) 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法
JP3838250B2 (ja) 積層板及び多層プリント回路板
WO2019194208A1 (ja) フレキシブルプリント配線板用カバーフィルム及びフレキシブルプリント配線板
JP6107992B1 (ja) 樹脂シート
JP2841888B2 (ja) 多層配線基板及びその製造方法
JP2018067688A (ja) 導体回路を有する構造体の製造方法、感光性樹脂組成物及び感光性樹脂フィルム、並びに熱硬化性樹脂組成物及び熱硬化性樹脂フィルム
US5102718A (en) Multi-chip substrate
JPH03203119A (ja) エポキシ/ポリイミド共重合体ブレンド誘電体およびこれを用いた多層回路
JP2921223B2 (ja) ポリイミド多層配線基板の製造方法
WO2002073685A2 (en) Multi-layer circuit assembly and process for preparing the same
JP2841966B2 (ja) 多層配線基板及びその製造方法