JPH10135848A - リードソロモン符号化装置およびその方法 - Google Patents

リードソロモン符号化装置およびその方法

Info

Publication number
JPH10135848A
JPH10135848A JP8288275A JP28827596A JPH10135848A JP H10135848 A JPH10135848 A JP H10135848A JP 8288275 A JP8288275 A JP 8288275A JP 28827596 A JP28827596 A JP 28827596A JP H10135848 A JPH10135848 A JP H10135848A
Authority
JP
Japan
Prior art keywords
galois field
data
equation
bit
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8288275A
Other languages
English (en)
Inventor
Shigeru Okita
茂 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP8288275A priority Critical patent/JPH10135848A/ja
Priority to US08/960,812 priority patent/US6378104B1/en
Publication of JPH10135848A publication Critical patent/JPH10135848A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/158Finite field arithmetic processing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515Reed-Solomon codes

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【課題】 装置規模の縮小化および低価格化を図れるリ
ードソロモン符号化装置を提供する。 【解決手段】 ガロア体GFb (2m )の符号化を行な
う場合には、入力側変換回路116bにおいて、入力デ
ータのガロア体をGFb (2m )からGFa (2 m )に
変換する。そして、RS符号化/復号コア部112にお
いて、ガロア体GFa (2m )上の演算を行い、符号化
データを生成する。この符号化データは、出力側変換回
路119bにおいて、ガロア体が、GFa (2m )から
GFb (2 m )に変換される。RS符号化/復号コア部
112には、ガロア体GFa (2m)に対応した乗算器
が設けてある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、記録媒体やディジ
タル伝送の誤り訂正符号として用いられる、リードソロ
モン符号化および復号装置およびその方法に関する。
【0002】
【従来の技術および発明が解決しようとする課題】リー
ド・ソロモン符号(以下RS符号)は、その符号化効率
の良さとバーストエラーに対する適性から、主に記録媒
体やディジタル伝送の外符号に用いられる。また、IC
化技術の進歩とともに、8バイト訂正以上の比較的訂正
能力の高い符号に対応した符号化/復号ICが1チップ
で実現できるようになり、その適応範囲が急速に広まっ
た。
【0003】RS符号は、符号化の構成方法に関して自
由度が非常に大きいという特徴がある。たとえば、RS
符号で頻繁に用いられるガロア体GF(28 )について
も、一般にはその体生成多項式の条件として周期が28
−1であればよいので、種々存在する。さらに、同じ訂
正能力を実現する符号生成多項式の根の選択の幅が非常
に広い。すなわち、体生成多項式の根をαとすると、t
バイトの訂正を実現する条件は、符号生成多項式の根と
して、少なくとも2t個のαの連続すべき乗の組、すな
わち{αb ,αb+1 ,αb+2 ,…,αb+2t-1}を選択す
ることである。ここで、bの値として、任意の整数を選
ぶことができるため、同じtバイト訂正であり、互いに
異なるRS符号が、相当数存在する。
【0004】システム開発の観点からは、このような自
由度は望ましいが、標準化の観点からすれば逆に足かせ
となり得る。訂正能力等の要求から要素数28 個のガロ
ア体GF(28 )が一般的であるが、他のパラメータは
様々である。符号長や訂正能力はそれぞれの要求仕様に
より違っていて当然なのであるが、無意味な違いの中で
一番影響が大きいのは体生成多項式が異なることであ
る。たとえば2つの方式に対応したRS符号化/復号装
置を構成するときに、体生成多項式が異なるとそれぞれ
のガロア体の乗算器も異なるので共通化できない。特に
訂正能力の大きいものに対応する場合には、前記ガロア
体の乗算器の回路規模に占める割合が大きく、従来方式
では2つの方式に対応したガロア体の乗算器をそれぞれ
具備しており、装置が高価格化するという問題がある。
【0005】実際、同じディジタル伝送の分野でも衛星
通信に採用する体生成多項式と、衛星放送に採用する体
生成多項式とは異なる。これは、通信の分野と放送の分
野との管轄の違いから標準化が困難であったことが大き
な原因である。また、規格化当時は、体生成多項式を共
通化する必要性が低かった。近年、通信と放送の統合が
検討される中でその必要性も明確になりつつあるが、標
準化が既に完了しているものについて変更するのは非常
に困難である。ましてや、記録媒体に採用のRS符号
は、その開発がメーカ主導で行われてることが多く、異
なるメーカが開発した異なる記録媒体で、同じ体生成多
項式が採用されることは非常に稀である。
【0006】図11は2つ以上のRS符号、すなわちR
a 符号、RSb 符号、…、RSx符号に対応した、従
来のRS符号化/復号装置の概念図である。それぞれの
体生成多項式に対応したガロア体GFa (2m )、GF
b (2m )、…、GFx (2 m )のそれぞれの乗算器1
0a〜10xと、それぞれの符号生成多項式に対応した
ガロア体の乗算係数の集合{αa[I]}、{βb[J]}、
…、{χx[K]}を記憶した乗算係数記憶部11a〜11
xとを具備する。従来のRS符号化/復号装置は、さら
に除算のために逆元演算回路12a〜12xをそれぞれ
の符号に対応して具備している。
【0007】以下、説明の簡単のため、2つのRS符
号、すなわちRSa 符号とRSb 符号に対応した従来の
RS符号化/復号装置1について述べる。ここで、RS
a 符号およびRSb 符号の両符号とも訂正能力はtバイ
ト訂正とする。図12は、従来のRS符号化/復号装置
1を構成する、多項式の剰余演算回路202である。剰
余演算回路202では、ガロア体の乗算係数の集合{α
ae[i]},i=0〜Lは前記ガロア体の乗算係数の集合
{αa[I]}に含まれ、また、ガロア体の乗算係数の集合
{βbe[j] },j=0〜Lは前記ガロア体の乗算係数の
集合{βb[J]}に含まれる。Lは2t−1または2tで
ある(以下同様)。
【0008】図12に示すように、多項式の剰余演算回
路202は、乗算器203−0〜203−L、乗算器2
08−0〜208−L、スイッチ204−0〜204−
L、レジスタ205−0〜205−L、加算器206−
1〜206−Lおよび加算器207を有する。スイッチ
204−0〜204−Lは、RSa 符号化の場合には乗
算器203−0〜203−Lを選択し、RSb 符号化の
場合には乗算器208−0〜208−Lを選択する。
【0009】RS復号装置は一般にシンドローム演算回
路、誤り位置多項式および評価多項式演算回路、誤り位
置検出回路、評価値検出回路、訂正実行回路から構成さ
れる。このうち、前記誤り位置多項式演算回路および評
価多項式演算回路はユークリッドの互除法やバーレカン
プ・マッシィの方法が知られている。図13は、前記2
つのRS符号に対応した、シンドローム演算回路209
の従来の構成例である。ここではガロア体の乗算係数の
集合{αas[i] },i=0〜Lは前記{αa[I]}に含ま
れ、また、ガロア体の乗算係数の集合{βbs[j] },j
=0〜Lは前記{βb[J]}に含まれる。図13に示すよ
うに、シンドローム演算回路209は、乗算器213−
0〜213−L、スイッチ214−0〜214−L、レ
ジスタ215−0〜215−L、加算器216−0〜2
16−Lおよび乗算器217−0〜217−Lを有す
る。スイッチ214−0〜214−Lは、RSa 符号化
の場合には乗算器213−0〜213−Lを選択し、R
b 符号化の場合には乗算器217−0〜217−Lを
選択する。
【0010】図14は、前記2つのRS符号に対応し
た、誤り位置多項式および評価多項式演算回路の主要構
成の要素のひとつである、多項式の除算回路221の従
来の構成例である。図14に示すように、多項式の除算
回路221は、スイッチ222−0〜222−L、乗算
器223−0〜223−L、乗算器228−0〜228
−L、レジスタ225−0〜225−L、レジスタ22
4−0〜224−L、加算器226−0〜226−L、
レジスタ227,229、逆元演算回路231,23
2、乗算器230,231およびスイッチ234を有す
る。スイッチ222−0〜222−Lは、RSa 符号化
の場合には乗算器223−0〜223−Lを選択し、R
b 符号化の場合には乗算器228−0〜228−Lを
選択する。また、スイッチ234は、RSa 符号化の場
合には乗算器230を選択し、RSb 符号化の場合には
乗算器231を選択する。
【0011】図15は、前記2つのRS符号に対応し
た、誤り位置多項式および評価多項式演算回路の主要構
成の要素のひとつである、多項式の乗算回路241の従
来の構成例である。図15に示すように、多項式の乗算
回路241は、乗算器243−0〜243−L、乗算器
248−0〜248−L、スイッチ242−0〜242
−L、レジスタ245−0〜245−L、加算器246
−1〜246−Lおよびレジスタ247−0〜247−
Lを有する。スイッチ242−0〜242−Lは、RS
a 符号化の場合には乗算器243−0〜243−Lを選
択し、RSb 符号化の場合には乗算器248−0〜24
8−Lを選択する。
【0012】図16は、前記2つのRS符号に対応し
た、誤り位置検出回路251の従来の構成例である。図
16に示すように、誤り位置検出回路251は、乗算器
252−0〜252−n、乗算器258−0〜258−
n、スイッチ252−0〜252−n、レジスタ255
−0〜255−n、加算器256−1〜256−n0検
出回路257を有する。スイッチ252−0〜252−
nは、RSa 符号化の場合には乗算器252−0〜25
2−nを選択し、RSb 符号化の場合には乗算器258
−0〜258−nを選択する。ここでガロア体の乗算係
数の集合{αac[i] },i=0〜n=tは前記
{αa[ I]}に含まれ、また、ガロア体の乗算係数の集合
{βbc[j] },j=0〜n=tは前記{βb[J]}に含ま
れる。消失訂正を行うときは、i=0〜n=2t,j=
0〜n=2tである。
【0013】図17は、前記2つのRS符号に対応し
た、評価値検出回路261の従来の構成例である。図1
7に示すように、評価値検出回路261は、乗算器26
2−0〜262−(n−1)、乗算器267−0〜26
7−(n−1)、スイッチ262−0〜262−(n−
1)、レジスタ265−0〜265−(n−1)および
加算器266−1〜266−(n−1)を有する。スイ
ッチ262−0〜262−(n−1)は、RSa 符号化
の場合には乗算器262−0〜262−(n−1)を選
択し、RSb 符号化の場合には乗算器267−0〜26
7−(n−1)を選択する。
【0014】ここでガロア体の乗算係数の集合{α
av[i] },i=0〜n−1は前記{αa[ I]}に含まれ、
また、ガロア体の乗算係数の集合{βbv[j] },j=0
〜n−1は前記{βb[J]}に含まれる。このように、従
来は、2つ以上のRS符号に対応したRS符号化/復号
装置構成するのに、それぞれの体生成多項式に対応した
ガロア体の乗算器および逆元演算回路を具備して、切り
替えて用いる必要がある。
【0015】本発明は上述した従来技術に鑑みてなさ
れ、装置規模の縮小化および装置の低価格化が図れるリ
ードソロモン符号化方法およびその装置を提供すること
を目的とする。また、本発明は、装置規模の縮小化およ
び装置の低価格化が図れるリードソロモン復号方法およ
びその装置を提供することを目的とする。
【0016】
【課題を解決するための手段】上述した従来技術の問題
を解決し、上述した目的を達成するために、本発明のリ
ードソロモン符号化装置は、異なる体生成多項式を用い
た複数のRS符号に対応したリードソロモン符号化装置
であって、入力したデータを、所定のガロア体に変換す
るガロア体変換手段と、前記変換したデータについて、
前記変換後のガロア体による符号化処理を行う符号化手
段と、前記符号化されたデータのガロア体を、前記変換
前のガロア体に逆変換するガロア体逆変換手段とを有す
る。
【0017】本発明のリードソロモン符号化装置では、
ガロア体変換手段およびガロア体逆変換手段を設けたこ
とで、複数のRS符号のいずれについても、符号化手段
においては所定のガロア体による符号化処理が行なわれ
る。その結果、符号化手段に、複数のRS符号の全てに
対応した乗算器および逆元演算器をそれぞれ別個に設け
る必要がなくなり、回路規模を大幅に縮小できる。
【0018】また、本発明のリードソロモン符号化装置
では、好ましくは、前記符号化手段は、前記変換後のガ
ロア体に対応した乗算器を有する。
【0019】また、本発明のリードソロモン符号化装置
は、好ましくは、前記複数のRS符号は、異なる体生成
多項式を用いたRSa 符号およびRSb 符号であり、そ
れぞれの符号化シンボルは、ガロア体GF(2)上の相
互に異なるm次の体生成多項式Gpa (x)およびGp
b (x)にそれぞれ基づいて拡大されたガロアガ体GF
a (2m )およびGFb (2m )であり、前記Gp
a (x)の根でありかつ前記GFa (2m )の原始元で
あるαと、前記Gpb (x)の根でありかつ前記GFb
(2m )の原始元であるβについて、下記式(25)が
成り立ち、前記RS b 符号はtシンボル訂正であって、
その符号生成多項式Gcb(x)が下記式(26)で示さ
れ、前記入力したデータを前記RSb 符号で符号化する
ときに、前記ガロア体変換手段は、前記入力したデータ
のガロア体を、前記ガロア体GFb (2m )から前記ガ
ロア体GFa (2m )に変換し、前記符号化手段は、前
記符号生成多項式Gcb(x)を前記ガロア体GFa (2
m )上に変換した多項式である下記式(27)に応じて
符号化を行い、前記ガロア体逆変換手段は、前記符号化
されたデータのガロア体を、前記ガロア体GF
a (2m )から前記ガロア体GF b (2m )に逆変換す
る。
【0020】
【数25】
【0021】
【数26】
【0022】
【数27】
【0023】また、本発明のリードソロモン符号化装置
は、好ましくは、前記ガロア体変換手段は、2m 個の入
出力の関係のうちのm個が、転置行列を(…)T で表現
した場合に、mビットの入力(00…0001)T に対
して、mビットの出力A1 =(00…001)T が行な
われ、mビットの入力(00…0010)T に対して、
mビットの出力A1 =(A1,m-1 ,A1,m-2 ,…
1,0 T が行なわれ、mビットの入力(00…010
0)T に対して、mビットの出力A2 =(A2,m-1 ,A
2,m-2 ,…A2,0 T が行なわれ、mビットの入力(0
1…0000)T に対して、mビットの出力Am-2
(Am-2,m-1 ,Am-2,m-2 ,…Am-2,0 T が行なわ
れ、mビットの入力(10…0000)T に対してmビ
ットの出力Am-1 =(Am-1,m-1 ,Am-1,m-2 ,…A
m-1,0 T が行なわれ、m×m行列〔Hba〕を下記式
(28)で規定したときに、mビットの前記入力データ
b-inに対して、下記式(29)に応じた演算処理を行
い、mビットの出力データDa-out を生成する。
【0024】
【数28】
【0025】
【数29】
【0026】また、本発明のリードソロモン符号化装置
は、好ましくは、前記ガロア体逆変換手段は、前記行列
〔Hba〕の逆行列を〔Hab〕とした場合に、下記式(3
0)に応じた演算処理を行なうことで、mビットの出力
データDb-out を生成する。
【0027】
【数30】
【0028】また、本発明のリードソロモン復号装置
は、異なる体生成多項式を用いた複数のRS符号に対応
したリードソロモン復号装置であって、入力した符号化
データを、所定のガロア体のデータに変換するガロア体
変換手段と、前記変換した符号化データについて、前記
変換後のガロア体による復号処理を行う復号手段と、前
記復号されたデータのガロア体を、前記変換前のガロア
体に逆変換するガロア体逆変換手段とを有する。
【0029】本発明のリードソロモン復号装置では、ガ
ロア体変換手段およびガロア体逆変換手段を設けたこと
で、複数のRS符号のいずれについても、復号手段にお
いては所定のガロア体による復号処理が行なわれる。そ
の結果、復号手段に、複数のRS符号の全てに対応した
乗算器および逆元演算器をそれぞれ別個に設ける必要が
なくなり、回路規模を大幅に縮小できる。
【0030】また、本発明のリードソロモン復号装置で
は、好ましくは、前記復号手段は、前記変換後のガロア
体に対応した乗算器を有する。
【0031】また、本発明のリードソロモン復号装置
は、好ましくは、前記複数のRS符号は、異なる体生成
多項式を用いたRSa 符号およびRSb 符号であり、そ
れぞれの符号化シンボルは、ガロア体GF(2)上の相
互に異なるm次の体生成多項式Gpa (x)およびGp
b (x)にそれぞれ基づいて拡大されたガロア体GFa
(2m )およびGFb (2m )であり、前記Gp
a (x)の根でありかつ前記GFa (2m )の原始元で
あるαと、前記Gpb (x)の根でありかつ前記GFb
(2m )の原始元であるβについて、下記式(31)が
成り立ち、前記RSb 符号はtシンボル訂正であって、
その符号生成多項式Gcb(x)が下記式(32)で示さ
れ、前記入力した符号化データを復号するときに、前記
ガロア体変換手段は、前記符号化データのガロア体を、
前記ガロア体GFb (2m )から前記ガロア体GF
a (2m )に変換し、前記復号手段は、前記符号生成多
項式Gcb(x)を前記ガロア体GFa (2m )上に変換
した多項式である下記式(33)に応じて復号を行い、
前記ガロア体逆変換手段は、前記復号されたデータのガ
ロア体を、前記ガロア体GFa (2m )から前記ガロア
体GFb (2m )に変換する。
【0032】
【数31】
【0033】
【数32】
【0034】
【数33】
【0035】また、本発明のリードソロモン復号装置
は、好ましくは、前記ガロア体変換手段は、2m 個の入
出力の関係のうちのm個が、転置行列を(…)T で表現
した場合に、mビットの入力(00…0001)T に対
して、mビットの出力A1 =(00…001)T が行な
われ、mビットの入力(00…0010)T に対して、
mビットの出力A1 =(A1,m-1 ,A1,m-2 ,…
1,0 T が行なわれ、mビットの入力(00…010
0)T に対して、mビットの出力A2 =(A2,m-1 ,A
2,m-2 ,…A2,0 T が行なわれ、mビットの入力(0
1…0000)T に対して、mビットの出力Am-2
(Am-2,m-1 ,Am-2,m-2 ,…Am-2,0 T が行なわ
れ、mビットの入力(10…0000)T に対してmビ
ットの出力Am-1 =(Am-1,m-1 ,Am-1,m-2 ,…A
m-1,0 T が行なわれ、m×m行列〔Hba〕を下記式
(34)で規定したときに、mビットの前記入力データ
b-inに対して、下記式(35)に応じた演算処理を行
い、mビットの出力データDa-out を生成する。
【0036】
【数34】
【0037】
【数35】
【0038】また、本発明のリードソロモン復号装置
は、好ましくは、前記ガロア体逆変換手段は、前記行列
〔Hba〕の逆行列を〔Hab〕とした場合に、下記式(3
6)に応じた演算処理を行なうことで、mビットの出力
データDb-out を生成する。
【0039】
【数36】
【0040】
【発明の実施の形態】図1は、本実施形態のRS符号化
/復号装置101の概念図である。RS符号化/復号装
置101は、2つ以上のRS符号、すなわちRSa
号、RSb 符号、…RSx 符号に対応している。図1で
は、GFa (2m )の体生成多項式に対応したガロア体
の乗算器113、それぞれの符号生成多項式に対応した
ガロア体の乗算係数の集合{αa[I]}、{αb[J]}、…
{αX[K]}を記憶した乗算係数記憶部111a〜111
x、RS符号化/復号コア部112、逆元演算回路11
5、入力側変換回路116b〜116x、出力側変換回
路119b〜119xおよびスイッチ114,118,
121を有する。
【0041】図1に示すように、RS符号化/復号装置
101は、RS符号化/復号コア部112の入力側と出
力側に、ガロア体を変換するための入力側変換回路11
6b〜116xおよび出力側変換回路119b〜119
xが付加された構成をしている。また、RS符号化/復
号コア部112には、スイッチ114の切り換わりに応
じた乗算係数が、乗算係数記憶部111a〜111xか
ら出力される。スイッチ114は、どのRS符号を行な
うかによって、ユーザが切り換える。
【0042】RS符号化/復号装置101では、RSa
符号の符号化を行う場合には、データは、ガロア体変換
回路である入力側変換回路116b〜116xおよび出
力側変換回路119a〜119xにおける変換処理は行
なわず、スルー経路117,120を通る。また、乗算
係数記憶部111aから乗算係数{αa[I]}が、RS符
号化/復号コア部112に出力される。RS復号の場合
も、同様に前記入力側変換回路と出力変換回路は同じも
のが使用できる。
【0043】以下、簡単のため、2つのRS符号、すな
わちRSa 符号とRSb 符号に対応したRS符号化/復
号装置101について例示する。ここで、両符号とも訂
正能力はtバイト訂正とする。この場合には、図1にお
いて、入力側変換回路および出力側変換回路としては入
力側変換回路116bおよび出力側変換回路119bの
みが用いられ、乗算係数記憶部としては、乗算係数記憶
部111a,111bのみが用いられる。本実施形態で
は、前記式(25)〜(30)においてq=88および
m=8とした場合のRS符号化と復号について例示す
る。
【0044】本実施形態では、前記RSb 符号の符号化
/復号法およびその装置化が主題であるため、前記RS
a 符号に関しては、単にその体生成多項式の次数が前記
RS b 符号のそれと同じであるという条件のみが要求さ
れる。また、本実施形態では説明の簡便のため、前記R
a 符号の訂正能力も前記RSb 符号と同じくtバイト
訂正とする。RSa 符号 前記RSa 符号として、その符号化シンボルが定義され
る、基礎体GFa-B (28 )をつくるGF(2)上の体
生成多項式を下記式(37)のように定義する。
【0045】
【数37】
【0046】さらに、前記RSa 符号の符号生成多項式
を下記式(38)のように定義する。
【0047】
【数38】
【0048】この場合のxの係数は前記GF
a-B (28 )の元であり、符号化の拡大体GF a-E (2
8 )は基礎体であるGFa-B (28 )に等しい。つまり
本実施形態では、変換の対象である前記ガロア体GFa
(28 )はGFa-B (28 )=GFa-E(28 )に相当
する。
【0049】また、前記Gpa (x)の根であり、か
つ、前記GFa (28 )=GFa-B (28 )の原始元を
αとする。このαは、説明の簡便のため列ベクトルで表
現して(00000010)T である。なお、前記式
(37)から下記式(39)が成り立つ。
【0050】
【数39】
【0051】これを列ベクトルで表現すると(α8 a
=(00011101)T である。ここで(X)a は、
前記GFa (28 )の元Xの列ベクトル表現を示す。ま
た、(α0 a =(1)a =(00000001)T
ある。
【0052】RSb 符号 前記RSb 符号として、その符号化シンボルが定義され
る、基礎体をつくるGF(2)上の体生成多項式を下記
式(40)のように定義する。
【0053】
【数40】
【0054】さらに、前記RSb 符号の符号生成多項式
を下記式(41)のように定義する。
【0055】
【数41】
【0056】式(41)は、前記式(26)においてq
=88とした場合である。このRS符号は厳密にはゴッ
パ符号に含まれるもので、前記式(41)のxの係数は
前記GFb-B (28 )の元で表現できるものの、符号化
の拡大体GFb-B (28 )の基礎体であるGFb-B (2
8 )とは異なる。本実施形態では、変換の対象である前
記ガロア体GFb (28 )はGFb-B (28 )に相当す
る。なお、前記ゴッパ符号のユークリッド復号法につい
ては、文献「Sugiyama、Kasahara、Hirasawa著、A meth
od for solving key equation for decoding Goppa cod
es、Inf. and Cont.、27、1975年」に、その消失訂
正法については、文献「Sugiyama、Kasahara、Hirasaw
a、Namekawa著、An erasures-and-errors decoding alg
orithm for Goppa codes 、IEEE Trans. Infrom. Theor
y、1976年」に詳しく記載されている。
【0057】また、前記Gpb (x)の根でありかつ前
記GFb (28 )=GFb-B (28)の原始元をβとす
る。このβも同じく列ベクトルで表現して(00000
010)T とする。なお、前記式(40)から以下の式
(42)で示される関係が成り立つ。
【0058】
【数42】
【0059】これを列ベクトルで表現すると(β8 b
=(00101101)T である。ここで(X)b は、
前記GFb (28 )の元Xの列ベクトル表現を示す。ま
た、(β0 b =(1)b =(00000001)T
ある。前記RSb 符号の符号化については、ガロア体を
変換すると同時に符号生成多項式の変換を施すことで実
現でき、その変換自体も比較的単純である。
【0060】以下、図1に示すRS符号化/復号装置1
01の各構成要素およびRS符号化/復号コア部112
を構成する回路について説明する。
【0061】入力側変換回路および出力側変換回路 αとβの関係は、例えば以下のようにして求めることが
できる。ところで、Gpa (x)は、GF(2)上の原
始多項式であり、α、α2 、α4 、α8 、α16、α32
α64、α128 の8個の根を持つ。同様にαp を根とする
原始多項式Gp a-p (x)も、αp の他にα2P、α4P
α8P、α16P 、α32P 、α64P 、α128Pの、合計8個の
根を持ち、下記式(43)が成り立つ。
【0062】
【数43】
【0063】上記式(43)において、p=241であ
るとすると、下記式(44)が成り立つ。
【0064】
【数44】
【0065】ここで、GF(2)上でα0 =1なので式
(44)の右辺は前記式(40)の右辺に一致する。つ
まり、前記Gpa-p (x)と前記Gpb (x)とはGF
(2)上で同じ根をもつ。また、前記GFa (28 )上
で計算すると下記式(45)が成り立つ。
【0066】
【数45】
【0067】このように、前記ガロア体GFa (28
のα241 は、前記ガロア体GFb (28 )のβに対応す
る。さらに詳しくいえば、前記式(45)から、下記式
(46)が成り立つ。
【0068】
【数46】
【0069】上記式(46)から、zを任意の整数とし
て前記ガロア体GFa (28 )の任意の元α241zを(α
241 7 、(α241 6 、…、(α241 2 、α241
よび1の線形結合で表すことが可能となる。つまり、下
記式(47)の場合には、下記式(48)の関係が成り
立つ。
【0070】
【数47】
【0071】
【数48】
【0072】上記式(47),(48)において、B
z,i =0あるいは1である。このように、前記ガロア体
GFa (28 )上では、α241zが、あたかもガロア体G
b (28 )上のβz のようにふるまう。逆に、前記ガ
ロア体GFb (28)上のβz は、前記ガロア体GFa
(28 )のα241zに対応する。以上から、前記ガロア体
GFb (28 )=GFb-B (28 )から前記ガロア体G
a (28 )=GFa-B (28 )に変換する入力側変換
回路116bは、GF b (28 )の任意の元βz をGF
a (28 )の元α241zに変換し、また、0を0に変換す
る。変換された系列は、前記GFa (28 )上の計算則
に従うため、後で述べるRS符号化/複合処理における
乗算器として、前記GFa (28 )上で定義されたもの
を用いることが可能となる。この変換操作は具体的には
それぞれのベクトル表現に関して施される。入力側変換
回路116bの変換テーブルを図2に示す。尚、出力側
変換回路119bにおいても、図2に示す変換テーブル
が用いられる。図2の変換テーブルにしたがって、図1
に示す入力側変換回路116bは、0、1、β1
β2 、β3 …に対応した8ビットのアドレス入力に従っ
て、それぞれ、0、1、α241 、α241x2 、α241x3
に対応した8ビットのデータを出力するROMを備えて
いる。
【0073】また、前記ガロア体GFa (28 )上で処
理された結果の系列は、GFa (2 8 )の任意の元α
241zをGFb (28 )の系列に変換し、また、0を0に
変換する出力側変換回路119bにより、元のガロア体
GFb (28 )の系列に変換される。前記ガロア体GF
a (28 )から前記ガロア体GFb (28 )に変換する
出力側変換回路119bも、図2の変換テーブルを用い
て、0、1、α241 、α 241x2 、α241x3 …に対応した
8ビットアドレス入力に対して、0、1、β1 、β2
β3 …に対応した8ビットのデータを出力するROMを
備えている。
【0074】尚、前記ガロア体GFb (28 )上で下記
式(49)が成り立つことからも、前述した要領で、図
2に示す変換テーブルを得ることができる。
【0075】
【数49】
【0076】同じ変換テーブルを得る意味で前記式(4
5)と(49)は対を成すが、他にもGpb (α31)=
0とGpa (β181 )=0やGpb (α62)=0とGp
a (β218 )=0など合計8組の対が存在する。本実施
形態のRS符号化/復号装置では、いずれの対を利用し
た変換テーブルを用いてもよい。
【0077】前記ガロア体の変換は、8×8行列を用い
てさらに簡単に記述できる。その例を説明する前に、元
変換の法則を一般化して述べる。 〔定理1〕ガロア体GFb (2m )からガロア体GFa
(2m )に変換するm×m行列〔Hba(z)〕を下記式
(50)で定義する。
【0078】
【数50】
【0079】上記式(50)において、zは任意の整数
であり、(X)a は前記ガロア体GFa (2m )の元X
の列ベクトル表現とする。同様に、(Y)b は前記ガロ
ア体GFb (2m )の元Yの列ベクトル表現とする。す
なわち、これらはm×1行列である。αは、前記ガロア
体GFa (2m )の原始元で、GF(2)上のm次の体
生成多項式Gpa (x)の根である。βは前記ガロア体
GFb (2m )の原始元で、GF(2)上のm次の体生
成多項式Gpa (x)の根であり、(β)b =(000
…010)T とする。また、Gpa (2m )上では下記
式(51)が成り立つ。
【0080】
【数51】
【0081】このとき、下記式(52)が成り立つ。
【0082】
【数52】
【0083】すなわち、zの値によらず前記式(50)
が成立する。この〔定理1〕は以下のようにして証明で
きる。先ず、下記式(53)が成り立つことから、前記
式(52)の行列〔Hba〕を用いて下記式(54)が成
り立つ。
【0084】
【数53】
【0085】
【数54】
【0086】また、前記ガロア体GFb (2m )の任意
の元βz について下記式(55)が成り立つ。
【0087】
【数55】
【0088】ここで、Bz,i =0あるいは1であり、z
は任意の整数である。すると前記式(51)が成立する
ことから、下記式(56)が得られる。
【0089】
【数56】
【0090】これは、前記式(47)および式(48)
からも容易に類推できる。よって、この両辺のベクトル
表現について、前記式(54)から下記式(57)に変
形できる。
【0091】
【数57】
【0092】さらに、前記式(55)の両辺のベクトル
表現を上記式(57)に代入することで下記式(58)
が得られる。
【0093】
【数58】
【0094】これで〔定理1〕の証明が終了する。ま
た、前記式(55)による〔Hba〕は、(0)a =(0
00…000)T と(0)b =(000…000)T
ついて、下記式(59)が成立する。
【0095】
【数59】
【0096】すなわち、前記ガロア体Gpa (2m )の
すべての元を、前記ガロア体Gpb(2m )のすべての
元に変換する。
【0097】以上をまとめると、入力側変換過程におけ
る2m 個の入出力の関係のうちのm個が、mビットの入
力(00…0001)T に対してmビットの出力A0
(00…001)T 、ビットの入力(00…0001)
T に対してmビットの出力A 1 =(A1,m-1
1,m-2 ,…,A1,0 T 、mビットの入力(00…0
001)T に対してmビットの出力A2 =(A2,m-1
2,m-2 ,…,A2,0 T 、mビットの入力(01…0
000)T に対してmビットの出力Am-2 =(Am-2,m-
1 ,Am-2,m-2 ,…,Am-2,0 T 、mビットの入力
(10…0000)T に対してmビットの出力Am-1
(Am-1,m-1 ,Am-1,m-2 ,…,Am-1,0 T である場
合に、m×m行列を下記式(60)のように規定する。
【0098】
【数60】
【0099】そして、前記入力側変換過程を、入力のm
ビットDb-inに対して出力のmビットDa-out を、下記
式(61)で示される計算過程で実現する。
【0100】
【数61】
【0101】入力側変換回路116は、以上説明した入
力側変換過程を装置化するものである。以下、前記式
(49)〜(57)において、m=1、q=1、p=2
41としたときの、入力側変換回路116bの具体的例
について述べる。図2の変換テーブルから下記式(6
2)が成り立つ。
【0102】
【数62】
【0103】従って、前記式(60)より下記式(6
3)が成り立つ。
【0104】
【数63】
【0105】このときの前記式(61)で示される入出
力の関係を、各ビットごとに示すと下記式(64)とし
て、下記式(65)であるから、下記式(66)が成り
立つ。
【0106】
【数64】
【0107】
【数65】
【0108】
【数66】
【0109】ここでXORは排他的論理和を表す。した
がって、前記式(66)の変換を施す入力側変換回路1
16は、高々21個の排他的論理和ゲートで実現でき
る。
【0110】以下、出力側変換回路119について説明
する。図2の変換テーブルから逆の操作により出力側変
換操作に対応した行列〔Hab〕を求めることが可能であ
るが、既に求めた〔Hba〕から直接求めることもでき
る。すなわち、出力側変換過程では、前記ガロア体Gp
a (2m )の元に対応した入力のmビットDa-inに対し
て、前記ガロア体Gpb (2m )の元に対応した出力の
mビットDb-out を得る。そこで一般化された前記式
(61)において、D a-out をDa-inに、Db-inをD
b-out に置き換えて、下記式(67)が成り立つことか
ら、
【0111】
【数67】
【0112】〔Hba〕の逆行列〔Hba-1を前記式(6
1)の両辺の左側からそれぞれ掛けて、下記式(68)
となる。
【0113】
【数68】
【0114】従って、下記式(69)とすると、下記式
(70)が成立する。
【0115】
【数69】
【0116】
【数70】
【0117】具体的な例として前記式(63)の
〔Hba〕から下記式(71)が得られる。
【0118】
【数71】
【0119】同様にして、この行列〔Hab〕と基に、出
力側変換回路119を回路で実現することができる。こ
のように、m=8のときの前記入力回路と前記出力変換
回路は、直接的にそれぞれ高々数十個程度の排他的論理
和ゲートで実現でき、それぞれ数十〜100ゲート程度
である。
【0120】RS符号化/復号コア部 以下、RS符号化/復号コア部112を構成する各回路
について詳細に説明する。 〔剰余演算回路〕次にRS符号化装置の主要構成要素で
ある多項式の剰余演算回路の実施形態を示す。図1でR
S符号化/復号コア部が、RS符号化の機能を持つ場合
である。多項式の剰余演算回路を構成するガロア体の乗
算器は、RSa 符号に対応したものが元々存在する。R
b 符号の符号化を行うこときに、入力側変換回路11
6bにより変換されたデータ系列Da-out はガロア体G
a (2m )の元に対応するので、そのガロア体の乗算
はGpa (2m )上の乗算則に従う。したがって、RS
b 符号の符号化を行うときにも同一の乗算器を用いるこ
とができる。ただし、これまで述べてきたように、Gp
b (2m )の元βz はGpa (2m)上ではαpzに対応
するので、Gpa (2m )上でのガロア体の乗算係数に
関してある変換が必要になる。すなわち、任意の整数
u、vについて、前記Gpb (2m )上での下記式(7
2)で示されるガロア体の乗算は、Gpa (2m )上で
下記式(73)に対応する。
【0121】
【数72】
【0122】
【数73】
【0123】明らかにガロア体の除算も同様である。ま
たガロア体の加算(=減算)については、前記式(5
5)と(56)とを参照して、下記式(74)であると
きに、Gpa (2m )上では下記式(75)になる。
【0124】
【数74】
【0125】
【数75】
【0126】これより、一般にガロア体の任意の四則演
算を含む等式F(x)=0についても、GFb (2m
上のF(β)=0がGFa (2m )上のF(αp )=0
に対応する。RS符号化の過程では、その符号生成多項
式による多項式の剰余演算過程を含んでいる。図12に
示す従来のRSb 符号の符号化装置の多項式の剰余演算
回路における乗算係数について、下記式(76)に示す
関係が成り立つとする。
【0127】
【数76】
【0128】すなわち、下記式(77)が成り立つ。
【0129】
【数77】
【0130】ここで、L=2t−1あるいは2tであ
る。すると、前記式と(72)〜(75)の関係から、
GFa (2m )上での対応するガロア体の乗算係数の集
合{α be[j] }は、下記式(78)とすべきである。
【0131】
【数78】
【0132】このとき、対応する符号生成多項式Gcba
(x)は、下記式(79)となる。
【0133】
【数79】
【0134】すなわち、本実施形態における2つのRS
符号に対応したRS符号化装置における多項式の剰余演
算回路は図3のようになる。図3に示すように、剰余演
算回路102は、乗算器103−0〜103−L、スイ
ッチ104−0〜104−L、レジスタ105−0〜1
05−Lおよび加算器106−0〜106−Lを有す
る。乗算器103−0〜103−Lは、それぞれ対応す
る乗算係数{αbe[j] }および乗算係数{αae[j] }を
スイッチ104−0〜104−Lを切り換えることで選
択的に入力し、この選択した乗算係数と入力データとの
乗算結果をレジスタ105−0〜105−Lに出力す
る。具体的には、RSa 符号化を行なう場合には、スイ
ッチ104−0〜104−Lによって、それぞれ乗算係
数{αae[j] }を乗算器103−0〜103−Lに出力
して、乗算係数{αae[j] }と入力データとの乗算を行
なう。これに対して、RSb 符号化を行なう場合には、
スイッチ104−0〜104−Lによって、それぞれ乗
算係数{αbe[j] }を乗算器103−0〜103−Lに
出力して、乗算係数{αbe[j] }と入力データとの乗算
を行なう。
【0135】ここで、乗算係数{αbe[j] }は、前記式
(79)に示す符号生成多項式GCb a に対応した多項式
の剰余演算のガロア体の乗算係数の集合である。また、
乗算係数{αae[j] }は、前記式(38)に示す符号生
成多項式GCaに対応した多項式の剰余演算のガロア体の
乗算係数の集合である。この図3において、ガロア体の
乗算器103−0〜103−LはGFa (2m )上の乗
算器であり、ガロア体の加算器106−0〜106−L
はGFa (2m )上の加算器である。
【0136】したがって、元々存在する前記RSa 符号
に対応した多項式の剰余演算回路において、ガロア体の
乗算係数を切り替えるだけRSa 符号とRSb 符号に対
応した多項式の剰余演算回路を同時に実現できる。ま
た、図1のように3個以上の体生成多項式の相異なるR
S符号の符号化においても本実施形態が適用可能であ
り、その対応する数が多いほど効果が高いのは明らかで
ある。なお、前記集合{β be[j] }には0が含まれるこ
とも考えられるが、0p =0であることからこれに対応
する前記集合{αbe[j] }の要素はやはり0であり、対
応する符号生成多項式Gcba(x)はやはり前記式(7
9)で表されている。なお、この符号生成多項式も厳密
にはゴッパ符号に含まれるものである。m=8、q=8
8、p=241の具体例については、さらに具体的にす
るためb=120、L=15として、前記式(78)に
代入して、下記式(80),式(81)が得られる。
【0137】
【数80】
【0138】
【数81】
【0139】一方、下記式(82),(83)が成り立
つ。
【0140】
【数82】
【0141】
【数83】
【0142】これによって、前記式(76)〜(79)
が具現化される。このように本実施形態では、比較的回
路規模の大きいガロア体の乗算器をRS a 符号とRSb
符号のそれぞれの符号化で共有することが可能になる。
具体的には、従来技術では、RSb 符号の符号化のため
にL=2t−1のとき2t個のガロア体の乗算器が新た
に必要になるが、本実施形態では、これらの乗算器を新
たに具備する必要がなく、単に多項式の除算のためのガ
ロア体の乗算係数の切り替えのみでよい。m=8の場合
のガロア体の乗算器は、たとえば300〜400ゲート
で実現できる。よって本例において、t=8の場合、本
実施形態により数千ゲート節約できる。なお、ガロア体
の加法則については両ガロア体とも、同じGF(2)上
の体生成多項式をそれぞれのガロア体の基礎体としてい
るため、元々同じ加法則である。
【0143】RS復号 次に、図1で前記RS符号化/復号コア部が、RS復号
の機能を持つ場合の実施形態について説明する。RS復
号装置でも同様に入出力においてガロア体の変換回路を
用いる。すると、後は、RS復号がガロア体の乗算の和
および多項式同士の乗算あるいは除算回路で構成される
ので、RS符号化装置と同様のガロア体の乗算係数の変
換を施して構成することで、2つ以上のRS符号に対応
したRS復号装置を、そのガロア体の乗算器を共通にし
て実現できる。すなわち、RSa符号の復号に対応した
ガロア体の乗算係数の集合{αa[I]}と、RSb 符号の
復号に対応したガロア体の乗算係数の集合{αb[J]}を
具備し、RSa 符号の復号をするか、RSb 符号の復号
をするかで前記ガロア体の乗算係数の集合{αa[I]}と
{αb[J]}を切り替えて用いる。RSb 符号の復号は、
前記式(79)に基づく復号をGFa (2m )上で行
う。すなわち厳密にはゴッパ符号の復号を行うのだが、
その手法としてたとえばユークリッド復号法が適用でき
る。
【0144】〔シンドローム演算回路〕図4は、前記2
つのRS符号に対応した、シンドローム演算回路109
の実施形態である。ここでガロア体の乗算係数の集合
{αas[i] }、i=0〜Lは前記{αa[I]}に含まれ、
また、ガロア体の乗算係数の集合{αbs[j] }、j=0
〜Lは前記{αb[J]}に含まれる。さらにRSb 符号に
ついてm=8、q=88、p=241、b=120、L
=15とした具体例については下記式(84)に示され
る。
【0145】
【数84】
【0146】図4に示すように、シンドローム演算回路
109は、乗算器113−0〜113−L、スイッチ1
14−0〜114−L、レジスタ115−0〜115−
Lおよび加算器116−0〜116−Lを有する。乗算
器113−0〜113−Lは、それぞれ対応する乗算係
数{αbs[j] }および乗算係数{αas[j] }を、スイッ
チ114−0〜114−Lを切り換えることで選択的に
入力し、この選択した乗算係数とレジスタ115−0〜
115−Lからのデータとの乗算結果を加算器116−
0〜116−Lに出力する。具体的には、RSa 符号化
を行なう場合には、スイッチ114−0〜114−Lに
よって、それぞれ乗算係数{αas[j] }を乗算器113
−0〜113−Lに出力して、乗算係数{αas[j] }と
レジスタ115−0〜115−Lからのデータとの乗算
を行なう。これに対して、RSb 符号化を行なう場合に
は、スイッチ114−0〜114−Lによって、それぞ
れ乗算係数{αbs[j] }を乗算器113−0〜113−
Lに出力して、乗算係数{αbs[j] }とレジスタ115
−0〜115−Lからのデータとの乗算を行なう。
【0147】ここで、乗算係数{αas[j] }は、RSa
に対応したシンドローム演算のガロア体の乗算係数の集
合である。また、乗算係数{αbe[j] }は、RSb に対
応したシンドローム演算のガロア体の乗算係数の集合で
ある。この図4において、ガロア体の乗算器113−0
〜113−LはGFa (2m )上の乗算器であり、ガロ
ア体の加算器116−0〜116−LはGFa (2m
上の加算器である。
【0148】〔多項式の除算回路〕図5は、前記2つの
RS符号に対応した、誤り位置多項式および評価多項式
演算回路の主要構成の要素のひとつである、多項式の除
算回路121の実施形態である。図5に示すように、多
項式の除算回路121は、乗算器123−0〜123−
L、レジスタ124−0〜124−L、レジスタ125
−0〜125−L、レジスタ127,129、加算器1
26−0〜126−L、乗算加算器130および逆元演
算回路131を有する。ここで、図14に示す従来の多
項式の除算回路と比べると判るように、ガロア体の乗算
器の切り替えが必要ない。また逆元演算回路もひとつで
よい。つまり、前記2つのRS符号について訂正能力が
同じ場合には、全く同じ回路で実現できる。
【0149】〔多項式の乗算回路〕図6は、前記2つの
RS符号に対応した、誤り位置多項式および評価多項式
演算回路の主要構成の要素のひとつである、多項式の乗
算回路141の実施形態である。図6に示すように、多
項式の乗算回路141は、乗算器143−0〜143−
L、レジスタ145−0〜145−L、加算器146−
1〜146−Lおよびレジスタ147−1〜147−L
を有する。多項式の乗算回路141によれば、乗算は全
てGpa (2m )上の乗算則で行なわれることから、前
記2つのRS符号について訂正能力が同じ場合には、図
15に示す従来の多項式の乗算回路に比べて、ガロア体
の乗算器の数を半分にすることができる。
【0150】〔誤り位置検出回路〕従来は、(チェンサ
ーチ:Chien Search)のアルゴリズムにより、誤り位置
の検出は前記誤り位置多項式演算回路により求められた
下記式(85)に示される誤り位置多項式σb (x)
に、位置kに対応したβ-qk を順に代入し、その値が下
記式(86)に示されるように、0になれば前記位置k
に誤りがあると判定する。ここで消失訂正を行なう場合
はn=2tとし、消失訂正を行なう場合はn=tであ
る。
【0151】
【数85】
【0152】
【数86】
【0153】本実施形態では、前記誤り位置kに対応す
るβ-qk はガロア体Gpa (2m )上でαp(-qk)に相当
し、四則演算について前記式(72)〜(75)の関係
があることから、本実施形態における誤り位置多項式は
下記式(87)で示される。
【0154】
【数87】
【0155】ここで、前記式(86)のガロア体GFb
(2m )上の係数がσb[j]=βc[j]あるいは0であると
き、前記式(86)のガロア体GFa (2m )上の係数
σj=αpc[j] あるいは0である。よって、前記式(8
5)が成立するkについて下記式(88)が成立する。
【0156】
【数88】
【0157】すなわち、本実施形態では、式(88)が
成立する位置kに誤りが存在する。なお、前記式(7
9)の符号生成多項式によるゴッパ符号の復号を、前述
した文献に記載の方法で行うと考えても同じ結論を得
る。
【0158】図7は、前記2つのRS符号に対応した、
本実施形態に係わる誤り位置検出回路151の構成図で
ある。誤り位置検出回路151は、前記式(87)に対
応して、チェインサーチのアルゴリズムを実現するもの
である。このように係数の切り替えのみで前記2つのR
S符号に対応することができる。ここで消失訂正をしな
いときn=tであり、ガロア体の乗算係数の集合{α
ac[i] }、i=0〜tは前記{αa[I]}に含まれ、ま
た、ガロア体の乗算係数の集合{αbc[i] }、i=0〜
tは前記{αb[J]}に含まれる。
【0159】図7に示すように、誤り位置検出回路15
1は、スイッチ152−0〜152−n、乗算器153
−0〜153−n、レジスタ155−0〜155−nお
よび加算器156−1〜156−nおよび0検出回路1
57を有する。誤り位置検出回路151では、0検出回
路157からの検出結果に基づいて、誤り位置kが求め
られる。ここで、乗算器153−0〜153−nはGF
a (2m )の乗算器であり、加算器156−1〜156
−nはGFa (2m )の加算器である。
【0160】さらに、RSb 符号についてm=8、q=
88、p=241、b=120、L=15(t=8)と
した具体例については下記式(89)が成り立つ。
【0161】
【数89】
【0162】各レジスタの初期値として前記式(87)
の係数σ0 〜σn をセットすることで、逐次的にk=
0,1,2…に対応した前記式(88)の左辺に相当す
る値が計算できる。なお、RSb 符号で消失訂正を行う
ときは、j=0〜2t(すなわちn=2t)である。
【0163】〔評価値検出回路〕誤り訂正のためには、
誤り位置kの他にその誤りの大きさekを求める必要が
ある。評価関数を下記式(90)とする。
【0164】
【数90】
【0165】また、前記位置多項式の導関数をσ’
(x)として、前記式(79)の符号生成多項式による
ゴッパ符号の復号を前述した文献に従って行うと考える
と、前記誤りの大きさは、下記式(91)で示される。
【0166】
【数91】
【0167】図8は、前記2つのRS符号に対応した、
評価値検出回路の提案の実施例である。図8に召すよう
に、評価値検出回路161は、スイッチ162−0〜1
62−(n−1)、乗算器163−0〜163−(n−
1)、レジスタ165−0〜165−(n−1)および
加算器166−1〜166−(n−1)を有する。ここ
で消去訂正をしないときはn=tでガロア体の乗算係数
の集合{αav[i]}、i=0〜tは前記{αa[I]}に含
まれ、また、ガロア体の乗算係数の集合{αbv[j] }、
j=0〜t−1は前記{αb[J]}に含まれる。
【0168】乗算器163−0〜163−(n−1)、
それぞれ対応する乗算係数{αbv[j ] }および乗算係数
{αav[j] }を、スイッチ162−0〜162−(n−
1)を切り換えることで選択的に入力し、この選択した
乗算係数とレジスタ165−0〜165−(n−1)か
らのデータとの乗算を行なう。具体的には、RSa 復号
化を行なう場合には、スイッチ162−0〜162−
(n−1)によって、それぞれ乗算係数{αav[j] }を
乗算器163−0〜163−(n−1)に出力して、乗
算係数{αav[j] }とレジスタ165−0〜165−
(n−1)からのデータとの乗算を行なう。これに対し
て、RSb 復号化を行なう場合には、スイッチ162−
0〜162−(n−1)によって、それぞれ乗算係数
{αbv[j] }を乗算器163−0〜163−(n−1)
に出力して、乗算係数{αbv[j] }とレジスタ165−
0〜165−(n−1)からのデータとの乗算を行な
う。
【0169】さらにRSb 符号についてm=8、q=8
8、p=241、b=120、L=15(t=8)とし
た具体例については、下記式(92)とし、
【0170】
【数92】
【0171】各レジスタの初期値として前記式(87)
の係数η0 〜ηt-1 をセットすることで、k=0,1,
2…に対応した前記式(91)のη(α-pqk)の値を同
様にして逐次的に求めることができる。
【0172】あるいは、前記式(91)の分子の値が下
記式(93)で示されることから、
【0173】
【数93】
【0174】RSb 符号についてm=8、q=88、p
=241、b=120、L=15(t=8)とした具体
例については、下記式(94)として、
【0175】
【数94】
【0176】前記式(91)の分子の値が逐次的に得ら
れる。さらには、前記式多項式の導関数σ’(x)と前
記位置多項式の奇数次項の和の多項式σodd (x)との
関数が下記式(95)であることを利用して、
【0177】
【数95】
【0178】前記式(91)は、下記式(96)と変形
される。
【0179】
【数96】
【0180】この分母の値は前記式(88)により誤り
位置を検出する過程で簡単に求めることができるのでさ
らに効率的である。前記式(96)の分子の値は、下記
式(97)で示されることから、
【0181】
【数97】
【0182】RSb 符号についてm=8、q=88、p
=241、b=120、L=15(t=8)とした具体
例については、下記式(98)として、
【0183】
【数98】
【0184】前記式(96)の分子の値が逐次的に得ら
れる。以上説明したように、RS符号化/復号装置10
1によれば、ガロア体の元変換を施すことで、一つのガ
ロア体上でRS符号化/復号を行うことができる。その
結果、乗算器および逆元演算回路の数を削減でき、装置
規模の縮小化および製造コストを削減を図ることができ
る。
【0185】本発明は上述した実施形態には限定されな
い。例えば、図3、図4、図7および図8の実施形態は
各符号生成多項式に対応したガロア体の乗算係数の切り
換えるだけであるが、これは、固定の値の乗算器(係数
乗算器)を切り換えることに等しい。その係数乗算器
は、以下のように簡単に実現できる。たとえば、m×m
行列〔×β〕を任意のzに対して下記式(99)で定義
する。
【0186】
【数99】
【0187】上記式(99)において、〔×β〕は前記
体生成多項式Gpb (x)から求められる。具体的に
は、前記式(55)のBz,i ,z=m,i=0〜m−1
を用いて、下記式(100)が成り立つ。
【0188】
【数100】
【0189】したがって、ある固定のガロア体βd を乗
算する操作、すなわち、下記式(101)に対応する行
列は、下記式(102)により、前記式(100)の行
列からm×m行列〔×β〕d として得られるので、m=
8の場合、高々数十〜100ゲート程度で実現できる。
【0190】
【数101】
【0191】
【数102】
【0192】一方、ガロア体の乗算器の入力が固定でも
ないものについては、先述のようにm=8の場合で30
0〜400ゲートを要するため、対応するガロア体が互
いに異なる(すなわち体生成多項式が互いに異なる)R
S符号の数が2〜3個の場合は、ガロア体の乗算係数を
切り替えるよりも、むしろ乗算係数が固定の係数乗算器
そのものを切り替えたほうが効率的である。図9は、図
1のガロア体の乗算係数の集合の切り替えを、係数乗算
器の集合を切り替える構成とした実施形態である(ただ
し対応するRS符号の数は2である)。図9に示すよう
に、このRS符号化/復号装置は、RS符号化/復号コ
ア部112、乗算器113、スイッチ114,118,
121、逆元演算回路115、入力側変換回路116
b、係数乗算器171a,171bおよび出力側変換回
路119bを有する。
【0193】この固定のガロア体の乗算器そのものを切
り替える場合においては、図3、図4、図7および図8
の回路構成では、図12、図13、図16および図17
の従来構成と比べて回路規模上の利点はあまりないが、
図5および図6に示す回路構成では、ガロア体の乗算器
の入力が固定でないことから、このガロア体の乗算器を
対応するRS符号の数だけ具備する従来の構成(図14
および図15)よりも、本実施形態の方が回路規模上有
利である。
【0194】以上の実施形態では、元々存在する第1の
ガロア体(GFa (2m ))上で定義されたRS符号
(RSa 符号)のRS符号化/復号装置があって、第2
のガロア体(GFb (2m ))上で定義されたRS符号
(RSb 符号)のRS符号化/復号装置をいかに効率的
に構成するかを主題とした。2つのRS符号に対応した
RS符号化/復号装置を構成するという目的のために
は、前記ガロア体GFa (2m )およびGFb (2m
とは異なる、第3のガロア体GFc (2m )とする)に
それぞれ変換して共通のガロア体の乗算器を用いること
も可能である。図10はその構成例である。図10に示
すように、このRS符号化/復号装置は、RS符号化/
復号コア部112、入力側変換回路116a,116
b、乗算器113、逆元演算回路115、乗算器118
b,118c、出力側変換回路119a,119bおよ
びスイッチ118,121,182を有する。
【0195】さらに、以上の実施形態では、RSa 符号
として訂正能力がRSb 符号と同じものを用いて説明し
たが違っていてもさしつかえない。どちらか訂正能力の
高い方にあわせて回路を具備しておけば他方はその一方
を使う構成が明らかに可能である。また、RSa 符号は
ゴッパ符号であってもかまわない。つまり、本提案にお
けるRSa 符号とRSb 符号に求められる条件は、それ
ぞれの体生成多項式の次数が互いに等しいということで
ある。
【0196】また、以上のRS復号の実施形態では、ユ
ークリッド復号法を用いて説明したが、本発明はこれに
限定するものではない。これについては、ガロア体変換
後の系列は前記式(27)の符号生成多項式に対応した
RS符号(ゴッパ符号)に相当することが一般化されて
証明されていることから、よく知られたRS復号法(ゴ
ッパ復号法あるいはそれより上のクラスのBCH復号
法)が適用可能である。
【0197】
【発明の効果】以上説明したように、本発明のリードソ
ロモン符号化装置およびその方法によれば、ガロア体の
元変換を施すことで、一つのガロア体上でRS符号化を
行うことができる。その結果、乗算器および逆元演算回
路の数を削減でき、装置規模の縮小化および製造コスト
を削減を図ることができる。また、本発明のリードソロ
モン復号装置およびその方法によれば、ガロア体の元変
換を施すことで、一つのガロア体上でRS符号化データ
を復号することができる。その結果、乗算器および逆元
演算回路の数を削減でき、装置規模の縮小化および製造
コストを削減を図ることができる。
【図面の簡単な説明】
【図1】図1は、本発明の実施形態に係わるRS符号化
/復号装置の概念図である。
【図2】図2は、図1に示す入力側変換回路および出力
側変換回路における変換テーブルを示す図である。
【図3】図3は、図1に示すRS符号化コア部に用いら
れる剰余演算回路の構成図である。
【図4】図4は、図1に示すRS復号化コア部に用いら
れるシンドローム演算回路の構成図である。
【図5】図5は、図1に示すRS復号化コア部に用いら
れる除算回路の構成図である。
【図6】図6は、図1に示すRS復号化コア部に用いら
れる乗算回路の構成図である。
【図7】図7は、図1に示すRS復号化コア部に用いら
れる位置検出回路の構成図である。
【図8】図7は、図1に示すRS復号化コア部に用いら
れる評価値検出回路の構成図である。
【図9】図9は、本発明の実施形態に係わるRS符号化
/復号装置のその他の構成例を示す図である。
【図10】図10は、本発明の実施形態に係わるRS符
号化/復号装置のその他の構成例を示す図である。
【図11】図11は、従来のRS符号化/復号装置の概
念図である。
【図12】図12は、従来の図11に示すRS符号化コ
ア部に用いられる剰余演算回路の構成図である。
【図13】図13は、従来の図11に示すRS復号化コ
ア部に用いられるシンドローム回路の構成図である。
【図14】図14は、従来の図11に示すRS復号化コ
ア部に用いられる除算回路の構成図である。
【図15】図15は、従来の図11に示すRS復号化コ
ア部に用いられる乗算回路の構成図である。
【図16】図16は、従来の図11に示すRS復号化コ
ア部に用いられる位置検出回路の構成図である。
【図17】図17は、従来の図11に示すRS復号化コ
ア部に用いられる評価値検出回路の構成図である。
【符号の説明】
101…RS符号化/復号装置 102…剰余演算回路 109…シンドローム演算回路 111a〜111x…乗算係数記憶部 112…RS符号化/復号コア部 113−0〜113−L…乗算器 114,118,121…スイッチ 115…逆元演算回路 119a〜119x…出力側変換回路 121…多項式の除算回路 141…多項式の乗算回路 151…誤り位置検出回路 161…評価値検出回路

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】異なる体生成多項式を用いた複数のRS
    (リードソロモン)符号に対応したリードソロモン符号
    化装置において、 入力したデータを、所定のガロア体のデータに変換する
    ガロア体変換手段と、 前記変換したデータについて、前記変換後のガロア体に
    よる符号化処理を行う符号化手段と、 前記符号化されたデータのガロア体を、前記変換前のガ
    ロア体に逆変換するガロア体逆変換手段とを有するリー
    ドソロモン符号化装置。
  2. 【請求項2】前記符号化手段は、前記変換後のガロア体
    に対応した乗算器を有する請求項1に記載のリードソロ
    モン符号化装置。
  3. 【請求項3】前記複数のRS符号は、異なる体生成多項
    式を用いたRSa 符号およびRSb符号であり、 それぞれの符号化シンボルは、ガロア体GF(2)上の
    相互に異なるm次の体生成多項式Gpa (x)およびG
    b (x)にそれぞれ基づいて拡大されたガロア体GF
    a (2m )およびGFb (2m )であり、 前記Gpa (x)の根でありかつ前記GFa (2m )の
    原始元であるαと、前記Gpb (x)の根でありかつ前
    記GFb (2m )の原始元であるβについて、下記式
    (1)が成り立ち、 前記RSb 符号はtシンボル訂正であって、その符号生
    成多項式Gcb(x)が下記式(2)で示され、 前記入力したデータを前記RSb 符号で符号化するとき
    に、 前記ガロア体変換手段は、前記入力したデータのガロア
    体を、前記ガロア体GFb (2m )から前記ガロア体G
    a (2m )に変換し、 前記符号化手段は、前記符号生成多項式Gcb(x)を前
    記ガロア体GFa (2 m )上に変換した多項式である下
    記式(3)に応じて符号化を行い、 前記ガロア体逆変換手段は、前記符号化されたデータの
    ガロア体を、前記ガロア体GFa (2m )から前記ガロ
    ア体GFb (2m )に逆変換する請求項1〜3のいずれ
    かに記載の記載のリードソロモン符号化装置。 【数1】 【数2】 【数3】
  4. 【請求項4】前記ガロア体変換手段は、 2m 個の入出力の関係のうちのm個が、転置行列を
    (…)T で表現した場合に、 mビットの入力(00…0001)T に対して、mビッ
    トの出力A1 =(00…001)T が行なわれ、 mビットの入力(00…0010)T に対して、mビッ
    トの出力A1 =(A1, m-1 ,A1,m-2 ,…A1,0 T
    行なわれ、 mビットの入力(00…0100)T に対して、mビッ
    トの出力A2 =(A2, m-1 ,A2,m-2 ,…A2,0 T
    行なわれ、 mビットの入力(01…0000)T に対して、mビッ
    トの出力Am-2 =(A m-2,m-1 ,Am-2,m-2 ,…A
    m-2,0 T が行なわれ、 mビットの入力(10…0000)T に対してmビット
    の出力Am-1 =(Am- 1,m-1 ,Am-1,m-2 ,…
    m-1,0 T が行なわれ、 m×m行列〔Hba〕を下記式(4)で規定したときに、 mビットの前記入力データDb-inに対して、下記式
    (5)に応じた演算処理を行い、mビットの出力データ
    a-out を生成する請求項1〜3のいずれかに記載のリ
    ードソロモン符号化装置。 【数4】 【数5】
  5. 【請求項5】前記ガロア体逆変換手段は、 前記行列〔Hba〕の逆行列を〔Hab〕とした場合に、下
    記式(6)に応じた演算処理を行なうことで、mビット
    の出力データDb-out を生成する請求項4に記載のリー
    ドソロモン符号化装置。 【数6】
  6. 【請求項6】異なる体生成多項式を用いた複数のRS符
    号に対応したリードソロモン復号装置において、 入力した符号化データを、所定のガロア体の符号化デー
    タに変換するガロア体変換手段と、 前記変換した符号化データについて、前記変換後のガロ
    ア体による復号処理を行う復号手段と、 前記復号されたデータのガロア体を、前記変換前のガロ
    ア体に逆変換するガロア体逆変換手段とを有するリード
    ソロモン復号装置。
  7. 【請求項7】前記ガロア体変換手段は、前記変換後のガ
    ロア体に対応した乗算器を有する請求項6に記載のリー
    ドソロモン復号装置。
  8. 【請求項8】前記複数のRS符号は、異なる体生成多項
    式を用いたRSa 符号およびRSb符号であり、 それぞれの符号化シンボルは、ガロア体GF(2)上の
    相互に異なるm次の体生成多項式Gpa (x)およびG
    b (x)にそれぞれ基づいて拡大されたガロア体GF
    a (2m )およびGFb (2m )であり、 前記Gpa (x)の根でありかつ前記GFa (2m )の
    原始元であるαと、前記Gpb (x)の根でありかつ前
    記GFb (2m )の原始元であるβについて、下記式
    (7)が成り立ち、 前記RSb 符号はtシンボル訂正であって、その符号生
    成多項式Gcb(x)が下記式(8)で示され、 前記入力した符号化データを復号するときに、 前記ガロア体変換手段は、前記符号化データのガロア体
    を、前記ガロア体GF b (2m )から前記ガロア体GF
    a (2m )に変換し、 前記復号手段は、前記符号生成多項式Gcb(x)を前記
    ガロア体GFa (2m)上に変換した多項式である下記
    式(9)に応じて復号を行い、 前記ガロア体逆変換手段は、前記復号されたデータのガ
    ロア体を、前記ガロア体GFa (2m )から前記ガロア
    体GFb (2m )に変換する請求項6または7に記載の
    リードソロモン復号装置。 【数7】 【数8】 【数9】
  9. 【請求項9】前記ガロア体変換手段は、 2m 個の入出力の関係のうちのm個が、転置行列を
    (…)T で表現した場合に、 mビットの入力(00…0001)T に対して、mビッ
    トの出力A1 =(00…001)T が行なわれ、 mビットの入力(00…0010)T に対して、mビッ
    トの出力A1 =(A1, m-1 ,A1,m-2 ,…A1,0 T
    行なわれ、 mビットの入力(00…0100)T に対して、mビッ
    トの出力A2 =(A2, m-1 ,A2,m-2 ,…A2,0 T
    行なわれ、 mビットの入力(01…0000)T に対して、mビッ
    トの出力Am-2 =(A m-2,m-1 ,Am-2,m-2 ,…A
    m-2,0 T が行なわれ、 mビットの入力(10…0000)T に対してmビット
    の出力Am-1 =(Am- 1,m-1 ,Am-1,m-2 ,…
    m-1,0 T が行なわれ、 m×m行列〔Hba〕を下記式(10)で規定したとき
    に、 mビットの前記入力データDb-inに対して、下記式(1
    1)に応じた演算処理を行い、mビットの出力データD
    a-out を生成する請求項6〜8のいずれかに記載のリー
    ドソロモン復号装置。 【数10】 【数11】
  10. 【請求項10】前記ガロア体逆変換手段は、 前記行列〔Hba〕の逆行列を〔Hab〕とした場合に、下
    記式(12)に応じた演算処理を行なうことで、mビッ
    トの出力データDb-out を生成する請求項9に記載のリ
    ードソロモン復号装置。 【数12】
  11. 【請求項11】異なる体生成多項式を用いた複数のRS
    符号に対応したリードソロモン符号化方法において、 入力したデータを、所定のガロア体のデータに変換し、 前記変換したデータについて、前記変換後のガロア体に
    よる符号化処理を行い、 前記符号化されたデータのガロア体を、前記変換前のガ
    ロア体に逆変換するリードソロモン符号化方法。
  12. 【請求項12】前記複数のRS符号は、異なる体生成多
    項式を用いたRSa 符号およびRSb符号であり、 それぞれの符号化シンボルは、ガロア体GF(2)上の
    相互に異なるm次の体生成多項式Gpa (x)およびG
    b (x)にそれぞれ基づいて拡大されたガロアガ体G
    a (2m )およびGFb (2m )であり、 前記Gpa (x)の根でありかつ前記GFa (2m )の
    原始元であるαと、前記Gpb (x)の根でありかつ前
    記GFb (2m )の原始元であるβについて、下記式
    (13)が成り立ち、 前記RSb 符号はtシンボル訂正であって、その符号生
    成多項式Gcb(x)が下記式(14)で示され、 前記入力したデータを前記RSb 符号で符号化するとき
    に、 前記入力したデータのガロア体を、前記ガロア体GFb
    (2m )から前記ガロア体GFa (2m )に変換し、 前記符号生成多項式Gcb(x)を前記ガロア体GF
    a (2m )上に変換した多項式である下記式(15)に
    応じて符号化を行い、 前記符号化されたデータのガロア体を、前記ガロア体G
    a (2m )から前記ガロア体GFb (2m )に逆変換
    する請求項11に記載のリードソロモン符号化方法。 【数13】 【数14】 【数15】
  13. 【請求項13】前記入力データのガロア体の変換は、 2m 個の変換関係のうちのm個が、転置行列を(…)T
    で表現した場合に、 mビットのデータ(00…0001)T が、mビットの
    データA1 =(00…001)T に変換され、 mビットのデータ(00…0010)T が、mビットの
    データA1 =(A1,m- 1 ,A1,m-2 ,…A1,0 T に変
    換され、 mビットのデータ(00…0100)T が、mビットの
    データA2 =(A2,m- 1 ,A2,m-2 ,…A2,0 T に変
    換され、 mビットのデータ(01…0000)T が、mビットの
    データAm-2 =(Am- 2,m-1 ,Am-2,m-2 ,…
    m-2,0 T に変換され、 mビットの入力(10…0000)T が、mビットのデ
    ータAm-1 =(Am-1, m-1 ,Am-1,m-2 ,…Am-1,0
    T に変換され、 m×m行列〔Hba〕を下記式(16)で規定したとき
    に、 mビットのデータDb-inに対して、下記式(17)に応
    じた演算処理を行い、mビットのデータDa-out を生成
    して行なう請求項11または12に記載のリードソロモ
    ン符号化方法。 【数16】 【数17】
  14. 【請求項14】前記ガロア体の逆変換は、 前記行列〔Hba〕の逆行列を〔Hab〕とした場合に、下
    記式(18)に応じた演算処理を行なうことで、mビッ
    トのデータDb-out を生成して行なう請求項13に記載
    のリードソロモン符号化方法。 【数18】
  15. 【請求項15】異なる体生成多項式を用いた複数のRS
    符号に対応したリードソロモン復号方法において、 入力した符号化データを、所定のガロア体の符号化デー
    タに変換し、 前記変換した符号化データについて、前記変換後のガロ
    ア体による復号処理を行い、 前記復号したデータのガロア体を、前記変換前のガロア
    体に逆変換するリードソロモン復号方法。
  16. 【請求項16】前記複数のRS符号は、異なる体生成多
    項式を用いたRSa 符号およびRSb符号であり、 それぞれの符号化シンボルは、ガロア体GF(2)上の
    相互に異なるm次の体生成多項式Gpa (x)およびG
    b (x)にそれぞれ基づいて拡大されたガロア体GF
    a (2m )およびGFb (2m )であり、 前記Gpa (x)の根でありかつ前記GFa (2m )の
    原始元であるαと、前記Gpb (x)の根でありかつ前
    記GFb (2m )の原始元であるβについて、下記式
    (19)が成り立ち、 前記RSb 符号はtシンボル訂正であって、その符号生
    成多項式Gcb(x)が下記式(20)で示され、 前記入力した符号化データを復号するときに、 前記入力した符号化データのガロア体を、前記ガロア体
    GFb (2m )から前記ガロア体GFa (2m )に変換
    し、 前記ガロア体が変換された符号化データを、前記符号生
    成多項式Gcb(x)を前記ガロア体GFa (2m )上に
    変換した多項式である下記式(21)に応じて復号し、 前記復号されたデータのガロア体を、前記ガロア体GF
    a (2m )から前記ガロア体GFb (2m )に逆変換す
    る請求項15に記載のリードソロモン復号方法。 【数19】 【数20】 【数21】
  17. 【請求項17】前記入力した符号化データのガロア体を
    変換する際に、 2m 個の変換関係のうちのm個が、転置行列を(…)T
    で表現した場合に、 mビットのデータ(00…0001)T が、mビットの
    データA1 =(00…001)T に変換され、 mビットのデータ(00…0010)T が、mビットの
    データA1 =(A1,m- 1 ,A1,m-2 ,…A1,0 T に変
    換され、 mビットのデータ(00…0100)T が、mビットの
    データA2 =(A2,m- 1 ,A2,m-2 ,…A2,0 T に変
    換され、 mビットのデータ(01…0000)T が、mビットの
    データAm-2 =(Am- 2,m-1 ,Am-2,m-2 ,…
    m-2,0 T に変換され、 mビットのデータ(10…0000)T が、mビットの
    データAm-1 =(Am- 1,m-1 ,Am-1,m-2 ,…
    m-1,0 T に変換され、 m×m行列〔Hba〕を下記式(22)で規定したとき
    に、 mビットのデータDb-inに対して、下記式(23)に応
    じた演算処理を行い、mビットのデータDa-out を生成
    する請求項15または16に記載のリードソロモン復号
    方法。 【数22】 【数23】
  18. 【請求項18】前記ガロア体の逆変換は、 前記行列〔Hba〕の逆行列を〔Hab〕とした場合に、下
    記式(24)に応じた演算処理を行なうことで、mビッ
    トのデータDb-out を生成する請求項17に記載のリー
    ドソロモン復号方法。 【数24】
JP8288275A 1996-10-30 1996-10-30 リードソロモン符号化装置およびその方法 Withdrawn JPH10135848A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8288275A JPH10135848A (ja) 1996-10-30 1996-10-30 リードソロモン符号化装置およびその方法
US08/960,812 US6378104B1 (en) 1996-10-30 1997-10-30 Reed-solomon coding device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8288275A JPH10135848A (ja) 1996-10-30 1996-10-30 リードソロモン符号化装置およびその方法

Publications (1)

Publication Number Publication Date
JPH10135848A true JPH10135848A (ja) 1998-05-22

Family

ID=17728076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8288275A Withdrawn JPH10135848A (ja) 1996-10-30 1996-10-30 リードソロモン符号化装置およびその方法

Country Status (2)

Country Link
US (1) US6378104B1 (ja)
JP (1) JPH10135848A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6467063B1 (en) 1998-06-02 2002-10-15 Matsushita Electric Industrial Co., Ltd. Reed Solomon coding apparatus and Reed Solomon coding method

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124813A (ja) * 1998-10-20 2000-04-28 Texas Instr Japan Ltd リードソロモン符号化装置およびその方法とリードソロモン復号装置およびその方法
KR100493014B1 (ko) * 1999-03-24 2005-06-07 삼성전자주식회사 비씨에이치/리드-솔로몬 디코더용 2중 패러랠 데이터패스를 갖는 갈로아필드 프로세서
EP1056236B1 (en) * 1999-05-28 2011-07-20 Canon Kabushiki Kaisha Apparatus and method for correcting data errors
DE19960923B4 (de) * 1999-12-17 2004-08-19 Micronas Gmbh Einrichtung zur Datenumsetzung für einen Reed-Solomon Dekodierer
US6574772B1 (en) * 2000-02-04 2003-06-03 Northrop Grumman Corporation Efficient galois field multiplier structures for error-correction encoding and decoding
US6971056B1 (en) * 2000-03-13 2005-11-29 Motorola, Inc. Decoder-usable syndrome generation with representation generated with information based on vector portion
IT1321049B1 (it) * 2000-11-07 2003-12-30 St Microelectronics Srl Metodo di costruzione di un codice a controllo dell'errore polivalenteper celle di memoria multilivello funzionanti a un numero variabile di
US6836869B1 (en) * 2001-02-02 2004-12-28 Cradle Technologies, Inc. Combined cyclic redundancy check (CRC) and Reed-Solomon (RS) error checking unit
US20030192007A1 (en) * 2001-04-19 2003-10-09 Miller David H. Code-programmable field-programmable architecturally-systolic Reed-Solomon BCH error correction decoder integrated circuit and error correction decoding method
US7051267B1 (en) 2002-04-08 2006-05-23 Marvell International Ltd. Efficient high-speed Reed-Solomon decoder
US7010739B1 (en) 2002-04-11 2006-03-07 Marvell International Ltd. Error evaluator for inversionless Berlekamp-Massey algorithm in Reed-Solomon decoders
US20090199075A1 (en) * 2002-11-25 2009-08-06 Victor Demjanenko Array form reed-solomon implementation as an instruction set extension
US7581156B2 (en) * 2002-12-16 2009-08-25 Microsoft Corporation Systems and methods for providing improved encoding and reconstruction of data
US7028247B2 (en) * 2002-12-25 2006-04-11 Faraday Technology Corp. Error correction code circuit with reduced hardware complexity
EP1598750A1 (en) * 2003-01-27 2005-11-23 Mathematec Kabushiki Kaisha Calculation processing device, calculation processing device design method, and logic circuit design method
FR2860360B1 (fr) * 2003-09-29 2005-12-09 Canon Kk Dispositif de codage /decodage utilisant un codeur/decodeur de reed-solomon
US7475329B2 (en) * 2005-02-16 2009-01-06 Hitachi Global Storage Technologies Netherlands B.V. Techniques for performing Galois field logarithms for detecting error locations that require less storage space
CN100384116C (zh) * 2005-03-31 2008-04-23 中国科学院空间科学与应用研究中心 一种高速译码芯片
US7900121B2 (en) * 2005-05-04 2011-03-01 Siemens Enterprise Communications Gmbh & Co. Kg Method and device for determining indices assigned to correction symbols
US20080140740A1 (en) * 2006-12-08 2008-06-12 Agere Systems Inc. Systems and methods for processing data sets in parallel
US9384083B2 (en) * 2012-09-24 2016-07-05 Samsung Electronics Co., Ltd. Error location search circuit, and error check and correction circuit and memory device including the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649541A (en) * 1984-11-21 1987-03-10 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Reed-Solomon decoder
US4873688A (en) * 1987-10-05 1989-10-10 Idaho Research Foundation High-speed real-time Reed-Solomon decoder
US5130990A (en) * 1990-02-15 1992-07-14 The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration VLSI architecture for a Reed-Solomon decoder
US5323402A (en) * 1991-02-14 1994-06-21 The Mitre Corporation Programmable systolic BCH decoder
US5377207A (en) * 1992-09-03 1994-12-27 The United States Of America As Represented By The United States National Aeronautics And Space Administration Mappings between codewords of two distinct (N,K) Reed-Solomon codes over GF (2J)
US5768296A (en) * 1994-07-01 1998-06-16 Quantum Corporation ECC system supporting different-length Reed-Solomon codes whose generator polynomials have common roots
US5778009A (en) * 1995-06-14 1998-07-07 Quantum Corporation Dedicated ALU architecture for 10-bit Reed-Solomon error correction module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6467063B1 (en) 1998-06-02 2002-10-15 Matsushita Electric Industrial Co., Ltd. Reed Solomon coding apparatus and Reed Solomon coding method

Also Published As

Publication number Publication date
US6378104B1 (en) 2002-04-23

Similar Documents

Publication Publication Date Title
JPH10135848A (ja) リードソロモン符号化装置およびその方法
JP2000124813A (ja) リードソロモン符号化装置およびその方法とリードソロモン復号装置およびその方法
US5699368A (en) Error-correcting encoder, error-correcting decoder, and data transmitting system with error-correcting codes
KR100502609B1 (ko) Ldpc 코드를 이용한 부호화기 및 부호화 방법
EP0114938B1 (en) On-the-fly multibyte error correction
KR900006666B1 (ko) 유한체상의 승산기
CN100388630C (zh) 具有矩阵转换技术的循环冗余码计算方法及系统
US8176396B2 (en) System and method for implementing a Reed Solomon multiplication section from exclusive-OR logic
Liu Architecture for VLSI design of Reed-Solomon decoders
JP2000124813A5 (ja) リードソロモン符号化装置およびリードソロモン復号装置
Kwon et al. An area-efficient VLSI architecture of a Reed-Solomon decoder/encoder for digital VCRs
JPS6162234A (ja) 誤り訂正符号復号方式
US5535225A (en) Time domain algebraic encoder/decoder
Hong et al. Simple algorithms for BCH decoding
JP2001196938A (ja) デジタルデータをデコーディングする装置及び方法
JP2694792B2 (ja) 誤り位置多項式演算回路
Truong et al. A new decoding algorithm for correcting both erasures and errors of Reed-Solomon codes
US5964826A (en) Division circuits based on power-sum circuit for finite field GF(2m)
US20030154440A1 (en) Multi-rate reed-solomon encoders
CN114157396A (zh) 一种rs编码器及rs编解码方法
Shayan et al. Design of Reed-Solomon (16, 12) CODEC for North American advanced train control system
JPH06314978A (ja) チェン・サーチ回路
JPH06230991A (ja) 有限体での任意元素の逆数算出方法及び装置
JP2963018B2 (ja) リード・ソロモン誤り訂正符号復号化回路
JP2907138B2 (ja) 誤り訂正の演算処理方法及び処理回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106