JPH10136032A - 信号平均値の検出および記憶のための回路 - Google Patents

信号平均値の検出および記憶のための回路

Info

Publication number
JPH10136032A
JPH10136032A JP9245456A JP24545697A JPH10136032A JP H10136032 A JPH10136032 A JP H10136032A JP 9245456 A JP9245456 A JP 9245456A JP 24545697 A JP24545697 A JP 24545697A JP H10136032 A JPH10136032 A JP H10136032A
Authority
JP
Japan
Prior art keywords
circuit
signal
pass
circuit according
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9245456A
Other languages
English (en)
Inventor
Stephan Weber
ヴェーバー シュテファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH10136032A publication Critical patent/JPH10136032A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/003—Measuring mean values of current or voltage during a given time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/18—Two-port phase shifters providing a predetermined phase shift, e.g. "all-pass" filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Processing Of Color Television Signals (AREA)
  • Networks Using Active Elements (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【課題】 本発明の課題は、冒頭に記載した形式の回路
を提供し、これにより信号平均値が特に正確に確実な手
段で検出され記憶されるようにすることである。 【解決手段】 この課題は本発明により、信号処理装置
はオールパスを有し、フィルタおよびオールパスは相互
に調整され、そのため所定の時点でのステップ応答がゼ
ロとなるように、回路を構成して解決される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、直流電圧成分が重
なっているデータ信号の検出および評価のための回路で
あって、信号入力側と信号処理装置と評価装置とを有
し、前記信号処理装置はフィルタを有し、かつ信号の１
部を転送し、前記評価装置は信号入力側からの本来の信
号を、前記信号処理装置により転送された信号の部分と
比較してデータ信号を検出する形式のデータ信号の検出
および評価のための回路に関する。
【０００２】
【従来の技術】信号には、オフセット電圧、誤差などに
起因して、しばしば直流電圧が重なっている。信号チェ
ーンの素子の動作領域を最適に利用できるようにするた
めには、この直流電圧を、例えば直流電圧成分を検出し
て続いて減算することにより補償することが必要であ
る。直流電圧成分は直流量とも称されるが、通常はロー
パスでのフィルタリングにより検出される。このような
回路の必要性の例としては、ＴＤＭＡ（時分割マルティ
プルアクセス）システムにおける同期が挙げられる。こ
の種のシステムのもとで時間多重方式の多重アクセスが
理解される。この場合送信器はいわゆるプリアンブルに
おいて交流信号を伝送し、この交流信号はゼロの直流電
圧成分を有する。送信チェーンでの理想的でない特性に
よって受信器出力側には付加的な直流電圧成分が現れ
る。この直流電圧成分は、最適な伝送クォリティを得る
ために補償されなければならない。通常のデータ伝送に
おいては直流電圧成分またはとりわけ低周波数成分も存
在しうるので、この直流電圧成分は、直流電圧成分を有
さないプリアンブル内で検出され記憶されなければなら
ない。
【０００３】この問題を有するＴＤＭＡシステムの例に
は、新しいヨーロッパの無線電話規格ＤＥＣＴ（Digita
l Europian Cordless Telephone）がある。
【０００４】公知の回路においては直流電圧成分はロー
パスでのフィルタリングにより検出される。この場合に
はフィルタの限界周波数およびそれに反比例する時定数
に関して、速度と精度との間で妥協がはかられる。ここ
で問題なのは、特にフィルタリングから記憶へ切り換え
る切換点である。なぜならこのシステムは同期されてい
ないからである。精度を犠牲にしてできるかぎり迅速に
記憶へ切り換えるか、またはプリアンブルから通常のデ
ータへ移行するのを待つことになる。後者も従来の線形
のフィルタが使用される場合には制限された精度しか達
成されない。なぜならこの切換は明白な遅延があっては
じめて認識されるからである。この場合には平均値形成
はデータの１部分を介しても行われるが、データの平均
値はゼロである必要はない。プリアンブル終了の検出お
よび記憶への切換が遅延されればされるほど、平均値検
出は障害が生じやすくなる。公知の解決手段においてこ
の遅延は、実際の信号でなく遅延された信号の平均値を
形成することにより解決される。このため簡単なＲＣ部
材が用いられる。このようなフィルタのステップ応答は
単一な特性を有し、すなわち信号はプリアンブル終了後
にシステマティックに１方向へ送出されるので、状況に
よっては重大な停止障害を生じさせる。この障害は高次
のフィルタでは小さくなるが、完全には消滅しない。
【０００５】
【発明が解決しようとする課題】本発明の課題は、冒頭
に記載した形式の回路を提供し、これにより信号平均値
が特に正確に確実な手段で検出され記憶されるようにす
ることである。
【０００６】
【課題を解決するための手段】この課題は本発明によ
り、信号処理装置はオールパスを有し、フィルタおよび
オールパスは相互に調整され、そのため所定の時点での
ステップ応答がゼロとなるように、回路を構成して解決
される。
【０００７】
【発明の実施の形態】さらには、オールパスを付加する
ことによりステップ応答が最適化され、公知の切換点に
おいて停止障害がゼロとなる。
【０００８】オールパスは全ての周波数を伝送し、位相
をシフトさせる。フィルタおよび信号処理装置の残りの
素子はいわゆる最小位相システムであり、このシステム
において振幅特性および位相特性は固定的に結合され
る。オールパスと最小位相システムを直列回路として構
成することにより、システム理論の意味での安定したシ
ステムが得られる。
【０００９】基本的には信号処理装置のフィルタがハイ
パスであるような回路を構成することも可能である。し
かし有利にローパスを信号処理装置において使用すれ
ば、評価装置において信号処理装置により検出された信
号を入力信号から除去することができる。この信号処理
装置はさらに有利には、トラックアンドホールド回路
（追跡および保持）を有しており、この回路において検
出された直流電圧成分が記憶される。このトラックアン
ドホールド回路は基本的にはサンプル回路およびホール
ド回路と比較することができる。トラックアンドホール
ド回路では検出された直流電圧成分が記憶される。オー
ルパスは信号処理装置の内部で別の素子に直列に接続さ
れている。
【００１０】さらに信号入力側に有利には緩衝増幅器が
設けられている。この緩衝増幅器により入力される信号
が増幅される。評価装置は有利には比較器を有してお
り、この比較により信号補償が特に容易に実行される。
【００１１】本発明の有利な実施形態においてはオール
パスとローパスとが対称に構成される。なぜならその場
合には、必要な位相反転がすでに自動的に行われ、付加
的なインバータによる別のオフセット電圧が形成されな
いからである。オールパスおよびローパスはとりわけ容
易に、実際にはコンデンサおよび抵抗により形成され
る。この場合にはオールパスは並列に相互接続された抵
抗と２つのコンデンサとを有し、これらのコンデンサは
交差的に抵抗により接続されている。
【００１２】本発明の別の構成においては、例えばオー
ルパスおよびローパス、または回路全体が１つのチップ
上に集積される。なぜならその場合付加的な接続素子ま
たは外部の構成要素が必要ないからである。さらに有利
には評価装置が設けられるが、これは集積された構成要
素の大きな誤差はしばしば評価を必要とするからであ
る。この評価はチップ製造の際に行われてもよいし、シ
ステム全体の評価の際に行われてもよい。
【００１３】
【実施例】以下に本発明を図示された実施例に即してさ
らに説明する。
【００１４】図１には本発明による回路のブロック回路
図が示されている。信号入力側１には緩衝増幅器２が配
設されており、この緩衝増幅器は直接に比較器３の正の
入力側と接続されている。緩衝増幅器２の後方で、比較
器３の負の入力側へ接続する、並列の電気的接続部が分
岐している。この接続部に信号処理装置が配設される。
この信号処理装置はオールパス４、ローパスフィルタ
５、トラックアンドホールド回路６を有しており、これ
らは直列に接続されている。トラックアンドホールド回
路６は切換素子７、これに直列に接続される抵抗８、増
幅器９を有している。この抵抗８と増幅器９との間にア
ースに接続されるコンデンサ１０が配設される。
【００１５】図２には本発明によるオールパス・ローパ
スブロックの実施例が示されている。このブロックは対
称な回路の形状に構成され、実際には２つの並列な電気
的接続部１７、２７である。電気的接続部１７には直列
に抵抗１１、１２、１３、増幅器１４が配設される。増
幅器１４の後方でコンデンサ１６を介してフィードバッ
クが行われる。このコンデンサは抵抗１２と抵抗１３と
の間で電気的接続部１７と接続される。電気的接続部２
７は同様に、抵抗２１、２２、２３、増幅器２４、コン
デンサ２６により構成されている。抵抗１１と抵抗１２
との間に、電気的接続部２７へのコンデンサ１５を介す
る電気的接続部が設けられている。この電気的接続部は
抵抗２１の前方で接続されている。これに対称にいわば
交差してコンデンサ２５が設けられている。さらにコン
デンサ３０が電気的接続部１７と電気的接続部２７とを
増幅器１４、２４の前方で接続するために設けられてい
る。抵抗１１、１２、２１、２２およびコンデンサ１
５、２５はオールパスを形成しており、一方残りの素子
はローパスを構成している。
【００１６】図３には本発明による回路のステップ応答
が、従来の回路と比較してグラフで示されている。ここ
ではＸ軸上に時間、Ｙ軸上に電圧が記載されている。平
均値形成に対しては原則的な遅延が必要である。この遅
延は例えば２ビットであり、図ではＸ軸上に３３で示さ
れた個所に認められる。従来の回路のステップ応答の経
過は３１で示されているが、このステップ応答は単一な
特性を有しているので原則的な障害が生じる。なぜなら
必要な遅延後に曲線３１がゼロではないからである。こ
の障害の値は３４で示されている。
【００１７】これに対して本発明による回路ではオール
パスを使用することにより、全く別のステップ応答が達
成される。このステップ応答は図では３２で示されてい
る。本発明による回路のステップ応答は開始の位相にお
いては負の電圧値をとり、次に短い期間の後にゼロ点を
通過する。このシステムはステップ関数のゼロ点通過過
程において接続され、その時点で検出された、信号の直
流電圧成分をトラックアンドホールド回路に記憶し、本
来の信号から減算するのである。
【図面の簡単な説明】
【図１】本発明による回路の基本回路図である。
【図２】本発明によるオールパス・ローパスブロックの
実施例の略図である。
【図３】従来の回路の場合と比較した、本発明による回
路のステップ応答のダイアグラム図である。
【符号の説明】
１ 信号入力側 ２ 緩衝増幅器 ３ 比較器 ４ オールパス ５ ローパスフィルタ ６ トラックアンドホールド回路 ７ 切換装置 ８、１１〜１３、２１〜２３ 抵抗 ９、１４、２４ 増幅器 １０、１５、１６、２５、２６、３０ コンデンサ １７、２７ 電気的接続部 ３１ 従来の回路のステップ応答 ３２ 本発明による回路のステップ応答 ３３ 遅延時間点 ３４ 遅延時間点での電圧障害

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 直流電圧成分が重なっているデータ信号
    の検出および評価のための回路であって、 信号入力側（１）と信号処理装置と評価装置とを有し、 前記信号処理装置はフィルタ（４）を有し、かつ信号の
    １部を転送し、 前記評価装置は信号入力側（１）からの本来の信号を、
    前記信号処理装置により転送された信号の部分と比較し
    てデータ信号を検出する形式のデータ信号の検出および
    評価のための回路において、 前記信号処理装置はオールパス（４）を有し、 前記フィルタおよびオールパス（４）は相互に調整さ
    れ、そのため所定の時点でのステップ応答がゼロとな
    る、ことを特徴とするデータ信号の検出および評価のた
    めの回路。
  2. 【請求項２】 前記信号処理装置はローパス（５）を有
    する、請求項１に記載の回路。
  3. 【請求項３】 前記信号処理装置はトラックアンドホー
    ルド回路（６）を有する、請求項１または２に記載の回
    路。
  4. 【請求項４】 前記ローパス（５）およびトラックアン
    ドホールド回路（６）は最小位相システムとして構成さ
    れる、請求項１から３までのいずれか１項に記載の回
    路。
  5. 【請求項５】 信号入力側（１）に緩衝増幅器（３）が
    設けられている、請求項１から４までのいずれか１項に
    記載の回路。
  6. 【請求項６】 前記評価装置は比較器（３）を有する、
    請求項１から５までのいずれか１項に記載の回路。
  7. 【請求項７】 前記オールパス（４）およびローパス
    （５）は対称に構成されている、請求項１から６までの
    いずれか１項に記載の回路。
  8. 【請求項８】 前記オールパス（４）およびローパス
    （５）は実際にはコンデンサおよび抵抗から構成されて
    いる、請求項１から７までのいずれか１項に記載の回
    路。
  9. 【請求項９】 前記オールパス（４）は、並列に相互接
    続された複数の抵抗（１１、１２、２１、２２）と２つ
    のコンデンサ（１５、２５）とを有し、 該２つのコンデンサは交差的に複数の抵抗（１１、１
    ２）と接続されている、請求項１から８までのいずれか
    １に記載の回路。
  10. 【請求項１０】 回路とりわけ前記オールパス（４）お
    よびローパス（５）は電気的構成要素の上に集積されて
    いる、請求項１から９までのいずれか１項に記載の回
    路。
  11. 【請求項１１】 調整装置が設けられている、請求項１
    から１０までのいずれか１項に記載の回路。
JP9245456A 1996-09-12 1997-09-10 信号平均値の検出および記憶のための回路 Pending JPH10136032A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19637151A DE19637151C1 (de) 1996-09-12 1996-09-12 Schaltung zur Ermittlung und Speicherung eines Signalmittelwertes
DE19637151.1 1996-09-12

Publications (1)

Publication Number Publication Date
JPH10136032A true JPH10136032A (ja) 1998-05-22

Family

ID=7805423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9245456A Pending JPH10136032A (ja) 1996-09-12 1997-09-10 信号平均値の検出および記憶のための回路

Country Status (5)

Country Link
US (1) US5909143A (ja)
EP (1) EP0829962B1 (ja)
JP (1) JPH10136032A (ja)
KR (1) KR19980024523A (ja)
DE (2) DE19637151C1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680984B1 (en) * 2000-04-13 2004-01-20 Vtech Communications Ltd. Data slicer with digitally-controlled reference
FR2812985B1 (fr) * 2000-08-11 2003-08-22 Atmel Grenoble Sa Circuit de demodulation d'un signal logique transmis par des voies analogiques
US7205797B1 (en) * 2003-06-28 2007-04-17 Cypress Semiconductor Corporation Common mode detection and dynamic correction input circuit
DE102006001868B4 (de) * 2006-01-13 2012-03-01 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zur Ansteuerung einer elektrischen Last und eine Energieversorgungseinrichtung
US7768216B2 (en) 2006-06-28 2010-08-03 Austriamicrosystems Ag Control circuit and method for controlling light emitting diodes
CN112271419B (zh) * 2020-09-30 2021-11-19 中电天奥有限公司 全通滤波器结构超宽带数字移相器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112372A (en) * 1977-01-11 1978-09-05 Texas Instruments Incorporated Spread spectrum communication system
SE406815B (sv) * 1978-03-10 1979-02-26 Ericsson Telefon Ab L M Smalbandig nivadetektor for detektering av en periodisk signal bland ett antal foretredesvis periodiska signaler
FR2548814B1 (fr) * 1983-07-04 1986-05-02 Thomson Csf Procede et dispositif de remise en forme d'un signal de lecture de donnees enregistrees sur disque optique
US4739189A (en) * 1985-09-06 1988-04-19 Tektronix, Inc. Rapid slewing filter
EP0219037B1 (en) * 1985-10-08 1993-09-15 Sharp Kabushiki Kaisha Waveform processing circuit
US4686586A (en) * 1986-01-21 1987-08-11 Oki America, Inc. Read back circuit for recovering data from magnetic storage medium
JPH04268809A (ja) * 1991-02-22 1992-09-24 Mitsubishi Electric Corp パルス信号抽出方法及びその装置
US5274273A (en) * 1992-01-31 1993-12-28 Sperry Marine Inc. Method and apparatus for establishing a threshold with the use of a delay line
US5397945A (en) * 1992-08-04 1995-03-14 Samsung Semiconductor, Inc. Duty cycle control circuit
DE4236774C2 (de) * 1992-10-30 1995-04-06 Siemens Ag Schnurlos-Telekommunikationsgerät
DE19612714A1 (de) * 1996-03-29 1997-10-02 Siemens Ag Schaltungsanordnung zur Regeneration eines digitale Datenfolgen enthaltenden Eingangssignals

Also Published As

Publication number Publication date
EP0829962A2 (de) 1998-03-18
EP0829962A3 (de) 1998-12-30
KR19980024523A (ko) 1998-07-06
DE59704710D1 (de) 2001-10-31
EP0829962B1 (de) 2001-09-26
US5909143A (en) 1999-06-01
DE19637151C1 (de) 1998-10-08

Similar Documents

Publication Publication Date Title
US8571225B2 (en) Method and circuit for testing an audio high-frequency loudspeaker being part of a loudspeaker system
JPH11190751A (ja) キャパシタンスまたはキャパシタンス変化を検出する回路装置
US6628123B2 (en) Method for controlling a transducer device in level sensors and device for carrying out such a method
US5909143A (en) Circuit for determining and storing an average signal value
JPH09138246A (ja) 直流成分検出装置
JPH0631385Y2 (ja) 電気秤の妨害信号を抑圧するための低域アクティブ・フィルター
JPS6325543B2 (ja)
JP2862296B2 (ja) 電圧印加電流測定装置及び電流印加電圧測定装置
US5978422A (en) Circuit for determining and evaluating a data signal on which a direct voltage portion is superposed
US6172992B1 (en) Measuring device for the interface of a transmission link with full-duplex transmission in two-wire common band operation
US5113257A (en) Line synchronising circuit
US4472816A (en) FSK Discriminator
JPH03140041A (ja) バースト信号の増幅方法
US5459417A (en) Apparatus for detecting DC content of an AC waveform
JP2000304815A (ja) 半導体試験装置のデバイス電源供給装置
JPS58213568A (ja) ビデオ・クランプ補正回路
JP3665702B2 (ja) 遅延装置
JPS5824528Y2 (ja) パイロツト信号抽出回路
JPH0390871A (ja) ポテンショメータの断線検出回路
NL8303907A (nl) Inrichting voor herstel l.f. inhoud van een digitaal signaal.
JP2665912B2 (ja) 接地抵抗の影響を補償した絶縁抵抗測定方法
KR100744713B1 (ko) 측정데이터의 노이즈 제거방법
JPH0472578A (ja) 位相差計測方法およびその回路
JPS59149724A (ja) 変化幅過電流継電器
JPS63124634A (ja) パイロツト信号除去回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031016