JPH10143113A - Active matrix display device and driving method thereof - Google Patents

Active matrix display device and driving method thereof

Info

Publication number
JPH10143113A
JPH10143113A JP29834196A JP29834196A JPH10143113A JP H10143113 A JPH10143113 A JP H10143113A JP 29834196 A JP29834196 A JP 29834196A JP 29834196 A JP29834196 A JP 29834196A JP H10143113 A JPH10143113 A JP H10143113A
Authority
JP
Japan
Prior art keywords
signal
precharge
signal line
display device
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29834196A
Other languages
Japanese (ja)
Other versions
JP3633151B2 (en
Inventor
Katsuhide Uchino
勝秀 内野
Toshiichi Maekawa
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29834196A priority Critical patent/JP3633151B2/en
Publication of JPH10143113A publication Critical patent/JPH10143113A/en
Application granted granted Critical
Publication of JP3633151B2 publication Critical patent/JP3633151B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】 点順次プリチャージ方式で縦筋および縦クロ
ストークを同時に除去できるアクティブマトリクス表示
装置およびその駆動方法を提供する。 【解決手段】 P1スキャナ14、P2スキャナ15
は、それぞれ各信号線Yの端部に接続されたプリチャー
ジスイッチング素子P1SW、P2SWを順次開閉して
各信号線Yにプリチャージ信号Psig1、Psig2
を供給する。各信号線Yには、始めに黒レベルの一定電
圧がプリチャージされ、続いて灰レベルの一定電圧がプ
リチャージされ、その後、映像信号Vsigがサンプル
ホールドされる。1H期間に亘って2番目以降の信号線
Yにこの動作が繰り返されると、映像信号Vsigのサ
ンプリング時、各信号線Yは灰レベルに充放電されてい
るので、ビデオライン23の電位揺れによる縦筋を除去
することができる。また同時に、薄膜トランジスタTr
のオフ時に各信号線Yを黒レベルにしてリーク電流を全
ての画素領域で均一にするので、縦クロストークを除去
することができる。
(57) [Problem] To provide an active matrix display device capable of simultaneously removing vertical stripes and vertical crosstalk by a point-sequential precharge method and a driving method thereof. SOLUTION: P1 scanner 14, P2 scanner 15
Respectively, sequentially opens and closes the precharge switching elements P1SW and P2SW connected to the end of each signal line Y, and supplies the precharge signals Psig1 and Psig2 to each signal line Y.
Supply. Each signal line Y is first precharged with a black level constant voltage, subsequently with a gray level constant voltage, and then sampled and held the video signal Vsig. When this operation is repeated for the second and subsequent signal lines Y over the 1H period, each signal line Y is charged and discharged to the gray level at the time of sampling the video signal Vsig. Muscles can be removed. At the same time, the thin film transistor Tr
When the signal line Y is turned off, the signal lines Y are set to the black level to make the leak current uniform in all pixel regions, so that vertical crosstalk can be eliminated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス表示装置およびその駆動方法に関する。
The present invention relates to an active matrix display device and a driving method thereof.

【0002】[0002]

【従来の技術】従来、アクティブマトリクス表示装置で
は、映像信号のサンプリング時におけるビデオラインの
電位揺れを防止するために、映像信号をサンプリングす
る信号線にプリチャージ信号を供給して予め信号線を所
定電圧に充放電していた。このようにプリチャージ信号
を信号線に供給するアクティブマトリクス表示装置とし
て、水平ブランキング期間にプリチャージ信号を全ての
信号線に一括で供給する一括プリチャージ方式のもの
(特開平7−295521号公報)、あるいは映像信号
のサンプリングに先行して各信号線にプリチャージ信号
を点順次で供給する点順次プリチャージ方式のもの(特
開平7−295520号公報)が知られている。
2. Description of the Related Art Conventionally, in an active matrix display device, a precharge signal is supplied to a signal line for sampling a video signal to prevent a potential fluctuation of a video line at the time of sampling the video signal. The battery was charged and discharged. As described above, as an active matrix display device that supplies a precharge signal to a signal line, a batch precharge method that collectively supplies a precharge signal to all signal lines during a horizontal blanking period (Japanese Patent Application Laid-Open No. 7-295521). ), Or a dot-sequential precharge system in which a precharge signal is supplied to each signal line in a dot-sequential manner prior to sampling of a video signal (JP-A-7-295520).

【0003】近年のように、表示画素数が増大してサン
プリングレートが高速化してくると、水平ブランキング
期間が極端に短くなるので、一括プリチャージ方式では
十分にプリチャージ信号を供給することができず、点順
次プリチャージ方式が用いられるようになる。
As the number of display pixels increases and the sampling rate increases as in recent years, the horizontal blanking period becomes extremely short. Therefore, a sufficient precharge signal can be supplied by the batch precharge method. In this case, a dot-sequential precharge method is used.

【0004】図3は従来の点順次プリチャージ方式のア
クティブマトリクス表示装置の構成を示す回路図であ
る。アクティブマトリクス表示装置は、行状のゲート線
X、列状の信号線Y、および両者の交差部に配された行
列状の液晶画素LCからなるマトリクス回路を有し、個
々の液晶画素LCは薄膜トランジスタTrにより駆動さ
れる。マトリクス回路の左右には垂直走査回路(Vスキ
ャナ)101、102が設けられており、Vスキャナ1
01、102は各ゲート線Xを順次走査し、1水平期間
(1H)毎に1行分の液晶画素LCを選択する。
FIG. 3 is a circuit diagram showing a configuration of a conventional dot-sequential precharge type active matrix display device. The active matrix display device has a matrix circuit composed of row-like gate lines X, column-like signal lines Y, and matrix-like liquid crystal pixels LC arranged at intersections of the two, and each liquid crystal pixel LC is a thin film transistor Tr. Driven by Vertical scanning circuits (V scanners) 101 and 102 are provided on the left and right of the matrix circuit.
01 and 102 sequentially scan each gate line X and select one row of liquid crystal pixels LC every one horizontal period (1H).

【0005】また、マトリクス回路の上部には水平走査
回路(Hスキャナ)103が設けられており、Hスキャ
ナ103は1水平期間に亘って映像信号Vsigを各信
号線Yに順次サンプリングし、Vスキャナ101、10
2によって選択された1行分の液晶画素LCに点順次で
映像信号Vsigを書き込む。さらに、マトリクス回路
の下部にはプリチャージ回路(Pスキャナ)104が設
けられており、映像信号Vsigのサンプリングに先行
して灰レベルのプリチャージ信号Psigを各信号線Y
に順次供給し、各信号線Yを灰レベルの一定電圧に充放
電する。
A horizontal scanning circuit (H scanner) 103 is provided above the matrix circuit. The H scanner 103 sequentially samples the video signal Vsig to each signal line Y over one horizontal period, and 101, 10
The video signal Vsig is written into the liquid crystal pixels LC for one row selected in Step 2 in a dot-sequential manner. Further, a precharge circuit (P scanner) 104 is provided below the matrix circuit, and applies a gray level precharge signal Psig to each signal line Y prior to sampling of the video signal Vsig.
To charge and discharge each signal line Y to a constant voltage of gray level.

【0006】図4は図3のアクティブマトリクス表示装
置における各部の信号波形を示すタイミングチャートで
ある。Pスキャナ104は水平クロック信号HCK1,
HCK2より1クロック先行した水平クロック信号PC
K1,PCK2に同期して水平スタート信号PSTを順
次転送し、サンプリングパルス¢P1,¢P2,¢P3,…
…,¢Pnを出力する。このサンプリングパルスにより水
平スイッチング素子PSWが順次開閉され、信号線Yは
灰レベルの電圧(映像信号Vsigのセンタ電圧Vsi
gc±2.0〜3.0V)にプリチャージされる(図中
期間d)。
FIG. 4 is a timing chart showing signal waveforms at various parts in the active matrix display device of FIG. The P scanner 104 outputs a horizontal clock signal HCK1,
Horizontal clock signal PC one clock ahead of HCK2
The horizontal start signal PST is sequentially transferred in synchronization with K1 and PCK2, and sampling pulses # P1, # P2, # P3,.
..., ¢ Pn is output. The horizontal switching elements PSW are sequentially opened and closed by this sampling pulse, and the signal line Y is at the gray level voltage (the center voltage Vsi of the video signal Vsig).
gc ± 2.0 to 3.0 V) (period d in the figure).

【0007】また、Hスキャナ103は水平クロック信
号HCK1,HCK2に同期して水平スタート信号HS
Tを順次転送し、サンプリングパルス¢H1,¢H2,¢H
3,……,¢Hnを出力する。このサンプリングパルスに
より水平スイッチング素子HSWが順次開閉され、信号
線Yに映像信号Vsigをサンプリングする(図中期間
e)。
The H scanner 103 outputs a horizontal start signal HS in synchronization with the horizontal clock signals HCK1 and HCK2.
T is sequentially transferred and sampling pulses ¢ H1, ¢ H2, ¢ H
3, ……, ¢ Hn are output. The horizontal switching elements HSW are sequentially opened and closed by this sampling pulse, and the video signal Vsig is sampled on the signal line Y (period e in the figure).

【0008】このように映像信号Vsigをサンプリン
グする前に信号線Yを灰レベルの電圧に充放電すること
により、ビデオライン105の電位揺れを大幅に低減
し、表示画像から縦筋の固定パターンを除くことができ
る。
As described above, by charging / discharging the signal line Y to a gray level voltage before sampling the video signal Vsig, the potential fluctuation of the video line 105 is greatly reduced, and the fixed pattern of the vertical streak is displayed from the displayed image. Can be excluded.

【0009】また一方、本願出願人は、縦クロストーク
の発生を防止するために、画像の書き込みに影響を与え
ない期間に黒レベルの一定電圧を各信号線に供給する技
術を提案しており、これについて以下に説明する。例え
ば、黒ウィンドウパターンを液晶パネルに入力した場
合、通常、黒ウィンドウパターンCの上下の領域Aに縦
クロストークが発生してしまう。図5は黒ウィンドウパ
ターンが入力された液晶パネルの表示状態を示す図であ
る。また、図6は縦クロストークが発生した領域Aおよ
び縦クロストークが発生していない領域Bの画素電位を
示すタイミングチャートである。
On the other hand, the applicant of the present application has proposed a technique of supplying a constant black level voltage to each signal line during a period in which image writing is not affected, in order to prevent the occurrence of vertical crosstalk. This will be described below. For example, when a black window pattern is input to a liquid crystal panel, vertical crosstalk usually occurs in an area A above and below the black window pattern C. FIG. 5 is a diagram showing a display state of the liquid crystal panel to which the black window pattern has been input. FIG. 6 is a timing chart showing pixel potentials in a region A where vertical crosstalk has occurred and a region B where vertical crosstalk has not occurred.

【0010】薄膜トランジスタがオフしている期間のう
ち区間T2、T4では、領域Aの信号線に黒レベルの電
圧が供給されているが、領域Bの信号線には黒レベルの
電圧が供給されていない。これにより、この区間T2、
T4で領域Aおよび領域Bの薄膜トランジスタのリーク
電流が異なり、領域Bに比べて領域Aの薄膜トランジス
タの画素電位は小さくなる。特に、薄膜トランジスタの
ドレイン−ソース間のリーク電流の非対称性により、区
間T4の低電圧側ではその差が大きく、縦クロストーク
が顕著に発生してしまう。
In the periods T2 and T4 of the period in which the thin film transistor is off, a black level voltage is supplied to the signal line in the area A, but a black level voltage is supplied to the signal line in the area B. Absent. Thereby, this section T2,
At T4, the leakage currents of the thin film transistors in the region A and the region B are different, and the pixel potential of the thin film transistor in the region A is smaller than that in the region B. In particular, due to the asymmetry of the leak current between the drain and the source of the thin film transistor, the difference is large on the low voltage side in the section T4, and the vertical crosstalk occurs significantly.

【0011】この対策として、薄膜トランジスタがオフ
されている期間、全ての画素領域の各信号線に黒レベル
の電圧(映像信号の最大振幅より大きな電圧)を供給し
て全ての薄膜トランジスタのリーク電流を区間T2、T
4の場合に揃えることにより領域間で薄膜トランジスタ
のリーク電流の差をなくし、縦クロストークを除去する
ことが検討されている。
As a countermeasure, while the thin film transistors are turned off, a black level voltage (a voltage larger than the maximum amplitude of the video signal) is supplied to each signal line in all the pixel regions to reduce the leakage current of all the thin film transistors. T2, T
It has been studied to eliminate the difference in the leakage current of the thin film transistor between the regions and to eliminate the vertical crosstalk by aligning them with the case of 4.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記プ
リチャージ回路では、縦筋の固定パターンを除くため、
映像信号Vsigに先行して信号線Yに灰レベルの電圧
を供給するが、この灰レベルの電圧では上記縦クロスト
ークを除去することができない。すなわち、縦ストロー
クを除去するためには黒レベルの電圧を信号線Yに供給
しなければならず、このように電圧レベルが違うので、
縦筋と縦クロストークを同時に除去することができなか
った。
However, in the precharge circuit, since the fixed pattern of the vertical stripe is removed,
A gray level voltage is supplied to the signal line Y prior to the video signal Vsig, but the gray level voltage cannot eliminate the vertical crosstalk. That is, in order to eliminate the vertical stroke, a black level voltage must be supplied to the signal line Y, and since the voltage levels are different,
Vertical streaks and vertical crosstalk could not be removed at the same time.

【0013】そこで、本発明は点順次プリチャージ方式
で縦筋および縦クロストークを同時に除去できるアクテ
ィブマトリクス表示装置およびその駆動方法を提供する
ことを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an active matrix display device capable of simultaneously removing vertical stripes and vertical crosstalk by a dot-sequential precharge method and a driving method thereof.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1に記載のアクティブマトリクス表
示装置は、行状のゲート線と、列状の信号線と、該ゲー
ト線および該信号線の交差部に配された画素と、各ゲー
ト線を順次走査し、一水平期間毎に一行分の画素を選択
する垂直走査回路と、前記一水平期間内で各信号線を順
次選択して映像信号を供給し、前記選択された一行分の
画素に点順次で前記映像信号を書き込む水平走査回路と
を備えたアクティブマトリクス表示装置において、前記
信号線を選択し、該選択された信号線に前記映像信号の
供給に先行して黒レベルの第1プリチャージ信号および
灰レベルの第2プリチャージ信号を時系列に供給するプ
リチャージ回路を備えたことを特徴とする。
In order to achieve the above object, an active matrix display device according to a first aspect of the present invention comprises a row-shaped gate line, a column-shaped signal line, a gate line, and a gate line. A pixel arranged at the intersection of the signal lines and a vertical scanning circuit that sequentially scans each gate line and selects one row of pixels every one horizontal period, and sequentially selects each signal line within the one horizontal period A horizontal scanning circuit that supplies the video signal to the selected one row of pixels in a dot-sequential manner, and selects the signal line. A precharge circuit that supplies a first precharge signal of a black level and a second precharge signal of a gray level in time series prior to the supply of the video signal.

【0015】前記プリチャージ回路は第1プリチャージ
回路および第2プリチャージ回路を有し、該第1プリチ
ャージ回路および第2プリチャージ回路はそれぞれ前記
信号線を選択して前記第1プリチャージ信号および第2
プリチャージ信号を供給することが好ましい。さらに、
前記第1プリチャージ信号は前記映像信号の最大振幅よ
り大きな黒レベルの信号であることが好ましい。また、
前記第1プリチャージ回路、第2プリチャージ回路およ
び水平走査回路は、それぞれ各信号線の端部にスイッチ
ング素子を設け、該スイッチング素子を開閉することに
より前記信号線に前記第1プリチャージ信号、第2プリ
チャージ信号および映像信号を時系列に供給することが
好ましい。さらに、前記一水平期間毎に前記第1プリチ
ャージ信号、第2プリチャージ信号および映像信号を反
転させることが好ましい。
The precharge circuit has a first precharge circuit and a second precharge circuit. The first precharge circuit and the second precharge circuit each select the signal line to generate the first precharge signal. And the second
Preferably, a precharge signal is provided. further,
It is preferable that the first precharge signal is a signal having a black level larger than a maximum amplitude of the video signal. Also,
The first precharge circuit, the second precharge circuit, and the horizontal scanning circuit each have a switching element provided at an end of each signal line, and open and close the switching element to provide the first precharge signal to the signal line. It is preferable to supply the second precharge signal and the video signal in time series. Further, it is preferable that the first precharge signal, the second precharge signal, and the video signal are inverted every one horizontal period.

【0016】請求項6に記載のアクティブマトリクス表
示装置の駆動方法は、行状のゲート線と、列状の信号線
と、該ゲート線および該信号線の交差部に配された画素
と、各ゲート線を順次走査し、一水平期間毎に一行分の
画素を選択する垂直走査回路と、前記一水平期間内で各
信号線を順次選択して映像信号をサンプリングし、前記
選択された一行分の画素に点順次で前記映像信号を書き
込む水平走査回路とを備えたアクティブマトリクス表示
装置の駆動方法において、前記映像信号のサンプリング
に先行して前記信号線を選択し、該選択された信号線に
黒レベルの第1プリチャージ信号を供給し、該第1プリ
チャージ信号を供給した後、灰レベルの第2プリチャー
ジ信号を前記信号線に供給することを特徴とする。
According to a sixth aspect of the present invention, there is provided a driving method of an active matrix display device, comprising: a row-shaped gate line; a column-shaped signal line; a pixel disposed at an intersection of the gate line and the signal line; A vertical scanning circuit that sequentially scans the lines and selects one row of pixels every one horizontal period, and sequentially selects each signal line within the one horizontal period to sample a video signal, and A method for driving an active matrix display device including a horizontal scanning circuit that writes the video signal in a pixel in a dot-sequential manner, wherein the signal line is selected prior to the sampling of the video signal, and the selected signal line is set to black. A first precharge signal of a level is supplied, and after supplying the first precharge signal, a second precharge signal of a gray level is supplied to the signal line.

【0017】[0017]

【発明の実施の形態】本発明のアクティブマトリクス表
示装置およびその駆動方法の実施の形態について説明す
る。図1は実施の形態における点順次プリチャージ方式
のアクティブマトリクス表示装置の構成を示す回路図で
ある。アクティブマトリクス表示装置1は行状のゲート
線X、列状の信号線Y、および両者の交差部に配された
行列状の液晶画素LCからなるマトリクス回路5を有す
る。個々の液晶画素LCは薄膜トランジスタTrにより
駆動される。薄膜トランジスタTrのソース電極は対応
する信号線Yに接続され、ゲート電極は対応する信号線
Xに接続され、ドレイン電極は対応する液晶画素LCに
接続されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an active matrix display device and a method of driving the same according to the present invention will be described. FIG. 1 is a circuit diagram showing a configuration of a dot-sequential precharge type active matrix display device according to an embodiment. The active matrix display device 1 has a matrix circuit 5 including row-shaped gate lines X, column-shaped signal lines Y, and matrix-shaped liquid crystal pixels LC arranged at intersections of the two. Each liquid crystal pixel LC is driven by a thin film transistor Tr. The source electrode of the thin film transistor Tr is connected to the corresponding signal line Y, the gate electrode is connected to the corresponding signal line X, and the drain electrode is connected to the corresponding liquid crystal pixel LC.

【0018】マトリクス回路5の左右には垂直走査回路
(Vスキャナ)11、12が設けられており、Vスキャ
ナ11、12は各ゲート線Xを順次走査し、1水平期間
(1H)毎に1行分の液晶画素LCを選択する。垂直走
査回路(Vスキャナ)11、12が左右に設けられたこ
とにより、薄膜トランジスタTrのゲート線Xの端部が
開放されず、そのインピーダンスを半分にすることがで
きる。Vスキャナ11、12は垂直クロック信号VCK
に同期して垂直スタート信号VSTを順次転送し、選択
パルス¢V1,¢V2,¢V3,……,¢Vmを各ゲート線Xに
出力する。これにより、薄膜トランジスタTrが開閉さ
れる。
Vertical scanning circuits (V scanners) 11 and 12 are provided on the left and right sides of the matrix circuit 5, respectively. The V scanners 11 and 12 sequentially scan each gate line X, and scan one gate line X every one horizontal period (1H). The liquid crystal pixels LC for a row are selected. Since the vertical scanning circuits (V scanners) 11 and 12 are provided on the left and right, the end of the gate line X of the thin film transistor Tr is not opened, and the impedance thereof can be halved. The V scanners 11 and 12 output the vertical clock signal VCK.
, The vertical start signal VST is sequentially transferred, and selection pulses # V1, # V2, # V3,..., #Vm are output to each gate line X. Thereby, the thin film transistor Tr is opened and closed.

【0019】また、マトリクス回路5の上部には水平走
査回路(Hスキャナ)13が設けられている。各信号線
Yの一端には水平スイッチング素子HSW1,HSW
2,HSW3,……,HSWnが設けられており、各水
平スイッチング素子HSW1,HSW2,HSW3,…
…,HSWnの一方の接点はビデオライン23に接続さ
れ、映像信号Vsigの供給を受ける。また、Hスキャ
ナ13は所定の水平クロック信号HCK1、HCK2に
同期して水平スタート信号HSTを順次転送し、サンプ
リングパルス¢H1,¢H2,¢H3,……,¢Hnを出力す
る。サンプリングパルス¢H1,¢H2,¢H3,……,¢Hn
により水平スイッチング素子は開閉され、それぞれの信
号線Yに映像信号Vsigをサンプルホールドする。サ
ンプルホールドされた映像信号VsigはVスキャナ1
1、12により選択されたゲート線Xに対応する液晶画
素LCに書き込まれる。このように、Hスキャナ13は
1H内で映像信号Vsigを各信号線Yに順次サンプリ
ングし、Vスキャナ11、12によって選択された1行
分の液晶画素LCに点順次で映像信号Vsigを書き込
む。
A horizontal scanning circuit (H scanner) 13 is provided above the matrix circuit 5. One end of each signal line Y has horizontal switching elements HSW1, HSW
, HSW3,..., HSWn, and each of the horizontal switching elements HSW1, HSW2, HSW3,.
, HSWn are connected to the video line 23 to receive the video signal Vsig. The H scanner 13 sequentially transfers the horizontal start signal HST in synchronization with predetermined horizontal clock signals HCK1 and HCK2, and outputs sampling pulses # H1, # H2, # H3, ..., #Hn. Sampling pulse ¢ H1, ¢ H2, ¢ H3, ……, ¢ Hn
Thereby, the horizontal switching elements are opened and closed to sample and hold the video signal Vsig on each signal line Y. The sampled and held video signal Vsig is supplied to the V scanner 1
The data is written to the liquid crystal pixel LC corresponding to the gate line X selected by 1 and 12. As described above, the H scanner 13 sequentially samples the video signal Vsig on each signal line Y within 1H, and writes the video signal Vsig in the dot sequence to the liquid crystal pixels LC of one row selected by the V scanners 11 and 12.

【0020】さらに、マトリクス回路5の下部には2つ
のプリチャージ回路(P1スキャナ,P2スキャナ)1
4、15が設けられている。P1スキャナ14は、各信
号線Yの端部に接続されたプリチャージスイッチング素
子P1SW1,P1SW2,P1SW3,……,P1S
Wnを順次開閉して各信号線Yにプリチャージ信号Ps
ig1を供給する。本実施形態では、プリチャージ信号
Psig1は映像信号Vsigのセンタ電圧Vsigc
±4.5V以上の電圧、つまり映像信号Vsigの最大
振幅より大きな黒レベルの電圧に設定されている。プリ
チャージ信号Psig1の供給に際し、P1スキャナ1
4は水平クロック信号PCK1,PCK2に同期して水
平スタート信号PSTを1H期間毎に順次転送し、サン
プリングパルス¢P11,¢P12 ,¢P13 ,……,¢P1n
を出力する。これらのサンプリングパルスによりプリチ
ャージスイッチング素子は順次開閉される。
Further, two precharge circuits (P1 scanner, P2 scanner) 1 are provided below the matrix circuit 5.
4 and 15 are provided. The P1 scanner 14 includes precharge switching elements P1SW1, P1SW2, P1SW3,..., P1S connected to the end of each signal line Y.
Wn are sequentially opened and closed, and a precharge signal Ps is applied to each signal line Y.
ig1. In the present embodiment, the precharge signal Psig1 is the center voltage Vsigc of the video signal Vsig.
The voltage is set to a voltage of ± 4.5 V or more, that is, a black level voltage larger than the maximum amplitude of the video signal Vsig. When supplying the precharge signal Psig1, the P1 scanner 1
Numeral 4 sequentially transfers the horizontal start signal PST in synchronization with the horizontal clock signals PCK1 and PCK2 every 1H period, and outputs sampling pulses # P11, # P12, # P13, ..., # P1n.
Is output. The precharge switching elements are sequentially opened and closed by these sampling pulses.

【0021】このように、P1スキャナ14は各信号線
Yにプリチャージ信号Psig1を点順次で供給するこ
とにより、薄膜トランジスタTrのリーク電流を全て画
素領域で均一にする。
As described above, the P1 scanner 14 supplies the precharge signal Psig1 to each signal line Y in a dot-sequential manner, thereby making the leak current of the thin film transistor Tr uniform in the pixel region.

【0022】一方、P2スキャナ15は各信号線Yの端
部に接続されたプリチャージスイッチング素子P2SW
1,P2SW2,P2SW3,……,P2SWnを順次
開閉して各信号線Yにプリチャージ信号Psig2を供
給する。本実施形態では、プリチャージ信号Psig2
は映像信号Vsigのセンタ電圧Vsigc±2.0〜
3.0Vの灰レベルの電圧に設定されている。プリチャ
ージ信号Psig2の供給に際し、P2スキャナ15は
P1スキャナ14と同様に水平クロック信号PCK1,
PCK2に同期して1H期間毎に水平スタート信号PS
Tを順次転送し、サンプリングパルス¢P21 ,¢P22 ,
¢P23 ,……,¢P2n を出力する。これらのサンプリン
グパルスによりプリチャージスイッチング素子は順次開
閉される。
On the other hand, the P2 scanner 15 has a precharge switching element P2SW connected to the end of each signal line Y.
1, P2SW2, P2SW3,..., P2SWn are sequentially opened and closed to supply a precharge signal Psig2 to each signal line Y. In the present embodiment, the precharge signal Psig2
Is the center voltage Vsigc ± 2.0 of the video signal Vsig.
The voltage is set to a gray level of 3.0 V. When supplying the precharge signal Psig2, the P2 scanner 15 outputs the horizontal clock signals PCK1 and PCK1 similarly to the P1 scanner 14.
Horizontal start signal PS every 1H period in synchronization with PCK2
T are sequentially transferred and the sampling pulses ¢ P21, ¢ P22,
¢ P23, ..., ¢ P2n are output. The precharge switching elements are sequentially opened and closed by these sampling pulses.

【0023】このように、P2スキャナ15は、映像信
号Vsigの順次サンプリングに先行して各信号線Yに
プリチャージ信号Psig2を点順次で供給することに
より、各信号線Yを灰レベルの電圧に充放電して映像信
号Vsigをサンプリングする時のビデオライン23の
電位揺れを大幅に低減する。
As described above, the P2 scanner 15 supplies the precharge signal Psig2 to each signal line Y in a dot-sequential manner prior to the sequential sampling of the video signal Vsig, thereby turning each signal line Y to a gray level voltage. The fluctuation of the potential of the video line 23 when the video signal Vsig is sampled by charging and discharging is greatly reduced.

【0024】図2はアクティブマトリクス表示装置にお
ける1H反転駆動時の各部の信号波形を示すタイミング
チャートである。P1スキャナ14は水平クロック信号
HCK1,HCK2より1クロック先行した水平クロッ
ク信号PCK1,PCK2に同期して水平スタート信号
P1STを1H期間毎に順次転送し、サンプリングパル
ス¢P11 ,¢P12 ,¢P13 ,……,¢P1n を出力する。
このサンプリングパルスによりプリチャージスイッチン
グ素子P1SWが順次開閉され、対応する信号線Yはプ
リチャージ信号Psig1により黒レベルの一定電圧に
プリチャージされる(図中期間a)。
FIG. 2 is a timing chart showing signal waveforms at various parts during 1H inversion driving in the active matrix display device. The P1 scanner 14 sequentially transfers the horizontal start signal P1ST every 1H period in synchronization with the horizontal clock signals PCK1 and PCK2 one clock ahead of the horizontal clock signals HCK1 and HCK2, and sampling pulses # P11, # P12, # P13,. …, Outputs P1n.
The precharge switching elements P1SW are sequentially opened and closed by this sampling pulse, and the corresponding signal line Y is precharged to a constant black level voltage by the precharge signal Psig1 (period a in the figure).

【0025】また、P2スキャナ15は水平クロック信
号PCK1,PCK2に同期してP1スキャナ14より
1クロック遅れた水平スタート信号P2STを1H期間
毎に順次転送し、サンプリングパルス¢P21 ,¢P22 ,
¢P23 ,……,¢P2n を出力する。このサンプリングパ
ルスにより水平スイッチング素子P2SWが順次開閉さ
れ、対応する信号線Yはプリチャージ信号Psig2に
より灰レベルの一定電圧にプリチャージされる(図中期
間b)。
Further, the P2 scanner 15 sequentially transfers the horizontal start signal P2ST delayed by one clock from the P1 scanner 14 every 1H period in synchronization with the horizontal clock signals PCK1 and PCK2, and the sampling pulses # P21, # P22,.
¢ P23, ..., ¢ P2n are output. The horizontal switching elements P2SW are sequentially opened and closed by this sampling pulse, and the corresponding signal lines Y are precharged to a constant gray level voltage by the precharge signal Psig2 (period b in the figure).

【0026】さらに、Hスキャナ102は水平クロック
信号HCK1,HCK2に同期して水平スタート信号H
STを1H期間毎に順次転送し、サンプリングパルス¢
H1,¢H2,¢H3,……,¢Hnを出力する。このサンプリ
ングパルスにより水平スイッチング素子HSWが順次開
閉され、対応する信号線Yに映像信号Vsigがサンプ
ルホールドされる(図中期間c)。映像信号Vsigは
白レベルと黒レベルの間で変化する電圧波形である。し
たがって、各信号線Yには始めに黒レベルの一定電圧が
プリチャージされ、続いて灰レベルの一定電圧がプリチ
ャージされ、その後、映像信号Vsigがサンプルホー
ルドされる。1H期間に亘って2番目以降の信号線Yに
この動作が繰り返されると、反転したプリチャージ信号
Psig1,Psig2および映像信号Vsigが次の
1H期間に亘って各信号線Yにプリチャージされる。
Further, the H scanner 102 outputs a horizontal start signal H in synchronization with the horizontal clock signals HCK1 and HCK2.
ST is sequentially transferred every 1H period, and the sampling pulse
H1, ¢ H2, ¢ H3, ...,… Hn are output. The horizontal switching elements HSW are sequentially opened and closed by this sampling pulse, and the video signal Vsig is sampled and held on the corresponding signal line Y (period c in the figure). The video signal Vsig is a voltage waveform that changes between a white level and a black level. Therefore, each signal line Y is precharged first with a constant black level voltage, subsequently with a gray level constant voltage, and then sampled and held the video signal Vsig. When this operation is repeated for the second and subsequent signal lines Y over the 1H period, the inverted precharge signals Psig1, Psig2 and the video signal Vsig are precharged to each signal line Y over the next 1H period.

【0027】このように、プリチャージ信号Psig2
により映像信号Vsigのサンプリング時、各信号線Y
は灰レベルに充放電されているので、ビデオライン23
の電位揺れによる縦筋を除去することができる。また同
時に、プリチャージ信号Psig1により薄膜トランジ
スタTrがオフしている時のリーク電流は全ての画素領
域で均一化されるので、縦クロストークを除去すること
ができる。尚、上記実施の形態では、P1スキャナ1
4、P2スキャナ15をHスキャナ13と反対側の信号
線Y端部に設けた場合を示したが、Hスキャナ13と同
一側の信号線Y端部に設けてもよい。
As described above, the precharge signal Psig2
When the video signal Vsig is sampled, each signal line Y
Is charged and discharged to the ash level.
Vertical streaks caused by the potential fluctuation of the electric potential can be removed. At the same time, the leakage current when the thin film transistor Tr is turned off by the precharge signal Psig1 is made uniform in all pixel regions, so that vertical crosstalk can be eliminated. In the above embodiment, the P1 scanner 1
4. Although the case where the P2 scanner 15 is provided at the end of the signal line Y opposite to the H scanner 13 is shown, it may be provided at the end of the signal line Y on the same side as the H scanner 13.

【0028】[0028]

【発明の効果】本発明の請求項1に記載のアクティブマ
トリクス表示装置によれば、プリチャージ回路により前
記信号線を選択し、該選択された信号線に前記映像信号
の供給に先行して黒レベルの第1プリチャージ信号およ
び灰レベルの第2プリチャージ信号を時系列に供給する
ので、点順次プリチャージ方式により縦筋および縦クロ
ストークを同時に除去できる。この結果、高品位な画像
表示を行うことができる。
According to the active matrix display device of the first aspect of the present invention, the signal line is selected by a precharge circuit, and black is supplied to the selected signal line prior to the supply of the video signal. Since the first precharge signal of the level and the second precharge signal of the gray level are supplied in time series, the vertical streak and the vertical crosstalk can be simultaneously removed by the dot sequential precharge method. As a result, high-quality image display can be performed.

【0029】請求項2に記載のアクティブマトリクス表
示装置によれば、第1プリチャージ回路および第2プリ
チャージ回路はそれぞれ前記信号線を選択して前記第1
プリチャージ信号および第2プリチャージ信号を供給す
るので、第1プリチャージに続く第2プリチャージ信号
を映像信号に先行した任意のタイミングで信号線に供給
することができる。
According to the active matrix display device of the present invention, each of the first precharge circuit and the second precharge circuit selects the signal line and selects the first precharge circuit.
Since the precharge signal and the second precharge signal are supplied, the second precharge signal following the first precharge can be supplied to the signal line at an arbitrary timing prior to the video signal.

【0030】請求項3に記載のアクティブマトリクス表
示装置によれば、前記第1プリチャージ信号は前記映像
信号の最大振幅より大きな黒レベルの信号であるので、
確実に縦クロストークを除去できる。
According to the active matrix display device of the third aspect, since the first precharge signal is a signal of a black level larger than the maximum amplitude of the video signal,
Vertical crosstalk can be reliably removed.

【0031】請求項4に記載のアクティブマトリクス表
示装置によれば、スイッチング素子を開閉することによ
り前記信号線に前記第1プリチャージ信号、第2プリチ
ャージ信号および映像信号を時系列に供給するので、N
MOS,PMOS,CMOSによりスイッチング素子を
容易に形成することができる。
According to the active matrix display device of the present invention, the first precharge signal, the second precharge signal, and the video signal are supplied to the signal line in time series by opening and closing a switching element. , N
Switching elements can be easily formed by MOS, PMOS and CMOS.

【0032】請求項5に記載のアクティブマトリクス表
示装置によれば、一水平期間毎に前記第1プリチャージ
信号、第2プリチャージ信号および映像信号を反転させ
るので、一水平期間毎の反転駆動表示に適用できる。
According to the active matrix display device of the present invention, the first precharge signal, the second precharge signal and the video signal are inverted every one horizontal period, so that the inversion drive display is made every one horizontal period. Applicable to

【0033】請求項6に記載のアクティブマトリクス表
示装置の駆動方法によれば、前記映像信号のサンプリン
グに先行して前記信号線を選択し、該選択された信号線
に黒レベルの第1プリチャージ信号を供給し、該第1プ
リチャージ信号を供給した後、灰レベルの第2プリチャ
ージ信号を前記信号線に供給するので、点順次プリチャ
ージ方式により縦筋および縦クロストークを同時に除去
できる。
According to the driving method of the active matrix display device of the present invention, the signal line is selected prior to the sampling of the video signal, and the selected signal line is subjected to the first precharge of the black level. After the signal is supplied and the first precharge signal is supplied, the gray level second precharge signal is supplied to the signal line, so that the vertical streak and the vertical crosstalk can be simultaneously removed by the dot sequential precharge method.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施の形態における点順次プリチャージ方式の
アクティブマトリクス表示装置の構成を示す回路図であ
る。
FIG. 1 is a circuit diagram illustrating a configuration of an active matrix display device of a dot sequential precharge system according to an embodiment.

【図2】アクティブマトリクス表示装置における1H反
転駆動時の各部の信号波形を示すタイミングチャートで
ある。
FIG. 2 is a timing chart showing signal waveforms of respective units at the time of 1H inversion driving in the active matrix display device.

【図3】従来の点順次プリチャージ方式のアクティブマ
トリクス表示装置の構成を示す回路図である。
FIG. 3 is a circuit diagram showing a configuration of a conventional dot-sequential precharge type active matrix display device.

【図4】図3のアクティブマトリクス表示装置における
各部の信号波形を示すタイミングチャートである。
FIG. 4 is a timing chart showing signal waveforms at various parts in the active matrix display device of FIG. 3;

【図5】黒ウィンドウパターンが入力された液晶パネル
の表示状態を示す図である。
FIG. 5 is a diagram showing a display state of a liquid crystal panel to which a black window pattern has been input.

【図6】縦クロストークが発生した領域Aおよび縦クロ
ストークが発生していない領域Bの画素電位を示すタイ
ミングチャートである。
FIG. 6 is a timing chart showing pixel potentials in a region A where vertical crosstalk has occurred and a region B where vertical crosstalk has not occurred.

【符号の説明】[Explanation of symbols]

1……アクティブマトリクス表示装置、5……マトリス
ク回路、11、12……Vスキャナ、13……Hスキャ
ナ、14……P1スキャナ、15……P2スキャナ。
1 Active matrix display device, 5 Matrix circuit, 11, 12 V scanner, 13 H scanner, 14 P1 scanner, 15 P2 scanner.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 行状のゲート線と、列状の信号線と、該
ゲート線および該信号線の交差部に配された画素と、各
ゲート線を順次走査し、一水平期間毎に一行分の画素を
選択する垂直走査回路と、前記一水平期間内で各信号線
を順次選択して映像信号を供給し、前記選択された一行
分の画素に点順次で前記映像信号を書き込む水平走査回
路とを備えたアクティブマトリクス表示装置において、 前記信号線を選択し、該選択された信号線に前記映像信
号の供給に先行して黒レベルの第1プリチャージ信号お
よび灰レベルの第2プリチャージ信号を時系列に供給す
るプリチャージ回路を備えたことを特徴とするアクティ
ブマトリクス表示装置。
1. A gate line in a row, a signal line in a column, a pixel arranged at an intersection of the gate line and the signal line, and each gate line are sequentially scanned, and one row is scanned every one horizontal period. A vertical scanning circuit for selecting pixels, and a horizontal scanning circuit for sequentially selecting each signal line within the one horizontal period to supply a video signal, and writing the video signal to the selected one row of pixels in a dot-sequential manner An active matrix display device comprising: a first precharge signal of a black level and a second precharge signal of a gray level prior to the supply of the video signal to the selected signal line. An active matrix display device, comprising a precharge circuit for supplying chronologically.
【請求項2】 前記プリチャージ回路は第1プリチャー
ジ回路および第2プリチャージ回路を有し、 該第1プリチャージ回路および第2プリチャージ回路は
それぞれ前記信号線を選択して前記第1プリチャージ信
号および第2プリチャージ信号を供給することを特徴と
する請求項1記載のアクティブマトリクス表示装置。
2. The precharge circuit includes a first precharge circuit and a second precharge circuit, and each of the first precharge circuit and the second precharge circuit selects the signal line to perform the first precharge circuit. 2. The active matrix display device according to claim 1, wherein a charge signal and a second precharge signal are supplied.
【請求項3】 前記第1プリチャージ信号は前記映像信
号の最大振幅より大きな黒レベルの信号であることを特
徴とする請求項1記載のアクティブマトリクス表示装
置。
3. The active matrix display device according to claim 1, wherein the first precharge signal is a signal having a black level larger than a maximum amplitude of the video signal.
【請求項4】 前記第1プリチャージ回路、第2プリチ
ャージ回路および水平走査回路は、それぞれ各信号線の
端部にスイッチング素子を設け、該スイッチング素子を
開閉することにより前記信号線に前記第1プリチャージ
信号、第2プリチャージ信号および映像信号を時系列に
供給することを特徴とする請求項1記載のアクティブマ
トリクス表示装置。
4. The first precharge circuit, the second precharge circuit, and the horizontal scanning circuit each include a switching element provided at an end of each signal line, and the switching element is opened and closed. 2. The active matrix display device according to claim 1, wherein the first precharge signal, the second precharge signal, and the video signal are supplied in time series.
【請求項5】 前記一水平期間毎に前記第1プリチャー
ジ信号、第2プリチャージ信号および映像信号を反転さ
せることを特徴とする請求項1記載のアクティブマトリ
クス表示装置。
5. The active matrix display device according to claim 1, wherein the first precharge signal, the second precharge signal, and the video signal are inverted every one horizontal period.
【請求項6】 行状のゲート線と、列状の信号線と、該
ゲート線および該信号線の交差部に配された画素と、各
ゲート線を順次走査し、一水平期間毎に一行分の画素を
選択する垂直走査回路と、前記一水平期間内で各信号線
を順次選択して映像信号をサンプリングし、前記選択さ
れた一行分の画素に点順次で前記映像信号を書き込む水
平走査回路とを備えたアクティブマトリクス表示装置の
駆動方法において、 前記映像信号のサンプリングに先行して前記信号線を選
択し、 該選択された信号線に黒レベルの第1プリチャージ信号
を供給し、 該第1プリチャージ信号を供給した後、灰レベルの第2
プリチャージ信号を前記信号線に供給することを特徴と
するアクティブマトリクス表示装置の駆動方法。
6. A row-shaped gate line, a column-shaped signal line, a pixel disposed at an intersection of the gate line and the signal line, and each gate line are sequentially scanned, and one row is scanned every one horizontal period. A vertical scanning circuit for selecting pixels, and a horizontal scanning circuit for sequentially selecting each signal line within the one horizontal period, sampling a video signal, and writing the video signal dot-sequentially to the selected one row of pixels. A method for driving an active matrix display device, comprising: selecting the signal line prior to the sampling of the video signal; supplying a first precharge signal of a black level to the selected signal line; After supplying one precharge signal, the second
A method for driving an active matrix display device, wherein a precharge signal is supplied to the signal line.
JP29834196A 1996-11-11 1996-11-11 Active matrix display device and driving method thereof Expired - Fee Related JP3633151B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29834196A JP3633151B2 (en) 1996-11-11 1996-11-11 Active matrix display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29834196A JP3633151B2 (en) 1996-11-11 1996-11-11 Active matrix display device and driving method thereof

Publications (2)

Publication Number Publication Date
JPH10143113A true JPH10143113A (en) 1998-05-29
JP3633151B2 JP3633151B2 (en) 2005-03-30

Family

ID=17858425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29834196A Expired - Fee Related JP3633151B2 (en) 1996-11-11 1996-11-11 Active matrix display device and driving method thereof

Country Status (1)

Country Link
JP (1) JP3633151B2 (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1037193A3 (en) * 1999-03-16 2001-08-01 Sony Corporation Liquid crystal display apparatus, its driving method and liquid crystal display system
JP2001356740A (en) * 2000-06-14 2001-12-26 Sony Corp Display device and driving method thereof
JP2002221930A (en) * 2000-12-16 2002-08-09 Samsung Electronics Co Ltd Flat panel display
JP2005148304A (en) * 2003-11-13 2005-06-09 Seiko Epson Corp Electro-optical device driving method, electro-optical device, and electronic apparatus
JP2006259224A (en) * 2005-03-17 2006-09-28 Sony Corp Active matrix display device
US7119778B2 (en) 2001-10-17 2006-10-10 Sony Corporation Display apparatus
JP2006308712A (en) * 2005-04-27 2006-11-09 Sony Corp Display device and display device precharge method
CN100377197C (en) * 2003-07-18 2008-03-26 精工爱普生株式会社 Display driver, display device and driving method
CN100403390C (en) * 2003-07-18 2008-07-16 精工爱普生株式会社 Display driver, display device and driving method
US9292193B2 (en) 2012-03-06 2016-03-22 Japan Display Inc. Display device, display driving method, and electronic apparatus
WO2016179868A1 (en) * 2015-05-14 2016-11-17 深圳市华星光电技术有限公司 Drive circuit and drive method for liquid crystal display panel
US9570006B2 (en) 2014-04-28 2017-02-14 Samsung Display Co., Ltd. Organic light-emitting display device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512505B1 (en) 1999-03-16 2003-01-28 Sony Corporation Liquid crystal display apparatus, its driving method and liquid crystal display system
EP1037193A3 (en) * 1999-03-16 2001-08-01 Sony Corporation Liquid crystal display apparatus, its driving method and liquid crystal display system
US7126574B2 (en) 1999-03-16 2006-10-24 Sony Corporation Liquid crystal display apparatus, its driving method and liquid crystal display system
KR100751958B1 (en) 1999-03-16 2007-08-24 소니 가부시끼 가이샤 Liquid crystal display device, its driving method and liquid crystal display system
KR100768116B1 (en) * 1999-03-16 2007-10-17 소니 가부시끼 가이샤 Liquid crystal display device and driving method for the same
JP2001356740A (en) * 2000-06-14 2001-12-26 Sony Corp Display device and driving method thereof
JP2002221930A (en) * 2000-12-16 2002-08-09 Samsung Electronics Co Ltd Flat panel display
US7119778B2 (en) 2001-10-17 2006-10-10 Sony Corporation Display apparatus
CN100377197C (en) * 2003-07-18 2008-03-26 精工爱普生株式会社 Display driver, display device and driving method
US7463229B2 (en) 2003-07-18 2008-12-09 Seiko Epson Corporation Display driver, display device, and drive method
CN100403390C (en) * 2003-07-18 2008-07-16 精工爱普生株式会社 Display driver, display device and driving method
JP2005148304A (en) * 2003-11-13 2005-06-09 Seiko Epson Corp Electro-optical device driving method, electro-optical device, and electronic apparatus
JP2006259224A (en) * 2005-03-17 2006-09-28 Sony Corp Active matrix display device
JP2006308712A (en) * 2005-04-27 2006-11-09 Sony Corp Display device and display device precharge method
US9292193B2 (en) 2012-03-06 2016-03-22 Japan Display Inc. Display device, display driving method, and electronic apparatus
US9570006B2 (en) 2014-04-28 2017-02-14 Samsung Display Co., Ltd. Organic light-emitting display device
WO2016179868A1 (en) * 2015-05-14 2016-11-17 深圳市华星光电技术有限公司 Drive circuit and drive method for liquid crystal display panel

Also Published As

Publication number Publication date
JP3633151B2 (en) 2005-03-30

Similar Documents

Publication Publication Date Title
KR100428698B1 (en) Active Matrix Display
JP3451717B2 (en) Active matrix display device and driving method thereof
US6744417B2 (en) Display device and method for driving the same
JP3482683B2 (en) Active matrix display device and driving method thereof
US6356253B2 (en) Active-matrix display device and method for driving the display device to reduce cross talk
JP3870933B2 (en) Display device and driving method thereof
US7119778B2 (en) Display apparatus
US20070132698A1 (en) Display apparatus
US20020044127A1 (en) Display apparatus and driving method therefor
US20080106534A1 (en) Display apparatus
JP3633151B2 (en) Active matrix display device and driving method thereof
JP3055620B2 (en) Liquid crystal display device and driving method thereof
JP3666147B2 (en) Active matrix display device
JP3341530B2 (en) Active matrix display device
JP3666161B2 (en) Active matrix display device
JPH0950263A (en) Active matrix display device and driving method thereof
JP3666148B2 (en) Active matrix display device and driving method thereof
KR20030064466A (en) Active matrix display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees