JPH10143123A

JPH10143123A - 表示制御装置及びその方法

Info

Publication number: JPH10143123A
Application number: JP31691296A
Authority: JP
Inventors: Hideo Sugano; 英雄菅野
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-11-14
Filing date: 1996-11-14
Publication date: 1998-05-29

Abstract

(57)【要約】【課題】低フレームレートの強誘電性液晶ディスプレ
イにおいても確実な画像変化検知と最適部分書き換え制
御とを行うことにより、スムーズな動画表示を可能とし
た表示端末装置及び表示端末装置における走査制御方法
を提供する。【解決手段】表示端末装置のディスプレイインタフェ
ース３１１は、線や文字等の画像イベントの検知と画像
変化アドレスの検知とに基づく画像コードを発生する画
像変化検知部８０２と、画像データを画像処理して疑似
中間調画像データを発生する画像処理部８０３と、画像
コードに基づき疑似中間調画像データの走査制御を行う
走査制御部８０４と、ディスプレイ３１４の通信制御を
行うディスプレイ通信制御部８０５と、画像変化に対し
て画像イベント、画像変化領域、ディスプレイ表示速度
に応じて走査制御を行うＣＰＵ８０１とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示制御装置及び
その方法に係り、更に詳しくは、ディスプレイ固有の走
査方式に対応可能とする場合に好適な表示制御装置及び
その方法に関する。

【０００２】

【従来の技術】従来より、表示端末装置のディスプレイ
としては、ＣＲＴディスプレイが一般的に使用されてい
る。一方、ＣＲＴディスプレイと比較して低消費電力、
省スペース等の特徴を有する液晶ディスプレイ、プラズ
マディスプレイ、ＥＬ（Ｅlectronic Ｌuminescence）
ディスプレイ等のフラットディスプレイが実用化されて
きている。ＣＲＴディスプレイを含めたこれらのディス
プレイは、特にコンピュータ用ディスプレイとして大画
面化、高精細化、高品位化が推進されるに伴い、駆動条
件が厳しくなってきている。例えば、動画スムージング
のためのノンインタレース走査や、これに伴うクリッカ
レスのための高速フレームレートや、自然画表示のため
の高品位階調表示等である。

【０００３】上述したようなディスプレイ性能進化の傾
向に伴い、各種ディスプレイはそれぞれの特性に応じて
これに対応してきている。例えば、画素の透過量または
輝度を保存する特性、いわゆるメモリ性を有するディス
プレイとして、強誘電性液晶ディスプレイやプラズマデ
ィスプレイがある。特に、強誘電性液晶ディスプレイに
ついては、そのメモリ性を利用して固有の制御方法がこ
れまでに提案されている。１つは、画像が変化したとこ
ろだけを書き換える部分書き込み駆動であり、２つ目
は、低フレームレートにおいてもフリッカレスにするた
めにｎフィールド／フレームとするｎ本インタレース駆
動（ｎ＝２、３、４・・・）である。更に、２値または
多くとも１６値程度の強誘電性液晶ディスプレイの階調
性能に対し、２５６値のフル階調表示を行うために、面
積階調原理を利用した画像処理による疑似中間調表示制
御が提案されている。

【０００４】上述した強誘電性液晶ディスプレイを駆動
・制御する手段として、これまでに下記のような種々の
提案がなされている。これを具体的に説明する。

【０００５】（１）アナログビデオインタフェースシス
テムアナログビデオインタフェースシステムは、アナログビ
デオ信号をデジタルビデオデータに変換し、画像変化検
知と画像処理を行うシステムである。図２１はアナログ
ビデオインタフェースシステムの構成を示すブロック図
である。アナログビデオインタフェースシステム２０１
は、ホストコンピュータ１０１と、ビデオデジタイザ１
０４と、ガンマ補正部１０５と、画像処理部１０６と、
走査制御部１０７と、ディスプレイ通信制御部１０８
と、ＣＰＵ１０９と、画像変化検知部１１０と、ＣＰＵ
バス１１１とを備えており、ホストコンピュータ１０１
とディスプレイ１０３との間に接続されている。

【０００６】ホストコンピュータ１０１は、ＣＲＴ用ア
ナログビデオ信号をアナログビデオインタフェースシス
テム１０２へ出力する。ビデオデジタイザ１０４は、ビ
デオアンプ、同期分離、ＰＬＬ（位相同期ループシステ
ム）、Ａ／Ｄコンバータから構成されており、アナログ
ビデオ信号に同期したドットクロックを再生し、これを
Ａ／Ｄコンバータのサンプリングクロックにしてデジタ
ル画像データを発生する。ガンマ補正部１０５は、高速
メモリで構成されており、ディスプレイ１０３の色調に
対し疑似中間調の色調が近似されるように、ガンマ特性
（輝度信号ｖｓ表示面積輝度）を補正したデジタル画像
データをルックアップテーブル方式で発生する。

【０００７】画像処理部１０６は、入力データに対しデ
マルチプレクスしてデータレートを落とすデマルチプレ
クサと、デジタル画像データの雑音データ成分を処理す
るノイズ処理と、強誘電性液晶ディスプレイ上表現でき
ない色空間が含まれるアナログビデオ信号の色空間に対
し当該ディスプレイに合わせるための色空間クリップ
と、誤差拡散法による２値化画像データを発生する２値
化演算ハークトーナーから構成されており、多値デジタ
ル画像データから２値化画像データである疑似中間調画
像データを発生する。画像変化検知部１１０は、画像の
変化量と変化アドレスを検知し、また画像事象を簡易的
に判断して、画像コード（シグネチャ）を発生する動き
検知と、画像コード（シグネチャ）をフレーム分格納す
るシグネチャストアＲＡＭとから構成されており、部分
書き込み駆動やリフレッシュ駆動等、走査制御モードを
判断するための画像コードを発生する。

【０００８】走査制御部１０７は、２値化画像データの
ライトモードフレムメモリと、リードモードフレムメモ
リとを備えており、ライトモードフレムメモリに対し更
新した２値化画像データを書き込む制御部と、ラインフ
ォーマッタからの選択走査アドレスに準じてリードモー
ドフレムメモリから選択走査アドレスの２値化画像デー
タをアクセス制御するフレームストアコントローラと、
画像変化検知部１１０からの画像コードとＣＰＵ１０９
からの走査制御モード命令とに基づき選択走査ラインを
決定し、実際の走査アドレスを発生するラインディスパ
ッチャと、ラインディスパッチャからの選択走査アドレ
スとフレームストアコントローラを介してアクセスした
選択走査アドレスに対応する画像データをディスプレイ
通信に準じたデータフォーマット化するラインフォーマ
ッタとからなり、２値化フレームメモリ制御と、選択走
査アドレス発生と、データフォーマット化を行う。

【０００９】ディスプレイ通信制御部１０８は、画像デ
ータや制御モードデータ等と送受するための予め定めら
れた通信プロトコルに準じて動作するディスプレイＩ／
Ｏポートである。ＣＰＵ１０９は、上記各部に対してパ
ラメータ設定・変更や画像コードに基づく走査制御モー
ド判断・命令やディスプレイ１０３の通信プロトコル制
御等、アナログビデオインタフェースシステム１０２の
全体制御を行う。

【００１０】（２）デジタル画像データインタフェース
システムデジタル画像データインタフェースシステムは、一般に
ホストＣＰＵに制御されて描画データを発生するグラフ
ィックコントローラのデジタル画像データを入力して、
画像変化検知と画像処理を行うシステムである。図２２
はデジタル画像データインタフェースシステムの構成を
示すブロック図である。デジタル画像データインタフェ
ースシステム２０１は、ＢＩＯＳ（Ｂasic Ｉnput Ｏut
put Ｓystem）２０３と、グラフィックコントローラ２
０４と、ガンマ補正部２０５と、画像処理部２０６と、
走査制御部２０７と、ディスプレイ通信制御部２０８
と、ＶＲＡＭ（Ｖideo Ｒandam Ａccess Ｍemory）２０
９と、画像変化検知部２１０と、ＣＰＵ２１１とを備え
ており、ホストバス２１２とディスプレイ２０２との間
に接続されている。

【００１１】グラフィックコントローラ２０４は、ホス
トＣＰＵバスインタフェースと描画演算部とＶＲＡＭコ
ントローラとからなり、ホストＣＰＵからの描画命令に
基づきビットマップ画像データを発生し、ＶＲＡＭ２０
９をアクセスする。ＶＲＡＭ２０９は、グラフィックコ
ントローラ２０４で発生した画像データを格納する。Ｂ
ＩＯＳ２０３は、ＲＯＭで構成されており、グラフィッ
クコントローラ２０４の描画動作に依存するハードウエ
ア制御情報が格納される。ガンマ補正部２０５は、メモ
リで構成されており、ディスプレイ２０２の色調に対し
疑似中間調の色調が近似されるようにガンマ特性を補正
した画像データをルックアップテーブル方式で発生す
る。

【００１２】画像処理部２０６は、表現できない色空間
が含まれる画像データの色空間に対して当該ディスプレ
イに合わせるための色空間フリップと、誤差拡散法によ
る２値化画像データを発生する２値化演算ハーフトーナ
ーとから構成されており、多値画像データから２値化画
像データである疑似中間調画像データを発生する。画像
変化検知部２１０は、グラフィックコントローラ２０４
がＶＲＡＭ２０９へのライトモードアクセスを検知し
て、画像変化走査アドレスを発生するＶＲＡＭアクセス
検知部と、グラフィックコントローラ２０４の表示モー
ド（解像度やカーソルやテキスト／グラフィックモー
ド）を検知する表示モードモニタとからなり、画像変化
走査アドレスと表示モードをＣＰＵ２１１へ伝える。

【００１３】走査制御部２０７は、ＣＰＵ２１１により
判断した選択走査箇所に基づき、グラフィックコントロ
ーラ２０４に対し選択走査アドレスの画像データを要求
し、選択走査アドレス発生部と、これに対応する２値化
画像データを格納するラインメモリと、ディスプレイ通
信に準じたデータフォーマット化を行うラインフォーマ
ッタとからなり、選択走査アドレス発生とラインメモリ
制御とラインフォーマット化を行う。ディスプレイ通信
制御部２０８は、画像データや制御モードデータ等を送
受するための予め定められた通信プロトコルに準じて動
作するディスプレイＩ／Ｏポートである。ＣＰＵ２１１
は、上記各部に対してパラメータ設定・変更や画像変化
走査アドレスと表示モードに基づく走査制御モード判断
・命令やディスプレイ２０２との通信プロトコル制御
等、デジタル画像データインタフェースシステムの全体
制御を行う。

【００１４】上記図２１に示したアナログビデオインタ
フェースシステム、上記図２２に示したデジタル画像デ
ータインタフェースシステムは、それぞれの入力画像信
号の形態に適合させて、固有の画像変化検知と処理を行
い、疑似中間調画像データを発生している。

【００１５】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術においては下記のような問題があった。即
ち、上記図２１に示した従来のアナログビデオインタフ
ェースシステムにおいては、画像変化検知部１１０では
雑音実効値を有するＡ／Ｄ変換された画像データをフレ
ーム間で比較するため、完全な画像変化検知が困難であ
った。この場合、雑音実効値とは、毎フレーム同じアナ
ログビデオ信号（静止画を指す）を入力してＡ／Ｄ変換
しても、アナログビデオ伝送系でのノイズやＡ／Ｄ変換
伝送系でのノイズのために、Ａ／Ｄ変換データが或る正
規分布をもってバラツク大きさを示すものであり、例え
ば２５６レベル（８ｂｉｔ分解能）アナログビデオ信号
に対し８ｂｉｔ分解能Ａ／Ｄコンバータを用いた伝送系
での雑音実効値が３δ＝±２ＬＳＢ以下であった場合、
信頼できる画像変化検知のしきい値は±２ＬＳＢ以上と
しなければならない。即ち、±２ＬＳＢ以下の微妙な画
像変化には対応できないことになってしまう。

【００１６】上記のような不具合に対し、上記図２１に
示した従来のアナログビデオインタフェースシステムに
おいては、フレーム間の画素毎の単純比較は行わずに、
複数の画素をブロック化し平均変化量を算出して対ノイ
ズ精度を向上させたり、また検知ミスをキャンセルする
ために数秒に１回程度で強制画面更新させたりしている
が、正確な画像変化検知という点で限界があった。ま
た、画像の動き速度に関わらず、単純に画像の変化量と
変化アドレスを検知するだけであるため、例えば動画表
示中のウインドウでのマウスを高速移動させた時に、飛
び飛び状のマウス軌跡に見えてしまうという不具合があ
った。

【００１７】また、上記図２２に示した従来のデジタル
画像データインタフェースシステムにおいては、画像変
化検知部２１０ではＶＲＡＭアクセスを直接モニタする
ため、画像変化を完全に検知することはできるが、反
面、上記従来のアナログビデオインタフェースシステム
と同様に、単純に変化量と変化アドレスを検知するだけ
であるため、同様に、例えば動画表示中のウインドウで
のマウスを高速移動させた時に、飛び飛び状のマウス軌
跡に見えてしまうという不具合があった。

【００１８】本発明は、上述した点に鑑みなされたもの
であり、低フレームレートのディスプレイにおいても確
実な画像変化検知と最適部分書き換え制御とを行うこと
により、スムーズな動画表示を可能とした表示制御装置
及びその方法を提供することを目的とする。

【００１９】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、画像情報を入力する入力手段
と、前記画像情報から線や文字等の画像イベントの検知
と画像変化アドレスの検知とに基づく画像コードを発生
する画像変化検知手段と、前記画像情報に係る画像デー
タの走査制御を画像変化に対して画像イベント、画像変
化領域、ディスプレイ表示速度に応じて行う走査制御手
段とを具備することを特徴とする。

【００２０】上記目的を達成するため、請求項２の発明
は、請求項１において、前記走査制御手段は、予め設定
された走査アルゴリズムに基づき、画像変化に対してコ
ード化された画像イベント情報、その描画アドレス情
報、ディスプレイフレームレート情報または走査レート
情報から部分走査の優先順位とインタレース／ノンイン
タレース何れかの走査方式を決定して部分走査順番と走
査方式を制御する走査オーダニング部と、コード化され
た描画アドレス情報に基づき前記ディスプレイに対応す
る実際の走査アドレスを発生する走査アドレス発生部
と、１走査毎の画像データ要求に応じて走査アドレスに
対応する画像データを読み出して要求信号を発生する画
像データアクセス部とを具備することを特徴とする。

【００２１】上記目的を達成するため、請求項３の発明
は、請求項２において、前記走査オーダニング部による
部分走査順番と走査方式の制御は、ディスプレイフレー
ムレート情報または走査レート情報に基づき所定のフィ
ールドレート以上となるノンインタレース最大走査数を
定めると共に、画像イベントの種類と描画アドレスの走
査領域に応じて優先順位１とする部分ノンインタレース
走査、または優先順位２とする部分ノンインタレース走
査、または優先順位３とする部分インタレース走査、ま
たは優先順位４とする全面インタレース走査を行うもの
であることを特徴とする。

【００２２】上記目的を達成するため、請求項４の発明
は、請求項２において、前記描画アドレス情報は、それ
ぞれの画像イベントに係わるアドレス情報であると共
に、前記ディスプレイの描画画面上の行アドレス成分と
列アドレス成分とからなることを特徴とする。

【００２３】上記目的を達成するため、請求項５の発明
は、請求項３において、優先順位１とする画像イベント
の種類は、マウス等のポインティングデバイスとし、優
先順位２とする画像イベントの種類は、前記ノンインタ
レース最大走査数以下とし、優先順位３とする画像イベ
ントの種類は、前記ノンインタレース最大走査数超過と
し、優先順位４とする画像イベントの種類は、前記ディ
スプレイに描画が発生しない場合の静止画状態とするこ
とを特徴とする。

【００２４】上記目的を達成するため、請求項６の発明
は、請求項１乃至５において、前記画像情報は、コンピ
ュータ等の外部機器からネットワークを介して入力され
たことを特徴とする。

【００２５】上記目的を達成するため、請求項７の発明
は、画像情報を入力する入力ステップと、前記画像情報
から線や文字等の画像イベントの検知と画像変化アドレ
スの検知とに基づく画像コードを発生する画像変化検知
ステップと、前記画像情報に係る画像データの走査制御
を画像変化に対して画像イベント、画像変化領域、ディ
スプレイ表示速度に応じて行う走査制御ステップとを有
することを特徴とする。

【００２６】上記目的を達成するため、請求項８の発明
は、走査処理により画像データを表示する表示手段のた
めの表示制御装置であって、画像情報を入力する入力手
段と、前記画像情報から線や文字等の画像イベントの種
類を検出する検出手段と、前記検出手段の検出結果に応
じて前記画像情報に係る画像データの走査処理を制御す
る制御手段とを有することを特徴とする。

【００２７】上記目的を達成するため、請求項９の発明
は、請求項８において、前記検出手段は更に入力された
画像情報から前の画像と変化があった画像変化領域を検
出することを特徴とする。

【００２８】上記目的を達成するため、請求項１０の発
明は、請求項９において、前記制御手段は前記検出手段
によって検出された前記画像変化領域を部分的に書換え
る部分走査処理を行うように制御することを特徴とす
る。

【００２９】上記目的を達成するため、請求項１１の発
明は、請求項１０において、前記制御手段は前記検出手
段の検出結果に応じて部分走査の優先順位を設定するこ
とを特徴とする。

【００３０】上記目的を達成するため、請求項１２の発
明は、請求項８乃至１１において、前記表示制御装置は
更に前記表示手段の表示速度情報を入力する表示速度情
報入力手段を有し、前記制御手段は前記表示速度情報に
応じて前記画像情報の画像データの走査処理を制御する
ことを特徴とする。

【００３１】上記目的を達成するため、請求項１３の発
明は、請求項８乃至１２において、前記制御手段は前記
検出手段によりインタレース走査とノンインタレース走
査とを切換えることを特徴とする。

【００３２】上記目的を達成するため、請求項１４の発
明は、請求項８乃至１３において、前記表示手段はメモ
リ性を有する表示素子を用いていることを特徴とする。

【００３３】上記目的を達成するため、請求項１５の発
明は、請求項１４において、前記表示手段は強誘電性液
晶を用いていることを特徴とする。

【００３４】上記目的を達成するため、請求項１６の発
明は、走査処理により画像データを表示する表示手段の
ための表示制御方法であって、画像情報を入力する入力
ステップと、前記画像情報から線や文字等の画像イベン
トの種類を検出する検出ステップと、前記検出ステップ
の検出結果に応じて前記画像情報に係る画像データの走
査処理を制御する制御ステップとを有することを特徴と
する。

【００３５】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。

【００３６】本実施の形態に係るクライアント・サーバ
型表示端末装置（以下、ディスプレイサーバと称する）
の各部の構成を動作と共に図１乃至図１４に基づき説明
する。特に、本実施の形態では、ディスプレイサーバが
適用できるＸウインドウシステム（ＭＩＴとＤＥＣ社が
共同開発した一般に標準とされているＵＮＩＸ上で動く
ウインドウシステム）を例に上げて説明するものとす
る。

【００３７】ディスプレイサーバは、ＬＡＮ（Ｌocal
Ａrea Ｎetwork）３０１に接続されたＬＡＮインタフェ
ース３０２と、セットアップメモリ３０３と、フォント
メモリ３０４と、シリアル通信インタフェース（Ｉ／
Ｆ）３０５と、マウス３０６と、キーボード３０７と、
サーバメモリ３０８と、ラスタライズ３０９と、フレー
ムバッファ３１０と、ディスプレイインタフェース（Ｉ
／Ｆ）３１１と、ＣＰＵ３１２と、システムバス３１３
と、ディスプレイ３１４と、メインメモリ３１５と、拡
張スロット３１６とを備える構成となっている。

【００３８】上記各部の構成を詳述すると、ＬＡＮ３０
１は、ホストコンピュータや他の端末装置（図示略）が
接続されているローカルエリアネットワークである。デ
ィスプレイサーバは、ＬＡＮ３０１にＬＡＮインタフェ
ース３０２を介して接続されており、ホストコンピュー
タと通信を行う。ＬＡＮインタフェース３０２は、ＬＡ
Ｎ３０１に対して予め定められた電気仕様（信号レベル
やスピード）に基づきディスプレイサーバに対するデー
タの入出力を行うＩ／Ｏポートである。

【００３９】セットアップメモリ３０３は、システムバ
ス３１３に接続され、起動時と終了時の処理プログラム
を格納したメモリであり、ＲＯＭで構成されている。起
動時においては、起動時処理プログラムにより、マウス
３０６やキーボード３０７等の周辺装置の設定、ＬＡＮ
インタフェース３０２の設定、起動時画面（ディスプレ
イ３１４）の表示等、システム環境設定が行われる。ま
た、終了時においては、終了時処理プログラムにより、
ＬＡＮ３０１からのディスプレイサーバの切り離し、各
機能部のデータ退避等、システムシャットダウン処理が
行われる。

【００４０】フォントメモリ３０４は、システムバス３
１３に接続され、文字フォントデータを格納するメモリ
であり、ＲＯＭで構成されている。シリアル通信インタ
フェース（Ｉ／Ｆ）３０５は、周辺装置とのシリアル通
信を行うインタフェースであり、図示例ではマウス３０
６やキーボード３０７とのインタフェースとなる。

【００４１】サーバメモリ３０８は、システムバス３１
３に接続され、メインメモリ３１５の一部として機能す
るものであるが、図示例では説明上、メインメモリ３１
５とは別な構成としている。サーバメモリ３０８は、ホ
ストコンピュータで実行されるアプリケーション（以
下、クライアントと称する）から送られるメッセージ
（以下、リクエストと称する）を解釈し、ディスプレイ
サーバのハードウエアに依存する処理、いわゆる図形表
示やウインドウ処理やマウス３０６・キーボード３０７
等の入力処理と、逆にマウス３０６・キーボード３０７
等のメッセージ（以下、イベントと称する）をクライア
ントへ伝える処理と、クライアントとディスプレイサー
バ間でのリクエストとイベントの通信手順である通信プ
ロトコル制御とを行う機能を有する。

【００４２】このサーバを起動時のシステム環境設定に
おいて、ＬＡＮ３０１上のホストコンピュータからダウ
ンロードしてサーバメモリ３０８に格納する。このサー
バは、図２に示す如く２つの要素から構成されており、
一方の要素はディスプレイサーバのハードウエアに依存
しない部分のデバイスインディペンデント４０１であ
り、他方の要素は直接ディスプレイサーバのハードウエ
アに依存する部分のデバイスディペンデント４０２であ
る。

【００４３】ディスプレイサーバ固有のハードウエアや
制御を意識していないクライアントに対し、例えばリク
エスト処理を行う時は、デバイスインディペンデント４
０１でリクエストを解釈し、これを受けてデバイスディ
ペンデント４０２で実際のハードウエアで実行できるよ
うに処理する。逆に、イベント処理を行う時は、実際の
ハードウエアでの実行をデバイスディペンデント４０２
で解釈し、これを受けてデバイスインディペンデント４
０１でクライアントが認識できるように処理する。

【００４４】上記リクエストやイベントのサーバ処理
は、デバイスディペンデント４０２を介してＣＰＵ３１
２で実行される。本実施の形態では、サーバとして上述
したＸウインドウシステム用のサーバであるＸサーバを
移植している。

【００４５】ここで、クライアントとサーバ間のデータ
の送受を上述した通信プロトコルの動作に基づき説明す
る。クライアントからのリクエストをサーバへ伝えた
り、ディスプレイサーバのキーボード３０７やマウス３
０６からのイベントをサーバからクライアントへ通知す
る時、予め決められた通信プロトコルに準じて送受を行
う上で、その情報は、ヘッダと可変量のパラメータで構
成された可変長パケットデータとなって送られる。本実
施の形態では、Ｘウインドウシステム用の通信プロトコ
ルであるＸプロトコルに準じたもので、例えば４ｂｙｔ
ｅのヘッダを含むストリーム形式の可変長パケットデー
タである。

【００４６】パケットデータは、図３に示す如く、機能
コード５０１と、データバイト５０２と、リクエスト数
５０３と、パラメータ５０４とから構成されている。機
能コード５０１は、クライアントが使用できる最もロー
レベルなインタフェースの関数コードであり、例えば１
ｂｙｔｅに設定されている。データバイト５０２は、前
記関数コードによって使用されるデータであり、例えば
１ｂｙｔｅに設定されている。リクエスト数５０３は、
前記関数コードの引数の数であり、例えば２ｂｙｔｅに
設定されている。パラメータ５０４は、前記関数コード
に引き渡されるデータであり、可変長ｂｙｔｅである。

【００４７】ここで、クライアントを実行した時のホス
トコンピュータ（クライアント）とディスプレイサーバ
（サーバ）との間におけるデータ送受について説明する
と、先ず始めに、クライアントとサーバの通信リンクを
行うためのイベントがサーバからクライアントへ送られ
る。→クライアントはサーバへウインドウ作成のリクエ
ストを送る。→クライアントから図形や文字等の描画に
関するリクエストがサーバへ送られる。→サーバにおけ
るイベント発生時はイベント情報をクライアントへ送
る。→クライアントを終了する時はクライアントから通
信リンクを解除するリクエストを出し、サーバはこれを
受け取って処理終了時点で通信リンクが解除される。

【００４８】上記のようにクライアント／サーバ間の画
像情報やキーボード・マウス情報は、コード化されたデ
ータパケットで通信プロトコルに基づき通信され、ディ
スプレイサーバにおいては、サーバプログラムに基づき
ＣＰＵ３１２によりサーバ処理（リクエスト、イベント
の処理）が行われる。画像情報に係わるサーバ処理の描
画演算データは、ＣＰＵ３１２とラスタライズ３０９と
の間で送受される。描画演算データは、図４に示す如
く、画像イベント（線、文字、色、ウインドウ、ビット
マップイメージ・・・その他）６０３及びその描画アド
レス６０４からなる画像コード６０１と、表示画像デー
タに展開したビットアドレス６０５及びビットデータ６
０６からなるピクセル（画素）データ６０２とから構成
されており、画像コードをヘッダにしたピクセルデータ
とのセットデータである。

【００４９】ラスタライズ３０９は、図５に示す如く、
入出力制御部７０１と、フレームバッファ制御部７０２
とから構成されている。入出力制御部７０１は、描画演
算データを画像コード６０１とピクセルデータ６０２と
に振り分けて、それぞれディスプレイインタフェース３
１１とフレームバッファ制御部７０２とに分配する。ま
た、入出力制御部７０１は、ＣＰＵ３１２がフレームバ
ッファ３１０のピクセルデータ６０２を参照する時は、
フレームバッファ制御部７０２を介してピクセルデータ
６０２をリードするように出力制御する。

【００５０】フレームバッファ制御部７０２は、ピクセ
ルデータ６０２を受け取り、ビットアドレス６０５とビ
ットデータ６０６とに基づき、表示画面に対応するビッ
トマップデータとなるようにフレームバッファ３１０へ
の書き込みと、指定ビットアドレスに準じたフレームバ
ッファ３１０からのビットデータの読み出しと、フレー
ムバッファ３１０からディスプレイインタフェース３１
１へラスタ走査的にビットマップデータの転送とを行
う。

【００５１】フレームバッファ３１０は、ラスタライズ
３０９を介してピクセルデータを１フレーム分格納する
メモリであり、ラスタライズ３０９からリード／ライト
制御される機能と、ディスプレイインタフェース３１１
へラスタ走査的にビットマップデータを転送する機能と
を有する。本実施の形態では、例えば１２８０×１０２
４ピクセルのＲプレーン、Ｇプレーン、Ｂプレーンを備
えており、ビットデータ８ｂｉｔ深さの構成となってい
る。

【００５２】ディスプレイインタフェース３１１は、デ
ィスプレイ３１４固有の駆動方法である部分書き換え制
御や疑似中間調表示やデータ通信を行うためのインタフ
ェースであり、画像変化検知機能と画像処理機能と走査
制御機能とディスプレイ通信機能とを有する。ディスプ
レイインタフェース３１１の詳細構成は、図６に示す如
く、ＣＰＵ８０１と、画像変化検知部８０２と、画像処
理部８０３と、走査制御部８０４と、ディスプレイ通信
制御部８０５と、ローカルＣＰＵバス８０６とを備えて
いる。

【００５３】上記各部の機能を詳述すると、画像変化検
知部８０２は、ラスタライズ３０９を介して画像コード
６０１を入力し、その時点における表示画面上に表示し
ている状態に相当する量の画像コード６０１をストアす
る。ストアされた画像コード群は画像処理部８０３と走
査制御部８０４とから参照される。画像コード群の更新
はフレームバッファ３１０のピクセルデータ更新と完全
に同期する動作である。

【００５４】画像処理部８０３は、フレームバッファ３
１０から描画画像データをラスタ走査的に入力し、画像
処理を行って疑似中間調画像データを発生する。当該画
像処理は、画像処理方式や演算パラメータを複数備えて
おり、画像検知部８０２からの描画アドレス６０４と画
像イベント６０３とに基づき、画像に応じて選択的演算
を行う。

【００５５】走査制御部８０４は、複数の部分走査方式
や全面走査方式を備えており、画像変化検知部８０２の
描画アドレス６０４と画像イベント６０３とに基づき、
画像変化に応じて選択的部分走査や全面リフレッシュの
走査制御を行う。

【００５６】ディスプレイ通信制御部８０５は、ディス
プレイ３１４とのインタフェースを備えており、予め定
められたディスプレイ通信プロトコルに準じてディスプ
レイ３１４と通信を行うインタフェースであり、動作モ
ードデータ（解像度、色数、表示スピード、通信方式、
ディスプレイ状態モニタ等）を受信したり、画像デー
タ、走査アドレスデータのデータフォーマット化を行っ
たり、ディスプレイ３１４との通信制御を行う。

【００５７】ＣＰＵ８０１は、ディスプレイインタフェ
ース３１１内のローカルＣＰＵバス８０６を介して前記
各部の制御を行うと共に、システムバス３１３と接続さ
れてＣＰＵ３１２と通信を行う。

【００５８】ディスプレイインタフェース３１１の構成
及び動作を図７に基づき更に詳細に説明する。画像変化
検知部８０２は、画像コードバッファ制御部９０１と、
画像コードバッファ９０２とから構成されている。ま
た、画像処理部８０３は、中間調プロセッシングモード
制御部９０３と、中間調プロセッサ９０４と、ハーフト
ーニングフレームバッファ制御部９０５と、ハーフトー
ニングフレームバッファ９０６とから構成されている。
また、走査制御部８０４は、ハーフトーニングピクセル
データアクセス部９０７と、走査アドレス発生部９０８
と、走査オーダニング部９０９とから構成されている。
また、ディスプレイ通信制御部８０５は、データフォー
マッタ９１０と、ディスプレイＩ／Ｏポート９１１とか
ら構成されている。

【００５９】上記各部の機能を詳述すると、画像変化検
知部８０２の画像コードバッファ制御部９０１は、画像
コードバッファ９０２に対して画像コード６０１の書き
込みと読み出しの制御を行う。

【００６０】画像変化検知部８０２の画像コードバッフ
ァ９０２は、本例では例えば２５６回の画像イベント回
数（画像更新回数）までをストアする容量を備えてお
り、フレームバッファ３１０更新に同期して画像イベン
トが発生した順に書き込まれていく。逆に、読み出し
は、走査制御部８０４と画像処理部８０３の動作アルゴ
リズムに依存し、任意の読み出し順番が可能であるが、
標準的には画像イベント６０３が書き込まれた順に読み
出しされる。ここで、フレームバッファ３１０は更新さ
れていて且つ２５６回以上の画像イベント回数が発生し
た場合、古い画像コードの順に捨てられていく。

【００６１】ここで、画像コードバッファ９０２の構成
と画像変化検知部８０２の動作を図８に基づき説明す
る。１回目の画像コードが書き込まれると直後に画像処
理部８０３と走査制御部８０４へ読み出され、２回目の
画像コードが発生すると１回目の画像コードが１段シフ
トして先頭に２回目の画像コードがストアされる。この
時、画像処理部８０３または走査制御部８０４が画像コ
ード６０１を参照している場合（即ちフレームバッファ
画像更新に対しディスプレイ３１４の表示スピードが遅
い場合）、引き続き１回目の画像コードが読み出しアク
ティブとなる。次に、２回目の画像コードが読み出しア
クティブであるが、３回目の画像コードが先頭に書き込
まれる。

【００６２】上記のような動作が繰り返され、２５６回
を越える画像コード書き込み以降は、１回目画像コード
→２回目画像コード→・・・の順に捨てられていく。

【００６３】再度図７において、中間調プロセッシング
モード制御部９０３は、画像コードバッファ９０２から
画像コード６０１を読み込んで、画像イベント６０３と
描画アドレス６０４とを認識し、画像処理方式の選択と
演算パラメータの選択とを行い、中間調プロセッサ９０
４へ中間調プロセッシングモードの設定を行う。

【００６４】尚、本実施の形態では、画像処理方式とし
て誤差拡散法とディザ法（モノクロ写真のように白と黒
を組み合わせて中間階調を表現する手法）の２通りの方
式を採用しており、それぞれの方式に２種類の演算パラ
メータを備えている。誤差拡散法における演算パラメー
タは、誤差分配係数がテキスト／自然画のそれぞれに適
した２種類を有する。ディザ法における演算パラメータ
は、ディザパターンがテキスト／自然画のそれぞれに適
した２種類を有する。

【００６５】ここで、誤差拡散法とディザ法のそれぞれ
の演算パラメータとテキスト／自然画との関係を図９に
基づき説明する。図９（ａ）において、誤差拡散法のプ
ロセッシングは、注目画素＊の誤差を例えば６つの周辺
絵素（絵素＝Ｒ画素＋Ｇ画素＋Ｂ画素の１組）Ａ、Ｂ、
Ｃ、Ｄ、Ｅ、Ｆに分配するアルゴリズムとしている。誤
差分配係数ａ、ｂ、ｃ、ｄ、ｅ、ｆをテキストと自然画
とで、図９（ｂ）のように選択する。

【００６６】一般に、誤差拡散法は、注目絵素＊から見
て遠くにも誤差分配するほど滑らかなグレーススケール
を表現し、逆に近くに大きな比率で誤差分配するほど粗
いグレーススケールになる傾向を示す。このような特性
を利用して、自然画の場合は、より忠実な色再現をさせ
るため、６つの周辺絵素全てに誤差分配するように、図
９（ｂ）のように自然画で示す誤差分配係数を設定して
いる。一方、テキストの場合は、色再現性が若干劣化す
るが、よりコントラストを得るために、周辺絵素への相
関を小さくして単純４値化（本実施の形態のディスプレ
イ３１４は４階調／絵素であるため）に近づけ隣接絵素
への誤差分配比率を大きく設定する。

【００６７】次に、図９（ｃ）と図９（ｄ）において、
ディザ法のプロセッシングは、一般的ディザ法のベイヤ
型ディザマトリックスパターンとしている。

【００６８】一般に、ディザ法は、ディザマトリックス
が大きいほど滑らかなグレーススケールを表現し、逆に
小さいほど疑似輪郭等の規則性パターンとなる傾向を示
す。このような特性を利用して、テキストの場合は、若
干の色再現は劣化するが、コントラストを得るために周
辺絵素との相関範囲を小さくして単純４値化に近づける
４×４ディザマトリックスを選択する。また、自然画の
場合は、より忠実な色再現となるように、８×８ディザ
マトリックスを選択する。

【００６９】前述したものは本実施の形態における２つ
の画像処理方式であるが、ここで、画像処理方式の選択
について説明する。画質の静特性に関しては、画像処理
方式は、ディスプレイ性能、解像度と色数によりその優
劣は相対的に変化すると言われている。誤差拡散法は、
解像度が粗くても比較的色再現性が良く、解像度が細か
くないディスプレイに有効である。ディザ法は、誤差拡
散法よりも解像度依存が高く、同じ解像度で比較すると
グレーススケール等で疑似輪郭が生じやすい。また、画
質の動特性に関しては、そのアルゴリズムの相違から大
きく異なる。誤差拡散法は、一部の画像変化により誤差
がその周辺に伝搬して微妙ではあるが画像変化部の周辺
までも変化する。ディザ法は、このような現象は生じな
い。

【００７０】ところで、本実施の形態で用いているディ
スプレイ３１４は、解像度１２８０×１０２４、色数６
４色／絵素で、１２８０×１０２４表示のクライアント
に対しては疑似的に色再現する上で解像度依存のより少
ない誤差拡散法を用いている。

【００７１】このように、上述した中間調プロセッシン
グモード制御部９０３は、画像イベントで演算パラメー
タを選択・制御し、ディスプレイ３１４の表示性能に対
して画像処理方式を選択・制御する。

【００７２】再度図７において、画像処理部８０３の中
間調プロセッサ９０４は、フレームバッファ３１０から
ラスタ走査的にビットデータを読み込み、中間調プロセ
ッシングモード制御部９０３で設定される画像処理方式
と演算パラメータとに基づき、演算を行い疑似中間調ピ
クセルデータを発生する。

【００７３】中間調プロセッサ９０４は、図１０に示す
如く、演算パラメータセレクタ１２１と、誤差拡散プロ
セッシング部１２２と、ディザプロセッシング部１２３
と、セレクタ１２４と、フレームバッファ読み出しポー
ト１２５とから構成されている。

【００７４】演算パラメータセレクタ１２１は、上記図
９に示した演算を機能させるための演算パラメータを格
納しており、中間調プロセッシングモード制御部９０３
からの画像処理方式選択信号により誤差拡散法用／ディ
ザ法用の選択をし、且つ画像イベント選択信号によりテ
キスト用／自然画用を選択して、次段の中間調プロセッ
サ９０４がこれを参照する。

【００７５】フレームバッファ読み出しポート１２５
は、中間調プロセッシングモード制御部９０３からの描
画アドレス信号に基づきフレームバッファ３１０をリー
ドアクセスしてビットデータを読み込み、中間調プロセ
ッサ９０４がビットデータを入力する。

【００７６】誤差拡散プロセッシング部１２２とディザ
プロセッシング部１２３とは、中間調プロセッサ９０４
に装備されている。中間調プロセッサ９０４は、画像処
理方式選択信号により何れか一方を動作有効に選択し、
疑似中間調ピクセルデータを発生する。誤差拡散プロセ
ッシング１２２の演算式は、上記図９（ａ）のアルゴリ
ズムに基づき下記のように演算する。即ち、図１１にお
いて、注目画素＊の保存誤差ＳＵＭ＊＝（ａ／８）ｋ6＋（ｂ
／８）ｋ5＋（ｃ／８）ｋ4＋（ｄ／８）ｋ3＋（ｅ／
８）ｋ2＋（ｆ／８）ｋ1＋Ｐdata 注目画素の４値化については、ＳＵＭ＊＜Ｔｈ１→レベル０Ｔｈ１≦ＳＵＭ＊＜Ｔｈ２→レベル１Ｔｈ２≦ＳＵＭ＊＜Ｔｈ３→レベル１Ｔｈ３＜ＳＵＭ＊→レベル１ここで、ｋ1〜ｋ6は各画素の４値化誤差、カッコ内のａ
／８〜ｆ／８は誤差分配比、Ｔｈ１〜Ｔｈ３は４値化し
きい値、Ｐdataは注目画素＊のビットデータ値である。

【００７７】次に、ディザ法のプロセッシングは、ディ
ザマトリックスパターンの各画素の重み係数を４値化の
しきい値として、各画素値に割り当てられた重み係数と
注目画素のビットデータ値とを比較して４値化する。

【００７８】誤差拡散プロセッシングにおける演算スピ
ードは、例えば約２５ＭＨｚレート／絵素であり、１フ
レーム画像更新には例えば約５０ｍｓｅｃを要し、フレ
ーム更新レートは例えば約２０Ｈｚとなる。

【００７９】再度図７において、画像処理部８０３のハ
ーフトーニングフレームバッファ制御部９０５は、図１
２に示す如く、リード／ライト制御部１４１と、シリア
ルデータ転送制御部１４２とから構成されている。

【００８０】リード／ライト制御部１４１は、中間調プ
ロセッサ９０４で発生するハーフトーニングピクセルデ
ータをハーフトーニングフレームバッファ９０６に対し
てアクセスするためのアドレッシングとデータバス入出
力を制御する。

【００８１】シリアルデータ転送制御部１４２は、ディ
スプレイインタフェース３１１の走査制御部８０４から
の走査アドレス信号で指定される１ライン分のハーフト
ーニングピクセルデータをハーフトーニングフレームバ
ッファ９０６に対して読み出し要求を行い、シリアルデ
ータ化して走査制御部８０４へ転送する。ハーフトーニ
ングフレームバッファ９０６に対するリード／ライト動
作とシリアルデータ転送動作は非同期で行われる。

【００８２】ハーフトーニングフレームバッファ９０６
は、図１３に示す如く、本実施の形態では例えば各色２
ｂｉｔ深さ、１２８０×１０２４プレーン３面の構成を
有するバッファであり、入出力ポートとして、書き込み
／読み出しを行うリード／ライトポートと、行アドレス
指定で１ラインデータ１２８０×２のデータ列をシリア
ルに読み出すシリアルアウトポートとを備えている。リ
ード／ライトポートを介して中間調プロセッサ９０４で
発生したハーフトーニングピクセルデータのやり取りを
行い、走査制御部８０４から指定される走査アドレス
（行アドレス上のハーフトーニングピクセルデータ）を
出力する。

【００８３】前述した非同期で発生するリード／ライト
動作とシリアルデータ転送動作に対して、前記の如くハ
ーフトーニングフレームバッファ９０６に２つの入出力
ポートを備えることにより、２つの独立した動作を可能
にしている。ここで、１２８０×１０２４×２のビット
マッピングは、ディスプレイ３１４の走査アドレスが１
０２４に、情報アドレスが１２８０にそれぞれ１対１に
対応する。

【００８４】ハーフトーニングフレームバッファ９０６
の入出力ポートへのアクセスフォーマットを図１６に示
す。リード／ライトポートへのアクセスフォーマット
は、各ＲＧＢにおいてピクセルアドレス１１ｂｉｔパラ
レルと、４値化ピクセルデータＤ０、Ｄ１の２ｂｉｔと
が１組構成となっている。ピクセルアドレスは、前半に
行アドレスを、後半に列アドレスを位置させている。シ
リアルポートへのアクセスフォーマットは、走査アドレ
ス１０ｂｉｔパラレルで入力し、各ＲＧＢの４値化ピク
セルデータＤ０、Ｄ１を順に並べ、１画素目から１２８
０×２画素目までシリアル列状に構成している。

【００８５】再度図７において、走査制御部８０４の走
査オーダニング部９０９は、画像コードバッファ９０２
からの画像イベント６０３と描画アドレス６０４とを認
識し、予め定められた走査アルゴリズムに基づき走査制
御モードの選択と走査順番とを決定する。走査制御モー
ドとは、ディスプレイ３１４のフレームレートと描画領
域に応じて、ノンインタレース走査またはインタレース
走査を選択することであり、走査順番とは、画像イベン
トに応じて描画の優先順位を決めることである。

【００８６】ところで、上述した画像コード６０１の描
画アドレス６０４は、画像イベント６０３に係わるアド
レス情報であり、その成分は画面上の２次元アドレス、
いわゆる行アドレスと列アドレスの２種類で、行アドレ
ス成分は画面に対して縦方向の位置を示し、列アドレス
成分は画面に対して横方向の位置を示す。行アドレス
は、走査アドレスに対応するもので、走査オーダニング
部９０９は当該行アドレス成分から描画領域と位置とを
認識する。この描画領域と位置とを後述の走査アルゴリ
ズムを通して走査オーダニングする。

【００８７】図１５は走査オーダニングの流れを示すフ
ローチャート（走査アルゴリズム）である。走査オーダ
ニングは、「走査方式と描画イベント優先順位」を決定
するフローと、「ノンインタレース最大走査数ＮMAX」
を決定するフローとに大別される。

【００８８】「走査方式と描画イベント優先順位」を決
定するフローでは、描画イベントが発生した場合で（ス
テップＳ１の答が肯定）、ポインティングデバイスから
の入力があった場合は（ステップＳ２の答が肯定）、部
分ノンインタレース走査（優先順位１）を行う（ステッ
プＳ３）。ポインティングデバイスからの入力がない場
合で（ステップＳ２の答が否定）、ノンインタレース最
大走査数ＮMAX以下の場合は（ステップＳ４の答が肯
定）、部分ノンインタレース走査（優先順位２）を行う
（ステップＳ５）。ノンインタレース最大走査数ＮMAX
以下でない場合は（ステップＳ４の答が否定）、部分イ
ンタレース走査（優先順位３）を行う（ステップＳ
６）。描画イベントが発生しない場合は（ステップＳ１
の答が否定）、全面インタレース走査（優先順位４）を
行い（ステップＳ７）、全面インタレース走査の描画ア
ドレスを発生する（ステップＳ８）。

【００８９】「ノンインタレース最大走査数ＮMAX」を
決定するフローでは、ディスプレイフレームレートｆF
の範囲を判定し（ステップＳ９）、ｆF＜１０Ｈｚの場
合は、ＮMAX＝２５６本を選択し（ステップＳ１０）、
１０Ｈｚ＜ｆF≦２０Ｈｚの場合は、ＮMAX＝５１２本を
選択し（ステップＳ１１）、２０Ｈｚ＜ｆF≦３０Ｈｚ
の場合は、ＮMAX＝７６８本を選択し（ステップＳ１
２）、３０Ｈｚ＜ｆFの場合は、ＮMAX＝１０２４本を選
択する（ステップＳ１３）。

【００９０】即ち、以上を要約すると、（１）ノンインタレース最大走査数ＮMAX。

【００９１】ノンインタレース最大走査本数ＮMAXをデ
ィスプレイ３１４のフレームレートｆFに応じて選択す
る。例えば、フレームレート（パネル側）ｆFが１０Ｈ
ｚ＜ｆF≦２０Ｈｚであれば、ＮMAX＝５１２本を選択す
る。このフレームレートｆF情報は、ディスプレイ通信
制御部８０５のディスプレイＩ／Ｏポート９１１からＣ
ＰＵ８０１を介して得る。選択されたＮMAXは走査方式
選択フローの中でのパラメータとして用いられる。

【００９２】（２）走査方式と描画イベント優先順位。

【００９３】描画イベント発生の有無を判定し、判定が
肯定であれば部分走査の処理フローに進み、判定が否定
であれば画像変化がないので全面インタレース走査を実
行し、リフレッシュ走査の描画アドレスを発生する。

【００９４】部分走査フローの最初において、画像イベ
ントとしてマウス、カーソル等のポインティングデバイ
スか否かを判定する。判定が肯定であれば部分インタレ
ース走査を実行する。判定が否定であれば次に前述のＮ
MAXと比較し、描画領域がＮMAXより小さければ部分ノン
インタレース走査を実行し、ＮMAXより大きければ部分
インタレース走査を実行する。

【００９５】以上が描画領域と画像イベントに対する走
査オーダニングであり、これに加えて、画像の変化スピ
ードに対する走査オーダニングも図１５中の優先順位で
示されている。これは、画像の変化スピードが高速であ
る場合、特にディスプレイ３１４のフレームレート以上
に描画イベント発生が速くて且つ複数である場合、表示
（動画）のスムージング性を考慮して、描画の優先順位
を決めている。ポインティングデバイスの描画は、その
応答が速くなくてはならないので、優先順位１として高
速応答に対応する。

【００９６】次に、縦走査方向において、ＮMAXを越え
る大きな画像変化に対しては、これを優先順位として比
較的小さな画像変化を吸収して表示のスムージング性に
対応させる。ＮMAX以下の画像変化の優先順位は３番目
としている。最後にリフレッシュ走査数優先順位は最下
位である。ＣＰＵ８０１のソフト処理と走査オーダニン
グ部９０９とが連動して、画像コードから以上のような
走査オーダニングで部分走査とリフレッシュ走査及びイ
ンタレース走査／ノンインタレース走査を選択・制御す
る。

【００９７】ここで、走査方式とディスプレイ３１４と
の関係、特にインタレース走査とノンインタレース走査
とについて説明を加える。本実施の形態におけるディス
プレイ３１４のフレームレートｆFは、３０Ｈｚを下回
る低フレームレートで、しかも温度特性を有している。
例えば周囲温度５度Ｃ〜３５度Ｃにおいて、フレームレ
ートｆFは、５Ｈｚ≦ｆF≦２０Ｈｚと変化するので、Ｎ
MAXを周囲温度に応じてダイナミックに変化させなけれ
ばならない。また、最大でも２０Ｈｚという低フレーム
レートのディスプレイにおいては、通常ＣＲＴや他のＬ
ＣＤ（液晶）等でノンインタレース走査を行うと、フリ
ッカや走査ビート模様が視認されて表示品位が著しく劣
悪となる。

【００９８】これを解決する手段として、これまでにフ
ィールド周波数を上げてフリッカレスとビートレスにす
ることができるｎ本インタレース走査やｎ本ランダムイ
ンタレース走査（ｎ＝２、３、４、・・・）が提案され
てきている。特に、ＦＬＣＤ（強誘電性液晶）において
は、透過光量のメモリ性の効果も含めて、フィールド周
波数約３０Ｈｚ以上でフリッカレス化の効果が確認され
ている。一方、一般に動画や画像更新がスムーズな表示
となるノンインタレース走査が望ましいとされている。

【００９９】前記のような２つの観点から、本実施の形
態における走査オーダニングでは、部分走査と全面走査
とに対しフィールド周波数が３０〜４０Ｈｚ以上を保
ち、同時に出来るだけノンインタレース走査での動画の
描画となるように、ＮMAXを基準にしてノンインタレー
ス走査／インタレース走査及び画像イベントの種類に応
じて走査制御を行っている。

【０１００】再度図７において、走査制御部８０４の走
査アドレス発生部９０８は、走査オーダニング部９０９
で設定した走査順番の描画アドレスを入力し、その描画
アドレスを解釈してハーフトーニングフレームバッファ
９０６の行アドレス（ディスプレイ走査アドレス）に対
応する実際の走査アドレスを発生する。

【０１０１】図１６は走査アドレス発生と動画を示すフ
ローチャートである。先ず、操作者が描画アドレスを入
力すると（ステップＳ２１）、描画アドレスは座標情報
であるため、その領域の始点アドレスと終点アドレスと
を抽出する（ステップＳ２２）。次いで、始点アドレス
を先頭として実際の走査アドレスを発生し（ステップＳ
２３）、走査アドレスを走査制御部８０４のハーフトー
ニングピクセルデータアクセス部９０７を介して、画像
処理部８０３のハーフトーニングフレームバッファ制御
部９０５と、ディスプレイ通信制御部８０５のデータフ
ォーマッタ９１０とへ転送する（ステップＳ２４）。

【０１０２】１走査の描画処理が終了した場合は（ステ
ップＳ２５の答が肯定）、走査アドレスを１つインクリ
メントして次の走査アドレスを発生し、ステップＳ２４
〜ステップＳ２７を繰り返す。そして、終点アドレスま
での処理が終了した場合は（ステップＳ２７の答が肯
定）、次の描画アドレスを入力する。

【０１０３】ＣＰＵ８０１のソフト処理と走査制御部８
０４の走査アドレス発生部９０８が連動して、上記のよ
うに走査アドレス発生と転送が行われる。走査アドレス
のデータ構成は、Ａ０〜Ａ１５の８ｂｉｔパラレル２段
となっており、その構成でハーフトーニングピクセルデ
ータアクセス部９０７とデータフォーマッタ９１０へ転
送する。また、本実施の形態では、走査アドレスは１０
２４個であるため、有効データはＤ０〜Ｄ９までであ
る。

【０１０４】再度図７において、走査制御部８０４のハ
ーフトーニングピクセルデータアクセス部９０７は、デ
ィスプレイ通信制御部８０５からの１走査毎のデータリ
クエスト信号のタイミングで、画像処理部８０３のハー
フトーニングフレームバッファ制御部９０５へ走査アド
レスを出力し、その走査アドレスに対応するハーフトー
ニングピクセルデータを受け付けて、次段のディスプレ
イ通信制御部８０５のデータフォーマッタ９１０へ転送
する。走査アドレスも同時にデータフォーマッタ９１０
へ転送する。

【０１０５】図１７はデータリクエストの動作を示すフ
ローチャートである。先ず、データリクエスト信号がア
クティブ（データ要求状態）であるか否かを検知し（ス
テップＳ３１）、データリクエスト信号がアクティブ
（データ要求状態）である場合は、走査アドレスを出力
し（ステップＳ３２）、ハーフトーニングピクセルデー
タを入力し（ステップＳ３３）、データフォーマッタ９
１０へ転送する。そして、再びデータリクエスト信号の
検知に戻る。

【０１０６】再度図７において、ディスプレイ通信制御
部８０５のデータフォーマッタ９１０は、ディスプレイ
３１４へ走査アドレスとハーフトーニングピクセルデー
タを転送する上で、ディスプレイ通信プロトコルに定め
られたデータ並びにするように、データ列のフォーマッ
ト化を行う。

【０１０７】前記データフォーマットは、図１８に示す
如く、走査アドレスをヘッダにして、それに対応するハ
ーフトーニングピクセルデータを同一信号線上に続けて
並べた構成のデータユニットとなっている。本実施の形
態では、より詳しくは、１２ｂｉｔデータバス上に走査
アドレス１２ｂｉｔデータを先頭に並べ、続いて１絵素
目の各４値ＲＧＢデータを下位ｂｉｔに並べ、２絵素目
の各４値ＲＧＢデータを上位６ｂｉｔに並べている（４
値→２ｂｉｔデータをさす）。このようなデータ並びの
データユニットを発生する。

【０１０８】再度図７において、ディスプレイ通信制御
部８０５のディスプレイＩ／Ｏポート９１１は、ディス
プレイモードデータを格納する機能と、通信制御機能
と、入出力ポート機能とを有しており、ディスプレイ３
１４に対して制御線と前述の１２ｂｉｔデータバスを介
して送受信を行う。

【０１０９】通信モードは、ディスプレイ仕様と動作状
態とを知るリクエストモードと、ディスプレイ３１４の
各部のＯＮ／ＯＦＦ等を制御する制御モードと、描画す
るためのデータを転送する描画データ転送モードとの３
種に大別される。

【０１１０】リクエストモードは、ディスプレイ３１４
の解像度、表示色数、データフォーマットモード、デー
タ転送モード、電源とバックライトの制御方式等のディ
スプレイ仕様情報と、フレームレートバックライトステ
ータス、電源ステータス、画質調整ステータスの動作状
態を入力して、これらをディスプレイデータとして格納
し、これをＣＰＵ８０１が参照し、各部の制御パラメー
タとしたり、ディスプレイ制御する通信動作である。

【０１１１】制御モードは、ディスプレイデータに基づ
き、ディスプレイ３１４の電源のＯＮ／ＯＦＦ、バック
ライトのＯＮ／ＯＦＦ、描画データ転送のＯＮ／ＯＦＦ
を制御する通信動作である。

【０１１２】描画データ転送モードは、データリクエス
ト信号に応じて走査アドレスとハーフトーニングピクセ
ルデータのデータユニットを転送する通信動作である。

【０１１３】図１９はディスプレイＩ／Ｏポート９１１
の信号線の構成を示す図である。信号線には制御線類と
描画データ転送線類とがある。制御線は、ディスプレイ
３１４の動作リセットを行うリセット信号であるＲＥＳ
ＥＴと、ディスプレイ仕様や動作状態をデータリードし
たり、ＯＮ／ＯＦＦ制御するデータライトを行うリード
／ライト信号であるＲ／Ｗと、リード／ライト時のアド
レスとデータが送受信されるシリアルデータ信号である
ＳＤＡＴＡと、これら信号の転送クロック信号であるＳ
ＣＬＫとから構成されている。上述したように、リクエ
ストモードと制御モードの通信モード時に動作する。

【０１１４】描画データ転送線は、データリクエスト信
号であるＲＥＱと、描画データの走査アドレスかハーフ
トーニングピクセルデータかを識別する識別信号である
Ａ／Ｄと、１２ｂｉｔの描画データバスであるＰＤＡＴ
Ａとから構成されている。上述したように、描画データ
転送モードの通信モード時に動作する。

【０１１５】図２０はディスプレイ３１４との通信動作
の概要を示すフローチャートである。先ず、走査アドレ
スの転送処理を行い（ステップＳ４１）、リクエストモ
ードでディスプレイ情報を入手し、異常の有無を判定す
る（ステップＳ４２）。何らかの異常が有る場合、例え
ば何も応答が無いとかハードウエア上のトラブルが発生
した場合は、異常時の制御モード処理を行う（ステップ
Ｓ４５）。具体的には、通信を停止して異常状態のディ
スプレイデータを格納する。異常が無い場合は、通常の
制御モード（バックライトＯＮしてフレームレートの調
整状態モニタリング）処理を行う（ステップＳ４３）。
同時に、描画データ転送モードを実行する（ステップＳ
４４）。

【０１１６】上述したように、本実施の形態によれば、
表示端末装置のディスプレイインタフェース３１１は、
線や文字等の画像イベントの検知と画像変化アドレスの
検知とに基づく画像コードを発生する画像変化検知部８
０２と、画像データを画像処理して疑似中間調画像デー
タを発生する画像処理部８０３と、画像コードに基づき
疑似中間調画像データの走査制御を行う走査制御部８０
４と、ディスプレイ３１４の通信制御を行うディスプレ
イ通信制御部８０５と、画像変化に対して画像イベン
ト、画像変化領域、ディスプレイ表示速度に応じて走査
制御を行うＣＰＵ８０１とを具備しているため、描画イ
ベントと画像変化領域を検知し更にディスプレイ３１４
のフレームレートを含めて最適走査する適応型部分書き
込み制御を行うことが可能となり、これにより、例えば
低フレームレートの強誘電性液晶ディスプレイにおいて
も、微妙な画像変化も完全に検知して確実な部分書き込
みとスムーズな動画表示を行うことができると共に、特
にマウス３０６等のポインティングデバイスによる高速
描画を実現することができる。

【０１１７】また、前記走査制御部８０４は、予め設定
された走査アルゴリズムに基づき、画像変化に対してコ
ード化された画像イベント情報、その描画アドレス情
報、ディスプレイフレームレート情報または走査レート
情報から部分走査の優先順位とインタレース／ノンイン
タレース何れかの走査方式を決定して部分走査順番と走
査方式を制御する走査オーダニング部９０９と、コード
化された描画アドレス情報に基づき前記ディスプレイに
対応する実際の走査アドレスを発生する走査アドレス発
生部８０４と、１走査毎の画像データ要求に応じて走査
アドレスに対応する画像データを読み出して要求信号を
発生するハーフトーニングピクセルデータアクセス部９
０７とを具備しているため、最適な部分走査順番と走査
方式を制御することができる。

【０１１８】また、前記走査オーダニング部９０９によ
る部分走査順番と走査方式の制御は、ディスプレイフレ
ームレート情報または走査レート情報に基づき所定のフ
ィールドレート以上となるノンインタレース最大走査数
を定めると共に、画像イベントの種類と描画アドレスの
走査領域に応じて優先順位１とする部分ノンインタレー
ス走査、または優先順位２とする部分ノンインタレース
走査、または優先順位３とする部分インタレース走査、
または優先順位４とする全面インタレース走査を行うも
のであるため、最適な描画の優先順位を制御することが
できる。

【０１１９】また、前記描画アドレス情報は、それぞれ
の画像イベントに係わるアドレス情報であると共に、デ
ィスプレイ３１４の描画画面上の行アドレス成分と列ア
ドレス成分とからなるため、上記と同様に、確実な部分
書き込みとスムーズな動画表示を行うことができる。

【０１２０】また、優先順位１とする画像イベントの種
類は、マウス等のポインティングデバイスとし、優先順
位２とする画像イベントの種類は、前記ノンインタレー
ス最大走査数以下とし、優先順位３とする画像イベント
の種類は、前記ノンインタレース最大走査数超過とし、
優先順位４とする画像イベントの種類は、ディスプレイ
３１４に描画が発生しない場合の静止画状態とするた
め、画像イベントの種類に応じた最適な描画の優先順位
を制御することができる。

【０１２１】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器からなる装置に適用
してもよい。また、本発明は、システム或いは装置にプ
ログラムを供給することによって達成される場合にも適
用できることは言うまでもない。この場合、本発明を達
成するためのソフトウエアによって表されるプログラム
を格納した記憶媒体を該システム或いは装置に読み出す
ことによって、そのシステム或いは装置が、本発明の効
果を享受することが可能となる。

【０１２２】即ち、前述した実施形態の機能を実現する
ソフトウエアのプログラムコードを記憶した記憶媒体
を、システム或いは装置に供給し、そのシステム或いは
装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒
体に格納されたプログラムコードを読み出し実行するこ
とによっても、達成されることは言うまでもない。

【０１２３】この場合、記憶媒体から読み出されたプロ
グラムコード自体が前述した実施形態の機能を実現する
ことになり、そのプログラムコードを記憶した記憶媒体
は本発明を構成することになる。

【０１２４】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク、ハードディス
ク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ
−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭな
どを用いることができる。

【０１２５】

【発明の効果】以上説明したように、請求項１の発明に
よれば、画像情報を入力する入力手段と、前記画像情報
から線や文字等の画像イベントの検知と画像変化アドレ
スの検知とに基づく画像コードを発生する画像変化検知
手段と、前記画像情報に係る画像データの走査制御を画
像変化に対して画像イベント、画像変化領域、ディスプ
レイ表示速度に応じて行う走査制御手段とを具備してい
るため、描画イベントと画像変化領域を検知し更にディ
スプレイのフレームレートを含めて最適走査する適応型
部分書き込み制御を行うことが可能となり、これによ
り、低フレームレートのディスプレイにおいても、微妙
な画像変化も完全に検知して確実な部分書き込みとスム
ーズな動画表示を行うことができると共に、特にマウス
等のポインティングデバイスによる高速描画を実現する
ことができる。

【０１２６】請求項２の発明によれば、請求項１におい
て、前記走査制御手段は、予め設定された走査アルゴリ
ズムに基づき、画像変化に対してコード化された画像イ
ベント情報、その描画アドレス情報、ディスプレイフレ
ームレート情報または走査レート情報から部分走査の優
先順位とインタレース／ノンインタレース何れかの走査
方式を決定して部分走査順番と走査方式を制御する走査
オーダニング部と、コード化された描画アドレス情報に
基づき前記ディスプレイに対応する実際の走査アドレス
を発生する走査アドレス発生部と、１走査毎の画像デー
タ要求に応じて走査アドレスに対応する画像データを読
み出して要求信号を発生する画像データアクセス部とを
具備しているため、請求項１の発明と同様の効果を奏す
ると共に、最適な部分走査順番と走査方式を制御するこ
とができる。

【０１２７】請求項３の発明によれば、請求項２におい
て、前記走査オーダニング部による部分走査順番と走査
方式の制御は、ディスプレイフレームレート情報または
走査レート情報に基づき所定のフィールドレート以上と
なるノンインタレース最大走査数を定めると共に、画像
イベントの種類と描画アドレスの走査領域に応じて優先
順位１とする部分ノンインタレース走査、または優先順
位２とする部分ノンインタレース走査、または優先順位
３とする部分インタレース走査、または優先順位４とす
る全面インタレース走査を行うものであるため、請求項
１の発明と同様の効果を奏すると共に、最適な描画の優
先順位を制御することができる。

【０１２８】請求項４の発明によれば、請求項２におい
て、前記描画アドレス情報は、それぞれの画像イベント
に係わるアドレス情報であると共に、前記ディスプレイ
の描画画面上の行アドレス成分と列アドレス成分とから
なるため、請求項１の発明と同様に、確実な部分書き込
みとスムーズな動画表示を行うことができる。

【０１２９】請求項５の発明によれば、請求項３におい
て、優先順位１とする画像イベントの種類は、マウス等
のポインティングデバイスとし、優先順位２とする画像
イベントの種類は、前記ノンインタレース最大走査数以
下とし、優先順位３とする画像イベントの種類は、前記
ノンインタレース最大走査数超過とし、優先順位４とす
る画像イベントの種類は、前記ディスプレイに描画が発
生しない場合の静止画状態とするため、請求項１の発明
と同様の効果を奏すると共に、画像イベントの種類に応
じた最適な描画の優先順位を制御することができる。

【０１３０】請求項６の発明によれば、請求項１乃至５
において、前記画像情報は、コンピュータ等の外部機器
からネットワークを介して入力されるため、当該ネット
ワークに接続された表示制御装置においても、請求項１
の発明と同様の効果を奏することができる。

【０１３１】請求項７の発明によれば、画像情報を入力
する入力ステップと、前記画像情報から線や文字等の画
像イベントの検知と画像変化アドレスの検知とに基づく
画像コードを発生する画像変化検知ステップと、前記画
像情報に係る画像データの走査制御を画像変化に対して
画像イベント、画像変化領域、ディスプレイ表示速度に
応じて行う走査制御ステップとを有するため、描画イベ
ントと画像変化領域を検知し更にディスプレイのフレー
ムレートを含めて最適走査する適応型部分書き込み制御
を行うことが可能となり、これにより、低フレームレー
トのディスプレイにおいても、微妙な画像変化も完全に
検知して確実な部分書き込みとスムーズな動画表示を行
うことができると共に、特にマウス等のポインティング
デバイスによる高速描画を実現することができる。

【０１３２】請求項８の発明によれば、走査処理により
画像データを表示する表示手段のための表示制御装置で
あって、画像情報を入力する入力手段と、前記画像情報
から線や文字等の画像イベントの種類を検出する検出手
段と、前記検出手段の検出結果に応じて前記画像情報に
係る画像データの走査処理を制御する制御手段とを有す
るため、前記表示手段が低フレームレートの場合でも、
スムーズな動画表示を行うことができると共に、マウス
等のポインティングデバイスによる高速描画を実現する
ことができる。

【０１３３】請求項９の発明によれば、請求項８におい
て、前記検出手段は更に入力された画像情報から前の画
像と変化があった画像変化領域を検出するため、請求項
８の発明と同様の効果を奏すると共に、微妙な画像変化
も検知することができる。

【０１３４】請求項１０の発明によれば、請求項９にお
いて、前記制御手段は前記検出手段によって検出された
前記画像変化領域を部分的に書換える部分走査処理を行
うように制御するため、請求項８の発明と同様の効果を
奏すると共に、確実な部分書き込みを行うことができ
る。

【０１３５】請求項１１の発明によれば、請求項１０に
おいて、前記制御手段は前記検出手段の検出結果に応じ
て部分走査の優先順位を設定するため、請求項８の発明
と同様の効果を奏すると共に、画像イベントの種類に応
じた最適な部分走査の優先順位を制御することができ
る。

【０１３６】請求項１２の発明によれば、請求項８乃至
１１において、前記表示制御装置は更に前記表示手段の
表示速度情報を入力する表示速度情報入力手段を有し、
前記制御手段は前記表示速度情報に応じて前記画像情報
の画像データの走査処理を制御するため、請求項８の発
明と同様の効果を奏すると共に、前記表示手段の表示速
度に応じた走査を行うことができる。

【０１３７】請求項１３の発明によれば、請求項８乃至
１２において、前記制御手段は前記検出手段によりイン
タレース走査とノンインタレース走査とを切換えるた
め、請求項８の発明と同様の効果を奏すると共に、画像
イベントの種類に応じた走査方式をとることができる。

【０１３８】請求項１４の発明によれば、請求項８乃至
１３において、前記表示手段はメモリ性を有するため、
該メモリ性を有する表示手段においても、スムーズな動
画表示を行うことができる。

【０１３９】請求項１５の発明によれば、請求項１４に
おいて、前記表示手段は強誘電性液晶を用いているた
め、強誘電性液晶方式による表示手段においても、スム
ーズな動画表示を行うことができる。

【０１４０】請求項１６の発明によれば、走査処理によ
り画像データを表示する表示手段のための表示制御方法
であって、画像情報を入力する入力ステップと、前記画
像情報から線や文字等の画像イベントの種類を検出する
検出ステップと、前記検出ステップの検出結果に応じて
前記画像情報に係る画像データの走査処理を制御する制
御ステップとを有するため、請求項８の発明と同様の効
果を奏することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るクライアント・サー
バ型表示端末装置の構成を示すブロック図である。

【図２】本発明の実施の形態に係るサーバを示す説明図
である。

【図３】本発明の実施の形態に係るパケットデータを示
す説明図である。

【図４】本発明の実施の形態に係る描画演算データを示
す説明図である。

【図５】本発明の実施の形態に係るラスタライズの詳細
構成を示すブロック図である。

【図６】本発明の実施の形態に係るディスプレイインタ
フェースの詳細構成を示すブロック図である。

【図７】本発明の実施の形態に係るディスプレイインタ
フェースの詳細構成を示すブロック図である。

【図８】本発明の実施の形態に係る画像コードバッファ
の動作の説明図である。

【図９】本発明の実施の形態に係る画像処理方式の説明
図であり、（ａ）は誤差拡散パターンの説明図、（ｂ）
は誤差拡散係数の説明図、（ｃ）はディザパターン／テ
キストの説明図、（ｄ）はディザパターン／自然画の説
明図である。

【図１０】本発明の実施の形態に係る中間調プロセッサ
の詳細構成を示すブロック図である。

【図１１】本発明の実施の形態に係る誤差拡散演算の説
明図である。

【図１２】本発明の実施の形態に係るハーフトーニング
フレームバッファ制御部の詳細構成を示すブロック図で
ある。

【図１３】本発明の実施の形態に係るハーフトーニング
フレームバッファの説明図である。

【図１４】本発明の実施の形態に係るハーフトーニング
フレームバッファのアクセスの説明図である。

【図１５】本発明の実施の形態に係る走査オーダニング
のフローチャートである。

【図１６】本発明の実施の形態に係る走査アドレス発生
と転送のフローチャートである。

【図１７】本発明の実施の形態に係るデータリクエスト
のフローチャートである。

【図１８】本発明の実施の形態に係るデータフォーマッ
トの説明図である。

【図１９】本発明の実施の形態に係るディスプレイＩ／
Ｏポートとディスプレイとの間におけるディスプレイＩ
／Ｏポート信号の接続関係を示すブロック図である。

【図２０】本発明の実施の形態に係るディスプレイ通信
のフローチャートである。

【図２１】従来例に係るアナログビデオインタフェース
システムの構成を示すブロック図である。

【図２２】従来例に係るデジタル画像データインタフェ
ースシステムの構成を示すブロック図である。

【符号の説明】

３０１ＬＡＮ３１１ディスプレイインタフェース３１４ディスプレイ８０１ＣＰＵ８０２画像変化検知部８０３画像処理部８０４走査制御部８０５ディスプレイ通信制御部９０７ハーフトーニングピクセルデータアクセス部９０８走査アドレス発生部９０９走査オーダニング部

Claims

【特許請求の範囲】

【請求項１】画像情報を入力する入力手段と、前記画
像情報から線や文字等の画像イベントの検知と画像変化
アドレスの検知とに基づく画像コードを発生する画像変
化検知手段と、前記画像情報に係る画像データの走査制御を画像変化に
対して画像イベント、画像変化領域、ディスプレイ表示
速度に応じて行う走査制御手段とを具備することを特徴
とする表示制御装置。
【請求項２】請求項１において、前記走査制御手段
は、予め設定された走査アルゴリズムに基づき、画像変
化に対してコード化された画像イベント情報、その描画
アドレス情報、ディスプレイフレームレート情報または
走査レート情報から部分走査の優先順位とインタレース
／ノンインタレース何れかの走査方式を決定して部分走
査順番と走査方式を制御する走査オーダニング部と、コ
ード化された描画アドレス情報に基づき前記ディスプレ
イに対応する実際の走査アドレスを発生する走査アドレ
ス発生部と、１走査毎の画像データ要求に応じて走査ア
ドレスに対応する画像データを読み出して要求信号を発
生する画像データアクセス部とを具備することを特徴と
する表示制御装置。
【請求項３】請求項２において、前記走査オーダニン
グ部による部分走査順番と走査方式の制御は、ディスプ
レイフレームレート情報または走査レート情報に基づき
所定のフィールドレート以上となるノンインタレース最
大走査数を定めると共に、画像イベントの種類と描画ア
ドレスの走査領域に応じて優先順位１とする部分ノンイ
ンタレース走査、または優先順位２とする部分ノンイン
タレース走査、または優先順位３とする部分インタレー
ス走査、または優先順位４とする全面インタレース走査
を行うものであることを特徴とする表示制御装置。
【請求項４】請求項２において、前記描画アドレス情
報は、それぞれの画像イベントに係わるアドレス情報で
あると共に、前記ディスプレイの描画画面上の行アドレ
ス成分と列アドレス成分とからなることを特徴とする表
示制御装置。
【請求項５】請求項３において、優先順位１とする画
像イベントの種類は、マウス等のポインティングデバイ
スとし、優先順位２とする画像イベントの種類は、前記
ノンインタレース最大走査数以下とし、優先順位３とす
る画像イベントの種類は、前記ノンインタレース最大走
査数超過とし、優先順位４とする画像イベントの種類
は、前記ディスプレイに描画が発生しない場合の静止画
状態とすることを特徴とする表示制御装置。
【請求項６】請求項１乃至５において、前記画像情報
は、コンピュータ等の外部機器からネットワークを介し
て入力されたことを特徴とする表示制御装置。
【請求項７】画像情報を入力する入力ステップと、前
記画像情報から線や文字等の画像イベントの検知と画像
変化アドレスの検知とに基づく画像コードを発生する画
像変化検知ステップと、前記画像情報に係る画像データの走査制御を画像変化に
対して画像イベント、画像変化領域、ディスプレイ表示
速度に応じて行う走査制御ステップとを有することを特
徴とする表示制御方法。
【請求項８】走査処理により画像データを表示する表
示手段のための表示制御装置であって、画像情報を入力する入力手段と、前記画像情報から線や文字等の画像イベントの種類を検
出する検出手段と、前記検出手段の検出結果に応じて前記画像情報に係る画
像データの走査処理を制御する制御手段とを有すること
を特徴とする表示制御装置。
【請求項９】請求項８において、前記検出手段は更に
入力された画像情報から前の画像と変化があった画像変
化領域を検出することを特徴とする表示制御装置。
【請求項１０】請求項９において、前記制御手段は前
記検出手段によって検出された前記画像変化領域を部分
的に書換える部分走査処理を行うように制御することを
特徴とする表示制御装置。
【請求項１１】請求項１０において、前記制御手段は
前記検出手段の検出結果に応じて部分走査の優先順位を
設定することを特徴とする表示制御装置。
【請求項１２】請求項８乃至１１において、前記表示
制御装置は更に前記表示手段の表示速度情報を入力する
表示速度情報入力手段を有し、前記制御手段は前記表示
速度情報に応じて前記画像情報の画像データの走査処理
を制御することを特徴とする表示制御装置。
【請求項１３】請求項８乃至１２において、前記制御
手段は前記検出手段によりインタレース走査とノンイン
タレース走査とを切換えることを特徴とする表示制御装
置。
【請求項１４】請求項８乃至１３において、前記表示
手段はメモリ性を有する表示素子を用いていることを特
徴とする表示制御装置。
【請求項１５】請求項１４において、前記表示手段は
強誘電性液晶を用いていることを特徴とする表示制御装
置。
【請求項１６】走査処理により画像データを表示する
表示手段のための表示制御方法であって、画像情報を入力する入力ステップと、前記画像情報から線や文字等の画像イベントの種類を検
出する検出ステップと、前記検出ステップの検出結果に応じて前記画像情報に係
る画像データの走査処理を制御する制御ステップとを有
することを特徴とする表示制御方法。