JPH10143365A - 並列処理装置及びその命令発行方式 - Google Patents

並列処理装置及びその命令発行方式

Info

Publication number
JPH10143365A
JPH10143365A JP8305045A JP30504596A JPH10143365A JP H10143365 A JPH10143365 A JP H10143365A JP 8305045 A JP8305045 A JP 8305045A JP 30504596 A JP30504596 A JP 30504596A JP H10143365 A JPH10143365 A JP H10143365A
Authority
JP
Japan
Prior art keywords
data
instruction
processing
holding
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8305045A
Other languages
English (en)
Inventor
Takashi Yoshida
尊 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8305045A priority Critical patent/JPH10143365A/ja
Priority to US08/970,802 priority patent/US6260135B1/en
Publication of JPH10143365A publication Critical patent/JPH10143365A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】 【課題】 命令発行装置の回路規模を大幅に縮小すると
共に処理速度の高速化を可能にする並列処理装置を提供
する。 【解決手段】 複数の処理装置に対し命令とソースデー
タとを投入する命令発行装置と、前記ソースデータを保
持するデータ保持装置と、必要なデータの状態を保持す
るデータ状態保持装置とを備え、前記処理装置の処理結
果データを、前記ソースデータとして前記データ保持装
置へ送ると同時にデータフォワード装置を介して前記命
令発行装置へ送る並列処理装置において、前記データ状
態保持装置は、前記データ保持装置のアドレス情報と共
に、処理結果データがどの処理装置より出力されるのか
を示すデータ出力装置情報を保持する構成にし、前記命
令発行装置は、前記データ出力装置情報を参照して、前
記データフォワード装置を介して送られてくるデータを
前記ソースデータとして取り込む構成にした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データフォワーデ
ィング手法が使用されたマイクロプロセッサ等の並列処
理装置、及びその命令発行方式に関する。
【０００２】
【従来の技術】近年のマイクロプロセッサは、処理効率
向上のためにパイプラインの段数を深くし、パイプライ
ンの命令投入ピッチを上げることで、動作周波数を上げ
ている。これは、命令投入ピッチを向上させる一方、命
令投入から処理結果が出力され、後続命令が同処理結果
を使用できるようになるまでの時間、すなわちレイテン
シの増大を招いている。そのため、データ依存性の問題
から後続命令が発行できず、処理効率が低下する。
【０００３】この処理効率低下を出来るだけ減少させ
る、すなわちレイテンシの縮小のため、データフォワー
ディングの手法が使用されている。これは、データ保持
装置に処理結果を書き戻すと同時に、同処理結果を、後
続命令が発行される処理装置に送る手法であり、データ
保持装置への書き込み／再読み出しの時間を省略するこ
とで、レイテンシを小さくする手法である。
【０００４】データ依存関係の判断は、データの状態を
保持したデータ状態保持装置を付加することにより行
う。代表的な例では、スコアボーディングと呼ばれる手
法が有名である。すなわち、スコアボードと呼ばれるレ
ジスタに、現在処理中であるデータが書き戻されるデー
タ保持装置のアドレスを保持し、後続命令が必要とする
データのアドレスがスコアボードに保持されているアド
レスと一致した場合、データ依存関係があるとして、同
後続命令は処理中の同データが出力されるまで命令発行
を待たされる。
【０００５】一方、高性能マイクロプロセッサには、ス
ーパースカラ等の並列処理技術が取り入れられ、複数の
命令を同時発行、同時実行してＩＰＣ（命令／クロッ
ク）の効率を上げている。更には、旧来は命令ストリー
ムの順序通りに命令を発行していたイン・オーダ（Ｉｎ
−ｏｒｄｅｒ）命令発行方式から、命令ストリームの順
序に関係なく、データ依存性の問題がなければ命令を発
行して処理効率を上げるアウト・オブ・オーダ（Ｏｕｔ
−ｏｆ−ｏｒｄｅｒ）命令発行方式が高性能プロセッサ
の主流となっている。
【０００６】すなわち、上記パイプラインの説明におい
て、データ依存関係で発行待ちしている後続命令１があ
る場合、イン・オーダ命令発行方式の場合は更にその後
続の命令２も発行待ちすることになるが、アウト・オブ
・オーダ命令発行方式の場合では、命令２にデータ依存
関係の問題がないときは命令１を追い越して命令発行を
行うことが出来る。
【０００７】アウト・オブ・オーダ命令発行方式の場合
は、命令ストリームの順序に関係なく命令を発行するた
め、命令ストリームでは本来後の命令が先に処理終了を
してしまう場合が発生する。これは、イン・オーダ命令
発行の場合でも、処理に必要な時間が異なる複数の処理
装置を用いる場合でも発生する。例えば、パイプ段数１
段の加算器とパイプライン段数３の乗算器を持つ場合で
ある。処理終了の順序が命令ストリームと異なる場合、
データ保持装置への書き込み順序などが問題となる。特
に例外割り込みが発生した場合、プロセッサの処理状態
復帰が難しくなる。そのため、複数の処理装置から出力
された処理結果を命令ストリームの順番に戻してデータ
保持装置に書き込むためのリオーダバッファを用いる手
法が一般的となっている。当然ながら、このリオーダバ
ッファに保持されている処理結果も次命令に使用できる
ように、リオーダバッファからデータフォワーディング
を行っている。
【０００８】このような各種手法を用いた従来のプロセ
ッサの概略ブロック図を図９に示す。
【０００９】同図中の命令キャッシュ１００は命令を格
納し、本例では、その命令を実行する処理装置は３台
（処理装置１１０，１１１，１１２）と仮定して並列処
理を行うものとする。
【００１０】命令キャッシュ１００より読み出された命
令は、一旦ラッチ１００Ａに保持された後、その命令の
各ソースレジスタ番号がレジスタファイル１０４、スコ
アボード１０５、及びリオーダバッファ１０６へ送られ
る。レジスタファイル１０４及びスコアーボード１０５
は、上述のデータ保持装置及びデータ状態保持装置にそ
れぞれ相当する。
【００１１】上述したように、レジスタファイル１０４
は処理装置１１０〜１１２の処理結果を書き戻すための
レジスタであり、スコアボード１０５はレジスタファイ
ル１０４のアドレス情報を格納する。また、リオーダバ
ッファ１０６は、各処理装置１１０〜１１２から出力さ
れた処理結果を命令ストリームの順番に戻してレジスタ
ファイル１０４に書き込む。
【００１２】レジスタファイル１０４及びリオーダバッ
ファ１０６内にある該当レジスタ番号のデータが有効で
あるときは、同データが命令発行装置１０７に送られ
る。命令発行装置１０７は、３つの処理装置１１０〜１
１２へ命令及びソースデータを発行するもので、命令発
行の方式をアウト・オブ・オーダ命令発行方式としてい
る。
【００１３】レジスタファイル１０４及びリオーダバッ
ファ１０６から送られたデータは命令発行装置１０７の
発行待ち命令保持部（後述の図１０に示す）に保持され
る。この発行待ち命令保持部のデータフィールドにおい
て、有効フラグが立っている場合は、これに対応するデ
ータフィールドの値が有効であり、同フラグが立ってい
ない場合は、データフォワーディングパス１０８から送
られてくるアドレス及びデータを監視することになる。
【００１４】各処理装置１１０〜１１２は、命令発行装
置１０７より送られる複数の命令を同時に取り込み実行
し、その処理結果であるデータとその書き戻しアドレス
をリオーダバッファ１０６に送ると共に、データフォワ
ーディングパス１０８を介して命令発行装置１０７の発
行待ち命令保持部へ送る。
【００１５】
【発明が解決しようとする課題】しかしながら、上記従
来のプロセッサでは、アウト・オブ・オーダ命令発行方
式を実現する場合において同時発行命令数を多くしてい
ったとき、特に命令発行装置１０７の負荷が増大すると
いう問題があった。
【００１６】この点を図１０を用いて具体的に説明す
る。図１０は、図９に示した命令発行装置１０７内の発
行待ち命令保持部の構成を示すブロック図である。
【００１７】この命令発行装置１０７の発行待ち命令保
持部は、現在保持している各発行待ち命令の各ソースデ
ータに対し、少なくとも処理装置の個数分の比較器を持
っている。上記従来例では、図８に示すように、３台の
処理装置１１０〜１１２に対応して３つの比較器２０
１，２０２，２０３を持ち、この３つの比較器を用い
て、データフォワーディングパス１０８から送られてく
る各アドレスと、フィールドに保持されているソースレ
ジスタ番号とを各々比較する。その比較結果から選択信
号生成回路２０４で生成された選択信号Ｓ２０４によ
り、データフォワーディングパス１０８からのデータを
セレクタ２０５で選択すると共に、ＯＲゲート２０６の
イネーブル出力ＥＮにより命令有効フラグＶｉを立ると
いう構成になっている。そのため、比較回路が増え、更
にデータを選択するまでのパスが長くなるので、遅延時
間が大きくなる。
【００１８】すなわち、従来の命令発行装置１０７で
は、比較器２０１，２０２，２０３により、各処理装置
１１０〜１１２が出力する処理結果を書き戻すアドレス
と、発行待ちしている命令が必要とするソースデータの
アドレスとを比較し、一致したならば、一致した処理装
置からの出力をデータフォワーディングパス１０８を介
して発行待ちの命令のソースデータとして取り込み、処
理装置へ命令を投入する。実際にはフォワード元は処理
装置の数だけではなく、リオーダバッファ１０６からも
あり、さらには、リオーダバッファ１０６の回路規模縮
小のため、各処理装置の後段に、ダミーのパイプライン
を付加している場合が多く、その数は多大となる。
【００１９】例えばデータ保持装置が３２ワードのレジ
スタファイルであるとしても、１つの比較につき５ｂｉ
ｔの比較器が必要となる。近年では、更に処理効率を増
すため、レジスタリネーミングの手法（発行待ちしなく
とも済むようにアドレスを変更する）が取り入れられて
いるが、同手法を用いた場合、必要となる比較器のビッ
ト数は更に多くなり、命令発行装置の負荷は更に大きく
なる。そのため、回路規模及び処理速度の増大を招いて
しまう。
【００２０】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、命令発行装置
の回路規模を大幅に縮小すると共に処理速度の高速化を
可能にする並列処理装置を提供することである。また、
その他の目的は、処理速度の高速化を可能にした並列処
理装置の命令発行方式を提供することである。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明である並列処理装置の特徴は、並列処理
を行うべく命令を実行する複数の処理装置と、前記複数
の処理装置に対し命令と該命令の実行に必要となるソー
スデータとを投入する命令発行装置と、前記ソースデー
タを保持するデータ保持装置と、前記命令発行装置が命
令を発行するために必要なデータの状態を保持するデー
タ状態保持装置とを備え、前記処理装置の処理結果デー
タを、前記ソースデータとして前記データ保持装置へ送
ると同時にデータフォワード装置を介して前記命令発行
装置へ送る並列処理装置において、前記データ状態保持
装置は、前記処理装置の処理結果データが書き戻される
前記データ保持装置のアドレス情報と共に、前記処理結
果データがどの処理装置より出力されるのかを示すデー
タ出力装置情報を保持する構成にし、前記命令発行装置
は、前記データ出力装置情報を参照して、前記データフ
ォワード装置を介して送られてくるデータを前記ソース
データとして取り込む構成にしたことにある。
【００２２】この第１の発明によれば、例えば、命令キ
ャッシュより読み出された命令から、必要とされるソー
スデータが格納されているデータ保持装置のソースアド
レスがデータ保持装置及びデータ状態保持装置へ送ら
れ、処理結果データを書き戻すデータ保持装置のアドレ
スとなる書き戻しアドレスが命令発行装置及びデータ状
態保持装置へ送られ、命令コードは命令発行装置に送ら
れる。データ状態保持装置にあるデータ状態情報を検索
してデータ保持装置に目的のソースデータがある場合、
同データは命令発行装置に送られる。目的のソースデー
タが処理中のデータである場合、データ出力装置情報及
びソースアドレスが命令発行装置に送られる。命令発行
装置は上記命令コード、書き戻しアドレス、及び必要と
するデータがあった場合は同データを、なかった場合は
データ出力装置情報及びソースアドレスを命令保持装置
に保持する。データ状態保持装置は、書き戻しアドレス
のデータの状態を、現在処理中であることを示す状態に
する。発行待ち命令に必要とするデータが揃っていない
場合、命令発行装置は、データ出力装置情報を参照し
て、前記データフォワード装置を介して送られてくるデ
ータを前記ソースデータとして取り込む。
【００２３】第２の発明である並列処理装置の特徴は、
並列処理を行うべく命令を実行する複数の処理装置と、
前記複数の処理装置に対し命令と該命令の実行に必要と
なるソースデータとを投入する命令発行装置と、前記ソ
ースデータを保持するデータ保持装置と、前記命令発行
装置が命令を発行するために必要なデータの状態を保持
するデータ状態保持装置とを備え、前記処理装置の処理
結果データを、前記ソースデータとして前記データ保持
装置へ送ると同時にデータフォワード装置を介して前記
命令発行装置に送る並列処理装置において、前記データ
状態保持装置は、前記処理装置の処理結果データが書き
戻される前記データ保持装置のアドレス情報と共に、前
記処理結果データがどの処理装置により出力されるのか
を示すデータ出力装置情報を保持する構成にし、前記命
令発行装置は、前記データフォワード装置から送られて
くる前記複数の処理装置の処理結果データを前記データ
出力装置情報により選択するデータ選択手段と、前記デ
ータフォワード装置から送られてくる前記複数の処理装
置の処理結果データが書き戻される前記データ保持装置
のアドレスを前記データ出力装置情報により選択するア
ドレス選択手段と、前記アドレス選択手段により選択さ
れたアドレスと、必要とするソースデータのアドレスと
を比較するアドレス比較手段とを備え、前記アドレス選
択手段により一致をみたアドレスに対応する処理結果デ
ータをソースデータとして取り込むように構成したこと
にある。
【００２４】この第２の発明によれば、発行待ち命令に
必要とするデータが揃っていない場合、命令保持装置に
保持されたデータ出力装置情報が選択信号としてアドレ
ス選択手段及びデータ選択手段に送られる。データフォ
ワード装置により送られてくる複数のアドレス情報か
ら、アドレス選択手段により選択されたアドレス情報
は、命令保持装置に保持されているソースアドレスと比
較手段により比較される。同比較手段によりアドレスの
一致が確認されると、データ選択手段により選択された
データがソースデータとして命令保持装置に格納され
る。
【００２５】第３の発明である並列処理装置の特徴は、
上記第１の発明または第２の発明において、前記命令発
行装置を、保持している命令とソースデータを前記処理
装置に発行するときに、どの処理装置に発行したかを示
す情報を前記データ出力装置情報として前記データ状態
保持装置へ送るように構成したことにある。
【００２６】この第３の発明によれば、命令発行装置に
おいて、必要とするデータが全て揃い、且つ同命令を発
行する処理装置が決定した場合、同命令は処理装置に発
行され且つそのデータ出力装置情報はデータ状態保持装
置へ送られ、同命令の書き戻しアドレスに対応するデー
タ出力装置情報を書き換える。
【００２７】第４の発明である並列処理装置の命令発行
方式の特徴は、並列処理を行うべく命令を実行する複数
の処理装置と、前記複数の処理装置に対し命令と該命令
の実行に必要となるソースデータとを投入する命令発行
装置と、前記ソースデータを保持するデータ保持装置
と、前記命令発行装置が命令を発行するために必要なデ
ータの状態を保持するデータ状態保持装置とを備え、前
記処理装置の処理結果データを、前記ソースデータとし
て前記データ保持装置へ送ると同時にデータフォワード
装置を介して前記命令発行装置に送る並列処理装置にお
いて、前記処理装置の処理結果データが書き戻される前
記データ保持装置のアドレス情報と共に、前記処理結果
データがどの処理装置により出力されるのかを示すデー
タ出力装置情報を前記データ状態保持装置に予め保持し
ておき、前記命令発行装置は、前記データ出力装置情報
を参照して、前記データフォワード装置を介して送られ
てくる処理結果データを前記ソースデータとして取り込
むようにしたことにある。
【００２８】この第４の発明によれば、上記第１の発明
と同様の作用を奏する。
【００２９】第５の発明である並列処理装置の命令発行
方式の特徴は、上記第４の発明において、前記命令発行
装置は、前記データフォワード装置から送られてくる前
記複数の処理装置の処理結果データが書き戻される前記
データ保持装置のアドレスの中から、前記データ出力装
置情報により所定のアドレスを選択し、その選択された
アドレスと、必要とするソースデータのアドレスとを比
較し、その比較結果が一致をみたアドレスに対応する処
理結果データをソースデータとして取り込むことにあ
る。
【００３０】この第５の発明によれば、上記第２の発明
と同様の作用を奏する。
【００３１】第６の発明である並列処理装置の命令発行
方式の特徴は、上記第４または第５の発明において、前
記命令発行装置は、保持している命令とソースデータを
前記処理装置に発行するときに、どの処理装置に発行し
たかを示す情報を前記データ出力装置情報として前記デ
ータ状態保持装置へ送ることにある。
【００３２】この第６の発明によれば、上記第３の発明
と同様の作用を奏する。
【００３３】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本発明の実施形態に係る命
令発行装置に設けられた発行待ち命令保持部の構成を示
すブロック図である。図２は、図１に示した命令発行装
置を搭載したプロセッサの構成を示すブロック図であ
る。
【００３４】本実施形態のプロセッサは、命令発行の方
式をアウト・オブ・オーダ命令発行方式とし、同時命令
発行数を２とし、さらにこの命令を実行する処理装置の
数を３と仮定する並列処理を行うものとする。また、問
題簡略化のため、前述したレジスタリネーミングの手法
は使用しない。なお、データキャッシュは３台の処理装
置１０，１１，１２に含まれるものとする。
【００３５】本実施形態のプロセッサは、図２に示すよ
うに、命令を格納する命令キャッシュ２１と、その命令
キャッシュ２１より読み出された命令を一時保持するラ
ッチ２２とを備え、そのラッチ２２の出力側には、レジ
スタファイル（データ保持装置）２３と、スコアボード
（データ状態保持装置）２４と、リオーダバッファ２５
と、命令発行装置２６とが接続されている。
【００３６】命令キャッシュ２１より読み出される１つ
の命令は、命令コード、ソース（０）レジスタ番号、ソ
ース（１）レジスタ番号、及び書き戻しレジスタ番号か
らなり、ソース（０）レジスタ番号及びソース（１）レ
ジスタ番号は、当該命令実行に必要なデータのアドレス
であり、書き戻しレジスタ番号は、当該命令を実行する
処理装置１０〜１２の処理結果であるデータを書き戻す
ためのアドレスである。読み出される命令数は、単数あ
るいは複数でも構わない。通常、スーパースカラアーキ
テクチャの場合は複数の命令を同時に読み出すようにな
っている。
【００３７】レジスタファイル２３は、処理装置１０〜
１２の処理結果を書き戻すためのレジスタであり、スコ
アボード２４は、レジスタファイル２３のアドレス情報
と共に、本発明の特徴を成すデータ出力装置番号（デー
タ出力装置情報）を保持する。ここで、データ出力装置
番号は、前記処理結果であるデータがどの処理装置から
出力されるのかを示す情報である。リオーダバッファ２
５は、各処理装置１０〜１２から出力された処理結果を
命令ストリームの順番に戻してレジスタファイル２３に
書き込む機能を有する。
【００３８】命令発行装置２６は、３台の処理装置１０
〜１２へ命令及びソースデータを発行するもので、後述
するような発行待ち命令保持部２７と命令発行調停部２
８を備えている。
【００３９】また、各処理装置１０〜１２は、命令発行
装置２６より送られる命令を取り込み実行し、その処理
結果はリオーダバッファ２５に送られると共に、データ
フォワーディングパス２９を介して命令発行装置２６の
発行待ち命令保持部２７へ送られる。
【００４０】図３は、１命令分の入出力ポートを示した
スコアボード２４の構成を示す図である。
【００４１】このスコアボード２４には、レジスタファ
イル２３のアドレス情報として、１命令毎に、ソース
（０）レジスタ番号とソース（１）レジスタ番号と書き
戻しレジスタ番号をそれぞれ保持するフィールドが設け
られている。さらに、これらの各フィールドには、該当
レジスタ番号に対応して、そのデータが処理装置１０〜
１２内で現在処理中であるか否かを示すビジィフラグ
（図中ではＶで表示）とデータ出力装置番号とが保持さ
れているようになっている。
【００４２】そして、１命令毎に、前記のソース（０）
レジスタ番号とソース（１）レジスタ番号と書き戻しレ
ジスタ番号とをそれぞれ入力する入力ポートＩＰ１，Ｉ
Ｐ２，ＩＰ３が設けられ、さらに、前記フィールドに保
持されているソース（０）レジスタ番号、ソース（０）
レジスタ番号、及び書き戻しレジスタ番号をリセットす
るためのリセット信号ＲＳＴ入力用の入力ポートＩＰ４
と、書き戻しレジスタ番号とデータ出力装置番号をそれ
ぞれセットするための入力ポートＩＰ５，ＩＰ６とが設
けられている。ここで、入力ポートＩＰ１，ＩＰ２，Ｉ
Ｐ３は命令キャッシュ２１の出力側に接続され、入力ポ
ートＩＰ４，ＩＰ５，ＩＰ６は命令発行装置２６の出力
側に接続されている。
【００４３】また、スコアボード２４の出力ポートＯＰ
１，ＯＰ２から命令発行装置２６へ、ソース（０）レジ
スタ番号及びソース（１）レジスタ番号にそれぞれ対応
したソースデータ有効信号ＶＤＳ（０），ＶＤＳ（１）
が出力され、さらに、出力ポートＯＰ３，ＯＰ４からそ
れぞれソース（０）及びソース（１）用のデータ出力装
置番号が命令発行装置２６へ出力される。また、出力ポ
ートＯＰ５からは、ライト／ライトコンフリクトがある
ときに、命令読み出し停止を指示するストール信号ＳＴ
Ｌが命令キャッシュ２１へ出力されるようになってい
る。
【００４４】なお、図３には１命令分の入出力ポートを
示したが、実際には、入力ポートＩＰ１〜ＩＰ３と出力
ポートＯＰ１〜ＯＰ４は命令発行装置２６への投入命令
数分だけ設けられ、入力ポートＩＰ４〜ＩＰ６は命令発
行装置２６での同時発行命令数だけ設けられている。
【００４５】次に、命令発行装置２６内の発行待ち命令
保持部２７の構成を図１を用いて説明する。
【００４６】同図に示す発行待ち命令保持部２７は、ソ
ース１つ分の保持手段３１と、これに対応したアドレス
選択回路３２、データ選択回路３３、アドレス比較器３
４、及び最終ＯＲ回路３５からなるブロック構成を示し
ている。
【００４７】発行待ち命令保持部２７には、発行待ちの
命令１つに対し、同命令有効フラグＶｉ、命令コード、
ソース（０）、ソース（１）、及び書き戻しレジスタ番
号が保持されるフィールド４１がある。さらに、各ソー
ス（０），（１）のフィールドには保持手段３１がそれ
ぞれ設けられ、例えばソース（０）の保持手段３１は、
当該ソースのソース有効フラグＶｓ（０）と、ソース
（０）レジスタ番号と、ソース（０）データと、データ
出力装置番号とが保持されている。ソース有効フラグＶ
ｓ（０または１）は、スコアボード２４から送られるソ
ースデータ有効信号ＶＤＳ（０）（またはＶＤＳ
（１））の値が保持され、同フラグが立っている場合は
ソースデータのフィールドの値が有効であることを示
す。
【００４８】また、アドレス選択回路３２とデータ選択
回路３３は、前記保持手段３１中のデータ出力装置番号
をセレクト信号として機能する。アドレス選択回路３２
及びデータ選択回路３３の入力には、各処理装置１０〜
１２からデータフォワーディングパス２９を通してそれ
ぞれ送られてきた処理結果であるデータとその書き戻し
レジスタ番号とが供給されるようになっている。
【００４９】そして、アドレス選択回路３２の選択結果
と保持手段３１のソースレジスタ番号との一致、不一致
がアドレス比較器３４で比較される。その比較結果が、
前記ソース有効フラグＶｓ（０または１）のイネーブル
信号ＥＮを生成する最終ＯＲ回路３５の入力となり、比
較結果が一致である場合はソース有効フラグＶｓ（０ま
たは１）を立て、データ選択回路３３によって選択され
ているデータをソースデータとしてそのフィールドに保
持する。
【００５０】図４は、命令発行装置２６内に設けられた
命令発行調停部２８の構成を示すブロック図である。
【００５１】この命令発行調停部２８は、例えば、同時
発行可能判定数を３とし、同時発行可能命令数を２とし
た構成であり、命令側の発行準備が整ったかどうかを調
べる発行準備調査回路５１と、発行する命令をどの処理
装置に割当てるかを決定する命令割当て回路５２とから
構成されている。
【００５２】発行準備調査回路５１は、上記発行待ち命
令保持部２７で発行待ちになっている命令のうち、例え
ば３つの命令（０），（１），（２）を同時に監視し、
それら各命令（０），（１），（２）において、必要と
するソースデータが全て揃ったかどうかで発行準備が整
ったか否かを調べる。そのため、回路としては、図１に
示した命令自体の有効フラグＶｉと、ソース（０）の有
効フラグＶｓ（０）と、ソース（１）の有効フラグＶｓ
（１）との論理積を行うことになる。すなわち、同時に
発行可能判定を行う命令数を３とした場合、これに対応
して３つのＡＮＤゲート５１ａ，５１ｂ，５１ｃで構成
する。このＡＮＤゲート５１ａ，５１ｂ，５１ｃから
は、各命令の発行準備が整ったかを示すレディ信号ＲＤ
Ｙ（０），ＲＤＹ（１），ＲＤＹ（２）が出力される。
【００５３】なお、同時に発行可能判定を行う命令数を
３以上に増やしても構わない。これは、ＡＮＤゲート数
を増やし、これに命令割当て回路５２の論理を対応させ
ることで可能となる。
【００５４】命令割当て回路５２には、前記発行準備調
査回路５１のＡＮＤゲート５１ａ〜５１ｃから出力され
る前記レディ信号ＲＤＹ（０）〜ＲＤＹ（２）と、各命
令（０），（１），（２）が必要とするリソースタイプ
（乗算や加減算）ＲＳＰ（０），ＲＳＰ（１），ＲＳＰ
（２）と、各処理装置１０〜１２から発せられる命令受
け付けが可能かどうかを示すリソースビジィ信号ＲＳＢ
（０），ＲＳＢ（１），ＲＳＢ（２）が供給される。
【００５５】命令割当て回路５２は、これらの入力信号
に基づき、後述するアルゴリズム（図６〜図８）に従っ
て、命令選択信号ＳＬ（０），ＳＬ（１），ＳＬ（２）
と、スコアボード２４に書き込むためのデータ出力装置
番号とその書き込みレジスタ番号からなるＲＮＩ
（０），ＲＮＩ（１）信号とを出力する。
【００５６】図５は、命令発行装置２６と処理装置１０
〜１２の接続関係を示す図である。
【００５７】命令発行装置２６と処理装置１０〜１２と
の間には、セレクタ６１，６２，６３が設けられてい
る。このセレクタ６１〜６３は、発行待ち命令保持部２
７中の命令のうち発行準備が整った３つの命令をそれぞ
れ入力とし、前記命令選択信号ＳＬ（０），ＳＬ
（１），ＳＬ（２）により、そのうちの１つを選択して
処理装置１０〜１２へ出力するようになっている。
【００５８】次に、上記構成のプロセッサの処理の流れ
を説明する。
【００５９】命令キャッシュ２１より命令が読み出され
ると、その命令の各ソースレジスタ番号は、レジスタフ
ァイル２３、スコアボード２４及びリオーダバッファ２
５へ送られる。
【００６０】まず、入力された１命令分に関してスコア
ボード２４の動作を説明する。スコアボード２４にソー
ス（０）レジスタ番号及びソース（１）レジスタ番号が
入力されると、該当レジスタ番号のデータのビジィフラ
グＶがチェックされる。このフラグＶが立っているとき
にはデータは処理装置内で現在処理中であることを示
し、ソース（０）レジスタ番号の場合では、ソース
（０）レジスタ番号に対応したソースデータ有効信号Ｖ
ＤＳ（０）を無効状態にし、ソース（０）レジスタ番号
に書き込まれるべきデータを出力する処理装置の番号で
あるデータ出力装置番号を出力する。また、ソース
（１）レジスタ番号に関しても同様の処理を行う。
【００６１】同時にスコアボード２４には、書き戻しレ
ジスタ番号も送られ、該当レジスタ番号のビジィフラグ
Ｖを調べ、フラグＶが立っていれば、ライト／ライトコ
ンフリクトがあるとして、ストール信号ＳＴＬを出力す
る。ビジィフラグＶが立っていなければ、これを立て
る。このライト／ライトコンフリクトの判定、ビジィフ
ラグＶを立てるタイミングはアーキテクチャにより様々
考えられるが、本例では、初めて命令がスコアボード２
４にアクセスするこのタイミングで立てるものとする。
【００６２】ソースデータ有効信号ＶＤＳ（０）が有効
である場合、レジスタファイル２３及びリオーダバッフ
ァ２５内にある該当レジスタ番号のデータが有効なもの
とされ、同データが命令発行装置２６へ送られる。その
際、リオーダバッファ２５にデータがあった場合は、そ
ちらの方が最新の有効データとして、レジスタファイル
２３のデータよりも優先される。
【００６３】上記のスコアボード２４、レジスタファイ
ル２３及びリオーダバッファ２５から送られた信号及び
データは、命令発行装置２６の発行待ち命令保持部２７
に保持される。この発行待ち命令保持部２７のソース
（０），ソース（１）のフィールドにおいて、それぞれ
ソース有効フラグＶｓ（０），Ｖｓ（１）が立っている
場合は、これに対応するデータフィールドの値が有効で
あり、同フラグＶｓ（０），Ｖｓ（１）が立っていない
場合は、データフォワーディングパス２９から送られて
くるアドレス及びデータを監視することになる。
【００６４】本実施形態では、処理装置の数を３と仮定
しているため、データフォワーディングパス２９から送
られてくるアドレス及びデータの数はそれぞれ３個であ
る。図１に示す通り、データ出力装置番号に従い、各々
３つの内から１つのアドレス及びデータをセレクタ３
２，３３によりそれぞれ選択する。選択されたアドレス
は、発行待ち命令保持部２７に保持されているソース
（０）レジスタ番号と比較器３４により比較され、一致
した場合はソース有効フラグＶｓ（０）を立て、同時に
選択されているデータをソース（０）データとして保持
する。同様の処理をソース（１）に対しても行い、この
ように本実施形態では１命令に対しソースが２つあるの
で、各々同様の処理を行う。
【００６５】ソース（０）及びソース（１）のデータが
両方有効となると、命令発行調停部２８の発行準備調査
回路５１により、命令発行の準備が整ったと判定され、
その後、命令割当て回路５２によって発行する命令をど
の処理装置に割り当てるかが以下のアルゴリズムで決定
される。
【００６６】次に、命令発行調停部２８のアルゴリズム
を図６，図７，図８のフローチャートを参照しつつ説明
する。なお、図６，図７，図８は連続したフローチャー
トであり、図６と図７は接続子Ｋ１で接続され、同様に
図７と図８とは接続子Ｋ２で、図８と図６とは接続子Ｋ
３で接続されている。
【００６７】本実施形態では、同時発行可能判定数は３
とし、同時発行可能命令数は２とする。命令（０）、命
令（１）及び命令（２）では、命令ストリームにおいて
先に実行されるべき命令の順に命令（０）、命令（１）
及び命令（２）となっているものとする。すなわち、命
令（０）と命令（１）では命令（０）を優先的に処理
し、命令（１）と命令（２）では命令（１）を優先的に
処理する。また、便宜的にデータ出力装置番号は、処理
装置１０の場合を０、処理装置１１の場合１、処理装置
１２の場合を２とする。
【００６８】図６において、命令発行調停部２８では、
まず命令（０）が発行可能かどうかを調べる。図４に示
すレディ信号ＲＤＹ（０）が有効の場合は（ステップＳ
１１）、命令（０）は発行可能として、同命令（０）の
リソースタイプを各処理装置１０〜１２のタイプと比較
する（ステップＳ１２，Ｓ１３，Ｓ１４）。
【００６９】例えば、処理装置１０と処理装置１１をＡ
ＬＵとし、処理装置１２を乗算器とした場合において、
命令（０）が乗算命令のときは、処理装置１２が発行先
対象として選択され、処理装置１２がビジィでなければ
発行先として選択される（ステップＳ１５）。処理装置
１２への命令選択信号ＳＬ（２）は命令（０）を選択す
ることを示す“０”となり、スコアボード２４に書き込
むためのデータ出力装置番号を２とし、その書き込みレ
ジスタ番号と共にＲＮＩ（０）に同情報をセットする
（ステップＳ１６）。もし、処理装置１２がビジィの場
合、命令（０）はウェイトとなり、発行待ちとなる（ス
テップＳ１７）。
【００７０】また、処理装置１０が発行先として選択さ
れた場合は（ステップＳ１８）、処理装置１０への命令
選択信号ＳＬ（０）は命令（０）を選択することを示す
“０”となり、スコアボード２４に書き込むためのデー
タ出力装置番号を０とし、その書き込みレジスタ番号と
共にＲＮＩ（０）に同情報をセットする（ステップＳ１
９）。もし、処理装置１０がビジィの場合、処理装置１
１を調べる。
【００７１】処理装置１１が発行先として選択された場
合は（ステップＳ２０）、処理装置１１への命令選択信
号ＳＬ（１）が命令（０）を選択することを示す“０”
となり、スコアボード２４に書き込むためのデータ出力
装置番号を１とし、その書き込みレジスタ番号と共にＲ
ＮＩ（０）に同情報をセットする（ステップＳ２１）。
もし、処理装置１１がビジィの場合、前述した処理装置
１２を調べることになる。
【００７２】図７において、次に命令（１）に対する処
理を行う。命令（１）が発行可能であれば（ステップＳ
３１）、命令（１）のリソースタイプにより、命令を発
行する処理装置を選択する（ステップＳ３２，Ｓ３３，
Ｓ３４）。該当する処理装置１０，１１及び１２が全て
ビジィ（ステップＳ３５，Ｓ３６，Ｓ３７）、あるいは
同処理装置が既に命令（０）の命令発行対象となってい
る場合、つまり既に命令選択信号ＳＬ（０），ＳＬ
（１），ＳＬ（２）が“０”にセットされている場合は
（ステップＳ３８，Ｓ３９，Ｓ４０）、命令（１）はウ
ェイトされる（ステップＳ４１）。
【００７３】例えば命令（０）が乗算命令、命令（１）
も乗算命令で、命令（０）により乗算器である処理装置
１２が使われる場合は発行待ちとなる。命令（０）がＡ
ＬＵ命令であり、命令（１）がＡＬＵ命令であれば、命
令（０）が既に処理装置１０に割り付けられているが、
命令（１）は処理装置１１でも処理可能であるため、空
いている処理装置１１に割り付けられ、同時発行可能と
なる。
【００７４】発行先の処理装置が決定すると、同様に処
理装置への命令選択信号を決定すると共に（ステップＳ
４２，Ｓ４３，Ｓ４４）、スコアボード２４へ書き戻す
データ出力装置番号を決定する。命令（０）が発行され
る場合（ステップＳ４５，Ｓ４６，Ｓ４７）には、スコ
アボード２４へ書き戻すデータ出力装置番号及びその書
き込みレジスタ番号はＲＮＩ（１）にセットされ（ステ
ップＳ４８，Ｓ４９，Ｓ５０）、命令（０）が発行され
ない場合、ＲＮＩ（０）にセットされる（ステップＳ５
１，Ｓ５２，Ｓ５３）。
【００７５】図８に示す命令（２）では、命令（１）が
命令（０）に対して受けた制約に加え、命令（０）、命
令（１）が両方発行されるかどうかにより、命令（２）
が発行可能の場合でも発行できないという制約が加えら
れる。もし命令（０）、命令（１）どちらか一方、ある
いは双方とも発行不可能であり且つ命令（２）が発行可
能であるときのみ命令を発行する。
【００７６】すなわち、図８において、ステップＳ６１
〜ステップＳ７１までは、上記図７の命令（１）に関す
るステップＳ３１〜ステップＳ４１までと同様の処理を
行う。ステップＳ６８で命令選択信号ＳＬ（０）がセッ
トされないと判定されたときには、ステップＳ７２へ進
んで命令（０）が発行されるか否かを判定する。その判
定結果がいずれの場合も、命令（１）が発行されるか否
かを判定する（ステップＳ７３，Ｓ７４）。ステップＳ
７３で命令（１）が発行されないと判定されたときに
は、スコアボード２４に書き込むためのデータ出力装置
番号を０とし、その書き込みレジスタ番号と共にＲＮＩ
（０）に同情報をセットする（ステップＳ７５）。ま
た、ステップＳ７３で命令（１）に発行されると判定さ
れたとき、またはステップＳ７４で命令（１）に発行さ
れないと判定されたときは、データ出力装置番号を０と
し、その書き込みレジスタ番号と共にＲＮＩ（１）に同
情報をセットする（ステップＳ７６）。ステップＳ７
５，Ｓ７６の処理後は、処理装置１０への命令選択信号
ＳＬ（０）が命令（２）を選択することを示す“２”と
する（ステップＳ７７）。もし、ステップＳ７４で命令
（１）に発行されると判定されたときは、命令（２）は
発行待ちとなる（ステップＳ７１）。
【００７７】ステップＳ６９で命令選択信号ＳＬ（１）
がセットされないと判定されたときには、ステップＳ７
８〜ステップＳ８０において、前記ステップＳ７２〜ス
テップＳ７４と同様の処理を行い、ステップＳ８１，Ｓ
８２でスコアボード２４に書き込むためのデータ出力装
置番号を１とし、その書き込みレジスタ番号と共にＲＮ
Ｉ（０），ＲＮＩ（１）に同情報をセットする。そし
て、ステップＳ８１，Ｓ８２の処理後は、処理装置１１
への命令選択信号ＳＬ（１）が命令（２）を選択するこ
とを示す“２”とする（ステップＳ８３）。もし、ステ
ップＳ８０で命令（１）に発行されると判定されたとき
は、命令（２）は発行待ちとなる（ステップＳ７１）。
【００７８】また、ステップＳ７０で命令選択信号ＳＬ
（２）がセットされないと判定されたときには、ステッ
プＳ８４〜ステップＳ８６において、前記ステップＳ７
２〜ステップＳ７４と同様の処理を行い、ステップＳ８
７，Ｓ８８でスコアボード２４に書き込むためのデータ
出力装置番号を２とし、その書き込みレジスタ番号と共
にＲＮＩ（０），ＲＮＩ（１）に同情報をセットする。
そして、ステップＳ８７，Ｓ８８の処理後は、処理装置
１２への命令選択信号ＳＬ（２）が命令（２）を選択す
ることを示す“２”とする（ステップＳ８９）。もし、
ステップＳ８６で命令（１）に発行されると判定された
ときは、命令（２）は発行待ちとなる（ステップＳ７
１）。
【００７９】上記のようにデータ出力装置番号のスコア
ボード２４への書き戻しのパスも、命令（０）、命令
（１）の発行可能状態によって変化する。もっとも、同
モデルの仮定では、命令（２）が発行可能な場合、常に
ＲＮＩ（１）を使用しても問題はない。しかし、例えば
同時命令発行数４、命令発行可能判定数８といった場合
では、上述の図６，図７及び図８に示すアルゴリズムを
拡張してゆけばよい。
【００８０】同時命令発行数及び命令発行可能判定数
は、処理するプログラムの並列度、処理装置の数などの
制約により変化する。命令を発行すると、空いたフィー
ルドを詰める。すなわち、例えば命令（０）のみ発行し
た場合、命令（１）の内容を命令（０）のフィールド
に、命令（２）の内容を命令（１）のフィールドに、そ
して命令（２）のフィールドに新たな命令を読み込む。
これにより、命令発行装置２６内での、命令の優先順位
を保つ。
【００８１】命令発行と同時に、スコアボード２４に、
ＲＮＩ（０）、及びＲＮＩ（１）により送られてきた書
き込みレジスタ番号に対応するデータ出力装置番号をセ
ットする。後続命令で、同レジスタ番号のデータをソー
スデータとして使用する場合、同データ出力装置番号を
受け取り、命令発行装置２６に送られる。
【００８２】各処理装置１０〜１２は、命令発行装置２
６より送られる選択信号ＳＬ（０），ＳＬ（１），ＳＬ
（２）に従い、命令を取り込み実行する。処理結果であ
るデータは書き戻しレジスタ番号と共にデータフォワー
ディングパス２９へ送られる。後続命令で同データを必
要とする命令は、同データを出力する処理装置を監視し
ており、書き戻しレジスタ番号により必要なデータであ
ることを判定し、データを取り込む。
【００８３】本実施形態は次のような利点を有してい
る。
【００８４】本実施形態（図１）と従来の発行待ち命令
保持部（図１０）とを比較しても判るように、本実施形
態では、発行待ち命令保持部にデータ出力装置番号を保
持する部分とアドレス選択回路３２が増加する一方で、
図１０に見られる選択信号生成回路がなくせ、アドレス
比較器及びイネーブル信号生成用の最終ＯＲ回路の数が
格段に減少している。また、図からも分かる通り、イネ
ーブル信号生成までの回路が簡略化されているため、同
信号生成までの時間も短く、データを選択するまでの時
間も短かくなる。
【００８５】
【発明の効果】以上詳細に説明したように、第１の発明
である並列処理装置によれば、例えばアウト・オブ・オ
ーダ命令発行のための命令発行装置の比較器数を減ら
し、データ待ちの判定回路規模を大幅に縮小できると共
に、回路の高速化を行うことが可能になる。これによ
り、同時発行命令数をより多くした場合の命令発行装置
の負荷を軽減することがと可能になり、マイクロプロセ
ッサにおける並列処理性能が向上する。
【００８６】第２の発明である並列処理装置によれば、
上記第１の発明と同様の効果を簡単な構成で実現するこ
とができる。
【００８７】第３の発明である並列処理装置によれば、
上記第１または第２の発明を簡易且つ的確に実現するこ
とができる。
【００８８】第４の発明である並列処理装置の命令発行
方式によれば、上記第１の発明と同様の効果を奏するこ
とができる。
【００８９】第５の発明である並列処理装置の命令発行
方式によれば、上記第４の発明を簡易且つ的確に実現す
ることができる。
【００９０】第６の発明である並列処理装置の命令発行
方式によれば、上記第４または第５の発明を簡易且つ的
確に実現することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る命令発行装置に設けら
れた発行待ち命令保持部の構成を示すブロック図であ
る。
【図２】図１に示した命令発行装置を搭載したプロセッ
サの構成を示すブロック図である。
【図３】１命令分の入出力ポートを示したスコアボード
２４の構成を示す図である。
【図４】命令発行装置２６内に設けられた命令発行調停
部２８の構成を示すブロック図である。
【図５】命令発行装置２６と処理装置１０〜１２の接続
関係を示す図である。
【図６】命令発行調停部２８のアルゴリズムを示すフロ
ーチャートである。
【図７】図６の続きの図である。
【図８】図６及び図７の続きの図である。
【図９】従来のプロセッサの概略ブロック図である。
【図１０】図９に示した命令発行装置１０７内の発行待
ち命令保持部の構成を示すブロック図である。
【符号の説明】
１０，１１，１２ 処理装置 ２１ 命令キャッシュ ２２ ラッチ ２３ レジスタファイル（データ保持装置） ２４ スコアボード（データ状態保持装置） ２５ リオーダバッファ ２６ 命令発行装置 ２７ 発行待ち命令保持部 ２８ 命令発行調停部 ３１ 保持手段 ３２ アドレス選択回路 ３３ データ選択回路 ３４ アドレス比較器

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 並列処理を行うべく命令を実行する複数
    の処理装置と、前記複数の処理装置に対し命令と該命令
    の実行に必要となるソースデータとを投入する命令発行
    装置と、前記ソースデータを保持するデータ保持装置
    と、前記命令発行装置が命令を発行するために必要なデ
    ータの状態を保持するデータ状態保持装置とを備え、前
    記処理装置の処理結果データを、前記ソースデータとし
    て前記データ保持装置へ送ると同時にデータフォワード
    装置を介して前記命令発行装置へ送る並列処理装置にお
    いて、 前記データ状態保持装置は、前記処理装置の処理結果デ
    ータが書き戻される前記データ保持装置のアドレス情報
    と共に、前記処理結果データがどの処理装置より出力さ
    れるのかを示すデータ出力装置情報を保持する構成に
    し、 前記命令発行装置は、前記データ出力装置情報を参照し
    て、前記データフォワード装置を介して送られてくるデ
    ータを前記ソースデータとして取り込む構成にしたこと
    を特徴とする並列処理装置。
  2. 【請求項２】 並列処理を行うべく命令を実行する複数
    の処理装置と、前記複数の処理装置に対し命令と該命令
    の実行に必要となるソースデータとを投入する命令発行
    装置と、前記ソースデータを保持するデータ保持装置
    と、前記命令発行装置が命令を発行するために必要なデ
    ータの状態を保持するデータ状態保持装置とを備え、前
    記処理装置の処理結果データを、前記ソースデータとし
    て前記データ保持装置へ送ると同時にデータフォワード
    装置を介して前記命令発行装置に送る並列処理装置にお
    いて、 前記データ状態保持装置は、前記処理装置の処理結果デ
    ータが書き戻される前記データ保持装置のアドレス情報
    と共に、前記処理結果データがどの処理装置により出力
    されるのかを示すデータ出力装置情報を保持する構成に
    し、 前記命令発行装置は、 前記データフォワード装置から送られてくる前記複数の
    処理装置の処理結果データを前記データ出力装置情報に
    より選択するデータ選択手段と、 前記データフォワード装置から送られてくる前記複数の
    処理装置の処理結果データが書き戻される前記データ保
    持装置のアドレスを前記データ出力装置情報により選択
    するアドレス選択手段と、 前記アドレス選択手段により選択されたアドレスと、必
    要とするソースデータのアドレスとを比較するアドレス
    比較手段とを備え、 前記アドレス選択手段により一致をみたアドレスに対応
    する処理結果データをソースデータとして取り込むよう
    に構成したことを特徴とする並列処理装置。
  3. 【請求項３】 前記命令発行装置は、保持している命令
    とソースデータを前記処理装置に発行するときに、どの
    処理装置に発行したかを示す情報を前記データ出力装置
    情報として前記データ状態保持装置へ送るように構成し
    たことを特徴とする請求項１または請求項２記載の並列
    処理装置。
  4. 【請求項４】 並列処理を行うべく命令を実行する複数
    の処理装置と、前記複数の処理装置に対し命令と該命令
    の実行に必要となるソースデータとを投入する命令発行
    装置と、前記ソースデータを保持するデータ保持装置
    と、前記命令発行装置が命令を発行するために必要なデ
    ータの状態を保持するデータ状態保持装置とを備え、前
    記処理装置の処理結果データを、前記ソースデータとし
    て前記データ保持装置へ送ると同時にデータフォワード
    装置を介して前記命令発行装置に送る並列処理装置にお
    いて、 前記処理装置の処理結果データが書き戻される前記デー
    タ保持装置のアドレス情報と共に、前記処理結果データ
    がどの処理装置により出力されるのかを示すデータ出力
    装置情報を前記データ状態保持装置に予め保持してお
    き、 前記命令発行装置は、前記データ出力装置情報を参照し
    て、前記データフォワード装置を介して送られてくる処
    理結果データを前記ソースデータとして取り込むように
    したことを特徴とする並列処理装置の命令発行方式。
  5. 【請求項５】 前記命令発行装置は、前記データフォワ
    ード装置から送られてくる前記複数の処理装置の処理結
    果データが書き戻される前記データ保持装置のアドレス
    の中から、前記データ出力装置情報により所定のアドレ
    スを選択し、 その選択されたアドレスと、必要とするソースデータの
    アドレスとを比較し、 その比較結果が一致をみたアドレスに対応する処理結果
    データをソースデータとして取り込むことを特徴とする
    請求項４記載の並列処理装置の命令発行方式。
  6. 【請求項６】 前記命令発行装置は、保持している命令
    とソースデータを前記処理装置に発行するときに、どの
    処理装置に発行したかを示す情報を前記データ出力装置
    情報として前記データ状態保持装置へ送ることを特徴と
    する請求項４または請求項５記載の並列処理装置の命令
    発行方式。
JP8305045A 1996-11-15 1996-11-15 並列処理装置及びその命令発行方式 Pending JPH10143365A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8305045A JPH10143365A (ja) 1996-11-15 1996-11-15 並列処理装置及びその命令発行方式
US08/970,802 US6260135B1 (en) 1996-11-15 1997-11-14 Parallel processing unit and instruction issuing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8305045A JPH10143365A (ja) 1996-11-15 1996-11-15 並列処理装置及びその命令発行方式

Publications (1)

Publication Number Publication Date
JPH10143365A true JPH10143365A (ja) 1998-05-29

Family

ID=17940455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8305045A Pending JPH10143365A (ja) 1996-11-15 1996-11-15 並列処理装置及びその命令発行方式

Country Status (2)

Country Link
US (1) US6260135B1 (ja)
JP (1) JPH10143365A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015518995A (ja) * 2012-06-05 2015-07-06 クアルコム，インコーポレイテッド レジスタ関連優先度に基づく実行パイプラインへの命令の発行、ならびに関係する命令処理回路、プロセッサシステム、方法、およびコンピュータ可読媒体

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301541B2 (en) 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
ATE467171T1 (de) 1998-08-24 2010-05-15 Microunity Systems Eng System mit breiter operandenarchitektur und verfahren
JP2003186938A (ja) * 2001-12-19 2003-07-04 Canon Inc スコアボードを用いた検証方法
US7711928B2 (en) * 2004-03-31 2010-05-04 Oracle America, Inc. Method and structure for explicit software control using scoreboard status information
US20090133022A1 (en) * 2007-11-15 2009-05-21 Karim Faraydon O Multiprocessing apparatus, system and method
US9740494B2 (en) * 2011-04-29 2017-08-22 Arizona Board Of Regents For And On Behalf Of Arizona State University Low complexity out-of-order issue logic using static circuits
US9645819B2 (en) * 2012-06-15 2017-05-09 Intel Corporation Method and apparatus for reducing area and complexity of instruction wakeup logic in a multi-strand out-of-order processor
US9164771B2 (en) * 2012-06-29 2015-10-20 Avaya Inc. Method for thread reduction in a multi-thread packet processor
WO2015123848A1 (zh) * 2014-02-20 2015-08-27 清华大学 可重构处理器及可重构处理器的条件执行方法
CN103853526B (zh) * 2014-02-20 2017-02-15 清华大学 可重构处理器及可重构处理器的条件执行方法
US9785565B2 (en) 2014-06-30 2017-10-10 Microunity Systems Engineering, Inc. System and methods for expandably wide processor instructions

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5699537A (en) * 1995-12-22 1997-12-16 Intel Corporation Processor microarchitecture for efficient dynamic scheduling and execution of chains of dependent instructions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015518995A (ja) * 2012-06-05 2015-07-06 クアルコム，インコーポレイテッド レジスタ関連優先度に基づく実行パイプラインへの命令の発行、ならびに関係する命令処理回路、プロセッサシステム、方法、およびコンピュータ可読媒体
US9858077B2 (en) 2012-06-05 2018-01-02 Qualcomm Incorporated Issuing instructions to execution pipelines based on register-associated preferences, and related instruction processing circuits, processor systems, methods, and computer-readable media

Also Published As

Publication number Publication date
US6260135B1 (en) 2001-07-10

Similar Documents

Publication Publication Date Title
JP2539974B2 (ja) 情報処理装置におけるレジスタの読出制御方式
US5499349A (en) Pipelined processor with fork, join, and start instructions using tokens to indicate the next instruction for each of multiple threads of execution
US5293500A (en) Parallel processing method and apparatus
US6269440B1 (en) Accelerating vector processing using plural sequencers to process multiple loop iterations simultaneously
US6128721A (en) Temporary pipeline register file for a superpipelined superscalar processor
JP2000330790A (ja) コンピュータシステム動作方法、コンピュータシステムにおける命令スケジューリング方法およびコンピュータシステム
WO1985000453A1 (en) Data processing system
US4541045A (en) Microprocessor architecture employing efficient operand and instruction addressing
JP2000503151A (ja) データの依存性に従って処理エレメントを動的に接続するように構成されたマイクロプセッサ
US6301654B1 (en) System and method for permitting out-of-order execution of load and store instructions
US7418575B2 (en) Long instruction word processing with instruction extensions
JPH10143365A (ja) 並列処理装置及びその命令発行方式
US5226166A (en) Parallel operation processor with second command unit
CN100437472C (zh) 流水线异步指令处理器电路
US5778208A (en) Flexible pipeline for interlock removal
US20080215859A1 (en) Computer with high-speed context switching
JP7124608B2 (ja) 計算機および計算方法
JPH0743648B2 (ja) 情報処理装置
US7401328B2 (en) Software-implemented grouping techniques for use in a superscalar data processing system
JP2000353091A (ja) コンピュータシステムにおける命令実行方法およびコンピュータシステム
JP2001051845A (ja) アウトオブオーダー実行方式
KR100322150B1 (ko) 부동 소수점 상태 및 제어 레지스터 인스트럭션을 단일 사이클
US7406590B2 (en) Methods and apparatus for early loop bottom detection in digital signal processors
US5784634A (en) Pipelined CPU with instruction fetch, execution and write back stages
JP5185478B2 (ja) パイプライン処理方法並びにその方法を利用するパイプライン処理装置