JPH10143546A - 論理シミュレーション装置および論理シミュレーション方法 - Google Patents

Abstract

(57)【要約】 【課題】実際の論理ＬＳＩと論理シミュレーション結果
との間の誤差が極めて少ない、高精度な論理シミュレー
ション装置および論理シミュレーション方法を提供する
こと。 【解決手段】論理回路を構成する各論理ゲート毎に、各
入力信号の変化に応じた出力信号の波形のなまりによる
伝搬遅延時間を予め算出しておき、各シミュレーション
時間毎に、前回のシミュレーション時間の各論理ゲート
の入力信号および出力信号を保持し、前回および今回の
シミュレーション時間における各論理ゲートの出力信号
を比較して、出力信号が変化した論理ゲートを検出し、
前回および今回のシミュレーション時間における各入力
信号の値を比較して、出力信号の変化に起因する入力信
号を検出し、この出力信号の変化に起因する入力信号に
応じた出力信号の波形のなまりによる伝搬遅延時間を用
いて、その後段の論理ゲートの信号の伝搬遅延時間を算
出することにより、上記課題を解決する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、論理回路の機能や
動作タイミング等を検証する論理シミュレーション装置
および論理シミュレーション方法に関するものである。

【０００２】

【従来の技術】例えば、論理ＬＳＩの設計においては、
まず、製品の仕様に基づいて、その機能や性能等が決定
され、論理ゲートや機能ブロック等を用いて論理回路の
設計が行われる。論理回路の設計が終了すると、論理回
路からネットリスト（回路接続情報）が生成され、論理
シミュレーション装置によって、ネットリストを用いた
論理回路のシミュレーションが行われ、その機能や、性
能、動作タイミング等が検証される。

【０００３】以下、図２に示される論理回路を例に挙げ
て、従来の論理シミュレーション装置および論理シミュ
レーション方法について説明する。従来の論理シミュレ
ーション装置および論理シミュレーション方法によれ
ば、例えば論理回路２４のバッファ２８に係わる信号の
伝搬遅延時間、すなわち、信号線Ｎ２から信号線Ｎ３ま
での信号の伝搬遅延時間Ｄｅｌａｙ（Ｎ２→Ｎ３）の計
算は、例えば下記算出式に基づいて算出される。

【０００４】Ｄｅｌａｙ（Ｎ２→Ｎ３）＝（ＤＩ＋ＤＣ
Ｌ＋ＤＲＣ＋ＤＳ）＊ＰＴＶ ここで、ＤＩ ：バッファ２８に固有の伝搬遅延時間 ＤＣＬ：出力の負荷容量に係わる伝搬遅延時間 ＤＲＣ：入力の抵抗成分Ｒおよび容量成分Ｃに係わる伝
搬遅延時間 ＤＳ ：入力信号の波形のなまりによる伝搬遅延時間 ＰＴＶ：プロセス、温度および電圧条件の係数

【０００５】すなわち、従来の論理シミュレーション装
置および論理シミュレーション方法によれば、例えばバ
ッファ２８に係わる信号の伝搬遅延時間Ｄｅｌａｙ（Ｎ
２→Ｎ３）は、バッファ２８に固有の伝搬遅延時間ＤＩ
や、バッファ２８の出力の負荷容量に係わる伝搬遅延時
間ＤＣＬ、バッファ２８の入力の抵抗成分Ｒおよび容量
成分Ｃに係わる伝搬遅延時間ＤＲＣに加え、さらに、バ
ッファ２８の入力信号の波形のなまりによる伝搬遅延時
間ＤＳを考慮して算出されている。

【０００６】これにより、バッファ２８に係わる信号の
伝搬遅延時間を算出する際に、バッファ２８の入力信
号、すなわち、このバッファ２８の前段の論理ゲートで
あるＡＮＤゲート２６の出力信号の波形のなまりによる
伝搬遅延時間ＤＳの影響を論理シミュレーションの結果
に反映させることができるため、実際の論理ＬＳＩの動
作と論理シミュレーション装置の動作との誤差を低減
し、論理シミュレーションの精度を向上させることがで
きるという利点がある。

【０００７】ところで、図示例の論理回路２４のよう
に、後段の論理ゲート（バッファ２８）に係わる信号の
伝搬遅延時間を算出するときに、その前段の論理ゲート
（ＡＮＤゲート２６）の出力信号が変化するパス（経
路）が複数ある場合、すなわち、前段の論理ゲートが多
入力論理ゲートである場合、多入力論理ゲートの出力信
号の波形のなまりによる伝搬遅延時間ＤＳは、この多入
力論理ゲートのどの入力信号が変化したために出力信号
が変化したかによって異なる。

【０００８】しかしながら、従来の論理シミュレーショ
ン装置および論理シミュレーション方法においては、前
段の多入力論理ゲートの出力信号の波形のなまりによる
伝搬遅延時間ＤＳとして、単純に前段の多入力論理ゲー
トの出力信号が変化する全てのパスの伝搬遅延時間の平
均値を使用したり、あるいは、論理シミュレーション装
置のｍｉｎ（最小）、ｔｙｐ（標準）、ｍａｘ（最大）
等の動作条件に合わせて、それぞれ複数のパスの伝搬遅
延時間の最小値、平均値、最大値を使用している。

【０００９】例えば、論理シミュレーション装置の動作
条件がｍａｘの場合、前段の多入力論理ゲートの出力信
号が変化する複数のパスの伝搬遅延時間の中の最大値を
使用して論理シミュレーションを行い、実際の論理ＬＳ
Ｉにおける信号の伝搬遅延時間よりも、論理シミュレー
ション装置による信号の伝搬遅延時間の方が大きくなる
ように余分なマージンを持たせることにより、ｍａｘの
動作条件の場合の論理ＬＳＩの動作を保証している。

【００１０】このように、従来の論理シミュレーション
装置および論理シミュレーション方法においては、前段
の多入力論理ゲートの出力信号の波形のなまりによる伝
搬遅延時間ＤＳを考慮せずに後段の論理ゲートに係わる
信号の伝搬遅延時間を算出するよりは、論理シミュレー
ションの精度を向上させることができるが、論理シミュ
レーションに余分なマージンを取っているため、実際の
論理ＬＳＩと論理シミュレーションの結果との間に誤差
が発生するという問題点があった。

【００１１】

【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく問題点をかえりみて、実際の論理ＬＳ
Ｉと論理シミュレーション結果との間の誤差が極めて少
ない、高精度な論理シミュレーション装置および論理シ
ミュレーション方法を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、論理回路を構成するそれぞれの論理ゲー
ト毎に、予め、それぞれの入力信号の変化に応じた出力
信号の波形のなまりによる伝搬遅延時間を登録した遅延
ファイルと、前回のシミュレーション時間におけるそれ
ぞれの論理ゲートの入力信号および出力信号を登録した
信号値ファイルと、この信号値ファイルを用いて、前回
および今回のシミュレーション時間におけるそれぞれの
論理ゲートの出力信号を比較し、今回のシミュレーショ
ン時間で出力信号が変化した論理ゲートを検出する出力
比較回路と、この出力比較回路により出力信号の変化が
検出された論理ゲート毎に、前回および今回のシミュレ
ーション時間におけるそれぞれの入力信号を比較し、出
力信号の変化に起因する入力信号を検出する入力比較回
路と、この入力比較回路により出力信号の変化に起因す
る入力信号が検出された論理ゲート毎に、前記遅延ファ
イルの中から、前記出力信号の変化に起因する入力信号
に応じた出力信号の波形のなまりによる伝搬遅延時間を
選択的に出力する選択回路と、この選択回路から出力さ
れたそれぞれの論理ゲートの出力信号の波形のなまりに
よる伝搬遅延時間に基づいて、それぞれの論理ゲートの
後段の論理ゲートの信号の伝搬遅延時間を算出する遅延
算出回路とを有することを特徴とする論理シミュレーシ
ョン装置を提供するものである。

【００１３】また、本発明は、論理回路を構成するそれ
ぞれの論理ゲート毎に、それぞれの入力信号の変化に応
じた出力信号の波形のなまりによる伝搬遅延時間を予め
算出しておき、各シミュレーション時間毎に、前回のシ
ミュレーション時間におけるそれぞれの論理ゲートの入
力信号および出力信号を保持し、前回および今回のシミ
ュレーション時間におけるそれぞれの論理ゲートの出力
信号を比較して、出力信号が変化した論理ゲートを検出
し、この出力信号の変化が検出された論理ゲート毎に、
前回および今回のシミュレーション時間におけるそれぞ
れの入力信号の値を比較して、前記出力信号の変化に起
因する入力信号を検出し、この出力信号の変化に起因す
る入力信号の変化が検出された論理ゲート毎に、それぞ
れの入力信号の変化に応じた出力信号の波形のなまりに
よる伝搬遅延時間の中から、前記出力信号の変化に起因
する入力信号に応じた出力信号の波形のなまりによる伝
搬遅延時間を選択し、それぞれの論理ゲートの出力信号
の変化に起因する入力信号に応じた出力信号の波形のな
まりによる伝搬遅延時間に基づいて、その後段の論理ゲ
ートの信号の伝搬遅延時間を算出することを特徴とする
論理シミュレーション方法を提供するものである。

【００１４】

【発明の実施の形態】以下に、添付の図面に示す好適実
施例に基づいて、本発明の論理シミュレーション装置お
よび論理シミュレーション方法を詳細に説明する。ま
ず、図１に、本発明の論理シミュレーション装置の一実
施例の概念図を示す。同図に示されるように、本発明の
論理シミュレーション装置１０は、基本的に、遅延ファ
イル１２、信号値ファイル１４、出力比較回路１６、入
力比較回路１８、選択回路２０および遅延算出回路２２
を有する。

【００１５】図示例の論理シミュレーション装置１０に
おいて、遅延ファイル１２は、論理回路を構成するそれ
ぞれの論理ゲート毎に、予め、それぞれの入力信号の変
化に応じた出力信号の波形のなまりによる伝搬遅延時間
を計算し登録したもので、その出力は選択回路２０に入
力されている。

【００１６】信号値ファイル１４は、前回のシミュレー
ション時間におけるそれぞれの信号線の値、すなわち、
論理回路を構成するそれぞれの論理ゲートの、前回のシ
ミュレーション時間における入力信号および出力信号を
登録したもので、それぞれ入力比較回路１８および出力
比較回路１６に入力されている。

【００１７】ここで、上述するシミュレーション時間と
は、論理シミュレーション装置１０の解像度に依存した
時間の単位であって、論理シミュレーションの時間の流
れの中では、通常、連続した複数のシミュレーション時
間を有する。ここでは、現在、論理シミュレーション装
置１０が実行しているシミュレーション時間を今回（現
在）のシミュレーション時間とし、その１つ前のシミュ
レーション時間を前回のシミュレーション時間とする。

【００１８】次いで、図中「今回の信号値」と記載した
ものは、今回のシミュレーション時間におけるそれぞれ
の信号線の値、すなわち、論理回路を構成するそれぞれ
の論理ゲートの、今回のシミュレーション時間における
入力信号および出力信号を示すもので、同様に、それぞ
れ入力比較回路１８および出力比較回路１６に入力され
ている。ここでは、今回のシミュレーション時間におけ
るそれぞれの信号線の値は、論理シミュレーション装置
１０により順次算出されるものとする。

【００１９】続いて、出力比較回路１６は、信号値ファ
イル１４に登録した前回のシミュレーション時間におけ
るそれぞれの論理ゲートの出力信号、および、この論理
シミュレーション装置１０により算出された今回のシミ
ュレーション時間におけるそれぞれの論理ゲートの出力
信号を比較することにより、今回のシミュレーション時
間で出力信号が変化した論理ゲートを検出するもので、
その比較結果は入力比較回路１８に入力されている。

【００２０】入力比較回路１８は、出力比較回路１６に
より出力信号の変化が検出された論理ゲート毎に、前回
のシミュレーション時間におけるそれぞれの入力信号、
および、今回のシミュレーション時間におけるそれぞれ
の入力信号を比較することにより、出力比較回路１６に
よって検出された論理ゲートの、出力信号の変化に起因
する入力信号を検出するものであって、その比較結果は
選択回路２０に入力されている。

【００２１】選択回路２０は、入力比較回路１８により
出力信号の変化に起因する入力信号が検出された論理ゲ
ート毎に、予め論理回路を構成するそれぞれの論理ゲー
ト毎に遅延ファイル１２に登録された、それぞれの入力
信号に対応した出力信号の波形のなまりによる伝搬遅延
時間の中から、出力信号の変化に起因する入力信号に応
じた出力信号の波形のなまりによる伝搬遅延時間を選択
的に出力するものであって、その出力は遅延算出回路２
２に入力されている。

【００２２】そして最後に、遅延算出回路２２は、選択
回路２０により、それぞれの論理ゲート毎に選択出力さ
れた、出力信号の波形のなまりによる伝搬遅延時間に基
づいて、この論理ゲートの後段（次段）の論理ゲートに
係わる信号の伝搬遅延時間を算出するものである。本発
明の論理シミュレーション装置１０は、基本的に、以上
のような構成を有するものである。

【００２３】次に、図２に示される論理回路の論理シミ
ュレーションを行う場合を例に挙げて、図１に示される
本発明の論理シミュレーション装置１０の動作ととも
に、本発明の論理シミュレーション方法について説明す
る。

【００２４】ここで、図２に示される論理回路２４は、
論理ゲートにより構成された論理回路の一例を示すもの
で、ＡＮＤゲート２６およびバッファ２８を有してい
る。ＡＮＤゲート２６の入力端子Ａ，Ｂ，Ｃには、それ
ぞれ信号線Ｎ１ａ，Ｎ１ｂ，Ｎ１ｃが接続されており、
ＡＮＤゲート２６の出力端子Ｙは、信号線Ｎ２に接続さ
れている。また、バッファ２８の入力端子には信号線Ｎ
２が接続され、バッファ２８の出力端子は信号線Ｎ３に
接続されている。

【００２５】本発明の論理シミュレーション方法におい
ては、まず、論理回路を構成するそれぞれの論理ゲート
毎に、例えば論理回路２４の場合にはＡＮＤゲート２６
およびバッファ２８毎に、それぞれの入力信号の変化に
応じた出力信号の波形のなまりによる伝搬遅延時間を予
め算出しておく。算出したそれぞれの論理ゲートの出力
信号の波形のなまりによる伝搬遅延時間は、図１の論理
シミュレーション装置１０に示されるように、遅延ファ
イル１２として保存しておく。

【００２６】例えば、ＡＮＤゲート２６の出力信号の波
形のなまりによる伝搬遅延時間は、信号線Ｎ１ｂ，Ｎ１
ｃをハイレベルとし、信号線Ｎ１ａをローレベルからハ
イレベルおよびハイレベルからローレベルに変化させた
ときの出力信号の波形のなまりによる伝搬遅延時間を算
出し、以下同様にして、信号線Ｎ１ｂ，Ｎ１ｃをローレ
ベルからハイレベルおよびハイレベルからローレベルに
変化させたときの出力信号の波形のなまりによる信号の
伝搬遅延時間を算出すればよい。

【００２７】ここでは、例えばＡＮＤゲート２６につい
ては、その入力端子Ａ，Ｂ，Ｃから出力端子Ｙまでのパ
スによる出力信号の波形のなまりによる伝搬遅延時間
を、それぞれＤＳ（ＡＹ），ＤＳ（ＢＹ），ＤＳ（Ｃ
Ｙ）とし、これらのＡＮＤゲート２６の出力信号の波形
のなまりによる伝搬遅延時間ＤＳ（ＡＹ），ＤＳ（Ｂ
Ｙ），ＤＳ（ＣＹ）、および、バッファ２８の出力信号
の波形のなまりによる伝搬遅延時間を遅延ファイル１２
に登録するものとする。

【００２８】以下、論理シミュレーションを実行する。
ここで、本発明法による論理シミュレーション方法にお
いては、連続した複数のシミュレーション時間を有し、
各シミュレーション時間毎に、以下の工程を繰り返し実
行するものである。

【００２９】まず、前回のシミュレーション時間におけ
るそれぞれの論理ゲートの入力信号および出力信号、例
えば論理回路２４の場合、前回のシミュレーション時間
における全ての信号線Ｎ１ａ，Ｎ１ｂ，Ｎ１ｃ、信号線
Ｎ２および信号線Ｎ３の値を保持する。例えば、それぞ
れのシミュレーション時間毎に、今回（現在）のシミュ
レーション時間におけるそれぞれの信号線の値を信号値
ファイル１４として保持しておき、これを次のシミュレ
ーション時間のときに使用すればよい。

【００３０】次いで、出力比較回路１６により、信号値
ファイル１４に保存した前回のシミュレーション時間に
おけるそれぞれの論理ゲートの出力信号、および、論理
シミュレーション装置１０により各シミュレーション時
間毎に算出される今回のシミュレーション時間における
それぞれの論理ゲートの出力信号を比較して、出力信号
が変化した論理ゲートを検出する。すなわち、ＡＮＤゲ
ート２６およびバッファ２８の出力信号である信号線Ｎ
２，Ｎ３の値が変化したかどうかを検出する。

【００３１】次いで、入力比較回路１８により、出力比
較回路１６によって出力信号の変化が検出された論理ゲ
ート毎に、信号値ファイル１４に保存した前回のシミュ
レーション時間におけるそれぞれの論理ゲートの入力信
号、および、論理シミュレーション装置１０により各シ
ミュレーション時間毎に算出される今回のシミュレーシ
ョン時間におけるそれぞれの論理ゲートの入力信号を比
較して、それぞれの論理ゲートの出力信号の変化に起因
する入力信号を検出する。

【００３２】例えば、出力比較回路１６によって、ＡＮ
Ｄゲート２６の出力信号の変化が検出されたとすると、
入力比較回路１８により、前回および今回のシミュレー
ション時間におけるＡＮＤゲート２６の入力信号（信号
線Ｎ１ａ，Ｎ１ｂ，Ｎ１ｃ）を比較して、変化した入力
信号を検出することにより、ＡＮＤゲート２６のどの入
力信号が変化したことによって、その出力信号（信号線
Ｎ２）が変化したのかを検出する。

【００３３】次いで、選択回路２０により、入力比較回
路１８によって出力信号の変化に起因する入力信号が検
出された論理ゲート毎に、予め論理回路を構成するそれ
ぞれの論理ゲート毎に遅延ファイル１２に登録された、
それぞれの入力信号の変化に応じた出力信号の波形のな
まりによる伝搬遅延時間の中から、出力信号の変化に起
因する入力信号に応じた出力信号の波形のなまりによる
伝搬遅延時間を選択し出力する。

【００３４】例えば、ＡＮＤゲート２６の入力信号の１
つである信号線Ｎ１ａの変化により、その出力信号であ
る信号線Ｎ２がローレベルからハイレベルに変化したと
すると、遅延ファイル１２に登録されたＡＮＤゲート２
６の出力信号の波形のなまりによる伝搬遅延時間ＤＳ
（ＡＹ），ＤＳ（ＢＹ），ＤＳ（ＣＹ）の内、ＡＮＤゲ
ート２６の出力信号がローレベルからハイレベルに変化
した場合の、出力信号の波形のなまりによる伝搬遅延時
間ＤＳ（ＡＹ）を選択する。

【００３５】そして最後に、遅延算出回路２２により、
それぞれの論理ゲートの出力信号の変化に起因する入力
信号に応じた出力信号の波形のなまりによる伝搬遅延時
間ＤＳに基づいて、その後段の論理ゲートに係わる信号
の伝搬遅延時間を算出する。すなわち、図示例の論理回
路２４においては、ＡＮＤゲート２６の出力信号の波形
のなまりによる伝搬遅延時間ＤＳに基づいて、その後段
の論理ゲートであるバッファ２８に係わる信号の伝搬遅
延時間を算出する。

【００３６】例えば、選択回路２０により、上述するよ
うにＡＮＤゲート２６の出力信号がローレベルからハイ
レベルに変化した場合の、出力信号の波形のなまりによ
る伝搬遅延時間ＤＳ（ＡＹ）が選択されたとすると、こ
のＡＮＤゲート２６の後段の論理ゲートであるバッファ
２８に係わる信号の伝搬遅延時間、すなわち、信号線Ｎ
２から信号線Ｎ３までの信号の伝搬遅延時間Ｄｅｌａｙ
（Ｎ２→Ｎ３）は、例えば下記算出式により算出され
る。

【００３７】Ｄｅｌａｙ（Ｎ２→Ｎ３）＝（ＤＩ＋ＤＣ
Ｌ＋ＤＲＣ＋ＤＳ）＊ＰＴＶ ここで、ＤＩ ：バッファ２８に固有の伝搬遅延時間 ＤＣＬ：出力の負荷容量に係わる伝搬遅延時間 ＤＲＣ：入力の抵抗成分Ｒおよび容量成分Ｃに係わる伝
搬遅延時間 ＤＳ ：入力信号の波形のなまりによる伝搬遅延時間 ＰＴＶ：プロセス、温度および電圧条件の係数

【００３８】すなわち、本発明の論理シミュレーション
方法においては、例えばバッファ２８に係わる信号の伝
搬遅延時間Ｄｅｌａｙ（Ｎ２→Ｎ３）を計算する際に、
その入力信号の波形のなまりによる伝搬遅延時間ＤＳと
して、前段のＡＮＤゲート２６の出力信号の変化に起因
する入力信号に応じた出力信号の波形のなまりによる伝
搬遅延時間を用いて算出しているため、実際の論理ＬＳ
Ｉと論理シミュレーション結果との間の誤差が極めて少
なく、高精度な論理シミュレーションを行うことができ
るという利点がある。

【００３９】ここで、図３に、３２ビット乗算器のシミ
ュレーション結果の一実施例の表を示す。シミュレーシ
ョンに使用した３２ビット乗算器は、入力から１２段の
論理ゲートを経て乗算結果が出力されるもので、図示例
のシミュレーション結果においては、ＳＰＩＣＥシミュ
レーション、本発明法による論理シミュレーションおよ
び従来法による論理シミュレーションの結果について、
同じ１つのパスの１段目から１２段目までの信号の伝搬
遅延時間を示したものである。

【００４０】ＳＰＩＣＥシミュレーションは、例えばト
ランジスタ等のように、論理ゲートを構成する回路素子
をシミュレーションするための回路シミュレーションで
あって、極めて正確なシミュレーション結果を得ること
ができるものである。ここでは、回路シミュレータであ
るＳＰＩＣＥシミュレーションによるシミュレーション
結果を基準として、本発明および従来の論理シミュレー
ション方法による論理シミュレーション結果について比
較する。

【００４１】図示例のシミュレーション結果は、シミュ
レーション装置の解像度に応じた単位時間、例えばｎＳ
（ナノ秒）を時間の単位として示されている。このシミ
ュレーション結果に示されるように、ＳＰＩＣＥシミュ
レーションでは、乗算結果が得られるまでに必要な時間
は１０．１５４ｎＳであり、これに対して、本発明法お
よび従来法による論理シミュレーション結果では、１
０．２４８ｎＳおよび１０．８２６ｎＳであった。

【００４２】すなわち、従来の論理シミュレーション方
法では、信号の伝搬遅延時間の誤差が、ＳＰＩＣＥシミ
ュレーションのシミュレーション結果に対して５％以上
あった。これに対して、本発明の論理シミュレーション
方法によれば、ＳＰＩＣＥシミュレーションのシミュレ
ーション結果に対する信号の伝搬遅延時間の誤差が１％
以内に収まっており、高精度な論理シミュレーションが
実行できるようになったことが判る。

【００４３】例えば、従来法による論理シミュレーショ
ンのように信号の伝搬遅延時間の誤差が大きいと、実際
の論理ＬＳＩでは、現実には問題が発生しない場合であ
っても、論理シミュレーションでは問題が発生しやすく
なるため、例えばフリップフロップのデータのホールド
タイムの調整等のために、バッファを追加する等の回路
変更が必要になったり、そのために、ゲート数が増加し
たり、高速動作をさせることができない等の問題点があ
った。

【００４４】しかしながら、本発明の論理シミュレーシ
ョン方法によれば、信号の伝搬遅延時間の誤差が１％以
下と小さく、より正確な論理シミュレーションが行える
ようになったため、従来法では、例えばフリップフロッ
プのデータのホールドタイムの調整のために追加してい
たバッファ等を減らす、あるいは、完全に取り去ってし
まうこともでき、ゲート数を削減することができるとと
もに、高速な回路設計を行うことができるようになっ
た。

【００４５】以上、本発明の論理シミュレーション装置
および論理シミュレーション方法について詳細に説明し
たが、本発明は上記実施例に限定されず、本発明の主旨
を逸脱しない範囲において、種々の改良や変更をしても
よいのはもちろんである。例えば、本発明の論理シミュ
レーション装置の回路構成は限定されないし、本発明の
論理シミュレーション装置および論理シミュレーション
方法は、ソフトウェアまたはハードウェアによって、あ
るいは、ソフトウェアおよびハードウェアを組み合わせ
て実現することができる。

【００４６】

【発明の効果】以上詳細に説明した様に、本発明の論理
シミュレーション装置および論理シミュレーション方法
は、前段の多入力論理ゲートの出力信号が、後段の論理
ゲートの入力信号として用いられる論理回路において、
前段の多入力論理ゲートの出力信号の波形のなまりによ
る伝搬遅延時間に基づいて、その後段の論理ゲートに係
わる信号の伝搬遅延時間を算出するもので、前段の論理
ゲートにおいて、その出力信号の変化に起因する入力信
号を検出し、この入力信号に応じた出力信号の波形のな
まりによる伝搬遅延時間を用いて、後段の論理ゲートに
係わる信号の伝搬遅延時間を算出するようにしたもので
ある。これにより、本発明の論理シミュレーション装置
および論理シミュレーション方法によれば、実際の論理
ＬＳＩの動作と論理シミュレーションによる動作との誤
差を低減することができ、論理シミュレーションの精度
を向上させることができる。また、論理シミュレーショ
ンの精度が向上したことにより、論理回路に余計なマー
ジンを持たせる必要がなくなるため、マージンを持たせ
るために追加されていたゲートを削減することができ、
高速動作が可能な論理回路を設計することができる。

【図面の簡単な説明】

【図１】 本発明の論理シミュレーション装置の一実施
例の概念図である。

【図２】 論理回路の一例の構成回路図である。

【図３】 ３２ビット乗算器のシミュレーション結果の
一実施例の表である。

【符号の説明】

１０ 論理シミュレーション装置 １２ 遅延ファイル １４ 信号値ファイル １６ 出力比較回路 １８ 入力比較回路 ２０ 選択回路 ２２ 遅延算出回路 ２４ 論理回路 ２６ ＡＮＤゲート ２８ バッファ

Claims (2)

【特許請求の範囲】
1. 【請求項１】論理回路を構成するそれぞれの論理ゲート
   毎に、予め、それぞれの入力信号の変化に応じた出力信
   号の波形のなまりによる伝搬遅延時間を登録した遅延フ
   ァイルと、前回のシミュレーション時間におけるそれぞ
   れの論理ゲートの入力信号および出力信号を登録した信
   号値ファイルと、この信号値ファイルを用いて、前回お
   よび今回のシミュレーション時間におけるそれぞれの論
   理ゲートの出力信号を比較し、今回のシミュレーション
   時間で出力信号が変化した論理ゲートを検出する出力比
   較回路と、この出力比較回路により出力信号の変化が検
   出された論理ゲート毎に、前回および今回のシミュレー
   ション時間におけるそれぞれの入力信号を比較し、出力
   信号の変化に起因する入力信号を検出する入力比較回路
   と、この入力比較回路により出力信号の変化に起因する
   入力信号が検出された論理ゲート毎に、前記遅延ファイ
   ルの中から、前記出力信号の変化に起因する入力信号に
   応じた出力信号の波形のなまりによる伝搬遅延時間を選
   択的に出力する選択回路と、この選択回路から出力され
   たそれぞれの論理ゲートの出力信号の波形のなまりによ
   る伝搬遅延時間に基づいて、それぞれの論理ゲートの後
   段の論理ゲートの信号の伝搬遅延時間を算出する遅延算
   出回路とを有することを特徴とする論理シミュレーショ
   ン装置。
2. 【請求項２】論理回路を構成するそれぞれの論理ゲート
   毎に、それぞれの入力信号の変化に応じた出力信号の波
   形のなまりによる伝搬遅延時間を予め算出しておき、 各シミュレーション時間毎に、前回のシミュレーション
   時間におけるそれぞれの論理ゲートの入力信号および出
   力信号を保持し、前回および今回のシミュレーション時
   間におけるそれぞれの論理ゲートの出力信号を比較し
   て、出力信号が変化した論理ゲートを検出し、この出力
   信号の変化が検出された論理ゲート毎に、前回および今
   回のシミュレーション時間におけるそれぞれの入力信号
   の値を比較して、前記出力信号の変化に起因する入力信
   号を検出し、この出力信号の変化に起因する入力信号の
   変化が検出された論理ゲート毎に、それぞれの入力信号
   の変化に応じた出力信号の波形のなまりによる伝搬遅延
   時間の中から、前記出力信号の変化に起因する入力信号
   に応じた出力信号の波形のなまりによる伝搬遅延時間を
   選択し、それぞれの論理ゲートの出力信号の変化に起因
   する入力信号に応じた出力信号の波形のなまりによる伝
   搬遅延時間に基づいて、その後段の論理ゲートの信号の
   伝搬遅延時間を算出することを特徴とする論理シミュレ
   ーション方法。