JPH10144633A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10144633A
JPH10144633A JP29648696A JP29648696A JPH10144633A JP H10144633 A JPH10144633 A JP H10144633A JP 29648696 A JP29648696 A JP 29648696A JP 29648696 A JP29648696 A JP 29648696A JP H10144633 A JPH10144633 A JP H10144633A
Authority
JP
Japan
Prior art keywords
insulating film
etching
plasma
semiconductor substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29648696A
Other languages
English (en)
Inventor
Junko Matsumoto
順子 松本
Kazumasa Yonekura
和賢 米倉
Takahiro Yokoi
孝弘 横井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP29648696A priority Critical patent/JPH10144633A/ja
Publication of JPH10144633A publication Critical patent/JPH10144633A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 コンタクトホールを自己整合的に精度よく形
成する半導体装置の製造方法を提供する。 【解決手段】 半導体基板１上のゲート電極４とサイド
ウォール６を覆うようにシリコン窒化膜８と層間酸化膜
９を形成した後、所定のレジストパターン１０をマスク
としてＣ4 Ｆ8 ガスにて層間酸化膜９を異方性エッチン
グし、シリコン窒化膜８を露出する。次に酸素を導入す
るとともに、ＲＦバイアスパワーを約１５０ｗに設定し
て、シリコン酸化膜７を実質的に残しながら露出したシ
リコン窒化膜８をエッチングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にコンタクトホールの開口方法に関する
ものである。
【０００２】
【従来の技術】従来のコンタクトホールの開口方法の一
例について図を用いて説明する。図１２は、半導体装置
の製造の１工程を示す断面図である。図１２を参照し
て、半導体基板１上に素子分離領域２とシリコン酸化膜
からなるゲート酸化膜３が形成されている。そのゲート
酸化膜３上にゲート電極４と上敷酸化膜５が形成されて
いる。そのゲート電極４および上敷酸化膜５の両側面に
それぞれサイドウォール６が設けられている。サイドウ
ォール６、上敷酸化膜５を含む半導体基板１上にシリコ
ン酸化膜７を介在させてシリコン窒化膜８が形成されて
いる。このシリコン窒化膜８は、コンタクトホール形成
の際のエッチングの進行を抑制するためのエッチングス
トッパ膜である。これによりコンタクトホールが自己整
合的に形成される。そのシリコン窒化膜８上に層間酸化
膜９が形成されている。層間酸化膜９上にはコンタクト
ホール形成のためのレジストパターン１０が形成されて
いる。このとき、下地パターンとレジストパターン１０
との重なり合わせの位置に対するマージンが要求され
る。
【０００３】次に、レジストパターン１０をマスクとし
て層間酸化膜９およびシリコン窒化膜８が異方性エッチ
ングされる。その後、シリコン酸化膜７が異方性エッチ
ングされる。以上のようにして、シリコン窒化膜８によ
りコンタクトホールが自己整合的に形成される。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たコンタクトホールの製造工程では、層間酸化膜９をレ
ジストパターン１０をマスクとして異方性エッチングし
た後、シリコン窒化膜８を異方性エッチングする際に、
シリコン窒化膜８のエッチングレートとシリコン窒化膜
８下のシリコン酸化膜７またはサイドウォール６のエッ
チングレートとの比（選択比）が問題となった。
【０００５】すなわち、図１３を参照して、ゲート電極
４による段差上方のシリコン窒化膜の方が段差の下部の
シリコン窒化膜より早く異方性エッチングされ下地のシ
リコン酸化膜７が露出する。このとき、シリコン酸化膜
７とシリコン窒化膜８とのエッチングレートの比が１に
近いと、シリコン酸化膜７がエッチングされ、さらに、
サイドウォール６もエッチングされてしまい、コンタク
トホール１５の側壁がゲート電極４の側壁と接近するこ
とがあった。また、レジストパターン１０がずれた場合
などは、コンタクトホール１５の側壁にゲート電極４の
側壁が露出することがあった。このため、後の工程でコ
ンタクトホール内に形成された導電層とゲート電極とで
ショートを起こすことがあった。その結果、半導体装置
の信頼性が悪化することがあった。
【０００６】本発明は上記問題点を解決するためになさ
れたものであり、コンタクトホールを精度よく形成し信
頼性の高い半導体装置を得るための製造方法を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明の第１の局面にお
ける半導体装置の製造方法は、半導体基板上に形成され
た積層膜にエッチングを施すことにより、コンタクトホ
ールを形成するための半導体装置の製造方法である。積
層膜は、半導体基板側から形成された第１絶縁膜と、そ
の第１絶縁膜とはエッチング特性が異なる第２絶縁膜
と、第２絶縁膜とはエッチング特性が異なる第３絶縁膜
とを含んでいる。エッチングは、第１エッチング工程と
第２エッチング工程とを含んでいる。第１エッチング工
程では、ＣＦ系ガスを主エッチングガスとし、その主エ
ッチングガスによるプラズマの生成とそのプラズマの照
射とにより第３絶縁膜上に形成されたレジストをマスク
として、第３絶縁膜の所定の領域に異方性エッチングを
行ない、第２絶縁膜を露出する。第２エッチング工程で
は、第１エッチング工程の後、酸素によるプラズマの生
成雰囲気にさらすことにより、露出させた第２絶縁膜を
異方性エッチングする。
【０００８】この製造方法によれば、第１エッチング工
程によりフッ素と炭素を含む高分子がエッチング装置の
チャンバ内壁や半導体基板上に堆積する。第２エッチン
グ工程により、高分子が再解離し、ＣＦ系ラジカル、イ
オンが生成する。ＣＦ系ラジカル、イオンは、第２絶縁
膜のエッチャントとして作用し、第１絶縁膜を実質的に
残して第２絶縁膜を選択的にエッチングする。これによ
り、第１絶縁膜を実質的にエッチングすることなく第２
絶縁膜をエッチングすることができるため、第２絶縁膜
により自己整合的に精度の高いコンタクトホールを形成
することが可能となる。その結果、コンタクトの信頼性
の高い半導体装置を得ることができる。
【０００９】本発明の第２の局面における半導体装置の
製造方法は、半導体基板上に形成された積層膜にエッチ
ングを施すことにより、コンタクトホールを形成するた
めの半導体装置の製造方法である。積層膜は、半導体基
板側から形成された第１絶縁膜と、第１絶縁膜とはエッ
チング特性が異なる第２絶縁膜と、第２絶縁膜とはエッ
チング特性が異なる第３絶縁膜とを含んでいる。エッチ
ングは、第１エッチング工程と、第２エッチング工程
と、第３エッチング工程とを含んでいる。第１エッチン
グ工程では、ＣＦ系ガスを主エッチングガスとし、その
主エッチングガスによるプラズマの生成とそのプラズマ
の照射とにより第３絶縁膜上に形成されたレジストをマ
スクとして、第３絶縁膜の所定の領域に異方性エッチン
グを行ない、第２絶縁膜を露出する。第２エッチング工
程では、第１エッチング工程の後、フッ素原子を含むガ
スによるプラズマの生成とそのプラズマを露出した第２
絶縁膜に照射する工程と、酸素によるプラズマの生成と
そのプラズマを露出した第２絶縁膜に照射する工程とを
交互に繰返し、第１絶縁膜を実質的に残して露出した第
２絶縁膜を異方性エッチングする。
【００１０】この製造方法によれば、第１エッチング工
程によりフッ素と炭素を含む高分子がエッチング装置の
チャンバ内壁や半導体基板上に堆積する。第２エッチン
グ工程において、フッ素原子を含むガスによるプラズマ
の生成とそのプラズマを露出した第２絶縁膜に照射する
ことにより、フッ素と炭素を含む高分子が半導体基板上
に堆積する。酸素によるプラズマの生成とそのプラズマ
を露出した第２絶縁膜を含む第３絶縁膜に照射すること
により、高分子が再解離しＣＦ系ラジカル、イオンが生
成する。ＣＦ系ラジカル、イオンは第２絶縁膜のエッチ
ャントとして作用し、第１絶縁膜を実質的に残して第２
絶縁膜を選択的にエッチングする。これにより、第１絶
縁膜が実質的にエッチングされることなく第２絶縁膜を
エッチングすることができるため、第２絶縁膜により自
己整合的に精度の高いコンタクトホールを形成すること
が可能となる。その結果、コンタクトの信頼性に優れた
半導体装置を得ることができる。
【００１１】本発明の第３の局面における半導体装置の
製造方法は、半導体基板上に形成された積層膜にエッチ
ングを施すことにより、コンタクトホールを形成するた
めの半導体装置の製造方法である。積層膜は、半導体基
板側から形成された第１絶縁膜と、第１絶縁膜とはエッ
チング特性が異なる第２絶縁膜と、第２絶縁膜とはエッ
チング特性が異なる第３絶縁膜とを含んでいる。エッチ
ングは、第１エッチング工程と、レジストを除去する工
程と、第２エッチング工程と、第３エッチング工程とを
含んでいる。第１エッチング工程では、ＣＦ系ガスを主
エッチングガスとし、その主エッチングガスによるプラ
ズマの生成とそのプラズマの照射とにより第３絶縁膜上
に形成されたレジストをマスクとして、第３絶縁膜の所
定の領域に異方性エッチングを行ない、第２絶縁膜を露
出する。第２エッチング工程では、第１エッチング工程
の後、フッ素原子を含むガスによるプラズマの生成雰囲
気に露出した第２絶縁膜をさらす工程と、フッ素原子を
含むガスによるプラズマの生成とそのプラズマを露出し
た第２絶縁膜に照射する工程とを交互に繰返し、第１絶
縁膜を実質的に残して露出した第２絶縁膜を異方性エッ
チングする。
【００１２】この製造方法によれば、第１エッチング工
程によりフッ素と炭素を含む高分子がエッチング装置の
チャンバ内壁や半導体基板上に堆積する。第２エッチン
グ工程において、フッ素原子を含むガスによるプラズマ
の生成雰囲気に露出した第２絶縁膜をさらすことにより
フッ素と炭素を含む高分子が半導体基板上に堆積する。
フッ素原子を含むガスによるプラズマの生成と、そのプ
ラズマを露出した第２絶縁膜を含む第３絶縁膜に照射す
ることにより、高分子が再解離しＣＦ系ラジカル、イオ
ンが生成する。ＣＦ系ラジカル、イオンは第２絶縁膜の
エッチャントとして作用し、第１絶縁膜を実質的に残し
て第２絶縁膜を選択的にエッチングする。これにより、
第１絶縁膜が実質的にエッチングされることなく第２絶
縁膜をエッチングすることができるため、第２絶縁膜に
より自己整合的に精度の高いコンタクトホールを形成す
ることが可能となる。その結果、コンタクトの信頼性に
優れた半導体装置を得ることができる。
【００１３】好ましくは第１絶縁膜として、半導体基板
上の互いに隣接する配線の各側面に形成された側壁絶縁
膜を含む。
【００１４】この場合、側壁絶縁膜が実質的にエッチン
グされることなく第２絶縁膜がエッチングされる。これ
により、コンタクトホール形成のためのレジストパター
ンが位置ずれを起こしたとしても、隣接する配線を覆う
ように形成された第２絶縁膜のエッチングに伴なって、
配線と配線との間に自己整合的にコンタクトホールが形
成される。その結果、配線間の短絡が防止され、信頼性
の高い半導体装置を得ることができる。
【００１５】
【発明の実施の形態】
実施の形態１ 本発明の実施の形態１に係るコンタクトホールの形成方
法について図を用いて説明する。図１は、半導体装置の
製造の１工程を示す断面図であり、コンタクトホール
は、図中ａに示す領域に形成される。この工程までは従
来の技術の項において説明した構成と同じなので詳しい
説明は省略する。
【００１６】なお、シリコン窒素化膜８により自己整合
的にコンタクトホールを形成するので、レジストパター
ン１０の開口部領域ａ’はａより大きくてもよい。ま
た、レジストパターン１０は下地のパターンとの重ね合
せマージンを有し、図では、ｘ分だけずれている。
【００１７】次に、図２を参照して、反応性イオンエッ
チング装置（以下「ＲＩＥ装置」と記す）を用い、エッ
チングガスＣ4 Ｆ8 による反応性イオンエッチングによ
り、層間酸化膜９をシリコン窒化膜８に対して選択的に
異方性エッチングし、シリコン窒化膜８の表面を露出す
る。このとき、エッチングガスＣ4 Ｆ8 と層間酸化膜９
との反応により、フッ素や炭素を主成分とする高分子が
ＲＩＥ装置のチャンバ内壁や半導体基板上に付着する。
次に、エッチングガスＣ4 Ｆ8 の導入を停止するととも
に、酸素を導入する。酸素の導入により酸素プラズマが
生成される。酸素プラズマによりチャンバ内壁や半導体
基板上に付着した高分子が再解離し、ＣＦ系ラジカル、
イオンが生成する。このとき、半導体基板側に接地され
ている高周波電力（以下「ＲＦバイアスパワー」と記
す）を約１５０ｗに設定する。これにより、ＣＦ系ラジ
カル、イオンが半導体基板に向かって照射される。
【００１８】ＣＦ系ラジカル、イオンは、シリコン窒化
膜８のエッチャントとして作用し、シリコン窒化膜８を
エッチングする。また、このＣＦ系ラジカル、イオンは
シリコン酸化膜に対してはエッチャントとしては大きく
作用しないため、シリコン酸化膜を実質的に残して、シ
リコン窒化膜をエッチングすることができる。すなわ
ち、ＣＦ系ラジカル、イオンの照射により、シリコン窒
化膜８がシリコン酸化膜７に対してエッチングの高い選
択比を有することができる。また、シリコン窒化膜８の
エッチングレートはＣＦ系ラジカル、イオンの照射量と
エネルギに依存し、ＲＦバイアスパワーを制御すること
によって行なわれる。
【００１９】なお、本実施の形態の場合、ＲＦバイアス
パワーを１００、１５０、３００ｗと設定した場合につ
いてそれぞれコンタクトホール形状を評価したところ、
ＲＦバイアスパワーが１００ｗのときではシリコン窒化
膜が良好にエッチングされなかった。ＲＦバイアスパワ
ーが１５０ｗのときは、シリコン窒化膜が良好にエッチ
ングされた。また、ＲＦバイアスパワーが３００ｗの場
合では、コンタクトホール形状はＲＦバイアスパワーが
１５０ｗの場合と同レベルであった。そこで、ＲＦバイ
アスパワーを１５０ｗと設定した。
【００２０】さらに、酸素プラズマによってレジストパ
ターンも除去される。シリコン窒化膜８のエッチング
後、エッチングガスＣ4 Ｆ8 を導入して半導体基板１と
接しているシリコン酸化膜７をエッチングし、図３に示
すようにコンタクトホール１５を形成する。
【００２１】以上説明した製造方法によれば、シリコン
酸化膜７およびサイドウォール６を実質的に残しながら
シリコン窒化膜８をエッチングすることができるので、
文字通り自己整合性に優れた精度の高いコンタクトホー
ル１５を形成することができる。その結果、信頼性の高
い半導体装置を得ることができる。また、層間酸化膜
９、窒化膜８およびシリコン酸化膜７のそれぞれのエッ
チングとレジストのアッシングとが同一装置内で連続し
て行なわれる。そのため、製造工程が簡略化でき、製造
コストの低減と工期の短縮を図ることができる。
【００２２】ところで、上述したコンタクトホールの製
造方法ではシリコン窒化膜のエッチャントは、シリコン
窒化膜上の層間酸化膜をエッチングする際に生成するフ
ッ素と炭素を主成分とする高分子を再解離することによ
って得られるＣＦ系ラジカル、イオンである。そのた
め、シリコン窒化膜が比較的厚いと、高分子の再解離に
よるＣＦ系ラジカル、イオンだけではシリコン窒化膜の
エッチャントとしての量が十分ではなくなることがあ
る。このような場合には、シリコン窒化膜のエッチャン
トを補充する必要がある。それにはたとえば、シリコン
窒化膜８のエッチング時に、ＣＦ4 を導入してもよい。
ただし、この場合、ＣＦ4 はシリコン酸化膜のエッチャ
ントとしても作用するため、シリコン酸化膜とのエッチ
ングの選択比を下げないように、ＣＦ4 の量は酸素の量
の１０〜２０％とするのが望ましい。
【００２３】実施の形態２ 実施の形態１で既に説明したように自己整合によるコン
タクトホールの形成方法では、自己整合のためのエッチ
ングストッパとなるシリコン窒化膜のエッチングと下地
のシリコン酸化膜のエッチングレートとの選択比を大き
くする必要がある。そこで、実施の形態２としてこの選
択比を大きく確保することのできる他のエッチング方法
について説明する。
【００２４】まず、図２に示す工程までは、実施の形態
１の構成と同じなのでその詳しい説明は省略する。その
後、ＣＦ4 とＡｒを含むガスに、下地のシリコン酸化膜
７が露出するまでシリコン窒化膜８のメインエッチング
を行なう。このとき、図４に示すように、メインエッチ
ングでは、エッチングガスとシリコン酸化膜との反応に
よりチャンバ内のフッ素の量が増加する。下地のシリコ
ン酸化膜７が露出すると、ＣＦ4 とＡｒの導入を止める
とともに、オーバエッチングプロセスとして酸素を導入
する。酸素の導入により酸素プラズマが形成され、実施
の形態１で説明したようにＣＦ系ラジカル、イオンが生
成する。ＣＦ系ラジカル、イオンによって残っているシ
リコン窒化膜がエッチングされる。
【００２５】シリコン窒化膜のエッチングに伴って、Ｃ
Ｆ系ラジカル、イオンが消費されるため、図４に示すよ
うにチャンバ内のフッ素量が減少する。次に、酸素を止
め再びＣＦ4 とＡｒとを導入し、残っているシリコン窒
化膜のエッチングを行なう。この酸素プラズマによるシ
リコン窒化膜のエッチングとＣＦ4 とＡｒによるシリコ
ン窒化膜のエッチングとを交互に繰返すことによって、
シリコン窒化膜のエッチャントとして作用するチャンバ
内のフッ素の量を制御し、シリコン酸化膜７を残しなが
らシリコン窒化膜をエッチングすることができる。
【００２６】特に、ゲート電極とゲート電極との各段差
の間に自己整合的にコンタクトホールを形成する場合で
は、段差の上部近傍、側部近傍、下部近傍での異方性エ
ッチングが進む方向のシリコン窒化膜の厚さがそれぞれ
異なるため、シリコン窒化膜がエッチングされた後に露
出した下地のシリコン酸化膜のエッチングを抑制しなが
ら残っているシリコン窒化膜をエッチングすることが可
能となる。その結果、図３に示すように、自己整合性に
優れた精度のよいコンタクトホールを形成することがで
き、信頼性の高い半導体装置を得ることができる。
【００２７】なお、実施の形態１および２ではエッチン
グ装置として、ＲＩＥ装置を適用した。この装置では、
一般に真空度０．１〜数十ｍＴｏｒｒ、電子密度１０9
〜１０10／ｃｍ3 を達成することができる。したがっ
て、この条件を達成できる装置であればＲＩＥ装置に限
られない。また、Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏ
ｎ Ｒｅｓｏｎａｎｃｅ（以下「ＥＣＲ」と記す）型Ｒ
ＩＥ装置を適用してもよい。この場合、真空度０．１〜
数ｍＴｏｒｒ、電子密度１０13〜１０14／ｃｍ3を達成
することができる。
【００２８】実施の形態３ 本発明の実施の形態３に係る半導体装置の製造方法につ
いて説明する。本実施の形態では、エッチング装置とし
て、ＥＣＲ型ＲＩＥ装置を用いた。この装置は、プラズ
マの生成と生成したプラズマのウェハへの入射とをそれ
ぞれ独立して制御することができる。
【００２９】図５は、半導体装置の製造の１工程を示す
断面図であり、実質的に図１に示す工程と同じ工程を示
すので、詳しい説明は省略する。次に、図６を参照し
て、ＥＣＲ型ＲＩＥ装置を用い、Ｃ4 Ｆ8 と酸素を含む
ガスまたはＣＦ4 と酸素を含むガスにより層間酸化膜９
を異方性エッチングし、シリコン窒化膜８を露出する。
このとき、チャンバの内壁や半導体基板上にエッチング
ガスと層間酸化膜とが反応することによって生じたフッ
素と炭素とを含む高分子１１が付着する。
【００３０】次に、図７を参照して、Ｃ4 Ｆ8 またはＣ
Ｆ4 の導入を停止し、酸素を導入するとともにプラズマ
の半導体基板の入射エネルギに相当するＲＦバイアスパ
ワーを約１００ｗに設定しレジストを除去する。このと
き高分子１１の解離によるＣＦ系ラジカル、イオンの発
生に伴い、シリコン窒化膜８が多少エッチングされる。
しかし、ＲＦバイアスパワーを比較的低く設定すること
でシリコン窒化膜８のエッチングを極力抑制しコンタク
トホールの形状を劣化させることなくレジストを除去す
ることができる。
【００３１】次に、図８を参照して、Ｃ4 Ｆ8 またはＣ
Ｆ4 を導入してプラズマを生成しＲＦバイアスパワーを
実質的に０ｗに設定する。これにより、フッ素、炭素を
含む高分子１１がチャンバ内壁および半導体基板上に堆
積する。次に図９を参照して、ＲＦバイアスパワーを約
１００ｗに設定することにより、チャンバ内壁や半導体
基板上に堆積したフッ素、炭素を含む高分子が再解離
し、ＣＦ系ラジカル、イオンがシリコン窒化膜８をエッ
チングする。
【００３２】ＣＦ系ラジカル、イオンが消費されるとシ
リコン窒化膜のエッチングがストップする。そこで次
に、図１０を参照して、再びＲＦバイアスパワーを実質
的に０ｗにし、Ｃ4 Ｆ8 またはＣＦ4 を導入してプラズ
マを生成してチャンバ内壁や半導体基板上へ高分子を堆
積させる。次に、図１１を参照して、再びＲＦバイアス
パワーを約１００ｗに設定して、シリコン窒化膜８をエ
ッチングする。最後に酸素を導入してプラズマ生成しＲ
Ｆバイアスパワーを実質的に０ｗに設定し、半導体基板
上に堆積した高分子を除去する。このようにしてコンタ
クトホールが形成される。
【００３３】以上説明したように、ＲＦバイアスパワー
のオン、オフを繰返すことにより、シリコン窒化膜のエ
ッチングとシリコン窒化膜のエッチャントを含む高分子
の生成とが交互に行なわれ、エッチャントによるシリコ
ン窒化膜のエッチングが制御よく行なわれる。これによ
り、自己整合性に優れたコンタクトホールを形状を劣化
させることなく形成することができる。
【００３４】また、ＥＣＲ型ＲＩＥ装置では、同一装置
内で、層間酸化膜エッチング、レジスト除去、シリコン
窒化膜をエッチングすることができるため、製造コスト
の低減を図ることができる。さらに、Ｃ4 Ｆ8 に酸素を
添加することにより、ＲＦバイアスパワーが実質的に０
ｗのときは半導体基板上に高分子が堆積し、ＲＦバイア
スパワーを約１００ｗに設定しているときは高分子の除
去を行ないながらシリコン窒化膜のエッチングを行な
う。これにより、最後の酸素導入によるプラズマ生成を
省くこともできる。
【００３５】なお、実施の形態３ではエッチング装置と
して、ＥＣＲ型ＲＩＥ装置を適用した。この装置では、
既に示したように、真空度０．１〜数ｍＴｏｒｒ、電子
密度１０13〜１０14／ｃｍ3 を達成することができる。
したがって、この条件を達成できる装置であればＥＣＲ
型ＲＩＥ装置に限られない。
【００３６】また、実施の形態１〜３において、層間絶
縁膜を異方性エッチングする際に、Ｃ4 Ｆ8 、Ｃ4 Ｆ8
と酸素とを含むガス、または、ＣＦ4 と酸素とを含むガ
スを用いたが、ＣＦ系ガスを主エッチングガスとするガ
スであれば、これらに限られない。
【００３７】また、今回に開示した上記各実施の形態は
単なる例示にすぎないものであって、本発明の範囲は、
特許請求の範囲によって示され、特許請求の範囲の記載
に均等の範囲内のすべての変更が含まれることが意図さ
れる。
【００３８】
【発明の効果】本発明の第１の局面における半導体装置
の製造方法によれば、第１エッチング工程によりフッ素
と炭素を含む高分子がエッチング装置のチャンバ内壁や
半導体基板上に堆積する。第２エッチング工程により、
高分子が再解離し、ＣＦ系ラジカル、イオンが生成す
る。ＣＦ系ラジカル、イオンは、第２絶縁膜のエッチャ
ントとして作用し、第１絶縁膜を実質的に残して第２絶
縁膜を選択的にエッチングする。これにより、第１絶縁
膜を実質的にエッチングすることなく第２絶縁膜をエッ
チングすることができるため、第２絶縁膜により自己整
合的に精度の高いコンタクトホールを形成することが可
能となる。その結果、コンタクトの信頼性の高い半導体
装置を得ることができる。
【００３９】本発明の第２の局面における半導体装置の
製造方法によれば、第１エッチング工程によりフッ素と
炭素を含む高分子がエッチング装置のチャンバ内壁や半
導体基板上に堆積する。第２エッチング工程において、
フッ素原子を含むガスによるプラズマの生成とそのプラ
ズマを露出した第２絶縁膜に照射することにより、フッ
素と炭素を含む高分子が半導体基板上に堆積する。酸素
によるプラズマの生成とそのプラズマを露出した第２絶
縁膜に照射することにより、高分子が再解離しＣＦ系ラ
ジカル、イオンが生成する。ＣＦ系ラジカル、イオンは
第２絶縁膜のエッチャントとして作用し、第１絶縁膜を
実質的に残して第２絶縁膜を選択的にエッチングする。
これにより、第１絶縁膜が実質的にエッチングされるこ
となく第２絶縁膜をエッチングすることができるため、
第２絶縁膜により自己整合的に精度の高いコンタクトホ
ールを形成することが可能となる。その結果、コンタク
トの信頼性に優れた半導体装置を得ることができる。
【００４０】本発明の第３の局面における半導体装置の
製造方法によれば、第１エッチング工程によりフッ素と
炭素を含む高分子がエッチング装置のチャンバ内壁や半
導体基板上に堆積する。第２エッチング工程において、
フッ素原子を含むガスによるプラズマの生成雰囲気に露
出した第２絶縁膜をさらすことによりフッ素と炭素を含
む高分子が半導体基板上に堆積する。フッ素原子を含む
ガスによるプラズマの生成と、そのプラズマを露出した
第２絶縁膜に照射することにより、高分子が再解離しＣ
Ｆ系ラジカル、イオンが生成する。ＣＦ系ラジカル、イ
オンは第２絶縁膜のエッチャントとして作用し、第１絶
縁膜を実質的に残して第２絶縁膜を選択的にエッチング
する。これにより、第１絶縁膜が実質的にエッチングさ
れることなく第２絶縁膜をエッチングすることができる
ため、第２絶縁膜により自己整合的に精度の高いコンタ
クトホールを形成することが可能となる。その結果、コ
ンタクトの信頼性に優れた半導体装置を得ることができ
る。
【００４１】好ましくは第１絶縁膜として、半導体基板
上の互いに隣接する配線の各側面に形成された側壁絶縁
膜を含む。
【００４２】この場合、側壁絶縁膜が実質的にエッチン
グされることなく第２絶縁膜がエッチングされる。これ
により、コンタクトホール形成のためのレジストパター
ンが位置ずれを起こしたとしても、隣接する配線を覆う
ように形成された第２絶縁膜のエッチングに伴なって、
配線と配線との間に自己整合的にコンタクトホールが形
成される。その結果、配線間の短絡が防止され、信頼性
の高い半導体装置を得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の製
造方法に１工程を示す断面図である。
【図２】 同実施の形態において、図１に示す工程の後
に行なわれる工程を示す断面図である。
【図３】 同実施の形態において、図２に示す工程の後
に行なわれる工程を示す断面図である。
【図４】 本発明の実施の形態２に係る半導体装置の製
造方法において、エッチング処理時間とチャンバ内の残
留フッ素の量との関係を示すグラフである。
【図５】 本発明の実施の形態３に係る半導体装置の製
造方法の１工程を示す断面図である。
【図６】 同実施の形態において、図５に示す工程の後
に行なわれる工程を示す断面図である。
【図７】 同実施の形態において、図６に示す工程の後
に行なわれる工程を示す断面図である。
【図８】 同実施の形態において、図７に示す工程の後
に行なわれる工程を示す断面図である。
【図９】 同実施の形態において、図８に示す工程の後
に行なわれる工程を示す断面図である。
【図１０】 同実施の形態において、図９に示す工程の
後に行なわれる工程を示す断面図である。
【図１１】 同実施の形態において、図１０に示す工程
の後に行なわれる工程を示す断面図である。
【図１２】 従来の半導体装置の製造方法の１工程を示
す断面図である。
【図１３】 図１２に示す工程の後に行なわれる工程を
示す断面図である。
【符号の説明】
１ 半導体基板、３ ゲート酸化膜、４ ゲート電極、
５ シリコン酸化膜、６ サイドウォール、８ シリコ
ン窒化膜、９ 層間酸化膜、１５ コンタクトホール。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成されるとともに、該
    半導体基板の表面上に形成された第１絶縁膜と、該第１
    絶縁膜上に形成され、該第１絶縁膜とはエッチング特性
    が異なる第２絶縁膜と、該第２絶縁膜上に形成され、該
    第２絶縁膜とはエッチング特性が異なる第３絶縁膜とを
    含む積層膜に、エッチングを施すことによりコンタクト
    ホールを形成するための半導体装置の製造方法であっ
    て、 前記エッチングは、 ＣＦ系ガスを主エッチングガスとし、該主エッチングガ
    スによるプラズマの生成と該プラズマの照射とにより前
    記第３絶縁膜上に形成されたレジストをマスクとして、
    前記第３絶縁膜の所定の領域に異方性エッチングを行な
    い、前記第２絶縁膜を露出する第１エッチング工程と、 前記第１エッチング工程の後、酸素によるプラズマの生
    成雰囲気にさらすことにより、前記露出させた第２絶縁
    膜を前記第１絶縁膜を実質的に残して異方性エッチング
    する、第２エッチング工程とを含む、半導体装置の製造
    方法。
  2. 【請求項２】 半導体基板上に形成されるとともに、該
    半導体基板の表面上に形成された第１絶縁膜と、該第１
    絶縁膜上に形成され、該第１絶縁膜とはエッチング特性
    が異なる第２絶縁膜と、該第２絶縁膜上に形成され、該
    第２絶縁膜とはエッチング特性が異なる第３絶縁膜とを
    含む積層膜に、エッチングを施すことによりコンタクト
    ホールを形成するための半導体装置の製造方法であっ
    て、 前記エッチングは、 ＣＦ系ガスを主エッチングガスとし、該主エッチングガ
    スによるプラズマの生成と該プラズマの照射とにより前
    記第３絶縁膜上に形成されたレジストをマスクとして、
    前記第３絶縁膜の所定の領域に異方性エッチングを行な
    い、前記第２絶縁膜を露出する第１エッチング工程と、 前記第１エッチング工程の後、フッ素原子を含むガスに
    よるプラズマの生成と該プラズマを前記露出した第２絶
    縁膜に照射する工程と、酸素によるプラズマの生成と該
    プラズマを前記露出した第２絶縁膜に照射する工程とを
    交互に繰返し、前記第１絶縁膜を実質的に残して前記露
    出した第２絶縁膜を異方性エッチングする第２エッチン
    グ工程とを含む、半導体装置の製造方法。
  3. 【請求項３】 半導体基板上に形成されるとともに、該
    半導体基板の表面上に形成された第１絶縁膜と、該第１
    絶縁膜上に形成され、該第１絶縁膜とはエッチング特性
    が異なる第２絶縁膜と、該第２絶縁膜上に形成され、該
    第２絶縁膜とはエッチング特性が異なる第３絶縁膜とを
    含む積層膜に、エッチングを施すことによりコンタクト
    ホールを形成するための半導体装置の製造方法であっ
    て、 前記エッチングは、 ＣＦ系ガスを主エッチングガスとし、該主エッチングガ
    スによるプラズマの生成と該プラズマの照射とにより前
    記第３絶縁膜上に形成されたレジストをマスクとして、
    前記第３絶縁膜の所定の領域に異方性エッチングを行な
    い、前記第２絶縁膜を露出する第１エッチング工程と、 前記レジストを除去する工程と、 前記第１エッチング工程の後、フッ素原子を含むガスに
    よるプラズマの生成雰囲気に、前記露出した第２絶縁膜
    をさらす工程と、前記フッ素原子を含むガスによるプラ
    ズマの生成と該プラズマを前記露出した第２絶縁膜に照
    射する工程とを交互に繰返し、前記第１絶縁膜を実質的
    に残して前記露出した第２絶縁膜を異方性エッチングす
    る第２エッチング工程とを含む、半導体装置の製造方
    法。
  4. 【請求項４】 前記第１絶縁膜として、前記半導体基板
    上の互いに隣接する配線の各側面に形成された側壁絶縁
    膜を含む、請求項１〜３のいずれか１項に記載の半導体
    装置の製造方法。
JP29648696A 1996-11-08 1996-11-08 半導体装置の製造方法 Withdrawn JPH10144633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29648696A JPH10144633A (ja) 1996-11-08 1996-11-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29648696A JPH10144633A (ja) 1996-11-08 1996-11-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10144633A true JPH10144633A (ja) 1998-05-29

Family

ID=17834186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29648696A Withdrawn JPH10144633A (ja) 1996-11-08 1996-11-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10144633A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223174A (ja) * 1999-12-28 2001-08-17 Xerox Corp 半導体材料をドープする方法
KR100349360B1 (ko) * 1999-12-20 2002-08-21 주식회사 하이닉스반도체 반도체장치의 콘택 형성방법
JP2004502319A (ja) * 2000-06-30 2004-01-22 ラム　リサーチ　コーポレーション エッチング工程後に水素を用いてフォトレジストを剥離させるためのプロセス
KR100443519B1 (ko) * 2002-10-30 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7115518B2 (en) 2001-10-02 2006-10-03 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device comprising forming holes in a multi-layer insulating film
JP2009049078A (ja) * 2007-08-15 2009-03-05 Elpida Memory Inc 半導体装置の製造方法
CN112509925A (zh) * 2019-09-13 2021-03-16 铠侠股份有限公司 半导体装置的制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349360B1 (ko) * 1999-12-20 2002-08-21 주식회사 하이닉스반도체 반도체장치의 콘택 형성방법
JP2001223174A (ja) * 1999-12-28 2001-08-17 Xerox Corp 半導体材料をドープする方法
JP2004502319A (ja) * 2000-06-30 2004-01-22 ラム　リサーチ　コーポレーション エッチング工程後に水素を用いてフォトレジストを剥離させるためのプロセス
US7115518B2 (en) 2001-10-02 2006-10-03 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device comprising forming holes in a multi-layer insulating film
KR100443519B1 (ko) * 2002-10-30 2004-08-09 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2009049078A (ja) * 2007-08-15 2009-03-05 Elpida Memory Inc 半導体装置の製造方法
CN112509925A (zh) * 2019-09-13 2021-03-16 铠侠股份有限公司 半导体装置的制造方法
CN112509925B (zh) * 2019-09-13 2023-08-25 铠侠股份有限公司 半导体装置的制造方法

Similar Documents

Publication Publication Date Title
EP0063916B1 (en) Semiconductor intregrated circuits and manufacturing process thereof
US6426300B2 (en) Method for fabricating semiconductor device by using etching polymer
JP3027951B2 (ja) 半導体装置の製造方法
US5750441A (en) Mask having a tapered profile used during the formation of a semiconductor device
CN1271871A (zh) 镶嵌腐蚀方法中各向异性氮化物的腐蚀工艺
JP2988455B2 (ja) プラズマエッチング方法
CN1304552A (zh) 减小半导体接触电阻的方法
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
KR100311487B1 (ko) 산화막식각방법
JPH11186236A (ja) エッチング方法
JPH08186111A (ja) 接続孔の形成方法
JPH10144633A (ja) 半導体装置の製造方法
JPH10261713A (ja) 半導体装置の製造方法
US5968278A (en) High aspect ratio contact
JP2000150632A (ja) 半導体装置の製造方法
US7030009B2 (en) Method for forming metal interconnect in a carbon containing silicon oxide film
JPH0992640A (ja) プラズマエッチング方法
KR100681267B1 (ko) 반도체 장치의 제조에서 콘택 형성 방법
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
JP2715877B2 (ja) 半導体装置の製造方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JP2985841B2 (ja) 半導体装置の製造方法
JP3550276B2 (ja) 半導体装置の製造方法
JPH10223756A (ja) コンタクトホールの形成方法
KR20010064074A (ko) 반도체 소자의 자기정렬 콘택홀 형성방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040203