JPH10148806A - 液晶駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 消費電流低減と液晶表示劣化防止 【解決手段】 液晶素子９の駆動切替時に、電圧ホロワ
３、４の出力ノード５、６を抵抗Ｒ４〜Ｒ７により基準
電圧Ｖ１’、Ｖ２’にロックすると共に、そのインピー
ダンスを低下させて、液晶素子の電荷を逃す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置（液
晶ディスプレイパネル等）を駆動する液晶駆動回路に係
り、特に消費電流の低減を図った際に問題となっていた
点、つまり液晶素子駆動の切替時に発生する液晶表示の
劣化を抑制した液晶駆動回路に関するものである。

【０００２】

【従来の技術】従来の液晶駆動回路の構成を図２に示
す。液晶の駆動電圧は、高電位電源端子１で得られる最
も高い電圧ＶＤＤと低電位電源端子２で得られる最も低
い電圧ＶＳＳとの間の電位差を、高い抵抗値をもつ抵抗
Ｒ１〜Ｒ３を用いて分割して発生させ（第１の電圧発生
手段）、得られた基準電圧Ｖ１’とＶ２’は電圧ホロワ
を構成する演算増幅器３、４によって電圧変動を補正し
て出力ノード５、６から駆動電圧Ｖ１、Ｖ２として出力
している。

【０００３】７（図では７Ａ１〜７Ａ４、７Ｂ１〜７Ｂ
４、７Ｃ１〜７Ｃ４、・・・、７Ｎ１〜７Ｎ４）はアナ
ログスイッチ（第１のスイッチ群）、８（図では８Ａ、
８Ｂ、８Ｃ、・・・、８Ｎ）は液晶駆動端子、９（図で
は９Ａ、９Ｂ、９Ｃ、・・・）は液晶素子である。

【０００４】複数のアナログスイッチ７は、複数の液晶
素子９のいずれか１個に対して複数の駆動電圧（ＶＤ
Ｄ、Ｖ１、Ｖ２、ＶＳＳ）のうちの２個の電圧の電位差
を正逆の極性で交流的に印加すべく、制御信号バス１０
によって、ある瞬間においてはそのうちの２個がオンし
他はオフするように制御される。特に図２の右側のアナ
ログスイッチ７Ｎ１〜７Ｎ４はコモン用の液晶駆動端子
８Ｎに接続されているので、液晶駆動時には、その内の
いずれか１個が必ずオンする。

【０００５】

【発明が解決しようとする課題】このような液晶駆動回
路においては、その消費電流を極力抑えることが行われ
ているが、これは、液晶駆動電圧発生用の演算増幅器
３、４での消費電流（動作電流値）を抑えることで実現
できる。

【０００６】ところが、この手法では同時にその演算増
幅器３、４の出力インピーダンスが増大したり、その演
算増幅器３、４自体の追従性が悪化する。このため、ア
ナログスイッチ７を切り替える度に液晶素子８に蓄えら
れた電荷により、演算増幅器３、４の出力側で過剰な電
流の流れ込みや引き込み現象が発生し、Ｖ１＝Ｖ１’、
Ｖ２＝Ｖ２’に常に保持されるべきノード５、６の液晶
駆動電圧Ｖ１、Ｖ２のレベルが変動してしまう。

【０００７】この液晶駆動電圧Ｖ１、Ｖ２のレベル変動
は、演算増幅器３、４の電圧ホロワ作用によって、基準
電圧（Ｖ１’、Ｖ２’）に補正されるものの、この演算
増幅器３、４において動作電流が抑制されているため、
正常な駆動電圧レベル（Ｖ１＝Ｖ１’、Ｖ２＝Ｖ２’）
に復帰するまで少なからず時間を要してしまう。そし
て、このような液晶駆動電圧のレベル変動によって、液
晶駆動電圧の波形が乱れて、チラツキや誤表示が行われ
ていた。

【０００８】本発明は以上のような点に鑑みてなされた
もので、その目的は、消費電流の低減を図りながらも、
駆動切替時に液晶駆動用の電圧波形が乱れないようにし
た液晶駆動回路を提供するにある。

【０００９】

【課題を解決するための手段】第１の発明は、第１の電
圧発生手段と、該電圧発生手段で発生した電圧を入力し
液晶駆動電圧として出力するバッファと、該液晶駆動電
圧および電源電圧のうちから特定の電圧を選択すると共
に複数の液晶素子から特定の液晶素子を選択し、前記特
定の電圧を前記特定の液晶素子に印加させる第１のスイ
ッチ群とを具備する液晶駆動回路において、第２の電圧
発生手段と、該第２の電圧発生手段で発生した電圧を前
記第１のスイッチ群の切替動作時のみ前記バッファの出
力側に印加する第２のスイッチ群とを設けて構成した。

【００１０】第２の発明は、第１の発明において、前記
第２の電圧発生手段を、前記バッファの出力インピーダ
ンスより低インピーダンスに設定した。

【００１１】

【発明の実施の形態】以下、本発明のひとつの実施の形
態について説明する。図１はその液晶駆動回路の構成を
示す回路図である。前記した図２に示したものと同一の
ものには同じ符号を付してその詳しい説明は省略する。
本実施の形態の特徴とするところは、図２に示した回路
に対して、抵抗Ｒ４〜Ｒ７（第２の電圧発生手段）と、
アナログスイッチ１１〜１４（第２のスイッチ群）を付
加している点である。１５はアナログスイッチ１１〜１
４の制御線である。

【００１２】すなわち、高電位電源端子１と演算増幅器
３の出力ノード５との間にアナログスイッチ１１と抵抗
Ｒ４の直列回路を接続し、この出力ノード５と低電位電
源端子２との間にアナログスイッチ１２と抵抗Ｒ５を接
続し、高電位電源端子１と演算増幅器４の出力ノード６
との間にアナログスイッチ１３と抵抗Ｒ６の直列回路を
接続し、この出力ノード６と低電位電源端子２との間に
アナログスイッチ１４と抵抗Ｒ７を接続している。

【００１３】ここで、抵抗Ｒ４〜Ｒ７は、抵抗Ｒ１〜Ｒ
３による分圧電位を出力することができる比率に調整さ
れている。すなわち、次のような関係に設定されてい
る。 Ｒ１／（Ｒ１＋Ｒ２＋Ｒ３）＝Ｒ４／（Ｒ４＋Ｒ５） （Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）＝Ｒ５／（Ｒ４＋Ｒ５） （Ｒ１＋Ｒ２）／（Ｒ１＋Ｒ２＋Ｒ３）＝Ｒ６／（Ｒ６＋Ｒ７） Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）＝Ｒ７／（Ｒ６＋Ｒ７） したがって、抵抗Ｒ４〜Ｒ７がアナログスイッチ１１〜
１４によって電源端子１、２に対して接続されれば、ノ
ード５には電圧Ｖ１’が、ノード６には電圧Ｖ２’が印
加する。

【００１４】また、これらの抵抗Ｒ４、Ｒ５の抵抗値は
演算増幅器３の出力インピーダスよりも低いインピーダ
ンスに設定され、抵抗Ｒ６、Ｒ７の抵抗値も演算増幅器
４の出力インピーダンスよりも低いインピーダンスに設
定されている。

【００１５】さて、動作時においては、電源端子１、２
の電位差によって、抵抗Ｒ１〜Ｒ３に電流が流れ、その
抵抗分割によって液晶駆動用の基準電圧Ｖ１’、Ｖ２’
が発生する。この基準電圧Ｖ１’、Ｖ２’は、電圧ホロ
ワを構成する演算増幅器３、４によってノード５、６に
電圧Ｖ１、Ｖ２として出力される。複数の液晶素子９の
うちの特定の１個には、電圧ＶＤＤ、ＶＳＳ、Ｖ１、Ｖ
２からアナログスイッチ７によって選択された２つの電
圧の電位差が駆動電圧として印加される。これは、ある
期間毎に極性を交互に反転して繰り返され、選択された
液晶には交流電圧として印加される。

【００１６】このとき、例えば、液晶素子９Ａが選択さ
れたときには、その一方の端子には共通の液晶駆動端子
８Ｎから電圧が、他方の端子には当該液晶素子９Ａが接
続されている液晶駆動端子８Ａから電圧が印加され、そ
の液晶素子９Ａに電荷が充電される。この後、液晶駆動
電圧を切り替えると、この液晶９Ａに蓄積されていた電
荷により、他の液晶や比較的インピーダンスの高いノー
ド５、６に対して電流の引き込みや流れ出しが発生し、
このノード５、６の電位（Ｖ１、Ｖ２）が変動を起こす
ので、従来技術のところで説明したような問題が発生す
る。

【００１７】そこで、本実施の形態では、この液晶駆動
電圧の切替タイミングに合わせて、制御線１５により一
時的にアナログスイッチ１１〜１４を同時にオンさせ
て、抵抗Ｒ４とＲ５、抵抗Ｒ６とＲ７によって分圧され
た電圧Ｖ１’、Ｖ２’を、ノード５、６に印加する。こ
れによって、液晶駆動電圧の切替時には、ノード５、６
の電圧が電圧Ｖ１’、Ｖ２’に固定されることになり、
その切替時に電圧変動が発生しても短時間に基準電圧Ｖ
１’、Ｖ２’に復帰する。

【００１８】すなわち、このとき低消費電流を図るべく
演算増幅器３、４の動作電流を少なくしその出力インピ
ーダンスが大きくなっていたとしても、前記したように
抵抗Ｒ４〜Ｒ７を低インピーダンスとしているので、液
晶素子の電荷による電流はこの抵抗Ｒ４〜Ｒ７を介して
電源に流れ、ノード５、６の電位は基準電圧Ｖ１’、Ｖ
２’に迅速に落ち着く。

【００１９】図３はその動作のタイミングを示す波形図
である。（ａ）は液晶駆動電圧のレベル切替や液晶素子
選択のため制御バス１０に入力させる制御信号、（ｂ）
はアナログスイッチ１１〜１４を同時にオン／オフさせ
るための制御線１５の制御信号、（ｃ）は制御バス１０
によって選択された２個のアナログスイッチ７を通して
出力されるノード５、６の電位である。

【００２０】従来では、ノード５、６の電圧Ｖ１、Ｖ２
のレベル変化に対し、演算増幅器３、４が追従できない
場合に、液晶素子９に充電された電荷が逆に演算増幅器
３、４の出力側に流れ込み、その影響によって液晶素子
を駆動する電圧の波形が、Ｃ１で示すように崩れてしま
っていた。

【００２１】これに対し、本実施の形態では、液晶駆動
の切替時にアナログスイッチ１１〜１４を同時にオンさ
せ抵抗Ｒ４〜Ｒ７を電源端子間に接続するので、ノード
５、６の電圧Ｖ１、Ｖ２のレベル変化が生じるタイミン
グと同期してそのノード５、６に電圧Ｖ１’、Ｖ２’を
印加し、同時にそのノード５、６のインピーダンスを低
下させることができる。

【００２２】このため、液晶素子９に蓄積された電荷を
スムーズに電源端子１、２に逃し、なおかつ電荷の注入
等による電圧変動を抑えることができる。よって、液晶
駆動電圧の波形の乱れを抑制し、従来ではその電圧レベ
ルがＣ１に示すように大きく変化していたものをＣ２に
示すように小さな変化に抑えることができる。

【００２３】また、このアナログスイッチ１１〜１４の
オン期間は一時的であり、このとき演算増幅器３、４の
出力インピーダンスを一時的に低下させ、その低下分で
駆動電圧レベル変動の校正を行うので、演算増幅器３、
４の側は最低限の出力電流で済みその消費電流を抑える
ことができ、トータルでみた電流量を抑え、消費電流の
低減を図ることができる。

【００２４】すなわち、液晶表示の乱れを防止するには
演算増幅器３、４の動作電流を大きくしてその出力イン
ピーダンスを低下させることである程度解消できるがこ
れでは消費電流が大きくなるのに対し、本実施の形態で
は、消費電流低減と液晶表示の乱れ防止の両者を満足さ
せることができる。

【００２５】なお、以上の説明では、演算増幅器３、４
により基準電圧Ｖ１’、Ｖ２’と同じ電圧をＶ１、Ｖ２
として出力するようにしたが、電圧Ｖ１＝Ｖ１’、Ｖ２
＝Ｖ２’になるように制御することに限られるものでは
なく、電圧Ｖ１、Ｖ２は予め設定した所定の電圧になる
ように制御されるようにすればよい。したがって、演算
増幅器３、４で構成されるものは電圧ホロワに限られる
ものではなく、バッファであればよい。

【００２６】

【発明の効果】以上から本発明によれば、駆動切替時に
バッファの出力側に第２の電圧発生手段により所定の電
圧を印加するので、液晶駆動電圧のレベル変動が抑制さ
れ表示の乱れ等の劣化を抑えることができる。

【００２７】このとき、第２の電圧発生手段のインピー
ダンスをバッファの出力インピーダンスよりも低くする
ことにより、この第２の電圧発生手段側に液晶素子の電
荷が吸収され、上記液晶駆動電圧のレベル変動抑制がよ
り効果的となる。

【００２８】また、これにより、バッファの出力インピ
ーダンスは小さくする必要がないので、そのぶんそのバ
ッファを構成する演算増幅器の動作電流を低減すること
ができ、消費電流を削減することができる。

【００２９】さらに、前記した駆動切替は一時的である
ので、このとき流れる電流は一定期間の平均値として換
算すれば僅かであり、この面でも消費電流が増大するこ
とは少なくなる。

【図面の簡単な説明】

【図１】 本発明のひとつの実施の形態の液晶駆動回路
の回路図である。

【図２】 従来の液晶駆動回路の回路図である。

【図３】 液晶駆動回路の動作説明用の波形図である。

【符号の説明】

１：高電位電源端子、２：低電位電源端子、３、４：電
圧ホロワを構成する演算増幅器、５、６：演算増幅器の
出力ノード、７：アナログスイッチ、８：駆動出力端
子、９：液晶素子、１０：制御バス、１１〜１４：アナ
ログスイッチ、１５：制御線。

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１の電圧発生手段と、該電圧発生手段で
   発生した電圧を入力し液晶駆動電圧として出力するバッ
   ファと、該液晶駆動電圧および電源電圧のうちから特定
   の電圧を選択すると共に複数の液晶素子から特定の液晶
   素子を選択し、前記特定の電圧を前記特定の液晶素子に
   印加させる第１のスイッチ群とを具備する液晶駆動回路
   において、 第２の電圧発生手段と、該第２の電圧発生手段で発生し
   た電圧を前記第１のスイッチ群の切替動作時のみ前記バ
   ッファの出力側に印加する第２のスイッチ群とを設けた
   ことを特徴とする液晶駆動回路。
2. 【請求項２】前記請求項１に記載の前記第２の電圧発生
   手段を、前記バッファの出力インピーダンスより低イン
   ピーダンスに設定したことを特徴とする液晶駆動回路。