JPH10149683A - ドライブ配線電荷再利用方法及びｍｏｓ型半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 ゲートをドライブするのに必要な電荷のうち
の一部を、それ以前にドライブしていた配線に蓄積され
た電荷を再利用することで、高速かつ低消費電力なメモ
リ等のＭＯＳ型半導体装置を提供する。 【解決手段】 複数のゲート電極４〜８をドライブする
ドライブ配線３をドライブするのに利用した電荷を、ド
ライブ後にスイッチ手段１４により、電荷蓄積手段１３
に移動させ、次にゲートドライブ手段９がドライブされ
る場合には、スイッチ手段１５を開いて電荷を再利用す
ることにより消費電力が低減される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１本の配線で複数
のゲートをドライブするドライブ配線を複数有するメモ
リ等のＭＯＳ型半導体装置の低消費電力化技術に関す
る。

【０００２】

【従来の技術】従来、メモリ等の低消費電力化について
は、特開昭６１−２１７９８５号公報に開示されてい
る、ビットラインのイコライズによる電荷再利用（従来
の方法１）や、特開平４−３６２５９６号公報に開示さ
れている、センスアンプの前にゲート手段を設けてビッ
トラインの容量がセンスアンプに影響しない様にした
り、ワード線をパルス化することにより消費電力を削減
する方法（従来の方法２）があった。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
方法ではいずれか１つのワード線を完全に充放電してお
り、ワード数が少なくかつ１ワードのビット長の長い場
合にはワード線での消費電力が無視できなくなる。

【０００４】本発明は上記問題点を除去し、高速かつ低
消費電力なメモリ等のＭＯＳ型半導体装置を提供するこ
とを目的とする。

【０００５】

【課題を解決するための手段】この課題を解決するため
に、本発明の全てにわたってはＭＯＳ型半導体装置のゲ
ートをドライブするのに必要な電荷のうちの一部を、そ
れ以前にドライブしていた配線に蓄積された電荷を再利
用することで、低消費電力を実現することとしたもので
ある。

【０００６】また特に予めドライブする順番がわかって
いる場合においては、現時点でドライブに利用されてい
る電荷を次のドライブ配線に直接移動させて高速ドライ
ブと低消費電力の双方を実現することとしたものであ
る。

【０００７】本発明の請求項１に記載のドライブ配線電
荷再利用方法は、ドライブに利用した電荷の一部をスイ
ッチ手段を通じて電荷蓄積手段に移し、その蓄積された
電荷の一部を次のドライブを行うドライブ配線に移すこ
とで、低消費電力かつ高速動作を実現することとしたも
のである。

【０００８】本発明の請求項２に記載のＭＯＳ型半導体
装置は、ドライブに利用した電荷の一部をスイッチを通
じて装置内に、例えば２つのアルミ配線を利用した平行
板コンデンサや大面積のゲート電極コンデンサ等で作成
した電荷蓄積回路に移し、その蓄積された電荷の一部を
次のドライブを行うドライブ配線に移すことで、低消費
電力かつ高速動作を実現することとしたものである。

【０００９】また、電荷蓄積回路を請求項３記載の構成
とすれば、トランスファゲートのドレイン容量とＮ個の
スイッチを接続する配線の容量により電荷蓄積回路を代
用できるので、面積の増加はスイッチのトランスファゲ
ートと配線だけとなる。

【００１０】次に本発明の請求項４に記載のドライブ配
線電荷再利用方法は、ドライブする順番が予めわかって
いる場合に、ドライブする順番にドライブ配線をスイッ
チ手段で接続し、ドライブに利用した電荷の一部を次に
ドライブするドライブ配線に移して次のドライブに利用
することで消費電力を低減することとしたものである。

【００１１】本発明の請求項５に記載のＭＯＳ型半導体
装置は、ドライブに利用した電荷の一部をスイッチを通
じて次のドライブを行うドライブ配線に移すことで、低
消費電力かつ高速動作を実現することとしたものであ
る。

【００１２】本発明の請求項６に記載のＭＯＳ型半導体
装置は、ドライブする順番が予めわかっている場合に、
ドライブする順番にドライブ回路を配置し、さらにドラ
イブ配線をドライブする順番にスイッチで接続し、ドラ
イブに利用した電荷の一部を次にドライブするドライブ
配線に移して次のドライブに利用することで消費電力を
低減すると共に、ドライブ回路を隣接させることで回路
の面積の増加を低減することとしたものである。

【００１３】さらに、本発明の請求項７に記載のＭＯＳ
型半導体装置は、ドライブする順番が予めわかっている
場合に、ドライブ回路を１つおきに順番に配置し、順番
の真ん中のドライブ回路から折り返してゆく配置構成し
たうえで、ドライブする順番にドライブ配線をスイッチ
で接続し、ドライブに利用した電荷の一部を次にドライ
ブするドライブ配線に移して次のドライブに利用するこ
とで消費電力を低減するとともに、ゲートドライブ回路
の先頭と最後の間の循環に要する配線を他のものと同じ
長さになるようにするものである。

【００１４】また本発明の請求項８に記載のドライブ配
線電荷再利用方法は、ドライブする順番が予めわかって
いる場合に、ドライブする順番にドライブ配線をスイッ
チ手段で接続し、ドライブに利用した電荷の一部を次に
ドライブするドライブ配線に移して次のドライブに利用
することで消費電力を低減するとともに、ゲートドライ
ブ手段の先頭と最後の間の巡回を無くすことにより、再
利用できる電荷の存在しない初期動作と再利用可能な巡
回動作の差を無くし、先頭のゲートドライブ手段におけ
るドライブ速度を高速化するものである。

【００１５】本発明の請求項９に記載のＭＯＳ型半導体
装置は、ドライブする順番が予めわかっている場合に、
ドライブする順番に従ってドライブ回路を配置し、さら
にドライブする順番に従ってドライブ配線をスイッチで
接続し、ドライブに利用した電荷の一部を次にドライブ
するドライブ配線に移して次のドライブに利用すること
で消費電力を低減するとともに、配置上最も離れるゲー
トドライブ回路の先頭と最後の間の巡回をなくすことに
より、先頭のゲートドライブ回路におけるドライブの高
速化を実現するものである。

【００１６】次に本発明の請求項１０に記載のドライブ
配線電荷再利用方法は、予めドライブする順番がわかっ
ている場合で、その順番が複数通り有る場合にそれぞれ
の場合に従ってスイッチ手段を設けて電荷を再利用する
ことで消費電力を低減するものである。

【００１７】本発明の請求項１１に記載のＭＯＳ型半導
体装置は、予めドライブする順番がわかっている場合
で、その順番が複数通り有る場合に、第一の順番に従っ
てドライブ回路を配置し、さらにそれぞれの順番に従っ
てスイッチを設けて電荷を再利用することで消費電力を
低減するものである。

【００１８】

【発明の実施の形態】本発明の実施の形態について、図
１から図２１を用いて説明する。

【００１９】（実施の形態１）図１は本発明のドライブ
配線電荷再利用方法の構成例をＮ＝４の場合について示
した図である。ゲートドライブ手段１はドライブ手段２
と、ドライブ手段２によってドライブされるドライブ配
線３、ドライブ配線３により接続されている複数の負荷
（ゲート電極）４〜８で構成されている。ゲートドライ
ブ手段１とゲートドライブ手段１と同じ構成をもつゲー
トドライブ手段９,１０,１１は電荷蓄積手段１３とそれ
ぞれスイッチ手段１４,１５,１６,１７により、その内
部のドライブ配線が接続されている。また、４つのゲー
トドライブ手段は、それぞれドライブ制御手段１２から
のドライブ制御信号２０,２１,２２,２３によりドライ
ブの活性／非活性を制御される。スイッチ制御手段１８
はスイッチ手段１４〜１７のそれぞれをスイッチ制御信
号３０〜３３を通じて開閉する。

【００２０】次に図２を用いて図１の構成のドライブ配
線電荷再利用方法を説明する。ドライブ配線３は時刻Ｔ
１までドライブ手段２により電圧Ｖ１まで”Ｈ”に活性
化されている。つまり、ドライブ配線３の配線容量をＣ
１とするとＣ１＊Ｖ１の電荷が配線に蓄えられているこ
とになる。

【００２１】時刻Ｔ１においてドライブ制御手段１２か
ら与えられるドライブ制御信号２０により、ドライブ手
段２を非活性（高インピーダンス）にした後、時刻Ｔ２
にスイッチ制御手段１８にて生成されるスイッチ制御信
号３０を通じてスイッチ手段１４を閉じてドライブ配線
３と電荷蓄積手段１３を接続する。接続してしばらくす
ると、電荷蓄積手段１３の配線容量Ｃ２とドライブ配線
３の配線容量Ｃ１に応じて電荷が配分され、電荷蓄積手
段１３には電圧（Ｃ１／（Ｃ１＋Ｃ２）＊Ｖ１）が発生
する。

【００２２】Ｃ１＝Ｃ２の場合について以下説明する
と、電圧は１／２＊Ｖ１となり、時刻Ｔ３にスイッチ手
段１４が開くとその電荷がそれぞれの容量に保持され
る。

【００２３】時刻Ｔ４にドライブ手段２を”Ｌ”に活性
化し、スイッチ制御手段１８からスイッチ制御信号３１
を通じてスイッチ手段１５を閉じて電荷蓄積手段１３と
ゲートドライブ手段９のドライブ配線５０を接続する
と、ドライブ配線３に残った電荷がドライブ手段２を通
じて放電されてドライブ配線３の電圧が０となり、ドラ
イブ配線５０の電圧は、スイッチを閉じてしばらくする
と、電荷の分配により１／４＊Ｖ１となる。

【００２４】次に時刻Ｔ５にスイッチ制御手段１８から
スイッチ制御信号３１によりスイッチ手段１５を開く
と、電荷蓄積手段１３に残された電荷はリーク等によっ
て次第に減少して電圧はゆっくりと０に近づいてゆく。

【００２５】最後に時刻Ｔ６でドライブ制御手段１２か
らドライブ制御信号２１を通じてゲートドライブ手段９
のドライブ手段を”Ｈ”に活性化することで、ドライブ
配線５０の電圧を１／４＊Ｖ１からドライブに必要なＶ
１まで上昇させる。

【００２６】（実施の形態２）次に本発明のＭＯＳ型半
導体装置の一例として、ワード線ドライブ部分を本発明
の構成としたＲＡＭについて説明する。

【００２７】図３にＲＡＭのワード回路の構成を示す。
ワード回路１００は、ドライブ回路１０１とそれによっ
てドライブされるワードドライブ配線１０２を持つ。ド
ライブ回路１０１はドライブ信号１０３と活性化信号１
０４により制御される。活性信号１０４が”Ｈ”の場合
にはインバータ１０８の出力が”Ｌ”となり、トランジ
スタ１０９、トランジスタ１１０がオンとなり、このと
きドライブ信号１０３が”Ｈ”ならば、インバータ１０
５の出力が”Ｌ”であるので、トランジスタ１０６がオ
ン、トランジスタ１０７がオフとなるため、ワードドラ
イブ配線１０２を”Ｈ”にドライブし、逆にドライブ信
号１０３が”Ｌ”ならば、インバータ１０５の出力が”
Ｈ”であるので、トランジスタ１０６がオフ、トランジ
スタ１０７がオンとなるため、ワードドライブ配線１０
２を”Ｌ”にドライブする。

【００２８】また、活性化信号１０４が”Ｌ”の場合
は、トランジスタ１０９,１１０がオフとなり、ドライ
ブ回路１０１の出力は高インピーダンス状態となる。

【００２９】ワードドライブ配線１０２は１ワードに含
まれるフリップフロップ１１１,１１２,１１３,１１４
をそれぞれのビットに対応した相補ビット線対１１５,
１１６,１１７,１１８に接続する負荷（トランジスタ１
１９〜１２６のゲート）に接続される。ワードドライブ
配線１０２が”Ｈ”にドライブされるとトランジスタ１
１９〜１２６がオンとなり、フリップフロップ１１１〜
１１４はそれぞれの相補ビット線対１１５〜１１８に接
続される。

【００３０】また、ワードドライブ配線１０２はスイッ
チとして利用されるトランジスタ１２７を通じてスイッ
チ制御信号１２８が”Ｈ”の時に接続線１２９と接続さ
れ、スイッチ制御信号１２８が”Ｌ”の時は開放され
る。

【００３１】図４にＮ＝４の場合のＲＡＭのワード線ド
ライブ部分の構成を示す。ワード回路１００と、それと
同じ構成をもつワード回路１３０,１３１,１３２に対し
て相補ビット線対１１５〜１１８が接続され、これらの
相補ビット線対１１５〜１１８を通じて内部のフリップ
フロップに対して読み書きが行なわれる。

【００３２】電荷蓄積用コンデンサ１３３は、それぞれ
のワード回路の接続線１２９,１３４,１３５,１３６と
接続されている。また、ドライブ・スイッチ制御回路１
３７は４ビットのアドレスデコード信号１５０とパルス
信号１５４により、それぞれのワード回路のドライブ信
号１０３,１３９,１４２,１４５、活性化信号１０４,１
４０,１４３,１４６、スイッチ制御信号１２８,１４１,
１４４,１４７を生成する。アドレスデコーダ１４８は
２ビットのアドレス信号１４９からアドレスデコード信
号１５０を生成する。また、クロック信号１５１とメモ
リアクセスのイネーブルを示すイネーブル信号１５２と
からパルス生成回路１５３において、イネーブル信号１
５２が”Ｈ”の時のクロック信号１５１の立ち上がりエ
ッジからパルス信号１５４が生成される。

【００３３】図５にドライブ・スイッチ制御回路１３７
の構成を示す。パルス信号１５４は遅延回路２００で遅
延されて２入力アンドゲート２０６〜２０９の１つの入
力に送られ、アドレスデコード信号１５０を構成する０
番地信号２０１、１番地信号２０２、２番地信号２０
３、３番地信号２０４はそれぞれ２入力アンドゲート２
０６〜２０９のもう一方の入力に接続される。２入力ア
ンドゲート２０６〜２０９の出力はそれぞれ遅延回路２
１０〜２１３と２入力オアゲート２１４〜２１７の１つ
の入力に接続されている。遅延回路２１０〜２１３の中
間遅延出力はそれぞれドライブ信号１０３,１３９,１４
２,１４５として出力され、最終遅延出力はそれぞれ２
入力オアゲート２１４〜２１７のもう一つの入力に接続
される。２入力オアゲート２１４〜２１７の出力は、そ
れぞれスイッチ制御信号１２８,１４１,１４４,１４７
として出力されると共に、遅延回路２１８〜２２１に入
力される。遅延回路２１８〜２２１の出力はそれぞれ活
性化信号１０４,１４０,１４３,１４６として出力され
る。

【００３４】次に図６を用いて信号の流れと回路の動作
について説明する。ここで、各ワードドライブ配線の容
量と電荷蓄積用コンデンサ１３３の容量を同じであると
する。

【００３５】イネーブル信号１５２が”Ｈ”の場合にク
ロック信号１５１の立ち上がりに従ってパルス信号１５
４が生成される。このとき、アドレスデコーダ１４８か
ら０番地信号２０１が”Ｈ”として与えられていると、
ドライブ・スイッチ制御回路１３７において、２入力ア
ンドゲート２０６の出力が”Ｈ”となり、スイッチ制御
信号１２８が”Ｈ”となる。すると、ワードドライブ配
線１０２と電荷蓄積用コンデンサ１３３が接続されて、
電荷蓄積用コンデンサ１３３に蓄積された電荷がワード
ドライブ配線１０２に移動して、ワードドライブ配線１
０２に１／４＊Ｖｄｄの電圧が発生する。

【００３６】次に、遅延回路２１０の中間遅延出力であ
るドライブ信号１０３と遅延回路２１８の出力である活
性化信号１０４が”Ｈ”、スイッチ制御信号１２８が”
Ｌ”となると、電荷蓄積用コンデンサ１３３とワードド
ライブ配線１０２の接続が絶たれるとともに、ドライブ
回路１０１が”Ｈ”にドライブされて、ワードドライブ
配線１０２をＶｄｄまでドライブする。また、接続が絶
たれた電荷蓄積用コンデンサ１３３の電荷は徐々に放電
されてその電圧は０となる。

【００３７】さらに、遅延回路２１０の最終遅延出力が
出力されて、スイッチ制御信号１２８が”Ｈ”、ドライ
ブ信号１０３が”Ｌ”、活性化信号１０４が”Ｌ”とな
ると、ドライブ回路１０１が非活性化されるとともに、
電荷蓄積用コンデンサ１３３とワードドライブ配線１０
２が再接続され、ワードドライブ配線１０２に蓄積され
た電荷が電荷蓄積用コンデンサ１３３に移動して１／２
＊Ｖｄｄの電圧が発生する。

【００３８】最後に先ほどのスイッチ制御信号１２８
の”Ｈ”パルスが遅延回路２１８で遅延されて、活性化
信号１０４が”Ｈ”となると、電荷蓄積用コンデンサ１
３３とワードドライブ配線１０２の接続が絶たれるとと
もに、ドライブ回路１０１が”Ｌ”にドライブされて、
ワードドライブ配線１０２を０まで引き下げる。

【００３９】次のサイクルにおいて０番地信号２０１
が”Ｌ”となり、１番地信号２０２が”Ｈ”となると、
パルス信号１５４を受けて、スイッチ制御信号１４１
が”Ｈ”となり、ワード回路１３０のワードドライブ配
線と電荷蓄積用コンデンサ１３３とが接続されて、電荷
蓄積用コンデンサ１３３に蓄えられていた電荷が移動す
ることで、ワード回路１３０のワードドライブ配線に１
／４＊Ｖｄｄの電圧が発生する。以下０番地信号２０１
が”Ｈ”である場合と同様にして電荷の再利用が行なわ
れる。

【００４０】なお、Ｎが比較的大きく、各ワード回路の
スイッチであるトランジスタ１２７のドレイン容量と各
接続線の配線容量で構成されたスイッチ・配線容量が、
ワードドライブ配線の容量とほぼ等しければ、特に電荷
蓄積用コンデンサ１３３を作成せずに、前記スイッチ・
配線容量で代用することができる（請求項３に相当）。

【００４１】（実施の形態３）図７は本発明のドライブ
配線電荷再利用方法の構成例をＮ＝４の場合について示
した図である。ゲートドライブ手段３０１はドライブ手
段３０２と、ドライブ手段３０２によってドライブされ
るドライブ配線３０３、ドライブ配線３０３により接続
されている複数の負荷（ゲート電極）３０４〜３０８で
構成されている。ゲートドライブ手段３０１とゲートド
ライブ手段３０１と同じ構成をもつゲートドライブ手段
３０９,３１０,３１１は、ゲートドライブする順番に従
って、ゲートドライブ手段３０１のドライブ配線３０３
とゲートドライブ手段３０９のドライブ配線間をスイッ
チ手段３１４で、ゲートドライブ手段３０９のドライブ
配線とゲートドライブ手段３１０のドライブ配線間をス
イッチ手段３１５で、ゲートドライブ手段３１０のドラ
イブ配線とゲートドライブ手段３１１のドライブ配線間
をスイッチ手段３１６で、ゲートドライブ手段３１１の
ドライブ配線とゲートドライブ手段３０１のドライブ配
線間をスイッチ手段３１７で接続されている。

【００４２】また、４つのゲートドライブ手段は、それ
ぞれドライブ制御手段３１２からのドライブ制御信号３
２０,３２１,３２２,３２３によりドライブの活性／非
活性を制御される。スイッチ制御手段３１８はスイッチ
手段３１４〜３１７のそれぞれをスイッチ制御信号３３
０〜３３３を通じて開閉する。

【００４３】次に図８を用いて図７の構成のドライブ配
線電荷再利用方法を説明する。ドライブ配線３０３は時
刻Ｔ１までドライブ手段３０２により電圧Ｖ１まで”
Ｈ”に活性化されている。

【００４４】時刻Ｔ１においてドライブ制御手段３１２
から与えられるドライブ制御信号３２０により、ドライ
ブ手段３０２を非活性（高インピーダンス）にした後、
時刻Ｔ２にスイッチ制御手段３１８にて生成されるスイ
ッチ制御信号３３０を通じてスイッチ手段３１４を閉じ
て、ドライブ配線３０３とゲートドライブ手段３０９の
ドライブ配線３５０を接続する。スイッチを閉じてしば
らくすると、電荷の分配により電圧は１／２＊Ｖ１とな
り、時刻Ｔ３にスイッチ手段３１４が開くとその電荷が
それぞれのドライブ配線に保持される。

【００４５】時刻Ｔ４にドライブ手段３０２を”Ｌ”に
活性化し、ゲートドライブ手段３０９のドライブ手段
を”Ｈ”に活性化すると、時刻Ｔ５にはドライブ配線３
０３に残った電荷がドライブ手段３０２を通じて放電さ
れてドライブ配線３０３の電圧が０となり、ドライブ配
線３５０の電圧はドライブに必要なＶ１まで上昇する。

【００４６】このようにして初めにドライブ配線３０３
に与えられた電荷の一部を、次のドライブ手段でのドラ
イブに利用して行く構成を、ゲートドライブ手段３０
１,３０９,３１０,３１１そして元のゲートドライブ手
段３０１へと巡回的に構成して電荷を再利用する。

【００４７】（実施の形態４）次に本発明のＭＯＳ型半
導体装置の一例として、カラム選択部分を本発明の構成
としたＲＡＭについて、読み出しの場合を例として説明
する。

【００４８】図９にＲＡＭのカラムドライブ回路の構成
を示す。カラムドライブ回路４００は、ドライブ回路４
０１とそれによってドライブされるカラム選択線４０２
を持つ。カラム選択線４０２は１ワードに含まれる相補
ビット線対４０３,４０４,４０５,４０６に接続する負
荷（トランジスタ４０７〜４１４のゲート）に接続され
る。カラム選択線４０２が”Ｈ”にドライブされるとト
ランジスタ４０７〜４１４がオンとなり、それぞれの相
補ビット線対４０３〜４０６は対応するセンスアンプ入
力線４１５〜４１８に接続される。また、カラム選択線
４０２には２つの接続線４１９,４２０が接続されてい
る。

【００４９】ドライブ回路４０１はドライブ信号４２１
と活性化信号４２５により制御される。活性信号４２５
が”Ｈ”の場合にはインバータ４２６の出力が”Ｌ”と
なり、トランジスタ４２７、トランジスタ４２８がオン
となり、このときドライブ信号４２１が”Ｈ”ならば、
インバータ４２２の出力が”Ｌ”であるので、トランジ
スタ４２３がオン、トランジスタ４２４がオフとなるた
め、カラム選択線４０２を”Ｈ”にドライブし、逆にド
ライブ信号４２１が”Ｌ”ならば、インバータ４２２の
出力が”Ｈ”であるので、トランジスタ４２３がオフ、
トランジスタ４２４がオンとなるため、カラム選択線４
０２を”Ｌ”にドライブする。

【００５０】また、活性化信号４２５が”Ｌ”の場合
は、トランジスタ４２７、４２８がオフとなり、ドライ
ブ回路４０１の出力は高インピーダンス状態となる。

【００５１】図１０にＮ＝４の場合のＲＡＭのカラム選
択部分の構成を示す。図９に示した構成のカラムドライ
ブ回路４５０,４５１,４５２,４５３は、カラム選択線
をドライブする順番に従って、その接続線とスイッチで
あるトランジスタ４５４、４５５、４５６、４５７によ
り、カラムドライブ回路４５０からトランジスタ４５４
を経てカラムドライブ回路４５１、カラムドライブ回路
４５１からトランジスタ４５５を経てカラムドライブ回
路４５２、カラムドライブ回路４５２からトランジスタ
４５６を経てカラムドライブ回路４５３、カラムドライ
ブ回路４５３からトランジスタ４５７を経てカラムドラ
イブ回路４５０へと巡回的に接続される。

【００５２】また、カラムドライブ回路４５０には相補
ビット線対４５８,４６４,４７０,４７６が、カラムド
ライブ回路４５１には相補ビット線対４５９,４６５,４
７１,４７７が、カラムドライブ回路４５２には相補ビ
ット線対４６０,４６６,４７２,４７８が、カラムドラ
イブ回路４５３には相補ビット線対４６１,４６７,４７
３,４７９がそれぞれ接続されている。４つの相補ビッ
ト線対の組である、相補ビット線対４５８〜４６１、相
補ビット線対４６４〜４６７、相補ビット線対４７０〜
４７３、相補ビット線対４７６〜４７９が１カラムを構
成し、それぞれの組の相補ビット線対に対応した、カラ
ムドライブ回路のセンスアンプ入力線が同じセンスアン
プ接続線４６２,４６８,４７４,４８０に接続され、そ
れぞれセンスアンプ４６３,４６９,４７５,４８１に入
力される。

【００５３】また、ドライブ・スイッチ制御回路４８２
においては、クロック信号４８３、イネーブル信号４８
４、初期化信号４８５に従って、カラムドライブ回路４
５０のドライブ信号４８６と活性化信号４８７、カラム
ドライブ回路４５１のドライブ信号４８９と活性化信号
４９０、カラムドライブ回路４５２のドライブ信号４９
２と活性化信号４９３、カラムドライブ回路４５３のド
ライブ信号４９５と活性化信号４９６、トランジスタ４
５４のゲート信号であるスイッチ制御信号４８８、トラ
ンジスタ４５５のゲート信号であるスイッチ制御信号４
９１、トランジスタ４５６のゲート信号であるスイッチ
制御信号４９４、トランジスタ４５７のゲート信号であ
るスイッチ制御信号４９７を生成する。

【００５４】ドライブ・スイッチ制御回路４８２の構成
を図１１に示す。クロック信号４８３とイネーブル信号
４８４はパルス生成回路４９９に入力され、イネーブル
信号４８４が”Ｈ”の場合にクロック信号４８３の立ち
上がりに対応したパルス信号が生成される。また、クロ
ック信号４８３は４つのＤフリップフロップ５００〜５
０４のクロック端子に入力される。イネーブル信号４８
４はＤフリップフロップ５００のデータ入力端子とＤフ
リップフロップ５０１〜５０４のロード端子に入力され
る。これにより、Ｄフリップフロップ５０１〜５０４で
は、イネーブル信号４８４が”Ｈ”の場合のクロックの
立ち上がりのみデータを更新する。また初期化信号４８
５は、Ｄフリップフロップ５０１〜５０３のリセット端
子、Ｄフリップフロップ５０４のセット端子に入力され
る。これにより、初期化信号４８５が”Ｈ”の場合に
は、Ｄフリップフロップ５０１〜５０４の出力信号はそ
れぞれ、”Ｌ”、”Ｌ”、”Ｌ”、”Ｈ”となる。

【００５５】また、Ｄフリップフロップ５０１の出力信
号は、Ｄフリップフロップ５０２の入力端子に、Ｄフリ
ップフロップ５０２の出力信号は、Ｄフリップフロップ
５０３の入力端子に、Ｄフリップフロップ５０３の出力
信号は、Ｄフリップフロップ５０４の入力端子に、Ｄフ
リップフロップ５０４の出力信号は、Ｄフリップフロッ
プ５０１の入力端子にというように巡回的に接続され
る。

【００５６】パルス発生回路４９９の出力とＤフリップ
フロップ５００の出力は３入力アンドゲート５０５〜５
０８の２つの入力に接続される。また、３入力アンドゲ
ート５０５〜５０８の残りの１つの入力には、それぞれ
Ｄフリップフロップ５０１〜５０４の出力信号が入力さ
れる。

【００５７】３入力アンドゲート５０５から５０８の出
力は、それぞれスイッチ制御信号４９７,４８８,４９
１,４９４として出力されると共に、遅延回路５０９〜
５１２に入力される。遅延回路５０９〜５１２の出力
は、それぞれドライブ信号４８６,４８９,４９２,４９
５として出力される。また、２入力オアゲート５１３の
入力として遅延回路５０９,５１０の出力が、２入力オ
アゲート５１４の入力として遅延回路５１０,５１１の
出力が、２入力オアゲート５１５の入力として遅延回路
５１１,５１２の出力が、２入力オアゲート５１６の入
力として遅延回路５１２,５０９の出力が接続される。
２入力オアゲート５１３から５１６の出力はそれぞれ活
性化信号４８７,４９０,４９３,４９６として出力され
る。

【００５８】次に図１２を用いて信号の流れと回路の動
作について説明する。初期状態として全てのカラム選択
線には電荷が残っていないものとする。

【００５９】初期化信号４８５が”Ｈ”となると、Ｄフ
リップフロップ５０１〜５０４の値が初期化され、Ｄフ
リップフロップ５０１〜Ｄフリップフロップ５０３の出
力はすべて”Ｌ”、Ｄフリップフロップ５０４の出力
が”Ｈ”となる。次にイネーブル信号４８４が”Ｈ”と
なり、クロック信号４８３が立ち上がると、パルス発生
回路４９９の出力パルスが生成される。また、クロック
の立ち上がりにより、Ｄフリップフロップ５０４の”
Ｈ”出力がＤフリップフロップ５０１に取り込まれ、そ
の出力が”Ｈ”となる。同時に、Ｄフリップフロップ５
０３の”Ｌ”出力がＤフリップフロップ５０４に取り込
まれ、その出力が”Ｌ”となる。さらに、イネーブル信
号４８４の”Ｈ”を取り込んで、Ｄフリップフロップ５
００の出力が”Ｈ”となる。

【００６０】Ｄフリップフロップ５００、５０１の出力
が”Ｈ”となり、パルス発生回路４９９の出力パルスが
３入力アンドゲート５０５に入力されると、パルス状の
スイッチ制御信号４９７が生成される。その結果トラン
ジスタ４５７がオンとなり、カラムドライブ回路４５３
のカラム選択線とカラムドライブ回路４５０のカラム選
択線とが接続される。しかしながら、電荷がどちらのカ
ラム選択線にも残っていないので、この場合は何も変化
しない。スイッチ制御信号４９７が”Ｌ”となるとトラ
ンジスタ４５７がオフとなり、カラムドライブ回路４５
３のカラム選択線とカラムドライブ回路４５０のカラム
選択線との接続が絶たれる。

【００６１】次に遅延回路５０９で遅延されて生成され
るドライブ信号４８６と２入力オアゲート５１３の出力
である活性化信号４８７にパルス状の信号が現われる
と、カラムドライブ回路４５０のカラム選択線が”Ｈ”
にドライブされてＶｄｄの電圧が発生し、相補ビット線
対４５８,４６４,４７０,４７６のデータが、センスア
ンプ入力線４６２,４６８,４７４,４８０に出力され
る。

【００６２】クロック信号４８３が次に立ち上がるとＤ
フリップフロップ５０４の”Ｌ”出力がＤフリップフロ
ップ５０１に取り込まれ、その出力が”Ｌ”となる。同
時に、Ｄフリップフロップ５０１の”Ｈ”出力がＤフリ
ップフロップ５０２に取り込まれ、その出力が”Ｈ”と
なる。

【００６３】Ｄフリップフロップ５０２の出力が”Ｈ”
となり、パルス発生回路４９９の出力パルスが３入力ア
ンドゲート５０６に入力されると、パルス状のスイッチ
制御信号４８８が生成される。その結果トランジスタ４
５４がオンとなり、カラムドライブ回路４５０のカラム
選択線とカラムドライブ回路４５１のカラム選択線とが
接続され、カラムドライブ回路４５０のカラム選択線の
電荷が分配されて、カラムドライブ回路４５１のカラム
選択線に１／２Ｖｄｄの電圧が発生する。スイッチ制御
信号４８８が”Ｌ”となるとトランジスタ４５４がオフ
となり、カラムドライブ回路４５０のカラム選択線とカ
ラムドライブ回路４５１のカラム選択線との接続が絶た
れ、それぞれに電荷が保持される。

【００６４】次に遅延回路５１０で遅延されて生成され
るドライブ信号４８９と２入力オアゲート５１３の出力
である活性化信号４８７と２入力オアゲート５１４の出
力である活性化信号４９０とにパルス状の信号が現われ
ると、カラムドライブ回路４５０のカラム選択線が”
Ｌ”にドライブされて電荷が放電され電圧が０となると
共に、カラムドライブ回路４５１のカラム選択線が”
Ｈ”にドライブされて、１／２ＶｄｄからＶｄｄに電圧
が上昇して、相補ビット線対４５９,４６５,４７１,４
７７のデータが、センスアンプ入力線４６２,４６８,４
７４,４８０に出力される。

【００６５】以下同様にして、クロック信号４８３の立
ち上がりに応じて順番に、カラムドライブ回路４５２の
カラム選択線、カラムドライブ回路４５３のカラム選択
線、カラムドライブ回路４５０のカラム選択線が次々
に”Ｈ”にドライブされ、それに対応した相補ビット線
対のデータがセンスアンプ入力線に出力される。

【００６６】（実施の形態５）次に本発明のＭＯＳ型半
導体装置の一例として、カラム選択部分を本発明の構成
としたＲＡＭについて、読み出しの場合を例として説明
する。

【００６７】図１３はカラム選択部分の構成図である。
内部の回路は図１０にて説明した回路と全く同じである
ので、同じ番号を付することとし説明を省略する。図１
３と図１０の違いは、カラムドライブ回路のレイアウト
位置を、ドライブする順番に上から並べるのでなく、先
頭のカラムドライブ回路４５０、最後のカラムドライブ
回路４５３、２番目のカラムドライブ回路４５１、３番
目のカラムドライブ回路４５２の順に配置する事にあ
る。ただし、スイッチであるトランジスタ４５４〜４５
７によって接続するカラムドライブ回路のカラム選択線
はドライブする順番に従うようにする。これにより、ス
イッチであるトランジスタ４５４〜４５７によって接続
される配線の長さを抑えることができるので、トランジ
スタがオンとなった後に電荷が移動するのに要する遅延
時間を削減することができる。

【００６８】なお図１３ではＮ＝４の場合で説明した
が、どのような場合でも高々１つのカラムドライブ回路
をまたぐようにして配線するだけで済むため、Ｎが大き
い場合での電荷再利用の高速化を実現できる。

【００６９】（実施の形態６）図１４は本発明の請求項
７に記載のドライブ配線電荷再利用方法の構成例をＮ＝
４の場合について示した図である。ゲートドライブ手段
６０１はドライブ手段６０２と、ドライブ手段６０２に
よってドライブされるドライブ配線６０３、ドライブ配
線６０３により接続されている複数の負荷（ゲート電
極）６０４〜６０８で構成されている。ゲートドライブ
手段６０１とゲートドライブ手段６０１と同じ構成をも
つゲートドライブ手段６０９,６１０,６１１は、ゲート
ドライブする順番に従って、ゲートドライブ手段６０１
のドライブ配線６０３とゲートドライブ手段６０９のド
ライブ配線間をスイッチ手段６１４で、ゲートドライブ
手段６０９のドライブ配線とゲートドライブ手段６１０
のドライブ配線間をスイッチ手段６１５で、ゲートドラ
イブ手段６１０のドライブ配線とゲートドライブ手段６
１１のドライブ配線間をスイッチ手段６１６で、ゲート
ドライブ手段６１１のドライブ配線と接地線間をスイッ
チ手段６１７で接続されている。

【００７０】また、４つのゲートドライブ手段は、それ
ぞれドライブ制御手段６１２からのドライブ制御信号６
２０,６２１,６２２,６２３によりドライブの活性／非
活性を制御される。スイッチ制御手段６１８はスイッチ
手段６１４〜６１７のそれぞれをスイッチ制御信号６３
０〜６３３を通じて開閉する。

【００７１】次に図１４の構成の電荷再利用方法の動作
を説明する。まず、ドライブ配線６０３がドライブされ
ているとする。次にドライブ手段６０２を非活性化し、
スイッチ手段６１４を閉じてドライブ配線６０３の電荷
をゲートドライブ手段６０９のドライブ配線に移動させ
る。その後、ゲートドライブ手段６０９のドライブ回路
を活性化してゲートドライブ手段６０９のドライブ配線
をドライブ電圧までドライブする。以下同様にしてゲー
トドライブ手段６１１のドライブ配線のドライブを行
う。

【００７２】次にゲートドライブ手段６０１のドライブ
配線６０３をドライブする場合には、スイッチ手段６１
７を閉じてゲートドライブ手段６１１のドライブ配線の
電荷を放電すると同時にゲートドライブ手段６０１のド
ライブ手段６０２を活性化する。

【００７３】これにより、ゲートドライブ手段６０１の
ドライブ開始を他のゲートドライブ手段のドライブ開始
よりも速くすることができ、巡回する場合と初期動作の
違いを無くすことが可能となり、ゲートドライブ手段６
０１のドライブ速度を高速化できる。

【００７４】（実施の形態７）次に本発明の請求項８に
記載のＭＯＳ型半導体装置の一例として、ワード線ドラ
イブ部分を本発明の構成としたＲＡＭについて説明す
る。

【００７５】図１５にＲＡＭのワード回路の構成を示
す。ワード回路７００は、ドライブ回路７０１とそれに
よってドライブされるワードドライブ配線７０２を持
つ。ドライブ回路７０１はドライブ信号７０３と活性化
信号７０４により制御される。ドライブ回路７０１は、
図３のドライブ回路１０１と同じであるので説明を省略
する。

【００７６】ワードドライブ配線７０２は１ワードに含
まれるフリップフロップ７０９〜７１２をそれぞれのビ
ットに対応した相補ビット線対７０５〜７０８に接続す
る負荷（トランジスタ７１３〜７２０のゲート）に接続
される。ワードドライブ配線７０２が”Ｈ”にドライブ
されるとトランジスタ７１３〜７２０がオンとなり、フ
リップフロップ７０９〜７１２はそれぞれの相補ビット
線対７０５〜７０８に接続される。また、ワードドライ
ブ配線７０２は接続線７２１,７２２と接続されてい
る。

【００７７】図１６にワード線ドライブ部分の構成を示
す。ワード回路７００と同じ構成を有するＮ個のワード
回路８００〜８０３がドライブする順番に従って配置さ
れ、それぞれのワード回路の同じビット位置に相当する
相補ビット線対がそれぞれ相補ビット線対８０４〜８０
７に接続されている。また、ワード回路８００の接続線
７２１を開放し、接続線７２２とワード回路８０１の接
続線７２１をスイッチであるトランジスタ８０８で繋
ぎ、ワード回路８０１の接続線７２２とワード回路８０
２の接続線７２１をスイッチであるトランジスタ８０９
で繋ぎ、以下同様にしてトランジスタ８１１とワード回
路８０３の接続線７２１まで順番に繋いでゆく。最後
に、ワード回路８０３の接続線７２２をトランジスタ８
１２に接続し、トランジスタ８１２のもう一方を接地線
に接続する。

【００７８】ドライブ・スイッチ制御回路８１３は、ク
ロック信号８１４、初期化信号８１５、イネーブル信号
８１６を受けてＮ本のドライブ信号８１７,８２０,８２
３,８２７と、Ｎ本の活性化信号８１８,８２１,８２４,
８２８と、Ｎ本のスイッチ制御信号８１９,８２２,８２
５,８２６,８２９を生成する。

【００７９】次に図１７を用いてドライブ・スイッチ制
御回路８１３の構成を説明する。クロック信号８１４は
パルス生成回路９００、Ｎ＋１個のＤフリップフロップ
９０１〜９０５に入力される。初期化信号８１５はＮ−
１個のＤフリップフロップ９０２〜９０４のリセット端
子とＤフリップフロップ９０５のセット端子に入力され
る。初期化信号８１５が”Ｈ”となるとＤフリップフロ
ップ９０２〜９０４の出力は”Ｌ”、Ｄフリップフロッ
プ９０５の出力は”Ｈ”となる。

【００８０】イネーブル信号８１６は、パルス生成回路
９００とＤフリップフロップ９０１のデータ入力、Ｄフ
リップフロップ９０２〜９０５のロード端子に接続され
ている。Ｄフリップフロップ９０２〜９０５はイネーブ
ル信号８１６が”Ｈ”の場合にデータを更新する。

【００８１】パルス生成回路９００はイネーブル信号８
１６が”Ｈ”の場合にクロック信号８１４の立ち上がり
からパルス信号を生成し、３入力アンドゲート９０６〜
９０９の１つの入力に出力する。Ｄフリップフロップ９
０１の出力は３入力アンドゲート９０６〜９０９の２つ
目の入力に接続される。

【００８２】Ｄフリップフロップ９０２〜９０５の出力
は、それぞれ３入力アンドゲート９０６〜９０９の３つ
目の入力に接続される。また、Ｄフリップフロップ９０
２の出力はＤフリップフロップ９０３のデータ入力、Ｄ
フリップフロップ９０３の出力はＤフリップフロップ９
０４のデータ入力、最後にＤフリップフロップ９０５の
出力はＤフリップフロップ９０２のデータ入力というよ
うに、Ｎ個のＤフリップフロップを巡回的に接続する。

【００８３】Ｎ個の３入力アンドゲート９０６〜９０９
の出力はそれぞれＮ本のスイッチ信号８２９,８１９,８
２２,８２５,８２６として出力される。また、３入力ア
ンドゲート９０６の出力はドライブ信号８１７として出
力されるとともに、２入力オアゲート９１４の１つの入
力に接続される。Ｎ−１個の３入力アンドゲート９０７
〜９０９の出力はそれぞれＮ−１個の遅延回路９１１〜
９１３に入力される。

【００８４】遅延回路９１１〜９１３の出力はそれぞれ
Ｎ−１本のドライブ信号８２０,８２３,８２７として出
力される。また、遅延回路９１１の出力は２つの２入力
オアゲート９１４,９１５にそれぞれ入力され、遅延回
路９１２の出力は２つの２入力オアゲート９１５,９１
６にそれぞれ入力される。以下同様にしてＮ−２個の２
入力オアゲートと遅延回路が接続され、最後に遅延回路
９１３の出力は活性化信号８２８として出力されると共
に、Ｎ−１個目の２入力オアゲートに接続される。Ｎ−
１個の２入力オアゲート９１４〜９１６の出力はそれぞ
れＮ−１本の活性化信号８１８,８２１,８２４として出
力される。

【００８５】次に図１８を用いてワード線ドライブ部分
の動作を、特に最後のワード回路８０３から先頭のワー
ド回路８００をドライブする場合を中心に説明する。

【００８６】イネーブル信号８１６が”Ｈ”、初期化信
号８１５が”Ｌ”であるとき、Ｄフリップフロップ９０
５の出力が”Ｈ”となると、パルス生成回路９００で生
成されたパルス信号により、スイッチ制御信号８２６
が”Ｈ”となり、ワード回路８０３のワードドライブ配
線に１／２＊Ｖｄｄの電圧が発生する。次にドライブ信
号８２７と活性化信号８２８が”Ｈ”となると、ワード
回路８０３のワードドライブ配線はＶｄｄにドライブさ
れる。

【００８７】次にクロック信号８１４が立ち上がるとＤ
フリップフロップ９０５の出力が”Ｌ”、Ｄフリップフ
ロップ９０２の出力が”Ｈ”となる。パルス生成回路９
００からパルスが出て来ると、スイッチ制御信号８２
９、ドライブ信号８１７、活性化信号８１８が”Ｈ”と
なる。スイッチ制御信号８２９が”Ｈ”となったので、
トランジスタ８１２がオンとなり、ワード回路８０３の
ワードドライブ配線は接地され電圧が０となる。同時に
ドライブ信号８１７、活性化信号８１８が”Ｈ”となる
ので、ワード回路８０３のワードドライブ配線はＶｄｄ
にドライブされる。これにより、他のワード回路よりも
速くドライブが開始されるので、初期動作でも高速に動
作することになる。

【００８８】（実施の形態８）図１９は本発明の請求項
９に記載のドライブ配線電荷再利用方法の構成例をＮ＝
４、Ｍ＝２の場合について示した図である。ゲートドラ
イブ手段１００１はドライブ手段１００２と、ドライブ
手段１００２によってドライブされるドライブ配線１０
０３、ドライブ配線１００３により接続されている複数
の負荷（ゲート電極）１００４〜１００８で構成されて
いる。ゲートドライブ手段１００９,１０１０,１０１１
は、ゲートドライブ手段１００１と同じ構成を有する。

【００８９】ゲートドライブ手段のドライブの活性／非
活性を制御するドライブ制御手段１０１２とそれぞれ第
一のドライブする順番と第二のドライブする順番に従っ
てＮ個のスイッチ手段の組みを制御するスイッチ制御手
段１０１３と１０１４は、選択手段１０１５においてど
ちらの順番に従ってドライブを行なうかを示す選択信号
１０１６により動作を制御される。ドライブ制御手段１
０１２は、選択信号１０１６が”Ｌ”の場合にドライブ
する順番を第一のドライブする順番とし、”Ｈ”の場合
にドライブする順番を第二のドライブする順番とする。

【００９０】ゲートドライブ手段１００１とゲートドラ
イブ手段１００９,１０１０,１０１１は、ドライブ制御
手段１０１２で生成されるドライブ制御信号１０１８〜
１０２１により、ドライブの活性／非活性を制御され
る。

【００９１】前記４つのゲートドライブ手段は、第一の
ゲートをドライブする順番に従って、ゲートドライブ手
段１００１のドライブ配線１００３とゲートドライブ手
段１００９のドライブ配線間をスイッチ手段１０２２
で、ゲートドライブ手段１００９のドライブ配線とゲー
トドライブ手段１０１０のドライブ配線間をスイッチ手
段１０２３で、ゲートドライブ手段１０１０のドライブ
配線とゲートドライブ手段１０１１のドライブ配線間を
スイッチ手段１０２４で、ゲートドライブ手段１０１１
のドライブ配線と接地線間をスイッチ手段１０２５で接
続されている。

【００９２】更に、前記４つのゲートドライブ手段は第
二のゲートをドライブする順番に従って、ゲートドライ
ブ手段１００１のドライブ配線１００３とゲートドライ
ブ手段１０１１のドライブ配線間をスイッチ手段１０２
６で、ゲートドライブ手段１０１１のドライブ配線とゲ
ートドライブ手段１００９のドライブ配線間をスイッチ
手段１０２９で、ゲートドライブ手段１００９のドライ
ブ配線とゲートドライブ手段１０１０のドライブ配線間
をスイッチ手段１０２７で、ゲートドライブ手段１０１
０のドライブ配線とゲートドライブ手段１００１のドラ
イブ配線間をスイッチ手段１０２８で接続されている。

【００９３】スイッチ制御手段１０１３は、Ｎ個のスイ
ッチ手段１０２２〜１０２５とにより第一のスイッチ手
段群を構成し、スイッチ制御手段１０１４は、Ｎ個のス
イッチ手段１０２６〜１０２９とにより第二のスイッチ
手段群を構成する。

【００９４】また、スイッチ制御手段１０１３は選択信
号１０１６が”Ｌ”の場合には、スイッチ制御信号１０
３０〜１０３３を実施の形態６で説明した手順と同様の
手順で生成し、選択信号１０１６が”Ｈ”の場合には、
スイッチ手段１０２２〜１０２５が開放されるように生
成する。同様にスイッチ制御手段１０１４は、選択信号
１０１６が”Ｈ”の場合には、スイッチ制御信号１０３
４〜１０３７を実施の形態３で説明した手順と同様の手
順で生成し、選択信号１０１６が”Ｌ”の場合には、ス
イッチ手段１０２６〜１０２９が開放されるように生成
する。

【００９５】以上説明した構成により、複数のドライブ
する順番がある場合も電荷を再利用することができる。
なお、順番が選択信号１０１６によって定められると、
ドライブ制御手段１０１２、スイッチ制御手段１０１
３,１０１４の動作は実施の形態３と実施の形態６で説
明したものと変わらないので説明を省略する。

【００９６】なお、図１９ではスイッチ手段１０２３と
スイッチ手段１０２７は同じ接続となっているが、スイ
ッチ手段１０２７を省略して、スイッチ手段１０２３に
対してスイッチ制御信号１０３１と１０３５の論理和を
とった信号をスイッチ制御信号として与える事ができ
る。

【００９７】さらに、図１９では第二のドライブする順
番に従った場合に、巡回型の構成としたが、第一のドラ
イブする順番に従った場合と同様に、先頭と最後のドラ
イブ手段間の巡回をなくす事もできる。

【００９８】（実施の形態９）次に本発明の請求項１０
に記載のＭＯＳ型半導体装置の一例として、ワード線ド
ライブ部分を本発明の構成としたＲＡＭについて説明す
る。

【００９９】図２０にワード線ドライブ部分の構成をＮ
＝５、Ｍ＝２の場合について示す。５個のワード回路１
１００〜１１０４が第一のドライブする順番に従って配
置され、それぞれのワード回路の同じビット位置に相当
する相補ビット線対がそれぞれ相補ビット線対１１０５
〜１１０８に接続されている。

【０１００】図２１にワード回路の構成を示す。ワード
回路１２００は、ドライブ回路１２０１とそれによって
ドライブされるワードドライブ配線１２０２を持つ。ド
ライブ回路１２０１はドライブ信号１２０３とドライブ
信号１２０４の論理和をとったドライブ信号１２０７
と、活性化信号１２０５と活性化信号１２０６の論理和
をとった活性化信号１２０８により制御される。ドライ
ブ回路１２０１は、図３のドライブ回路１０１と同じで
あるので説明を省略する。

【０１０１】ワードドライブ配線１２０２は１ワードに
含まれるフリップフロップ１２１３〜１２１６をそれぞ
れのビットに対応した相補ビット線対１２０９〜１２１
２に接続する負荷（トランジスタ１２１７〜１２２４の
ゲート）に接続される。ワードドライブ配線１２０２
が”Ｈ”にドライブされるとトランジスタ１２１７〜１
２２４がオンとなり、フリップフロップ１２１３〜１２
１６はそれぞれの相補ビット線対１２０９〜１２１２に
接続される。また、ワードドライブ配線１２０２は接続
線１２２５,１２２６と接続されている。

【０１０２】次にワード線ドライブ部分の構成に戻って
説明を続ける。第一のドライブする順番に従って、ワー
ド回路１１００〜１１０４は、ワード回路１１００の接
続線１２２５を開放し、接続線１２２６とワード回路１
１０１の接続線１２２５をスイッチであるトランジスタ
１１０９で繋ぎ、ワード回路１１０１の接続線１２２６
とワード回路１１０２の接続線１２２５をスイッチであ
るトランジスタ１１１０で繋ぎ、ワード回路１１０２の
接続線１２２６とワード回路１１０３の接続線１２２５
をスイッチであるトランジスタ１１１２で繋ぎ、ワード
回路１１０３の接続線１２２６とワード回路１１０４の
接続線１２２５をスイッチであるトランジスタ１１１３
で繋ぐ。最後に、ワード回路１１０４の接続線１２２６
をトランジスタ１１１４に接続し、トランジスタ１１１
４のもう一方を接地線に接続する。

【０１０３】また、第二のドライブする順番に従って、
ワード回路１１００の接続線１２２６とワード回路１１
０２の接続線１２２５をスイッチであるトランジスタ１
１１５で繋ぎ、ワード回路１１０２の接続線１２２６と
ワード回路１１０４の接続線１２２５をスイッチである
トランジスタ１１１８で繋ぎ、ワード回路１１０４の接
続線１２２６とワード回路１１０１の接続線１２２５を
スイッチであるトランジスタ１１２０で繋ぎ、ワード回
路１１０１の接続線１２２６とワード回路１１０３の接
続線１２２５をスイッチであるトランジスタ１１１６で
繋ぎ、ワード回路１１０３の接続線１２２６とワード回
路１１００の接続線１２２５をスイッチであるトランジ
スタ１１１９で繋ぐ。

【０１０４】上記構成のワード回路とスイッチを第一、
第二のそれぞれの順番に従って制御するドライブ・スイ
ッチ制御回路１１２１と１１２２は、選択回路１１２３
においてモード信号１１２４をデコードして作られるイ
ネーブル信号１１２５,１１２６,クロック信号１１２
７,初期化信号１１２８により制御される。なおイネー
ブル信号１１２５,１１２６は同時に”Ｈ”にならない
ように、さらにその切り替わりは必ず初期化信号１１２
８が”Ｈ”の期間に行なわれる。

【０１０５】ドライブ・スイッチ回路１１２１は、イネ
ーブル信号１１２５,クロック信号１１２７,初期化信号
１１２８から、ドライブ信号１１３０,１１３３,１１３
６,１１４０,１１４３と、活性化信号１１３１,１１３
４,１１３７,１１４１,１１４４と、スイッチ制御信号
１１３２,１１３５,１１３９,１１４２,１１４５を、実
施の形態７の図１７で説明した回路と同様の回路を用い
て生成する。また、ドライブ・スイッチ回路１１２２
は、イネーブル信号１１２６,クロック信号１１２７,初
期化信号１１２８から、ドライブ信号１１４６,１１４
９,１１５２,１１５６,１１５９と、活性化信号１１４
７,１１５０,１１５３,１１５７,１１６０と、スイッチ
制御信号１１４８,１１５１,１１５５,１１５８,１１６
１を、実施の形態３の図５で説明した回路と同様の回路
を用いて生成する。

【０１０６】生成されたドライブ信号１１３０、１１４
６と活性化信号１１３１、１１４７はワード回路１１０
０へ、ドライブ信号１１３３、１１４９と活性化信号１
１３４、１１５０はワード回路１１０１へ、ドライブ信
号１１３６、１１５２と活性化信号１１３７と１１５３
はワード回路１１０２へ、ドライブ信号１１４０、１１
５６と活性化信号１１４１と１１５７はワード回路１１
０３へ、ドライブ信号１１４３、１１５９と活性化信号
１１４４と１１６０はワード回路１１０４に接続され
る。また、生成されたスイッチ制御信号１１３２はトラ
ンジスタ１１０９のゲートに、スイッチ制御信号１１３
５はトランジスタ１１１０のゲートに、スイッチ制御信
号１１３９はトランジスタ１１１２のゲートに、スイッ
チ制御信号１１４２はトランジスタ１１１３のゲート
に、スイッチ制御信号１１４５はトランジスタ１１１４
のゲートに、スイッチ制御信号１１４８はトランジスタ
１１１５のゲートに、スイッチ制御信号１１５１はトラ
ンジスタ１１１６のゲートに、スイッチ制御信号１１５
５はトランジスタ１１１８のゲートに、スイッチ制御信
号１１５８はトランジスタ１１１９のゲートに、スイッ
チ制御信号１１６１はトランジスタ１１２０のゲートに
それぞれ接続される。

【０１０７】以上の様に構成したワード線ドライブ部分
の動作は、モード信号１１２４により選択回路１１２３
で生成される２つのイネーブル信号１１２５と１１２６
により、２つのドライブ・スイッチ制御回路１１２１と
１１２２のどちらの制御が有効になるかで決定される。
なお、ドライブ・スイッチ制御回路１１２１と１１２２
のそれぞれの動作については、実施の形態６並びに実施
の形態３で説明したものと同様であるので説明を省略す
る。

【０１０８】なお、図２０では第一の順番と第二の順番
の一部に同じ接続を有さなかったが、同じ接続が有る場
合には、どちらかのスイッチ（トランジスタ）を省略
し、残った方のトランジスタのゲートに対してそれぞれ
のスイッチ制御信号の論理和をとった信号を与えること
で、トランジスタ及び配線数を削減することができる。

【０１０９】また、図２０では第一の順番に従う場合は
非巡回、第二の順番に従う場合は巡回としたが、非巡回
・巡回の組合せは任意とすることもできる。

【０１１０】

【発明の効果】以上のように本発明の請求項１記載のド
ライブ配線電荷再利用方法によれば、ドライブに利用し
た電荷の一部をスイッチ手段を通じて電荷蓄積手段に移
し、その蓄積された電荷の一部を次のドライブを行うド
ライブ配線に移すことで、低消費電力かつ高速動作を実
現することが可能となる。

【０１１１】また本発明の請求項２記載のＭＯＳ型半導
体装置によれば、ドライブに利用した電荷の一部をスイ
ッチを通じて装置内に作成したコンデンサ等の電荷蓄積
回路に移し、その蓄積された電荷の一部を次のドライブ
を行うドライブ配線に移すことで、低消費電力かつ高速
動作を実現することが可能となる。なお、電荷蓄積回路
を請求項３記載の構成とすれば、トランスファゲートの
ドレイン容量とＮ個のスイッチを接続する配線の容量に
より電荷蓄積回路を代用できるので、面積の増加はスイ
ッチのトランスファゲートと配線だけとすることができ
る。

【０１１２】次に本発明の請求項４記載のドライブ配線
電荷再利用方法によれば、ドライブする順番が予めわか
っている場合に、ドライブする順番にドライブ配線をス
イッチ手段で接続し、ドライブに利用した電荷の一部を
次にドライブするドライブ配線に移して次のドライブに
利用することで消費電力を低減することが可能となる。

【０１１３】また本発明の請求項５記載のＭＯＳ型半導
体装置によれば、ドライブに利用した電荷の一部をスイ
ッチを通じて次のドライブを行うドライブ配線に移すこ
とで、低消費電力かつ高速動作を実現することが可能と
なる。

【０１１４】また、本発明の請求項６記載のＭＯＳ型半
導体装置によれば、ドライブする順番が予めわかってい
る場合に、ドライブする順番に従ってドライブ回路を配
置し、さらにドライブ配線をドライブする順番にスイッ
チで接続し、ドライブに利用した電荷の一部を次にドラ
イブするドライブ配線に移して次のドライブに利用する
ことで消費電力を低減すると共に、ドライブ回路を隣接
させることで回路の面積の増加を低減することができ
る。

【０１１５】さらに、本発明の請求項７記載のＭＯＳ型
半導体装置によれば、ドライブする順番が予めわかって
いる場合に、ドライブ回路を１つおきに順番に配置し、
順番の真ん中のドライブ回路から折り返してゆく配置を
構成したうえで、ドライブする順番にドライブ配線をス
イッチで接続し、ドライブに利用した電荷の一部を次に
ドライブするドライブ配線に移して次のドライブに利用
することで消費電力を低減するとともに、ゲートドライ
ブ回路の先頭と最後の間の循環に要する配線を他のもの
と同じ長さである、高々１つのゲートドライブ回路をま
たぐ長さにすることができ、高速化が実現される。

【０１１６】また本発明の請求項８記載のドライブ配線
電荷再利用方法によれば、ドライブする順番が予めわか
っている場合に、ドライブする順番にドライブ配線をス
イッチ手段で接続し、ドライブに利用した電荷の一部を
次にドライブするドライブ配線に移して次のドライブに
利用することで消費電力を低減するとともに、ゲートド
ライブ手段の先頭と最後の間の巡回を無くすことによ
り、再利用できる電荷の存在しない初期動作と再利用可
能な巡回動作の差を無くし、先頭のゲートドライブ手段
におけるドライブ速度を高速化できる。

【０１１７】次に本発明の請求項９記載のＭＯＳ型半導
体装置は、ドライブする順番が予めわかっている場合
に、ドライブする順番に従ってドライブ回路を配置し、
さらにドライブする順番に従ってドライブ配線をスイッ
チで接続し、ドライブに利用した電荷の一部を次にドラ
イブするドライブ配線に移して次のドライブに利用する
ことで消費電力を低減するとともに、配置上最も離れる
ゲートドライブ回路の先頭と最後の間の巡回をなくすこ
とにより、先頭のゲートドライブ回路におけるドライブ
の高速化を実現できる。

【０１１８】さらに本発明の請求項１０記載のドライブ
配線電荷再利用方法によれば、予めドライブする順番が
わかっている場合で、その順番が複数通り有る場合で
も、それぞれの場合に従ってスイッチ手段を設けて電荷
を再利用することで消費電力を低減することが可能とな
る。

【０１１９】最後に本発明の請求項１１記載のＭＯＳ型
半導体装置によれば、予めドライブする順番がわかって
いる場合で、その順番が複数通り有る場合に、第一の順
番に従ってドライブ回路を配置し、さらにそれぞれの順
番に従ってスイッチを設けて電荷を再利用することで消
費電力を低減することができる。

【０１２０】なお、本発明の請求項２、３、６、７、
９、１１記載のＭＯＳ型半導体装置においては、例え
ば、ＲＡＭのワード線ドライブ部分とカラム選択部分の
両方を本発明の構成とすることも可能であり、特に１つ
のＭＯＳ型半導体装置において、電荷を再利用する箇所
を１箇所に限定するものではない。また、例えばＲＡＭ
のワード数がカラム数に比較して大きい場合に、ドライ
ブ回路数の多いワード線ドライブ部分を請求項３の構
成、ドライブ回路数が少ないカラム選択部分を請求項２
で示す構成といったように、１つのＭＯＳ型半導体装置
において異なる構成をとることも可能であり、レイアウ
ト形状やドライブ回路の数に合わせて最適な構成をとる
ことで、ＭＯＳ型半導体装置全体での消費電力の削減と
ドライブ速度の向上が実現できる。

【図面の簡単な説明】

【図１】実施の形態１のドライブ配線電荷再利用方法の
構成図

【図２】図１のドライブ配線電荷再利用方法の動作図

【図３】実施の形態２のＭＯＳ型半導体装置のワード回
路の構成図

【図４】実施の形態２のＭＯＳ型半導体装置のワードド
ライブ部分の構成図

【図５】図４のドライブ・スイッチ制御回路１３７の構
成図

【図６】実施の形態２のＭＯＳ型半導体装置の動作図

【図７】実施の形態３のドライブ配線電荷再利用方法の
構成図

【図８】図７のドライブ配線電荷再利用方法の動作図

【図９】実施の形態４のＭＯＳ型半導体装置のカラムド
ライブ回路の構成図

【図１０】実施の形態４のＭＯＳ型半導体装置のカラム
選択部分の構成図

【図１１】ドライブ・スイッチ制御回路４８２の構成図

【図１２】実施の形態４のＭＯＳ型半導体装置のカラム
選択部分の動作図

【図１３】実施の形態５のＭＯＳ型半導体装置のカラム
選択部分の構成図

【図１４】実施の形態６のドライブ配線電荷再利用方法
の構成図

【図１５】実施の形態７のＭＯＳ型半導体装置のワード
回路の構成図

【図１６】実施の形態７のＭＯＳ型半導体装置のワード
ドライブ部分の構成図

【図１７】ドライブ・スイッチ制御回路８１３の構成図

【図１８】実施の形態７のＭＯＳ型半導体装置のワード
ドライブ部分の動作図

【図１９】実施の形態８のドライブ配線電荷再利用方法
の構成図

【図２０】実施の形態９のＭＯＳ型半導体装置のワード
ドライブ部分の構成図

【図２１】図２０のワード回路の構成図

【符号の説明】

１ ゲートドライブ手段 ２ ドライブ手段 ３ ドライブ配線 ４−８ ゲート電極 ９，１０，１１ ゲートドライブ手段 １２ ドライブ制御手段 １３ 電荷蓄積手段 １４−１７ スイッチ手段 １００ ワード回路 １０１ ドライブ回路 １０２ ドライブ配線 １０３ ドライブ信号 １０４ 活性化信号 １１１−１１４ フリップフロップ １１５−１１８ 相補ビット線 １１９−１２６ トランジスタ １２７ トランジスタ １３０，１３１，１３２ ワード回路 １３３ 電荷蓄積用コンデンサ １３７ ドライブ・スイッチ制御回路 １５０ アドレスデコード信号 １５４ パルス信号 ２０６−２０９ ２入力アンドゲート ２１０−２１３ 遅延回路 ２１４−２１７ ２入力オアゲート ２１８−２２１ 遅延回路 ３０１ ゲートドライブ手段 ３０２ ドライブ手段 ３０３ ドライブ配線 ３０４−３０８ ゲート電極 ３０９，３１０，３１１ ゲートドライブ手段 ３１２ ドライブ制御手段 ３１４−３１７ スイッチ手段 ３１８ スイッチ制御手段 ４００ カラムドライブ回路 ４０１ ドライブ回路 ４０２ カラム選択線 ４０３−４０６ 相補ビット線対 ４０７−４１４ トランジスタ ４１５−４１８ センスアンプ入力線 ４２１ ドライブ信号 ４２５ 活性化信号 ４５４−４５７ トランジスタ ４６３−４８１ センスアンプ ４８２ ドライブ・スイッチ制御回路 ４８３ クロック信号 ４８４ イネーブル信号 ４８５ 初期化信号 ４９９ パルス生成回路 ５００−５０４ Ｄフリップフロップ ５０５−５０８ ３入力アンドゲート ５０９−５１２ 遅延回路 ５１３−５１６ ２入力オアゲート ６０１ ゲートドライブ手段 ６０２ ドライブ手段 ６０３ ドライブ配線 ６０４−６０８ ゲート電極 ６０９，６１０，６１１ ゲートドライブ手段 ６１２ ドライブ制御手段 ６１４−６１７ スイッチ手段 ６１８ スイッチ制御手段 ７００ ワード回路 ７０１ ドライブ回路 ７０２ ワードドライブ配線 ７０３ ドライブ信号 ７０４ 活性化信号 ７０５−７０８ 相補ビット線対 ７０９−７１２ フリップフロップ ７１３−７２０ トランジスタ ８００−８０３ ワード回路 ８０４−８０７ 相補ビット線対 ８０８−８１２ トランジスタ ８１３ ドライブ・スイッチ制御回路 ８１４ クロック信号 ８１５ 初期化信号 ８１６ イネーブル信号 ９００ パルス生成回路 ９０１−９０５ Ｄフリップフロップ ９０６−９０９ ３入力アンドゲート ９１１−９１３ 遅延回路 ９１４，９１５，９１６ ２入力オアゲート １００１ ゲートドライブ手段 １００２ ドライブ手段 １００３ ドライブ配線 １００４−１００８ ゲート電極 １００９，１０１０，１０１１ ゲートドライブ手段 １０１２ ドライブ制御手段 １０１３，１０１４ スイッチ制御手段 １０１５ 選択手段 １０２２−１０２９ スイッチ手段 １１００−１１０４ ワード回路 １１０９，１１１０ トランジスタ １１１２−１１１６ トランジスタ １１１８−１１２０ トランジスタ １１２１，１１２２ ドライブ・スイッチ制御回路 １１２３ 選択回路 １１２４ モード信号

Claims (11)

【特許請求の範囲】
1. 【請求項１】 負荷を接続したドライブ配線と前記配線
   をドライブするドライブ手段からなる複数組のゲートド
   ライブ手段と、 前記複数組のゲートドライブ手段を制御するドライブ制
   御手段と、 電荷を蓄積する電荷蓄積手段と、 前記複数組のゲートドライブ手段の前記ドライブ配線の
   それぞれと前記電荷蓄積手段との間を接続する複数組の
   スイッチ手段と、 前記複数組のスイッチ手段を制御するスイッチ制御手段
   とを具備したＭＯＳ型半導体装置において、 特定組のゲートドライブ手段のドライブ配線に蓄積され
   た電荷を、前記スイッチ制御手段により前記特定組のス
   イッチ手段を閉じて前記電荷蓄積手段に移動させるステ
   ップと、 前記電荷蓄積手段に所望の電荷が蓄積された後に、前記
   スイッチ制御手段により前記特定組を除く他の特定組の
   第二のスイッチ手段を閉じて、前記他の特定組のゲート
   ドライブ手段のドライブ配線と前記電荷蓄積手段を接続
   して蓄積された電荷を前記ドライブ配線に移動させるス
   テップと、 所望の電荷が前記他の特定組のゲートドライブ手段のド
   ライブ配線に移動した後に、前記ドライブ制御手段によ
   り前記他の特定組のゲートドライブ手段のドライブ手段
   を活性化させて、負荷を活性化するのに必要な残りの電
   荷を前記他の特定組のゲートドライブ手段のドライブ配
   線に与えるステップとを具備したドライブ配線電荷再利
   用方法。
2. 【請求項２】 負荷を接続したドライブ配線と前記配線
   をドライブするドライブ回路からなる複数組のゲートド
   ライブ回路と、 前記複数組のゲートドライブ回路を制御するドライブ制
   御回路と、 電荷を蓄積する電荷蓄積回路と、 前記複数組のゲートドライブ回路の前記ドライブ配線の
   それぞれと前記電荷蓄積回路との間を制御信号を受けて
   開閉する複数組のスイッチと、 前記複数組のスイッチの制御信号を生成するスイッチ制
   御回路とを具備し、 特定組のゲートドライブ回路のドライブ配線を、前記ス
   イッチ制御回路からの制御信号により前記特定組のスイ
   ッチを閉じて前記電荷蓄積回路に接続し、 所望の時間の後に前記スイッチ制御回路の制御信号によ
   り前記特定組を除く他の特定組のスイッチを閉じて、前
   記他の特定組のゲートドライブ回路のドライブ配線と前
   記電荷蓄積回路を接続し、 所望の時間の後に、前記ドライブ制御回路により前記他
   の特定組のゲートドライブ回路のドライブ回路を活性化
   させることを特徴とするＭＯＳ型半導体装置。
3. 【請求項３】 前記スイッチをトランスファゲートと
   し、そのドレイン容量とスイッチ間を接続した配線の容
   量を電荷蓄積回路とすることを特徴とする請求項２記載
   のＭＯＳ型半導体装置。
4. 【請求項４】 負荷を接続したドライブ配線と前記配線
   をドライブするドライブ手段からなる複数組のゲートド
   ライブ手段と、 前記複数組のゲートドライブ手段を制御するドライブ制
   御手段と、 前記特定組のゲートドライブ手段のドライブ配線と前記
   特定組を除く他の特定組のゲートドライブ手段のドライ
   ブ配線を接続する少なくとも一組のスイッチ手段と、 前記スイッチ手段を制御するスイッチ制御手段とを具備
   したＭＯＳ型半導体装置において、 前記特定組のゲートドライブ手段のドライブ配線に蓄積
   された電荷を、前記スイッチ制御手段により前記スイッ
   チ手段を閉じて前記特定組を除く他の特定組のゲートド
   ライブ手段のドライブ配線に移動させ、前記他の特定組
   のゲートドライブ手段のドライブ配線に所望の電荷が蓄
   積するステップと、 その後に、前記ドライブ制御手段により前記他の特定組
   のゲートドライブ手段のドライブ手段を活性化させて、
   負荷を活性化するのに必要な残りの電荷を前記他の特定
   組のゲートドライブ手段のドライブ配線に与えるステッ
   プとを具備したドライブ配線電荷再利用方法。
5. 【請求項５】 負荷を接続したドライブ配線と前記配線
   をドライブするドライブ回路からなるＮ組のゲートドラ
   イブ回路と、 前記Ｎ組のゲートドライブ回路を制御するドライブ制御
   回路と、 第一組のゲートドライブ回路のドライブ配線と第二組の
   ゲートドライブ回路のドライブ配線を第一組のスイッチ
   で接続し、前記第二組のゲートドライブ回路のドライブ
   配線と第三組のゲートドライブ回路のドライブ配線を第
   二組のスイッチで接続し、以下同様にして第Ｎ組のゲー
   トドライブ回路のドライブ配線と前記第一組のゲートド
   ライブ回路のドライブ配線を第Ｎ組のスイッチで接続す
   る構成を持つＮ組のスイッチと、 前記Ｎ組のスイッチの開閉を制御するスイッチ制御回路
   とを具備し、 第一のゲートドライブ回路のドライブ配線を、前記スイ
   ッチ制御回路により第一のスイッチを閉じて前記第二の
   ゲートドライブ回路のドライブ配線と接続し、所望の時
   間の後に、前記ドライブ制御回路により前記第二のゲー
   トドライブ回路のドライブ回路を活性化することを特徴
   とするＭＯＳ型半導体装置。
6. 【請求項６】 前記Ｎ組のゲートドライブ回路をドライ
   ブする順番に従って、前記第一組のゲートドライブ回路
   から前記第Ｎ組のゲートドライブ回路まで配置したこと
   を特徴とする請求項５記載のＭＯＳ型半導体装置。
7. 【請求項７】 前記Ｎ組のゲートドライブ回路をドライ
   ブする順番に従って、前記第一組のゲートドライブ回
   路、前記第Ｎ組のゲートドライブ回路、前記第二組のゲ
   ートドライブ回路、前記第（Ｎ−１）組のゲートドライ
   ブ回路といった様に配置したことを特徴とする請求項５
   記載のＭＯＳ型半導体装置。
8. 【請求項８】 負荷を接続したドライブ配線と前記配線
   をドライブするドライブ手段からなるＮ組のゲートドラ
   イブ手段と、 前記Ｎ組のゲートドライブ手段を制御するドライブ制御
   手段と、 第一組のゲートドライブ手段のドライブ配線と第二組の
   ゲートドライブ手段のドライブ配線を第一組のスイッチ
   で接続し、前記第二組のゲートドライブ手段のドライブ
   配線と第三組のゲートドライブ手段のドライブ配線を第
   二組のスイッチで接続し、以下同様にして第Ｎ−１組の
   ゲートドライブ手段のドライブ配線と前記第Ｎ組のゲー
   トドライブ手段のドライブ配線を第Ｎ−１組のスイッチ
   で接続する構成を持つＮ−１組のスイッチと、 前記第Ｎ組のゲートドライブ手段のドライブ配線と接地
   線との間を接続する第Ｎ組のスイッチと、 前記合計Ｎ組のスイッチを制御するスイッチ制御手段と
   を具備したＭＯＳ型半導体装置において、 前記第一組のゲートドライブ手段のドライブ配線に蓄積
   された電荷を、前記スイッチ制御手段により第一のスイ
   ッチ手段を閉じて前記第二のゲートドライブ手段のドラ
   イブ配線に移動させるステップと、 前記第二組のゲートドライブ手段のドライブ配線に所望
   の電荷が蓄積された後に、前記ドライブ制御手段により
   前記第二組のゲートドライブ手段のドライブ手段を活性
   化させて、ゲートを活性化するのに必要な残りの電荷を
   前記第二組のゲートドライブ手段のドライブ配線に与え
   るステップと、 以下同様にして第Ｎ組までのゲートドライブ手段の活性
   化を行うステップと、 前記第Ｎ組のスイッチを閉じて蓄積された電荷を放電す
   るステップとを具備したことを特徴とするドライブ配線
   電荷再利用方法。
9. 【請求項９】 負荷を接続したドライブ配線と前記配線
   をドライブするドライブ回路からなるＮ組のゲートドラ
   イブ回路と、 前記Ｎ組のゲートドライブ回路を制御するドライブ制御
   回路と、 第一組のゲートドライブ回路のドライブ配線と第二組の
   ゲートドライブ回路のドライブ配線を第一組のスイッチ
   で接続し、前記第二組のゲートドライブ回路のドライブ
   配線と第三組のゲートドライブ回路のドライブ配線を第
   二組のスイッチで接続し、以下同様にして第Ｎ−１組の
   ゲートドライブ回路のドライブ配線と前記第Ｎ組のゲー
   トドライブ回路のドライブ配線を第Ｎ−１組のスイッチ
   で接続する構成を持つＮ−１組のスイッチと、 前記第Ｎ組のゲートドライブ回路のドライブ配線と接地
   線との間を接続する第Ｎ組のスイッチと、 前記合計Ｎ組のスイッチの開閉を制御するスイッチ制御
   回路とを具備し、 前記スイッチ制御回路により第一組のスイッチを閉じて
   前記第二組のゲートドライブ回路のドライブ配線と前記
   第一組のゲートドライブ回路のドライブ配線を接続し、 所望の時間後に、前記ドライブ制御回路により前記第二
   組のゲートドライブ回路のドライブ回路を活性化し、 以下同様にして第Ｎ組までのゲートドライブ回路の活性
   化を行い、次に前記第Ｎ組のスイッチを閉じて蓄積され
   た電荷を放電することを特徴とするＭＯＳ型半導体装
   置。
10. 【請求項１０】 負荷を接続したドライブ配線と前記配
    線をドライブするドライブ手段からなるＮ組のゲートド
    ライブ手段と、 前記Ｎ組のゲートドライブ手段を制御するドライブ制御
    手段と、 第一のスイッチ手段群および第二のスイッチ手段群と、 前記第一及び第二のスイッチ手段群のどちらかを選択す
    る選択手段とを具備するＭＯＳ型半導体装置において、 前記第一のスイッチ手段群は、 第一のドライブする順番に従って、前記Ｎ組のゲートド
    ライブ手段のドライブ配線間を接続する第１から第Ｎ−
    １のスイッチ手段と、 前記第１から第Ｎ−１の合計Ｎ−１個のスイッチ手段を
    制御する第一のスイッチ制御手段とを有し、 前記第二のスイッチ手段群は、 第二のドライブする順番に従って、前記Ｎ組のゲートド
    ライブ手段のドライブ配線間を接続する第Ｎから第２Ｎ
    −２のスイッチ手段と、 前記第Ｎから第２Ｎ−２の合計Ｎ−１個のスイッチ手段
    を制御する第二のスイッチ制御手段とを有し、 それぞれのスイッチ手段群においては、 前記第一のゲートドライブ手段のドライブ配線に蓄積さ
    れた電荷を、前記スイッチ制御手段により第一のスイッ
    チ手段を閉じて前記第二のゲートドライブ手段のドライ
    ブ配線に移動させるステップと、 前記第二のゲートドライブ手段のドライブ配線に所望の
    電荷が蓄積された後に、前記ドライブ制御手段により前
    記第二のゲートドライブ手段のドライブ手段を活性化す
    るステップと、 負荷を活性化するのに必要な残りの電荷を前記第二のゲ
    ートドライブ手段のドライブ配線に与えるステップとを
    具備したことを特徴とするドライブ配線電荷再利用方
    法。
11. 【請求項１１】 負荷を接続したドライブ配線と前記配
    線をドライブするドライブ回路からなるＮ組のゲートド
    ライブ回路と、 前記Ｎ組のゲートドライブ回路を制御するドライブ制御
    回路と、 第一のスイッチ回路群および第二のスイッチ回路群と、 前記第一及び第二のスイッチ回路群のどちらかを選択す
    る選択回路とを具備するＭＯＳ型半導体装置において、 前記第一のスイッチ回路群は、 第一のドライブする順番に従って、前記Ｎ組のゲートド
    ライブ回路のドライブ配線間を接続する第１から第Ｎ−
    １のスイッチと、 前記第１から第Ｎ−１の合計Ｎ−１個のスイッチを制御
    する第一のスイッチ制御回路とを有し、 前記第二のスイッチ回路群は、 第二のドライブする順番に従って、前記Ｎ組のゲートド
    ライブ回路のドライブ配線間を接続する第Ｎから第２Ｎ
    −２のスイッチと、 前記第Ｎから第２Ｎ−２の合計Ｎ−１個のスイッチを制
    御する第二のスイッチ制御回路とを有し、 それぞれのスイッチ回路群においては、前記第一組のゲ
    ートドライブ回路のドライブ配線を、前記スイッチ制御
    回路により第一組のスイッチを閉じて前記第二組のゲー
    トドライブ回路のドライブ配線と接続し、 所望の時間後に、前記ドライブ制御回路により前記第二
    組のゲートドライブ回路のドライブ回路を活性化するこ
    とを特徴とするＭＯＳ型半導体装置。