JPH10153984A - アクティブマトリクス表示装置およびその駆動方法 - Google Patents
アクティブマトリクス表示装置およびその駆動方法Info
- Publication number
- JPH10153984A JPH10153984A JP31324596A JP31324596A JPH10153984A JP H10153984 A JPH10153984 A JP H10153984A JP 31324596 A JP31324596 A JP 31324596A JP 31324596 A JP31324596 A JP 31324596A JP H10153984 A JPH10153984 A JP H10153984A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- precharge
- line
- pixel
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 プリチャージ信号の位相がずれた場合でも各
信号線に充放電されるプリチャージ信号の電圧を均一に
することができるアクティブマトリクス表示装置および
その駆動方法を提供する。 【解決手段】 アクティブマトリクス表示装置では、プ
リチャージ回路１４からプリチャージパルスＰＣＧ、Ｐ
ＣＧ’を出力し、対応する信号線Ｙにプリチャージ信号
Ｐｓｉｇを供給するとき、ゲート線Ｘの電圧Ｇａｔｅお
よび対向電極線２５の電圧Ｃｓは一旦上昇し、その後徐
々に減衰するいわゆる「ゆれ」現象が生ずる。プリチャ
ージパルスＰＣＧ，ＰＣＧ’のパルス幅は「ゆれ」現象
の減衰時間より十分に長く設定されているので、プリチ
ャージパルスＰＣＧ，ＰＣＧ’に位相のずれが生じた場
合でもその終わりにはゲート線Ｘの電圧Ｇａｔｅおよび
対向電極線２５の電圧Ｃｓは十分に減衰しているので、
プリチャージされる各信号線Ｙの電圧Ｖｓｉｇ，Ｖｓｉ
ｇ’はプリチャージ信号Ｐｓｉｇの電圧と等しくなる。
信号線に充放電されるプリチャージ信号の電圧を均一に
することができるアクティブマトリクス表示装置および
その駆動方法を提供する。 【解決手段】 アクティブマトリクス表示装置では、プ
リチャージ回路１４からプリチャージパルスＰＣＧ、Ｐ
ＣＧ’を出力し、対応する信号線Ｙにプリチャージ信号
Ｐｓｉｇを供給するとき、ゲート線Ｘの電圧Ｇａｔｅお
よび対向電極線２５の電圧Ｃｓは一旦上昇し、その後徐
々に減衰するいわゆる「ゆれ」現象が生ずる。プリチャ
ージパルスＰＣＧ，ＰＣＧ’のパルス幅は「ゆれ」現象
の減衰時間より十分に長く設定されているので、プリチ
ャージパルスＰＣＧ，ＰＣＧ’に位相のずれが生じた場
合でもその終わりにはゲート線Ｘの電圧Ｇａｔｅおよび
対向電極線２５の電圧Ｃｓは十分に減衰しているので、
プリチャージされる各信号線Ｙの電圧Ｖｓｉｇ，Ｖｓｉ
ｇ’はプリチャージ信号Ｐｓｉｇの電圧と等しくなる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス表示装置およびその駆動方法に関する。
クス表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】従来、アクティブマトリクス表示装置で
は、映像信号のサンプリング時におけるビデオ線の電位
揺れを防止するために、映像信号をサンプリングする信
号線にプリチャージ信号を供給して予め信号線を所定電
圧に充放電していた。このようにプリチャージ信号を信
号線に供給するアクティブマトリクス表示装置として、
例えば、水平ブランキング期間にプリチャージ信号を全
ての信号線に一括で供給する一括プリチャージ方式のも
のが知られている（特開平７−２９５５２１号公報）。
は、映像信号のサンプリング時におけるビデオ線の電位
揺れを防止するために、映像信号をサンプリングする信
号線にプリチャージ信号を供給して予め信号線を所定電
圧に充放電していた。このようにプリチャージ信号を信
号線に供給するアクティブマトリクス表示装置として、
例えば、水平ブランキング期間にプリチャージ信号を全
ての信号線に一括で供給する一括プリチャージ方式のも
のが知られている（特開平７−２９５５２１号公報）。
【０００３】このアクティブマトリクス表示装置は、映
像信号が入力されるビデオ線と、行状のゲート線と、列
状の信号線と、ゲート線および信号線の交差部にそれぞ
れゲートおよびソースが接続された薄膜トランジスタ
と、薄膜トランジスタのドレインに一方の端子が接続さ
れた画素と、画素の他方の端子が一行分共通に接続され
た対向電極線とからなるマトリクス回路を有し、個々の
液晶画素は薄膜トランジスタにより駆動される。
像信号が入力されるビデオ線と、行状のゲート線と、列
状の信号線と、ゲート線および信号線の交差部にそれぞ
れゲートおよびソースが接続された薄膜トランジスタ
と、薄膜トランジスタのドレインに一方の端子が接続さ
れた画素と、画素の他方の端子が一行分共通に接続され
た対向電極線とからなるマトリクス回路を有し、個々の
液晶画素は薄膜トランジスタにより駆動される。
【０００４】マトリクス回路の左右には垂直走査回路
（Ｖスキャナ）が設けられており、Ｖスキャナは各ゲー
ト線を順次走査し、１水平期間（１Ｈ）毎に１行分の液
晶画素を選択する。また、マトリクス回路の上部には水
平走査回路（Ｈスキャナ）が設けられており、Ｈスキャ
ナは１水平期間に亘って映像信号を各信号線に順次サン
プリングし、Ｖスキャナによって選択された１行分の液
晶画素に点順次で映像信号を書き込む。さらに、マトリ
クス回路の下部にはプリチャージ回路（Ｐスキャナ）が
設けられており、映像信号のサンプリングに先行して灰
レベルのプリチャージ信号をプリチャージスイッチング
素子を介して各信号線に供給し、各信号線Ｙを灰レベル
の一定電圧に充放電する。
（Ｖスキャナ）が設けられており、Ｖスキャナは各ゲー
ト線を順次走査し、１水平期間（１Ｈ）毎に１行分の液
晶画素を選択する。また、マトリクス回路の上部には水
平走査回路（Ｈスキャナ）が設けられており、Ｈスキャ
ナは１水平期間に亘って映像信号を各信号線に順次サン
プリングし、Ｖスキャナによって選択された１行分の液
晶画素に点順次で映像信号を書き込む。さらに、マトリ
クス回路の下部にはプリチャージ回路（Ｐスキャナ）が
設けられており、映像信号のサンプリングに先行して灰
レベルのプリチャージ信号をプリチャージスイッチング
素子を介して各信号線に供給し、各信号線Ｙを灰レベル
の一定電圧に充放電する。
【０００５】また一方、いわゆるワイド画面（横縦比１
６：９）に通常の画面（横縦比４：３）を映し出すため
にその両側を黒く表示する画面アスペクト機能が一般的
に知られているが、このような画面アスペクト機能など
に対応するプリチャージ回路では、黒く表示された両側
の境界部分の信号線と他の領域の信号線とでプリチャー
ジ信号を別々にしておき、境界部分の信号線にはプリチ
ャージ信号の供給あるいは停止を切り替えることができ
るようにされている。このため、プリチャージスイッチ
ング素子を駆動するプリチャージパルスはプリチャージ
回路から別々に出力されている（図１参照）。
６：９）に通常の画面（横縦比４：３）を映し出すため
にその両側を黒く表示する画面アスペクト機能が一般的
に知られているが、このような画面アスペクト機能など
に対応するプリチャージ回路では、黒く表示された両側
の境界部分の信号線と他の領域の信号線とでプリチャー
ジ信号を別々にしておき、境界部分の信号線にはプリチ
ャージ信号の供給あるいは停止を切り替えることができ
るようにされている。このため、プリチャージスイッチ
ング素子を駆動するプリチャージパルスはプリチャージ
回路から別々に出力されている（図１参照）。
【０００６】
【発明が解決しようとする課題】しかしながら、プリチ
ャージパルスを別々に出力するアクティブマトリクス表
示装置では、プリチャージ信号の位相がずれた場合、信
号線に充放電される電圧が均一でなくなってしまう場合
がある。図４は従来のアクティブマトリクス表示装置に
おけるプリチャージ信号、信号線の電圧波形を示すタイ
ミングチャートである。
ャージパルスを別々に出力するアクティブマトリクス表
示装置では、プリチャージ信号の位相がずれた場合、信
号線に充放電される電圧が均一でなくなってしまう場合
がある。図４は従来のアクティブマトリクス表示装置に
おけるプリチャージ信号、信号線の電圧波形を示すタイ
ミングチャートである。
【０００７】すなわち、プリチャージパルスＰＣＧ，Ｐ
ＣＧ’によりプリチャージスイッチング素子を開閉して
プリチャージ信号Ｐｓｉｇを各信号線に供給する際、プ
リチャージスイッチング素子がオンになると信号線の電
圧Ｖｓｉｇ，Ｖｓｉｇ’と同時に対向電極線の電圧Ｃ
ｓ、ゲート線の電圧Ｇａｔｅは一旦上昇しその後徐々に
減衰する。これは信号線および対向電極線間のクロス容
量、信号線およびゲート線間のクロス容量によりプリチ
ャージ信号Ｐｓｉｇの交流成分が対向電極線およびゲー
ト線に供給されてしまうためである。
ＣＧ’によりプリチャージスイッチング素子を開閉して
プリチャージ信号Ｐｓｉｇを各信号線に供給する際、プ
リチャージスイッチング素子がオンになると信号線の電
圧Ｖｓｉｇ，Ｖｓｉｇ’と同時に対向電極線の電圧Ｃ
ｓ、ゲート線の電圧Ｇａｔｅは一旦上昇しその後徐々に
減衰する。これは信号線および対向電極線間のクロス容
量、信号線およびゲート線間のクロス容量によりプリチ
ャージ信号Ｐｓｉｇの交流成分が対向電極線およびゲー
ト線に供給されてしまうためである。
【０００８】このように対向電極線、ゲート線の電圧が
減衰している途中でプリチャージパルスＰＣＧ，ＰＣ
Ｇ’の位相のずれによりプリチャージスイッチング素子
を閉じるタイミングがずれたとき、各信号線の電圧Ｖｓ
ｉｇ，Ｖｓｉｇ’はそれぞれ異なる電圧（図中△Ｖ、△
Ｖ’減じた電圧）に充放電されてしまう。そこで、本発
明はプリチャージ信号の位相がずれた場合でも各信号線
に充放電されるプリチャージ信号の電圧を均一にするこ
とができるアクティブマトリクス表示装置およびその駆
動方法を提供することを目的とする。
減衰している途中でプリチャージパルスＰＣＧ，ＰＣ
Ｇ’の位相のずれによりプリチャージスイッチング素子
を閉じるタイミングがずれたとき、各信号線の電圧Ｖｓ
ｉｇ，Ｖｓｉｇ’はそれぞれ異なる電圧（図中△Ｖ、△
Ｖ’減じた電圧）に充放電されてしまう。そこで、本発
明はプリチャージ信号の位相がずれた場合でも各信号線
に充放電されるプリチャージ信号の電圧を均一にするこ
とができるアクティブマトリクス表示装置およびその駆
動方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項１に記載のアクティブマトリクス表
示装置は、映像信号が入力されるビデオ線と、行状のゲ
ート線と、列状の信号線と、該ゲート線および該信号線
の交差部にそれぞれゲート電極およびソース電極が接続
された画素トランジスタと、該画素トランジスタのドレ
イン電極に一方の端子が接続された画素と、該画素の他
方の端子が一行分共通に接続された対向電極線と、各ゲ
ート線を順次走査し、一水平期間毎に一行分の前記画素
トランジスタを選択する垂直走査回路と、前記一水平期
間内で前記信号線を順次選択し、該選択された信号線に
前記映像信号を供給する水平走査回路とを備え、前記選
択された画素トランジスタにより駆動された画素に前記
信号線に供給された映像信号を書き込むアクティブマト
リクス表示装置において、前記映像信号の供給に先行し
てプリチャージ信号を前記信号線間で別々に供給する
際、該プリチャージ信号の供給時間を所定時間以上に設
定するプリチャージ回路を備えたことを特徴とする。
に、本発明の請求項１に記載のアクティブマトリクス表
示装置は、映像信号が入力されるビデオ線と、行状のゲ
ート線と、列状の信号線と、該ゲート線および該信号線
の交差部にそれぞれゲート電極およびソース電極が接続
された画素トランジスタと、該画素トランジスタのドレ
イン電極に一方の端子が接続された画素と、該画素の他
方の端子が一行分共通に接続された対向電極線と、各ゲ
ート線を順次走査し、一水平期間毎に一行分の前記画素
トランジスタを選択する垂直走査回路と、前記一水平期
間内で前記信号線を順次選択し、該選択された信号線に
前記映像信号を供給する水平走査回路とを備え、前記選
択された画素トランジスタにより駆動された画素に前記
信号線に供給された映像信号を書き込むアクティブマト
リクス表示装置において、前記映像信号の供給に先行し
てプリチャージ信号を前記信号線間で別々に供給する
際、該プリチャージ信号の供給時間を所定時間以上に設
定するプリチャージ回路を備えたことを特徴とする。
【００１０】また、前記プリチャージ回路は、一部の前
記信号線に対して前記プリチャージ信号の供給あるいは
停止を切り替える切替回路を備えることが好ましい。さ
らに、前記所定時間は前記信号線に供給されたプリチャ
ージ信号に起因する前記対向電極線または前記ゲート線
の電圧変動が減衰するまでに要する時間であることが好
ましい。また、前記プリチャージ回路は、前記各信号線
の端部にスイッチング素子を設け、該スイッチング素子
を開閉することにより前記信号線に前記プリチャージ信
号を供給することが好ましい。
記信号線に対して前記プリチャージ信号の供給あるいは
停止を切り替える切替回路を備えることが好ましい。さ
らに、前記所定時間は前記信号線に供給されたプリチャ
ージ信号に起因する前記対向電極線または前記ゲート線
の電圧変動が減衰するまでに要する時間であることが好
ましい。また、前記プリチャージ回路は、前記各信号線
の端部にスイッチング素子を設け、該スイッチング素子
を開閉することにより前記信号線に前記プリチャージ信
号を供給することが好ましい。
【００１１】請求項５に記載のアクティブマトリクス表
示装置の駆動方法は、映像信号が入力されるビデオ線
と、行状のゲート線と、列状の信号線と、該ゲート線お
よび該信号線の交差部にそれぞれゲート電極およびソー
ス電極が接続された画素トランジスタと、該画素トラン
ジスタのドレイン電極に一方の端子が接続された画素
と、該画素の他方の端子が一行分共通に接続された対向
電極線と、各ゲート線を順次走査し、一水平期間毎に一
行分の前記画素トランジスタを選択する垂直走査回路
と、前記一水平期間内で前記信号線を順次選択し、該選
択された信号線に前記映像信号を供給する水平走査回路
とを備え、前記選択された画素トランジスタにより駆動
された画素に前記信号線に供給された映像信号を書き込
むアクティブマトリクス表示装置の駆動方法において、
前記映像信号の供給に先行してプリチャージ信号を前記
信号線間で別々に供給する際、該プリチャージ信号の供
給時間を所定時間以上に設定することを特徴とする。
示装置の駆動方法は、映像信号が入力されるビデオ線
と、行状のゲート線と、列状の信号線と、該ゲート線お
よび該信号線の交差部にそれぞれゲート電極およびソー
ス電極が接続された画素トランジスタと、該画素トラン
ジスタのドレイン電極に一方の端子が接続された画素
と、該画素の他方の端子が一行分共通に接続された対向
電極線と、各ゲート線を順次走査し、一水平期間毎に一
行分の前記画素トランジスタを選択する垂直走査回路
と、前記一水平期間内で前記信号線を順次選択し、該選
択された信号線に前記映像信号を供給する水平走査回路
とを備え、前記選択された画素トランジスタにより駆動
された画素に前記信号線に供給された映像信号を書き込
むアクティブマトリクス表示装置の駆動方法において、
前記映像信号の供給に先行してプリチャージ信号を前記
信号線間で別々に供給する際、該プリチャージ信号の供
給時間を所定時間以上に設定することを特徴とする。
【００１２】本発明では、前記映像信号の供給に先行し
てプリチャージ信号を前記信号線間で別々に供給する
際、該プリチャージ信号の供給時間を所定時間以上に設
定する。
てプリチャージ信号を前記信号線間で別々に供給する
際、該プリチャージ信号の供給時間を所定時間以上に設
定する。
【００１３】
【発明の実施の形態】本発明のアクティブマトリクス表
示装置およびその駆動方法の実施の形態について説明す
る。図１は実施の形態におけるアクティブマトリクス表
示装置の構成を示す回路図である。アクティブマトリク
ス表示装置１は、映像信号Ｖｉｄｅｏが入力されるビデ
オ線２３、行状のゲート線Ｘ、列状の信号線Ｙ、ゲート
線Ｘおよび信号線Ｙの交差部に配された薄膜トランジス
タＴｒ、行列状の液晶画素ＬＣからなるマトリクス回路
５を有する。個々の液晶画素ＬＣは薄膜トランジスタＴ
ｒにより駆動される。薄膜トランジスタＴｒのソース電
極は対応する信号線Ｙに接続され、ゲート電極は対応す
る信号線Ｘに接続され、ドレイン電極は対応する液晶画
素ＬＣの一方の端子に接続されている。液晶画素ＬＣの
他方の端子は対向電極線２５に接続され、各対向電極線
２５には一行分の液晶画素ＬＣが共通に接続されてい
る。
示装置およびその駆動方法の実施の形態について説明す
る。図１は実施の形態におけるアクティブマトリクス表
示装置の構成を示す回路図である。アクティブマトリク
ス表示装置１は、映像信号Ｖｉｄｅｏが入力されるビデ
オ線２３、行状のゲート線Ｘ、列状の信号線Ｙ、ゲート
線Ｘおよび信号線Ｙの交差部に配された薄膜トランジス
タＴｒ、行列状の液晶画素ＬＣからなるマトリクス回路
５を有する。個々の液晶画素ＬＣは薄膜トランジスタＴ
ｒにより駆動される。薄膜トランジスタＴｒのソース電
極は対応する信号線Ｙに接続され、ゲート電極は対応す
る信号線Ｘに接続され、ドレイン電極は対応する液晶画
素ＬＣの一方の端子に接続されている。液晶画素ＬＣの
他方の端子は対向電極線２５に接続され、各対向電極線
２５には一行分の液晶画素ＬＣが共通に接続されてい
る。
【００１４】マトリクス回路５の左右には垂直走査回路
（Ｖスキャナ）１１、１２が設けられており、Ｖスキャ
ナ１１、１２は各ゲート線Ｘを順次走査し、１水平（１
Ｈ）期間毎に１行分の液晶画素ＬＣを選択する。垂直走
査回路（Ｖスキャナ）１１、１２が左右に設けられたこ
とにより、薄膜トランジスタＴｒのゲート線Ｘの端部は
開放されず、そのインピーダンスを半分にすることがで
きる。Ｖスキャナ１１、１２は垂直クロック信号ＶＣＫ
に同期した垂直スタート信号ＶＳＴにしたがって選択パ
ルス¢V1，¢V2，¢V3，……，¢Vmを各ゲート線Ｘに出
力する。これにより、対応するゲート線Ｘに接続された
薄膜トランジスタＴｒが開閉される。
（Ｖスキャナ）１１、１２が設けられており、Ｖスキャ
ナ１１、１２は各ゲート線Ｘを順次走査し、１水平（１
Ｈ）期間毎に１行分の液晶画素ＬＣを選択する。垂直走
査回路（Ｖスキャナ）１１、１２が左右に設けられたこ
とにより、薄膜トランジスタＴｒのゲート線Ｘの端部は
開放されず、そのインピーダンスを半分にすることがで
きる。Ｖスキャナ１１、１２は垂直クロック信号ＶＣＫ
に同期した垂直スタート信号ＶＳＴにしたがって選択パ
ルス¢V1，¢V2，¢V3，……，¢Vmを各ゲート線Ｘに出
力する。これにより、対応するゲート線Ｘに接続された
薄膜トランジスタＴｒが開閉される。
【００１５】また、マトリクス回路５の上部には水平走
査回路（Ｈスキャナ）１３が設けられている。各信号線
Ｙの一端には水平スイッチング素子ＨＳＷ１，ＨＳＷ
２，ＨＳＷ３，……，ＨＳＷｎが設けられており、各水
平スイッチング素子ＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…
…，ＨＳＷｎの一方の接点はビデオ線２３に接続され、
映像信号Ｖｉｄｅｏの供給を受ける。また、Ｈスキャナ
１３は所定の水平クロック信号ＨＣＫ１、ＨＣＫ２に同
期した水平スタート信号ＨＳＴにしたがってサンプリン
グパルス¢H1，¢H2，¢H3，……，¢Hnを出力する。サ
ンプリングパルス¢H1，¢H2，¢H3，……，¢Hnにより
水平スイッチング素子は開閉され、それぞれの信号線Ｙ
に映像信号Ｖｉｄｅｏをサンプルホールドする。サンプ
ルホールドされた映像信号ＶｉｄｅｏはＶスキャナ１
１、１２により選択されたゲート線Ｘに対応する液晶画
素ＬＣに書き込まれる。このように、Ｈスキャナ１３は
１Ｈ期間内で映像信号Ｖｉｄｅｏを各信号線Ｙに順次サ
ンプリングし、Ｖスキャナ１１、１２によって選択され
た１行分の液晶画素ＬＣに点順次で映像信号Ｖｉｄｅｏ
を書き込む。
査回路（Ｈスキャナ）１３が設けられている。各信号線
Ｙの一端には水平スイッチング素子ＨＳＷ１，ＨＳＷ
２，ＨＳＷ３，……，ＨＳＷｎが設けられており、各水
平スイッチング素子ＨＳＷ１，ＨＳＷ２，ＨＳＷ３，…
…，ＨＳＷｎの一方の接点はビデオ線２３に接続され、
映像信号Ｖｉｄｅｏの供給を受ける。また、Ｈスキャナ
１３は所定の水平クロック信号ＨＣＫ１、ＨＣＫ２に同
期した水平スタート信号ＨＳＴにしたがってサンプリン
グパルス¢H1，¢H2，¢H3，……，¢Hnを出力する。サ
ンプリングパルス¢H1，¢H2，¢H3，……，¢Hnにより
水平スイッチング素子は開閉され、それぞれの信号線Ｙ
に映像信号Ｖｉｄｅｏをサンプルホールドする。サンプ
ルホールドされた映像信号ＶｉｄｅｏはＶスキャナ１
１、１２により選択されたゲート線Ｘに対応する液晶画
素ＬＣに書き込まれる。このように、Ｈスキャナ１３は
１Ｈ期間内で映像信号Ｖｉｄｅｏを各信号線Ｙに順次サ
ンプリングし、Ｖスキャナ１１、１２によって選択され
た１行分の液晶画素ＬＣに点順次で映像信号Ｖｉｄｅｏ
を書き込む。
【００１６】さらに、マトリクス回路５の下部にはプリ
チャージ回路（Ｐスキャナ）１４が設けられている。Ｐ
スキャナ１４は、各信号線Ｙの端部に接続されたプリチ
ャージスイッチング素子ＰＳＷ１，ＰＳＷ２，ＰＳＷ
３，……，ＰＳＷｎを同時に開閉するプリチャージパル
スＰＣＧ，ＰＣＧ’を出力し、Ｈレベルのプリチャージ
パルスＰＣＧ，ＰＣＧ’が出力されている間、各信号線
Ｙにプリチャージ信号Ｐｓｉｇを所定期間供給する。本
実施形態では、プリチャージ信号Ｐｓｉｇは映像信号Ｖ
ｉｄｅｏのセンタ電圧Ｖｓｉｇｃ±２〜３Ｖ、つまり灰
レベルの一定電圧に設定されている。
チャージ回路（Ｐスキャナ）１４が設けられている。Ｐ
スキャナ１４は、各信号線Ｙの端部に接続されたプリチ
ャージスイッチング素子ＰＳＷ１，ＰＳＷ２，ＰＳＷ
３，……，ＰＳＷｎを同時に開閉するプリチャージパル
スＰＣＧ，ＰＣＧ’を出力し、Ｈレベルのプリチャージ
パルスＰＣＧ，ＰＣＧ’が出力されている間、各信号線
Ｙにプリチャージ信号Ｐｓｉｇを所定期間供給する。本
実施形態では、プリチャージ信号Ｐｓｉｇは映像信号Ｖ
ｉｄｅｏのセンタ電圧Ｖｓｉｇｃ±２〜３Ｖ、つまり灰
レベルの一定電圧に設定されている。
【００１７】図２はプリチャージ回路１４の構成を示す
図である。プリチャージ回路１４は、３つのインバータ
および１つのＮＡＮＤ回路からなり、アスペクト切替信
号Ａに応じて基本プリチャージパルスＰＣＧ．から２つ
のプリチャージパルスＰＣＧ、ＰＣＧ’を生成する。例
えば、いわゆるワイド画面表示の場合にアスペクト切替
信号ＡをＨレベルにすると、プリチャージパルスＰＣ
Ｇ、ＰＣＧ’が共にプリチャージ回路１４から出力さ
れ、全てのプリチャージスイッチング素子ＰＳＷがオン
となり信号線Ｙにプリチャージ信号Ｐｓｉｇを所定期間
供給する。一方、ワイド画面に通常の画面を映し出す場
合、アスペクト切替信号をＬレベルにすると、プリチャ
ージパルスＰＣＧ’は生成されず、プリチャージパルス
ＰＣＧ’に対応する信号線Ｙにはプリチャージ信号Ｐｓ
ｉｇが供給されない。
図である。プリチャージ回路１４は、３つのインバータ
および１つのＮＡＮＤ回路からなり、アスペクト切替信
号Ａに応じて基本プリチャージパルスＰＣＧ．から２つ
のプリチャージパルスＰＣＧ、ＰＣＧ’を生成する。例
えば、いわゆるワイド画面表示の場合にアスペクト切替
信号ＡをＨレベルにすると、プリチャージパルスＰＣ
Ｇ、ＰＣＧ’が共にプリチャージ回路１４から出力さ
れ、全てのプリチャージスイッチング素子ＰＳＷがオン
となり信号線Ｙにプリチャージ信号Ｐｓｉｇを所定期間
供給する。一方、ワイド画面に通常の画面を映し出す場
合、アスペクト切替信号をＬレベルにすると、プリチャ
ージパルスＰＣＧ’は生成されず、プリチャージパルス
ＰＣＧ’に対応する信号線Ｙにはプリチャージ信号Ｐｓ
ｉｇが供給されない。
【００１８】プリチャージパルスＰＣＧ、ＰＣＧ’が共
に出力され、全てのプリチャージスイッチング素子ＰＳ
Ｗがオンとなり各信号線Ｙにプリチャージ信号Ｐｓｉｇ
の供給が開始されたとき、信号線Ｙおよびゲート線Ｘ間
のクロス容量、あるいは信号線Ｙおよび対向電極線２５
間のクロス容量によりゲート線Ｘあるいは対向電極線２
５にもプリチャージ信号Ｐｓｉｇの交流成分が供給され
てしまい、ゲート線Ｘの電圧Ｇａｔｅおよび対向電極線
２５の電圧Ｃｓが一旦上昇しその後に徐々に減衰するい
わゆる「ゆれ」現象が生ずる。この減衰時間は約２〜３
μｓｅｃである。
に出力され、全てのプリチャージスイッチング素子ＰＳ
Ｗがオンとなり各信号線Ｙにプリチャージ信号Ｐｓｉｇ
の供給が開始されたとき、信号線Ｙおよびゲート線Ｘ間
のクロス容量、あるいは信号線Ｙおよび対向電極線２５
間のクロス容量によりゲート線Ｘあるいは対向電極線２
５にもプリチャージ信号Ｐｓｉｇの交流成分が供給され
てしまい、ゲート線Ｘの電圧Ｇａｔｅおよび対向電極線
２５の電圧Ｃｓが一旦上昇しその後に徐々に減衰するい
わゆる「ゆれ」現象が生ずる。この減衰時間は約２〜３
μｓｅｃである。
【００１９】図３はアクティブマトリクス表示装置にお
けるプリチャージ信号、信号線の電圧波形を示すタイミ
ングチャートである。本実施の形態では、プリチャージ
パルスＰＣＧ，ＰＣＧ’のパルス幅は「ゆれ」現象の減
衰時間より十分に長く設定されている。具体的には「ゆ
れ」の波形や画質を見てパルス幅が決定される。したが
って、同図に示すようにプリチャージパルスＰＣＧ，Ｐ
ＣＧ’に位相のずれが生じた場合でも、プリチャージパ
ルスＰＣＧ，ＰＣＧ’がＨレベルからＬレベルに下がる
ときにゲート線Ｘの電圧Ｇａｔｅおよび対向電極線２５
の電圧Ｃｓは十分に減衰しているので、プリチャージさ
れる信号線Ｙの電圧Ｖｓｉｇ，Ｖｓｉｇ’はプリチャー
ジ信号Ｐｓｉｇの電圧と等しくなり、信号線Ｙ間のプリ
チャージ電圧を均一にすることができる。このように各
信号線Ｙを灰レベルの電圧にプリチャージしておくこと
により、映像信号Ｖｉｄｅｏを信号線Ｙにサンプリング
する時のビデオ線２３の電位揺れは低減される。
けるプリチャージ信号、信号線の電圧波形を示すタイミ
ングチャートである。本実施の形態では、プリチャージ
パルスＰＣＧ，ＰＣＧ’のパルス幅は「ゆれ」現象の減
衰時間より十分に長く設定されている。具体的には「ゆ
れ」の波形や画質を見てパルス幅が決定される。したが
って、同図に示すようにプリチャージパルスＰＣＧ，Ｐ
ＣＧ’に位相のずれが生じた場合でも、プリチャージパ
ルスＰＣＧ，ＰＣＧ’がＨレベルからＬレベルに下がる
ときにゲート線Ｘの電圧Ｇａｔｅおよび対向電極線２５
の電圧Ｃｓは十分に減衰しているので、プリチャージさ
れる信号線Ｙの電圧Ｖｓｉｇ，Ｖｓｉｇ’はプリチャー
ジ信号Ｐｓｉｇの電圧と等しくなり、信号線Ｙ間のプリ
チャージ電圧を均一にすることができる。このように各
信号線Ｙを灰レベルの電圧にプリチャージしておくこと
により、映像信号Ｖｉｄｅｏを信号線Ｙにサンプリング
する時のビデオ線２３の電位揺れは低減される。
【００２０】尚、上記実施の形態では、各プリチャージ
信号の供給時間、つまりプリチャージパルスＰＣＧ，Ｐ
ＣＧ’のパルス幅を同一に揃えた場合を示したが、異な
るパルス幅にしてもよい。また、Ｐスキャナ１４をＨス
キャナ１３と反対側の信号線Ｙ端部に設けた場合を示し
たが、Ｈスキャナ１３と同一側の信号線Ｙ端部に設けて
もよい。さらに、プリチャージパルスＰＣＧ、ＰＣＧ’
が２つである場合を示したが、３つ以上であっても同様
に適用でき、同一の効果を得ることができる。
信号の供給時間、つまりプリチャージパルスＰＣＧ，Ｐ
ＣＧ’のパルス幅を同一に揃えた場合を示したが、異な
るパルス幅にしてもよい。また、Ｐスキャナ１４をＨス
キャナ１３と反対側の信号線Ｙ端部に設けた場合を示し
たが、Ｈスキャナ１３と同一側の信号線Ｙ端部に設けて
もよい。さらに、プリチャージパルスＰＣＧ、ＰＣＧ’
が２つである場合を示したが、３つ以上であっても同様
に適用でき、同一の効果を得ることができる。
【００２１】
【発明の効果】本発明の請求項１に記載のアクティブマ
トリクス表示装置によれば、前記映像信号の供給に先行
してプリチャージ信号を前記信号線間で別々に供給する
際、プリチャージ回路により該プリチャージ信号の供給
時間を所定時間以上に設定するので、プリチャージ信号
の位相がずれた場合でも各信号線に充放電されるプリチ
ャージ信号の電圧を均一にすることができる。これによ
り、画質を向上できる。
トリクス表示装置によれば、前記映像信号の供給に先行
してプリチャージ信号を前記信号線間で別々に供給する
際、プリチャージ回路により該プリチャージ信号の供給
時間を所定時間以上に設定するので、プリチャージ信号
の位相がずれた場合でも各信号線に充放電されるプリチ
ャージ信号の電圧を均一にすることができる。これによ
り、画質を向上できる。
【００２２】請求項２に記載のアクティブマトリクス表
示装置によれば、前記プリチャージ回路は、一部の前記
信号線に対して前記プリチャージ信号の供給あるいは停
止を切り替える切替回路を備えるので、ワイド画面に通
常の画面を映し出す画面アスペクト機能などに適用でき
る。
示装置によれば、前記プリチャージ回路は、一部の前記
信号線に対して前記プリチャージ信号の供給あるいは停
止を切り替える切替回路を備えるので、ワイド画面に通
常の画面を映し出す画面アスペクト機能などに適用でき
る。
【００２３】請求項３に記載のアクティブマトリクス表
示装置によれば、前記所定時間は前記信号線に供給され
たプリチャージ信号に起因する前記対向電極線または前
記ゲート線の電圧変動が減衰するまでに要する時間であ
るので、対向電極線または前記ゲート線の電圧が減衰す
るまでのいわゆる「ゆれ」が確実におさまった状態でプ
リチャージ信号の供給を解放することができる。
示装置によれば、前記所定時間は前記信号線に供給され
たプリチャージ信号に起因する前記対向電極線または前
記ゲート線の電圧変動が減衰するまでに要する時間であ
るので、対向電極線または前記ゲート線の電圧が減衰す
るまでのいわゆる「ゆれ」が確実におさまった状態でプ
リチャージ信号の供給を解放することができる。
【００２４】請求項４に記載のアクティブマトリクス表
示装置によれば、前記プリチャージ回路は、前記各信号
線の端部にスイッチング素子を設け、該スイッチング素
子を開閉することにより前記信号線に前記プリチャージ
信号を供給するので、ＮＭＯＳ，ＰＭＯＳ，ＣＭＯＳに
よりスイッチング素子を容易に形成することができる。
示装置によれば、前記プリチャージ回路は、前記各信号
線の端部にスイッチング素子を設け、該スイッチング素
子を開閉することにより前記信号線に前記プリチャージ
信号を供給するので、ＮＭＯＳ，ＰＭＯＳ，ＣＭＯＳに
よりスイッチング素子を容易に形成することができる。
【００２５】請求項５に記載のアクティブマトリクス表
示装置の駆動方法によれば、前記映像信号の供給に先行
してプリチャージ信号を前記信号線間で別々に供給する
際、該プリチャージ信号の供給時間を所定時間以上に設
定するので、プリチャージ信号の位相がずれた場合でも
各信号線に充放電されるプリチャージ信号の電圧を均一
にすることができる。
示装置の駆動方法によれば、前記映像信号の供給に先行
してプリチャージ信号を前記信号線間で別々に供給する
際、該プリチャージ信号の供給時間を所定時間以上に設
定するので、プリチャージ信号の位相がずれた場合でも
各信号線に充放電されるプリチャージ信号の電圧を均一
にすることができる。
【図１】実施の形態におけるアクティブマトリクス表示
装置の構成を示す回路図である。
装置の構成を示す回路図である。
【図２】プリチャージ回路１４の構成を示す図である。
【図３】アクティブマトリクス表示装置におけるプリチ
ャージ信号、信号線の電圧波形を示すタイミングチャー
トである。
ャージ信号、信号線の電圧波形を示すタイミングチャー
トである。
【図４】従来のアクティブマトリクス表示装置における
プリチャージ信号、信号線の電圧波形を示すタイミング
チャートである。
プリチャージ信号、信号線の電圧波形を示すタイミング
チャートである。
１……アクティブマトリクス表示装置、１４……プリチ
ャージ回路、２５……対向電極線、Ｘ……ゲート線、Ｙ
……信号線。
ャージ回路、２５……対向電極線、Ｘ……ゲート線、Ｙ
……信号線。
Claims (5)
- 【請求項１】 映像信号が入力されるビデオ線と、行状
のゲート線と、列状の信号線と、該ゲート線および該信
号線の交差部にそれぞれゲート電極およびソース電極が
接続された画素トランジスタと、該画素トランジスタの
ドレイン電極に一方の端子が接続された画素と、該画素
の他方の端子が一行分共通に接続された対向電極線と、
各ゲート線を順次走査し、一水平期間毎に一行分の前記
画素トランジスタを選択する垂直走査回路と、前記一水
平期間内で前記信号線を順次選択し、該選択された信号
線に前記映像信号を供給する水平走査回路とを備え、 前記選択された画素トランジスタにより駆動された画素
に前記信号線に供給された映像信号を書き込むアクティ
ブマトリクス表示装置において、 前記映像信号の供給に先行してプリチャージ信号を前記
信号線間で別々に供給する際、該プリチャージ信号の供
給時間を所定時間以上に設定するプリチャージ回路を備
えたことを特徴とするアクティブマトリクス表示装置。 - 【請求項２】 前記プリチャージ回路は、一部の前記信
号線に対して前記プリチャージ信号の供給あるいは停止
を切り替える切替回路を備えたことを特徴とする請求項
１記載のアクティブマトリクス表示装置。 - 【請求項３】 前記所定時間は前記信号線に供給された
プリチャージ信号に起因する前記対向電極線または前記
ゲート線の電圧変動が減衰するまでに要する時間である
ことを特徴とする請求項１記載のアクティブマトリクス
表示装置。 - 【請求項４】 前記プリチャージ回路は、前記各信号線
の端部にスイッチング素子を設け、該スイッチング素子
を開閉することにより前記信号線に前記プリチャージ信
号を供給することを特徴とする請求項１記載のアクティ
ブマトリクス表示装置。 - 【請求項５】 映像信号が入力されるビデオ線と、行状
のゲート線と、列状の信号線と、該ゲート線および該信
号線の交差部にそれぞれゲート電極およびソース電極が
接続された画素トランジスタと、該画素トランジスタの
ドレイン電極に一方の端子が接続された画素と、該画素
の他方の端子が一行分共通に接続された対向電極線と、
各ゲート線を順次走査し、一水平期間毎に一行分の前記
画素トランジスタを選択する垂直走査回路と、前記一水
平期間内で前記信号線を順次選択し、該選択された信号
線に前記映像信号を供給する水平走査回路とを備え、 前記選択された画素トランジスタにより駆動された画素
に前記信号線に供給された映像信号を書き込むアクティ
ブマトリクス表示装置の駆動方法において、 前記映像信号の供給に先行してプリチャージ信号を前記
信号線間で別々に供給する際、該プリチャージ信号の供
給時間を所定時間以上に設定することを特徴とするアク
ティブマトリクス表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31324596A JP3666148B2 (ja) | 1996-11-25 | 1996-11-25 | アクティブマトリクス表示装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31324596A JP3666148B2 (ja) | 1996-11-25 | 1996-11-25 | アクティブマトリクス表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10153984A true JPH10153984A (ja) | 1998-06-09 |
| JP3666148B2 JP3666148B2 (ja) | 2005-06-29 |
Family
ID=18038874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31324596A Expired - Fee Related JP3666148B2 (ja) | 1996-11-25 | 1996-11-25 | アクティブマトリクス表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3666148B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446744B2 (en) | 2002-11-15 | 2008-11-04 | Koninklijke Philips Electronics N.V. | Display device with pre-charging arrangement |
| CN110767153A (zh) * | 2019-11-08 | 2020-02-07 | 深圳市德普微电子有限公司 | 一种led显示屏的预充电方法 |
-
1996
- 1996-11-25 JP JP31324596A patent/JP3666148B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446744B2 (en) | 2002-11-15 | 2008-11-04 | Koninklijke Philips Electronics N.V. | Display device with pre-charging arrangement |
| CN110767153A (zh) * | 2019-11-08 | 2020-02-07 | 深圳市德普微电子有限公司 | 一种led显示屏的预充电方法 |
| CN110767153B (zh) * | 2019-11-08 | 2020-11-27 | 四川遂宁市利普芯微电子有限公司 | 一种led显示屏的预充电方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3666148B2 (ja) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3451717B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| JP3424387B2 (ja) | アクティブマトリクス表示装置 | |
| JP3482683B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| US6744417B2 (en) | Display device and method for driving the same | |
| EP0848368B1 (en) | Crosstalk reduction in active-matrix display | |
| US6512505B1 (en) | Liquid crystal display apparatus, its driving method and liquid crystal display system | |
| KR950003345B1 (ko) | 액정 표시 장치 | |
| JP3870933B2 (ja) | 表示装置及びその駆動方法 | |
| JPH06337400A (ja) | マトリクス型表示装置及び駆動方法 | |
| KR20020067097A (ko) | 액정 표시 장치와 이의 구동 장치 및 방법 | |
| US20080106534A1 (en) | Display apparatus | |
| US8497831B2 (en) | Electro-optical device, driving method therefor, and electronic apparatus | |
| HK137894A (en) | A method for eliminating crosstalk in a thin film transistor/liquid crystal display | |
| JP3633151B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| JP3666147B2 (ja) | アクティブマトリクス表示装置 | |
| JP3424302B2 (ja) | 液晶表示装置 | |
| JPH02210985A (ja) | マトリクス型液晶表示装置の駆動回路 | |
| JP3666161B2 (ja) | アクティブマトリクス表示装置 | |
| US6593905B1 (en) | Liquid crystal display panel and the control method thereof | |
| JP3341530B2 (ja) | アクティブマトリクス表示装置 | |
| JP3666148B2 (ja) | アクティブマトリクス表示装置およびその駆動方法 | |
| US6518947B1 (en) | LCD column driving apparatus and method | |
| JP2005309282A (ja) | 表示装置 | |
| JP3343011B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2009294426A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041122 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Written amendment |
Effective date: 20050214 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050328 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20080415 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090415 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090415 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100415 |
|
| LAPS | Cancellation because of no payment of annual fees |