JPH10162108A - データ記憶体 - Google Patents

Abstract

(57)【要約】 【課題】メモリ書込時の電力補給用のコンデンサが不要
なデータ記憶体を実現する。 【解決手段】コイル３の相互誘導作用又はアンテナの誘
導電磁界を利用した電磁誘導結合方式によって電力の供
給及びメモリ１１への書込指令を受けるデータ記憶体１
００において、少なくともメモリ１１へ至る電力補給ラ
イン（Ｖａ）に接続された電池１０１と、電力補給ライ
ン（Ｖａ）に介挿された開閉手段１０２と、書込指令の
受信後に開閉手段１０２を制御して閉状態にさせる開閉
制御手段１０３とを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電磁誘導結合方
式によってリーダライタ等と通信するとともにメモリや
制御回路等の動作に必要な電力を受給するＩＣカードや
データキャリア等のデータ記憶体に関し、詳しくは、メ
モリへの書込時の電力を補給するために電池を併用する
際の改良に関する。

【０００２】

【従来の技術】従来のデータ記憶体として図６に示した
ＩＣカード２０は、コイルの相互誘導作用又はアンテナ
の誘導電磁界を利用した電磁誘導結合方式でリーダライ
タ１と通信するものである。これらは、通信可能なとこ
ろまで近接したＩＣカード２０に対しリーダライタ１が
通信でアクセスしてデータの送受を行うことで接触不要
でデータの読み取りや書き込み等を行うシステムであ
る。このようなＩＣカード２０はカード形の他にタグ形
などの携帯に適した形状に形成されて、そのシステム
は、ドアの入退室の管理や自動改札機などに応用されて
いる。またＩＣカード２０は、電池交換の煩わしさ等を
避けるために、電磁誘導結合方式によって通信相手とし
て結合したリーダライタ１からメモリや制御回路等の動
作に必要な電力を受給するが、そのために相互誘導作用
・誘導電磁界による誘起電流を整流して蓄えることで電
源電圧を発生させるようになっている。

【０００３】具体的には、リーダライタ１がコイル２を
介して所定周波数の搬送波を送出することでエネルギー
を放出するとともにその搬送波に変調を施すことでリー
ドコマンドやライトコマンド（書込指令）の送信等を行
うようになっており、これに対応してＩＣカード２０
は、その搬送波を受信するためにコイル３が設けられて
いる。なお、コイル３には共振用コンデンサ４が並列接
続されている。そして、ＩＣカード２０では、入力端子
がコイル３の両端に接続された整流器５が設けられ、そ
の両出力端子間に蓄電兼平滑用のコンデンサ６が接続さ
れている。これにより搬送波の誘起電流を全波又は半波
整流して、接地電圧ＧＮＤを基準とする供給電源電圧Ｖ
out を発生するようになっている。

【０００４】ＩＣカード２０では、この整流器５に対し
てクロック信号発生回路７及び通信部８が付設されてお
り、整流器５からの供給電源電圧Ｖout が、リセット信
号発生回路９、制御部１０、及びメモリとしてのＥＥＰ
ＲＯＭ１１へ送給されるようになっている。クロック信
号発生回路７は、整流器５内に発生する電圧信号を波形
整形等してクロック信号ＣＬＫとし、これを制御部１０
等へ送出するものである。通信部８は、コイル３の誘起
電圧あるいは整流器５内に発生する電圧信号に復調等の
処理を施して受信信号ＲＣＶを生成しこれを制御部１０
へ送出するとともに、制御部１０から送信信号ＳＮＤを
受けると変調等の処理を行ってコイル３を介してリーダ
ライタ１へ送出するものである。

【０００５】図７に詳細を示したリセット信号発生回路
９は、供給電源電圧Ｖout を受給して動作するコンパレ
ータ及び基準電圧源を具備して、基準電圧源からの基準
電圧Ｖref と供給電源電圧Ｖout の抵抗分圧値とをコン
パレータによって比較することで、供給電源電圧Ｖout
が２Ｖ未満で有意となるリセット信号ＲＳＴを生成す
る。リセット信号ＲＳＴは制御部１０及びＥＥＰＲＯＭ
１１へ送出され、これらの回路１０，１１は供給電源電
圧Ｖout が２Ｖ以上のときだけ動作するようになってい
る。

【０００６】制御部１０は、マイクロプロセッサシステ
ムで、あるいは論理回路・順序回路で構成され、受信信
号ＲＣＶを受けてリーダライタ１からのコマンドやデー
タを受理して、メモリ制御信号ＣＴＬやデータ信号ＤＡ
Ｔを生成しこれをＥＥＰＲＯＭ１１へ送出して制御した
り、逆にＥＥＰＲＯＭ１１からのデータ信号ＤＡＴに基
づいて送信信号ＳＮＤを生成しこれを通信部８へ送出し
たりする。制御部１０には、メモリへの書込をサポート
するために、リーダライタ１からのライトコマンドを検
出するライトコマンド検出手段が、プログラム処理によ
って又はデコーダ等を用いてインプリメントされてい
る。そして、これによってライトコマンド検出信号がパ
ルス出力され、このパルスに続けて一連の書込制御用タ
イミングに則ったメモリ制御信号ＣＴＬやデータ信号Ｄ
ＡＴが生成されるようになっている。

【０００７】ＥＥＰＲＯＭ１１は、ビット単位で書き換
え可能な不揮発性メモリである。メモリ容量が重視され
る応用ではブロック単位で消去可能なフラッシュメモリ
が代わって用いられることもある。この種のメモリで
は、書込に長時間を要するばかりか、書込時の消費電力
が大きいという傾向が強い。そこで、メモリ書込時の電
力を別途確保しておくために、大容量のリップルコンデ
ンサ１２及びショットキーダイオードＤ０が導入され、
リップルコンデンサ１２は、ＥＥＰＲＯＭ１１への供給
電源電圧Ｖout 及び接地電圧ＧＮＤのライン間に接続さ
れ、ダイオードＤ０は、供給電源電圧Ｖout のラインに
対してリップルコンデンサ１２の接続点より整流器５側
へ直列に挿入される。これで、ＥＥＰＲＯＭ１１へ供給
されるメモリ電源電圧Ｖｄは、メモリ書込に備えて供給
電源電圧Ｖout のピーク値またはこれに近い値に維持さ
れるようになっている。

【０００８】このような構成のＩＣカード２０は、リー
ダライタ１に対して通信可能なまで接近し、リーダライ
タ１からコイル２，３を介してエネルギー供給を受ける
と、整流器５からの供給電源電圧Ｖout が２Ｖを超えて
動作可能な値にまで上昇する。図８の波形例を参照して
具体的に述べると、時刻ｔ０のところで概ね４Ｖに達し
ている。メモリ電源電圧Ｖｄも０．１Ｖ程度低いが、ほ
ぼ同じ波形となる。この状態で、リーダライタ１からラ
イトコマンドを受けると（図８のｔ１参照）、その後に
制御部１０によってＥＥＰＲＯＭ１１への書き込み制御
がなされる（図８ｔ２〜ｔ５参照）。この間、１０ｍｓ
程度を要する。また、この間、ＥＥＰＲＯＭ１１によっ
て電力が多く消費されるのでリップルコンデンサ１２が
無いと供給電源電圧Ｖout が急激に下降して動作不能と
なってしまうが（図８の二点鎖線Ｖout1，Ｖd1を参
照）、大容量のリップルコンデンサ１２からＥＥＰＲＯ
Ｍ１１へ電力補給が行われるので、書き込み完了時にも
供給電源電圧Ｖout ，メモリ電源電圧Ｖｄが３Ｖ以上に
維持され（図８のｔ５参照）、その後は速やかに回復・
上昇する（図８のｔ７参照）。

【０００９】ところで、このようなＩＣカード２０の場
合、人手や道具で持って使用されることが多いため、リ
ーダライタ１との通信可能・不能な範囲を移動等する際
に活性状態（動作可能状態）・非活性状態（動作不能状
態）を遷移する過渡的な状態が存在する。この遷移状態
での不安定な動作を回避するためにリセット信号発生回
路９が設けられているのであるが、使用態様によっては
処理途中で突然に電力供給が断たれる場合もあり、リセ
ット信号発生回路９だけでは対処しきれないこともあ
る。特に、データを書き込むときにＥＥＰＲＯＭ１１へ
の電力供給が断たれると困る。ＥＥＰＲＯＭ１１内では
書き込み動作が行われると、内部の記憶素子部分を一旦
初期化しその後から新しいデータを書き込むが、これに
は上述したように１０ｍｓ程度かかる。この間にメモリ
の電源電圧が落ちたり、大きな電源変動があると、初期
化されたままの状態になってしまったり、誤ったデータ
を書き込んでしまうことすら有り得るからである。

【００１０】これに対し、ＩＣカード２０では、メモリ
の書込時消費電力を補給するリップルコンデンサ１２が
設けられていることにより、書込処理途中で（時刻ｔ
４）突然にリーダライタ１からの電力供給が断たれた場
合であっても、メモリ電源電圧Ｖｄは書込完了まで正常
時とほぼ同様に推移する（図８の破線Ｖd2を参照）。ま
た、コンデンサ６はＥＥＰＲＯＭ１１以外の制御部１０
等の電力を賄えば済むので、供給電源電圧Ｖout も急速
には降下しない。こうして、大容量のコンデンサを用い
ることで、メモリへの書込の信頼性を確保しているので
ある。

【００１１】なお、図９に示したＩＣカード２１は、リ
ップルコンデンサ１２を設ける代わりに、所定の書込異
常電圧を下回ると有意の検出信号を出力する書込異常電
圧検出回路２２を設け、この検出信号が有意の間はＥＥ
ＰＲＯＭ１１への書込制御を見合わせるように制御部２
３を改めたものである。書込異常電圧は、リセット電圧
の２Ｖよりもかなり高い値であって、コンデンサ６から
の電力でＥＥＰＲＯＭ１１への書込処理を完了するのに
実用上十分な値に設定される。こうして、確実な結果が
期待できるときだけ書き込み処理が行われるように限定
を付すことで、メモリへの書込の信頼性を確保している
のである。

【００１２】このように従来のデータ記憶体では、電力
受給の変動に対してメモリへの書込の信頼性を確保する
ために、大容量のコンデンサを用いたり、書き込み処理
を限定する等の対策が施されていた。さらには、制御部
の処理によって、メモリへデータを書き込んだ後にそれ
を読み出して照合することにより、念入りに確認した
り、訂正することもある。これらの対策を施すことで、
人手等での使用態様によって不測の電源異常が発生した
場合でも、フェイルセーフ又はフェールソフトなシステ
ムが構築可能となっている。

【００１３】

【発明が解決しようとする課題】しかしながら、大容量
のリップルコンデンサをメモリに対して用いる場合、メ
モリの種類や記憶容量にもよるが、コンデンサにおける
容量のばらつきや経年変化の大きさをも考慮すると、リ
ップルコンデンサは数十μＦのものが要る。これは、形
状も大きくて装置の小形化の妨げになるばかりか、コス
トアップの大きな要因にもなる。一方、リセット電圧超
の書込異常電圧を検出して電力の受給が十分に足りてい
る時だけに書き込み処理を限定するのは、装置の使用可
能な範囲が狭くなってしまう点に、不満が有る。

【００１４】そこで、そのような書き込み処理の限定を
行うことなく、メモリのリップルコンデンサを省くか又
は省かなくてもその容量を低減することができる回路を
案出することが課題となる。この発明は、このような課
題を解決するためになされたものであり、メモリ書込時
の電力補給用のコンデンサが不要なデータ記憶体を実現
することを目的とする。

【００１５】

【課題を解決するための手段】このような課題を解決す
るためになされた本発明のデータ記憶体は（、出願当初
の請求項１に記載の如く）、コイルの相互誘導作用又は
アンテナの誘導電磁界を利用した電磁誘導結合方式によ
って電力の供給及びメモリへの書込指令を受けるデータ
記憶体において、少なくとも前記メモリへ至る電力補給
ラインに接続された電池と、前記電力補給ラインに介挿
された開閉手段と、前記書込指令の受信後に前記開閉手
段を制御して閉状態にさせる開閉制御手段とを備えたも
のである。

【００１６】このような第１の解決手段のデータ記憶体
にあっては、メモリやその制御回路等の動作に必要な電
力が通信兼用の電磁誘導結合方式によって供給される
が、電池を併用したことにより、メモリの動作に必要な
電力が不足すると電力補給ラインを介して電池から電力
の不足分が補給される。また、その電力補給ラインに対
して開閉手段が介挿されており、この開閉手段は開閉制
御手段によって書込指令の受信後に閉状態にさせられる
ことから、書込指令を受信すると、電力補給ラインが導
通する。そして、電池からメモリへ電力補給が可能な状
態になる。

【００１７】すなわち、メモリへの書込等に際しての不
足電力を補給するために電池が併用されてメモリへの書
込処理が確実に遂行されるが、電池によるメモリへの電
力補給が可能となるのは、メモリへの書込又はこれに準
ずる重要な処理に際してのこととなる。そこで、電池の
消耗が抑制される。これにより、電磁誘導結合方式によ
る供給電力の突然の変動を招くような過酷な環境等にあ
っても、長期間に亘り電池交換不要で、少なくともメモ
リへのデータ書込の高い信頼性を確保することができ
る。

【００１８】そこで、リセット電圧超の書込異常電圧を
検出して電力の受給が十分に足りている時だけに書き込
み処理を限定しないでも、メモリのリップルコンデンサ
を省くことができる。あるいは、省かないまでも、それ
に近いところまでコンデンサの容量を低減することがで
きる。したがって、この発明によれば、メモリ書込時の
電力補給用のコンデンサが不要なデータ記憶体を実現す
ることができる。

【００１９】

【発明の実施の形態】このような解決手段で達成された
本発明のデータ記憶体について、これを実施するための
形態を説明する。

【００２０】［第１の実施の形態］本発明の第１の実施
形態は（、出願当初の請求項２に記載の如く）、上述し
た解決手段のデータ記憶体であって、前記開閉制御手段
は、少なくとも前記メモリへの書込時間を超える一定時
間に亘って前記開閉手段の閉状態を維持させた後に前記
開閉手段を開状態にさせる制御を行うものである。これ
により、メモリへの書込等の重要な処理が完了するまで
は確実に電池による電力補給がなされるとともに、処理
完了後は電池の無駄遣いが防止される。また、一定時間
としたことで、ウインドウパルス発生回路や、あるいは
ループしてのプログラム処理等によって、具現化も容易
になる。

【００２１】［第２の実施の形態］本発明の第２の実施
形態は、上述した解決手段および実施形態のデータ記憶
体であって、前記電力補給ラインは、前記メモリに加え
て、その制御回路およびリセット信号発生回路にも至る
ものである。これにより、電池による電力補給がなされ
ている間は、電源電圧の変動に起因してリセット信号が
出てしまいメモリへの書込が中断されてしまうといった
不所望なことが、少なくなる。

【００２２】［第３の実施の形態］本発明の第３の実施
形態は、上述した解決手段および実施形態のデータ記憶
体であって、前記電池，前記開閉手段，及び前記開閉制
御手段は、前記メモリの電源に対するリップルコンデン
サに代えて、又はこれと併存して、設けられる。リップ
ルコンデンサが代えられて省かれた場合は、大容量で嵩
張る素子が減るので、装置のコスト削減や小形化を図る
ことができる。リップルコンデンサを併用する場合で
も、そのコンデンサは比較的小容量かつ小形の物で済む
上、異常時・非常時以外での電池による電力補給がほと
んど無いか有っても僅かなので電池寿命が格段に延び
る。

【００２３】

【実施例】本発明のデータ記憶体の一実施例について、
その具体的な構成を、図面を引用して説明する。図１
は、その回路ブロック図であり、図２は、そのカウンタ
回路の回路図であり、図３は、そのリセット信号発生回
路の回路図である。このデータ記憶体としてのＩＣカー
ド１００は、リップルコンデンサ１２及びダイオードＤ
０に代えて、電池１０１等を導入した点で、従来例にお
けるＩＣカード２０と相違するものである。

【００２４】そこで、重複する再度の説明は割愛して、
以下、相違点を中心に述べるが、電池１０１と共に、開
閉手段としてのトランジスタ１０２と、開閉制御手段と
してのカウンタ回路１０３と、高電圧選択のためのショ
ットキーダイオードＤ１，Ｄ２，Ｄ３，Ｄ４とが追加さ
れたのである。さらにリセット信号発生回路９０が一部
変更された。具体的には、電池１０１として出力電圧が
約３Ｖの小さなリチウム電池が用いられ、その負側端子
が接地電圧ＧＮＤのラインに接続されている。

【００２５】また、トランジスタ１０２は、エンハンス
メント形のＰチャネルＭＯＳトランジスタが用いられ、
そのソースが電池１０１の正側端子に接続され、ドレイ
ンがダイオードＤ４のアノードに接続される。このダイ
オードＤ４のカソードは、アノードが供給電源電圧Ｖou
t のラインに接続されたダイオードＤ３のカソードと共
にメモリ電源電圧Ｖｂのラインを介して、ＥＥＰＲＯＭ
１１の電源端子Ｖinに接続される。これにより、電池１
０１からトランジスタ１０２及びダイオードＤ４を経て
ＥＥＰＲＯＭ１１へ至る電力補給ラインが定まり、この
電力補給ラインにトランジスタ１０２が介挿されてライ
ンの導通遮断（開閉）を行い得るものとなっている。

【００２６】カウンタ回路１０３は、制御部１０のライ
トコマンド検出手段によってライトコマンドの受信時に
パルス送出がなされるライトコマンド検出信号Ａをカウ
ント値のクリア端子Ｃlrに受けるバイナリカウンタを主
体に構成される。このカウンタのキャリーまたは上位ビ
ット（Ｏut）の出力が反転されてから切換制御信号Ｂと
して送出され、さらにそのカウンタのクロック端子ＣＫ
に対してＡＮＤゲートによる切換制御信号Ｂとクロック
信号ＣＬＫとの論理積が入力される。そこで、カウンタ
回路１０３はウインドウパルスの切換制御信号Ｂを生成
するが、そのパルス幅がＥＥＰＲＯＭ１１への書込時間
以上になるようなカウント値に対応したビット位置から
切換制御信号Ｂの原信号が取り出される。これにより、
カウンタ回路１０３は、ライトコマンドの受信後にトラ
ンジスタ１０２を制御して導通（閉）状態にさせるとと
もに、少なくともメモリへの書込時間を超える一定時間
に亘ってトランジスタ１０２の導通状態を維持させた後
に遮断（開）状態にさせる制御を行うものとなってい
る。

【００２７】制御部１０の電源端子Ｖinに接続された供
給電源電圧Ｖout のラインにはダイオードＤ１がカソー
ドを制御部１０側にして直列に挿入接続されて、供給電
源電圧Ｖout の代わりにロジック電源電圧Ｖｃが制御部
１０へ送給するようにされる。さらに、アノードがダイ
オードＤ４のアノードに接続されたダイオードＤ２もカ
ソードがダイオードＤ１と共にロジック電源電圧Ｖｃの
ラインに接続される。このロジック電源電圧Ｖｃのライ
ンは、カウンタ回路１０３の他にリセット信号発生回路
９０へも接続される。これにより、電力補給ラインは、
ＥＥＰＲＯＭ１１に加えて、制御部１０，カウンタ回路
１０３，及びリセット信号発生回路９０にも至るように
なっている。また、リセット信号発生回路９０は、コン
パレータ及び基準電圧源が供給電源電圧Ｖout の代わり
にロジック電源電圧Ｖｃを受給して動作するように変更
されている。そして、基準電圧Ｖref と供給電源電圧Ｖ
out とを比較してリセット信号ＲＳＴを生成する。これ
により、リセット信号ＲＳＴは、供給電源電圧Ｖout が
２Ｖ以下になっても、メモリ書込時に電池１０１によっ
て電力補給がなされている間は有意とならないようにさ
れる。

【００２８】この実施例のデータ記憶体について、その
使用態様及び動作を、図面を引用して説明する。図４
は、ＩＣカード１００におけるメモリ書込時の信号波形
例である。

【００２９】このような構成のＩＣカード１００は、リ
ーダライタ１に対して通信可能なまで接近し、リーダラ
イタ１からコイル２，３を介してエネルギー供給を受け
ると、整流器５からの供給電源電圧Ｖout が２Ｖを超え
てリセット信号ＲＳＴによるリセット状態が解除され動
作可能となる。そして、図４で示せば従来同様に時刻ｔ
０には供給電源電圧Ｖout ，メモリ電源電圧Ｖｂ，ロジ
ック電源電圧Ｖｃが共に概ね４Ｖに達する。この間、切
換制御信号Ｂが初期値のままなので、トランジスタ１０
２は遮断状態であり、電池１０１の電力が消費されるこ
とは無い。

【００３０】この状態でリーダライタ１からライトコマ
ンドを受けると、ライトコマンド検出信号Ａのパルスが
出力され（図４のｔ１参照）、それに続いて切換制御信
号Ｂのウインドウパルスも出力される（図４のｔ１〜ｔ
６参照）。これによって、トランジスタ１０２は導通状
態となるが、供給電源電圧Ｖout の方が電池電圧Ｖａよ
り高いので、未だ電池１０１の電力は消費されない。そ
して、そのウインドウパルスの期間内において、制御部
１０によってメモリ制御信号ＣＴＬを介してＥＥＰＲＯ
Ｍ１１への書き込み制御がなされる（図４のｔ２〜ｔ５
参照）。

【００３１】このとき、ＥＥＰＲＯＭ１１によって電力
が多く消費され、リップルコンデンサ１２が無いので、
供給電源電圧Ｖout 等が急激に下降する（図４のｔ２〜
ｔ３参照）。しかし、供給電源電圧Ｖout が電池電圧Ｖ
ａのところまで下がると、供給電源電圧Ｖout と電池電
圧Ｖａとの大小関係が逆転するので、電池１０１から必
要な電力が補給されるようになり、これによって、供給
電源電圧Ｖout ，メモリ電源電圧Ｖｂ，ロジック電源電
圧Ｖｃは電池電圧Ｖａ付近で下げ止まり、その状態が継
続してＥＥＰＲＯＭ１１への書込が完遂される（図４の
ｔ３〜ｔ５参照）。その後、供給電源電圧Ｖout 等は速
やかに回復・上昇するが（図４のｔ６〜ｔ７〜参照）、
その途中で、切換制御信号Ｂのウインドウパルスの終焉
とともにトランジスタ１０２が遮断状態に戻り、それ以
後も電池１０１の電力消費が阻止される。

【００３２】こうして、ＩＣカード１００では、メモリ
書込時に限って電池による電力補給がなされる。そこ
で、リップルコンデンサ１２が無くても、ライトコマン
ドの処理を確実に行うことができる。また、書込処理途
中で（時刻ｔ４）突然にリーダライタ１からの電力供給
が断たれた場合であっても、メモリ電源電圧Ｖｂ，ロジ
ック電源電圧Ｖｃは切換制御信号Ｂのウインドウパルス
が終わるまでは電池電圧Ｖａ付近の電圧を維持するので
（図４破線Ｖb2を参照）、この場合もメモリへの書込は
完遂される。なお、コンデンサ６はＥＥＰＲＯＭ１１以
外の制御部１０等についてもその電力を賄なう必要がな
いので、供給電源電圧Ｖout は緩やかに降下するにすぎ
ない。こうして、大容量のコンデンサを使用しないで
も、メモリへの書込の信頼性を確保することができる。

【００３３】なお、図５に示したＩＣカード２００は、
従来のリップルコンデンサ１２の代わりに比較的小容量
のリップルコンデンサ２０１を併用したものである。上
述のメモリ電源電圧Ｖｂ（又はロジック電源電圧Ｖｃ）
のライン及び接地電圧ＧＮＤのラインの間にリップルコ
ンデンサ２０１が接続され、ダイオードＤ０は、メモリ
電源電圧Ｖｂのラインに対してリップルコンデンサ２０
１の接続点より電池１０１側へ直列に挿入される。これ
で、ＥＥＰＲＯＭ１１へ供給されるメモリ電源電圧Ｖｂ
がリップルコンデンサ２０１で補給されるとともに、メ
モリ書込時にリップルコンデンサ２０１で補給しきれな
いときだけ電池１０１から電力補給が行われるようにな
っている。このリップルコンデンサ２０１の容量はリッ
プルコンデンサ１２の数分の１又はそれ以下でも間に合
う。

【００３４】

【発明の効果】以上の説明から明らかなように、本発明
のデータ記憶体にあっては、メモリへの書込又はこれに
準ずる重要な処理に際し電池から電力が補給されてその
処理が完遂されるようにしたことにより、メモリ書込時
の電力補給用の大容量コンデンサを不要にすることがで
きたという有利な効果が有る。しかも、電池の消耗が抑
制されるようにもしたことにより、電池併用であっても
電池交換はほとんど必要ないので保守等の煩わしさも無
い。

【図面の簡単な説明】

【図１】 本発明のデータ記憶体の一実施例としてのＩ
Ｃカードについて、その回路ブロック図である。

【図２】 そのカウンタ回路の回路図である。

【図３】 そのリセット信号発生回路の回路図であ
る。

【図４】 信号波形例である。

【図５】 本発明のデータ記憶体の他の実施例である。

【図６】 従来のデータ記憶体の回路ブロック図であ
る。

【図７】 そのリセット信号発生回路の回路図であ
る。

【図８】 信号波形例である。

【図９】 従来のデータ記憶体の回路ブロック図であ
る。

【符号の説明】

１ リーダライタ（データ書込装置） ２ コイル（送信アンテナ） ３ コイル（受信アンテナ） ４ 共振用コンデンサ ５ 整流器 ６ コンデンサ ７ クロック信号発生回路 ８ 通信部 ９ リセット信号発生回路 １０ 制御部 １１ ＥＥＰＲＯＭ（不揮発性メモリ） １２ リップルコンデンサ ２０ ＩＣカード（データキャリア；データ記憶体） ２１ ＩＣカード（データキャリア；データ記憶体） ２２ 書込異常電圧検出回路 ２３ 制御部 ９０ リセット信号発生回路 １００ ＩＣカード（データキャリア；データ記憶体） １０１ 電池 １０２ トランジスタ（開閉手段） １０３ カウンタ回路（ウインドウパルス発生回路；開
閉制御手段） ２００ ＩＣカード（データキャリア；データ記憶体） ２０１ リップルコンデンサ Ｄ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４ ダイオード Ｖout 供給電源電圧 Ｖａ 電池電圧 Ｖｂ メモリ電源電圧 Ｖｃ ロジック電源電圧 Ｖｄ メモリ電源電圧 Ｖref 基準電圧 ＧＮＤ 接地電圧 Ａ ライトコマンド検出信号 Ｂ 切換制御信号 ＲＳＴ リセット信号 ＣＬＫ クロック信号 ＲＣＶ 受信信号 ＳＮＤ 送信信号 ＣＴＬ メモリ制御信号ＣＴＬ ＤＡＴ データ信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯山 恵市 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 浅加 信吉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】コイルの相互誘導作用又はアンテナの誘導
   電磁界を利用した電磁誘導結合方式によって電力の供給
   及びメモリへの書込指令を受けるデータ記憶体におい
   て、少なくとも前記メモリへ至る電力補給ラインに接続
   された電池と、前記電力補給ラインに介挿された開閉手
   段と、前記書込指令の受信後に前記開閉手段を制御して
   閉状態にさせる開閉制御手段とを備えたことを特徴とす
   るデータ記憶体。
2. 【請求項２】前記開閉制御手段は、少なくとも前記メモ
   リへの書込時間を超える一定時間に亘って前記開閉手段
   の閉状態を維持させた後に開状態にさせる制御を行うも
   のであることを特徴とするデータ記憶体。