JPH10163331A - 半導体デバイス用フューズおよび半導体デバイス - Google Patents

半導体デバイス用フューズおよび半導体デバイス

Info

Publication number
JPH10163331A
JPH10163331A JP8337582A JP33758296A JPH10163331A JP H10163331 A JPH10163331 A JP H10163331A JP 8337582 A JP8337582 A JP 8337582A JP 33758296 A JP33758296 A JP 33758296A JP H10163331 A JPH10163331 A JP H10163331A
Authority
JP
Japan
Prior art keywords
fuse
laser beam
semiconductor device
cut
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8337582A
Other languages
English (en)
Other versions
JPH10163331A5 (ja
Inventor
Yutaka Komai
豊 駒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Japan Ltd
Original Assignee
Texas Instruments Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Japan Ltd filed Critical Texas Instruments Japan Ltd
Priority to JP8337582A priority Critical patent/JPH10163331A/ja
Priority to US08/984,012 priority patent/US6204548B1/en
Publication of JPH10163331A publication Critical patent/JPH10163331A/ja
Publication of JPH10163331A5 publication Critical patent/JPH10163331A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
    • H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
    • H10W20/494—Fuses, i.e. interconnections changeable from conductive to non-conductive changeable by the use of an external beam, e.g. laser beam or ion beam

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 レーザを照射して切断したときに下層にダメ
ージを与えない半導体デバイス用フューズを提供する。 【解決手段】 半導体基板の表面に導電性薄膜を形成
し、パターニングしてフューズ2を形成する際、幅狭部
3に膨出部分5を設けて切断部4を構成し、その切断部
4にレーザビームを照射して切断するようにする。レー
ザビームの強度バラツキや照射位置バラツキがあっても
下層にダメージは生じず、フューズ2直下の位置にも電
気素子を形成できるようになる。切断部4は円形にする
とよい。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板上の配
線パターンに設けられるフューズに関し、特に、製造工
程で動作チェックの結果等に応じて適宜レーザを照射し
て切断し、不良回路を切離したり、予備回路を動作させ
る等の回路設定に使用される半導体デバイス用フューズ
に関する。
【0002】
【従来の技術】半導体デバイスの製造に際しては、ウエ
ハ段階で回路の動作チェック等の検査を行って、その結
果に応じて回路を適切に設定・修正するために、回路間
を接続する配線パターンに半導体デバイス用フューズを
設け、その一部を切断して回路を動作しないようにした
り、冗長回路を動作させるようにすることが行われてい
る。
【0003】そのような半導体デバイス用フューズは一
定幅の帯状に成形されており、それを電気的に切断する
ために、所定位置にレーザビームを照射して、部分的な
熱的溶断・蒸発をさせる方法が一般的である。
【0004】そのようなレーザビームは半導体基板表面
上に照射するが、製造工程に於いて、多数の半導体デバ
イス用フューズに対し、繰り返しレーザービームを照射
すると、半導体デバイス用フューズの下層に、一定頻度
でダメージが生じる場合のあることが知られている。か
かる場合、半導体デバイス用フューズ直下位置に半導体
電気素子が形成されていると、製品全体が不良になって
しまう。
【0005】そこで従来技術では、半導体デバイスに、
半導体デバイス用フューズを多数設ける際、一箇所のフ
ューズ領域にまとめて配置し、各半導体デバイス用フュ
ーズの下には半導体電気素子を配置しないで無効領域と
し、ダメージがあった場合でも不良品が発生しないよう
にすると共に、半導体デバイス用フューズの切断作業性
を向上させていた。
【0006】しかしながら近年では、半導体デバイスの
集積度の向上に伴って内部回路が大型化・複雑化し、回
路の設定・修正に必要とされる半導体デバイス用フュー
ズの本数も増加してきた。他方、半導体デバイス用フュ
ーズの大きさはレーザビームのスポット径や照射位置精
度によって定まるため、回路が小型化する程には縮小で
きず、上述の従来技術で生じる無効領域が無視できない
程の大きさになってきた。
【0007】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みてなされたもので、レーザビームを照射して切断し
たときに下層にダメージを与えず、下層に電気素子や層
間配線膜を形成できる半導体デバイス用フューズを提供
することを目的とする。
【0008】
【課題を解決するための手段】本発明の発明者等は、フ
ューズ形状に工夫を施すことによって、レーザビームの
照射により半導体デバイス用フューズを確実に溶断・蒸
発させながら、その下層にはダメージを与えずに済むこ
とを見出した。
【0009】本発明は上記知見に基づいて創作されたも
ので、その請求項1に記載された発明は、半導体基板上
に設けられた導電性薄膜をパターニングして形成された
幅狭部と切断部とを有し、前記切断部は、半導体基板に
形成された電気素子に、前記幅狭部を介して接続された
半導体デバイス用フューズにおいて、前記切断部は、前
記レーザビームが前記幅狭部に照射された場合には、そ
のレーザビームのうち、前記幅狭部では遮蔽できない部
分も遮蔽できる形状に成形され、前記レーザビームが照
射されると電気的接続が開放されるように構成されたこ
とを特徴とする。
【0010】このような構成により、レーザビームのう
ち、下層にダメージを与える程強度が強い部分が、確実
に半導体デバイス用フューズに照射され、下層の薄膜に
直接照射されることがなくなり、その結果、半導体基板
や下層の薄膜がダメージを受けないようになる。
【0011】レーザービームがはみ出ないようにするた
めに、その半導体デバイス用フューズの切断部の具体的
な平面形状は、請求項2に記載した発明のように、膨出
部分を有するようにしておくとよい。
【0012】その請求項2記載の半導体デバイス用フュ
ーズについては、請求項3記載の発明のように、前記膨
出部分の包絡線形状は、前記レーザビームの断面形状と
合致した形状にしておくと効果的である。
【0013】一般に、レーザビームの断面形状は円形で
ある。従って、請求項3に記載された半導体デバイス用
フューズでは、請求項4に記載した半導体デバイス用フ
ューズのように、前記膨出部分の包絡線形状を円形にす
るとよい。
【0014】請求項5記載の発明は、以上説明した請求
項1乃至請求項4のいずれか1項記載の半導体デバイス
用フューズを備えているので、その直下位置に半導体電
気素子を設けることができ、無効領域がなくなるので、
チップサイズを小さくすることができる。
【0015】また、その半導体デバイス用フューズを複
数備えた半導体デバイスについては、
【0016】請求項6記載の発明のように、互いに隣り
合う半導体デバイス用フューズの前記切断部を配置する
際、互いに横一列には並ばないようにしておくと、半導
体デバイス用フューズ間を近接させる際に切断部が邪魔
にならず、チップサイズの縮小化上有利である。
【0017】
【発明の実施の形態】以下、図面を参照して本発明に係
る半導体デバイス用フューズ(以下、単に「フューズ」
と略す。)の実施形態を説明する。図1(a)の符号2
は、一実施形態のフューズの平面形状を示しており、ス
パッタリング工程や蒸着工程によって半導体基板上に導
電性薄膜が全面成膜され、次いで、フォトリソグラフィ
工程によってその導電性薄膜がパターニングされて形成
されている。
【0018】そのパターニングによって、各フューズに
は幅狭部3と切断部4とが設けられる。切断部4の両側
から伸びる幅狭部3は、半導体素子で構成された図示せ
ぬ所定の回路部分とそれぞれ接続されている。
【0019】幅狭部3は幅0.5μmの帯状に形成され
ており、他方、切断部4は、その幅狭部3の両側方に、
ほぼ半円形状の膨出部分5a、5bが延出した形状で設け
られて構成されており、切断部4のみの形状をみた場合
には、その包絡線形状は、直径は2μmの、ほぼ円形に
されている。この切断部4にレーザビームが照射され
る。
【0020】このフューズ2を構成する導電性薄膜の構
造を図1(b)の断面図に示すと、図示しない絶縁膜上
に、下層より順に、スパッタタング工程によって形成さ
れた厚さ500Åのタングステン薄膜と、CVD工程に
よってその表面に形成された厚さ1000Åのタングス
テン薄膜と、更にスパッタリング工程によってその表面
に形成された厚さ4000ÅのAl−Si−Cu薄膜
と、その表面に形成された厚さ500ÅのTiN薄膜と
で構成されており、表面には図示しない保護膜が形成さ
れている。
【0021】なお、前記のフォトリソグラフィ工程で用
いられるフォトマスクにおいて、そのフォトマスク上に
形成されたパターンの切断部3の形状は必ずしも円形で
ある必要はなく、例えば8角形、あるいは6角形の形状
であってもよい。なぜなら、フォトリソグラフィ工程に
おけるレジストのパターニングでは、パターンに角度を
持った部分はダレて丸みをおびてしまうものである。一
般的に、レジストを円形パターンにパターニングする場
合は、8角形又は6角形のパターンが形成されたフォト
マスクが用いられており、本実施形態のフューズの切断
部をパターニングする場合であも、そのような8角形ま
たは6角形、あるいは他の多角形のフォトマスクパター
ンを用いることができる。
【0022】図2(a)は、本実施形態のフューズ21〜
24を、それらの幅狭部31〜34を4.0μmピッチで
互いに平行にすると共に、各切断部41〜44を同一直線
上に位置させて一つの半導体デバイス上に配列した様子
を示している。このとき隣り合う切断部41〜44の最も
近接する部分間の間隔は2.0μmである。
【0023】他方、同図(b)は、本実施形態のフューズ
211〜215を、それらの幅狭部311〜315を平行にする
と共に、各切断部411〜415を千鳥状のジグザグに位置
させて一つの半導体基板上に配置した場合を示してい
る。この切断部411〜415では、互いに隣り合う切断部
同士は横一列に並んでおらず、図2(a)のフューズ21
〜24の場合と同様に、隣接する切断部411〜415の端
部と幅狭部311〜315の最も近接する部分間の間隔を
2.0μmとした場合に、幅狭部311〜315のピッチは
3.75μmとなる。
【0024】フューズ同士の最小間隔が定められている
場合、同図(b)のフューズ211〜215の幅狭部311〜3
15間の方が、同図(a)のフューズ21〜24の幅狭部31
〜34間よりも近接させることができ、フューズを密に
配置できる。従って、切断部は、隣り合う切断部同士が
横一列に位置しないように配置すると、フューズ領域の
面積を少なくすることができる。
【0025】なお上述のフューズ21〜24、211〜215
のように、複数のフューズを一ヶ所のフューズ領域にま
とめて配置しておくと、レーザビームによる切断作業の
効率を高くすることができる。但し、本発明のフューズ
では、従来技術とは異なりフューズの下層にある層間配
線薄膜やシリコン基板にはダメージが与えられないの
で、必ずしも集中配置する必要はない。また、特別なフ
ューズ領域を設けずに、他の回路要素に混在させて任意
の場所に配置することができる。このように、本発明の
フューズによれば、フューズ下層に半導体素子を形成で
きるので、回路設計の自由度が大きくなる。
【0026】(実験結果)同じ構成の導電性薄膜を用
い、本発明のフューズと従来のフューズを同一の条件で
作成し、レーザビームを照射し、切断したときの様子を
SEMにて観察した。
【0027】図3(a)、(b)は、その切断を行った際に
用いたフューズを示しており、同図(a)は、本発明のフ
ューズ221、222、同図(b)は比較例とした従来技術の
フューズ11221、11222である。
【0028】比較例のフューズ11221、11222は、
本発明のフューズ221、222のような切断部421、422
を有しておらず、幅狭部321、322と同じ幅の帯状に成
形されている。
【0029】同図(c)は、本発明のフューズ221、222
と比較例のフューズ11221、11222とを形成したウ
ェハの断面構造図である。このウェハは、図示せぬシリ
コン基板表面上に形成された酸化シリコンから成る絶縁
膜11上に、下層より順に、第1メタル層12(厚さ2
000Å)、第1層間絶縁膜層13(厚さ9000Å)、
第2メタル層14(厚さ1500Å)、第2層間絶縁膜層
15(厚さ9000Å)、フューズ層16(厚さ4000
Å)がこの順で形成され、フューズ層16をパターニン
グしてフューズ221、222を形成した後、保護膜層17
(厚さ3000Å)がその表面に形成されている。
【0030】なお、第1、第2メタル層12、14はタ
ングステン薄膜によって、第1、第2層間絶縁膜層1
3、15はBPSG膜によって、フューズ層16は、前
述のフューズ2と同じ積層膜によって、保護膜層17
(CAP−OX)はシリコン酸化膜で構成されている。
【0031】本発明のフューズ221、222は、切断部4
21、422にレーザビームを照射して、切断部421、422
を構成するフューズ層16にエネルギーを吸収させ、そ
の部分の溶断・蒸発によって切断するように構成されて
おり、他方、比較例のフューズ11221、11222は、
帯状の部分にレーザビームを照射して切断するように構
成されている。その際、どちらのフューズでも、保護膜
層17のフューズ16上に位置する部分は破壊され、フ
ューズ層16と一緒に除去されるようにされている。
【0032】ここでの実験は、レーザビームのパワーを
種々の値に変えて照射して切断し、先ず、切断跡の様子
をウェハの上方から観察し、次いで、保護膜層17、フ
ューズ層16、保護膜層15を除去し、第2メタル層1
4のうち、フューズ221、222とフューズ11221、1
1222の直下に位置した部分の表面状態をそれぞれ観察
した。
【0033】本発明と比較例のフューズのいずれもが、
略0.3〜1.0μJ程度の強度のレーザビームを照射
した場合に切断できたが、どちらのフューズも、0.2
μJでは切断できなかった。
【0034】図4乃至図6は比較例のフューズ11
221、11222にレーザビームを照射して切断した場合
のSEM写真である。図7乃至図9は、本発明のフュー
ズ221、222にレーザビームを照射して切断した場合の
SEM写真である。
【0035】但し、比較例に於けるレーザビームの出力
強度は、図4では0.35μJ、図5では0.40μ
J、図6では0.50μJであり、本発明の場合は、図
7では0.40μJ、図8では0.50μJ、図9では
0.60μJである。
【0036】各図4乃至図9の(a)に示した写真は、切
り跡の形状を平面図的に撮影したものであり、(b)に示
した写真は、保護膜層17、フューズ層16、保護膜層
15を除去し、フューズの下層位置にあった第2メタル
層14表面を撮影したものである。
【0037】これらの写真から分かるように、比較例の
フューズ11221、11222を切断した場合、第2メタ
ル層14には、0.35μJのレーザビーム出力強度で
はダメージは観察されないが、レーザビーム出力強度が
0.40μJと0.50μJの場合には、ダメージが発
生している。
【0038】これらの結果から、比較例のフューズに対
するレーザビーム出力強度としては、0.35μJ以上
0.4μJ未満が使用可能な範囲であり、強度マージン
は極めて狭い。
【0039】それに対し、本発明のフューズ221、222
では、図7〜9のいずれのレーザビーム出力強度の場合
でも、第2メタル層14にはダメージは観察されない。
図には示していないが、0.60μJを超えてレーザビ
ーム出力強度を強くすると、0.65μJからダメージ
の発生が認められる。
【0040】従って、本発明のフューズに対するレーザ
ビーム出力強度としては、0.40以上0.65μJ未
満が使用可能な範囲であり、本発明のフューズは比較例
のフューズに比べると、レーザビームのパワーマージン
が広い。
【0041】ところで、一般に用いられているレーザビ
ーム発生装置では、レーザビーム出力強度を絞ると出力
強度のバラツキが大きくなってしまうことが知られてお
り、比較例に適した狭い強度範囲に制御するのは困難で
ある。そのため、多数のフューズに繰り返しレーザビー
ムを照射し続けると、強度バラツキによって許容強度を
超えて出力されるレーザビームがあり、そのようなレー
ザビームがフューズに照射されると下層にダメージを与
える場合が生じ得る。従って、従来技術のフューズに対
し、下層にダメージを与えずに切断しようとした場合、
レーザビーム出力強度が極めて精密に制御できる装置が
必要となる。
【0042】それに対し本発明のフューズ221、222で
は、レーザビームの出力強度を大きく設定できるので、
出力強度のバラツキも小さくなり、繰り替えし照射を行
う場合でも、許容強度の0.65μJ未満に納めること
は容易である。従って、本発明のフューズ221、222に
対しては、その下層にダメージを与える可能性は実質的
にないと言える。
【0043】以上説明したように、本発明では、レーザ
ビームが照射される切断部をレーザビームの形状と同じ
形状の円形に膨出させることにより、下層にダメージを
与えないようにすることができる。
【0044】なお、本発明のフューズによって下層のダ
メージを低減できる理由については、一応以下のように
考えることができる。
【0045】この種のフューズを切断するのに使用され
るレーザビームの直径は、一般的に最小で2.7μm程
度、通常は4〜5μmになっているが、ビーム断面内の
強度は均一ではない。ビーム直径方向の強度分布は、よ
く知られるように、図10(a)に示すようなガウス曲線
状を呈しており、レーザビームの中心位置では強く、径
方向の外周ほど弱くなっている。
【0046】このようなレーザビームが、例えばフュー
ズが配置されていないところに照射された場合には、符
号aで示すような中心の強い部分にあっては、保護膜1
7や第2の層間絶縁膜層15を透過して、下層の薄膜
(図3(b)では、第2メタル層14、第2メタル層14
が無い位置では第1メタル層12、その第1メタル層1
2が無い位置ではシリコン基板11)にダメージを発生
させてしまう場合がある、周辺の強度の弱い部分では、
フューズが配置されていなくても、下層にダメージを発
生させることはない。
【0047】フューズを溶断蒸発させるのに必要なエネ
ルギーは、フューズの材質や厚さによっても異なるが、
このような強度分布のレーザビームがフューズに照射さ
れた場合には、図10(a)のグラフの、符号aで示す中
心の強度の強い部分は、必ずフューズに遮られ、殆どが
吸収されるが、吸収されきれずに残り、下層に達するレ
ーザビームは、符号bで示す程度の弱い強度となってい
ると考えられる。
【0048】他方、フューズからはみ出し、フューズに
遮られずに下層に達するレーザビームは、レーザビーム
の周辺部分であり、当初より符号bで示す程度の弱い強
度であると考えられる。
【0049】上述した比較例としての従来技術のフュー
ズ11221、11222にレーザビームを照射する場合
は、強度の強い符号aの周辺部分がフューズの両側部に
おいてそのまま基板に直射されてしまい、このため下層
では、符号cの区域が比較的強い強度のレーザビームが
照射される範囲となっていた。
【0050】但し、このcの区域においても、レーザビ
ームの出力強度と照射位置とが正確にコントロールされ
ていれば、直接照射されても下層にダメージは発生する
ことはないと考えられる。
【0051】しかしながら、ビームの照射位置がずれる
と、レーザビームのうちの予想以上に中心位置に近い部
分がフューズに遮られずに下層に直接照射されてしまう
事態が考えられる。特に、照射位置が図面左右方向にず
れた場合、レーザビームの中心位置に比較的近い部分が
フューズに遮ぎられないようになり、下層には相当強い
強度のレーザビームが到達してしまう。また、レーザビ
ームの出力強度がばらつくと、符号cの区域に直接照射
されるレーザビーム強度もその分強くなってしまう。こ
のような、位置制御や強度制御のバラツキが、悪い方向
に重なった場合、下地にダメージが発生してしまうと考
えられる。
【0052】それに対し、本発明では、図10(c)に示
す如く、フューズの形状を工夫し、フューズが、レーザ
ビーム強度の強い部分a全体を遮蔽できるようにした。
更に、フューズ平面形状を、レーザビームの断面形状で
ある円形にしたので、照射位置がどの方向にもずれても
レーザビームの中心位置に近い部分が直接下層に到達す
ることがなくなり、ダメージが生じないようになったと
考えられる。
【0053】但し、レーザビームの出力強度を強くして
行くと、レーザビーム中心位置だけではなく、周辺領域
の強度も上昇し、符号bの強度であった部分も、符号a
の強度に達するので、レーザビーム強度を強くすると下
層にダメージが生じるようになると考えられる。
【0054】なお、実際のフューズの膨出部分の直径は
レーザの出力やビームの径に対応して実験や計算によっ
て求めることができる。また、レーザビームの断面形状
が円形でない場合には、レーザビームの断面形状と同じ
形状の相似形にすればよい。また、上述の幅狭部は直線
状の帯に成形されたものについて説明したが、本発明の
フューズの幅狭部は、それに限定されるものではない。
【0055】
【発明の効果】本発明の半導体デバイス用フューズは、
フューズ自身の溶断蒸発により、レーザビームのエネル
ギーを消耗させ、下層にダメージを与えないエネルギー
量まで減衰させるように構成したので、下層の層間配線
膜やシリコン基板にダメージが与えられることがなくな
り、半導体デバイスの信頼性を高めることができる。
【0056】またフューズ下層にダメージが与えられな
いので、フューズ直下の位置にも半導体素子を形成でき
るようになり、無効領域がなくなるばかりでなく、回路
設計の自由度が増す。
【0057】更に、レーザビームのパワーマージンが大
きくなるばかりでなく、切断部が大きくなり、レーザビ
ーム照射対象が広がってアラインメントマージンが大き
くなり、また、レーザビームを遮蔽する領域が広がって
照射位置精度にも余裕ができるので生産性が向上し、不
良品の発生も少なくなる。
【図面の簡単な説明】
【図1】(a):本発明のフューズの一例を示す平面図 (b):その断面構成図
【図2】(a):本発明の半導体デバイスの一例を示す平
面図 (b):本発明の半導体デバイスの他の例を示す平面図
【図3】(a):表面観察に用いた本発明のフューズの平
面図 (b):その断面構成図 (c):本発明のフュ
ーズ及び比較例のフューズを形成したウェハの断面構造
図
【図4】(a):基板上に形成された比較例としての微細
パターンのフューズをレーザビーム出力強度0.35μ
Jで切断した場合の表面SEM写真 (b):その下層位置にある金属薄膜表面を撮影した表面
SEM写真
【図5】(a):基板上に形成された比較例としての微細
パターンのフューズをレーザビーム出力強度0.4μJ
で切断した場合の表面SEM写真 (b):その下層位置にある金属薄膜表面を撮影した表面
SEM写真
【図6】(a):基板上に形成された比較例としての微細
パターンのフューズをレーザビーム出力強度0.5μJ
で切断した場合の表面SEM写真 (b):その下層位置にある金属薄膜表面を撮影した表面
SEM写真
【図7】(a):基板上に形成された本発明の実施例とし
ての微細パターンのフューズをレーザビーム出力強度
0.40μJで切断した場合の表面SEM写真 (b):その下層位置にある金属薄膜表面を撮影した表面
SEM写真
【図8】(a):基板上に形成された本発明の実施例とし
ての微細パターンのフューズをレーザビーム出力強度
0.50μJで切断した場合の表面SEM写真 (b):その下層位置にある金属薄膜表面を撮影した表面
SEM写真
【図9】(a):基板上に形成された本発明の実施例とし
ての微細パターンのフューズをレーザビーム出力強度
0.60μJで切断した場合の表面SEM写真 (b):その下層位置にある金属薄膜表面を撮影した表面
SEM写真
【図10】(a)〜(c):本発明の原理を説明するための
図
【符号の説明】
2、21〜24、211〜215、221〜222……半導体デバ
イス用フューズ 3、31〜34、311〜315、321、
322……幅狭部 4、41〜44、411〜415、421、
422……切断部 5a、5b……膨出部分

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に設けられた導電性薄膜を
    パターニングして形成された幅狭部と切断部とを有し、 前記切断部は、半導体基板に形成された電気素子に、前
    記幅狭部を介して接続された半導体デバイス用フューズ
    において、 前記切断部は、前記レーザビームが前記幅狭部に照射さ
    れた場合には、そのレーザビームのうち、前記幅狭部で
    は遮蔽できない部分も遮蔽できる形状に成形され、前記
    レーザビームが照射されると電気的接続が開放されるよ
    うに構成されたことを特徴とする半導体デバイス用フュ
    ーズ。
  2. 【請求項2】 前記切断部の平面形状は、膨出部分を有
    することを特徴とする請求項1記載の半導体デバイス用
    フューズ。
  3. 【請求項3】 前記膨出部分の包絡線形状は、前記レー
    ザビームの断面形状と合致した形状にされたことを特徴
    とする請求項2記載の半導体デバイス用フューズ。
  4. 【請求項4】 前記膨出部分の包絡線形状は円形である
    ことを特徴とする請求項2記載の半導体デバイス用フュ
    ーズ。
  5. 【請求項5】 請求項1乃至請求項4のいずれか1項記
    載の半導体デバイス用フューズを備えたことを特徴とす
    る半導体デバイス。
  6. 【請求項6】 請求項1乃至請求項4のいずれか1項記
    載の半導体デバイス用フューズを複数備え、互いに隣り
    合う半導体デバイス用フューズの前記切断部は、横一列
    に並ばないように配置されていることを特徴とする半導
    体デバイス。
JP8337582A 1996-12-03 1996-12-03 半導体デバイス用フューズおよび半導体デバイス Pending JPH10163331A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8337582A JPH10163331A (ja) 1996-12-03 1996-12-03 半導体デバイス用フューズおよび半導体デバイス
US08/984,012 US6204548B1 (en) 1996-12-03 1997-12-03 Fuse for semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8337582A JPH10163331A (ja) 1996-12-03 1996-12-03 半導体デバイス用フューズおよび半導体デバイス

Publications (2)

Publication Number Publication Date
JPH10163331A true JPH10163331A (ja) 1998-06-19
JPH10163331A5 JPH10163331A5 (ja) 2004-10-21

Family

ID=18310013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8337582A Pending JPH10163331A (ja) 1996-12-03 1996-12-03 半導体デバイス用フューズおよび半導体デバイス

Country Status (2)

Country Link
US (1) US6204548B1 (ja)
JP (1) JPH10163331A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376894B1 (en) 1999-03-18 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device
EP0969508A3 (en) * 1998-06-30 2003-03-05 Clear Logic, Inc. Radiant-energy configurable fuse structure
US7061070B2 (en) 2001-06-12 2006-06-13 Kabushiki Kaisha Toshiba Semiconductor device with fuse arrangement
JP2015144222A (ja) * 2014-01-31 2015-08-06 セイコーインスツル株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3630999B2 (ja) 1998-08-19 2005-03-23 富士通株式会社 半導体装置及びその製造方法
JP3275875B2 (ja) * 1999-04-16 2002-04-22 日本電気株式会社 半導体装置
JP2004055876A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7477130B2 (en) * 2005-01-28 2009-01-13 Littelfuse, Inc. Dual fuse link thin film fuse
US7701035B2 (en) * 2005-11-30 2010-04-20 International Business Machines Corporation Laser fuse structures for high power applications
JP2009170903A (ja) * 2008-01-16 2009-07-30 Hynix Semiconductor Inc 複数のカッティング部を有するヒューズ及びこれを含むヒューズセット構造
KR101046229B1 (ko) * 2009-03-17 2011-07-04 주식회사 하이닉스반도체 퓨즈를 포함하는 반도체 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630355A (en) * 1985-03-08 1986-12-23 Energy Conversion Devices, Inc. Electric circuits having repairable circuit lines and method of making the same
US5025300A (en) * 1989-06-30 1991-06-18 At&T Bell Laboratories Integrated circuits having improved fusible links
US5420455A (en) * 1994-03-31 1995-05-30 International Business Machines Corp. Array fuse damage protection devices and fabrication method
TW279229B (en) * 1994-12-29 1996-06-21 Siemens Ag Double density fuse bank for the laser break-link programming of an integrated-circuit
US5608257A (en) * 1995-06-07 1997-03-04 International Business Machines Corporation Fuse element for effective laser blow in an integrated circuit device
JPH09213804A (ja) * 1996-01-29 1997-08-15 Mitsubishi Electric Corp ヒューズ層を有する半導体装置
US5986319A (en) * 1997-03-19 1999-11-16 Clear Logic, Inc. Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0969508A3 (en) * 1998-06-30 2003-03-05 Clear Logic, Inc. Radiant-energy configurable fuse structure
US6376894B1 (en) 1999-03-18 2002-04-23 Kabushiki Kaisha Toshiba Semiconductor device
US7061070B2 (en) 2001-06-12 2006-06-13 Kabushiki Kaisha Toshiba Semiconductor device with fuse arrangement
JP2015144222A (ja) * 2014-01-31 2015-08-06 セイコーインスツル株式会社 半導体装置

Also Published As

Publication number Publication date
US6204548B1 (en) 2001-03-20

Similar Documents

Publication Publication Date Title
JP3968045B2 (ja) ヒューズ溶断損傷から保護するための隣接ヒューズ間のクラック止めを含むヒューズ構造
EP0720229B1 (en) Double density fuse bank for the laser break-link programming of an integrated circuit
KR100972917B1 (ko) 반도체 소자 및 그 형성방법
JP2852884B2 (ja) アンチヒューズ構造をもつプログラム可能な半導体素子及びその製造方法
US6204548B1 (en) Fuse for semiconductor device and semiconductor device
JPH10163331A5 (ja)
US7888770B2 (en) Fuse box for semiconductor device and method of forming same
US8198187B2 (en) Manufacturing method of semiconductor device
JPH0936234A (ja) 半導体装置およびヒューズの切断方法
JP4202077B2 (ja) ヒューズの切断方法
US20060237818A1 (en) Fuse structure of semiconductor device and method for fabricating same
JP6636823B2 (ja) 半導体装置およびヒューズ切断方法
KR19990085774A (ko) 퓨즈노출용 윈도우를 구비하는 반도체소자 및 그 제조방법
JP2023149347A (ja) 半導体装置
KR101149052B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
US20090174028A1 (en) Fuse in a Semiconductor Device and Method for Forming the Same
KR200205413Y1 (ko) 반도체장치 퓨즈부
KR101033987B1 (ko) 반도체 소자의 리페어 방법
KR101043741B1 (ko) 반도체 장치의 안티퓨즈, 리페어방법 및 그 제조방법
KR100967020B1 (ko) 반도체 소자 및 그 형성 방법
JP5388509B2 (ja) 半導体装置の製造方法
JPH1174364A (ja) レーザーにより切断されるヒューズ用の保護層を有する集積回路および該集積回路の製造方法
JP2008192972A (ja) トリミングヒューズ構造とその形成方法、およびトリミングヒューズのトリミング方法
JPH0487391A (ja) 薄膜回路基板及びその製造方法
KR20070076913A (ko) 반도체 소자의 퓨즈 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070614

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071204