JPH10163405A - 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法 - Google Patents

集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法

Info

Publication number
JPH10163405A
JPH10163405A JP9321580A JP32158097A JPH10163405A JP H10163405 A JPH10163405 A JP H10163405A JP 9321580 A JP9321580 A JP 9321580A JP 32158097 A JP32158097 A JP 32158097A JP H10163405 A JPH10163405 A JP H10163405A
Authority
JP
Japan
Prior art keywords
integrated circuit
lead frame
package
chip
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9321580A
Other languages
English (en)
Inventor
Walter H Schroen
エィチ．シュローエン ウォルター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10163405A publication Critical patent/JPH10163405A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/442—Shapes or dispositions of multiple leadframes in a single chip
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/456—Materials
    • H10W70/457—Materials of metallic layers on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ウエハ・レベルにおいて集積回路のパッケー
ジ処理を行う方法、チップ・サイズのパッケージ、およ
びパッケージ入りウエハを提供する。 【解決手段】 集積回路パッケージ（５０）は、集積回
路（１４）を有する集積回路チップ（２２）を含む。リ
ード・フレーム（２８）は、集積回路チップ（２２）に
対向する。リード・フレーム（２８）は、コネクタ（４
２）によって集積回路（１４）に電気的に結合された少
なくとも１つのリード（３０）を含む。リード（３０）
は、集積回路チップ（２２）の周囲（３２）内に収める
ことができる。封入材（４４）が、集積回路（１４）、
コネクタ（４２）、およびリード・フレーム（２８）の
一部を被覆する。リード・フレーム（２８）の残りの部
分は、封入材（４４）から露出させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に集積回路
のパッケージ処理に関し、更に特定すれば、集積回路の
ウエハ・レベルにおけるパッケージ処理に関するもので
ある。
【０００２】
【従来の技術】回路チップの製造およびパッケージ処理
において必要とされるプロセスは公知である。典型的
に、公知のマイクロリソグラフ技法を用いて、円形の半
導体ウエハ上で同一回路のアレイをパターニングする。
次いで、このウエハを切り出して多数の矩形片とし、互
いに別個の回路に分離することにより、各回路はそれ自
体の回路チップを占有する。
【０００３】チップは個々にリード・フレーム上に装着
され、エポキシによって適切な位置に保持される。次
に、ワイヤ・ボンダ(wire bonder) を用いて、チップ上
のダイ・パッドおよびリード・フレームの各リード間に
電気接続を行う。
【０００４】チップが物理的かつ電気的にリード・フレ
ームに取り付けられると、チップおよびリード・フレー
ムは、成形機器に配置され、プラスチックのトランスフ
ァ成形を行い、この構造体を包囲する。このプラスチッ
ク・パッケージは、回路素子を損傷し得る光、水分およ
び汚染物への露出からチップを保護する役割を果たすと
共に、構造体全体を機械的に堅固にし、耐久性を高める
ものである。次に、炉における数時間の加熱により成形
プラスチックを硬化させる。
【０００５】次いで、リード・フレームのリードにトリ
ミングを行い、所望の形状に形成する。たとえば、リー
ドは、表面実装チップでは、「ガル・ウイング」(gull
wing) 形に形成することができる。この段階において、
種々の電気的および機械的検査を行い、チップがその意
図した目的のために機能するか否かについて判定を行
う。
【０００６】回路チップ業界は、非常にコスト競争が激
しい。したがって、パッケージ処理行程を短縮、合理化
または廃止することによって、生産時間を短縮すると共
に、チップの生産コストを削減することが望ましい。
【０００７】
【発明が解決しようとする課題】したがって、当技術に
おいては、集積回路のパッケージ処理の改良を図ること
が必要とされている。本発明は、ウエハ・レベルにおい
て集積回路のパッケージ処理を行う方法を提供するもの
である。加えて、本発明はチップ・サイズのパッケージ
およびパッケージ入りウエハも提供する。
【０００８】
【課題を解決するための手段】本発明によれば、集積回
路パッケージは、集積回路チップを含むことができる。
リード・フレームは、集積回路チップの回路側と対向す
るものとすればよい。リード・フレームは、コネクタに
よって集積回路に電気的に結合された少なくとも１つの
リードを含むことができる。リードは、集積回路チップ
の周囲内に配することができる。封入材が、集積回路、
コネクタおよびリード・フレームの一部を覆うようにす
ることができる。リード・フレームの残りの部分は、封
入材から露出させることができる。
【０００９】より具体的には、本発明の一実施例によれ
ば、集積回路をウエハ・レベルでパッケージ処理するこ
とができる。この実施例では、シート状のリード・フレ
ームを、複数の集積回路チップに対向させるとよい。封
入により、集積回路および各リード・フレームの一部分
を覆う。封入された各集積回路および対向するリード・
フレームは、個別の集積回路パッケージを形成すること
ができる。
【００１０】本発明の重要な技術的利点は、集積回路用
のチップ・サイズ・パッケージを供給することを含む。
即ち、リード・フレーム、コネクタ、および封入材は、
対向する集積回路チップの周囲を越えて延出しない。し
たがって、パッケージの体積は最小に抑えられ、極小チ
ップを必要とする装置にチップを用いることが可能とな
る。
【００１１】本発明の他の技術的利点は、ウエハ・レベ
ルで集積回路チップのパッケージ処理を行う方法を提供
することを含む。即ち、未だウエハの一部である間に、
集積回路チップのパッケージ処理を同時に行うことがで
きる。したがって、パッケージ処理プロセスは、一連の
ウエハ製造プロセスとして実行可能である。これは、組
み立ておよびパッケージ処理プロセスの合理化および短
縮に功を奏するものである。
【００１２】他の技術的利点は、以下の図、説明、およ
び特許請求の範囲から、当業者には容易に理解されよ
う。本発明およびその利点の理解をより完全にするため
に、これより添付図面を関連付けながら、以下の説明を
参照する。尚、図面において同様の参照番号は同様の部
分を表わすものとする。
【００１３】
【発明の実施の形態】本発明の好適実施例およびその利
点は、これより図面の図１Ａないし図１Ｅを一層詳しく
参照することにより、最良に理解されよう。図面におい
て、同様の番号は種々の図にわたって同様の部分を示す
ものとする。図１Ａないし図１Ｅは、ウエハ・レベルに
おいて集積回路のパッケージ処理を行う方法を示す。ウ
エハ・レベルのパッケージ処理は、一連のウエハの製造
プロセスとして実行し、パッケージ処理プロセスの合理
化および短縮を図ることが可能である。
【００１４】図１Ａは、パターニング後のウエハ１０を
示す。パターニングされたウエハ１０は、基板１２、お
よび基板１２の表面１６に形成された多数の集積回路１
４を含むことができる。基板１２は、１層以上の半導体
物質を含む場合もある。たとえば、基板１２は、ウエハ
上に成長したエピタキシャル層を含む場合がある。
【００１５】各集積回路１４は、当該集積回路１４に電
気的に結合された複数のボンディング・パッド１８を含
んでもよい。以下で更に詳しく説明するが、ボンディン
グ・パッド１８は、電気接点を設け、これを通じて、集
積回路１４を外部素子に接続することができる。一実施
例では、ボンディング・パッド１８は、集積回路１４の
中央線２０に沿って配置してもよい。この実施例では、
ボンディング・パッド１８の数および外形は、用途によ
って異なるものとすることができる。例えば、集積回路
１４は、１つ以上の互い違いの列、または平行な列のボ
ンディング・パッド１８を含むこともある。ボンディン
グ・パッド１８は、本発明の範囲内で、集積回路１４上
のどこに配置してもよいことは理解されよう。
【００１６】各集積回路１４および基板１２の周辺部分
は、単体の集積回路チップ２２を規定することができ
る。各集積回路チップ２２にパッケージ処理を行い、外
部素子に対する接続部を設けると共に、環境要因からの
保護を行う。典型的に、パターニングされたウエハは、
パッケージ処理のために、個々の集積回路チップに切り
出される。各集積回路チップは、別々にリード・フレー
ムに装着され、結合され、次いで当該リード・フレーム
と共に封入される。この方法の問題は、集積回路チップ
に別々に行うパッケージ処理に、時間も費用もかかるこ
とである。加えて、この方法では、パッケージ処理を、
一連のウエハ製造プロセスとして実行することができな
い。
【００１７】本発明は、ウエハ・レベルにおいて集積回
路チップのパッケージ処理を行う方法を提供することに
より、この問題を解決する。以下で更に詳しく説明する
が、集積回路チップ２２は、パターニングされたウエハ
１０の一部である間に、同時にパッケージ処理される。
したがって、パッケージ処理プロセスは、一連のウエハ
製造プロセスとして実行することができる。これは、パ
ッケージ処理工程の合理化および短縮に功を奏する。そ
の上、本発明の方法は、チップ・サイズのパッケージを
生成する。これについても、以下で更に詳しく説明す
る。その結果、パッケージ処理された集積回路チップ２
２が個々のチップ以下の面積のみを占有する、微小素子
を必要とする用途において用いることが可能となる。
【００１８】図１Ｂを参照すると、基板１２の表面１６
には、ポリイミドの被膜２４を被着させてもよい。ポリ
イミド被膜２４は、集積回路１４を被覆し保護する封入
材の接着性を高めることができる。従来のパターン・エ
ッチング技法を用いて、ポリイミド被膜２４がボンディ
ング・パッド１８を覆うのを防ぐとよい。本発明の範囲
内で、他の被膜を用いたり、あるいは被膜を用いなくて
もよいことは理解されよう。
【００１９】シート状のリード・フレーム２６を、基板
１２の表面１６に対向するように配置する。このシート
状リード・フレーム２６は、複数の個々のリード・フレ
ーム２８を含むことができ、その各々は、集積回路チッ
プ２２の１つに対して電気接続を行う。
【００２０】シート状リード・フレーム２６は、単一材
料のシートとすることができる。一実施例では、リード
・フレーム２８の材料は、局所的に銀をめっきした合金
４２としてもよい。本発明の範囲内において、他の様々
な材料をリード・フレーム２８に使用可能であることは
理解されよう。
【００２１】各リード・フレーム２８は、対向する集積
回路チップ２２の周囲３２内に、複数のリード３０を含
むことができる。したがって、リード３０は他の集積回
路チップ２２と重なり合うことはない。以下で更に詳し
く説明するが、リード３０は、ボンディング・パッド１
８に電気的に結合され、外部素子に対する接続のために
封入材から延出させることができる。
【００２２】一実施例では、リード３０は二重レベル構
造とすることができる。この構造では、図１Ｂに示すよ
うに、上側のリード集合３０を下側のリード集合３０の
上に配置すればよい。したがって、二重レベル構造は、
集積回路チップ２２に対するリード３０の数を増加させ
る。また、リード・フレーム２８は、１つ以上のリード
３０を接続する細長いストリップ（図示せず）を含むこ
とも可能である。このストリップは、接地または電圧供
給導体として用いることができる。尚、本発明の範囲内
で、他のリード・フレーム２８の構造を用いてもよいこ
とは理解されよう。
【００２３】各リード３０は、外部素子に対する接続の
ための遠端３４を有することができる。一実施例では、
図１Ｂに示すように、遠端群３４はほぼ一平面内にあ
り、集積回路チップ２２の周辺３２を拡張させることが
できる。この実施例では、リード・フレーム２８は、パ
ッケージ処理後の切り出しプロセスを用い、パターニン
グされたウエハ１０を個々の集積回路チップ２２に切断
することによって、リード・フレーム・シート２６から
切断すればよい。
【００２４】図１Ｂに示すように、各遠端３４は、集積
回路チップ２２にほぼ平行とすることができる。一実施
例では、遠端３４はパラジウムを含むことができる。パ
ラジウムを予備的にめっきすることにより、遠端３４を
プリント回路基板等にはんだ付けする際に一層容易とな
る。本発明の範囲内で、遠端３４は他の予備めっきを含
んでもよく、あるいは予備めっきを含まなくてもよいこ
とは理解されよう。例えば、遠端３４は、はんだ付けの
前にめっき(solder pre-plated) してもよい。
【００２５】各リード・フレーム２８は、対向する集積
回路チップ２２に装着することができる。一実施例で
は、接着テープ４０を用いて、リード・フレーム２８を
対向する集積回路チップ２２に実装することができる。
好ましくは、接着テープ４０は、電気的短絡を防止する
ために非導電性とする。接着テープ４０は、ポリイミド
層２４およびリード・フレーム２８のリード３０に接着
するように、両面に粘着性があるものとするとよい。接
着テープ４０は、種々の方法および種々の厚さで、リー
ド・フレーム２８に取り付けることができる。かかる方
法は公知であり、これ以上説明しない。
【００２６】加えて、接着テープ４０によって、上側の
リード集合３０を下側のリード集合３０に装着してもよ
い。接着テープ４０の使用についてはリード３０の装着
について論じたが、他の方法でもリード・フレーム２８
を対向する集積回路チップ２２に装着可能であることは
理解されよう。同様に、上側のリードも、その他の方法
で下側のリードに装着することができる。例えば、リー
ド３０および／またはリード・フレーム２８は、エポキ
シ等によって、機械的に結合してもよい。
【００２７】図１Ｃを参照すると、コネクタ４２が、リ
ード３０を対向する集積回路チップ２２のボンディング
・パッド１８に電気的に結合することができる。一実施
例では、各コネクタ４２は、リード３０およびボンディ
ング・パッド１８に接合されるワイヤを含むことができ
る。本実施例では、ワイヤは、いずれかの薄く耐久性の
ある導電性金属とすればよい。特定の実施例では、直径
が約１．０ないし１．２ミル（０．０２５ないし０．０
３１ミリメートル）の金ワイヤを用いる場合がある。ワ
イヤは、リード３０およびボンディング・パッド１８に
対して、ウェッジ接合、ボール接合、または同様の接合
を行えばよい。一実施例では、ワイヤ接合工程に台形状
ルーピング(trapezoidal looping) を用いることがで
き、その結果低いルーピング・プロファイルが得られ
る。本発明の範囲内で、コネクタ４２をワイヤ以外のも
のとしてもよいことは理解されよう。例えば、コネクタ
４２は、はんだまたは金ボール、あるいはワイヤとボー
ルとしてもよい。
【００２８】図１Ｄを参照すると、集積回路チップ２
２、コネクタ４２、およびリード・フレーム２８の少な
くとも一部を封入することができる。封入材４４は、回
路素子に損傷を与え得る環境的要因への露出から、集積
回路チップ２２を保護するように作用する。また、封入
材４４は、組立構造全体を、機械的に堅固とし、耐久性
を高めるようにも作用する。封入された各集積回路、コ
ネクタ、および対向するリード・フレームは、個別の集
積回路パッケージ５０を形成することができる。
【００２９】一実施例では、封入材４４は、ウエハ１０
の集積回路１４、コネクタ４２、およびリード・フレー
ム２８を含む側にのみ適用すればよい。封入材４４は、
液体としてシリンジによって施与することができる。本
実施例では、液体は初期粘度が低く、急速に固化するも
のがよい。本発明の範囲内で、別の方法で封入材４４を
施与してもよいことは理解されよう。例えば、封入材４
４は、従来のトランスファ成形または３Ｐ成形技術、ウ
エハ１０と同程度の大きさの型穴(mold cavity) 等を用
いて施与することも可能である。更に、本発明の範囲内
で、ウエハ１０の両面に封入を行ってもよいことも理解
されよう。
【００３０】図１Ｄに示すように、各リード３０の残り
の部分は、封入後、露出されたままでよい。リード３０
の露出部分は、集積回路チップ２２のプリント回路基板
等のような外部素子に対する接続を行うためのものであ
る。一実施例では、リード３０の露出部分３０は、遠端
３４とすればよい。既に論じたように、遠端３４には、
パラジウムを予備的にめっきしておき、プリント回路基
板等へのはんだ付けを一層容易にするとよい。
【００３１】遠端３４を露出したまま残すには、ウエハ
１０に適用する封入材４４の分量を調整すればよい。図
１Ｄの実施例では、封入材４４の分量は、遠端３４の下
側４６を充填するのに必要な量とすればよい。本実施例
では、遠端３４を集積回路チップ２２にほぼ平行とし、
封入材４４が、遠端３４の外側４８を覆うことなく、遠
端３４の下側４６を充填できるようにするとよい。ま
た、遠端３４をほぼ平行にすることによって、プリント
回路基板等に対して、パッケージ処理されたチップを平
らに装着することも可能となる。
【００３２】図１Ｅを参照すると、封入されたウエハを
切り出し、個々の集積回路パッケージ５０を互いから切
り離すことができる。本発明によれば、集積回路パッケ
ージ５０は、完成され、検査、スクリーン印刷、および
顧客への出荷の用意ができたものとすることができる。
しかしながら、必要であれば、集積回路パッケージ５０
の端部５２および／または基板１２の背面側５４を最初
に封止してもよい。以上のように、本発明は、ウエハ・
レベルにおいて集積回路にパッケージ処理を行う方法を
提供する。ウエハ・レベルのパッケージ処理は、一連の
ウエハ製造プロセスとして実行し、パッケージ処理プロ
セスの合理化および短縮を図ることができる。
【００３３】図１Ｅに示すように、各集積回路パッケー
ジ５０は、チップ・サイズのパッケージとすることがで
きる。したがって、リード・フレーム２８、コネクタ４
２、封入材４４のいずれも、集積回路チップ２２の周囲
３２を越えて延出することはない。その結果、パッケー
ジの体積を最小に抑え、極小チップを必要とする装置に
チップが使用可能となる。
【００３４】以上、いくつかの実施例を用いて本発明に
ついて説明したが、種々の変更や修正が当業者には示唆
されよう。したがって、本発明は、特許請求の範囲に該
当するかかる変更や修正を含むことを意図するものであ
る。
【００３５】以上の説明に関して更に以下の項を開示す
る。 （１）集積回路パッケージであって、集積回路を含む集
積回路チップと、前記集積回路チップに対向するリード
・フレームであって、コネクタによって前記集積回路に
電気的に結合された少なくとも１つのリードを含み、前
記リードが前記集積回路の周囲内に収まる前記リード・
フレームと、前記集積回路、前記コネクタ、および前記
リード・フレームの一部を覆う封入材と、前記封入材か
ら露出された前記リード・フレームの残りの部分と、か
ら成ることを特徴とする集積回路パッケージ。 （２）前記リード・フレームは複数のリードを含み、各
リードはコネクタによって前記集積回路に電気的に結合
され、前記リードの各々は前記集積回路チップの周囲内
に収まる、第１項記載の集積回路パッケージ。 （３）前記リードの遠端が、前記集積回路チップとほぼ
平行である、第１項記載の集積回路パッケージ。 （４）前記コネクタは、前記リードおよび前記集積回路
に接合されたワイヤである、第１項記載の集積回路パッ
ケージ。 （５）前記集積回路に電気的に結合されたボンディング
・パッドを更に備え、前記ボンディング・パッドは、前
記集積回路の中央線に隣接して配置され、前記コネクタ
は、前記リードおよび前記ボンディング・パッドに接合
されたワイヤである、第１項記載の集積回路。 （６）前記リードは、パラジウムがめっきされている、
第１項記載の集積回路。
【００３６】（７）パッケージ入りウエハであって、複
数の集積回路チップを含み、各集積回路チップが集積回
路を含むウエハと、前記集積回路チップに対向する、シ
ート状リード・フレームであって、各リード・フレーム
が、対向する集積回路にコネクタによって電気的に結合
されたリードを含み、前記リードが対向する集積回路の
周囲内に収まる、前記シート状リード・フレームと、前
記集積回路、前記コネクタ、および各リード・フレーム
の一部を覆う封入材と、前記封入材から露出された、各
リード・フレームの残りの部分と、から成ることを特徴
とするパッケージ入りウエハ。 （８）前記シート状リード・フレームは、単一材料のシ
ートである、第７項記載のパッケージ入りウエハ。 （９）前記リード・フレームの各々は複数のリードを含
み、前記リードは各々前記対向する集積回路にコネクタ
によって電気的に結合され、前記リードの各々は前記対
向する集積回路チップの周囲内に収まる、第７項記載の
パッケージ入りウエハ。 （１０）前記各リードの遠端が、前記対向する集積回路
チップとほぼ平行である、第７項記載のパッケージ入り
ウエハ。 （１１）各コネクタは、前記リードおよび前記集積回路
に接合されたワイヤである、第７項記載のパッケージ入
りウエハ。 （１２）前記集積回路の各々に電気的に結合されたボン
ディング・パッドを更に備え、前記ボンディング・パッ
ドは、前記集積回路の中央線に隣接して配置され、前記
コネクタは、前記リードおよび前記ボンディング・パッ
ドに接合されたワイヤである、第７項記載のパッケージ
入りウエハ。 （１３）前記リードは、パラジウムがめっきされてい
る、第７項記載のパッケージ入りウエハ。
【００３７】（１４）集積回路パッケージのパッケージ
処理方法であって、各リード・フレームが対向する集積
回路チップの周囲内に収まるリードを含むシート状のリ
ード・フレームを、各々集積回路を含む複数の集積回路
チップに対向して、配置するステップと、各リード・フ
レームの前記リードを、前記対向する集積回路チップに
電気的に結合するステップと、前記集積回路と、各リー
ド・フレームの一部を封入し、各封入された集積回路お
よび対向するリード・フレームにより、個別の集積回路
パッケージを形成するステップと、から成る方法。 （１５）前記シート状のリード・フレームは、単一材料
のシートである第１４項記載の方法。 （１６）前記リードを対向する集積回路に電気的に結合
するステップは、前記リードおよび前記対向する集積回
路のボンディング・パッドにワイヤを接合するステップ
を含む第１４項記載の方法。 （１７）前記集積回路パッケージを互いから切り離すス
テップを更に含む第１４項記載の方法。 （１８）各リード・フレームを前記対向する集積回路に
装着するステップを更に含む第１４項記載の方法。 （１９）前記集積回路チップ上にポリイミド層を形成す
るステップを更に含む第１４項記載の方法。 （２０）前記リードにパラジウムをめっきするステップ
を更に含む第１４項記載の方法。
【００３８】（２１）集積回路パッケージ５０は、集積
回路１４を有する集積回路チップ２２を含むことができ
る。リード・フレーム２８は、集積回路チップ２２に対
向させることができる。リード・フレーム２８は、コネ
クタ４２によって集積回路１４に電気的に結合された少
なくとも１つのリード３０を含むことができる。リード
３０は、集積回路チップ２２の周囲３２内に収めること
ができる。封入材４４が、集積回路１４、コネクタ４
２、およびリード・フレーム２８の一部を被覆するよう
にするとよい。リード・フレーム２８の残りの部分は、
封入材４４から露出させることができる。
【図面の簡単な説明】
【図１】図１Ａないし図１Ｅは、本発明の一実施例によ
る集積回路のウエハ・レベル・パッケージ処理を示す一
連の概略断面図である。
【符号の説明】
１０ ウエハ １２ 基板 １６ 表面 １８ ボンディング・パッド ２２ 集積回路チップ ２４ ポリイミド被膜 ２６ シート状リード・フレーム ２８ リード・フレーム ３０ リード ３２ 集積回路チップの周囲 ３４ 遠端 ４０ 接着テープ ４２ コネクタ ４４ 封入材 ５０ 集積回路パッケージ

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 集積回路パッケージであって、 集積回路を含む集積回路チップと、 前記集積回路チップに対向するリード・フレームであっ
    て、コネクタによって前記集積回路に電気的に結合され
    た少なくとも１つのリードを含み、前記リードが前記集
    積回路の周囲内に収まる前記リード・フレームと、 前記集積回路、前記コネクタ、および前記リード・フレ
    ームの一部を覆う封入材と、 前記封入材から露出された前記リード・フレームの残り
    の部分と、から成ることを特徴とする集積回路パッケー
    ジ。
  2. 【請求項２】 パッケージ入りウエハであって、 複数の集積回路チップを含み、各集積回路チップが集積
    回路を含むウエハと、 前記集積回路チップに対向する、シート状リード・フレ
    ームであって、各リード・フレームが、対向する集積回
    路にコネクタによって電気的に結合されたリードを含
    み、前記リードが対向する集積回路の周囲内に収まる、
    前記シート状リード・フレームと、 前記集積回路、前記コネクタ、および各リード・フレー
    ムの一部を覆う封入材と、 前記封入材から露出された、各リード・フレームの残り
    の部分と、から成ることを特徴とするパッケージ入りウ
    エハ。
  3. 【請求項３】 集積回路パッケージのパッケージ処理方
    法であって、 各リード・フレームが対向する集積回路チップの周囲内
    に収まるリードを含むシート状のリード・フレームを、
    各々集積回路を含む複数の集積回路チップに対向して、
    配置するステップと、 各リード・フレームの前記リードを、前記対向する集積
    回路チップに電気的に結合するステップと、 前記集積回路と、各リード・フレームの一部を封入し、
    各封入された集積回路および対向するリード・フレーム
    により、個別の集積回路パッケージを形成するステップ
    と、から成る方法。
JP9321580A 1996-11-21 1997-11-21 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法 Pending JPH10163405A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3146496P 1996-11-21 1996-11-21
US031464 1996-11-21

Publications (1)

Publication Number Publication Date
JPH10163405A true JPH10163405A (ja) 1998-06-19

Family

ID=21859599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9321580A Pending JPH10163405A (ja) 1996-11-21 1997-11-21 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法

Country Status (5)

Country Link
EP (1) EP0844665A3 (ja)
JP (1) JPH10163405A (ja)
KR (1) KR19980042617A (ja)
SG (1) SG74604A1 (ja)
TW (1) TW386272B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400021B1 (en) 1999-06-29 2002-06-04 Hyundai Electronics Industries Co., Ltd. Wafer level package and method for fabricating the same

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2000124350A (ja) * 1998-10-16 2000-04-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
DE19856833A1 (de) * 1998-12-09 2000-06-21 Siemens Ag Verfahren zur Herstellung eines integrierten Schaltkreises
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6639308B1 (en) 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100421774B1 (ko) 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
US6521485B2 (en) 2001-01-17 2003-02-18 Walsin Advanced Electronics Ltd Method for manufacturing wafer level chip size package
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8866278B1 (en) 2011-10-10 2014-10-21 Amkor Technology, Inc. Semiconductor device with increased I/O configuration
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125633A (ja) * 1988-11-04 1990-05-14 Nec Corp 集積回路
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
KR0179920B1 (ko) * 1996-05-17 1999-03-20 문정환 칩 사이즈 패키지의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400021B1 (en) 1999-06-29 2002-06-04 Hyundai Electronics Industries Co., Ltd. Wafer level package and method for fabricating the same

Also Published As

Publication number Publication date
SG74604A1 (en) 2000-08-22
KR19980042617A (ko) 1998-08-17
EP0844665A3 (en) 1999-10-27
EP0844665A2 (en) 1998-05-27
TW386272B (en) 2000-04-01

Similar Documents

Publication Publication Date Title
JPH10163405A (ja) 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法
JP3420057B2 (ja) 樹脂封止型半導体装置
US8241967B2 (en) Semiconductor package with a support structure and fabrication method thereof
US7671451B2 (en) Semiconductor package having double layer leadframe
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
US6407333B1 (en) Wafer level packaging
US20020089053A1 (en) Package having array of metal pegs linked by printed circuit lines
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
US20250183135A1 (en) Lead stabilization in semiconductor packages
US7378298B2 (en) Method of making stacked die package
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
US20080197466A1 (en) Semiconductor device and manufacturing method thereof
US8330270B1 (en) Integrated circuit package having a plurality of spaced apart pad portions
US20070249101A1 (en) Method for fabricating semiconductor package free of substrate
US6380062B1 (en) Method of fabricating semiconductor package having metal peg leads and connected by trace lines
US20050194665A1 (en) Semiconductor package free of substrate and fabrication method thereof
US6534337B1 (en) Lead frame type plastic ball grid array package with pre-assembled ball type contacts
JP3359824B2 (ja) Ｂｇａ型半導体装置の製造方法
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof
JPH09270435A (ja) 半導体装置の製造方法
JP2000315700A (ja) 半導体装置の製造方法
JPH04306855A (ja) 樹脂封止型半導体装置及びその形成方法
JP2000269375A (ja) 半導体装置およびその製造方法