JPH10163432A - 暖壁型反応チャンバ部及びこれを用いた半球型グレーン膜の形成方法 - Google Patents
暖壁型反応チャンバ部及びこれを用いた半球型グレーン膜の形成方法Info
- Publication number
- JPH10163432A JPH10163432A JP9330560A JP33056097A JPH10163432A JP H10163432 A JPH10163432 A JP H10163432A JP 9330560 A JP9330560 A JP 9330560A JP 33056097 A JP33056097 A JP 33056097A JP H10163432 A JPH10163432 A JP H10163432A
- Authority
- JP
- Japan
- Prior art keywords
- reaction chamber
- temperature
- hsg
- substrate
- reaction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
Landscapes
- Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Silicon Compounds (AREA)
- Battery Electrode And Active Subsutance (AREA)
Abstract
(57)【要約】
【課題】 暖壁型反応チャンバ部及びこれを用いた半球
型グレーン膜の形成方法を提供する。 【解決手段】 反応チャンバと、前記反応チャンバを取
り囲むように設けられた断熱手段と、前記反応チャンバ
の内部に半導体基板が置かれるように設けられたサセプ
ターとを含むことにより、反応チャンバ内の温度を２０
０℃〜５００℃程度に保ち前記反応チャンバから熱放出
を防止できる断熱手段を具備してストリッジ電極の表面
に選択的にＨＳＧを形成することができる。かつ、ＨＳ
Ｇシリコーン核の形成からＨＳＧシリコーン膜の形成ま
でかかる工程時間を著しく縮めることができる。よっ
て、ＨＳＧシリコーン膜を具備する半導体装置の生産性
を向上させることができる。
型グレーン膜の形成方法を提供する。 【解決手段】 反応チャンバと、前記反応チャンバを取
り囲むように設けられた断熱手段と、前記反応チャンバ
の内部に半導体基板が置かれるように設けられたサセプ
ターとを含むことにより、反応チャンバ内の温度を２０
０℃〜５００℃程度に保ち前記反応チャンバから熱放出
を防止できる断熱手段を具備してストリッジ電極の表面
に選択的にＨＳＧを形成することができる。かつ、ＨＳ
Ｇシリコーン核の形成からＨＳＧシリコーン膜の形成ま
でかかる工程時間を著しく縮めることができる。よっ
て、ＨＳＧシリコーン膜を具備する半導体装置の生産性
を向上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、反応チャンバ部及
びこれを用いたＨＳＧシリコーン膜の形成方法に係り、
特に暖壁型（ｗａｒｍ ｗａｌｌ ｔｙｐｅ）反応チャ
ンバ部とこれを用いたＨＳＧシリコーン膜の形成方法に
関する。
びこれを用いたＨＳＧシリコーン膜の形成方法に係り、
特に暖壁型（ｗａｒｍ ｗａｌｌ ｔｙｐｅ）反応チャ
ンバ部とこれを用いたＨＳＧシリコーン膜の形成方法に
関する。
【０００２】
【従来の技術】半導体装置を構成する基本素子のうち一
つであるキャパシターのキャパシタンスを増加させる方
法としては、キャパシターの電極の面積を増加させる方
法、電極間の誘電体膜の厚さを減少させる方法及び誘電
定数の大きい誘電体膜を用いる方法が挙げられる。誘電
膜を薄膜化する場合には、漏れ電流が増加されてキャパ
シターの特性を低下させる。従って、ＢＳＴ（（Ｂａ，
Ｓｒ）Ｔｉ０3 ）とＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）０3 ）
のような高誘電膜が登場するようになった。ところが、
このような高誘電膜は制限された領域で部分的に用いら
れている。従って、キャパシターのキャパシタンスを増
加させるため、既存の平面状の電極構造の代りにシリン
ダ（ｃｙｌｉｎｄｅｒ）型、スタック（ｓｔａｃｋ）型
やフィン（ｆｉｎ）型のようなキャパシター電極が開発
されるようになった。ここで、キャパシターの電極表面
に半球形グレーン（以下、ＨＳＧという）シリコーン膜
を形成することにより電極の有効表面積をさらに増加さ
せる方法が広く適用されている。
つであるキャパシターのキャパシタンスを増加させる方
法としては、キャパシターの電極の面積を増加させる方
法、電極間の誘電体膜の厚さを減少させる方法及び誘電
定数の大きい誘電体膜を用いる方法が挙げられる。誘電
膜を薄膜化する場合には、漏れ電流が増加されてキャパ
シターの特性を低下させる。従って、ＢＳＴ（（Ｂａ，
Ｓｒ）Ｔｉ０3 ）とＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）０3 ）
のような高誘電膜が登場するようになった。ところが、
このような高誘電膜は制限された領域で部分的に用いら
れている。従って、キャパシターのキャパシタンスを増
加させるため、既存の平面状の電極構造の代りにシリン
ダ（ｃｙｌｉｎｄｅｒ）型、スタック（ｓｔａｃｋ）型
やフィン（ｆｉｎ）型のようなキャパシター電極が開発
されるようになった。ここで、キャパシターの電極表面
に半球形グレーン（以下、ＨＳＧという）シリコーン膜
を形成することにより電極の有効表面積をさらに増加さ
せる方法が広く適用されている。
【０００３】電極表面にだけＨＳＧ（Ｈｅｍｉ−Ｓｐｈ
ｅｒｉｃａｌ Ｇｒａｉｎ）シリコーン膜を選択的に形
成する方法として、冷壁型（ｃｏｌｄ ｗａｌｌ ｔｙ
ｐｅ）反応チャンバを用いる方法が提案されている。そ
の理由は、選択性ロスマージン（ｓｅｌｅｃｔｉｖｉｔ
ｙ ｌｏｓｓ ｍａｒｇｉｎｅ：シリコーン電極上にＨ
ＳＧを形成する時、近くの酸化膜にＨＳＧが形成される
程度）が最も好ましいからである。冷壁型反応チャンバ
の内壁は内壁に反応ガスが吸着されることを防止するた
めに１０℃〜２０℃程度の温度で保たれる。
ｅｒｉｃａｌ Ｇｒａｉｎ）シリコーン膜を選択的に形
成する方法として、冷壁型（ｃｏｌｄ ｗａｌｌ ｔｙ
ｐｅ）反応チャンバを用いる方法が提案されている。そ
の理由は、選択性ロスマージン（ｓｅｌｅｃｔｉｖｉｔ
ｙ ｌｏｓｓ ｍａｒｇｉｎｅ：シリコーン電極上にＨ
ＳＧを形成する時、近くの酸化膜にＨＳＧが形成される
程度）が最も好ましいからである。冷壁型反応チャンバ
の内壁は内壁に反応ガスが吸着されることを防止するた
めに１０℃〜２０℃程度の温度で保たれる。
【０００４】前述したように、充分に広い表面積を有す
るＨＳＧシリコン膜を形成する決定的な要因の１つは、
反応チャンバで適当な温度範囲を保つことである。前記
冷壁型反応チャンバは、有益な結果を提供するが、前記
形成工程の間の温度不安定に対して適したＨＳＧ表面積
を得るためには何よりも反応時間が増加される必要があ
る。
るＨＳＧシリコン膜を形成する決定的な要因の１つは、
反応チャンバで適当な温度範囲を保つことである。前記
冷壁型反応チャンバは、有益な結果を提供するが、前記
形成工程の間の温度不安定に対して適したＨＳＧ表面積
を得るためには何よりも反応時間が増加される必要があ
る。
【０００５】前述したような方法とシステムにも拘ら
ず、その分野でＨＳＧシリコン膜を形成するための改善
された方法とシステムに対した必要性が存在し続ける。
ず、その分野でＨＳＧシリコン膜を形成するための改善
された方法とシステムに対した必要性が存在し続ける。
【０００６】
【発明が解決しようとする課題】本発明は、前記の問題
点を解決するためになされたものであり、ＨＳＧシリコ
ーン膜の形成時間を縮められるＨＳＧの形成に好適な反
応チャンバ部を提供することを目的とする。
点を解決するためになされたものであり、ＨＳＧシリコ
ーン膜の形成時間を縮められるＨＳＧの形成に好適な反
応チャンバ部を提供することを目的とする。
【０００７】また、本発明の他の目的は、前記反応チャ
ンバ部を用いてＨＳＧシリコーン膜を形成する方法を提
供することにある。
ンバ部を用いてＨＳＧシリコーン膜を形成する方法を提
供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、本発明による反応チャンバ部は、基板加熱用ヒータ
ーが装着されたサセプターを含む反応チャンバと前記反
応チャンバを取り囲む断熱手段を具備している。本発明
の実施の形態によれば、前記断熱手段は炭化ケイ素ヒー
ターを有している。
に、本発明による反応チャンバ部は、基板加熱用ヒータ
ーが装着されたサセプターを含む反応チャンバと前記反
応チャンバを取り囲む断熱手段を具備している。本発明
の実施の形態によれば、前記断熱手段は炭化ケイ素ヒー
ターを有している。
【０００９】本発明の実施の形態によれば、前記反応チ
ャンバは、石英チューブを有する内壁と炭化ケイ素チュ
ーブを有する外壁とを具備する。前記内壁は、黒体（ｂ
ｌａｃｋ ｂｏｄｙ）である。望ましくは、前記サセプ
タは、その中に炭化ケイ素チューブを有する。そして、
前記基板をヒーティングするためのヒーターが前記サセ
プタに設けられている。本発明の実施の形態によれば、
前記反応ガスは、ＨＳＧ核形成用ガスであるシラン（Ｓ
ｉＨ4 ）、ジシラン（Ｓｉ2 Ｈ6 ）及びＤＣＳからなる
群より選択された何れか一つである。
ャンバは、石英チューブを有する内壁と炭化ケイ素チュ
ーブを有する外壁とを具備する。前記内壁は、黒体（ｂ
ｌａｃｋ ｂｏｄｙ）である。望ましくは、前記サセプ
タは、その中に炭化ケイ素チューブを有する。そして、
前記基板をヒーティングするためのヒーターが前記サセ
プタに設けられている。本発明の実施の形態によれば、
前記反応ガスは、ＨＳＧ核形成用ガスであるシラン（Ｓ
ｉＨ4 ）、ジシラン（Ｓｉ2 Ｈ6 ）及びＤＣＳからなる
群より選択された何れか一つである。
【００１０】前記他の目的を達成するために、本発明の
実施の形態による半導体装置のＨＳＧの形成方法は、次
のように行われる。 （ａ）半導体基板上に前記基板と接触される導電層パタ
ーンを形成する。（ｂ）前記導電層パターンが形成され
た結果物を断熱手段を具備する暖壁型反応チャンバにロ
ーディングする。（ｃ）前記基板を加熱する。
実施の形態による半導体装置のＨＳＧの形成方法は、次
のように行われる。 （ａ）半導体基板上に前記基板と接触される導電層パタ
ーンを形成する。（ｂ）前記導電層パターンが形成され
た結果物を断熱手段を具備する暖壁型反応チャンバにロ
ーディングする。（ｃ）前記基板を加熱する。
【００１１】前記（ｃ）の段階で前記反応チャンバにＨ
ＳＧシリコン膜を形成するための反応ガスが注入され
る。また、本発明の実施の形態によれば、前記（Ｃ）の
段階で前記反応チャンバに注入される反応ガスは、前記
基板と反応される前に先に加熱される。この際、前記基
板は、所定の温度（５６０℃〜６３０℃）で保たれ、前
記反応ガスが供給される間に前記反応チャンバは、所定
の圧力（１〜１００ｍｔｏｒｒ）で保たれる。
ＳＧシリコン膜を形成するための反応ガスが注入され
る。また、本発明の実施の形態によれば、前記（Ｃ）の
段階で前記反応チャンバに注入される反応ガスは、前記
基板と反応される前に先に加熱される。この際、前記基
板は、所定の温度（５６０℃〜６３０℃）で保たれ、前
記反応ガスが供給される間に前記反応チャンバは、所定
の圧力（１〜１００ｍｔｏｒｒ）で保たれる。
【００１２】前記（ｃ）の段階でＨＳＧ核（ｓｅｅｄ）
が形成される。前記（ｃ）の段階後、前記基板をアニー
リングする。この結果、ＨＳＧシリコーン膜が形成され
る。前記アニーリングの間に反応チャンバは１×１０-9
トールほどの圧力で保たれる。前記他の目的を達成する
ため、本発明の他の実施の形態によるＨＳＧシリコーン
膜の形成方法は次のように実施し得る。
が形成される。前記（ｃ）の段階後、前記基板をアニー
リングする。この結果、ＨＳＧシリコーン膜が形成され
る。前記アニーリングの間に反応チャンバは１×１０-9
トールほどの圧力で保たれる。前記他の目的を達成する
ため、本発明の他の実施の形態によるＨＳＧシリコーン
膜の形成方法は次のように実施し得る。
【００１３】化学反応チャンバを用いたウェーハ基板の
導電層上にＨＳＧシリコン膜を具備するキャパシタの形
成方法において、前記反応チャンバを第１温度でプリヒ
ーティングする段階と、前記反応チャンバに前記基板を
ローディングする段階と、前記基板を反応温度までヒー
ティングする段階と、前記反応チャンバ内に反応ガスを
供給するものの、前記ガスが前記導電層の表面に到達さ
れる前に実質的に前記第１温度までプリヒーティングさ
れるように前記ガスと前記導電層とを反応させる段階
と、前記反応温度で前記基板を保ち、前記チャンバを前
記第１温度で保つ間に前記導電層上に複数個のシリコン
シードを形成するために前記反応ガスをさらに供給する
段階と、前記基板を前記反応温度に保ち、前記反応チャ
ンバを前記第１温度に保つ間に前記シリコンシードをア
ニーリングして前記導電層上にＨＳＧシリコン膜を形成
する段階とを有することを特徴とする。
導電層上にＨＳＧシリコン膜を具備するキャパシタの形
成方法において、前記反応チャンバを第１温度でプリヒ
ーティングする段階と、前記反応チャンバに前記基板を
ローディングする段階と、前記基板を反応温度までヒー
ティングする段階と、前記反応チャンバ内に反応ガスを
供給するものの、前記ガスが前記導電層の表面に到達さ
れる前に実質的に前記第１温度までプリヒーティングさ
れるように前記ガスと前記導電層とを反応させる段階
と、前記反応温度で前記基板を保ち、前記チャンバを前
記第１温度で保つ間に前記導電層上に複数個のシリコン
シードを形成するために前記反応ガスをさらに供給する
段階と、前記基板を前記反応温度に保ち、前記反応チャ
ンバを前記第１温度に保つ間に前記シリコンシードをア
ニーリングして前記導電層上にＨＳＧシリコン膜を形成
する段階とを有することを特徴とする。
【００１４】前記シリコンシードをアニーリングする前
に前記反応ガスの流れを中止する段階をさらに有する。
また、前記基板を前記反応温度でヒーティングする前、
前記基板を前記反応温度より低いスタンバイ温度で加熱
する間に前記反応チャンバーを第１圧力で保つ。前記第
１圧力は１ ミリトール乃至１００ミリトール（ｍｔｏ
ｒｒ）である。
に前記反応ガスの流れを中止する段階をさらに有する。
また、前記基板を前記反応温度でヒーティングする前、
前記基板を前記反応温度より低いスタンバイ温度で加熱
する間に前記反応チャンバーを第１圧力で保つ。前記第
１圧力は１ ミリトール乃至１００ミリトール（ｍｔｏ
ｒｒ）である。
【００１５】前記シリコンシードをアニーリングする間
に前記反応チャンバを前記第１圧力より低い第２圧力で
保つ。本発明の実施の形態によれば、前記反応ガスとし
てはシラン（ＳｉＨ4 ）、ジシラン（Ｓｉ2 Ｈ6 ）及び
ＤＣＳからなる群より選択された何れか一つを用いる。
に前記反応チャンバを前記第１圧力より低い第２圧力で
保つ。本発明の実施の形態によれば、前記反応ガスとし
てはシラン（ＳｉＨ4 ）、ジシラン（Ｓｉ2 Ｈ6 ）及び
ＤＣＳからなる群より選択された何れか一つを用いる。
【００１６】本発明はキャパシターの下部電極上に損傷
や欠陥のないＨＳＧシリコーン膜を形成することができ
る。その上、ＨＳＧの形成時間を縮めて半導体装置の生
産性を向上させることができる。
や欠陥のないＨＳＧシリコーン膜を形成することができ
る。その上、ＨＳＧの形成時間を縮めて半導体装置の生
産性を向上させることができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態による
暖壁型反応チャンバ部及びこれを用いたキャパシターの
製造方法を添付した図面に基づき詳細に説明する。図３
に示したように、本発明の実施の形態による暖壁型反応
チャンバ部は反応チャンバ４１及び前記反応チャンバ４
１を取り囲むように設けられた断熱手段５２を有してい
る。前記反応チャンバは石英チューブ４６からなる内壁
と炭化ケイ素チューブ５０からなる外壁とから構成され
ている。そして、前記反応チャンバの内部には、基板４
４が置かれるサセプター（ｓｕｓｃｅｐｔｏｒ）４０が
設けられ、前記サセプター４０は、前記基板４４を加熱
させるためのヒーター４２を有している。前記サセプタ
ー４０の左側底には、ＨＳＧシリコーン膜形成用の反応
ガスが注入されるガス供給管４７が設けられており、反
応ガスが前記反応チャンバの内部に流入される。
暖壁型反応チャンバ部及びこれを用いたキャパシターの
製造方法を添付した図面に基づき詳細に説明する。図３
に示したように、本発明の実施の形態による暖壁型反応
チャンバ部は反応チャンバ４１及び前記反応チャンバ４
１を取り囲むように設けられた断熱手段５２を有してい
る。前記反応チャンバは石英チューブ４６からなる内壁
と炭化ケイ素チューブ５０からなる外壁とから構成され
ている。そして、前記反応チャンバの内部には、基板４
４が置かれるサセプター（ｓｕｓｃｅｐｔｏｒ）４０が
設けられ、前記サセプター４０は、前記基板４４を加熱
させるためのヒーター４２を有している。前記サセプタ
ー４０の左側底には、ＨＳＧシリコーン膜形成用の反応
ガスが注入されるガス供給管４７が設けられており、反
応ガスが前記反応チャンバの内部に流入される。
【００１８】前記反応ガスは、ＨＳＧシリコーン膜形成
用のガスとしてシラン（ＳｉＨ4 ）、ジシラン（Ｓｉ2
Ｈ6 ）及びＤＣＳ（Ｄｉｃｈｌｏｒｏ ｓｉｌａｎｅ）
からなる群より選択された何れか一つである。前記サセ
プター４０の右側には、前記反応チャンバ内部の反応さ
れたガスを排出させる排出口４９が設けられる。前記排
出口４９は、ポンピング設備（図示せず）と連結されて
おり前記反応チャンバ内部を所望の圧力状態で保つこと
ができる。そして、前記反応チャンバ部の一側面には、
前記基板４４をローディングかつアンローディングでき
るロードロックチャンバ５１が連結されているが、前記
ロードロックチャンバ５１は、トランスファ（ｔｒａｎ
ｓｆｅｒ）チャンバ（図示せず）と連結されている。前
記石英チューブ４６と前記石英チューブ４６が接触され
る下部構造物との間にはＯリング（Ｏ−ｒｉｎｇ）４８
が設けられている。前記炭化ケイ素チューブ５０を取り
囲む断熱手段５２はその内部に炭化けい素ヒーター５４
を有している。前記炭化けい素ヒーター５４は、反応チ
ャンバ内部の温度を一定に保つ役割を果たす。
用のガスとしてシラン（ＳｉＨ4 ）、ジシラン（Ｓｉ2
Ｈ6 ）及びＤＣＳ（Ｄｉｃｈｌｏｒｏ ｓｉｌａｎｅ）
からなる群より選択された何れか一つである。前記サセ
プター４０の右側には、前記反応チャンバ内部の反応さ
れたガスを排出させる排出口４９が設けられる。前記排
出口４９は、ポンピング設備（図示せず）と連結されて
おり前記反応チャンバ内部を所望の圧力状態で保つこと
ができる。そして、前記反応チャンバ部の一側面には、
前記基板４４をローディングかつアンローディングでき
るロードロックチャンバ５１が連結されているが、前記
ロードロックチャンバ５１は、トランスファ（ｔｒａｎ
ｓｆｅｒ）チャンバ（図示せず）と連結されている。前
記石英チューブ４６と前記石英チューブ４６が接触され
る下部構造物との間にはＯリング（Ｏ−ｒｉｎｇ）４８
が設けられている。前記炭化ケイ素チューブ５０を取り
囲む断熱手段５２はその内部に炭化けい素ヒーター５４
を有している。前記炭化けい素ヒーター５４は、反応チ
ャンバ内部の温度を一定に保つ役割を果たす。
【００１９】次に、かかる構成を有する前記暖壁型反応
チャンバ部を用いて電極の表面にＨＳＧシリコーン膜を
具備するキャパシターの製造方法を説明する。まず、図
４を参照すれば、半導体基板６０の活性領域上にトラン
ジスタ（図示せず）を形成する。前記トランジスタの形
成された前記半導体基板６０の全面に層間絶縁膜６２を
形成しパタニングして前記半導体基板６０の一部を露出
させるコンタクトホール６４を形成する。
チャンバ部を用いて電極の表面にＨＳＧシリコーン膜を
具備するキャパシターの製造方法を説明する。まず、図
４を参照すれば、半導体基板６０の活性領域上にトラン
ジスタ（図示せず）を形成する。前記トランジスタの形
成された前記半導体基板６０の全面に層間絶縁膜６２を
形成しパタニングして前記半導体基板６０の一部を露出
させるコンタクトホール６４を形成する。
【００２０】引続き、前記コンタクトホール６４を埋め
立てる導電性物質層を前記層間絶縁膜６２の全面に形成
する。前記導電性物質層は、非晶質シリコーン層から形
成する。前記導電性物質層をパタニングして前記コンタ
クトホール６４を埋め立てる導電層パターン６６を形成
する。ここで、前記導電層パターン６６はキャパシター
のストリッジノードの役割を果たす。
立てる導電性物質層を前記層間絶縁膜６２の全面に形成
する。前記導電性物質層は、非晶質シリコーン層から形
成する。前記導電性物質層をパタニングして前記コンタ
クトホール６４を埋め立てる導電層パターン６６を形成
する。ここで、前記導電層パターン６６はキャパシター
のストリッジノードの役割を果たす。
【００２１】図５は、ＨＳＧシリコーン膜６８を形成す
る段階を示したものである。具体的に、前記導電層パタ
ーン６６を形成する工程を終えた結果物を暖壁型（ｗａ
ｒｍｗａｌｌ ｔｙｐｅ）反応チャンバにローディング
した後、前記導電層パターン６６の表面にＨＳＧシリコ
ン膜６８を形成する。
る段階を示したものである。具体的に、前記導電層パタ
ーン６６を形成する工程を終えた結果物を暖壁型（ｗａ
ｒｍｗａｌｌ ｔｙｐｅ）反応チャンバにローディング
した後、前記導電層パターン６６の表面にＨＳＧシリコ
ン膜６８を形成する。
【００２２】前記暖壁型反応チャンバでは、シリコーン
にだけＨＳＧ膜を形成させる選択的蒸着工程が施される
ため、前記導電層パターン６６の全面にだけＨＳＧシリ
コーン膜を均一に形成することができる。望ましい実施
の形態として、導電層パターン６６が形成された半導体
基板６０が図３のサセプター４０上に装着される。
にだけＨＳＧ膜を形成させる選択的蒸着工程が施される
ため、前記導電層パターン６６の全面にだけＨＳＧシリ
コーン膜を均一に形成することができる。望ましい実施
の形態として、導電層パターン６６が形成された半導体
基板６０が図３のサセプター４０上に装着される。
【００２３】引き続き、前述したような構成を有する暖
壁型反応チャンバ部のロードロックチャンバ５１を通じ
て前記サセプター４０の上に前記導電層パターン６６が
形成されている前記基板６０をローディングさせる。
壁型反応チャンバ部のロードロックチャンバ５１を通じ
て前記サセプター４０の上に前記導電層パターン６６が
形成されている前記基板６０をローディングさせる。
【００２４】前記基板６０が前記サセプター４０の上に
ローディングされる前、既に前記サセプター４０はその
内部に設けられた炭化ケイ素ヒーター４２により５６０
℃〜６３０℃の温度で保たれた状態である。従って、前
記基板６０が前記サセプター４０にローディングされた
後、前記基板６０は前記サセプター４０と同一な温度を
保つようになる。
ローディングされる前、既に前記サセプター４０はその
内部に設けられた炭化ケイ素ヒーター４２により５６０
℃〜６３０℃の温度で保たれた状態である。従って、前
記基板６０が前記サセプター４０にローディングされた
後、前記基板６０は前記サセプター４０と同一な温度を
保つようになる。
【００２５】前記基板６０が反応チャンバ内にローディ
ングされた後、前記石英チューブ４６と炭化ケイ素チュ
ーブ５０を２００℃〜５００℃程度に保った状態で前記
ガス供給管４７に反応ガスを供給する。前記反応ガスは
ＨＳＧの核形成に用いられるガスであり、シラン、ジシ
ラン及びＤＣＳからなる群より選択された何れか一つで
あり得る。
ングされた後、前記石英チューブ４６と炭化ケイ素チュ
ーブ５０を２００℃〜５００℃程度に保った状態で前記
ガス供給管４７に反応ガスを供給する。前記反応ガスは
ＨＳＧの核形成に用いられるガスであり、シラン、ジシ
ラン及びＤＣＳからなる群より選択された何れか一つで
あり得る。
【００２６】望ましくは、前記反応ガスが供給される間
に前記反応チャンバ内の圧力は数ミリトール（ｍｔｏｒ
ｒ）乃至数十ミリトール（ｍｔｏｒｒ）程度に保つ。か
つ、前記反応ガスが前記反応チャンバ内に流入される間
に前記炭化ケイ素チューブ５０と石英チューブ４６は同
一な温度を保つべきである。その方法としては、前記各
チューブ４６，５０にヒーターを設ける方法と前記チュ
ーブ４６，５０自体を黒体物質あるいはそれと類似な物
質から形成して反応チャンバ内から発生した熱が外部へ
輻射されなくして前記チューブの温度を一定に保つ方法
がある。かつ、前記炭化ケイ素チューブ５０の外部面全
体を取り囲む断熱手段５２を形成して反応チャンバから
熱損失を防止して、前記反応チャンバ内に流入される前
記反応ガスが前記基板６０に至るまで反応チャンバ内部
を均一に加熱させる。前記断熱手段５２は熱を発生させ
る炭化ケイ素ヒーターを有する。
に前記反応チャンバ内の圧力は数ミリトール（ｍｔｏｒ
ｒ）乃至数十ミリトール（ｍｔｏｒｒ）程度に保つ。か
つ、前記反応ガスが前記反応チャンバ内に流入される間
に前記炭化ケイ素チューブ５０と石英チューブ４６は同
一な温度を保つべきである。その方法としては、前記各
チューブ４６，５０にヒーターを設ける方法と前記チュ
ーブ４６，５０自体を黒体物質あるいはそれと類似な物
質から形成して反応チャンバ内から発生した熱が外部へ
輻射されなくして前記チューブの温度を一定に保つ方法
がある。かつ、前記炭化ケイ素チューブ５０の外部面全
体を取り囲む断熱手段５２を形成して反応チャンバから
熱損失を防止して、前記反応チャンバ内に流入される前
記反応ガスが前記基板６０に至るまで反応チャンバ内部
を均一に加熱させる。前記断熱手段５２は熱を発生させ
る炭化ケイ素ヒーターを有する。
【００２７】次いで、前記流入された反応ガスは前記導
電層パターン６６の間の反応により前記基板６０上にＨ
ＳＧシリコン核が形成される。前記反応チャンバの内部
は前記反応ガスが流入される前に２００℃〜５００℃の
温度を保つので、前記反応ガスは前記基板６０に至る過
程で予め前記温度範囲に加熱される。従って、前記反応
ガスが前記基板６０に到り適切な表面積を有するＨＳＧ
核を形成した後、前記基板６０の温度まで到達するにか
かる時間は従来の冷壁型チャンバに比べて非常に短い。
即ち、温度安定化時間が非常に短くなる。
電層パターン６６の間の反応により前記基板６０上にＨ
ＳＧシリコン核が形成される。前記反応チャンバの内部
は前記反応ガスが流入される前に２００℃〜５００℃の
温度を保つので、前記反応ガスは前記基板６０に至る過
程で予め前記温度範囲に加熱される。従って、前記反応
ガスが前記基板６０に到り適切な表面積を有するＨＳＧ
核を形成した後、前記基板６０の温度まで到達するにか
かる時間は従来の冷壁型チャンバに比べて非常に短い。
即ち、温度安定化時間が非常に短くなる。
【００２８】図６は、従来の冷壁型反応チャンバでＨＳ
Ｇが形成されるウェーハ４４の温度プロファイル（ｐｒ
ｏｆｉｌｅ）を示す。図６及び図７において二つのプロ
ファイルが得られるが、実質的に後者が前記反応チャン
バ４１を適正範囲内の何れの温度に保つために先加熱段
階を用意することを除いてはこれらは同等なチャンバ環
境から得られる。
Ｇが形成されるウェーハ４４の温度プロファイル（ｐｒ
ｏｆｉｌｅ）を示す。図６及び図７において二つのプロ
ファイルが得られるが、実質的に後者が前記反応チャン
バ４１を適正範囲内の何れの温度に保つために先加熱段
階を用意することを除いてはこれらは同等なチャンバ環
境から得られる。
【００２９】図６において、Ｔ１はシラン（ｓｉｌａｎ
ｅ）または他の適合したガスを注入してＨＳＧシーディ
ング（ｓｅｅｄｉｎｇ）の始まる適正反応温度に到達さ
れる時間である。ここで、前記「シーディング」は、化
学反応で結晶シリコン核を凝集させることを意味する。
Ｔ２は、ＨＳＧを形成するに必要な総反応時間である。
Ｔ２は、シーディング時間Ｔ２とアニーリング時間Ｔ５
とにさらに分けられる。Ｔ３は、前記Ｔ１とＴ２とを合
せた時間または冷壁型反応チャンバで前記全ＨＳＧ形成
工程を完了するにかかる時間である。ＨＳＧ形成に必要
な温度は、「ｃ」で示し、前記ウェーハ４４のスタンバ
イ温度は、「ｄ」で示す。前記ＨＳＧシーディングは、
時間「ａ」から始まる。そして、ＨＳＧを成長させるた
めのアニーリングは、時間「ｂ」から始まる。
ｅ）または他の適合したガスを注入してＨＳＧシーディ
ング（ｓｅｅｄｉｎｇ）の始まる適正反応温度に到達さ
れる時間である。ここで、前記「シーディング」は、化
学反応で結晶シリコン核を凝集させることを意味する。
Ｔ２は、ＨＳＧを形成するに必要な総反応時間である。
Ｔ２は、シーディング時間Ｔ２とアニーリング時間Ｔ５
とにさらに分けられる。Ｔ３は、前記Ｔ１とＴ２とを合
せた時間または冷壁型反応チャンバで前記全ＨＳＧ形成
工程を完了するにかかる時間である。ＨＳＧ形成に必要
な温度は、「ｃ」で示し、前記ウェーハ４４のスタンバ
イ温度は、「ｄ」で示す。前記ＨＳＧシーディングは、
時間「ａ」から始まる。そして、ＨＳＧを成長させるた
めのアニーリングは、時間「ｂ」から始まる。
【００３０】図７は、本発明による暖壁（ｗａｒｍ−ｗ
ａｌｌ）型反応チャンバにおいてＨＳＧを形成する方法
に対する対応する温度プロフィルを示す。Ｔ１′−Ｔ
４′は従来の技術の時間値Ｔ１−Ｔ５に対応する本発明
の時間値である。ａ′−ｄ′はａ−ｄに対応する。ｃ′
とｄ′もｃ及びｄに対応する。
ａｌｌ）型反応チャンバにおいてＨＳＧを形成する方法
に対する対応する温度プロフィルを示す。Ｔ１′−Ｔ
４′は従来の技術の時間値Ｔ１−Ｔ５に対応する本発明
の時間値である。ａ′−ｄ′はａ−ｄに対応する。ｃ′
とｄ′もｃ及びｄに対応する。
【００３１】図６及び図７において、ウェーハ４４は、
スタンバイ温度ｄ（図７のｄ′）から化学反応が始まる
反応温度ｃ（図７のｃ′）まで加熱される。ＨＳＧ形成
工程は前記化学反応により前記ウェーハ４４の選択され
た表面にシリコンシードが凝集されることにより始ま
る。前記シードは、アニーリングを通して所望のサイズ
のグレーンが得られるまで成長される。
スタンバイ温度ｄ（図７のｄ′）から化学反応が始まる
反応温度ｃ（図７のｃ′）まで加熱される。ＨＳＧ形成
工程は前記化学反応により前記ウェーハ４４の選択され
た表面にシリコンシードが凝集されることにより始ま
る。前記シードは、アニーリングを通して所望のサイズ
のグレーンが得られるまで成長される。
【００３２】図６は、ウェーハ表面での温度がシーディ
ングが始まる温度ｃに到達される前に相当な過度現像Ｔ
１を経ることを示す。Ｔ４の間にも温度は、シーディン
グ時間を増加させる相当な過度現像を示す。
ングが始まる温度ｃに到達される前に相当な過度現像Ｔ
１を経ることを示す。Ｔ４の間にも温度は、シーディン
グ時間を増加させる相当な過度現像を示す。
【００３３】合わせて、実験によれば、正常（ｓｔｅａ
ｄｙ）温度条件は、所望の形及び所望の数のシードまた
は所望の表面積のＨＳＧを形成するためのシードベース
を形成する１つの要素である。
ｄｙ）温度条件は、所望の形及び所望の数のシードまた
は所望の表面積のＨＳＧを形成するためのシードベース
を形成する１つの要素である。
【００３４】前述したように、本発明は、前記ウェーハ
４４を先加熱すること以外に前記反応チャンバ４１を適
切な温度で保つ段階を有する。さらに、前記反応チャン
バ４１をさらに加熱することにより反応ガスは、前記反
応チャンバ４１に流入される時適切な温度に先加熱され
る。図６に示した結果と反対に、図７を参照すれば、相
対的な尺度として全体的な反応時間Ｔ３′はＴ３に比べ
て非常に短い。ある実験で、Ｔ３′は対応するＴ３に比
べて約４０％ほどさらに短い時間である（８分対１２
分）。ここにおいて、二つの要素が明らかになる。
４４を先加熱すること以外に前記反応チャンバ４１を適
切な温度で保つ段階を有する。さらに、前記反応チャン
バ４１をさらに加熱することにより反応ガスは、前記反
応チャンバ４１に流入される時適切な温度に先加熱され
る。図６に示した結果と反対に、図７を参照すれば、相
対的な尺度として全体的な反応時間Ｔ３′はＴ３に比べ
て非常に短い。ある実験で、Ｔ３′は対応するＴ３に比
べて約４０％ほどさらに短い時間である（８分対１２
分）。ここにおいて、二つの要素が明らかになる。
【００３５】第１は、化学反応の用意として、温度を
ｄ′からｃ′に上げることである。本発明の先加熱され
たチャンバ環境はウェーハレベルでさらに速く、さらに
正確に反応しうる。これは、ウェーハが適正な反応温度
となるまでにかかる時間Ｔ１′で示す。
ｄ′からｃ′に上げることである。本発明の先加熱され
たチャンバ環境はウェーハレベルでさらに速く、さらに
正確に反応しうる。これは、ウェーハが適正な反応温度
となるまでにかかる時間Ｔ１′で示す。
【００３６】第２は、時間ａ′で定常状態の温度ｃ′と
なるので、シーディング工程Ｔ４′はより早く始まって
完成される。したがって、本発明による方法は与えられ
た生産時間にさらに大きなサイズのグレーンと均一した
グレーンを有する選択的ＨＳＧ形成を提供し得る。
なるので、シーディング工程Ｔ４′はより早く始まって
完成される。したがって、本発明による方法は与えられ
た生産時間にさらに大きなサイズのグレーンと均一した
グレーンを有する選択的ＨＳＧ形成を提供し得る。
【００３７】前記アニーリング工程が施される間に、前
記反応チャンバ内部の圧力は前記反応ガスの流入時より
は低い１×１０-7トール以下に保つ。前述したように、
先加熱された状態の反応ガスを用いるため、前記反応ガ
スを前記基板６０の温度まで上昇させる時間が縮まる。
記反応チャンバ内部の圧力は前記反応ガスの流入時より
は低い１×１０-7トール以下に保つ。前述したように、
先加熱された状態の反応ガスを用いるため、前記反応ガ
スを前記基板６０の温度まで上昇させる時間が縮まる。
【００３８】次いで、図６及び図７を参照して、従来の
技術及び本発明による反応チャンバを用いてキャパシタ
ー電極上にＨＳＧシリコーン膜を形成する場合、その所
要時間を測定した結果を相互比較して説明する。
技術及び本発明による反応チャンバを用いてキャパシタ
ー電極上にＨＳＧシリコーン膜を形成する場合、その所
要時間を測定した結果を相互比較して説明する。
【００３９】ＨＳＧシリコーン膜の形成工程は、基板を
安定化させる工程と反応チャンバ内に反応ガスを供給し
てＨＳＧシリコーン核を形成するシーディング（ｓｅｅ
ｄｉｎｇ）工程と前記ＨＳＧシリコン核を成長させるア
ニーリング工程とに大別される。
安定化させる工程と反応チャンバ内に反応ガスを供給し
てＨＳＧシリコーン核を形成するシーディング（ｓｅｅ
ｄｉｎｇ）工程と前記ＨＳＧシリコン核を成長させるア
ニーリング工程とに大別される。
【００４０】図６及び図７において、参照符号“Ｔ１”
と“Ｔ１”は各々従来の技術及び本発明において基板の
温度安定化工程にかかる時間のことを表す。そして、参
照符号“Ｔ２”と“Ｔ２”は各々従来の技術及び本発明
におけるシーディング工程とアニーリング工程にかかる
時間のことを表す。
と“Ｔ１”は各々従来の技術及び本発明において基板の
温度安定化工程にかかる時間のことを表す。そして、参
照符号“Ｔ２”と“Ｔ２”は各々従来の技術及び本発明
におけるシーディング工程とアニーリング工程にかかる
時間のことを表す。
【００４１】図６及び図７を参照すれば、従来の技術に
よる冷壁型反応チャンバ部を用いる場合、基板を安定化
させるにかかる時間（Ｔ１）が本発明による暖壁型反応
チャンバ部を用いる時にかかる時間（Ｔ１′）に比べて
長いことが分かる。その上、従来の技術による場合、温
度安定化に至るまで温度が不安定なことが分かる。
よる冷壁型反応チャンバ部を用いる場合、基板を安定化
させるにかかる時間（Ｔ１）が本発明による暖壁型反応
チャンバ部を用いる時にかかる時間（Ｔ１′）に比べて
長いことが分かる。その上、従来の技術による場合、温
度安定化に至るまで温度が不安定なことが分かる。
【００４２】前記安定化工程からアニーリング工程を経
てＨＳＧシリコーン膜を形成するまでかかる総時間は従
来の技術による冷壁型反応チャンバ部を用いる場合に１
２分程度だったが、本発明によると前記すべての工程を
終了するに８分程度がかかった。よって、本発明による
暖壁型反応チャンバ部を用いてＨＳＧシリコーン膜を形
成すると、生産性を向上させることができる。
てＨＳＧシリコーン膜を形成するまでかかる総時間は従
来の技術による冷壁型反応チャンバ部を用いる場合に１
２分程度だったが、本発明によると前記すべての工程を
終了するに８分程度がかかった。よって、本発明による
暖壁型反応チャンバ部を用いてＨＳＧシリコーン膜を形
成すると、生産性を向上させることができる。
【００４３】
【発明の効果】以上、本発明による反応チャンバ部及び
これを用いたＨＳＧシリコーン膜の形成方法は、前述し
たように反応チャンバ内の温度を２００℃〜５００℃程
度に保ち前記反応チャンバから熱放出を防止できる断熱
手段を具備してストリッジ電極の表面に選択的にＨＳＧ
を形成することができ、ＨＳＧシリコーン核の形成から
ＨＳＧシリコーン膜の形成までかかる工程時間を著しく
縮めることができる。よって、ＨＳＧシリコーン膜を具
備する半導体装置の生産性を向上させることができる。
これを用いたＨＳＧシリコーン膜の形成方法は、前述し
たように反応チャンバ内の温度を２００℃〜５００℃程
度に保ち前記反応チャンバから熱放出を防止できる断熱
手段を具備してストリッジ電極の表面に選択的にＨＳＧ
を形成することができ、ＨＳＧシリコーン核の形成から
ＨＳＧシリコーン膜の形成までかかる工程時間を著しく
縮めることができる。よって、ＨＳＧシリコーン膜を具
備する半導体装置の生産性を向上させることができる。
【００４４】本発明は前記実施の形態に限られず、多く
の変形が本発明の技術的思想内で当分野において通常の
知識を有する者により可能であることは明らかである。
の変形が本発明の技術的思想内で当分野において通常の
知識を有する者により可能であることは明らかである。
【図１】 従来の技術による半導体装置のキャパシター
の製造方法を段階別に示した図面である。
の製造方法を段階別に示した図面である。
【図２】 従来の技術による半導体装置のキャパシター
の製造方法を段階別に示した図面である。
の製造方法を段階別に示した図面である。
【図３】 本発明の実施の形態による暖壁型反応チャン
バ部の断面図である。
バ部の断面図である。
【図４】 本発明の実施の形態によるキャパシター電極
用ＨＳＧシリコン膜の形成方法を段階別に示した断面図
である。
用ＨＳＧシリコン膜の形成方法を段階別に示した断面図
である。
【図５】 本発明の実施の形態によるキャパシター電極
用ＨＳＧシリコン膜の形成方法を段階別に示した断面図
である。
用ＨＳＧシリコン膜の形成方法を段階別に示した断面図
である。
【図６】 従来の技術によるＨＳＧシリコーン膜の形成
工程の温度を時間に応じて示したグラフである。
工程の温度を時間に応じて示したグラフである。
【図７】 本発明の実施の形態によるＨＳＧシリコーン
膜の形成工程の温度を時間に応じて示したグラフであ
る。
膜の形成工程の温度を時間に応じて示したグラフであ
る。
【符号の説明】 ４０…サセプター、 ４１…反応チャンバ、 ４４…基板、 ５２…断熱手段。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 姜 承 東 大韓民国ソウル特別市九老區九老２洞317 −11番地
Claims (31)
- 【請求項１】 反応チャンバと、 前記反応チャンバを取り囲むように設けられた断熱手段
と、 前記反応チャンバの内部に半導体基板が置かれるように
設けられたサセプターとを含んでいることを特徴とする
暖壁型反応チャンバ部。 - 【請求項２】 前記反応チャンバは、石英チューブから
なる内壁及び炭化ケイ素チューブからなる外壁から構成
されたことを特徴とする請求項１に記載の暖壁型反応チ
ャンバ部。 - 【請求項３】 前記断熱手段は、断熱ヒーティング手段
を具備することを特徴とする請求項１に記載の暖壁型反
応チャンバ部。 - 【請求項４】 前記断熱手段は、炭化ケイ素ヒーターを
具備することを特徴とする請求項１に記載の暖壁型反応
チャンバ部。 - 【請求項５】 前記サセプターは、その内部に炭化ケイ
素ヒーターを具備することを特徴とする請求項１に記載
の暖壁型反応チャンバ部。 - 【請求項６】 前記反応チャンバの内壁は、黒体である
ことを特徴とする請求項２に記載の暖壁型反応チャンバ
部。 - 【請求項７】 （ａ） 半導体基板上に導電層パターン
を形成する段階と、 （ｂ） 前記導電層パターンの形成された結果物を反応
チャンバ及び前記反応チャンバを取り囲む断熱手段を有
する暖壁型反応チャンバ部にローディングする段階と、 （ｃ） 前記導電性パターンの露出された全面にＨＳＧ
シリコーン膜を形成する段階とを有することを特徴とす
るＨＳＧシリコーン膜の形成方法。 - 【請求項８】 前記導電層パターンは、非晶質ポリシリ
コーン層から形成することを特徴とする請求項７に記載
のＨＳＧシリコーン膜の形成方法。 - 【請求項９】 前記ＳＧシリコーン膜を形成する段階
は、 （ｃ１） 前記基板を一定の温度まで加熱させる段階
と、 （ｃ２） 前記反応段階を加熱する段階と、 （ｃ３） 前記反応チャンバ内に反応ガスを先加熱（ｐ
ｒｅ−ｈｅａｔｉｎｇ）させながら注入して前記導電層
パターン上に選択的にＨＳＧシリコーン核を形成する段
階と、 （ｃ４）前記ＨＳＧシリコーン核を成長させる段階とを
有することを特徴とする請求項７に記載のＨＳＧシリコ
ーン膜の形成方法。 - 【請求項１０】 前記基板は、５６０℃〜６３０℃の温
度で一定に加熱することを特徴とする請求項９に記載の
ＨＳＧシリコーン膜の形成方法。 - 【請求項１１】 前記反応ガスを注入する過程で前記反
応チャンバの内部は１ミリトール乃至１００ミリトール
（ｍｔｏｒｒ）ほどの圧力で保つことを特徴とする請求
項９に記載のＨＳＧシリコーン膜の形成方法。 - 【請求項１２】 前記ＨＳＧシリコーン核を成長させる
段階は、１×１０-9トール（ｔｏｒｒ）以下の圧力下で
行うことを特徴とする請求項９に記載のＨＳＧシリコン
膜の形成方法。 - 【請求項１３】 前記反応ガスは、シラン（Ｓｉ
Ｈ4 ）、ジシラン（Ｓｉ2Ｈ6 ）及びＤＣＳからなる群
より選択された何れか一つであることを特徴とする請求
項１１に記載のＨＳＧシリコーン膜の形成方法。 - 【請求項１４】 前記反応チャンバは、黒体物質から形
成されたことを特徴とする請求項７に記載のＨＳＧシリ
コーン膜の形成方法。 - 【請求項１５】 前記断熱手段は、炭化ケイ素（Ｓｉ
Ｃ）ヒーターであることを特徴とする請求項７に記載の
ＨＳＧシリコーン膜の形成方法。 - 【請求項１６】 前記断熱手段として断熱ヒーティング
手段を用いることを特徴とする請求項７に記載のＨＳＧ
シリコーン膜の形成方法。 - 【請求項１７】 導電層パターンの形成された基板を断
熱手段で取囲まれた反応チャンバにローディングする段
階と、 前記基板を加熱する段階と、 前記反応ガスを前記基板に到達される前にヒーティング
する段階とを有することを特徴とするＨＳＧシリコーン
膜の形成方法。 - 【請求項１８】 前記断熱手段として断熱ヒーティング
手段を使用することを特徴とする請求項１７に記載のＨ
ＳＧシリコーン膜の形成方法。 - 【請求項１９】 前記基板は、５６０℃〜６３０℃の温
度で加熱されることを特徴とする請求項１７に記載のＨ
ＳＧシリコーン膜の形成方法。 - 【請求項２０】 前記反応ガスを注入する過程で前記反
応チャンバの内部は１ミリトール乃至１００ミリトール
（ｍｔｏｒｒ）の圧力に保つことを特徴とする請求項１
７に記載のＨＳＧシリコーン膜の形成方法。 - 【請求項２１】 前記反応ガスを供給する段階及び加熱
する段階後、前記基板をアニーリングする段階をさらに
有することを特徴とする請求項１７に記載のＨＳＧシリ
コーン膜の形成方法。 - 【請求項２２】 前記基板をアニーリングする間に前記
反応チャンバを１×１０-9トール（ｔｏｒｒ）の圧力に
保つことを特徴とする請求項１７に記載のＨＳＧシリコ
ン膜の形成方法。 - 【請求項２３】 前記反応ガスは、シラン（Ｓｉ
Ｈ4 ）、ジシラン（Ｓｉ2Ｈ6 ）及びＤＣＳからなる群
より選択された何れか一つであることを特徴とする請求
項１７に記載のＨＳＧシリコーン膜の形成方法。 - 【請求項２４】 化学反応チャンバを用いたウェーハ基
板の導電層上にＨＳＧシリコン膜を具備するキャパシタ
の形成方法において、 前記反応チャンバを第１温度でプリヒーティングする段
階と、 前記反応チャンバに前記基板をローディングする段階
と、 前記基板を反応温度までヒーティングする段階と、 前記反応チャンバ内に反応ガスを供給するものの、前記
ガスが前記導電層の表面に到達される前に実質的に前記
第１温度までプリヒーティングされるように前記ガスと
前記導電層とを反応させる段階と、 前記反応温度で前記基板を保ち、前記チャンバを前記第
１温度で保つ間に前記導電層上に複数個のシリコンシー
ドを形成するために前記反応ガスをさらに供給する段階
と、 前記基板を前記反応温度に保ち、前記反応チャンバを前
記第１温度に保つ間に前記シリコンシードをアニーリン
グして前記導電層上にＨＳＧシリコン膜を形成する段階
とを含むことを特徴とするＨＳＧシリコーン膜の形成方
法。 - 【請求項２５】 前記シリコンシードをアニーリングす
る前に前記反応ガスの流れを中止する段階をさらに含む
ことを特徴とする請求項２４に記載のＨＳＧシリコーン
膜の形成方法。 - 【請求項２６】 前記基板を前記反応温度でヒーティン
グする前、前記基板を前記反応温度より低いスタンバイ
温度で加熱する間に前記反応チャンバーを第１圧力に保
つことを特徴とする請求項２４に記載のＨＳＧシリコー
ン膜の形成方法。 - 【請求項２７】 前記第１圧力は、１ミリトール乃至１
００ミリトール（ｍｔｏｒｒ）であることを特徴とする
請求項２６に記載のＨＳＧシリコーン膜の形成方法。 - 【請求項２８】 前記シリコンシードをアニーリングす
る間に前記反応チャンバを前記第１圧力より低い第２圧
力に保つことを特徴とする請求項２６に記載のＨＳＧシ
リコーン膜の形成方法。 - 【請求項２９】 前記第２圧力は、１×１０-9トール
（ｔｏｒｒ）であることを特徴とする請求項２８に記載
のＨＳＧシリコン膜の形成方法。 - 【請求項３０】 前記反応温度は、前記第１温度より高
いことを特徴とする請求項２４に記載のＨＳＧシリコー
ン膜の形成方法。 - 【請求項３１】 前記反応温度は５６０℃〜６３０℃で
あり、前記第１温度は２００℃〜５００℃であることを
特徴とする請求項２４に記載のＨＳＧシリコーン膜の形
成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960060521A KR100224727B1 (ko) | 1996-11-30 | 1996-11-30 | 웜웰형 반응챔버 및 이를 이용한 커패시터 제조방법 |
| KR96P60521 | 1996-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163432A true JPH10163432A (ja) | 1998-06-19 |
Family
ID=19485135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9330560A Pending JPH10163432A (ja) | 1996-11-30 | 1997-12-01 | 暖壁型反応チャンバ部及びこれを用いた半球型グレーン膜の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0845546A3 (ja) |
| JP (1) | JPH10163432A (ja) |
| KR (1) | KR100224727B1 (ja) |
| TW (1) | TW403994B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013201203A (ja) * | 2012-03-23 | 2013-10-03 | Tokyo Electron Ltd | 成膜装置のパーツ保護方法および成膜方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2333178B (en) * | 1997-10-18 | 1999-11-24 | United Microelectronics Corp | Method of fabricating a hemispherical grain silicon structure |
| KR100345053B1 (ko) | 1999-10-01 | 2002-07-19 | 삼성전자 주식회사 | Ｈｓｇ-ｓｉ 제조 방법 및 상기 방법을 수행하는 장치 |
| KR100768727B1 (ko) * | 2001-01-12 | 2007-10-19 | 주성엔지니어링(주) | 트렌치 내벽에만 선택적으로 ＨＳＧ－Ｓｉ를 형성시키는방법 |
| US6660095B2 (en) * | 2001-01-15 | 2003-12-09 | Jusung Engineering Co., Ltd. | Single wafer LPCVD apparatus |
| WO2006036129A1 (en) * | 2004-09-29 | 2006-04-06 | National University Of Singapore | A temperature monitoring apparatus, system and method for monitoring the temperature of a reactant system |
| CN106947954B (zh) * | 2017-04-27 | 2019-06-18 | 京东方科技集团股份有限公司 | 一种气相沉积设备及薄膜的制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5259883A (en) * | 1988-02-16 | 1993-11-09 | Kabushiki Kaisha Toshiba | Method of thermally processing semiconductor wafers and an apparatus therefor |
| JP3230836B2 (ja) * | 1992-04-09 | 2001-11-19 | 東京エレクトロン株式会社 | 熱処理装置 |
| JP3125121B2 (ja) * | 1993-09-17 | 2001-01-15 | 東京エレクトロン株式会社 | 枚葉式ホットウォール処理装置のクリーニング方法 |
| US5407534A (en) * | 1993-12-10 | 1995-04-18 | Micron Semiconductor, Inc. | Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal |
| KR0165496B1 (ko) * | 1995-03-22 | 1998-12-15 | 윤종용 | 고집적 반도체장치의 캐패시터 제조방법 |
-
1996
- 1996-11-30 KR KR1019960060521A patent/KR100224727B1/ko not_active Expired - Fee Related
-
1997
- 1997-08-14 TW TW086111668A patent/TW403994B/zh not_active IP Right Cessation
- 1997-09-23 EP EP97307402A patent/EP0845546A3/en not_active Withdrawn
- 1997-12-01 JP JP9330560A patent/JPH10163432A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013201203A (ja) * | 2012-03-23 | 2013-10-03 | Tokyo Electron Ltd | 成膜装置のパーツ保護方法および成膜方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980041242A (ko) | 1998-08-17 |
| EP0845546A3 (en) | 1999-12-15 |
| EP0845546A2 (en) | 1998-06-03 |
| TW403994B (en) | 2000-09-01 |
| KR100224727B1 (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5252417B2 (ja) | 深トレンチのドープシリコン充填のプロセスシーケンス | |
| US5998824A (en) | Capacitor structure having a lower electrode with a rough surface, a plurality of metal layers and a nitridation treated film | |
| US20030157760A1 (en) | Deposition of tungsten films for dynamic random access memory (DRAM) applications | |
| JPH0714797A (ja) | 半球粒状面性多結晶シリコンの均一ドーピング方法 | |
| WO2003041140A1 (en) | Apparatus of chemical vapor deposition | |
| JPH08250665A (ja) | 凹凸の表面形状を有するタングステン膜の形成方法及びこれを用いた半導体装置の製造方法 | |
| JP2002110572A (ja) | マルチデポジションｓａｃｖｄリアクタ | |
| JPH10163432A (ja) | 暖壁型反応チャンバ部及びこれを用いた半球型グレーン膜の形成方法 | |
| US6358864B1 (en) | Method of fabricating an oxide/nitride multilayer structure for IC manufacture | |
| JP2001274158A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JPH11354751A (ja) | 半導体装置，半導体装置の製造方法および半導体製造装置 | |
| JP4553227B2 (ja) | 熱処理方法 | |
| JP4180729B2 (ja) | 半導体装置の製造方法 | |
| US6245632B1 (en) | Variable temperature methods of forming hemispherical grained silicon (HSG-Si) layers | |
| US6764916B1 (en) | Manufacturing method for semiconductor device | |
| US6312987B1 (en) | Method for manufacturing semiconductor device having hemispherical grain polysilicon film | |
| JP2000150815A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| KR100429876B1 (ko) | 고밀도 씨딩층을 갖는 루테늄막을 구비하는 반도체 소자의제조 방법 및 그러한 반도체 소자를 형성하기 위한 제조장비 | |
| JP3809015B2 (ja) | 半導体ディバイスの製造装置、ｈｓｇ−多結晶シリコン膜の製造方法及びｈｓｇ−多結晶シリコン膜を電極として含むキャパシタの製造方法 | |
| KR100808870B1 (ko) | 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법 | |
| US6140204A (en) | Process for producing a semiconductor device having hemispherical grains (HSG) | |
| JPH11163274A (ja) | 選択蒸着工程による半球形グレーンシリコン層を用いるキャパシターの形成方法 | |
| JPH11176760A (ja) | 半導体キャパシタ製造設備及びそれを用いた製造方法 | |
| JP2002134493A (ja) | 成膜時間導出方法および成膜方法 | |
| JP2000114250A (ja) | 枚葉式反応器を使用した、インサイチュ・ド―ピングされたきめの粗い多結晶シリコンの製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081118 |