JPH10164458A - ビデオ信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 入力複合ビデオ信号のレベルを適切に制御す
ることができるビデオ信号処理装置を提供する。 【解決手段】 アナログの入力複合ビデオ信号をアナロ
グ増幅手段によって増幅した後、Ａ／Ｄ変換手段によっ
てディジタル化し、ディジタル化された複合ビデオ信号
から輝度信号及び色信号を分離抽出して出力するビデオ
信号処理装置において、その輝度信号のペディスタル値
がペディスタル基準値に制御されるようにペディスタル
値に応じたシンクＡＧＣ用データを生成するシンクＡＧ
Ｃ用データ生成手段と、輝度信号のピーク値がピーク基
準値に制御されるようにピーク値に応じたピークＡＧＣ
用データを生成するピークＡＧＣ用データ生成手段と、
シンクＡＧＣ用データ及びピークＡＧＣ用データに応じ
てアナログ増幅手段のゲインを制御する制御手段とが備
えられ、ピークＡＧＣ用データ生成手段を含むピークＡ
ＧＣループ系の時定数がシンクＡＧＣ用データ生成手段
を含むシンクＡＧＣループ系の時定数より短くされてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力複合ビデオ信
号のレベルを一定に維持するビデオ信号処理装置に関す
る。

【０００２】

【従来の技術】従来、入力複合ビデオ信号のレベルを一
定に維持する構成としては、その信号のシンクチップと
ペディスタルとの間のレベルを一定に維持するシンク
（Sync）ＡＧＣ（オートゲインコントロール）と、複合
ビデオ信号の全体レベルを一定に維持するピークＡＧＣ
とを組み合わせて制御することが一般的であった。

【０００３】

【発明が解決しようとする課題】シンクチップを基準に
して全てのレベル値を確定する場合には、入力複合ビデ
オ信号のペディスタル値とそのビデオ信号のピーク値と
の関係が図１（ａ）に示すように、実ペディスタル値が
ペディスタル基準値より低く、実ピーク値がピーク基準
値より高い状態であると、ピークＡＧＣにより図１
（ｂ）に示すように実ピーク値を矢印Ｘの如くピーク基
準値まで下げようとする動作が生じる一方、シンクＡＧ
Ｃにより図１（ｃ）に示すように実ペディスタル値を矢
印Ｙの如くペディスタル基準値まで上げようとする動作
が生じ、この２つの動作が繰り返される。よって、この
ような２つのＡＧＣ動作の組み合わせではレベル制御が
不安定になり、発振してしまうという問題点があった。

【０００４】そこで、本発明の目的は、入力複合ビデオ
信号のレベルを適切に制御することができるビデオ信号
処理装置を提供することである。

【０００５】

【課題を解決するための手段】本発明のビデオ信号処理
装置は、入力されたアナログの複合ビデオ信号を増幅す
るアナログ増幅手段と、アナログ増幅手段の出力信号を
ディジタル化するＡ／Ｄ変換手段と、Ａ／Ｄ変換手段に
よってディジタル化された複合ビデオ信号から輝度信号
及び色信号を分離抽出するＹ／Ｃ分離手段と、輝度信号
のペディスタル値がペディスタル基準値に制御されるよ
うにペディスタル値に応じたシンクＡＧＣ用データを生
成するシンクＡＧＣ用データ生成手段と、輝度信号のピ
ーク値がピーク基準値に制御されるようにピーク値に応
じたピークＡＧＣ用データを生成するピークＡＧＣ用デ
ータ生成手段と、シンクＡＧＣ用データ及びピークＡＧ
Ｃ用データに応じてアナログ増幅手段のゲインを制御す
る制御手段とを備えたビデオ信号処理装置であって、ピ
ークＡＧＣ用データ生成手段を含むピークＡＧＣループ
系の時定数がシンクＡＧＣ用データ生成手段を含むシン
クＡＧＣループ系の時定数より短くされていることを特
徴としている。

【０００６】

【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図２に示したビデオ信号処理
装置において、入力アナログ複合ビデオ信号はアナログ
制御アンプ１に供給される。アナログ制御アンプ１はゲ
イン制御スイッチ２によって選択されたゲインにて入力
アナログ複合ビデオ信号を増幅する。アナログ制御アン
プ１の出力にはアナログ／ディジタル変換器（ＡＤＣ）
３が接続されており、増幅されたアナログ複合ビデオ信
号がディジタル化される。アナログ／ディジタル変換器
３の出力にはシンクチップクランプ４、Ｙ／Ｃ分離回路
５及び同期分離回路６が接続されている。シンクチップ
クランプ４は複合ビデオ信号のボトムレベルであるシン
クチップ値を一定に保持する。Ｙ／Ｃ分離回路５はディ
ジタル化ビデオ信号から輝度信号成分Ｙと色信号成分Ｃ
とを分離抽出する。同期分離回路６はディジタル化ビデ
オ信号から同期信号成分を分離抽出する。

【０００７】Ｙ／Ｃ分離回路５から出力される輝度信号
成分Ｙは輝度レベル変換回路７によってレベル変換され
て輝度信号として出力される。Ｙ／Ｃ分離回路５から出
力される色信号成分Ｃはカラーデコーダ８によってディ
ジタル色差信号であるＲ−Ｙ信号及びＢ−Ｙ信号に変換
されて出力される。また、Ｙ／Ｃ分離回路５の輝度信号
成分出力には各ラインペディスタル平均値検出器１１及
び各ラインピーク平均値検出器１２が接続されている。
ペディスタル平均値検出器１１は輝度信号の各ライン毎
に１６個のペディスタル値のデータを取り出してその平
均値をとる。ペディスタル平均値検出器１１の出力には
更に２５６ラインペディスタル平均値検出器１３が接続
され、そこでは各ラインペディスタル平均値検出器１１
で得られた各ライン毎のペディスタル平均値の２５６ラ
イン分の平均値がとられる。これはビデオ信号中の低周
波ノイズを除去するためである。２５６ラインペディス
タル平均値検出器１３による平均値はデータ抽出器１４
によって抽出される。この抽出タイミングは垂直帰線消
去期間信号ＶＢＬＡＮＫの整数倍のタイミングとなるよ
うに、後述のタイミング制御回路２６から出力されるタ
イミング信号に応じて制御される。データ抽出器１４の
出力には比較器１５及び差分検出器１６が接続されてい
る。比較器１５はデータ抽出器１４による抽出値とペデ
ィスタル基準値とを比較してその比較結果を制御方向検
出器１７に供給する。制御方向検出器１７は比較器１５
の出力状態から現在の制御方向を検出する。すなわち、
比較器１５の出力値を上方向値、中間値及び下方向値の
３種類の値に分類して分類結果を示す信号を生成する。
制御方向検出器１７には水平フィルタ１８が接続されて
いる。水平フィルタ１８は水平方向において制御方向検
出器１７の出力信号値を５回積算し、５回連続して同じ
値であるならば制御方向を確定し、その確定したときに
制御方向データを生成する。

【０００８】差分検出器１６はデータ抽出器１４による
抽出値を保持し、今回の抽出値と前回の抽出値との差分
の大きさ（絶対値）を検出する。差分検出器１６の出力
信号は制御方向検出器１７及び水平フィルタ１８の各出
力信号と共にゲインアンプ制御信号発生器１９に供給さ
れる。データ抽出器１４には同期スライサ用データ発生
器２１が接続されている。同期スライサ用データ発生器
２１はデータ抽出器１４において得られたデータ値を保
持し、同期分離回路６の同期信号のスライスデータを生
成する。また、データ抽出器１４の出力には輝度信号ス
ライサ用データ発生器２２が接続されている。輝度信号
スライサ用データ発生器２２はデータ抽出器１４におい
て得られた抽出値を保持し、４つの抽出値毎にフィルタ
に通すことにより輝度信号用のスライスデータを作成す
る。この輝度信号用のスライスデータは輝度レベル変換
回路７に供給される。

【０００９】ラインピーク平均値検出器１２は輝度信号
の各ライン毎にマスタークロックに同期してＹ／Ｃ分離
回路５からの輝度信号レベルをサンプリングしてサンプ
ル値が３サンプリング以上連続してピーク基準値を越え
た場合に‘１’を示す信号を出力する。３サンプリング
以上連続してピーク基準値を越えたことを確認する理由
は、ビデオ信号中の高周波ノイズを考慮したためであ
る。ラインピーク平均値検出器１２の出力信号はピーク
積算値検出器２３に供給される。ピーク積算値検出器２
３はラインピーク平均値検出器１２の出力値を積算して
積算値を検出する。この検出タイミングは垂直帰線消去
期間信号ＶＢＬＡＮＫの整数倍のタイミングとなるよう
に、タイミング制御回路２６から出力されるタイミング
信号に応じて制御される。検出した積算値が基準値を越
えているならば、ピーク積算値検出器２３は‘１’を示
す信号を出力し、それ以外のときは０を示す信号を出力
する。ピーク積算値検出器２３には差分検出器２４が接
続されている。差分検出器２４はピーク積算値検出器２
３の検出結果を保持し、前回の検出結果と今回の検出結
果とを比較して前回の検出結果が‘０’であって今回の
検出結果が‘１’であるとき‘１’を示す信号（ピーク
低下データ）を出力し、それ以外のときは０を示す信号
を出力する。すなわち、前回はピークがあったがそれが
今回なくなった場合にそれを検出するのである。ピーク
積算値検出器２３及び差分検出器２４の各検出信号はゲ
インアンプ制御信号発生器１９に供給される。

【００１０】ゲインアンプ制御信号発生器１９は、差分
検出器１６，２４、制御方向検出器１７、水平フィルタ
１８及びピーク積算値検出器２３の各出力信号に応じて
ゲイン制御スイッチ２に対してゲイン制御データを出力
し、また輝度信号スライサ用データ発生器２２に対して
はスライスデータの出力するか否かを制御するイネーブ
ル信号を出力する。

【００１１】各ラインペディスタル平均値検出器１１、
各ラインピーク平均値検出器１２、２５６ラインペディ
スタル平均値検出器１３、データ抽出器１４及びピーク
積算値検出器２３には上記したタイミング制御回路２６
から個別にタイミング信号が供給される。タイミング制
御回路２６は同期分離回路６から出力される垂直帰線消
去期間信号ＶＢＬＡＮＫ及び水平同期信号ＨＤと共に時
定数制御回路２７によって設定された時定数に応じて各
タイミング信号を生成する。時定数制御回路２７にはシ
ンクＡＧＣ及びピークＡＧＣ用の時定数情報が外部から
入力されるようになっており、その入力時定数情報に応
じて適切な時定数が時定数制御回路２７にて設定され
る。

【００１２】同期分離回路６には更に、ビデオ信号の供
給開始を検出するビデオ信号検出器２８が接続されてい
る。ビデオ信号検出器２８は同期分離回路６による同期
分離動作においてビデオ信号が検出されたときビデオ信
号検出信号を発生する。ビデオ信号検出器２８の出力に
は初期制御回路２９が接続されている。初期制御回路２
９はビデオ信号検出信号又は外部からのマスターリセッ
トに応じて各回路の出力レベルに初期値を設定する。こ
れは複合ビデオ信号の入力開始後、直ちに安定した制御
動作を可能にするためである。

【００１３】次に、かかる装置の動作を波形図を用いて
説明する。入力複合ビデオ信号は先ず、アナログ制御ア
ンプ１に供給され、そこでゲイン制御スイッチ２の選択
状態に応じた利得にてアナログ制御アンプ１によって増
幅される。アナログ制御アンプ１を経たビデオ信号はア
ナログ／ディジタル変換器３によってディジタル化され
る。ディジタル化複合ビデオ信号はＹ／Ｃ分離回路５及
び同期分離回路６に供給されると共にシンクチップクラ
ンプ４によって複合ビデオ信号のシンクチップ位置が一
定になるようにクランプされる。Ｙ／Ｃ分離回路５では
ディジタル化複合ビデオ信号から輝度信号Ｙと色信号Ｃ
とが分離抽出され、同期分離回路６ではディジタル化ビ
デオ信号から同期信号が分離抽出される。

【００１４】Ｙ／Ｃ分離回路５から出力されるディジタ
ル輝度信号Ｙが図３（ａ）に示すような波形を有してい
る場合に、各ラインペディスタル平均値検出器１１では
ライン（水平走査期間）毎にペディスタル値を１６個だ
けサンプリングしてその平均値を算出することが行なわ
れる。各ライン毎にペディスタル平均値が得られると、
２５６ラインペディスタル平均値検出器１３では、図３
（ｂ）に示すように、各ライン毎のペディスタル平均値
が２５６ライン分だけ加算されその加算結果を２５６で
割算して２５６ライン分のペディスタル平均値が算出さ
れる。よって、図３（ｃ）に示すように、算出された２
５６ライン分のペディスタル平均値は次の２５６ライン
期間に出力される。

【００１５】データ抽出器１４は２５６ライン分のペデ
ィスタル平均値を図３（ｄ）に示すように垂直帰線消去
期間信号ＶＢＬＡＮＫの整数倍のタイミングで抽出す
る。これは垂直帰線消去期間にゲインの制御動作を行な
いたいためである。抽出された平均値はペディスタル基
準値と比較器１５にて比較される。この比較に当たって
は平均値は８ビットのデータであるが、その下位２ビッ
トは０に各々される。比較結果は図３（ｅ）に示すよう
に、抽出平均値がペディスタル基準値より大である上方
向値、抽出平均値がペディスタル基準値と同じである中
間値、及び抽出平均値がペディスタル基準値より小であ
る下方向値のいずれかとして得られ、制御方向検出器１
７はその比較結果に応じて図３（ｆ）に示すタイミング
で、すなわち期間Ｔ１毎に３ビットの制御方向データを
ゲートアンプ制御信号発生器１９に対して出力する。

【００１６】制御方向検出器１７の出力信号は水平フィ
ルタ１８に供給され、水平フィルタ１８は図３（ｇ）に
示すように水平方向において制御方向検出器１７の出力
信号値を５回積算し、５回連続して同じ値であるならば
制御方向を確定し、その確定したときに図３（ｈ）に示
すタイミングすなわち期間５Ｔ１毎にで３ビットの制御
方向データをゲートアンプ制御信号発生器１９に対して
出力する。

【００１７】また、データ抽出器１４において得られた
データ値は、同期スライサ用データ発生器２１にて図４
（ｉ）に示す期間だけ保持され、その保持データは同期
分離回路６にスライスデータとして供給される。よっ
て、同期分離回路６は供給されたスライスデータに応じ
てディジタル化ビデオ信号から同期信号を分離するので
ある。これにより、テレビジョン受像機において電界強
度の悪い受信ビデオ信号又はノイズが混入しているビデ
オ信号からから同期信号を確実に抽出することができ
る。なお、図４（ｃ）及び図４（ｄ）は図３（ｃ）及び
図３（ｄ）に各々示した波形に対応する。

【００１８】データ抽出器１４による抽出値は差分検出
器１６にて図４（ｊ）に示すように今回の抽出値及び前
回の抽出値として保持され、今回の抽出値と前回の抽出
値との差分の絶対値が算出される。図４（ｋ）に示すよ
うに、差分の絶対値が基準値より大であるとき差分検出
器１６からは‘１’を示す信号が出力される。更に、デ
ータ抽出器１４による抽出値は、輝度信号スライサ用デ
ータ発生器２２にて図４（ｌ）に示すように保持され、
そして４つの抽出値毎にフィルタに通すことにより積分
され、積分結果の輝度信号用のスライスデータが図４
（ｍ）に示すように作成される。そのスライスデータは
ゲインアンプ制御信号発生器１９から図４（ｎ）に示す
イネーブル信号が供給されているときには輝度レベル変
換回路７に供給される。輝度レベル変換回路７は後述す
るが、供給されたスライスデータによって定まる値をペ
ディスタル値とし、そこに輝度信号のブラックレベルを
合わせるようにレベル調整する。

【００１９】ラインピーク平均値検出器１２において
は、Ｙ／Ｃ分離回路５からの輝度信号レベルが図５
（ｏ）に示すように、各ライン毎にマスタクロックに同
期して３点だけサンプリングされる。図５（ｐ）のよう
に、各ライン毎にそのサンプル値が３サンプリング連続
してピーク基準値を越える場合には、各ライン毎に図５
（ｑ）にハッチングで示すタイミングで１を示す信号が
出力される。

【００２０】ラインピーク平均値検出器１２の出力値は
ピーク積算値検出器２３にて積算される。その積算値は
垂直帰線消去期間信号ＶＢＬＡＮＫの整数倍のタイミン
グで検出される。よって、垂直帰線消去期間信号ＶＢＬ
ＡＮＫの整数倍のタイミングが図５（ｓ）に示すような
タイミング（ハッチング部分）であれば、図５（ｒ）に
示す期間毎にラインピーク平均値検出器１２の出力値の
積算が繰り返される。そして、その積算値が基準値を越
えると、ピーク積算値検出器２３は図５（ｔ）に示すよ
うに直ちに‘１’を示す検出値を出力する。

【００２１】ピーク積算値検出器２３による検出値は差
分検出器２４にて図５（ｕ）に示すように今回の検出値
及び前回の検出値として保持され、今回の検出値と前回
の検出値とが比較される。図５（ｖ）に示すように、前
回の検出値が０であって今回の検出値が‘１’であると
き、すなわち前回はピークがあったがそれが今回なくな
ったとき図５（ｗ）に示す‘１’を示す信号が出力さ
れ、それ以外のときは０を示す信号が出力される。

【００２２】ゲインアンプ制御信号発生器１９は、制御
方向検出器１７から出力される３ビットの制御方向デー
タと、図５（ｘ）に示すようにそのデータ出力タイミン
グｔを利用して差分検出器２４の出力信号を読み取り、
図５（ｙ）に示すように読み取る毎にその差分検出器２
４の出力信号をピークの予測信号として用いる。詳しく
は次の表１に示すように制御動作を行なう。

【００２３】ここで、信号Ａは制御方向検出器１７から
出力された３ビットのピークゲイン予測用のデータであ
り、ペディスタル値が基準値より上方向値では‘１０
０’、中間値では‘０１０’下方向値では‘００１’で
ある。信号Ｂは水平フィルタ１８から出力された３ビッ
トのデータであり、積算値より確定した方向が上方向で
は‘１００’、中間では‘０１０’下方向では‘００
１’である。信号Ｃはペディスタル用の差分検出器１６
から出力された１ビットのデータであり、今回値と前回
値との差分の絶対値が基準値より大であるとき‘１’を
示す。信号Ｄはピーク積算値検出器２３から出力された
１ビットのデータであり、ピーク値が基準値より大であ
るならば、‘１’を示す。信号Ｅはピーク用の差分検出
器２４から出力された１ビットのデータであり、前回値
が‘１’で今回値が０のとき‘１’を示す。信号Ｆはゲ
インアンプ制御信号発生器１９から出力された１ビット
のイネーブル信号であり、‘１’を示すとき輝度信号ス
ライサ用データ発生器２２からのスライスデータの出力
を可能にする。信号Ｇはゲインアンプ制御信号発生器１
９から出力された６ビットのゲイン制御データであり、
ゲイン制御スイッチ２に供給される。表１中の‘ｘ’は
無視されることを意味する。

【００２４】

【表１】

【００２５】ゲイン制御スイッチ２を介してアナログ制
御アンプ１のゲインを下げることによりアナログ制御ア
ンプ１から出力される複合ビデオ信号のレベルは低下
し、またアナログ制御アンプ１のゲインを上げることに
よりアナログ制御アンプ１から出力される複合ビデオ信
号のレベルは上昇する。信号Ｄ＝１、信号Ｅ＝１、信号
Ａ＝００１のときにはアナログ制御アンプ１のゲインは
制御されない。

【００２６】この表１に示した制御動作により、ピーク
積算値検出器２３のの出力信号Ｄに基づいて実ピーク値
がピーク基準値より大きいときには、ピークＡＧＣがシ
ンクＡＧＣよりも優先され、アナログ制御アンプ１のゲ
インが下げられる。ピークＡＧＣを優先させるためにシ
ンクＡＧＣループの時定数よりもピークＡＧＣループの
時定数が短く（例えば、シンクＡＧＣループの時定数の
１／６）設定されている。これは水平フィルタ１８が挿
入され、その出力信号Ｂを監視しているからである。図
６に示すように、実ピーク値がピーク基準値を越えない
間はシンクＡＧＣが動作し、実ピーク値がピーク基準値
を越えると、ピークＡＧＣが直ちに動作してピーク値を
基準値に制御し、その後、制御方向検出器１７の出力信
号Ａを参照してピーク値を基準値に維持すること（すな
わち、ピークホールド）が行なわれる。

【００２７】ピークＡＧＣの動作が優先されてピークホ
ールド状態となると、かかる装置によれば、ペディスタ
ル値が図７（ａ）に示すように、実ペディスタル値がペ
ディスタル基準値より低い状態となり、ブラックレベル
が一致しなくなる。そこで、イネーブル信号Ｆを‘１’
として図７（ｃ）に示すように入力ビデオ信号のペディ
スタル値をブラックレベルとするように制御することが
行なわれる。すなわち、ペディスタル基準値をハッチン
グＨで示す分だけ低下させることが行なわれる。これに
より、ブラックレベル部分の適正な映像表示が可能とな
る。なお、この制御の実行によりブラックレベルが頻繁
に動いてノイズが生じないように、図７（ｂ）に示す期
間Ｔ２のように一定の時定数及び不感帯が設けられてい
る。すなわち、実ペディスタル値に応じて１フィールド
毎に１ステップずつ下げるような時定数にされ、また実
ペディスタル値とペディスタル基準値との差が±４コー
ド内であれば動作しない。

【００２８】また、アナログ制御アンプ１のゲインステ
ップ設定（図８のゲインステップａ）に比べてアナログ
／ディジタル変換器３の分解能（図８の各ステップ）が
細かいと、図８に実線で示したようにアナログ制御アン
プのゲインが上下して、ゲイン制御のループが不安定と
なり、ビデオ信号が発振してしまう。しかしながら、か
かる本発明による装置によれば、比較器１５により２５
６ライン毎のペディスタル平均値を１／４にした値に応
じてアナログ制御アンプ１のゲインが制御されるので、
図９に示すようにアナログ制御アンプ１のゲインが安定
して変動することが防止される。また、水平フィルタ１
８により水平方向に５回連続して同じ制御方向ならば、
新たなゲインの方向を決める信号Ｂが得られる。よっ
て、図１０に示すように、突発的にゲインを変えるよう
なビデオ信号が到来してもそれには反応しないので、本
装置から出力されるビデオ信号が突然変動することを防
止することができる。

【００２９】以上の如く、本発明によれば、シンクチッ
プを基準にしたシンクＡＧＣのループ中にピークＡＧＣ
が動作するようにして、入力複合ビデオ信号のレベルを
適切に制御することができる。なお、本発明はテレビジ
ョン受像機、ビデオテープレコーダ（ＶＴＲ）、ＮＴＳ
Ｃ／ＰＡＬデコーダ等の装置に適用することができる。

【図面の簡単な説明】

【図１】従来の装置の動作を示す波形図である。

【図２】本発明の実施例を示すブロック図である。

【図３】図２の装置の動作を説明するための波形及びタ
イミング図である。

【図４】図２の装置の動作を説明するための図３に続く
波形及びタイミング図である。

【図５】図２の装置の動作を説明するための図４に続く
波形及びタイミング図である。

【図６】ピークＡＧＣが動作する場合を説明する波形図
である。

【図７】ペディスタル値をブラックレベルとする制御を
説明する波形図である。

【図８】アナログ制御アンプの従来のゲイン変化例を示
す図である。

【図９】図２の装置によるアナログ制御アンプのゲイン
変化例を示す図である。

【図１０】図２の装置によるアナログ制御アンプのゲイ
ン変化例を示す図である。

【主要部分の符号の説明】

１ アナログ制御アンプ ２ ゲイン制御スイッチ ３ アナログ／ディジタル変換器 ４ シンクチップクランプ ５ Ｙ／Ｃ分離回路 ６ 同期分離回路 ７ 輝度レベル変換回路 １６，２４ 差分検出器 １７ 制御方向検出器 １８ 水平フィルタ １９ ゲインアンプ制御信号発生器 ２１ 同期スライサ用データ発生器 ２２ 輝度信号スライサ用データ発生器 ２３ ピーク積算値検出器 ２６ タイミング制御回路 ２７ 時定数制御回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力されたアナログの複合ビデオ信号を
   増幅するアナログ増幅手段と、 前記アナログ増幅手段の出力信号をディジタル化するＡ
   ／Ｄ（アナログ／ディジタル）変換手段と、 前記Ａ／Ｄ変換手段によってディジタル化された複合ビ
   デオ信号から輝度信号及び色信号を分離抽出するＹ／Ｃ
   分離手段と、 前記輝度信号のペディスタル値がペディスタル基準値に
   制御されるように前記ペディスタル値に応じたシンクＡ
   ＧＣ（オートゲインコントロール）用データを生成する
   シンクＡＧＣ用データ生成手段と、 前記輝度信号のピーク値がピーク基準値に制御されるよ
   うに前記ピーク値に応じたピークＡＧＣ用データを生成
   するピークＡＧＣ用データ生成手段と、 前記シンクＡＧＣ用データ及び前記ピークＡＧＣ用デー
   タに応じて前記アナログ増幅手段のゲインを制御する制
   御手段と、を備えたビデオ信号処理装置であって、 前記ピークＡＧＣ用データ生成手段を含むピークＡＧＣ
   ループ系の時定数が前記シンクＡＧＣ用データ生成手段
   を含むシンクＡＧＣループ系の時定数より短くされてい
   ることを特徴とするビデオ信号処理装置。
2. 【請求項２】 シンクＡＧＣ用データ生成手段は、 前記輝度信号のペディスタル値をライン毎に平均してペ
   ディスタル平均値を検出し、更に複数ライン毎にその複
   数ライン分の前記ペディスタル平均値を平均して複数ラ
   インペディスタル平均値として検出するペディスタル平
   均化手段と、 前記複数ラインペディスタル平均値を所定のタイミング
   で抽出する抽出手段と、 前記抽出手段の抽出値と前記ペディスタル基準値とを比
   較する比較手段と、 前記抽出手段の抽出値の前記所定のタイミング毎の前回
   値と今回値との差分の絶対値が基準値より大きいか否か
   を示す差分データを出力する差分検出手段と、 前記比較手段の比較結果に応じてシンクＡＧＣの制御方
   向を検出して第１制御方向データを出力する制御方向検
   出手段と、 前記シンクＡＧＣの制御方向が複数回連続して同一方向
   であるときその方向を示す第２制御方向データを出力す
   るフィルタ手段とを有し、 前記差分データ並びに前記第１及び第２制御方向データ
   をシンクＡＧＣ用データとし、 前記ピークＡＧＣ用データ生成手段は、 前記輝度信号のピーク値をライン毎に平均してピーク平
   均値を検出するピーク平均化手段と、 前記ピーク平均値を積算して前記所定のタイミング毎の
   積算値を前記ピーク基準値と比較してその比較結果を出
   力する積算比較手段と、 前記積算比較手段の比較結果が前記積算値を前記ピーク
   基準値より大である状態から前記積算値を前記ピーク基
   準値以下である状態に変化したことを検出したときピー
   ク低下データを出力する手段とを有し、 前記積算比較手段の比較結果と前記ピーク低下データを
   前記ピークＡＧＣ用データとし、 前記制御手段は、前記積算比較手段の比較結果が前記積
   算値を前記ピーク基準値以下であるときには前記フィル
   タ手段から出力された前記制御方向データに応じて前記
   アナログ増幅手段のゲインを制御し、前記積算比較手段
   の比較結果が前記積算値を前記ピーク基準値より大であ
   るときには前記第１及び第２制御方向データ並び前記ピ
   ーク低下データに応じて前記アナログ増幅手段のゲイン
   を制御することを特徴とする請求項１記載のビデオ信号
   処理装置。
3. 【請求項３】 前記制御手段は、前記第１制御方向デー
   タが下方向を示し、前記積算比較手段の比較結果が前記
   積算値を前記ピーク基準値より大である状態を示し、か
   つ前記ピーク低下データが出力されたときイネーブル信
   号を生成する手段を有し、 前記ビデオ信号処理装置は、更に、前記抽出手段の抽出
   値を保持してそれを同期信号用スライスデータとして出
   力する同期用スライスデータ発生手段と、 前記Ａ／Ｄ
   変換手段によってディジタル化された複合ビデオ信号か
   ら前記同期信号用スライスデータが示すレベルに従って
   同期信号を分離抽出する同期分離手段と、 前記抽出手段の抽出値を保持してその４値分毎に積分し
   てそれを前記イネーブル信号の生成時に輝度信号用スラ
   イスデータとして出力する輝度信号用スライスデータ発
   生手段と、 前記輝度信号用スライスデータが示すレベルに従って前
   記輝度信号のレベルを変換する輝度レベル変換手段と、
   を有することを特徴とする請求項１又は２記載のビデオ
   信号処理装置。
4. 【請求項４】 前記所定のタイミングは前記アナログの
   複合ビデオ信号の垂直帰線消去期間信号の整数倍のタイ
   ミングであることを特徴とする請求項１記載のビデオ信
   号処理装置。
5. 【請求項５】 前記Ａ／Ｄ変換手段によってディジタル
   化された複合ビデオ信号のシンクチップ値を一定に保持
   するシンクチップクランプ手段を有することを特徴とす
   る請求項１記載のビデオ信号処理装置。
6. 【請求項６】 前記アナログの複合ビデオ信号の入力時
   に装置内の各手段に初期値を設定する初期設定手段を有
   することを特徴とする請求項１記載のビデオ信号処理装
   置。