JPH10164841A - Direct-current converter device - Google Patents
Direct-current converter deviceInfo
- Publication number
- JPH10164841A JPH10164841A JP8318058A JP31805896A JPH10164841A JP H10164841 A JPH10164841 A JP H10164841A JP 8318058 A JP8318058 A JP 8318058A JP 31805896 A JP31805896 A JP 31805896A JP H10164841 A JPH10164841 A JP H10164841A
- Authority
- JP
- Japan
- Prior art keywords
- converters
- voltage
- output
- current
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 38
- 238000009499 grossing Methods 0.000 claims description 6
- 230000002349 favourable effect Effects 0.000 abstract 2
- 230000002265 prevention Effects 0.000 description 6
- 238000004804 winding Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、直流コンバータ装
置を構成する複数個のDC−DCコンバータの並列運転
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a parallel operation of a plurality of DC-DC converters constituting a DC converter.
【0002】[0002]
【従来の技術】複数個のDC−DCコンバータを負荷に
対して並列に接続した直流コンバータ装置は、大容量の
直流電源装置として従来から無停電電源装置等の電気機
器、パーソナルコンピュータ等の情報機器又はメカトロ
ニクス等の分野で幅広く使用されている。例えば、図5
に示す従来の直流コンバータ装置は、同一構成を有する
2つのフライバック形のDC−DCコンバータA、Bの
直流入力端子1、2に直流電源3がそれぞれ接続され、
各コンバータA、Bの直流出力端子4、5がそれぞれ並
列に接続され、各コンバータA、Bからの直流出力が負
荷6に供給される。各DC−DCコンバータA、Bは、
直流入力端子1、2に対して直列に接続されるトランス
7の1次巻線7a及びスイッチング素子としてのトラン
ジスタ8と、トランス7の2次巻線7bと直流出力端子
4、5との間に接続される整流平滑回路を構成する整流
ダイオード9及び平滑コンデンサ10と、トランジスタ
8と直列に接続されかつトランジスタ8に流れる電流を
それに対応する電圧として検出する電流検出手段として
の電流検出用抵抗11と、直流出力電圧VOの基準値を
与える基準電圧VRを発生する基準電源13と、直流出
力端子4、5間の電圧と基準電源13の基準電圧VRと
を比較してそれらの誤差信号を出力する誤差増幅器14
と、誤差増幅器14の誤差信号に基づいて駆動されるフ
ォトカプラ15の発光部15aと、フォトカプラ15の
受光部15bを介して反転入力端子(一方の制御入力端
子)に入力される誤差増幅器14の誤差信号に基づく電
圧制御信号及び非反転入力端子(他方の制御入力端子)
に入力される電流検出用抵抗11の検出電圧を比較する
コンパレータ16と、コンパレータ16の比較出力及び
クロックパルス発生回路17のクロックパルス出力に基
づいてトランジスタ8のベース端子に付与する制御パル
ス信号を生成するラッチ回路18とを備えている。基準
電源13、誤差増幅器14及びフォトカプラ15の発光
部15aは、直流出力端子4、5間の電圧を検出しかつ
その検出電圧と基準電源13の基準電圧VRとを比較し
てそれらの誤差信号を出力する出力電圧検出回路12を
構成する。フォトカプラ15の受光部15b、コンパレ
ータ16、クロックパルス発生回路17及びラッチ回路
18は、出力電圧検出回路12の誤差信号に基づく電圧
制御信号と電流検出用抵抗11の検出電圧との比較出力
に応じてトランジスタ8のオン・オフ期間を制御する電
流モード型PWM制御回路19を構成する。また、各D
C−DCコンバータA、Bにおける直流出力端子5と電
圧検出回路12内のフォトカプラ15の発光部15aと
の間には、各コンバータA、Bの各々の出力電流を検出
しかつ各出力電流を平衡させるための出力電流検出用抵
抗20及び誤差増幅器21から成る出力電流検出回路2
2がそれぞれ接続されている。図5において、23、2
4は逆流防止用ダイオードを示し、VCCは各種回路の駆
動用電源の電圧を示す。2. Description of the Related Art A DC converter device in which a plurality of DC-DC converters are connected in parallel to a load has been conventionally used as a large-capacity DC power supply device for electric equipment such as an uninterruptible power supply and information equipment such as a personal computer. Or, it is widely used in fields such as mechatronics. For example, FIG.
In the conventional DC converter device shown in FIG. 1, a DC power supply 3 is connected to DC input terminals 1 and 2 of two flyback type DC-DC converters A and B having the same configuration, respectively.
The DC output terminals 4 and 5 of the converters A and B are respectively connected in parallel, and the DC outputs from the converters A and B are supplied to the load 6. Each DC-DC converter A, B
A primary winding 7a of a transformer 7 and a transistor 8 as a switching element, which are connected in series to the DC input terminals 1 and 2, between a secondary winding 7b of the transformer 7 and the DC output terminals 4 and 5; A rectifying diode 9 and a smoothing capacitor 10 forming a connected rectifying and smoothing circuit; a current detecting resistor 11 serving as current detecting means connected in series with the transistor 8 and detecting a current flowing through the transistor 8 as a voltage corresponding thereto; , a reference power supply 13 which generates a reference voltage V R which gives the reference value of the DC output voltage V O, those of the error signal by comparing the reference voltage V R of voltage and the reference power supply 13 between the DC output terminals 4 and 5 Error amplifier 14 that outputs
And an error amplifier 14 input to an inverting input terminal (one control input terminal) via a light emitting unit 15a of the photocoupler 15 driven based on an error signal of the error amplifier 14 and a light receiving unit 15b of the photocoupler 15. Control signal and non-inverting input terminal (the other control input terminal) based on the error signal of
And a control pulse signal applied to the base terminal of the transistor 8 based on the comparison output of the comparator 16 and the clock pulse output of the clock pulse generation circuit 17. And a latch circuit 18. The light source 15a of the reference power supply 13, the error amplifier 14, and the photocoupler 15 detects the voltage between the DC output terminals 4 and 5, compares the detected voltage with the reference voltage V R of the reference power supply 13, and detects an error therebetween. An output voltage detection circuit 12 that outputs a signal is configured. The light receiving section 15 b of the photocoupler 15, the comparator 16, the clock pulse generation circuit 17 and the latch circuit 18 respond to a comparison output between a voltage control signal based on an error signal of the output voltage detection circuit 12 and a detection voltage of the current detection resistor 11. Thus, a current mode PWM control circuit 19 for controlling the ON / OFF period of the transistor 8 is constituted. Also, each D
Between the DC output terminals 5 of the C-DC converters A and B and the light emitting portion 15a of the photocoupler 15 in the voltage detection circuit 12, the output current of each of the converters A and B is detected and each output current is detected. An output current detection circuit 2 including an output current detection resistor 20 for balancing and an error amplifier 21
2 are connected respectively. In FIG. 5, 23, 2
4 shows a diode for preventing reverse current, V CC indicates the voltage of the drive power supply of the various circuits.
【0003】図5に示す各DC−DCコンバータA、B
において、直流入力端子1、2に印加される直流電源3
の直流入力電圧Viはトランジスタ8のオン・オフ動作
により断続されて高周波電力に変換され、トランス7の
1次巻線7a及びトランジスタ8に高周波のパルス電流
が流れる。これにより、トランジスタ8のオフ期間毎に
トランス7の2次巻線7bに高周波のパルス電圧が発生
し、この高周波のパルス電圧は整流ダイオード9及び平
滑コンデンサ10により平滑な直流電圧に変換されて直
流出力端子4、5から負荷6に直流出力電圧VOが供給
される。次に、図5に示す各DC−DCコンバータA、
Bの定電圧制御動作について説明すると、直流出力端子
4、5間の直流出力電圧VOは出力電圧検出回路12内
の誤差増幅器14の非反転入力端子(+端子)に入力さ
れて反転入力端子(−端子)に入力される基準電源13
の基準電圧VRと比較され、誤差増幅器14の出力端子
から誤差信号が出力される。誤差増幅器14の誤差信号
により逆流防止用ダイオード24を介してフォトカプラ
15の発光部15aが駆動され、誤差増幅器14の誤差
出力に基づいてフォトカプラ15の発光部15aの光出
力が制御される。フォトカプラ15の発光部15aの光
出力は受光部15bに伝達され、発光部15aの光出力に
応じて受光部15bに流れる電流が制御される。したが
って、直流出力端子4、5間の直流出力電圧VOが基準
電源13の基準電圧VRよりも高いときはフォトカプラ
15の受光部15bに流れる電流が増加して図6(B)に
示すフォトカプラ15の受光部15bのコレクタ電圧V
PCが低くなる。これとは逆に、直流出力端子4、5間の
直流出力電圧VOが基準電源13の基準電圧VRよりも低
いときはフォトカプラ15の受光部15bに流れる電流
が減少して図6(B)に示すフォトカプラ15の受光部1
5bのコレクタ電圧VPCが高くなる。電流モード型PW
M制御回路19内のフォトカプラ15の受光部15bの
コレクタ電圧VPCは電圧制御信号としてコンパレータ1
6の反転入力端子に入力されて図6(B)に示す非反転入
力端子に入力される電流検出用抵抗11の検出電圧VTR
と比較され、その比較出力がラッチ回路18のリセット
端子(R端子)に入力される。一方、ラッチ回路18の
セット端子(S端子)には図6(A)に示すクロックパル
ス発生回路17のクロックパルス信号VCLが入力され、
ラッチ回路18の出力端子からは図6(C)に示す制御パ
ルス信号VBが出力される。したがって、直流出力端子
4、5間の直流出力電圧VOが基準電源13の基準電圧
VRよりも高いときはフォトカプラ15の受光部15bの
コレクタ電圧VPCが低くなるので、電流モード型PWM
制御回路19からトランジスタ8のベース端子に付与さ
れる制御パルス信号VBのオン期間が短くなる。また、
直流出力端子4、5間の直流出力電圧VOが基準電源1
3の基準電圧VRよりも低いときはフォトカプラ15の
受光部15bのコレクタ電圧VPCが高くなるので、電流
モード型PWM制御回路19からトランジスタ8のベー
ス端子に付与される制御パルス信号VBのオン期間が長
くなる。以上の動作により、各DC−DCコンバータ
A、Bの直流出力端子4、5間の直流出力電圧VOが一
定値に制御され、各コンバータA、Bから負荷6に定電
圧の直流出力が供給される。Each of the DC-DC converters A and B shown in FIG.
, A DC power supply 3 applied to DC input terminals 1 and 2
The DC input voltage V i is turned on and off by the on / off operation of the transistor 8 and is converted into high-frequency power, and a high-frequency pulse current flows through the primary winding 7 a of the transformer 7 and the transistor 8. As a result, a high-frequency pulse voltage is generated in the secondary winding 7b of the transformer 7 every time the transistor 8 is turned off, and this high-frequency pulse voltage is converted into a smooth DC voltage by the rectifier diode 9 and the smoothing capacitor 10, and The DC output voltage V O is supplied from the output terminals 4 and 5 to the load 6. Next, each DC-DC converter A shown in FIG.
Explaining the constant voltage control operation of B, the DC output voltage V O between the DC output terminals 4 and 5 is input to the non-inverting input terminal (+ terminal) of the error amplifier 14 in the output voltage detection circuit 12 and Reference power supply 13 input to (-terminal)
Is compared with the reference voltage V R, an error signal is output from the output terminal of the error amplifier 14. The light emitting unit 15 a of the photocoupler 15 is driven by the error signal of the error amplifier 14 via the backflow prevention diode 24, and the light output of the light emitting unit 15 a of the photocoupler 15 is controlled based on the error output of the error amplifier 14. The light output of the light emitting unit 15a of the photocoupler 15 is transmitted to the light receiving unit 15b, and the current flowing through the light receiving unit 15b is controlled according to the light output of the light emitting unit 15a. Therefore, when the DC output voltage V O between the DC output terminals 4 and 5 is higher than the reference voltage V R of the reference power supply 13, the current flowing through the light receiving portion 15b of the photocoupler 15 increases and is shown in FIG. Collector voltage V of light receiving portion 15b of photocoupler 15
PC lowers. Conversely, when the DC output voltage V O between the DC output terminals 4 and 5 is lower than the reference voltage V R of the reference power supply 13, the current flowing to the light receiving portion 15b of the photocoupler 15 decreases and FIG. Light receiving section 1 of photocoupler 15 shown in B)
5b collector voltage V PC of increases. Current mode type PW
Collector voltage V PC of the light receiving portion 15b of the photocoupler 15 in the M control circuit 19 comparator 1 as a voltage control signal
6, the detection voltage V TR of the current detection resistor 11 input to the non-inverting input terminal shown in FIG.
And the comparison output is input to the reset terminal (R terminal) of the latch circuit 18. On the other hand, the clock pulse signal V CL of the clock pulse generation circuit 17 shown in FIG. 6A is input to the set terminal (S terminal) of the latch circuit 18,
From the output terminal of the latch circuit 18 is the control pulse signal V B shown in FIG. 6 (C) is output. Therefore, when the DC output voltage V O between the DC output terminals 4 and 5 is higher than the reference voltage V R of the reference power supply 13, the collector voltage V PC of the light receiving portion 15b of the photocoupler 15 becomes lower, so that the current mode type PWM
ON period of the control pulse signal V B applied from the control circuit 19 to the base terminal of the transistor 8 becomes shorter. Also,
The DC output voltage V O between the DC output terminals 4 and 5 is
3 is lower than the reference voltage V R, the collector voltage V PC of the light receiving portion 15b of the photocoupler 15 increases, so that the control pulse signal V B applied to the base terminal of the transistor 8 from the current mode PWM control circuit 19 Becomes longer. By the above operation, the DC output voltage V O between the DC output terminals 4 and 5 of the DC-DC converters A and B is controlled to a constant value, and the DC output of a constant voltage is supplied from the converters A and B to the load 6. Is done.
【0004】ここで、DC−DCコンバータAの出力電
流IOがDC−DCコンバータBの出力電流IOより大き
い場合、コンバータAの直流出力端子4、5における直
流出力電圧VOがコンバータBの直流出力端子4、5に
おける直流出力電圧VOよりも低くなるので、コンバー
タA内の出力電圧検出回路12の誤差増幅器14の出力
端子から逆流防止用ダイオード24を介してフォトカプ
ラ15の発光部15aに流れる電流がコンバータB内の
出力電圧検出回路12の誤差増幅器14の出力端子から
逆流防止用ダイオード24を介してフォトカプラ15の
発光部15aに流れる電流よりも小さくなる。このと
き、各DC−DCコンバータA、Bの出力電流検出回路
22における出力電流検出用抵抗20の両端の電圧の極
性はそれぞれ図5に示す通りになる。このため、DC−
DCコンバータAにおける出力電流検出回路22内の誤
差増幅器21の出力端子から逆流防止用ダイオード23
を介してフォトカプラ15の発光部15aに流れ込む電
流がDC−DCコンバータBにおける出力電流検出回路
22内の誤差増幅器21の出力端子から逆流防止用ダイ
オード23を介してフォトカプラ15の発光部15aに
流れ込む電流よりも大きくなる。これらの電流が各DC
−DCコンバータA、B内の出力電圧検出回路12の誤
差増幅器14の出力端子から逆流防止用ダイオード24
を介してフォトカプラ15の発光部15aに流れる電流
にそれぞれ重畳されることにより、各コンバータA、B
内におけるフォトカプラ15の発光部15aに流れる電
流が均等になる。このため、電流モード型PWM制御回
路19からトランジスタ8のベース端子に付与される制
御パルス信号VBのオン期間が各コンバータA、B間で
等しくなる。したがって、各DC−DCコンバータA、
Bの出力電流IOが均等になるので、各コンバータA、
Bの出力電流IOを平衡させることができる。[0004] Here, if the output current I O of the DC-DC converter A is greater than the output current I O of the DC-DC converter B, the DC output voltage V O at the DC output terminals 4 and 5 of the converter A is the converter B Since it becomes lower than the DC output voltage V O at the DC output terminals 4 and 5, the light emitting section 15 a of the photocoupler 15 from the output terminal of the error amplifier 14 of the output voltage detection circuit 12 in the converter A via the backflow prevention diode 24. Is smaller than the current flowing from the output terminal of the error amplifier 14 of the output voltage detection circuit 12 in the converter B to the light emitting portion 15a of the photocoupler 15 via the backflow prevention diode 24. At this time, the polarity of the voltage across the output current detection resistor 20 in the output current detection circuit 22 of each of the DC-DC converters A and B is as shown in FIG. Therefore, DC-
A diode 23 for preventing backflow from an output terminal of the error amplifier 21 in the output current detection circuit 22 in the DC converter A
The current flowing into the light emitting portion 15a of the photocoupler 15 through the light-emitting portion 15a of the photocoupler 15 from the output terminal of the error amplifier 21 in the output current detecting circuit 22 in the DC-DC converter B via the diode 23 for preventing backflow. It is larger than the current that flows. These currents are
A backflow prevention diode 24 from the output terminal of the error amplifier 14 of the output voltage detection circuit 12 in the DC converters A and B;
Are superimposed on the current flowing through the light emitting portion 15a of the photocoupler 15 through the converters A and B, respectively.
The current flowing through the light emitting portion 15a of the photocoupler 15 becomes uniform. Therefore, the ON period of the control pulse signal V B applied from the current-mode PWM control circuit 19 to the base terminal of the transistor 8 becomes equal among each converter A, B. Therefore, each DC-DC converter A,
Since the output current IO of B becomes equal, each converter A,
The output current IO of B can be balanced.
【0005】[0005]
【発明が解決しようとする課題】ところで、図5に示す
直流コンバータ装置では、各DC−DCコンバータA、
Bに対してそれぞれ設けられた出力電流検出回路22に
て各コンバータA、Bの各々の出力電流IOを検出しか
つその検出信号に応じて各コンバータA、B内のフォト
カプラ15の発光部15aに流れる電流がそれぞれ均等
になるように制御することにより、各コンバータA、B
のそれぞれの出力電流IOを均等にして各出力電流IOを
平衡させている。したがって、直流コンバータ装置を構
成する複数個のDC−DCコンバータ1個毎に出力電流
検出回路22が1個必要であるため、部品点数が増加
し、直流コンバータ装置全体としての回路構成が複雑と
なる欠点があった。また、出力電流検出回路22が故障
した場合は各DC−DCコンバータのそれぞれの出力電
流を平衡させることができず、各DC−DCコンバータ
を良好に並列運転することが困難となる。In the DC converter shown in FIG. 5, each DC-DC converter A,
The output current detection circuit 22 provided for each of the converters A and B detects the output current I O of each of the converters A and B, and emits light of the photocoupler 15 in each of the converters A and B according to the detection signal. By controlling the currents flowing through 15a to be equal to each other, each converter A, B
It is evenly and allowed to equilibrate for each output current I O to respective output current I O of. Therefore, since one output current detection circuit 22 is required for each of the plurality of DC-DC converters constituting the DC converter device, the number of components increases, and the circuit configuration of the entire DC converter device becomes complicated. There were drawbacks. If the output current detection circuit 22 fails, the output currents of the DC-DC converters cannot be balanced, and it is difficult to satisfactorily operate the DC-DC converters in parallel.
【0006】そこで、本発明は簡素な回路構成で複数の
DC−DCコンバータの各出力電流を平衡させかつ常時
良好な並列運転が可能な直流コンバータ装置を提供する
ことを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a DC converter capable of balancing output currents of a plurality of DC-DC converters with a simple circuit configuration and capable of always performing good parallel operation.
【0007】[0007]
【課題を解決するための手段】本発明による直流コンバ
ータ装置は、直流電源の直流入力電圧をオン・オフ動作
により断続して高周波電力に変換する少なくとも1つの
スイッチング素子と、前記高周波電力を負荷に供給する
直流出力電圧に変換する整流平滑回路と、前記スイッチ
ング素子に流れる電流をそれに対応する電圧として検出
する電流検出手段と、前記直流出力電圧を検出しかつそ
の検出電圧と前記直流出力電圧の基準値を与える基準電
圧とを比較してそれらの誤差信号を出力する出力電圧検
出手段と、一方の制御入力端子に入力される前記出力電
圧検出手段の誤差信号に基づく電圧制御信号及び他方の
制御入力端子に入力される前記電流検出手段の検出電圧
を比較しかつそれらの比較出力に応じて前記スイッチン
グ素子のオン・オフ期間を制御する電流モード型PWM
制御回路とを備え、前記スイッチング素子をオン・オフ
制御することにより前記負荷に定電圧の直流出力を供給
するDC−DCコンバータを前記負荷に対して複数個並
列に接続している。この直流コンバータ装置では、前記
各DC−DCコンバータ内における前記電流モード型P
WM制御回路の一方の制御入力端子をそれぞれ接続して
いる。図示の実施形態では、前記各DC−DCコンバー
タ内における前記電流モード型PWM制御回路の一方の
制御入力端子をそれぞれ抵抗を介して接続している。ま
た、前記各DC−DCコンバータ内における前記電流モ
ード型PWM制御回路の一方の制御入力端子をそれぞれ
抵抗及び増幅器の並列回路又は整流素子及び増幅器の並
列回路を介して接続してもよい。A DC converter according to the present invention comprises at least one switching element for intermittently converting a DC input voltage of a DC power supply into an RF power by an on / off operation, and the RF power to a load. A rectifying / smoothing circuit for converting to a supplied DC output voltage, current detecting means for detecting a current flowing through the switching element as a corresponding voltage, detecting the DC output voltage, and detecting the detected voltage and a reference for the DC output voltage. An output voltage detecting means for comparing the output voltage detecting means with a reference voltage giving a value and outputting an error signal thereof; a voltage control signal based on the error signal of the output voltage detecting means input to one control input terminal; A comparison is made between the detection voltages of the current detection means input to the terminals, and the switching element is turned on or off according to the comparison output. Current-mode type PWM to control the duration
And a plurality of DC-DC converters for supplying a constant-voltage DC output to the load by controlling on / off of the switching element, in parallel with the load. In this DC converter device, the current mode type P in each DC-DC converter
One control input terminal of the WM control circuit is connected to each. In the illustrated embodiment, one control input terminal of the current-mode PWM control circuit in each of the DC-DC converters is connected via a resistor. Further, one control input terminal of the current mode PWM control circuit in each of the DC-DC converters may be connected via a parallel circuit of a resistor and an amplifier or a parallel circuit of a rectifier and an amplifier, respectively.
【0008】各DC−DCコンバータ内における電流モ
ード型PWM制御回路の一方の制御入力端子をそれぞれ
接続することにより、各DC−DCコンバータ内におけ
る電流モード型PWM制御回路の一方の制御入力端子の
電圧が全て均等になる。このため、各DC−DCコンバ
ータ内のそれぞれのスイッチング素子がそれぞれのスイ
ッチング素子に対応する電流モード型PWM制御回路に
より全て同一のオン・オフ期間で制御され、各DC−D
Cコンバータの出力電流が全て均等になる。したがっ
て、簡素な回路構成で複数のDC−DCコンバータの各
出力電流を平衡させることができ、複数のDC−DCコ
ンバータを常時良好に並列運転することが可能となる。
また、各DC−DCコンバータ内における電流モード型
PWM制御回路の一方の制御入力端子をそれぞれ抵抗及
び増幅器の並列回路又は整流素子及び増幅器の並列回路
を介して接続した場合は、各DC−DCコンバータの相
互間に増幅器を介してより多くの平衡電流を流すことが
できるので、より多数のDC−DCコンバータの各出力
電流を平衡させ、より多数のDC−DCコンバータを常
時良好に並列運転することが可能である。By connecting one control input terminal of the current mode PWM control circuit in each DC-DC converter to the other, the voltage of one control input terminal of the current mode PWM control circuit in each DC-DC converter is connected. Are all equal. Therefore, each switching element in each DC-DC converter is controlled by a current mode PWM control circuit corresponding to each switching element in the same ON / OFF period, and each DC-D
All the output currents of the C converter become equal. Therefore, the output currents of the plurality of DC-DC converters can be balanced with a simple circuit configuration, and the plurality of DC-DC converters can always be favorably operated in parallel.
When one control input terminal of the current mode type PWM control circuit in each DC-DC converter is connected via a parallel circuit of a resistor and an amplifier or a parallel circuit of a rectifier and an amplifier, respectively, More balanced current can flow through the amplifier between each other, so that the respective output currents of a greater number of DC-DC converters are balanced, and a greater number of DC-DC converters are always operated in good parallel operation. Is possible.
【0009】[0009]
【発明の実施の形態】以下、本発明による直流コンバー
タ装置の一実施形態を図1に基づいて説明する。但し、
図1では図5に示す箇所と同一の部分には同一の符号を
付し、その説明を省略する。本発明の実施形態の直流コ
ンバータ装置は、図1に示すように、図5に示す直流コ
ンバータ装置における各DC−DCコンバータA、Bの
出力電流検出回路22を省略し、各コンバータA、B内
における電流モード型PWM制御回路19のコンパレー
タ16の反転入力端子をそれぞれ抵抗31を介して接続
したものである。その他の構成は、図5に示す直流コン
バータ装置と略同様である。なお、抵抗31はフォトカ
プラ15の受光部15bを構成するフォトトランジスタ
の保護用、即ち電流制限用の抵抗であり、数Ω〜数10
Ω程度の比較的低い抵抗値を有するものが使用される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the DC converter according to the present invention will be described below with reference to FIG. However,
In FIG. 1, the same portions as those shown in FIG. 5 are denoted by the same reference numerals, and description thereof will be omitted. As shown in FIG. 1, the DC converter device according to the embodiment of the present invention omits the output current detection circuit 22 of each of the DC-DC converters A and B in the DC converter device shown in FIG. In this case, the inverting input terminals of the comparator 16 of the current mode type PWM control circuit 19 in FIG. Other configurations are substantially the same as those of the DC converter device shown in FIG. The resistor 31 is a resistor for protecting the phototransistor constituting the light receiving portion 15b of the photocoupler 15, that is, a current limiting resistor.
Those having a relatively low resistance value of about Ω are used.
【0010】上記の構成において、DC−DCコンバー
タAの出力電流IOがDC−DCコンバータBの出力電
流IOより大きい場合、コンバータAの直流出力端子
4、5における直流出力電圧VOがコンバータBの直流
出力端子4、5における直流出力電圧VOよりも低くな
るので、コンバータA内の出力電圧検出回路12の誤差
増幅器14の出力端子から逆流防止用ダイオード24を
介してフォトカプラ15の発光部15aに流れる電流が
コンバータB内の出力電圧検出回路12の誤差増幅器1
4の出力端子から逆流防止用ダイオード24を介してフ
ォトカプラ15の発光部15aに流れる電流よりも小さ
くなる。これに伴って、DC−DCコンバータA内のフ
ォトカプラ15の受光部15bに流れる電流がDC−D
CコンバータB内のフォトカプラ15の受光部15bに
流れる電流よりも小さくなろうとするが、DC−DCコ
ンバータB内のフォトカプラ15の受光部15bから同
コンバータB内の抵抗31及びDC−DCコンバータA
内の抵抗31を介して同コンバータA内のフォトカプラ
15の受光部15bに平衡電流が流れ込むため、各コン
バータA、B内のそれぞれのフォトカプラ15の受光部
15bに流れる電流が均等になる。これにより、各DC
−DCコンバータA、B内における電流モード型PWM
制御回路19のコンパレータ16の反転入力端子の各電
圧が均等になるため、電流モード型PWM制御回路19
からトランジスタ8のベース端子に付与される制御パル
ス信号VBのオン期間がそれぞれ各コンバータA、B間
で等しくなる。したがって、各DC−DCコンバータ
A、Bの出力電流IOが均等になり、各コンバータA、
Bの出力電流IOを平衡させることができる。[0010] In the above configuration, when the output current I O of the DC-DC converter A is greater than the output current I O of the DC-DC converter B, the DC output voltage V O at the DC output terminals 4 and 5 of the converter A is Converter Since the voltage becomes lower than the DC output voltage V O at the DC output terminals 4 and 5 of B, the light emission of the photocoupler 15 from the output terminal of the error amplifier 14 of the output voltage detection circuit 12 in the converter A via the backflow prevention diode 24. The current flowing through the section 15a is supplied to the error amplifier 1 of the output voltage detection circuit 12 in the converter B.
4 is smaller than the current flowing from the output terminal 4 to the light emitting section 15a of the photocoupler 15 via the backflow prevention diode 24. Accordingly, the current flowing through the light receiving portion 15b of the photocoupler 15 in the DC-DC converter A becomes DC-D
Although the current flowing through the light receiving portion 15b of the photocoupler 15 in the C converter B tends to be smaller than the current flowing through the light receiving portion 15b of the photocoupler 15 in the DC-DC converter B, the resistance 31 and the DC-DC converter A
Since the balanced current flows into the light receiving portion 15b of the photocoupler 15 in the converter A via the resistor 31 therein, the current flowing in the light receiving portion 15b of each photocoupler 15 in each of the converters A and B becomes uniform. This allows each DC
-Current mode PWM in DC converters A and B
Since each voltage of the inverting input terminal of the comparator 16 of the control circuit 19 becomes equal, the current mode type PWM control circuit 19
ON period of the control pulse signal V B from being applied to the base terminal of the transistor 8 is each converter A, respectively, become equal among B. Therefore, the output current I O of each of the DC-DC converters A and B becomes equal, and
The output current IO of B can be balanced.
【0011】図1に示す直流コンバータ装置では、各D
C−DCコンバータA、B内における電流モード型PW
M制御回路19のコンパレータ16の反転入力端子をそ
れぞれ抵抗31を介して接続することにより、各コンバ
ータA、B内における電流モード型PWM制御回路19
のコンパレータ16の反転入力端子の各電圧が均等にな
り、各コンバータA、Bの出力電流IOが平衡する。し
たがって、従来必要とした特別な出力電流検出回路が不
要となるので、簡素な回路構成で各DC−DCコンバー
タA、Bの出力電流IOを平衡させることができ、各コ
ンバータA、Bを常時良好に並列運転することが可能と
なる。In the DC converter shown in FIG.
Current mode PW in C-DC converters A and B
By connecting the inverting input terminals of the comparator 16 of the M control circuit 19 via the respective resistors 31, the current mode PWM control circuit 19 in each of the converters A and B is connected.
The voltages at the inverting input terminals of the comparator 16 become equal, and the output currents IO of the converters A and B are balanced. This eliminates the need for a special output current detection circuit that has been required conventionally, so that the output current I O of each of the DC-DC converters A and B can be balanced with a simple circuit configuration, and the converters A and B are always Good parallel operation is possible.
【0012】図1に示す実施形態の直流コンバータ装置
は変更が可能である。例えば、図2に示す直流コンバー
タ装置は、図1に示す直流コンバータ装置の各DC−D
CコンバータA、B内の抵抗31と並列に増幅器32を
それぞれ接続したものである。図2に示す直流コンバー
タ装置では、出力電流IOが小さい方のDC−DCコン
バータB(又はA)内のフォトカプラ15の受光部15
bから出力電流IOが大きい方のDC−DCコンバータA
(又はB)内のフォトカプラ15の受光部15bに流れ
る平衡電流をそれぞれの増幅器32を介してより多く流
すことができる。このため、各DC−DCコンバータ
A、B内のフォトカプラ15の受光部15bに流すこと
のできる電流容量が小さい場合又はより多数(2つ以
上)のDC−DCコンバータを並列運転する場合でも、
各DC−DCコンバータA、B又はより多数のDC−D
Cコンバータのそれぞれの出力電流IOを常時良好に平
衡させることができる。また、図2に示す直流コンバー
タ装置の各DC−DCコンバータA、B内の抵抗31を
ダイオード(整流素子)33に変更し、増幅器32をP
NP形トランジスタ34で構成した直流コンバータ装置
を図3に示す。更に、図2に示す直流コンバータ装置の
各DC−DCコンバータA、B内の増幅器32をPNP
形トランジスタ34及びNPN形トランジスタ35で構
成した直流コンバータ装置を図4に示す。図3及び図4
に示す直流コンバータ装置の何れの場合も図2に示す直
流コンバータ装置と同様の作用・効果が得られる。The DC converter of the embodiment shown in FIG. 1 can be modified. For example, the DC converter shown in FIG. 2 is a DC-D converter of the DC converter shown in FIG.
An amplifier 32 is connected in parallel with the resistor 31 in each of the C converters A and B. In the DC converter device shown in FIG. 2, the light receiving unit 15 of the photocoupler 15 in the DC-DC converter B (or A) having the smaller output current IO is used.
DC-DC converter A having a larger output current IO from b
(Or B), a larger amount of the balanced current flowing through the light receiving portion 15b of the photocoupler 15 can flow through each amplifier 32. For this reason, even when the current capacity that can flow through the light receiving portion 15b of the photocoupler 15 in each of the DC-DC converters A and B is small, or when a larger number (two or more) of DC-DC converters are operated in parallel,
Each DC-DC converter A, B or more DC-D
The respective output currents I O of the C converter can always be well balanced. Further, the resistance 31 in each of the DC-DC converters A and B of the DC converter device shown in FIG.
FIG. 3 shows a DC converter device including the NP-type transistor 34. Further, the amplifiers 32 in the respective DC-DC converters A and B of the DC converter shown in FIG.
FIG. 4 shows a DC converter device composed of a transistor 34 and an NPN transistor 35. 3 and 4
In any case of the DC converter shown in FIG. 2, the same operation and effect as those of the DC converter shown in FIG. 2 can be obtained.
【0013】本発明の実施態様は前記の各実施形態に限
定されず、更に種々の変更が可能である。例えば、図2
に示す実施形態において抵抗31の代わりに図3に示す
実施形態と同様にダイオードを接続してもよく、図3に
示す実施形態においてダイオード33の代わりに抵抗を
接続してもよい。また、図4に示す実施形態において抵
抗31を省略してもよい。前記の何れの場合も得られる
作用・効果は図2に示す実施形態と略同様である。ま
た、上記の各実施形態ではスイッチング素子としてバイ
ポーラトランジスタを使用した場合を示したが、FET
(電界効果トランジスタ)、サイリスタ等も使用可能で
ある。また、上記の各実施形態では直流コンバータ装置
を構成する各DC−DCコンバータA、Bがフライバッ
ク形のDC−DCコンバータであるものを示したが、フ
ォワード形、ハーフブリッジ形、フルブリッジ形又はプ
ッシュプル形等のDC−DCコンバータでもよく、更に
これら絶縁形のDC−DCコンバータに限らず、昇圧チ
ョッパ形又は降圧チョッパ形等の非絶縁形のDC−DC
コンバータでもよい。The embodiments of the present invention are not limited to the above embodiments, and various modifications are possible. For example, FIG.
In the embodiment shown in FIG. 3, a diode may be connected in place of the resistor 31 as in the embodiment shown in FIG. 3, and in the embodiment shown in FIG. 3, a resistor may be connected instead of the diode 33. Further, the resistor 31 may be omitted in the embodiment shown in FIG. The operations and effects obtained in any of the above cases are substantially the same as those of the embodiment shown in FIG. In each of the above embodiments, the case where a bipolar transistor is used as a switching element has been described.
(A field effect transistor), a thyristor, or the like can also be used. Also, in each of the above embodiments, the DC-DC converters A and B constituting the DC converter device are flyback type DC-DC converters. However, a forward type, a half-bridge type, a full-bridge type or It may be a DC-DC converter such as a push-pull type, and is not limited to these insulated DC-DC converters, and may be a non-insulated DC-DC converter such as a step-up chopper type or a step-down chopper type.
A converter may be used.
【0014】[0014]
【発明の効果】本発明によれば、特別な出力電流検出回
路を使用することなく、簡素な回路構成で複数のDC−
DCコンバータの各出力電流を平衡させることができる
ので、出力検出及び制御系統の回路の故障が少なく、複
数のDC−DCコンバータを常時良好に並列運転するこ
とが可能となる。特に、多数(2つ以上)のDC−DC
コンバータを並列運転する場合において本発明の効果が
顕著である。According to the present invention, a plurality of DC-DC converters can be provided with a simple circuit configuration without using a special output current detection circuit.
Since the respective output currents of the DC converters can be balanced, the failure of the circuit of the output detection and control system is small, and the plurality of DC-DC converters can always be favorably operated in parallel. In particular, many (two or more) DC-DC
The effects of the present invention are remarkable when the converters are operated in parallel.
【図1】 本発明による直流コンバータ装置の一実施形
態を示す電気回路図FIG. 1 is an electric circuit diagram showing an embodiment of a DC converter device according to the present invention.
【図2】 図1に示す直流コンバータ装置の変更実施形
態を示す電気回路図FIG. 2 is an electric circuit diagram showing a modified embodiment of the DC converter device shown in FIG.
【図3】 図2に示す直流コンバータ装置の一変更実施
形態を示す電気回路図FIG. 3 is an electric circuit diagram showing a modified embodiment of the DC converter device shown in FIG. 2;
【図4】 図2に示す直流コンバータ装置の他の変更実
施形態を示す電気回路図FIG. 4 is an electric circuit diagram showing another modified embodiment of the DC converter device shown in FIG. 2;
【図5】 従来の直流コンバータ装置を示す電気回路図FIG. 5 is an electric circuit diagram showing a conventional DC converter device.
【図6】 図5の回路における各部の電圧を示す波形図FIG. 6 is a waveform chart showing voltages of respective parts in the circuit of FIG.
1,2...直流入力端子、3...直流電源、4,
5...直流出力端子、6...負荷、7...トラン
ス、7a...1次巻線、7b...2次巻線、8...
トランジスタ(スイッチング素子)、9...整流ダイ
オード、10...平滑コンデンサ、11...電流検
出用抵抗(電流検出手段)、12...出力電圧検出回
路(出力電圧検出手段)、13...基準電源、1
4...誤差増幅器、15...フォトカプラ、15
a...発光部、15b...受光部、16...コンパ
レータ、17...クロックパルス発生回路、1
8...ラッチ回路、19...電流モード型PWM制
御回路、20...出力電流検出用抵抗、21...誤
差増幅器、22...出力電流検出回路、23,2
4...逆流防止用ダイオード、31...抵抗、3
2...増幅器、33...ダイオード(整流素子)、
34...PNP形トランジスタ、35...NPN形
トランジスタ、A,B...DC−DCコンバータ1,2. . . 2. DC input terminal; . . DC power supply, 4,
5. . . DC output terminal, 6. . . Load, 7. . . Transformer, 7a. . . Primary winding, 7b. . . 7. secondary winding; . .
8. transistor (switching element); . . Rectifier diode, 10. . . 10. smoothing capacitor; . . 11. current detection resistor (current detection means); . . 12. output voltage detection circuit (output voltage detection means); . . Reference power supply, 1
4. . . 14. error amplifier; . . Photo coupler, 15
a. . . Light emitting section, 15b. . . Light receiving section, 16. . . Comparator, 17. . . Clock pulse generation circuit, 1
8. . . Latch circuit, 19. . . 20. current mode PWM control circuit, . . 21. output current detection resistor; . . Error amplifier, 22. . . Output current detection circuit, 23, 2
4. . . Backflow preventing diode, 31. . . Resistance, 3
2. . . Amplifier, 33. . . Diode (rectifier),
34. . . PNP transistor, 35. . . NPN transistors, A, B. . . DC-DC converter
Claims (3)
作により断続して高周波電力に変換する少なくとも1つ
のスイッチング素子と、前記高周波電力を負荷に供給す
る直流出力電圧に変換する整流平滑回路と、前記スイッ
チング素子に流れる電流をそれに対応する電圧として検
出する電流検出手段と、前記直流出力電圧を検出しかつ
その検出電圧と前記直流出力電圧の基準値を与える基準
電圧とを比較してそれらの誤差信号を出力する出力電圧
検出手段と、一方の制御入力端子に入力される前記出力
電圧検出手段の誤差信号に基づく電圧制御信号及び他方
の制御入力端子に入力される前記電流検出手段の検出電
圧を比較しかつそれらの比較出力に応じて前記スイッチ
ング素子のオン・オフ期間を制御する電流モード型PW
M制御回路とを備え、前記スイッチング素子をオン・オ
フ制御することにより前記負荷に定電圧の直流出力を供
給するDC−DCコンバータを前記負荷に対して複数個
並列に接続した直流コンバータ装置において、 前記各DC−DCコンバータ内における前記電流モード
型PWM制御回路の一方の制御入力端子をそれぞれ接続
したことを特徴とする直流コンバータ装置。At least one switching element for intermittently converting a DC input voltage of a DC power supply by an on / off operation to convert to a high-frequency power, and a rectifying and smoothing circuit for converting the high-frequency power to a DC output voltage to be supplied to a load. A current detecting means for detecting a current flowing through the switching element as a voltage corresponding thereto, and detecting the DC output voltage and comparing the detected voltage with a reference voltage for providing a reference value of the DC output voltage. Output voltage detection means for outputting an error signal, a voltage control signal based on the error signal of the output voltage detection means input to one control input terminal, and a detection voltage of the current detection means input to the other control input terminal Mode PW for comparing the ON / OFF periods of the switching elements according to their comparison outputs
A DC converter device comprising an M control circuit, and a plurality of DC-DC converters for supplying a constant-voltage DC output to the load by controlling on / off of the switching element and connected in parallel to the load. A DC converter device, wherein one control input terminal of the current mode PWM control circuit in each of the DC-DC converters is connected.
前記電流モード型PWM制御回路の一方の制御入力端子
をそれぞれ抵抗を介して接続した「請求項1」に記載の
直流コンバータ装置。2. The DC converter according to claim 1, wherein one of the control input terminals of the current mode type PWM control circuit in each of the DC-DC converters is connected via a resistor.
前記電流モード型PWM制御回路の一方の制御入力端子
をそれぞれ抵抗及び増幅器の並列回路又は整流素子及び
増幅器の並列回路を介して接続した「請求項1」に記載
の直流コンバータ装置。3. A control input terminal of the current mode PWM control circuit in each of the DC-DC converters is connected via a parallel circuit of a resistor and an amplifier or a parallel circuit of a rectifier and an amplifier, respectively. 1. The DC converter device according to 1).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31805896A JP3608315B2 (en) | 1996-11-28 | 1996-11-28 | DC converter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31805896A JP3608315B2 (en) | 1996-11-28 | 1996-11-28 | DC converter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10164841A true JPH10164841A (en) | 1998-06-19 |
| JP3608315B2 JP3608315B2 (en) | 2005-01-12 |
Family
ID=18095019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31805896A Expired - Fee Related JP3608315B2 (en) | 1996-11-28 | 1996-11-28 | DC converter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3608315B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199561B2 (en) | 2004-07-01 | 2007-04-03 | Murata Manufacturing Co., Ltd. | DC-DC converter and converter device |
| US7304463B2 (en) | 2004-06-29 | 2007-12-04 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| US11201545B2 (en) | 2017-01-18 | 2021-12-14 | Denso Corporation | Power conversion system control device and control system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116669A (en) * | 1994-10-18 | 1996-05-07 | Toshiba Corp | DC stabilized power supply |
| JPH08214548A (en) * | 1995-02-03 | 1996-08-20 | Yokogawa Electric Corp | Switching power supply parallel operation device |
-
1996
- 1996-11-28 JP JP31805896A patent/JP3608315B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08116669A (en) * | 1994-10-18 | 1996-05-07 | Toshiba Corp | DC stabilized power supply |
| JPH08214548A (en) * | 1995-02-03 | 1996-08-20 | Yokogawa Electric Corp | Switching power supply parallel operation device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304463B2 (en) | 2004-06-29 | 2007-12-04 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| US7199561B2 (en) | 2004-07-01 | 2007-04-03 | Murata Manufacturing Co., Ltd. | DC-DC converter and converter device |
| CN100438290C (en) * | 2004-07-01 | 2008-11-26 | 株式会社村田制作所 | DC-DC converter and conversion device |
| US11201545B2 (en) | 2017-01-18 | 2021-12-14 | Denso Corporation | Power conversion system control device and control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3608315B2 (en) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6768658B2 (en) | DC-DC power supply with at least two paralleled converters and current share method for same | |
| US6574124B2 (en) | Plural power converters with individual conditioned error signals shared on a current sharing bus | |
| US6650560B2 (en) | Dual input AC and DC power supply having a programmable DC output utilizing single-loop optical feedback | |
| US7646620B2 (en) | AC/DC power converter | |
| US11664735B2 (en) | Isolated power supply and control circuit thereof | |
| JPH1169814A (en) | Power supply device and its parallel operation control circuit | |
| US6249411B1 (en) | Over-voltage protection circuit and method for preventing system shutdown in a power system employing multiple power supplies | |
| JP2005300376A (en) | Voltage detection circuit, power supply device and semiconductor device | |
| US20040100807A1 (en) | Dual input AC and DC power supply having a programmable DC output utilizing single-loop optical feedback | |
| JP2016116415A (en) | Insulation type dc-dc converter, power supply unit having the same, power supply adapter and electronic apparatus, and primary controller | |
| JP2016116414A (en) | Insulation type dc-dc converter, power supply unit having the same, power supply adapter and electronic apparatus, and feedback amplifier integrated circuit | |
| JPH08317637A (en) | Soft start circuit for switching power-supply device | |
| JP3608315B2 (en) | DC converter device | |
| JP4214484B2 (en) | DC power supply | |
| JPS61293168A (en) | Current balancing circuit at converter parallel operation time | |
| US6348784B1 (en) | Switching power supply | |
| JPS63287364A (en) | Auxiliary power circuit for switching regulator | |
| JPH10108459A (en) | Switching power supply | |
| JP3789362B2 (en) | Switching power supply | |
| JPH07264846A (en) | Switching power supply circuit | |
| JP3453016B2 (en) | Multi-output switching power supply | |
| JP3262112B2 (en) | Synchronous rectifier circuit and power supply | |
| JP2006042474A (en) | Dc power supply device | |
| JPH0759348A (en) | Parallel connecting device for dc-dc converter | |
| JPH0255571A (en) | Switching power source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041004 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |