JPH10164853A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH10164853A JPH10164853A JP8314352A JP31435296A JPH10164853A JP H10164853 A JPH10164853 A JP H10164853A JP 8314352 A JP8314352 A JP 8314352A JP 31435296 A JP31435296 A JP 31435296A JP H10164853 A JPH10164853 A JP H10164853A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- switching element
- power supply
- main switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 495
- 230000010355 oscillation Effects 0.000 claims description 63
- 238000009499 grossing Methods 0.000 claims description 46
- 230000036961 partial effect Effects 0.000 claims description 34
- 238000001514 detection method Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 101150110971 CIN7 gene Proteins 0.000 abstract 3
- 101150110298 INV1 gene Proteins 0.000 abstract 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 abstract 3
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 abstract 1
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 55
- 230000002829 reductive effect Effects 0.000 description 35
- 238000004804 winding Methods 0.000 description 32
- 230000000694 effects Effects 0.000 description 15
- 239000013256 coordination polymer Substances 0.000 description 14
- 230000008901 benefit Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000001172 regenerating effect Effects 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 229910001374 Invar Inorganic materials 0.000 description 1
- 241000282376 Panthera tigris Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- BTCSSZJGUNDROE-UHFFFAOYSA-N gamma-aminobutyric acid Chemical compound NCCCC(O)=O BTCSSZJGUNDROE-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】軽負荷時における電源電圧の上昇を抑える。
【解決手段】整流器ＤＢの脈流出力端間に疑似電源とな
るコンデンサＣ1 と並列接続されたコンデンサＣ5 ，イ
ンダクタンスＬ2 及びスイッチング素子Ｑ3 を有するチ
ョッパ回路ＣＨ1 を備える。スイッチング素子Ｑ3 は寄
生ダイオードＤａを有するＦＥＴから成り、インバータ
回路ＩＮＶ1 の主スイッチング素子Ｑ1 ，Ｑ2 を駆動す
る制御回路ＣＮＴ1 によってオン・オフされる。制御回
路ＣＮＴ1によってスイッチング素子Ｑ3 をオン・オフ
することにより、インバータ回路ＩＮＶ1 の動作モード
（放電灯Ｌａを予熱する先行予熱モードと、放電灯Ｌａ
を点灯させる点灯モード）に応じた回路構成を選択する
ことができる。よって、軽負荷時におけるインバータ回
路ＩＮＶ1 への供給電圧の上昇防止と、主スイッチング
素子Ｑ1 ，Ｑ2 に対するストレス低減とが同時に可能と
なる。
るコンデンサＣ1 と並列接続されたコンデンサＣ5 ，イ
ンダクタンスＬ2 及びスイッチング素子Ｑ3 を有するチ
ョッパ回路ＣＨ1 を備える。スイッチング素子Ｑ3 は寄
生ダイオードＤａを有するＦＥＴから成り、インバータ
回路ＩＮＶ1 の主スイッチング素子Ｑ1 ，Ｑ2 を駆動す
る制御回路ＣＮＴ1 によってオン・オフされる。制御回
路ＣＮＴ1によってスイッチング素子Ｑ3 をオン・オフ
することにより、インバータ回路ＩＮＶ1 の動作モード
（放電灯Ｌａを予熱する先行予熱モードと、放電灯Ｌａ
を点灯させる点灯モード）に応じた回路構成を選択する
ことができる。よって、軽負荷時におけるインバータ回
路ＩＮＶ1 への供給電圧の上昇防止と、主スイッチング
素子Ｑ1 ，Ｑ2 に対するストレス低減とが同時に可能と
なる。
Description
【０００１】
【発明の属する技術分野】本発明は、インバータ回路を
備える電源装置に関するものである。
備える電源装置に関するものである。
【０００２】
【従来の技術】従来より、交流電源を整流平滑して得ら
れる直流出力を高周波の交流出力に変換するインバータ
回路を備えた電源装置があり、このような従来装置のい
くつかを以下に説明する。 （従来例１）図３５は特開平８−１４９８４５号公報に
記載されている本従来例の回路図である。本従来例は、
交流電源ＡＣと、高周波電流カット用のチョークコイル
Ｌ0と、ダイオードＤ1 〜Ｄ4 をブリッジ接続して成る
整流器ＤＢと、整流器ＤＢの出力端間に接続されて疑似
電源となるコンデンサＣ1 と、このコンデンサＣ1 と並
列に接続されたインバータ回路ＩＮＶ1 と、インバータ
回路ＩＮＶ1 が具備する直列接続された一対の主スイッ
チング素子Ｑ1 ，Ｑ2 を交互にオン・オフさせる制御回
路ＣＮＴ0 と、電解コンデンサＣ5 ，インダクタンスＬ
2 ，ダイオードＤ0 ，Ｄ7 ，コンデンサＣ6 を具備する
とともにインバータ回路ＩＮＶ1 の一方の主スイッチン
グ素子Ｑ2 を共用したチョッパ回路ＣＨ1 とを備えてい
る。なお、各主スイッチング素子Ｑ1 ，Ｑ2 には、電界
効果トランジスタ以外にもダイオードを逆並列に接続し
たバイポーラトランジスタなどが用いられる場合もあ
る。
れる直流出力を高周波の交流出力に変換するインバータ
回路を備えた電源装置があり、このような従来装置のい
くつかを以下に説明する。 （従来例１）図３５は特開平８−１４９８４５号公報に
記載されている本従来例の回路図である。本従来例は、
交流電源ＡＣと、高周波電流カット用のチョークコイル
Ｌ0と、ダイオードＤ1 〜Ｄ4 をブリッジ接続して成る
整流器ＤＢと、整流器ＤＢの出力端間に接続されて疑似
電源となるコンデンサＣ1 と、このコンデンサＣ1 と並
列に接続されたインバータ回路ＩＮＶ1 と、インバータ
回路ＩＮＶ1 が具備する直列接続された一対の主スイッ
チング素子Ｑ1 ，Ｑ2 を交互にオン・オフさせる制御回
路ＣＮＴ0 と、電解コンデンサＣ5 ，インダクタンスＬ
2 ，ダイオードＤ0 ，Ｄ7 ，コンデンサＣ6 を具備する
とともにインバータ回路ＩＮＶ1 の一方の主スイッチン
グ素子Ｑ2 を共用したチョッパ回路ＣＨ1 とを備えてい
る。なお、各主スイッチング素子Ｑ1 ，Ｑ2 には、電界
効果トランジスタ以外にもダイオードを逆並列に接続し
たバイポーラトランジスタなどが用いられる場合もあ
る。
【０００３】インバータ回路ＩＮＶ1 においては、一対
の主スイッチング素子Ｑ1 ，Ｑ2 の直列回路がコンデン
サＣ1 に並列接続されている。低電位側の主スイッチン
グ素子Ｑ2 には、直流成分カット（カップリング）用の
コンデンサＣ3 ，共振用のチョークコイル（インダクタ
ンス）Ｌ1 ，放電灯Ｌａ，共振用のコンデンサＣ2 ，入
力電流歪改善用のコンデンサＣ4 並びにコンデンサＣ4
に並列接続されたダイオードＤ6 から成る共振回路ＲＥ
1 が並列に接続されている（このインバータ回路ＩＮＶ
1 の構成及び動作については、特開平５−３８１６１号
公報、特願平７−３１０２６９号等参照）。
の主スイッチング素子Ｑ1 ，Ｑ2 の直列回路がコンデン
サＣ1 に並列接続されている。低電位側の主スイッチン
グ素子Ｑ2 には、直流成分カット（カップリング）用の
コンデンサＣ3 ，共振用のチョークコイル（インダクタ
ンス）Ｌ1 ，放電灯Ｌａ，共振用のコンデンサＣ2 ，入
力電流歪改善用のコンデンサＣ4 並びにコンデンサＣ4
に並列接続されたダイオードＤ6 から成る共振回路ＲＥ
1 が並列に接続されている（このインバータ回路ＩＮＶ
1 の構成及び動作については、特開平５−３８１６１号
公報、特願平７−３１０２６９号等参照）。
【０００４】本従来例の回路動作を説明する。インバー
タ回路ＩＮＶ1 の主スイッチング素子Ｑ1 ，Ｑ2 は制御
回路ＣＮＴ0 によって高周波で交互にオン・オフされ
る。したがって、高電位側の主スイッチング素子Ｑ1 の
オン時には、（チョッパ回路ＣＨ1 の出力電圧Ｖdc）＜
（コンデンサＣ1 の両端電圧Ｖｃ1 ＋コンデンサＣ4 の
両端電圧Ｖｃ4 ）の場合にコンデンサＣ1 から主スイッ
チング素子Ｑ1 →コンデンサＣ3 →インダクタンスＬ1
→放電灯Ｌａ及びコンデンサＣ2 →ダイオードＤ 5 →コ
ンデンサＣ1 の経路で共振電流が流れるとともに、Ｖdc
＞Ｖｃ1 ＋Ｖｃ4の場合にチョッパ回路ＣＨ1 から主ス
イッチング素子Ｑ1 →コンデンサＣ3 →インダクタンス
Ｌ1 →放電灯Ｌａ及びコンデンサＣ2 →コンデンサＣ4
→チョッパ回路ＣＨ1 の経路で共振電流が流れる。ま
た、低電位側の主スイッチング素子Ｑ 2 のオン時には、
コンデンサＣ3 の電荷が放出されてコンデンサＣ3 →主
スイッチング素子Ｑ2 →ダイオードＤ6 及びコンデンサ
Ｃ4 →放電灯Ｌａ及びコンデンサＣ2 →インダクタンス
Ｌ1 →コンデンサＣ3 の経路で共振電流が流れる。
タ回路ＩＮＶ1 の主スイッチング素子Ｑ1 ，Ｑ2 は制御
回路ＣＮＴ0 によって高周波で交互にオン・オフされ
る。したがって、高電位側の主スイッチング素子Ｑ1 の
オン時には、（チョッパ回路ＣＨ1 の出力電圧Ｖdc）＜
（コンデンサＣ1 の両端電圧Ｖｃ1 ＋コンデンサＣ4 の
両端電圧Ｖｃ4 ）の場合にコンデンサＣ1 から主スイッ
チング素子Ｑ1 →コンデンサＣ3 →インダクタンスＬ1
→放電灯Ｌａ及びコンデンサＣ2 →ダイオードＤ 5 →コ
ンデンサＣ1 の経路で共振電流が流れるとともに、Ｖdc
＞Ｖｃ1 ＋Ｖｃ4の場合にチョッパ回路ＣＨ1 から主ス
イッチング素子Ｑ1 →コンデンサＣ3 →インダクタンス
Ｌ1 →放電灯Ｌａ及びコンデンサＣ2 →コンデンサＣ4
→チョッパ回路ＣＨ1 の経路で共振電流が流れる。ま
た、低電位側の主スイッチング素子Ｑ 2 のオン時には、
コンデンサＣ3 の電荷が放出されてコンデンサＣ3 →主
スイッチング素子Ｑ2 →ダイオードＤ6 及びコンデンサ
Ｃ4 →放電灯Ｌａ及びコンデンサＣ2 →インダクタンス
Ｌ1 →コンデンサＣ3 の経路で共振電流が流れる。
【０００５】ここで、主スイッチング素子Ｑ1 のオン時
にインダクタンスＬ1 に蓄積されたエネルギは、主スイ
ッチング素子Ｑ1 のオフに伴ってコンデンサＣ3 やダイ
オードＤ7 を通して放出されてチョッパ回路ＣＨ1 のコ
ンデンサＣ5 を充電する。また、主スイッチング素子Ｑ
2 のオン時にチョッパ回路ＣＨ1 のインダクタンスＬ 2
に蓄積されたエネルギは、主スイッチング素子Ｑ2 のオ
フに伴ってダイオードＤ7 及び主スイッチング素子Ｑ1
の寄生ダイオード（図示せず）を通して放出されてコン
デンサＣ5 を充電する。
にインダクタンスＬ1 に蓄積されたエネルギは、主スイ
ッチング素子Ｑ1 のオフに伴ってコンデンサＣ3 やダイ
オードＤ7 を通して放出されてチョッパ回路ＣＨ1 のコ
ンデンサＣ5 を充電する。また、主スイッチング素子Ｑ
2 のオン時にチョッパ回路ＣＨ1 のインダクタンスＬ 2
に蓄積されたエネルギは、主スイッチング素子Ｑ2 のオ
フに伴ってダイオードＤ7 及び主スイッチング素子Ｑ1
の寄生ダイオード（図示せず）を通して放出されてコン
デンサＣ5 を充電する。
【０００６】本従来例では、交流電源ＡＣの全区間にお
いて入力電流（共振電流）を流すことができるから、入
力電流の歪を改善することができ、また、図３６に示す
ように疑似電源となるコンデンサＣ1 の両端電圧Ｖｃ1
の谷部がチョッパ回路ＣＨ1の出力電圧Ｖｃ5 で埋めら
れるから、インバータ回路ＩＮＶ1 への供給電圧Ｖdcに
休止期間が生じずに入力電流歪を改善することができる
とともに、負荷である放電灯Ｌａへの供給電流のピーク
値を引き下げることができて負荷電流波形を改善するこ
とができるのである。さらに、チョッパ回路ＣＨ1 を備
えることで、負荷が放電灯Ｌａである場合のランプ寿命
末期等の負荷異常時や軽負荷時（先行予熱時、無負荷時
あるい調光点灯時）などに、インバータ回路ＩＮＶ1 の
コンデンサＣ4 の充電電圧が上昇してインバータ回路Ｉ
ＮＶ1 への供給電圧Ｖdcが昇圧される問題が回避でき
る。
いて入力電流（共振電流）を流すことができるから、入
力電流の歪を改善することができ、また、図３６に示す
ように疑似電源となるコンデンサＣ1 の両端電圧Ｖｃ1
の谷部がチョッパ回路ＣＨ1の出力電圧Ｖｃ5 で埋めら
れるから、インバータ回路ＩＮＶ1 への供給電圧Ｖdcに
休止期間が生じずに入力電流歪を改善することができる
とともに、負荷である放電灯Ｌａへの供給電流のピーク
値を引き下げることができて負荷電流波形を改善するこ
とができるのである。さらに、チョッパ回路ＣＨ1 を備
えることで、負荷が放電灯Ｌａである場合のランプ寿命
末期等の負荷異常時や軽負荷時（先行予熱時、無負荷時
あるい調光点灯時）などに、インバータ回路ＩＮＶ1 の
コンデンサＣ4 の充電電圧が上昇してインバータ回路Ｉ
ＮＶ1 への供給電圧Ｖdcが昇圧される問題が回避でき
る。
【０００７】（従来例２）第２の従来例としては、特開
昭５９−２２００８１号公報に記載されているものがあ
り、その概略回路図を図３７に、その動作波形図を図３
８に示す。本従来例は、交流電源ＡＣをフィルター回路
Ｆを介して整流器ＤＢで整流して得られる直流出力を、
インバータ回路ＩＮＶ6 ’で交流電力に変換して負荷で
ある放電灯Ｌａに供給する電源装置である。
昭５９−２２００８１号公報に記載されているものがあ
り、その概略回路図を図３７に、その動作波形図を図３
８に示す。本従来例は、交流電源ＡＣをフィルター回路
Ｆを介して整流器ＤＢで整流して得られる直流出力を、
インバータ回路ＩＮＶ6 ’で交流電力に変換して負荷で
ある放電灯Ｌａに供給する電源装置である。
【０００８】ここでフィルター回路Ｆは、交流電源ＡＣ
の一端に接続されたインダクタンスＬ0 と、インダクタ
ンスＬ0 を介して交流電源ＡＣの両端に並列接続された
コンデンサＣ1 とから構成される。インバータ回路ＩＮ
Ｖ6 ’は、一対の主スイッチング素子Ｑ1 ，Ｑ2 の直列
回路と、主スイッチング素子Ｑ1 ，Ｑ2 の直列回路の両
端に並列接続されたコンデンサＣ6 と、主スイッチング
素子Ｑ1 ，Ｑ2 の直列回路の両端に並列接続されたダイ
オードＤ0 ，インダクタンスＬ2 ，部分平滑（谷埋）用
のコンデンサＣ5 の直列回路と、主スイッチング素子Ｑ
1 ，Ｑ2 の接続点及びダイオードＤ0 ，インダクタンス
Ｌ2 の接続点間に接続されたダイオードＤ7 と、主スイ
ッチング素子Ｑ1 ，Ｑ2 の接続点及び整流器ＤＢの正の
出力端子間に接続された負荷回路３，直流成分カット用
のコンデンサＣ3 の直列回路とから構成され、主スイッ
チング素子Ｑ1 ，Ｑ2 が交互にオンオフを繰り返すこと
により負荷である放電灯Ｌａを高周波点灯させる所謂ハ
ーフブリッジ式インバータ回路である。なお、主スイッ
チング素子Ｑ1 ，Ｑ2 は制御回路ＣＮＴ6 ’により制御
されて交互にオン・オフする。また、主スイッチング素
子Ｑ1 ，Ｑ2 、インダクタンスＬ2 、部分平滑用のコン
デンサＣ5 、ダイオードＤ7 ，Ｄ0 からインバータ回路
ＩＮＶ6 ’に電源を供給する（谷埋）電源回路１’が構
成される。負荷回路３は、コンデンサＣ5 及び整流器Ｄ
Ｂの正の出力端子間に接続されたトランスＴ1 の１次巻
線ｎ1 ，インダクタンスＬ1 の直列接続と、トランスＴ
1 の１次巻線ｎ1 の両端に並列接続された共振用のコン
デンサＣ2 と、トランスＴの２次巻線ｎ２の両端に並列
接続された放電灯Ｌａとから構成される。更に、直流成
分カット用のコンデンサＣ3 ，インダクタンスＬ1 ，ト
ランスＴ1 の１次巻線ｎ 1 及びコンデンサＣ2 からなる
直列回路により、インバータ回路ＩＮＶ6 ’の高周波出
力の一部を整流器ＤＢの出力端に帰還する高周波出力帰
還手段を構成する。
の一端に接続されたインダクタンスＬ0 と、インダクタ
ンスＬ0 を介して交流電源ＡＣの両端に並列接続された
コンデンサＣ1 とから構成される。インバータ回路ＩＮ
Ｖ6 ’は、一対の主スイッチング素子Ｑ1 ，Ｑ2 の直列
回路と、主スイッチング素子Ｑ1 ，Ｑ2 の直列回路の両
端に並列接続されたコンデンサＣ6 と、主スイッチング
素子Ｑ1 ，Ｑ2 の直列回路の両端に並列接続されたダイ
オードＤ0 ，インダクタンスＬ2 ，部分平滑（谷埋）用
のコンデンサＣ5 の直列回路と、主スイッチング素子Ｑ
1 ，Ｑ2 の接続点及びダイオードＤ0 ，インダクタンス
Ｌ2 の接続点間に接続されたダイオードＤ7 と、主スイ
ッチング素子Ｑ1 ，Ｑ2 の接続点及び整流器ＤＢの正の
出力端子間に接続された負荷回路３，直流成分カット用
のコンデンサＣ3 の直列回路とから構成され、主スイッ
チング素子Ｑ1 ，Ｑ2 が交互にオンオフを繰り返すこと
により負荷である放電灯Ｌａを高周波点灯させる所謂ハ
ーフブリッジ式インバータ回路である。なお、主スイッ
チング素子Ｑ1 ，Ｑ2 は制御回路ＣＮＴ6 ’により制御
されて交互にオン・オフする。また、主スイッチング素
子Ｑ1 ，Ｑ2 、インダクタンスＬ2 、部分平滑用のコン
デンサＣ5 、ダイオードＤ7 ，Ｄ0 からインバータ回路
ＩＮＶ6 ’に電源を供給する（谷埋）電源回路１’が構
成される。負荷回路３は、コンデンサＣ5 及び整流器Ｄ
Ｂの正の出力端子間に接続されたトランスＴ1 の１次巻
線ｎ1 ，インダクタンスＬ1 の直列接続と、トランスＴ
1 の１次巻線ｎ1 の両端に並列接続された共振用のコン
デンサＣ2 と、トランスＴの２次巻線ｎ２の両端に並列
接続された放電灯Ｌａとから構成される。更に、直流成
分カット用のコンデンサＣ3 ，インダクタンスＬ1 ，ト
ランスＴ1 の１次巻線ｎ 1 及びコンデンサＣ2 からなる
直列回路により、インバータ回路ＩＮＶ6 ’の高周波出
力の一部を整流器ＤＢの出力端に帰還する高周波出力帰
還手段を構成する。
【０００９】以下に簡単に動作を説明する。まず、交流
電源ＡＣの山部近傍（ＶAC≧Ｖｃ6 ）での動作を簡単に
説明する。主スイッチング素子Ｑ1 がオン、スイッチン
グ素子Ｑ2 がオフすると、交流電源ＡＣ→フィルター回
路Ｆ→整流器ＤＢ→主スイッチング素子Ｑ1 →ダイオー
ドＤ 7 →インダクタンスＬ2 →コンデンサＣ5 →整流器
ＤＢ→フィルター回路Ｆ→交流電源ＡＣの経路で入力電
流Ｉｉｎが流れると共に、インダクタンスＬ1 →コンデ
ンサＣ2 ，トランスＴ1 の１次巻線ｎ1 →主スイッチン
グ素子Ｑ1 →コンデンサＣ3 →インダクタンスＬ1 の経
路で共振電流が流れる。主スイッチング素子Ｑ 1 がオ
フ、Ｑ2 がオンすると、インダクタンスＬ2 →コンデン
サＣ5 →主スイッチング素子Ｑ2 →ダイオードＤ7 →イ
ンダクタンスＬ2 の経路でインダクタンスＬ2 の回生電
流が流れると共に、インダクタンスＬ1 →コンデンサＣ
2 ，トランスＴ1 の１次巻線ｎ1 →コンデンサＣ6 →主
スイッチング素子Ｑ2 →コンデンサＣ3 →インダクタン
スＬ1 の経路で共振電流、つまりインダクタンスＬ1 の
回生電流が流れる。やがてインダクタンスＬ1 を流れる
共振電流の向きが反転してコンデンサＣ6 →コンデンサ
Ｃ2 ，トランスＴ1 の１次巻線ｎ1 →インダクタンスＬ
1 →コンデンサＣ3 →主スイッチング素子Ｑ2 →コンデ
ンサＣ6 の経路で流れる。そして、主スイッチング素子
Ｑ1 がオン、Ｑ2 がオフすると、交流電源ＡＣ→フィル
ター回路Ｆ→整流器ＤＢ→主スイッチング素子Ｑ1 →ダ
イオードＤ7 →インダクタンスＬ2 →コンデンサＣ5 →
整流器ＤＢ→フィルター回路Ｆ→交流電源ＡＣの経路で
入力電流が流れると共に、インダクタンスＬ1 →コンデ
ンサＣ3→主スイッチング素子Ｑ1 →コンデンサＣ2 ，
トランスＴ1 の１次巻線ｎ1 →インダクタンスＬ1 の経
路で共振電流、つまりインダクタンスＬ1 の回生電流が
流れる。
電源ＡＣの山部近傍（ＶAC≧Ｖｃ6 ）での動作を簡単に
説明する。主スイッチング素子Ｑ1 がオン、スイッチン
グ素子Ｑ2 がオフすると、交流電源ＡＣ→フィルター回
路Ｆ→整流器ＤＢ→主スイッチング素子Ｑ1 →ダイオー
ドＤ 7 →インダクタンスＬ2 →コンデンサＣ5 →整流器
ＤＢ→フィルター回路Ｆ→交流電源ＡＣの経路で入力電
流Ｉｉｎが流れると共に、インダクタンスＬ1 →コンデ
ンサＣ2 ，トランスＴ1 の１次巻線ｎ1 →主スイッチン
グ素子Ｑ1 →コンデンサＣ3 →インダクタンスＬ1 の経
路で共振電流が流れる。主スイッチング素子Ｑ 1 がオ
フ、Ｑ2 がオンすると、インダクタンスＬ2 →コンデン
サＣ5 →主スイッチング素子Ｑ2 →ダイオードＤ7 →イ
ンダクタンスＬ2 の経路でインダクタンスＬ2 の回生電
流が流れると共に、インダクタンスＬ1 →コンデンサＣ
2 ，トランスＴ1 の１次巻線ｎ1 →コンデンサＣ6 →主
スイッチング素子Ｑ2 →コンデンサＣ3 →インダクタン
スＬ1 の経路で共振電流、つまりインダクタンスＬ1 の
回生電流が流れる。やがてインダクタンスＬ1 を流れる
共振電流の向きが反転してコンデンサＣ6 →コンデンサ
Ｃ2 ，トランスＴ1 の１次巻線ｎ1 →インダクタンスＬ
1 →コンデンサＣ3 →主スイッチング素子Ｑ2 →コンデ
ンサＣ6 の経路で流れる。そして、主スイッチング素子
Ｑ1 がオン、Ｑ2 がオフすると、交流電源ＡＣ→フィル
ター回路Ｆ→整流器ＤＢ→主スイッチング素子Ｑ1 →ダ
イオードＤ7 →インダクタンスＬ2 →コンデンサＣ5 →
整流器ＤＢ→フィルター回路Ｆ→交流電源ＡＣの経路で
入力電流が流れると共に、インダクタンスＬ1 →コンデ
ンサＣ3→主スイッチング素子Ｑ1 →コンデンサＣ2 ，
トランスＴ1 の１次巻線ｎ1 →インダクタンスＬ1 の経
路で共振電流、つまりインダクタンスＬ1 の回生電流が
流れる。
【００１０】この場合、コンデンサＣ6 は交流電源ＡＣ
より充電されるので、コンデンサＣ 6 の両端電圧Ｖｃ6
の波形は図３８（ａ）に示す様に交流電源ＡＣの変化に
対して略相似形となる。また、図３８（ｂ）に示す様
な、交流電源ＡＣの変化に対して略相似形の波形を有す
る入力電流Ｉｉｎは、上述の様に主スイッチング素子Ｑ
1 のオンの時のみ流れ、その電流をフィルター回路Ｆで
フィルタリングすると、図３８（ｂ）に示す様な、導通
角の広い入力電流Ｉｉｎが得られ、よって入力力率を改
善することが可能である。ランプ電流ＩLaは、図３８
（ｃ）に示す様に、コンデンサＣ6 の両端電圧Ｖｃ6 の
変化に対して略相似形の包絡線を有する交流の高周波電
流波形となる。
より充電されるので、コンデンサＣ 6 の両端電圧Ｖｃ6
の波形は図３８（ａ）に示す様に交流電源ＡＣの変化に
対して略相似形となる。また、図３８（ｂ）に示す様
な、交流電源ＡＣの変化に対して略相似形の波形を有す
る入力電流Ｉｉｎは、上述の様に主スイッチング素子Ｑ
1 のオンの時のみ流れ、その電流をフィルター回路Ｆで
フィルタリングすると、図３８（ｂ）に示す様な、導通
角の広い入力電流Ｉｉｎが得られ、よって入力力率を改
善することが可能である。ランプ電流ＩLaは、図３８
（ｃ）に示す様に、コンデンサＣ6 の両端電圧Ｖｃ6 の
変化に対して略相似形の包絡線を有する交流の高周波電
流波形となる。
【００１１】次に、交流電源ＡＣの谷部近傍（ＶAC≦Ｖ
ｃ6 ）での動作を簡単に説明する。主スイッチング素子
Ｑ1 がオン、Ｑ2 がオフすると、コンテンサＣ5 →イン
ダクタンスＬ2 →ダイオードＤ0 →コンデンサＣ6 →コ
ンデンサＣ5 の経路で谷埋電流が流れると共に、インダ
クタンスＬ1 →コンデンサＣ2 ，トランスＴ1 の１次巻
線ｎ1 →主スイッチング素子Ｑ1 →コンデンサＣ3 →イ
ンダクタンスＬ1 の経路で共振電流が流れる。主スイッ
チング素子Ｑ1 がオフ、Ｑ2 がオンすると、コンデンサ
Ｃ5 →インダクタンスＬ2 →ダイオードＤ0 →コンデン
サＣ6 →コンデンサＣ5 の経路で谷埋電流が流れると共
に、インダクタンスＬ1 →コンデンサＣ 2 ，トランスＴ
1 の１次巻線ｎ1 →コンデンサＣ6 →スイッチング素子
Ｑ2 →コンデンサＣ3 一インダクタンスＬ1 の経路で共
振電流、つまりインダクタンスＬ 1 の回生電流が流れ
る。やがてインダクタンスＬ1 を流れる共振電流の向き
が反転してコンデンサＣ6 →コンデンサＣ2 ，トランス
Ｔ1 の１次巻線ｎ1 →インダクタンスＬ1 →コンデンサ
Ｃ3 →主スイッチング素子Ｑ2 →コンデンサＣ6 の経路
で流れる。そして、主スイッチング素子Ｑ1 がオン、Ｑ
2 がオフすると、コンテンサＣ5 →インダクタンスＬ2
→ダイオードＤ0 →コンデンサＣ6 →コンデンサＣ5 の
経路で谷埋電流が流れると共に、インダクタンスＬ1 →
コンデンサＣ3→主スイッチング素子Ｑ1 →コンデンサ
Ｃ2 ，トランスＴ1 の１次巻線ｎ1 →インダクタンスＬ
1 の経路で共振電流、つまりインダクタンスＬ1 の回生
電流が流れる。
ｃ6 ）での動作を簡単に説明する。主スイッチング素子
Ｑ1 がオン、Ｑ2 がオフすると、コンテンサＣ5 →イン
ダクタンスＬ2 →ダイオードＤ0 →コンデンサＣ6 →コ
ンデンサＣ5 の経路で谷埋電流が流れると共に、インダ
クタンスＬ1 →コンデンサＣ2 ，トランスＴ1 の１次巻
線ｎ1 →主スイッチング素子Ｑ1 →コンデンサＣ3 →イ
ンダクタンスＬ1 の経路で共振電流が流れる。主スイッ
チング素子Ｑ1 がオフ、Ｑ2 がオンすると、コンデンサ
Ｃ5 →インダクタンスＬ2 →ダイオードＤ0 →コンデン
サＣ6 →コンデンサＣ5 の経路で谷埋電流が流れると共
に、インダクタンスＬ1 →コンデンサＣ 2 ，トランスＴ
1 の１次巻線ｎ1 →コンデンサＣ6 →スイッチング素子
Ｑ2 →コンデンサＣ3 一インダクタンスＬ1 の経路で共
振電流、つまりインダクタンスＬ 1 の回生電流が流れ
る。やがてインダクタンスＬ1 を流れる共振電流の向き
が反転してコンデンサＣ6 →コンデンサＣ2 ，トランス
Ｔ1 の１次巻線ｎ1 →インダクタンスＬ1 →コンデンサ
Ｃ3 →主スイッチング素子Ｑ2 →コンデンサＣ6 の経路
で流れる。そして、主スイッチング素子Ｑ1 がオン、Ｑ
2 がオフすると、コンテンサＣ5 →インダクタンスＬ2
→ダイオードＤ0 →コンデンサＣ6 →コンデンサＣ5 の
経路で谷埋電流が流れると共に、インダクタンスＬ1 →
コンデンサＣ3→主スイッチング素子Ｑ1 →コンデンサ
Ｃ2 ，トランスＴ1 の１次巻線ｎ1 →インダクタンスＬ
1 の経路で共振電流、つまりインダクタンスＬ1 の回生
電流が流れる。
【００１２】この場合、コンテンサＣ6 はコンデンサＣ
5 ，負荷回路３に徐々に電荷を放電するので、コンデン
サＣ6 の両端電圧Ｖｃ6 の波形は図３８（ａ）に示す様
に徐々に低下していき、また、図３８（ｂ）に示す様に
入力電流Ｉｉｎは流れない。ランプ電流ＩLaは、図３８
（ｃ）に示す様に、コンデンサＣ6 の両端電圧Ｖｃ6の
変化に対して略相似形の包絡線を有する交流の高周波電
流波形となる。
5 ，負荷回路３に徐々に電荷を放電するので、コンデン
サＣ6 の両端電圧Ｖｃ6 の波形は図３８（ａ）に示す様
に徐々に低下していき、また、図３８（ｂ）に示す様に
入力電流Ｉｉｎは流れない。ランプ電流ＩLaは、図３８
（ｃ）に示す様に、コンデンサＣ6 の両端電圧Ｖｃ6の
変化に対して略相似形の包絡線を有する交流の高周波電
流波形となる。
【００１３】ところで、上述の様に、部分平滑コンデン
サＣ5 は主スイッチング素子Ｑ1 がオンした時にしか充
電されず、またコンデンサＣ5 の充電経路にはインダク
タンスＬ2 が挿入されているので、図３８（ａ）に示す
様に、コンデンサＣ5 の両端電圧Ｖｃ5 は交流電源ＡＣ
を整流したピーク電圧よりも低い値となる。よって、コ
ンテンサＣ6 の両端電圧Ｖｃ6 の波形は、図３８（ａ）
に示す様なリップルを含む電圧波形となり、ランプ電流
ＩＬａの波形も図３８（ｃ）に示す様にコンデンサＣ6
の両端電圧Ｖｃ6 の変化に追従したリップルを含む電流
波形となる。
サＣ5 は主スイッチング素子Ｑ1 がオンした時にしか充
電されず、またコンデンサＣ5 の充電経路にはインダク
タンスＬ2 が挿入されているので、図３８（ａ）に示す
様に、コンデンサＣ5 の両端電圧Ｖｃ5 は交流電源ＡＣ
を整流したピーク電圧よりも低い値となる。よって、コ
ンテンサＣ6 の両端電圧Ｖｃ6 の波形は、図３８（ａ）
に示す様なリップルを含む電圧波形となり、ランプ電流
ＩＬａの波形も図３８（ｃ）に示す様にコンデンサＣ6
の両端電圧Ｖｃ6 の変化に追従したリップルを含む電流
波形となる。
【００１４】（従来例３）第３の従来例としては、特開
平８−１４９８４５号公報に記載されているものがあ
り、その概略回路図を図３９に、その動作波形図を図４
０に示す。図３７に示した従来例２と異なる点は、整流
器ＤＢの正の出力端子及び主スイッチング素子Ｑ1 の高
電位側との間にコンデンサＣ4 ，ダイオードＤ6 の並列
回路を挿入したことであり、その他の従来例２と同の一
構成には同一の符号を付すことにより説明を省略する。
平８−１４９８４５号公報に記載されているものがあ
り、その概略回路図を図３９に、その動作波形図を図４
０に示す。図３７に示した従来例２と異なる点は、整流
器ＤＢの正の出力端子及び主スイッチング素子Ｑ1 の高
電位側との間にコンデンサＣ4 ，ダイオードＤ6 の並列
回路を挿入したことであり、その他の従来例２と同の一
構成には同一の符号を付すことにより説明を省略する。
【００１５】本従来例は、交流電源ＡＣの１周期のほぼ
全区間にわたり、主スイッチング素子Ｑ1 ，Ｑ2 のオン
・オフに応じて交流電源ＡＣからインバータ回路ＩＮＶ
6 ’へ電流が供給されるため、図４０（ｂ）に示す様に
入力電流Ｉｉｎの波形を略正弦波状にすることが可能と
なり、従って、入力力率の向上及び入力電流波形歪の改
善が可能となり、高調波成分を大幅に低減することが可
能となる。
全区間にわたり、主スイッチング素子Ｑ1 ，Ｑ2 のオン
・オフに応じて交流電源ＡＣからインバータ回路ＩＮＶ
6 ’へ電流が供給されるため、図４０（ｂ）に示す様に
入力電流Ｉｉｎの波形を略正弦波状にすることが可能と
なり、従って、入力力率の向上及び入力電流波形歪の改
善が可能となり、高調波成分を大幅に低減することが可
能となる。
【００１６】ところで、本従来例の場合では、インバー
タ回路ＩＮＶ6 ’の共振系は交流電源ＡＣの大きさに応
じて変化する。交流電源ＡＣの山部近傍では、共振系は
インダクタンスＬ1 ，コンテンサＣ2 ，トランスＴ1 の
１次巻線ｎ1 ，放電灯Ｌａとなり、交流電源ＡＣの谷部
近傍では、共振系はインダクタンスＬ1 ，コンデンサＣ
2 ，トランスＴ1 の１次巻線ｎ1 ，放電灯Ｌａ，コンデ
ンサＣ4 となっている。そのため、図４０（ｃ）に示す
様なランプ電流ＩLaが、交流電源ＡＣの電源電圧ＶACの
ピーク近傍とゼロクロス近傍とで各々最大値に近づく様
になる。つまり、コンデンサＣ6 の両端電圧Ｖｃ6 と交
流電源電圧ＶACとの大きさに反比例する共振回路を組み
合わせることにより、出力の低周波リップルを大幅に低
減している。従って、ランプ電流ＩLaのクレストファク
タＣＦ（＝ピーク値／実効値）も改善され、それに伴っ
てランプ力率が改善され、ランプの発光効率も改善され
る。
タ回路ＩＮＶ6 ’の共振系は交流電源ＡＣの大きさに応
じて変化する。交流電源ＡＣの山部近傍では、共振系は
インダクタンスＬ1 ，コンテンサＣ2 ，トランスＴ1 の
１次巻線ｎ1 ，放電灯Ｌａとなり、交流電源ＡＣの谷部
近傍では、共振系はインダクタンスＬ1 ，コンデンサＣ
2 ，トランスＴ1 の１次巻線ｎ1 ，放電灯Ｌａ，コンデ
ンサＣ4 となっている。そのため、図４０（ｃ）に示す
様なランプ電流ＩLaが、交流電源ＡＣの電源電圧ＶACの
ピーク近傍とゼロクロス近傍とで各々最大値に近づく様
になる。つまり、コンデンサＣ6 の両端電圧Ｖｃ6 と交
流電源電圧ＶACとの大きさに反比例する共振回路を組み
合わせることにより、出力の低周波リップルを大幅に低
減している。従って、ランプ電流ＩLaのクレストファク
タＣＦ（＝ピーク値／実効値）も改善され、それに伴っ
てランプ力率が改善され、ランプの発光効率も改善され
る。
【００１７】なお、上記従来例２及び３のいずれにおい
ても、主スイッチング素子Ｑ1 ，Ｑ 2 のいずれかがオン
しない限り部分平滑用のコンデンサＣ5 の充電電流が流
れないため、電源投入時の突入電流を抑制することが可
能となる。しかし、上記従来例２及び３には以下のよう
な問題が生じる。電源投入されてからインバータ回路Ｉ
ＮＶ6 ’が発振を開始するまでの間は、図３９に示す回
路は、図４１に示すような回路と等価となる。この等価
回路での交流電源ＡＣ→フィルター回路Ｆ→整流器ＤＢ
→コンデンサＣ2 ，トランスＴ1の１次巻線ｎ1 →イン
ダクタンスＬ1 →コンデンサＣ3 →ダイオードＤ7 →イ
ンダクタンスＬ2 →コンデンサＣ5 →整流器ＤＢ→フィ
ルター回路Ｆ→交流電源ＡＣの経路の直流インピーダン
ス要素としては、部分平滑用のコンテンサＣ5 と直流成
分カット用のコンデンサＣ3 とが存在する。ところが、
コンデンサＣ5 の容量はコンデンサＣ3 の容量に比べて
極めて大きいため、フィルター回路Ｆ，整流器ＤＢを介
した交流電源ＡＣはほとんどコンデンサＣ3 に印加され
る。一方、主スイッチング素子Ｑ1 ，Ｑ2 がデューティ
比５０％で発振をしている定常状態では、コンデンサＣ
6 の両端電圧Ｖｃ6 の略半分の電圧が常にコンデンサＣ
3 に印加されている。
ても、主スイッチング素子Ｑ1 ，Ｑ 2 のいずれかがオン
しない限り部分平滑用のコンデンサＣ5 の充電電流が流
れないため、電源投入時の突入電流を抑制することが可
能となる。しかし、上記従来例２及び３には以下のよう
な問題が生じる。電源投入されてからインバータ回路Ｉ
ＮＶ6 ’が発振を開始するまでの間は、図３９に示す回
路は、図４１に示すような回路と等価となる。この等価
回路での交流電源ＡＣ→フィルター回路Ｆ→整流器ＤＢ
→コンデンサＣ2 ，トランスＴ1の１次巻線ｎ1 →イン
ダクタンスＬ1 →コンデンサＣ3 →ダイオードＤ7 →イ
ンダクタンスＬ2 →コンデンサＣ5 →整流器ＤＢ→フィ
ルター回路Ｆ→交流電源ＡＣの経路の直流インピーダン
ス要素としては、部分平滑用のコンテンサＣ5 と直流成
分カット用のコンデンサＣ3 とが存在する。ところが、
コンデンサＣ5 の容量はコンデンサＣ3 の容量に比べて
極めて大きいため、フィルター回路Ｆ，整流器ＤＢを介
した交流電源ＡＣはほとんどコンデンサＣ3 に印加され
る。一方、主スイッチング素子Ｑ1 ，Ｑ2 がデューティ
比５０％で発振をしている定常状態では、コンデンサＣ
6 の両端電圧Ｖｃ6 の略半分の電圧が常にコンデンサＣ
3 に印加されている。
【００１８】つまり、電源投入されてからインバータ回
路ＩＮＶ6 ’が発振を開始するまでの間と、インバータ
回路ＩＮＶ6 ’が発振を開始してから定常状態に至るま
での間とでは、コンデンサＣ3 の両端電圧Ｖｃ3 には大
きな差が発生する。よって、インバータ回路ＩＮＶ6 ’
が発振を開始すると、主スイッチング素子Ｑ1 のオン時
にコンデンサＣ3 に充電された余分な電荷が放出される
ため、図４２に示すようなコンデンサＣ3 →インダクタ
ンスＬ1 →コンデンサＣ2 ，トランスＴ1 の１次巻線ｎ
1 →主スイッチング素子Ｑ1 →コンテンサＣ3 の経路
で、図４３（ｂ）に示すような大きな電流Ｉ1 が流れる
ことになり、主スイッチング素子Ｑ1 に大きなストレス
がかかってしまう。これを回避するには電流容量の高い
半導体素子が必要となり、装置の大型化及びコストアッ
プなどを招いてしまう。
路ＩＮＶ6 ’が発振を開始するまでの間と、インバータ
回路ＩＮＶ6 ’が発振を開始してから定常状態に至るま
での間とでは、コンデンサＣ3 の両端電圧Ｖｃ3 には大
きな差が発生する。よって、インバータ回路ＩＮＶ6 ’
が発振を開始すると、主スイッチング素子Ｑ1 のオン時
にコンデンサＣ3 に充電された余分な電荷が放出される
ため、図４２に示すようなコンデンサＣ3 →インダクタ
ンスＬ1 →コンデンサＣ2 ，トランスＴ1 の１次巻線ｎ
1 →主スイッチング素子Ｑ1 →コンテンサＣ3 の経路
で、図４３（ｂ）に示すような大きな電流Ｉ1 が流れる
ことになり、主スイッチング素子Ｑ1 に大きなストレス
がかかってしまう。これを回避するには電流容量の高い
半導体素子が必要となり、装置の大型化及びコストアッ
プなどを招いてしまう。
【００１９】（従来例４）上記の問題点を改善した第４
の従来例の概略回路図を図４４に示す（この回路構成は
本出願人が特願平７−３１０２６８号において提案して
いるものである）。本従来例が図３９に示した従来例３
と異なる点は、インダクタンスＬ2 ，部分平滑用のコン
デンサＣ5 の直列回路の両端にダイオードＤ10を逆並列
接続し、ダイオードＤ7 のアノードと主スイッチング素
子Ｑ2 ，直流成分カット用のコンデンサＣ3 の接続点と
の間にダイオードＤ11を接続し、主スイッチング素子Ｑ
1 ，ダイオードＤ11の直列接続の両端にダイオードＤ19
を逆並列接続したことであり、その他の従来例３と同一
の構成には同一の符号を付すことより説明を省略する。
なお、本回路では主スイッチング素子Ｑ1 ，Ｑ2 にＭＯ
ＳＦＥＴを用いている。
の従来例の概略回路図を図４４に示す（この回路構成は
本出願人が特願平７−３１０２６８号において提案して
いるものである）。本従来例が図３９に示した従来例３
と異なる点は、インダクタンスＬ2 ，部分平滑用のコン
デンサＣ5 の直列回路の両端にダイオードＤ10を逆並列
接続し、ダイオードＤ7 のアノードと主スイッチング素
子Ｑ2 ，直流成分カット用のコンデンサＣ3 の接続点と
の間にダイオードＤ11を接続し、主スイッチング素子Ｑ
1 ，ダイオードＤ11の直列接続の両端にダイオードＤ19
を逆並列接続したことであり、その他の従来例３と同一
の構成には同一の符号を付すことより説明を省略する。
なお、本回路では主スイッチング素子Ｑ1 ，Ｑ2 にＭＯ
ＳＦＥＴを用いている。
【００２０】次に動作を簡単に説明する。主スイッチン
グ素子Ｑ1 がオフ、Ｑ2 がオンすると、コンデンサＣ6
の両端電圧Ｖｃ6 が整流器ＤＢの出力電圧とコンデンサ
Ｃ4 の両端電圧との総和よりも大きい場合、コンデンサ
Ｃ6 →コンデンサＣ4 →コンデンサＣ2 ，トランスＴ1
の１次巻線ｎ1 →インダクタンスＬ1 →コンデンサＣ3
→主スイッチング素子Ｑ2→コンデンサＣ6 の経路で共
振電流が流れ、コンデンサＣ6 の両端電圧Ｖｃ6 が整流
器ＤＢの出力電圧とコンデンサＣ4 の両端電圧との総和
よりも小さい場合、交流電源ＡＣ→フィルター回路Ｆ→
整流器ＤＢ→コンデンサＣ2 ，トランスＴ1の１次巻線
ｎ1 →インダクタンスＬ1 →コンデンサＣ3 →主スイッ
チング素子Ｑ 2 →整流器ＤＢ→フィルター回路Ｆ→交流
電源ＡＣの経路で共振電流（＝入力電流）が流れ、イン
ダクタンスＬ1 にエネルギが蓄積される。そして主スイ
ッチング素子Ｑ1 ，Ｑ2 がオフすると、インダクタンス
Ｌ1 →コンデンサＣ3 →ダイオードＤ19→コンデンサＣ
6 →整流器ＤＢ→フィルター回路Ｆ→交流電源ＡＣ→コ
ンデンサＣ2 ，トランスＴ1 の１次巻線ｎ1 →インダク
タンスＬ1 の経路でインダクタンスＬ1 に蓄積されてい
たエネルギが放出され、入力電流が流れる。次に、主ス
イッチング素子Ｑ1 がオン、Ｑ2 がオフすると、コンデ
ンサＣ3 →インダクタンスＬ1 →コンデンサＣ2 ，トラ
ンスＴ1 の１次巻線ｎ1 →コンテンサＣ4→主スイッチ
ング素子Ｑ1 →ダイオードＤ11→コンデンサＣ3 の経路
で共振電流が流れ、コンデンサＣ4 の充電電荷が放出さ
れると共にインダクタンスＬ1 にエネルギが蓄積され、
コンテンサＣ4 の充電電荷がなくなると、コンデンサＣ
3 →インダクタンスＬ1 →コンデンサＣ2 ，トランスＴ
1 の１次巻線ｎ1 →ダイオードＤ6 →主スイッチング素
子Ｑ1 →ダイオードＤ11→コンテンサＣ3 の経路で共振
電流が流れる。また、交流電源ＡＣの山部近傍のみ、つ
まりコンデンサＣ6 の両端電圧Ｖｃ6 が整流器ＤＢの出
力電圧とコンデンサＣ4 の両端電圧との総和よりも小さ
い場合、交流電源ＡＣ→フィルター回路Ｆ→整流器ＤＢ
→コンデンサＣ 4 ，ダイオードＤ6 →主スイッチング素
子Ｑ1 →ダイオードＤ7 →インダクタンスＬ2 →コンデ
ンサＣ5 →整流器ＤＢ→フィルター回路Ｆ→交流電源Ａ
Ｃの経路で入力電流が流れる。そして主スイッチング素
子Ｑ1 ，Ｑ2 がオフすると、インダクタンスＬ1 →コン
デンサＣ2 ，トランスＴ1 の１次巻線ｎ1 →コンデンサ
Ｃ 4 ，ダイオードＤ6 →コンデンサＣ6 →スイッチング
素子Ｑ2 の寄生ダイオード（図示せず）→コンデンサＣ
3 →インダクタンスＬ1 の経路でインダクタンスＬ 1 に
蓄積されていたエネルギが放出され、共振電流が流れ
る。
グ素子Ｑ1 がオフ、Ｑ2 がオンすると、コンデンサＣ6
の両端電圧Ｖｃ6 が整流器ＤＢの出力電圧とコンデンサ
Ｃ4 の両端電圧との総和よりも大きい場合、コンデンサ
Ｃ6 →コンデンサＣ4 →コンデンサＣ2 ，トランスＴ1
の１次巻線ｎ1 →インダクタンスＬ1 →コンデンサＣ3
→主スイッチング素子Ｑ2→コンデンサＣ6 の経路で共
振電流が流れ、コンデンサＣ6 の両端電圧Ｖｃ6 が整流
器ＤＢの出力電圧とコンデンサＣ4 の両端電圧との総和
よりも小さい場合、交流電源ＡＣ→フィルター回路Ｆ→
整流器ＤＢ→コンデンサＣ2 ，トランスＴ1の１次巻線
ｎ1 →インダクタンスＬ1 →コンデンサＣ3 →主スイッ
チング素子Ｑ 2 →整流器ＤＢ→フィルター回路Ｆ→交流
電源ＡＣの経路で共振電流（＝入力電流）が流れ、イン
ダクタンスＬ1 にエネルギが蓄積される。そして主スイ
ッチング素子Ｑ1 ，Ｑ2 がオフすると、インダクタンス
Ｌ1 →コンデンサＣ3 →ダイオードＤ19→コンデンサＣ
6 →整流器ＤＢ→フィルター回路Ｆ→交流電源ＡＣ→コ
ンデンサＣ2 ，トランスＴ1 の１次巻線ｎ1 →インダク
タンスＬ1 の経路でインダクタンスＬ1 に蓄積されてい
たエネルギが放出され、入力電流が流れる。次に、主ス
イッチング素子Ｑ1 がオン、Ｑ2 がオフすると、コンデ
ンサＣ3 →インダクタンスＬ1 →コンデンサＣ2 ，トラ
ンスＴ1 の１次巻線ｎ1 →コンテンサＣ4→主スイッチ
ング素子Ｑ1 →ダイオードＤ11→コンデンサＣ3 の経路
で共振電流が流れ、コンデンサＣ4 の充電電荷が放出さ
れると共にインダクタンスＬ1 にエネルギが蓄積され、
コンテンサＣ4 の充電電荷がなくなると、コンデンサＣ
3 →インダクタンスＬ1 →コンデンサＣ2 ，トランスＴ
1 の１次巻線ｎ1 →ダイオードＤ6 →主スイッチング素
子Ｑ1 →ダイオードＤ11→コンテンサＣ3 の経路で共振
電流が流れる。また、交流電源ＡＣの山部近傍のみ、つ
まりコンデンサＣ6 の両端電圧Ｖｃ6 が整流器ＤＢの出
力電圧とコンデンサＣ4 の両端電圧との総和よりも小さ
い場合、交流電源ＡＣ→フィルター回路Ｆ→整流器ＤＢ
→コンデンサＣ 4 ，ダイオードＤ6 →主スイッチング素
子Ｑ1 →ダイオードＤ7 →インダクタンスＬ2 →コンデ
ンサＣ5 →整流器ＤＢ→フィルター回路Ｆ→交流電源Ａ
Ｃの経路で入力電流が流れる。そして主スイッチング素
子Ｑ1 ，Ｑ2 がオフすると、インダクタンスＬ1 →コン
デンサＣ2 ，トランスＴ1 の１次巻線ｎ1 →コンデンサ
Ｃ 4 ，ダイオードＤ6 →コンデンサＣ6 →スイッチング
素子Ｑ2 の寄生ダイオード（図示せず）→コンデンサＣ
3 →インダクタンスＬ1 の経路でインダクタンスＬ 1 に
蓄積されていたエネルギが放出され、共振電流が流れ
る。
【００２１】つまり、電源投入されてからインバータ回
路ＩＮＶ6 ’が発振を開始するまでの間は、主スイッチ
ング素子Ｑ1 ，Ｑ2 ，ダイオードＤ11がオフしているの
で直流電流カット用のコンデンサＣ3 には電荷は充電さ
れず、インバータ回路ＩＮＶ 6 ’の発振開始直後のコン
デンサＣ3 による過電流は発生しない。 （従来例５）第５の従来例の概略回路図を図４５に、そ
の動作波形図を図４６に示す。なお、この回路構成は本
出願人が特願平７−２５４２１０号において提案してい
るものである。
路ＩＮＶ6 ’が発振を開始するまでの間は、主スイッチ
ング素子Ｑ1 ，Ｑ2 ，ダイオードＤ11がオフしているの
で直流電流カット用のコンデンサＣ3 には電荷は充電さ
れず、インバータ回路ＩＮＶ 6 ’の発振開始直後のコン
デンサＣ3 による過電流は発生しない。 （従来例５）第５の従来例の概略回路図を図４５に、そ
の動作波形図を図４６に示す。なお、この回路構成は本
出願人が特願平７−２５４２１０号において提案してい
るものである。
【００２２】本従来例では、交流電源ＡＣを整流平滑す
る整流器ＤＢの出力端間に、コンデンサＣ3 と、主スイ
ッチング素子Ｑ1 ，Ｑ2 の直列回路と、インダクタンス
Ｌ2，コンデンサＣ5 ，ダイオードＤ7 の直列回路とが
並列接続されるとともに、主スイッチング素子Ｑ1 ，Ｑ
2 の接続点とコンデンサＣ5 ，ダイオードＤ7 の接続点
との間にダイオードＤ0 が接続され、さらに主スイッチ
ング素子Ｑ2 と並列に抵抗Ｒ14，スイッチング素子Ｑ8
の直列回路が並列接続されてインバータ回路ＩＮＶ9 が
構成されている。また、負荷ＺはインダクタンスＬ3 ，
コンデンサＣ16を介して主スイッチング素子Ｑ2 に並列
接続されている。主スイッチング素子Ｑ 1 ，Ｑ2 は発振
回路７によって交互にオン・オフされ、スイッチング素
子Ｑ8 は起動回路８によってオン・オフされる。なお、
起動回路８は発振回路７の制御も行う。
る整流器ＤＢの出力端間に、コンデンサＣ3 と、主スイ
ッチング素子Ｑ1 ，Ｑ2 の直列回路と、インダクタンス
Ｌ2，コンデンサＣ5 ，ダイオードＤ7 の直列回路とが
並列接続されるとともに、主スイッチング素子Ｑ1 ，Ｑ
2 の接続点とコンデンサＣ5 ，ダイオードＤ7 の接続点
との間にダイオードＤ0 が接続され、さらに主スイッチ
ング素子Ｑ2 と並列に抵抗Ｒ14，スイッチング素子Ｑ8
の直列回路が並列接続されてインバータ回路ＩＮＶ9 が
構成されている。また、負荷ＺはインダクタンスＬ3 ，
コンデンサＣ16を介して主スイッチング素子Ｑ2 に並列
接続されている。主スイッチング素子Ｑ 1 ，Ｑ2 は発振
回路７によって交互にオン・オフされ、スイッチング素
子Ｑ8 は起動回路８によってオン・オフされる。なお、
起動回路８は発振回路７の制御も行う。
【００２３】次に回路動作を説明する。まず、電源投入
時から一定の期間が経過するまで起動回路８を動作させ
てスイッチング素子Ｑ8 をオンするとともに、発振回路
７を制御して主スイッチング素子Ｑ1 ，Ｑ2 をオフとし
てインバータ回路ＩＮＶ9 の動作を停止させる。このよ
うなインバータ回路ＩＮＶ9 の停止期間中には、整流器
ＤＢ→インダクタンスＬ 2 →コンデンサＣ5 →ダイオー
ドＤ7 →主スイッチング素子Ｑ2 の経路で電流が流れて
コンデンサＣ5 が充電される。そして、上記一定期間が
経過したら、起動回路８がスイッチング素子Ｑ8 をオフ
するとともに発振回路７を制御して主スイッチング素子
Ｑ1 ，Ｑ2 を交互にオン・オフさせる。以降、発振回路
７によって主スイッチング素子Ｑ1 ，Ｑ2 のオン・オフ
を繰り返すことにより、インダクタンスＬ1 ，コンデン
サＣ6 ，負荷Ｚのインピーダンス及び主スイッチング素
子Ｑ 1 ，Ｑ2 の駆動周波数（発振回路７の発振周波数）
によって決まる高周波電力が負荷Ｚに供給される。
時から一定の期間が経過するまで起動回路８を動作させ
てスイッチング素子Ｑ8 をオンするとともに、発振回路
７を制御して主スイッチング素子Ｑ1 ，Ｑ2 をオフとし
てインバータ回路ＩＮＶ9 の動作を停止させる。このよ
うなインバータ回路ＩＮＶ9 の停止期間中には、整流器
ＤＢ→インダクタンスＬ 2 →コンデンサＣ5 →ダイオー
ドＤ7 →主スイッチング素子Ｑ2 の経路で電流が流れて
コンデンサＣ5 が充電される。そして、上記一定期間が
経過したら、起動回路８がスイッチング素子Ｑ8 をオフ
するとともに発振回路７を制御して主スイッチング素子
Ｑ1 ，Ｑ2 を交互にオン・オフさせる。以降、発振回路
７によって主スイッチング素子Ｑ1 ，Ｑ2 のオン・オフ
を繰り返すことにより、インダクタンスＬ1 ，コンデン
サＣ6 ，負荷Ｚのインピーダンス及び主スイッチング素
子Ｑ 1 ，Ｑ2 の駆動周波数（発振回路７の発振周波数）
によって決まる高周波電力が負荷Ｚに供給される。
【００２４】また、インダクタンスＬ2 ，コンデンサＣ
5 ，ダイオードＤ7 ，Ｄ0 で構成される（谷埋）電源回
路は、主スイッチング素子Ｑ2 のオン時に交流電源ＡＣ
→整流器ＤＢ→インダクタンスＬ2 →コンデンサＣ5 →
ダイオードＤ7 →主スイッチング素子Ｑ2 →整流器ＤＢ
→交流電源ＡＣの経路で電流を流して部分平滑（谷埋）
用のコンデンサＣ5 を充電する。ここで、図４６（ａ）
に示すように、整流器ＤＢからの入力電圧Ｖｉがコンデ
ンサＣ5 の両端電圧Ｖｃ5 よりも低くなると、コンデン
サＣ5 が充電されなくなり、コンデンサＣ5 の充電電荷
がダイオードＤ 0 を介して放電されることで図４６
（ｃ）に示すような放電電流が流れる。このとき、イン
バータ回路ＩＮＶ9 への入力電圧波形は図４６（ｂ）に
示すようになる。つまり、整流器ＤＢからの入力電圧Ｖ
ｉがコンデンサＣ5 の両端電圧Ｖｃ5よりも高いときに
は、図４６（ｄ）に示すように降圧チョッパ回路として
動作してコンデンサＣ5 を充電し、入力電圧Ｖｉが両端
電圧Ｖｃ5 よりも低いときには上記のようにコンデンサ
Ｃ5 の電荷を放電する谷埋（部分平滑）動作を行ってい
る。
5 ，ダイオードＤ7 ，Ｄ0 で構成される（谷埋）電源回
路は、主スイッチング素子Ｑ2 のオン時に交流電源ＡＣ
→整流器ＤＢ→インダクタンスＬ2 →コンデンサＣ5 →
ダイオードＤ7 →主スイッチング素子Ｑ2 →整流器ＤＢ
→交流電源ＡＣの経路で電流を流して部分平滑（谷埋）
用のコンデンサＣ5 を充電する。ここで、図４６（ａ）
に示すように、整流器ＤＢからの入力電圧Ｖｉがコンデ
ンサＣ5 の両端電圧Ｖｃ5 よりも低くなると、コンデン
サＣ5 が充電されなくなり、コンデンサＣ5 の充電電荷
がダイオードＤ 0 を介して放電されることで図４６
（ｃ）に示すような放電電流が流れる。このとき、イン
バータ回路ＩＮＶ9 への入力電圧波形は図４６（ｂ）に
示すようになる。つまり、整流器ＤＢからの入力電圧Ｖ
ｉがコンデンサＣ5 の両端電圧Ｖｃ5よりも高いときに
は、図４６（ｄ）に示すように降圧チョッパ回路として
動作してコンデンサＣ5 を充電し、入力電圧Ｖｉが両端
電圧Ｖｃ5 よりも低いときには上記のようにコンデンサ
Ｃ5 の電荷を放電する谷埋（部分平滑）動作を行ってい
る。
【００２５】ところで、抵抗Ｒ14とスイッチング素子Ｑ
8 の直列回路が無い場合について考えてみる。電源投入
直後のインバータ回路ＩＮＶ9 の停止期間中にはコンデ
ンサＣ5 は充電されず、主スイッチング素子Ｑ2 がオン
すると上記経路でコンデンサＣ5 に充電電流が流れ始め
るが、この充電電流によってインダクタンスＬ2 に蓄積
されるエネルギが、主スイッチング素子Ｑ2 のオフ時に
インダクタンスＬ2 →コンデンサＣ5 →ダイオードＤ7
→主スイッチング素子Ｑ1 の寄生ダイオード→インダク
タンスＬ2 の経路で放出される。また、コンデンサＣ5
の充電電流のピーク値が主スイッチング素子Ｑ2 のオン
時間ｔによって下式のように表される。
8 の直列回路が無い場合について考えてみる。電源投入
直後のインバータ回路ＩＮＶ9 の停止期間中にはコンデ
ンサＣ5 は充電されず、主スイッチング素子Ｑ2 がオン
すると上記経路でコンデンサＣ5 に充電電流が流れ始め
るが、この充電電流によってインダクタンスＬ2 に蓄積
されるエネルギが、主スイッチング素子Ｑ2 のオフ時に
インダクタンスＬ2 →コンデンサＣ5 →ダイオードＤ7
→主スイッチング素子Ｑ1 の寄生ダイオード→インダク
タンスＬ2 の経路で放出される。また、コンデンサＣ5
の充電電流のピーク値が主スイッチング素子Ｑ2 のオン
時間ｔによって下式のように表される。
【００２６】（Ｖｉ−Ｖｃ5 ）×ｔ／Ｌ2 上式から明らかなように、コンデンサＣ5 の充電電圧が
低い程主スイッチング素子Ｑ2 に流れる電流値が大きく
なる。さらにインダクタンスＬ2 のエネルギ放出に要す
る時間も長くなるため、次に主スイッチング素子Ｑ2 が
オンした際には、インダクタンスＬ2 がエネルギを放出
しきれずに主スイッチング素子Ｑ1 の寄生ダイオードに
電流が流れることになる。
低い程主スイッチング素子Ｑ2 に流れる電流値が大きく
なる。さらにインダクタンスＬ2 のエネルギ放出に要す
る時間も長くなるため、次に主スイッチング素子Ｑ2 が
オンした際には、インダクタンスＬ2 がエネルギを放出
しきれずに主スイッチング素子Ｑ1 の寄生ダイオードに
電流が流れることになる。
【００２７】このため、主スイッチング素子Ｑ1 の寄生
ダイオードの逆回復時間の間、図４７（ｃ）（ｄ）にお
けるＡ点に示すように、主スイッチング素子Ｑ1 ，Ｑ2
に瞬間的な短絡電流が発生してしまう。また、コンデン
サＣ5 の両端電圧Ｖｃ5 が所定の値になるまで、インダ
クタンスＬ2 のエネルギが放出されない間に主スイッチ
ング素子Ｑ2 がオンすることになり、インダクタンスＬ
2 及びコンデンサＣ5に流れる電流は、図４７（ｂ）に
示すように時間的に増大する直流電流となるので、主ス
イッチング素子Ｑ1 ，Ｑ2 にはストレスが印加され続け
ることになる。そこで、上述の本従来例においては、電
源投入直後のインバータ回路ＩＮＶ9停止期間中にコン
デンサＣ5 を充電するようにして、主スイッチング素子
Ｑ1 ，Ｑ2 に過大なストレスが印加されるのを防止して
いるのである。
ダイオードの逆回復時間の間、図４７（ｃ）（ｄ）にお
けるＡ点に示すように、主スイッチング素子Ｑ1 ，Ｑ2
に瞬間的な短絡電流が発生してしまう。また、コンデン
サＣ5 の両端電圧Ｖｃ5 が所定の値になるまで、インダ
クタンスＬ2 のエネルギが放出されない間に主スイッチ
ング素子Ｑ2 がオンすることになり、インダクタンスＬ
2 及びコンデンサＣ5に流れる電流は、図４７（ｂ）に
示すように時間的に増大する直流電流となるので、主ス
イッチング素子Ｑ1 ，Ｑ2 にはストレスが印加され続け
ることになる。そこで、上述の本従来例においては、電
源投入直後のインバータ回路ＩＮＶ9停止期間中にコン
デンサＣ5 を充電するようにして、主スイッチング素子
Ｑ1 ，Ｑ2 に過大なストレスが印加されるのを防止して
いるのである。
【００２８】
【発明が解決しようとする課題】上記従来例１において
は、インバータ回路ＩＮＶ1 への供給電圧Ｖdcが図４８
に示すように谷部が埋められた（部分平滑された）電圧
となることから、負荷を放電ランプＬａとした場合に正
常点灯時の動作周波数で高い効率が得られるような最適
設計を行なうと、インバータ回路ＩＮＶ1 の主スイッチ
ング素子Ｑ1 ，Ｑ 2 の電流波形（ドレイン電流波形）
が、図４９に示すように電源電圧Ｖdcの高い部分（山
部）においては遅相的な電流波形となり問題はないが
（同図（ｂ）参照）、電源電圧Ｖdcの低い谷部において
は電源電圧Ｖdcが低下するために同相から進相に近い波
形となり（同図（ｃ）参照）、主スイッチング素子
Ｑ1 ，Ｑ2 に対するストレスが増加して発熱により破壊
するという問題がある。一方、電源電圧Ｖdcの谷部にお
ける主スイッチング素子Ｑ1 ，Ｑ2 の電流波形を遅相波
形にしようとすると、電源電圧Ｖdcの山部においてはよ
り一層の遅相波形となってピーク値の高い電流波形とな
ってしまうので、主スイッチング素子Ｑ1 ，Ｑ2 を構成
する電界効果トランジスタのＡＳＯ（安全動作領域）を
越えてしまったり、オン抵抗による発熱の増加や、共振
回路における無効電流が非常に多くなって効率の悪いイ
ンバータ回路となってしまうという問題があるため、イ
ンバータ回路の設計が難しいという欠点を有している
（第１の問題点）。
は、インバータ回路ＩＮＶ1 への供給電圧Ｖdcが図４８
に示すように谷部が埋められた（部分平滑された）電圧
となることから、負荷を放電ランプＬａとした場合に正
常点灯時の動作周波数で高い効率が得られるような最適
設計を行なうと、インバータ回路ＩＮＶ1 の主スイッチ
ング素子Ｑ1 ，Ｑ 2 の電流波形（ドレイン電流波形）
が、図４９に示すように電源電圧Ｖdcの高い部分（山
部）においては遅相的な電流波形となり問題はないが
（同図（ｂ）参照）、電源電圧Ｖdcの低い谷部において
は電源電圧Ｖdcが低下するために同相から進相に近い波
形となり（同図（ｃ）参照）、主スイッチング素子
Ｑ1 ，Ｑ2 に対するストレスが増加して発熱により破壊
するという問題がある。一方、電源電圧Ｖdcの谷部にお
ける主スイッチング素子Ｑ1 ，Ｑ2 の電流波形を遅相波
形にしようとすると、電源電圧Ｖdcの山部においてはよ
り一層の遅相波形となってピーク値の高い電流波形とな
ってしまうので、主スイッチング素子Ｑ1 ，Ｑ2 を構成
する電界効果トランジスタのＡＳＯ（安全動作領域）を
越えてしまったり、オン抵抗による発熱の増加や、共振
回路における無効電流が非常に多くなって効率の悪いイ
ンバータ回路となってしまうという問題があるため、イ
ンバータ回路の設計が難しいという欠点を有している
（第１の問題点）。
【００２９】また、上述のように従来例４においては、
直流成分カット用のコンデンサＣ3に電荷が充電されな
いため、インバータ回路ＩＮＶ6 ’の発振開始直後の過
電流は発生しないが、コンデンサＣ3 が充電されないこ
とによって以下のような別の問題が生じる。すなわち、
インバータ回路ＩＮＶ6 ’の発振直後のコンデンサＣ3
の充電電圧がゼロに等しく、その一方でインバータ回路
ＩＮＶ6 ’の定常動作状態において主スイッチング素子
Ｑ1 ，Ｑ2 がデューティ比５０％で発振している場合、
コンデンサＣ3 の充電電圧はコンデンサＣ2 の両端電圧
Ｖｃ2 のおおよそ半分の電圧となることから、コンデン
サＣ3 の両端電圧Ｖｃ3 には大きな差が発生する。図５
０に示すように、インバータ回路ＩＮＶ6 ’が発振を開
始すると、電源回路３よりトランスＴ1 の１次巻線→イ
ンダクタＬ2 →コンデンサＣ3 →主スイッチング素子Ｑ
1 の経路で同図（ｂ）に示すような電流Ｉ2 が流れる。
このとき、直流カット用のコンデンサＣ3 の充電電圧
（両端電圧）Ｖｃ3 はゼロに等しく、回路動作上はコン
デンサＣ3 が存在しないに等しいため、コンデンサＣ3
を定常状態の電圧に充電するための直流電流が流れる。
よって、主スイッチング素子Ｑ1 ，Ｑ2 の電流波形は図
５０（ｃ）（ｄ）に示すような波形となり、インバータ
回路ＩＮＶ6 ’の発振開始直後の数サイクルにおいて
は、主スイッチング素子Ｑ1 の電流がゼロ以下でスイッ
チングすることになり、このとき主スイッチング素子Ｑ
1 の寄生ダイオードの逆回復時間の間に、同図（ｃ）
（ｄ）のＡ点に示すような瞬間的な短絡電流が発生して
しまう。
直流成分カット用のコンデンサＣ3に電荷が充電されな
いため、インバータ回路ＩＮＶ6 ’の発振開始直後の過
電流は発生しないが、コンデンサＣ3 が充電されないこ
とによって以下のような別の問題が生じる。すなわち、
インバータ回路ＩＮＶ6 ’の発振直後のコンデンサＣ3
の充電電圧がゼロに等しく、その一方でインバータ回路
ＩＮＶ6 ’の定常動作状態において主スイッチング素子
Ｑ1 ，Ｑ2 がデューティ比５０％で発振している場合、
コンデンサＣ3 の充電電圧はコンデンサＣ2 の両端電圧
Ｖｃ2 のおおよそ半分の電圧となることから、コンデン
サＣ3 の両端電圧Ｖｃ3 には大きな差が発生する。図５
０に示すように、インバータ回路ＩＮＶ6 ’が発振を開
始すると、電源回路３よりトランスＴ1 の１次巻線→イ
ンダクタＬ2 →コンデンサＣ3 →主スイッチング素子Ｑ
1 の経路で同図（ｂ）に示すような電流Ｉ2 が流れる。
このとき、直流カット用のコンデンサＣ3 の充電電圧
（両端電圧）Ｖｃ3 はゼロに等しく、回路動作上はコン
デンサＣ3 が存在しないに等しいため、コンデンサＣ3
を定常状態の電圧に充電するための直流電流が流れる。
よって、主スイッチング素子Ｑ1 ，Ｑ2 の電流波形は図
５０（ｃ）（ｄ）に示すような波形となり、インバータ
回路ＩＮＶ6 ’の発振開始直後の数サイクルにおいて
は、主スイッチング素子Ｑ1 の電流がゼロ以下でスイッ
チングすることになり、このとき主スイッチング素子Ｑ
1 の寄生ダイオードの逆回復時間の間に、同図（ｃ）
（ｄ）のＡ点に示すような瞬間的な短絡電流が発生して
しまう。
【００３０】このような瞬間的な短絡電流による主スイ
ッチング素子Ｑ1 ，Ｑ2 への過大なストレスの印加を回
避するためには、インバータ回路ＩＮＶ6 ’の発振開始
直後の共振を鋭くすればよい。つまり、インバータ回路
ＩＮＶ6 ’の発振開始直後の共振を鋭くすることで上記
電流Ｉ2 の振幅が増大し、電流Ｉ2 が正又は負のタイミ
ングで主スイッチング素子Ｑ1 ，Ｑ2 が動作することで
上述の短絡電流の発生が防止できる。しかしながら、負
荷を放電灯とした場合にインバータ回路ＩＮＶ 6 ’の発
振開始直後の所定期間においては、共振を鈍くすること
で放電灯のフィラメントに予熱電流を供給して充分な予
熱を行った後で放電灯を始動することが一般的に行われ
ている。したがって、インバータ回路ＩＮＶ6 ’の発振
開始直後に共振を鋭くすると放電灯のフィラメントを先
行予熱することができず、いきなり高い電圧が印加され
て放電灯が瞬時に点灯してしまうが、このように先行予
熱を行わずにいきなり放電灯を始動させることは放電灯
の寿命を短くしてしまうという問題がある（第２の問題
点）。
ッチング素子Ｑ1 ，Ｑ2 への過大なストレスの印加を回
避するためには、インバータ回路ＩＮＶ6 ’の発振開始
直後の共振を鋭くすればよい。つまり、インバータ回路
ＩＮＶ6 ’の発振開始直後の共振を鋭くすることで上記
電流Ｉ2 の振幅が増大し、電流Ｉ2 が正又は負のタイミ
ングで主スイッチング素子Ｑ1 ，Ｑ2 が動作することで
上述の短絡電流の発生が防止できる。しかしながら、負
荷を放電灯とした場合にインバータ回路ＩＮＶ 6 ’の発
振開始直後の所定期間においては、共振を鈍くすること
で放電灯のフィラメントに予熱電流を供給して充分な予
熱を行った後で放電灯を始動することが一般的に行われ
ている。したがって、インバータ回路ＩＮＶ6 ’の発振
開始直後に共振を鋭くすると放電灯のフィラメントを先
行予熱することができず、いきなり高い電圧が印加され
て放電灯が瞬時に点灯してしまうが、このように先行予
熱を行わずにいきなり放電灯を始動させることは放電灯
の寿命を短くしてしまうという問題がある（第２の問題
点）。
【００３１】さらに、上記従来例５においては、以下の
ような問題がある。入力電圧Ｖｉに対してコンデンサＣ
5 の両端電圧Ｖｃ5 が低い場合に、コンデンサＣ5 の充
電期間におけるダイオードＤ0 の電圧波形は、図４６
（ｅ）に示すような波形となり、ダイオードＤ0 に印加
される電圧の最大値が、上記谷埋電源（部分平滑電源）
の最大電圧値Ｖｉmax にほぼ等しくなる。さらに、主ス
イッチング素子Ｑ2 に印加される電圧の最大値も上記最
大電圧値Ｖｉmax に等しくなる。よって、スイッチング
素子Ｑ8 は、インバータ回路ＩＮＶ9 の動作中にオフで
あることから上記谷埋電源（部分平滑電源）の最大電圧
値Ｖｉmax が印加されることになり、インバータ回路Ｉ
ＮＶ9 の主スイッチング素子Ｑ1 ，Ｑ2 と同程度の耐圧
のスイッチング素子であることが必要となり、スイッチ
ング素子Ｑ8 の大型化を招くという問題がある（第３の
問題点）。
ような問題がある。入力電圧Ｖｉに対してコンデンサＣ
5 の両端電圧Ｖｃ5 が低い場合に、コンデンサＣ5 の充
電期間におけるダイオードＤ0 の電圧波形は、図４６
（ｅ）に示すような波形となり、ダイオードＤ0 に印加
される電圧の最大値が、上記谷埋電源（部分平滑電源）
の最大電圧値Ｖｉmax にほぼ等しくなる。さらに、主ス
イッチング素子Ｑ2 に印加される電圧の最大値も上記最
大電圧値Ｖｉmax に等しくなる。よって、スイッチング
素子Ｑ8 は、インバータ回路ＩＮＶ9 の動作中にオフで
あることから上記谷埋電源（部分平滑電源）の最大電圧
値Ｖｉmax が印加されることになり、インバータ回路Ｉ
ＮＶ9 の主スイッチング素子Ｑ1 ，Ｑ2 と同程度の耐圧
のスイッチング素子であることが必要となり、スイッチ
ング素子Ｑ8 の大型化を招くという問題がある（第３の
問題点）。
【００３２】請求項１乃至５の発明は上記第１の問題点
の解決を目的とするものであり、軽負荷時における電源
電圧の上昇を抑えることのできる電源装置を提供しよう
とするものである。また、請求項６乃至９の発明は上記
第２の問題点の解決を目的とするものであり、インバー
タ回路の発振開始直後にスイッチング素子に印加される
ストレスを低減できる電源装置を提供しようとするもの
である。
の解決を目的とするものであり、軽負荷時における電源
電圧の上昇を抑えることのできる電源装置を提供しよう
とするものである。また、請求項６乃至９の発明は上記
第２の問題点の解決を目的とするものであり、インバー
タ回路の発振開始直後にスイッチング素子に印加される
ストレスを低減できる電源装置を提供しようとするもの
である。
【００３３】さらに、請求項１０乃至１４の発明は上記
第３の問題点の解決を目的とするものであり、インバー
タ回路のスイッチング素子への印加ストレスを低減する
と同時にそのストレスを低減する回路構成の簡略化が可
能な電源装置を提供しようとするものである。
第３の問題点の解決を目的とするものであり、インバー
タ回路のスイッチング素子への印加ストレスを低減する
と同時にそのストレスを低減する回路構成の簡略化が可
能な電源装置を提供しようとするものである。
【００３４】
【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、交流電源を整流する整流器と、
整流器の出力端間に接続される第１のコンデンサと、第
１のコンデンサの両端に直列接続される第１及び第２の
主スイッチング素子並びに何れか一方の主スイッチング
素子と並列接続される共振回路を具備するインバータ回
路と、第１及び第２の主スイッチング素子を高周波で交
互にオン・オフする制御回路とを備え、上記共振回路
は、共振用の第１のインダクタンスと、負荷に並列接続
される共振用の第２のコンデンサと、直流カップリング
用の第３のコンデンサと、第１のダイオードが並列接続
された第４のコンデンサとを有するとともに第１のコン
デンサと第１及び第２の主スイッチング素子の直列回路
との間に第４のコンデンサと第１のダイオードの上記並
列回路が接続されて成り、第１及び第２の主スイッチン
グ素子の直列回路に第５のコンデンサ、第２のインダク
タンス並びに第２のダイオードの直列回路と、第６のコ
ンデンサとが並列接続され且つ第１及び第２の主スイッ
チング素子の接続点と第２のインダクタンス及び第２の
ダイオードの接続点を第３のダイオードにより接続して
成る電源装置において、第２のダイオードと並列にスイ
ッチング素子を設けるとともに、上記制御回路により負
荷の状態に応じて上記スイッチング素子をオン・オフす
ることを特徴とし、通常時には上記スイッチング素子を
オフすることでインバータ回路の電源電圧がいわゆる谷
埋め（部分平滑）されて負荷電流波形の改善が図れると
ともに、軽負荷時には上記スイッチング素子をオンする
ことでインバータ回路の電源電圧の上昇を防止すること
ができる。
目的を達成するために、交流電源を整流する整流器と、
整流器の出力端間に接続される第１のコンデンサと、第
１のコンデンサの両端に直列接続される第１及び第２の
主スイッチング素子並びに何れか一方の主スイッチング
素子と並列接続される共振回路を具備するインバータ回
路と、第１及び第２の主スイッチング素子を高周波で交
互にオン・オフする制御回路とを備え、上記共振回路
は、共振用の第１のインダクタンスと、負荷に並列接続
される共振用の第２のコンデンサと、直流カップリング
用の第３のコンデンサと、第１のダイオードが並列接続
された第４のコンデンサとを有するとともに第１のコン
デンサと第１及び第２の主スイッチング素子の直列回路
との間に第４のコンデンサと第１のダイオードの上記並
列回路が接続されて成り、第１及び第２の主スイッチン
グ素子の直列回路に第５のコンデンサ、第２のインダク
タンス並びに第２のダイオードの直列回路と、第６のコ
ンデンサとが並列接続され且つ第１及び第２の主スイッ
チング素子の接続点と第２のインダクタンス及び第２の
ダイオードの接続点を第３のダイオードにより接続して
成る電源装置において、第２のダイオードと並列にスイ
ッチング素子を設けるとともに、上記制御回路により負
荷の状態に応じて上記スイッチング素子をオン・オフす
ることを特徴とし、通常時には上記スイッチング素子を
オフすることでインバータ回路の電源電圧がいわゆる谷
埋め（部分平滑）されて負荷電流波形の改善が図れると
ともに、軽負荷時には上記スイッチング素子をオンする
ことでインバータ回路の電源電圧の上昇を防止すること
ができる。
【００３５】請求項２の発明は、上記目的を達成するた
めに、整流器に接続される第１のコンデンサと、第１の
コンデンサと並列に直列接続される第１及び第２の主ス
イッチング素子並びに何れか一方の主スイッチング素子
と並列接続される共振回路を具備するインバータ回路
と、第１及び第２の主スイッチング素子を高周波で交互
にオン・オフする制御回路とを備え、上記共振回路は、
共振用の第１のインダクタンスと、負荷に並列接続され
る共振用の第２のコンデンサと、直流カップリング用の
第３のコンデンサと、第１のダイオードが並列接続され
た第４のコンデンサとを有するとともに第１のコンデン
サと第１及び第２の主スイッチング素子の直列回路との
間に第４のコンデンサと第１のダイオードの上記並列回
路が接続されて成り、第１及び第２の主スイッチング素
子の直列回路に第５のコンデンサ、第２のインダクタン
ス並びに第２のダイオードの直列回路と、第６のコンデ
ンサとが並列接続され且つ第１及び第２の主スイッチン
グ素子の接続点と第２のインダクタンス及び第２のダイ
オードの接続点を第３のダイオードにより接続して成る
電源装置において、第２のインダクタンスの両端に設け
られる一対の切換端子と、第１の主スイッチング素子の
高電位側に設けられる共通端子と、上記制御回路により
制御されて上記共通端子を上記一対の切換端子に択一に
切換接続する切換回路を備えたことを特徴とし、通常時
には上記切換回路の共通端子を一方の切換端子に切り換
えることでインバータ回路の電源電圧がいわゆる谷埋め
（部分平滑）されて負荷電流波形の改善が図れるととも
に、軽負荷時には上記切換回路の共通端子を他方の切換
端子に切り換えることでインバータ回路の電源電圧の上
昇を防止することができる。
めに、整流器に接続される第１のコンデンサと、第１の
コンデンサと並列に直列接続される第１及び第２の主ス
イッチング素子並びに何れか一方の主スイッチング素子
と並列接続される共振回路を具備するインバータ回路
と、第１及び第２の主スイッチング素子を高周波で交互
にオン・オフする制御回路とを備え、上記共振回路は、
共振用の第１のインダクタンスと、負荷に並列接続され
る共振用の第２のコンデンサと、直流カップリング用の
第３のコンデンサと、第１のダイオードが並列接続され
た第４のコンデンサとを有するとともに第１のコンデン
サと第１及び第２の主スイッチング素子の直列回路との
間に第４のコンデンサと第１のダイオードの上記並列回
路が接続されて成り、第１及び第２の主スイッチング素
子の直列回路に第５のコンデンサ、第２のインダクタン
ス並びに第２のダイオードの直列回路と、第６のコンデ
ンサとが並列接続され且つ第１及び第２の主スイッチン
グ素子の接続点と第２のインダクタンス及び第２のダイ
オードの接続点を第３のダイオードにより接続して成る
電源装置において、第２のインダクタンスの両端に設け
られる一対の切換端子と、第１の主スイッチング素子の
高電位側に設けられる共通端子と、上記制御回路により
制御されて上記共通端子を上記一対の切換端子に択一に
切換接続する切換回路を備えたことを特徴とし、通常時
には上記切換回路の共通端子を一方の切換端子に切り換
えることでインバータ回路の電源電圧がいわゆる谷埋め
（部分平滑）されて負荷電流波形の改善が図れるととも
に、軽負荷時には上記切換回路の共通端子を他方の切換
端子に切り換えることでインバータ回路の電源電圧の上
昇を防止することができる。
【００３６】請求項３の発明は、請求項１の発明におい
て、上記制御回路によりオン・オフされて上記第４のコ
ンデンサの両端間を短絡するスイッチング素子を備えた
ことを特徴とし、上記スイッチング素子をオンとして第
４のコンデンサを短絡することにより、無負荷時のよう
に最も負荷が軽くなる場合やその他の異常の場合などに
もインバータ回路の電源電圧の上昇防止が図れる。
て、上記制御回路によりオン・オフされて上記第４のコ
ンデンサの両端間を短絡するスイッチング素子を備えた
ことを特徴とし、上記スイッチング素子をオンとして第
４のコンデンサを短絡することにより、無負荷時のよう
に最も負荷が軽くなる場合やその他の異常の場合などに
もインバータ回路の電源電圧の上昇防止が図れる。
【００３７】請求項４の発明は、請求項１の発明におい
て、上記制御回路によりオン・オフされるスイッチング
素子と第７のコンデンサの直列回路が第４のコンデンサ
に並列接続されて成ることを特徴とし、上記スイッチン
グ素子のオン・オフによって第４のコンデンサに第７の
コンデンサが選択的に接続されて第４のコンデンサの見
かけ上の容量が可変されるため、負荷への電力供給量を
絞る場合にもインバータ回路の電源電圧の上昇防止及び
主スイッチング素子に対するストレス低減を図ることが
できる。
て、上記制御回路によりオン・オフされるスイッチング
素子と第７のコンデンサの直列回路が第４のコンデンサ
に並列接続されて成ることを特徴とし、上記スイッチン
グ素子のオン・オフによって第４のコンデンサに第７の
コンデンサが選択的に接続されて第４のコンデンサの見
かけ上の容量が可変されるため、負荷への電力供給量を
絞る場合にもインバータ回路の電源電圧の上昇防止及び
主スイッチング素子に対するストレス低減を図ることが
できる。
【００３８】請求項５の発明は、請求項２の発明におい
て、上記制御回路によりオン・オフされて上記第４のコ
ンデンサの両端間を短絡する短絡用のスイッチング素子
を備え、上記制御回路によりオン・オフされる切換用の
スイッチング素子と第７のコンデンサの直列回路が第４
のコンデンサに並列接続されて成ることを特徴とし、上
記短絡用のスイッチング素子をオンとして第４のコンデ
ンサを短絡することにより、無負荷時のように最も負荷
が軽くなる場合やその他の異常の場合などにもインバー
タ回路の電源電圧の上昇防止が図れるとともに、上記切
換用のスイッチング素子のオン・オフによって第４のコ
ンデンサに第７のコンデンサが選択的に接続されて第４
のコンデンサの見かけ上の容量が可変されるため、負荷
への電力供給量を絞る場合にもインバータ回路の電源電
圧の上昇防止及び主スイッチング素子に対するストレス
低減を図ることができる。
て、上記制御回路によりオン・オフされて上記第４のコ
ンデンサの両端間を短絡する短絡用のスイッチング素子
を備え、上記制御回路によりオン・オフされる切換用の
スイッチング素子と第７のコンデンサの直列回路が第４
のコンデンサに並列接続されて成ることを特徴とし、上
記短絡用のスイッチング素子をオンとして第４のコンデ
ンサを短絡することにより、無負荷時のように最も負荷
が軽くなる場合やその他の異常の場合などにもインバー
タ回路の電源電圧の上昇防止が図れるとともに、上記切
換用のスイッチング素子のオン・オフによって第４のコ
ンデンサに第７のコンデンサが選択的に接続されて第４
のコンデンサの見かけ上の容量が可変されるため、負荷
への電力供給量を絞る場合にもインバータ回路の電源電
圧の上昇防止及び主スイッチング素子に対するストレス
低減を図ることができる。
【００３９】請求項６の発明は、上記目的を達成するた
めに、交流電源を整流する整流器と、高周波でスイッチ
ングされる１乃至複数の主スイッチング素子を具備する
とともに１乃至複数の共振用のインダクタンス、共振用
のコンデンサ、直流成分カット用のコンデンサ並びに負
荷から構成される共振回路を有して上記整流器の出力を
高周波出力に変換して負荷に供給するインバータ回路
と、１乃至複数の部分平滑用のコンデンサを具備して上
記整流器の出力を部分平滑する電源回路とを備えた電源
装置において、上記共振回路を介して整流器の出力側に
上記インバータ回路の高周波出力の一部を帰還する帰還
手段と、交流電源電圧の絶対値が部分平滑用のコンデン
サの両端電圧よりも低いときに上記インバータ回路の発
振を開始させる制御手段とを備えたことを特徴とし、交
流電源の電源投入時には制御手段によって交流電源電圧
の絶対値が部分平滑用のコンデンサの両端電圧よりも低
いときにインバータ回路の発振が開始され、そのため、
直流成分カット用のコンデンサを定常状態に充電する過
程においてインバータ回路の主スイッチング素子へ加わ
るストレスを低減することができる。
めに、交流電源を整流する整流器と、高周波でスイッチ
ングされる１乃至複数の主スイッチング素子を具備する
とともに１乃至複数の共振用のインダクタンス、共振用
のコンデンサ、直流成分カット用のコンデンサ並びに負
荷から構成される共振回路を有して上記整流器の出力を
高周波出力に変換して負荷に供給するインバータ回路
と、１乃至複数の部分平滑用のコンデンサを具備して上
記整流器の出力を部分平滑する電源回路とを備えた電源
装置において、上記共振回路を介して整流器の出力側に
上記インバータ回路の高周波出力の一部を帰還する帰還
手段と、交流電源電圧の絶対値が部分平滑用のコンデン
サの両端電圧よりも低いときに上記インバータ回路の発
振を開始させる制御手段とを備えたことを特徴とし、交
流電源の電源投入時には制御手段によって交流電源電圧
の絶対値が部分平滑用のコンデンサの両端電圧よりも低
いときにインバータ回路の発振が開始され、そのため、
直流成分カット用のコンデンサを定常状態に充電する過
程においてインバータ回路の主スイッチング素子へ加わ
るストレスを低減することができる。
【００４０】請求項７の発明は、請求項６の発明におい
て、上記インバータ回路の発振開始前に、部分平滑用の
コンデンサを充電する手段を備えたことを特徴とし、イ
ンバータ回路の発振開始前に予め部分平滑用のコンデン
サを充電しておくことにより、インバータ回路の発振開
始時に部分平滑用のコンデンサに流れる電流を減らすこ
とができ、その結果、インバータ回路の主スイッチング
素子に印加されるストレスを低減することができる。
て、上記インバータ回路の発振開始前に、部分平滑用の
コンデンサを充電する手段を備えたことを特徴とし、イ
ンバータ回路の発振開始前に予め部分平滑用のコンデン
サを充電しておくことにより、インバータ回路の発振開
始時に部分平滑用のコンデンサに流れる電流を減らすこ
とができ、その結果、インバータ回路の主スイッチング
素子に印加されるストレスを低減することができる。
【００４１】請求項８の発明は、請求項７の発明におい
て、上記インバータ回路の発振開始前に、上記共振回路
を構成する直流成分カット用のコンデンサの両端電圧が
部分平滑用のコンデンサの両端電圧よりも低い状態まで
直流成分カット用のコンデンサを充電する手段を備えた
ことを特徴とし、インバータ回路の主スイッチング素子
に印加されるストレスを低減することができる。
て、上記インバータ回路の発振開始前に、上記共振回路
を構成する直流成分カット用のコンデンサの両端電圧が
部分平滑用のコンデンサの両端電圧よりも低い状態まで
直流成分カット用のコンデンサを充電する手段を備えた
ことを特徴とし、インバータ回路の主スイッチング素子
に印加されるストレスを低減することができる。
【００４２】請求項９の発明は、請求項６〜８の何れか
の発明において、交流電源電圧のゼロクロスを検出する
検出手段を備え、上記制御手段が、検出手段がゼロクロ
スを検出したときに上記インバータ回路の発振を開始さ
せて成ることを特徴とし、交流電源電圧のゼロクロス点
に近いところでは直流成分カット用のコンデンサの両端
電圧が殆どゼロに近いため、インバータ回路の主スイッ
チング素子に印加されるストレスを低減することができ
る。
の発明において、交流電源電圧のゼロクロスを検出する
検出手段を備え、上記制御手段が、検出手段がゼロクロ
スを検出したときに上記インバータ回路の発振を開始さ
せて成ることを特徴とし、交流電源電圧のゼロクロス点
に近いところでは直流成分カット用のコンデンサの両端
電圧が殆どゼロに近いため、インバータ回路の主スイッ
チング素子に印加されるストレスを低減することができ
る。
【００４３】請求項１０の発明は、上記目的を達成する
ために、交流電源を整流する整流器と、高周波でオン・
オフされる１乃至複数の主スイッチング素子を具備し直
流出力を高周波交流出力に変換して負荷へ供給するイン
バータ回路と、１乃至複数のコンデンサ並びにインダク
タンスを有するとともに上記主スイッチング素子のオン
・オフ動作によって上記コンデンサを充電し整流器の脈
流出力を部分平滑した上記直流出力を上記インバータ回
路に供給する部分平滑回路とを備えた電源装置におい
て、上記部分平滑回路のコンデンサをインダクタンスを
介して上記主スイッチング素子に直列接続するととも
に、上記インバータ回路の動作開始前に上記コンデンサ
を充電する充電回路を上記インダクタンスと主スイッチ
ング素子の直列回路に並列接続して成ることを特徴と
し、充電回路によってインバータ回路の動作開始時に主
スイッチング素子へ加わるストレスを低減できるととも
に、インバータ回路の動作中に充電回路へ印加される電
圧を低減させることができ、且つ充電回路に用いられる
回路部品の耐圧を下げることができて充電回路の小型化
や簡略化が可能となる。
ために、交流電源を整流する整流器と、高周波でオン・
オフされる１乃至複数の主スイッチング素子を具備し直
流出力を高周波交流出力に変換して負荷へ供給するイン
バータ回路と、１乃至複数のコンデンサ並びにインダク
タンスを有するとともに上記主スイッチング素子のオン
・オフ動作によって上記コンデンサを充電し整流器の脈
流出力を部分平滑した上記直流出力を上記インバータ回
路に供給する部分平滑回路とを備えた電源装置におい
て、上記部分平滑回路のコンデンサをインダクタンスを
介して上記主スイッチング素子に直列接続するととも
に、上記インバータ回路の動作開始前に上記コンデンサ
を充電する充電回路を上記インダクタンスと主スイッチ
ング素子の直列回路に並列接続して成ることを特徴と
し、充電回路によってインバータ回路の動作開始時に主
スイッチング素子へ加わるストレスを低減できるととも
に、インバータ回路の動作中に充電回路へ印加される電
圧を低減させることができ、且つ充電回路に用いられる
回路部品の耐圧を下げることができて充電回路の小型化
や簡略化が可能となる。
【００４４】請求項１１の発明は、請求項１０の発明に
おいて、上記コンデンサを所定のレベル以上に充電した
後は上記充電回路による充電を停止して成ることを特徴
とし、充電回路における不要な電力消費をなくすことが
できる。請求項１２の発明は、請求項１１の発明におい
て、上記充電回路が、上記コンデンサの充電経路を開閉
する開閉手段を具備することを特徴とし、インバータ回
路の動作中は開閉手段を開成することで充電回路による
上記コンデンサの充電が行われず、充電電流による不要
な電力消費をなくすことができる。
おいて、上記コンデンサを所定のレベル以上に充電した
後は上記充電回路による充電を停止して成ることを特徴
とし、充電回路における不要な電力消費をなくすことが
できる。請求項１２の発明は、請求項１１の発明におい
て、上記充電回路が、上記コンデンサの充電経路を開閉
する開閉手段を具備することを特徴とし、インバータ回
路の動作中は開閉手段を開成することで充電回路による
上記コンデンサの充電が行われず、充電電流による不要
な電力消費をなくすことができる。
【００４５】請求項１３の発明は、請求項１２の発明に
おいて、上記開閉手段が、インバータ回路の主スイッチ
ング素子よりも先に動作を開始するとともに、上記主ス
イッチング素子のオン・オフ動作に同期してオン・オフ
動作が繰り返されることを特徴とし、開閉手段の制御が
容易になって回路の簡略化が図れる。請求項１４の発明
は、請求項１２の発明において、上記開閉手段が、上記
コンデンサの充電電圧レベルに応じてオン・オフ動作が
繰り返されることを特徴とし、開閉手段の制御が容易に
なって回路の簡略化が図れる。
おいて、上記開閉手段が、インバータ回路の主スイッチ
ング素子よりも先に動作を開始するとともに、上記主ス
イッチング素子のオン・オフ動作に同期してオン・オフ
動作が繰り返されることを特徴とし、開閉手段の制御が
容易になって回路の簡略化が図れる。請求項１４の発明
は、請求項１２の発明において、上記開閉手段が、上記
コンデンサの充電電圧レベルに応じてオン・オフ動作が
繰り返されることを特徴とし、開閉手段の制御が容易に
なって回路の簡略化が図れる。
【００４６】
【発明の実施の形態】以下、本発明を実施形態により詳
細に説明する。 （実施形態１）図１は本発明の第１の実施形態を示す概
略回路図である。図１に示すように、本実施形態の基本
構成は図３５に示した従来例１と共通であるので、共通
する部分については同一の符号を付して説明は省略し、
本実施形態の特徴となる部分についてのみ説明する。
細に説明する。 （実施形態１）図１は本発明の第１の実施形態を示す概
略回路図である。図１に示すように、本実施形態の基本
構成は図３５に示した従来例１と共通であるので、共通
する部分については同一の符号を付して説明は省略し、
本実施形態の特徴となる部分についてのみ説明する。
【００４７】本実施形態は、従来例１においてチョッパ
回路ＣＨ1 を構成しているダイオードＤ0 の代わりに寄
生ダイオードＤａを有する電界効果トランジスタから成
るスイッチング素子Ｑ3 を備えるとともに、インバータ
回路ＩＮＶ1 の主スイッチング素子Ｑ1 ，Ｑ2 を駆動制
御する制御回路ＣＮＴ1 によって上記スイッチング素子
Ｑ3 のオン・オフ制御を行うようにした点に特徴があ
る。なお、スイッチング素子Ｑ3 として、電界効果トラ
ンジスタの代わりにダイオードが逆並列接続されたバイ
ポーラトランジスタ等を用いてもよい。
回路ＣＨ1 を構成しているダイオードＤ0 の代わりに寄
生ダイオードＤａを有する電界効果トランジスタから成
るスイッチング素子Ｑ3 を備えるとともに、インバータ
回路ＩＮＶ1 の主スイッチング素子Ｑ1 ，Ｑ2 を駆動制
御する制御回路ＣＮＴ1 によって上記スイッチング素子
Ｑ3 のオン・オフ制御を行うようにした点に特徴があ
る。なお、スイッチング素子Ｑ3 として、電界効果トラ
ンジスタの代わりにダイオードが逆並列接続されたバイ
ポーラトランジスタ等を用いてもよい。
【００４８】次に、図２〜図６を参照して本実施形態の
回路動作を説明する。図５は制御回路ＣＮＴ1 の〜
端子から出力される各駆動信号を示すタイムチャートで
ある。まず、電源投入時からごく短い期間Ｔ0 において
は、制御回路ＣＮＴ1 の端子，端子からは駆動信号
が出力されずに主スイッチング素子Ｑ 1 ，Ｑ2 はオフと
なり、端子からＨレベルの駆動信号が出力されてスイ
ッチング素子Ｑ3 がオンとなる。これにより、図６に示
すように整流器ＤＢからコンデンサＣ5 →インダクタン
スＬ2 →スイッチング素子Ｑ3 →インピーダンス素子Ｚ
の経路で充電電流ｉ0 が流れてコンデンサＣ5 が予備充
電される。すなわち、チョッパ回路ＣＨ1 を構成するコ
ンデンサＣ5 は、電源投入時にインバータ回路ＩＮＶ1
が起動する前に充電される必要があり、そのために上記
のような予備充電期間Ｔ0 を設けているものである。な
お、インピーダンス素子Ｚは、充電電流ｉ 0 を低減して
スイッチング素子Ｑ3 を保護するため、挿入することが
望ましい。
回路動作を説明する。図５は制御回路ＣＮＴ1 の〜
端子から出力される各駆動信号を示すタイムチャートで
ある。まず、電源投入時からごく短い期間Ｔ0 において
は、制御回路ＣＮＴ1 の端子，端子からは駆動信号
が出力されずに主スイッチング素子Ｑ 1 ，Ｑ2 はオフと
なり、端子からＨレベルの駆動信号が出力されてスイ
ッチング素子Ｑ3 がオンとなる。これにより、図６に示
すように整流器ＤＢからコンデンサＣ5 →インダクタン
スＬ2 →スイッチング素子Ｑ3 →インピーダンス素子Ｚ
の経路で充電電流ｉ0 が流れてコンデンサＣ5 が予備充
電される。すなわち、チョッパ回路ＣＨ1 を構成するコ
ンデンサＣ5 は、電源投入時にインバータ回路ＩＮＶ1
が起動する前に充電される必要があり、そのために上記
のような予備充電期間Ｔ0 を設けているものである。な
お、インピーダンス素子Ｚは、充電電流ｉ 0 を低減して
スイッチング素子Ｑ3 を保護するため、挿入することが
望ましい。
【００４９】上記コンデンサＣ5 の予備充電完了後、制
御回路ＣＮＴ1 は端子をＬレベルとしてスイッチング
素子Ｑ3 をオフする。ここで、スイッチング素子Ｑ3 が
オフの場合には、コンデンサＣ6 の低電位側と、インダ
クタンスＬ2 とダイオードＤ 7 の接続点とがスイッチン
グ素子Ｑ3 の寄生ダイオードＤａによって接続されるこ
ととなり、図２に示すような従来例１と全く同じ回路構
成となる。
御回路ＣＮＴ1 は端子をＬレベルとしてスイッチング
素子Ｑ3 をオフする。ここで、スイッチング素子Ｑ3 が
オフの場合には、コンデンサＣ6 の低電位側と、インダ
クタンスＬ2 とダイオードＤ 7 の接続点とがスイッチン
グ素子Ｑ3 の寄生ダイオードＤａによって接続されるこ
ととなり、図２に示すような従来例１と全く同じ回路構
成となる。
【００５０】そして、制御回路ＣＮＴ1 は端子及び
端子から駆動信号を出力して主スイッチング素子Ｑ1 ，
Ｑ2 を高周波で交互にオン・オフする。このときの駆動
信号の周波数ｆ1 は、負荷である放電灯Ｌａを含む共振
回路ＲＥ1 の共振周波数よりも充分に高い周波数に設定
し、放電灯Ｌａを始動させずに放電灯Ｌａのフィラメン
トを予熱するようにしている。このように放電灯Ｌａの
フィラメントを予熱する先行予熱期間Ｔ1 （図５参照）
においては、放電灯Ｌａが始動していないことから軽負
荷となるのであるが、従来例１に説明したようにチョッ
パ回路ＣＨ1 を備えることで、コンデンサＣ4 の充電電
圧上昇によるインバータ回路ＩＮＶ1 への供給電圧Ｖdc
の昇圧を防止することができる。さらに、先行予熱期間
Ｔ1 における主スイッチング素子Ｑ1 ，Ｑ2 の動作周波
数ｆ1 を共振回路ＲＥ1 の共振周波数よりも高く設定し
ているので、主スイッチング素子Ｑ1 ，Ｑ2 のドレイン
電流波形が、電源電圧Ｖdcの低い谷部において進相に近
い波形（図４９（ｃ）参照）とはならず、遅相的な波形
（図４９（ｂ）参照）となって主スイッチング素子
Ｑ1 ，Ｑ2 に対するストレスを低減することができる。
端子から駆動信号を出力して主スイッチング素子Ｑ1 ，
Ｑ2 を高周波で交互にオン・オフする。このときの駆動
信号の周波数ｆ1 は、負荷である放電灯Ｌａを含む共振
回路ＲＥ1 の共振周波数よりも充分に高い周波数に設定
し、放電灯Ｌａを始動させずに放電灯Ｌａのフィラメン
トを予熱するようにしている。このように放電灯Ｌａの
フィラメントを予熱する先行予熱期間Ｔ1 （図５参照）
においては、放電灯Ｌａが始動していないことから軽負
荷となるのであるが、従来例１に説明したようにチョッ
パ回路ＣＨ1 を備えることで、コンデンサＣ4 の充電電
圧上昇によるインバータ回路ＩＮＶ1 への供給電圧Ｖdc
の昇圧を防止することができる。さらに、先行予熱期間
Ｔ1 における主スイッチング素子Ｑ1 ，Ｑ2 の動作周波
数ｆ1 を共振回路ＲＥ1 の共振周波数よりも高く設定し
ているので、主スイッチング素子Ｑ1 ，Ｑ2 のドレイン
電流波形が、電源電圧Ｖdcの低い谷部において進相に近
い波形（図４９（ｃ）参照）とはならず、遅相的な波形
（図４９（ｂ）参照）となって主スイッチング素子
Ｑ1 ，Ｑ2 に対するストレスを低減することができる。
【００５１】一方、予熱後に放電灯Ｌａが始動してから
は、制御回路ＣＮＴ1 が端子及び端子からの駆動信
号の周波数を低くして、共振回路ＲＥ1 の共振周波数に
近づけた動作周波数ｆ2 にて主スイッチング素子Ｑ1 ，
Ｑ2 をオン・オフする。同時に、このような定常点灯期
間Ｔ2 においては、制御回路ＣＮＴ1 が端子をＨレベ
ルとしてスイッチング素子Ｑ3 をオンすることで、図３
に示すような回路構成となる。すなわち、ダイオードＤ
7 のアノード並びにインダクタンスＬ2 の低電位側が整
流器ＤＢの低電位側出力端（グランドライン）に接続さ
れることでチョッパ回路ＣＨ1 が構成されなくなり、そ
の結果、インダクタンスＬ2 がコンデンサＣ5 の高周波
電流カット用チョークとなってインバータ回路ＩＮＶ1
の共振回生電流がコンデンサＣ6 を介して流れ、チョッ
パ回路ＣＨ1 を構成していたインダクタンスＬ2 及びコ
ンデンサＣ6 がコンデンサＣ5 のリップル電流を低減す
るような回路構成となる。
は、制御回路ＣＮＴ1 が端子及び端子からの駆動信
号の周波数を低くして、共振回路ＲＥ1 の共振周波数に
近づけた動作周波数ｆ2 にて主スイッチング素子Ｑ1 ，
Ｑ2 をオン・オフする。同時に、このような定常点灯期
間Ｔ2 においては、制御回路ＣＮＴ1 が端子をＨレベ
ルとしてスイッチング素子Ｑ3 をオンすることで、図３
に示すような回路構成となる。すなわち、ダイオードＤ
7 のアノード並びにインダクタンスＬ2 の低電位側が整
流器ＤＢの低電位側出力端（グランドライン）に接続さ
れることでチョッパ回路ＣＨ1 が構成されなくなり、そ
の結果、インダクタンスＬ2 がコンデンサＣ5 の高周波
電流カット用チョークとなってインバータ回路ＩＮＶ1
の共振回生電流がコンデンサＣ6 を介して流れ、チョッ
パ回路ＣＨ1 を構成していたインダクタンスＬ2 及びコ
ンデンサＣ6 がコンデンサＣ5 のリップル電流を低減す
るような回路構成となる。
【００５２】図３に示す回路構成は特開平５−３８１６
１号公報に記載されているものとほぼ共通しており、上
記のようにインダクタンスＬ2 及びコンデンサＣ6 にて
コンデンサＣ5 のリップル電流を低減できるため、イン
バータ回路ＩＮＶ1 の電源電圧Ｖdcも図４に示すような
リップルの少ない電圧とすることができ、交流電源ＡＣ
の電源電圧の山部、谷部における電源電圧Ｖdcの低下を
抑えることができる。さらに、主スイッチング素子
Ｑ1 ，Ｑ2 の動作周波数を高くすることで共振回路ＲＥ
1 のコンデンサＣ4 両端に生じる共振電圧振幅を増大さ
せ、電源電圧Ｖdcの低い谷部においても入力電流の休止
期間を生じさせず、入力力率が高く且つ入力電流の高調
波成分の低減も図れる。
１号公報に記載されているものとほぼ共通しており、上
記のようにインダクタンスＬ2 及びコンデンサＣ6 にて
コンデンサＣ5 のリップル電流を低減できるため、イン
バータ回路ＩＮＶ1 の電源電圧Ｖdcも図４に示すような
リップルの少ない電圧とすることができ、交流電源ＡＣ
の電源電圧の山部、谷部における電源電圧Ｖdcの低下を
抑えることができる。さらに、主スイッチング素子
Ｑ1 ，Ｑ2 の動作周波数を高くすることで共振回路ＲＥ
1 のコンデンサＣ4 両端に生じる共振電圧振幅を増大さ
せ、電源電圧Ｖdcの低い谷部においても入力電流の休止
期間を生じさせず、入力力率が高く且つ入力電流の高調
波成分の低減も図れる。
【００５３】本実施形態によれば、負荷を放電灯Ｌａと
した場合に、制御回路ＣＮＴ1 によってスイッチング素
子Ｑ3 をオン・オフすることにより、インバータ回路Ｉ
ＮＶ 1 の動作モード（放電灯Ｌａを予熱する先行予熱モ
ードと、放電灯Ｌａを点灯させる点灯モード）に応じた
回路構成を選択することができる。すなわち、先行予熱
モードにおいては軽負荷となることから、スイッチング
素子Ｑ3 をオフとして図２に示すような従来例１と共通
回路構成を選択して、コンデンサＣ4 の充電電圧上昇に
よるインバータ回路ＩＮＶ1 への供給電圧Ｖdcの昇圧を
防止するとともに、点灯モードにおいてはスイッチング
素子Ｑ3 をオンとして図３に示すような回路構成を選択
して、主スイッチング素子Ｑ1 ，Ｑ2 のドレイン電流波
形が電源電圧Ｖdcの低い谷部において進相に近い波形に
なることを回避して遅相的な波形とし、主スイッチング
素子Ｑ1 ，Ｑ2 に対するストレスを低減することができ
る。その結果、選択される各回路構成において各モード
に応じた最適な設計を行うことができるという利点もあ
る。
した場合に、制御回路ＣＮＴ1 によってスイッチング素
子Ｑ3 をオン・オフすることにより、インバータ回路Ｉ
ＮＶ 1 の動作モード（放電灯Ｌａを予熱する先行予熱モ
ードと、放電灯Ｌａを点灯させる点灯モード）に応じた
回路構成を選択することができる。すなわち、先行予熱
モードにおいては軽負荷となることから、スイッチング
素子Ｑ3 をオフとして図２に示すような従来例１と共通
回路構成を選択して、コンデンサＣ4 の充電電圧上昇に
よるインバータ回路ＩＮＶ1 への供給電圧Ｖdcの昇圧を
防止するとともに、点灯モードにおいてはスイッチング
素子Ｑ3 をオンとして図３に示すような回路構成を選択
して、主スイッチング素子Ｑ1 ，Ｑ2 のドレイン電流波
形が電源電圧Ｖdcの低い谷部において進相に近い波形に
なることを回避して遅相的な波形とし、主スイッチング
素子Ｑ1 ，Ｑ2 に対するストレスを低減することができ
る。その結果、選択される各回路構成において各モード
に応じた最適な設計を行うことができるという利点もあ
る。
【００５４】（実施形態２）図７は本発明の第２の実施
形態を示す概略回路図である。本実施形態の基本構成も
図３５に示した従来例１とほぼ共通であり、共通する部
分については同一の符号を付して説明は省略する。交流
電源ＡＣの両端に高周波電流カット用のチョークコイル
Ｌ0 を介して疑似電源となるコンデンサＣ1 が接続さ
れ、コンデンサＣ1 と並列にダイオードブリッジから成
る整流器ＤＢが接続してある。以下、チョークコイルＬ
0 、コンデンサＣ1 、整流器ＤＢから成る回路を電源回
路ＰＳと呼ぶこととする。
形態を示す概略回路図である。本実施形態の基本構成も
図３５に示した従来例１とほぼ共通であり、共通する部
分については同一の符号を付して説明は省略する。交流
電源ＡＣの両端に高周波電流カット用のチョークコイル
Ｌ0 を介して疑似電源となるコンデンサＣ1 が接続さ
れ、コンデンサＣ1 と並列にダイオードブリッジから成
る整流器ＤＢが接続してある。以下、チョークコイルＬ
0 、コンデンサＣ1 、整流器ＤＢから成る回路を電源回
路ＰＳと呼ぶこととする。
【００５５】本実施形態における共振回路ＲＥ2 は、共
振用のインダクタンスＬ1 とダイオードＤ6 （並列に歪
改善用のコンデンサＣ4 が接続されている）のカソード
との間に共振用のコンデンサＣ2 を接続するとともに、
コンデンサＣ2 と並列にトランスＴ1 の１次側を接続
し、且つトランスＴ1 の２次側に予熱電流制限用インピ
ーダンス素子であるコンデンサＣａ，Ｃｂを介して放電
灯Ｌａの各フィラメントが直列に接続して構成されてい
る。
振用のインダクタンスＬ1 とダイオードＤ6 （並列に歪
改善用のコンデンサＣ4 が接続されている）のカソード
との間に共振用のコンデンサＣ2 を接続するとともに、
コンデンサＣ2 と並列にトランスＴ1 の１次側を接続
し、且つトランスＴ1 の２次側に予熱電流制限用インピ
ーダンス素子であるコンデンサＣａ，Ｃｂを介して放電
灯Ｌａの各フィラメントが直列に接続して構成されてい
る。
【００５６】インバータ回路ＩＮＶ2 を構成する高電位
側の主スイッチング素子Ｑ1 のドレインに共通端子ｓ、
整流器ＤＢの高電位側の出力端に切換端子ｐ、インダク
タンスＬ2 とコンデンサＣ5 の接続点に切換端子ｑをそ
れぞれ設けるとともに、共通端子ｓに２つの切換端子
ｐ，ｑを択一的に切換接続するスイッチ回路ＳＷが設け
てある。このスイッチ回路ＳＷは、制御回路ＣＮＴ2 の
端子から出力される制御信号により駆動されるリレー
回路として構成すればよい。また、主スイッチング素子
Ｑ1 ，Ｑ2 の接続点と整流器ＤＢの高電位側の出力端の
間には、インバータ回路ＩＮＶ2 の共振電流帰還用のダ
イオードＤ9 が接続してある。
側の主スイッチング素子Ｑ1 のドレインに共通端子ｓ、
整流器ＤＢの高電位側の出力端に切換端子ｐ、インダク
タンスＬ2 とコンデンサＣ5 の接続点に切換端子ｑをそ
れぞれ設けるとともに、共通端子ｓに２つの切換端子
ｐ，ｑを択一的に切換接続するスイッチ回路ＳＷが設け
てある。このスイッチ回路ＳＷは、制御回路ＣＮＴ2 の
端子から出力される制御信号により駆動されるリレー
回路として構成すればよい。また、主スイッチング素子
Ｑ1 ，Ｑ2 の接続点と整流器ＤＢの高電位側の出力端の
間には、インバータ回路ＩＮＶ2 の共振電流帰還用のダ
イオードＤ9 が接続してある。
【００５７】制御回路ＣＮＴ2 は端子及び端子から
駆動信号を出力して主スイッチング素子Ｑ1 ，Ｑ2 を高
周波で交互にオン・オフする。その結果、共振回路ＲＥ
2 には高周波の共振電流が流れるから、トランスＴ1 を
介して放電灯Ｌａに高周波電力が供給される。同時に、
コンデンサＣ4 の両端に高周波電圧を生じさせ、整流器
ＤＢを介して疑似電源となるコンデンサＣ1 に高周波電
流を流すことにより、交流電源ＡＣの電源電圧周期の全
区間において入力電流を流すことができ、入力力率の改
善が図れる。
駆動信号を出力して主スイッチング素子Ｑ1 ，Ｑ2 を高
周波で交互にオン・オフする。その結果、共振回路ＲＥ
2 には高周波の共振電流が流れるから、トランスＴ1 を
介して放電灯Ｌａに高周波電力が供給される。同時に、
コンデンサＣ4 の両端に高周波電圧を生じさせ、整流器
ＤＢを介して疑似電源となるコンデンサＣ1 に高周波電
流を流すことにより、交流電源ＡＣの電源電圧周期の全
区間において入力電流を流すことができ、入力力率の改
善が図れる。
【００５８】本実施形態の回路動作を図８〜図１３を参
照してさらに詳しく説明する。まず、制御回路ＣＮＴ2
によりスイッチ回路ＳＷを制御して共通端子ｓを切換端
子ｑに接続した場合について説明する。この場合には、
図７に示す回路は図８に示すような回路構成に切り換え
られる。その結果、インダクタンスＬ2 が主スイッチン
グ素子Ｑ1 のドレインと共振電流帰還用のダイオードＤ
9 のカソードとの間に挿入され、インダクタンスＬ2 、
コンデンサＣ5 、ダイオードＤ7 ，Ｄ0並びに低電位側
の主スイッチング素子Ｑ2 によってチョッパ回路ＣＨ2
が構成される。このチョッパ回路ＣＨ2 は以下のような
動作を行う。
照してさらに詳しく説明する。まず、制御回路ＣＮＴ2
によりスイッチ回路ＳＷを制御して共通端子ｓを切換端
子ｑに接続した場合について説明する。この場合には、
図７に示す回路は図８に示すような回路構成に切り換え
られる。その結果、インダクタンスＬ2 が主スイッチン
グ素子Ｑ1 のドレインと共振電流帰還用のダイオードＤ
9 のカソードとの間に挿入され、インダクタンスＬ2 、
コンデンサＣ5 、ダイオードＤ7 ，Ｄ0並びに低電位側
の主スイッチング素子Ｑ2 によってチョッパ回路ＣＨ2
が構成される。このチョッパ回路ＣＨ2 は以下のような
動作を行う。
【００５９】制御回路ＣＮＴ2 からの駆動信号により主
スイッチング素子Ｑ2 がオンすると、インバータ回路Ｉ
ＮＶ2 の共振電流ｉ2 は図９に示すように、共振回路Ｒ
Ｅ2→主スイッチング素子Ｑ2 →共振回路ＲＥ2 の経路
で流れ、さらに主スイッチング素子Ｑ2 がオフしたとき
の回生電流ｉ3 は同じく図９に示すように共振回路ＲＥ
2 →ダイオードＤ9 →コンデンサＣ6 →共振回路ＲＥ2
の経路で流れる。この間、チョッパ回路ＣＨ2 には主ス
イッチング素子Ｑ2 を介してチョッパ電流ｉ1が流れ
る。次に主スイッチング素子Ｑ2 がオフ、主スイッチン
グ素子Ｑ1 がオンすると、図１０に示すようにコンデン
サＣ5 を電源として共振電流ｉ5 が主スイッチング素子
Ｑ1 →共振回路ＲＥ2 →ダイオードＤ0 →コンデンサＣ
5 の経路で流れ、主スイッチング素子Ｑ1 がオフした瞬
間の回生電流ｉ6 は主スイッチング素子Ｑ2 の寄生ダイ
オード（図示せず）を介して流れる。また、チョッパ回
路ＣＨ2 においては、インダクタンスＬ2 に蓄積された
エネルギの放出により、インダクタンスＬ2 →コンデン
サＣ5 →ダイオードＤ7 →ダイオードＤ9 →インダクタ
ンスＬ2 の経路で電流ｉ4 が流れ、コンデンサＣ5 が充
電される。
スイッチング素子Ｑ2 がオンすると、インバータ回路Ｉ
ＮＶ2 の共振電流ｉ2 は図９に示すように、共振回路Ｒ
Ｅ2→主スイッチング素子Ｑ2 →共振回路ＲＥ2 の経路
で流れ、さらに主スイッチング素子Ｑ2 がオフしたとき
の回生電流ｉ3 は同じく図９に示すように共振回路ＲＥ
2 →ダイオードＤ9 →コンデンサＣ6 →共振回路ＲＥ2
の経路で流れる。この間、チョッパ回路ＣＨ2 には主ス
イッチング素子Ｑ2 を介してチョッパ電流ｉ1が流れ
る。次に主スイッチング素子Ｑ2 がオフ、主スイッチン
グ素子Ｑ1 がオンすると、図１０に示すようにコンデン
サＣ5 を電源として共振電流ｉ5 が主スイッチング素子
Ｑ1 →共振回路ＲＥ2 →ダイオードＤ0 →コンデンサＣ
5 の経路で流れ、主スイッチング素子Ｑ1 がオフした瞬
間の回生電流ｉ6 は主スイッチング素子Ｑ2 の寄生ダイ
オード（図示せず）を介して流れる。また、チョッパ回
路ＣＨ2 においては、インダクタンスＬ2 に蓄積された
エネルギの放出により、インダクタンスＬ2 →コンデン
サＣ5 →ダイオードＤ7 →ダイオードＤ9 →インダクタ
ンスＬ2 の経路で電流ｉ4 が流れ、コンデンサＣ5 が充
電される。
【００６０】ここで、本実施形態のチョッパ回路ＣＨ2
は、インバータ回路ＩＮＶ2 の電源となるコンデンサＣ
5 が交流電源ＡＣ（電源回路ＰＳ）に対してインダクタ
ンスＬ2 を介して接続される降圧チョッパ回路構成とな
り、図１１に示すようにコンデンサＣ5 の両端電圧Ｖｃ
5 が電源回路ＰＳから出力される脈流電圧ＶPSよりも低
い電圧となる。このため、主スイッチング素子Ｑ1 ，Ｑ
2 には交流電源ＡＣの電源電圧よりも低い電圧が印加さ
れることになり、主スイッチング素子Ｑ1 ，Ｑ 2 のスト
レス低減並びに装置の小型化が図れる。
は、インバータ回路ＩＮＶ2 の電源となるコンデンサＣ
5 が交流電源ＡＣ（電源回路ＰＳ）に対してインダクタ
ンスＬ2 を介して接続される降圧チョッパ回路構成とな
り、図１１に示すようにコンデンサＣ5 の両端電圧Ｖｃ
5 が電源回路ＰＳから出力される脈流電圧ＶPSよりも低
い電圧となる。このため、主スイッチング素子Ｑ1 ，Ｑ
2 には交流電源ＡＣの電源電圧よりも低い電圧が印加さ
れることになり、主スイッチング素子Ｑ1 ，Ｑ 2 のスト
レス低減並びに装置の小型化が図れる。
【００６１】一方、制御回路ＣＮＴ2 によりスイッチ回
路ＳＷを制御して共通端子ｓを他方の切換端子ｐに接続
した場合には、図７に示す回路は図２に示した従来例１
と同一の回路構成に切り換えられる。ここで、実施形態
１の図３に示した回路構成においては、インバータ回路
ＩＮＶ1 の電源電圧Ｖdcを供給するコンデンサＣ5 が整
流器ＤＢに対してインバータ回路ＩＮＶ1 よりも後段に
設けてあることから、図１２に示すように入力電流Ｉ in
の休止期間が生じないのであるが、このように交流電源
ＡＣの一周期の全区間において正弦波状の入力電流Ｉin
を流そうとすると、負荷である放電灯Ｌａに流れるラン
プ電流ＩLaが入力電流Ｉinの変動に応じてその谷部で大
きく、山部で小さくなるように変動し、放電灯Ｌａの発
光効率が低下する等の不具合が生じてしまう。それに対
して図２に示すような回路構成を採用することで、イン
バータ回路ＩＮＶ1 の電源電圧Ｖdcが整流器ＤＢの脈流
出力電圧の谷部で低く、山部で高くなるような電圧波形
となり、その結果、図１３に示すようにランプ電流ＩLa
を入力電流Ｉinの谷部と山部の両方でピークを持つよう
なリップルの低減された波形とすることができる。
路ＳＷを制御して共通端子ｓを他方の切換端子ｐに接続
した場合には、図７に示す回路は図２に示した従来例１
と同一の回路構成に切り換えられる。ここで、実施形態
１の図３に示した回路構成においては、インバータ回路
ＩＮＶ1 の電源電圧Ｖdcを供給するコンデンサＣ5 が整
流器ＤＢに対してインバータ回路ＩＮＶ1 よりも後段に
設けてあることから、図１２に示すように入力電流Ｉ in
の休止期間が生じないのであるが、このように交流電源
ＡＣの一周期の全区間において正弦波状の入力電流Ｉin
を流そうとすると、負荷である放電灯Ｌａに流れるラン
プ電流ＩLaが入力電流Ｉinの変動に応じてその谷部で大
きく、山部で小さくなるように変動し、放電灯Ｌａの発
光効率が低下する等の不具合が生じてしまう。それに対
して図２に示すような回路構成を採用することで、イン
バータ回路ＩＮＶ1 の電源電圧Ｖdcが整流器ＤＢの脈流
出力電圧の谷部で低く、山部で高くなるような電圧波形
となり、その結果、図１３に示すようにランプ電流ＩLa
を入力電流Ｉinの谷部と山部の両方でピークを持つよう
なリップルの低減された波形とすることができる。
【００６２】よって本実施形態によれば、放電灯Ｌａを
負荷とする場合、点灯時（点灯モード）においては制御
回路ＣＮＴ2 によりスイッチ回路ＳＷを制御して共通端
子ｓを他方の切換端子ｐに接続して放電灯Ｌａの効率向
上が図れ、先行予熱時（先行予熱モード）や始動時（始
動モード）あるいは寿命末期等の軽負荷時においては制
御回路ＣＮＴ2 によりスイッチ回路ＳＷを制御して共通
端子ｓを他方の切換端子ｑに接続して降圧チョッパ回路
ＣＨ2 を構成することでインバータ回路ＩＮＶ 2 への供
給電圧を低減し、主スイッチング素子Ｑ1 ，Ｑ2 のスト
レス及び耐圧の低減が図れるという利点がある。
負荷とする場合、点灯時（点灯モード）においては制御
回路ＣＮＴ2 によりスイッチ回路ＳＷを制御して共通端
子ｓを他方の切換端子ｐに接続して放電灯Ｌａの効率向
上が図れ、先行予熱時（先行予熱モード）や始動時（始
動モード）あるいは寿命末期等の軽負荷時においては制
御回路ＣＮＴ2 によりスイッチ回路ＳＷを制御して共通
端子ｓを他方の切換端子ｑに接続して降圧チョッパ回路
ＣＨ2 を構成することでインバータ回路ＩＮＶ 2 への供
給電圧を低減し、主スイッチング素子Ｑ1 ，Ｑ2 のスト
レス及び耐圧の低減が図れるという利点がある。
【００６３】（実施形態３）図１４は本発明の第３の実
施形態を示す概略回路図である。本実施形態の基本構成
は実施形態１及び実施形態２とほぼ共通であり、共通す
る部分については同一の符号を付して説明は省略し、本
実施形態の特徴となる部分についてのみ説明する。
施形態を示す概略回路図である。本実施形態の基本構成
は実施形態１及び実施形態２とほぼ共通であり、共通す
る部分については同一の符号を付して説明は省略し、本
実施形態の特徴となる部分についてのみ説明する。
【００６４】本実施形態は実施形態１と共通のチョッパ
回路ＣＨ1 と、実施形態２における共振回路ＲＥ2 のダ
イオードＤ6 の代わりにＦＥＴから成るスイッチング素
子Ｑ 4 をコンデンサＣ4 に並列接続した共振回路ＲＥ3
を有するインバータ回路ＩＮＶ3 とを備え、制御回路Ｃ
ＮＴ3 の端子から出力する制御信号によりスイッチン
グ素子Ｑ4 のオン・オフを制御する点に特徴がある。
回路ＣＨ1 と、実施形態２における共振回路ＲＥ2 のダ
イオードＤ6 の代わりにＦＥＴから成るスイッチング素
子Ｑ 4 をコンデンサＣ4 に並列接続した共振回路ＲＥ3
を有するインバータ回路ＩＮＶ3 とを備え、制御回路Ｃ
ＮＴ3 の端子から出力する制御信号によりスイッチン
グ素子Ｑ4 のオン・オフを制御する点に特徴がある。
【００６５】制御回路ＣＮＴ3 によりスイッチング素子
Ｑ3 ，Ｑ4 がともにオンされた場合、本実施形態は等価
的に図１５に示すような回路構成となる。実施形態１で
説明したように、スイッチング素子Ｑ3 がオンされる
と、ダイオードＤ7 のアノード並びにインダクタンスＬ
2 の低電位側が整流器ＤＢの低電位側出力端（グランド
ライン）に接続されるためにチョッパ回路ＣＨ1 が構成
されなくなり、その結果、インダクタンスＬ2 がコンデ
ンサＣ5 の高周波電流カット用チョークとなってインバ
ータ回路ＩＮＶ3 の共振回生電流がコンデンサＣ6 を介
して流れ、インダクタンスＬ2 及びコンデンサＣ6 によ
りコンデンサＣ5 のリップル電流が低減される。一方、
スイッチング素子Ｑ4 がオンされるとコンデンサＣ4 の
両端がスイッチング素子Ｑ4 によりバイパスされるた
め、コンデンサＣ4 による入力電流歪の改善効果は得ら
れない。しかしながら、この回路構成にあっては、整流
器ＤＢの脈流出力電圧が図１６に示すようにコンデンサ
Ｃ5 で平滑されてインバータ回路ＩＮＶ3 に供給される
ことから、インバータ回路ＩＮＶ3 の電源電圧Ｖdcが交
流電源ＡＣの電源電圧よりも大きく上昇することがな
い。よって、主スイッチング素子Ｑ1 ，Ｑ2 の耐圧は交
流電源ＡＣの電源電圧程度で済むという利点がある。
Ｑ3 ，Ｑ4 がともにオンされた場合、本実施形態は等価
的に図１５に示すような回路構成となる。実施形態１で
説明したように、スイッチング素子Ｑ3 がオンされる
と、ダイオードＤ7 のアノード並びにインダクタンスＬ
2 の低電位側が整流器ＤＢの低電位側出力端（グランド
ライン）に接続されるためにチョッパ回路ＣＨ1 が構成
されなくなり、その結果、インダクタンスＬ2 がコンデ
ンサＣ5 の高周波電流カット用チョークとなってインバ
ータ回路ＩＮＶ3 の共振回生電流がコンデンサＣ6 を介
して流れ、インダクタンスＬ2 及びコンデンサＣ6 によ
りコンデンサＣ5 のリップル電流が低減される。一方、
スイッチング素子Ｑ4 がオンされるとコンデンサＣ4 の
両端がスイッチング素子Ｑ4 によりバイパスされるた
め、コンデンサＣ4 による入力電流歪の改善効果は得ら
れない。しかしながら、この回路構成にあっては、整流
器ＤＢの脈流出力電圧が図１６に示すようにコンデンサ
Ｃ5 で平滑されてインバータ回路ＩＮＶ3 に供給される
ことから、インバータ回路ＩＮＶ3 の電源電圧Ｖdcが交
流電源ＡＣの電源電圧よりも大きく上昇することがな
い。よって、主スイッチング素子Ｑ1 ，Ｑ2 の耐圧は交
流電源ＡＣの電源電圧程度で済むという利点がある。
【００６６】また、制御回路ＣＮＴ3 によりスイッチン
グ素子Ｑ3 がオフ、スイッチング素子Ｑ4 がオンされた
場合には等価的に図１７に示すような回路構成となって
チョッパ回路ＣＨ1 が構成される。このため、インバー
タ回路ＩＮＶ3 の電源電圧（コンデンサＣ5 の両端電
圧）Ｖdcが図１８に示すようにチョッパ回路ＣＨ1 によ
って谷埋め（部分平滑）された波形となり、インバータ
回路ＩＮＶ3 の全ての動作モード（先行予熱モードや定
常点灯モード等）において上記電源電圧Ｖdcの昇圧を防
止することができる。さらに、チョッパ回路ＣＨ1 が形
成されることで図１５に示した回路構成に比較して入力
電流歪を多少改善でき、効率を高くできる。但し、負荷
である放電灯Ｌａに流れるランプ電流ＩLaが電源電圧Ｖ
dcの谷部で大きく山部で小さくなるように変動し、放電
灯Ｌａの発光効率が低下することは否めない。なお、ス
イッチング素子Ｑ4 がオフの場合には、共振回路ＲＥ3
の構成はスイッチング素子Ｑ4 の寄生ダイオードＤｘに
よって実施形態２の共振回路ＲＥ2 の構成と同一になる
ので、コンデンサＣ4 両端に生じる共振電圧により、電
源電圧Ｖdcの低い谷部においても入力電流の休止期間を
生じさせず、入力力率が高く且つ入力電流の高調波成分
の低減が図れる。
グ素子Ｑ3 がオフ、スイッチング素子Ｑ4 がオンされた
場合には等価的に図１７に示すような回路構成となって
チョッパ回路ＣＨ1 が構成される。このため、インバー
タ回路ＩＮＶ3 の電源電圧（コンデンサＣ5 の両端電
圧）Ｖdcが図１８に示すようにチョッパ回路ＣＨ1 によ
って谷埋め（部分平滑）された波形となり、インバータ
回路ＩＮＶ3 の全ての動作モード（先行予熱モードや定
常点灯モード等）において上記電源電圧Ｖdcの昇圧を防
止することができる。さらに、チョッパ回路ＣＨ1 が形
成されることで図１５に示した回路構成に比較して入力
電流歪を多少改善でき、効率を高くできる。但し、負荷
である放電灯Ｌａに流れるランプ電流ＩLaが電源電圧Ｖ
dcの谷部で大きく山部で小さくなるように変動し、放電
灯Ｌａの発光効率が低下することは否めない。なお、ス
イッチング素子Ｑ4 がオフの場合には、共振回路ＲＥ3
の構成はスイッチング素子Ｑ4 の寄生ダイオードＤｘに
よって実施形態２の共振回路ＲＥ2 の構成と同一になる
ので、コンデンサＣ4 両端に生じる共振電圧により、電
源電圧Ｖdcの低い谷部においても入力電流の休止期間を
生じさせず、入力力率が高く且つ入力電流の高調波成分
の低減が図れる。
【００６７】本実施形態によれば、負荷を放電灯Ｌａと
した場合に、先行予熱モードと点灯モードとにおいてス
イッチング素子Ｑ3 のオン・オフにより回路構成を切り
換えることにより、インバータ回路ＩＮＶ1 の電源電圧
Ｖdcの昇圧防止と、主スイッチング素子Ｑ1 ，Ｑ2 に対
するストレス低減とが図れるとともに、スイッチング素
子Ｑ4 をオンとしてコンデンサＣ4 を短絡することによ
り、無負荷時のように最も負荷が軽くなる場合やその他
の異常の場合などにも電源電圧Ｖdcの昇圧防止が図れ、
種々の動作モードに対応可能となるという利点がある。
した場合に、先行予熱モードと点灯モードとにおいてス
イッチング素子Ｑ3 のオン・オフにより回路構成を切り
換えることにより、インバータ回路ＩＮＶ1 の電源電圧
Ｖdcの昇圧防止と、主スイッチング素子Ｑ1 ，Ｑ2 に対
するストレス低減とが図れるとともに、スイッチング素
子Ｑ4 をオンとしてコンデンサＣ4 を短絡することによ
り、無負荷時のように最も負荷が軽くなる場合やその他
の異常の場合などにも電源電圧Ｖdcの昇圧防止が図れ、
種々の動作モードに対応可能となるという利点がある。
【００６８】（実施形態４）図１９は本発明の第４の実
施形態を示す概略回路図である。本実施形態の基本構成
は実施形態１及び実施形態２とほぼ共通であり、共通す
る部分については同一の符号を付して説明は省略し、本
実施形態の特徴となる部分についてのみ説明する。
施形態を示す概略回路図である。本実施形態の基本構成
は実施形態１及び実施形態２とほぼ共通であり、共通す
る部分については同一の符号を付して説明は省略し、本
実施形態の特徴となる部分についてのみ説明する。
【００６９】本実施形態は実施形態１と共通のチョッパ
回路ＣＨ1 と、実施形態２における共振回路ＲＥ2 のダ
イオードＤ6 及びコンデンサＣ4 と並列にコンデンサＣ
7 とＦＥＴから成るスイッチング素子Ｑ5 の直列回路を
接続した共振回路ＲＥ4 を有するインバータ回路ＩＮＶ
4 とを備え、制御回路ＣＮＴ4 の端子から出力する制
御信号によりスイッチング素子Ｑ5 のオン・オフを制御
する点に特徴がある。すなわち、実施形態１において負
荷を放電灯Ｌａとした場合に、制御回路ＣＮＴ1 により
主スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を高くし放
電灯Ｌａの光出力を低下させて調光点灯させると（調光
点灯モード）、歪改善用のコンデンサＣ4 の充電期間が
定常点灯モードのときよりも短くなるため、交流電源Ａ
Ｃの電源電圧ＶACの谷部ではコンデンサＣ4 が充分に充
電されずに図２０（ａ）に示すように入力電流波形に休
止区間が生じてしまう。そこで、本実施形態はかかる不
具合を解消するために、コンデンサＣ4 の見かけ上の容
量を可変する手段（コンデンサＣ7 とスイッチング素子
Ｑ5 ）を設けたものである。よって、上記のような調光
点灯モードにおいて制御回路ＣＮＴ4 の端子をＨレベ
ルとしてスイッチング素子Ｑ5 をオンすれば、コンデン
サＣ7 がコンデンサＣ4 と並列接続されてコンデンサＣ
4 の見かけ上の容量が、容量Ｃ4 とコンデンサＣ7 の容
量Ｃ7 との合成容量となって大きくなるから、図２０
（ｂ）に示すように休止期間が生じずに電源電圧ＶACの
略全区間において入力電流Ｉinを流すことができる。
回路ＣＨ1 と、実施形態２における共振回路ＲＥ2 のダ
イオードＤ6 及びコンデンサＣ4 と並列にコンデンサＣ
7 とＦＥＴから成るスイッチング素子Ｑ5 の直列回路を
接続した共振回路ＲＥ4 を有するインバータ回路ＩＮＶ
4 とを備え、制御回路ＣＮＴ4 の端子から出力する制
御信号によりスイッチング素子Ｑ5 のオン・オフを制御
する点に特徴がある。すなわち、実施形態１において負
荷を放電灯Ｌａとした場合に、制御回路ＣＮＴ1 により
主スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を高くし放
電灯Ｌａの光出力を低下させて調光点灯させると（調光
点灯モード）、歪改善用のコンデンサＣ4 の充電期間が
定常点灯モードのときよりも短くなるため、交流電源Ａ
Ｃの電源電圧ＶACの谷部ではコンデンサＣ4 が充分に充
電されずに図２０（ａ）に示すように入力電流波形に休
止区間が生じてしまう。そこで、本実施形態はかかる不
具合を解消するために、コンデンサＣ4 の見かけ上の容
量を可変する手段（コンデンサＣ7 とスイッチング素子
Ｑ5 ）を設けたものである。よって、上記のような調光
点灯モードにおいて制御回路ＣＮＴ4 の端子をＨレベ
ルとしてスイッチング素子Ｑ5 をオンすれば、コンデン
サＣ7 がコンデンサＣ4 と並列接続されてコンデンサＣ
4 の見かけ上の容量が、容量Ｃ4 とコンデンサＣ7 の容
量Ｃ7 との合成容量となって大きくなるから、図２０
（ｂ）に示すように休止期間が生じずに電源電圧ＶACの
略全区間において入力電流Ｉinを流すことができる。
【００７０】一方、調光点灯モードにおいては主スイッ
チング素子Ｑ1 ，Ｑ2 の駆動周波数を高くして放電灯Ｌ
ａへの供給電力を減らすため、定常点灯モードよりも軽
負荷になり、コンデンサＣ4 （コンデンサＣ4 とコンデ
ンサＣ7 の並列回路）の両端電圧が上昇するおそれがあ
る。しかしながら、調光点灯モードにおいて制御回路Ｃ
ＮＴ4 にてスイッチング素子Ｑ3 をオフにすれば、チョ
ッパ回路ＣＨ1 が形成され、インバータ回路ＩＮＶ4 に
供給される電源電圧Ｖdcが谷埋め（部分平滑）されるの
で、実施形態１で説明したように電源電圧Ｖdcの昇圧を
防止することができるとともに、調光点灯モードにおい
ては主スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を共振
回路ＲＥ4 の共振周波数よりも高く設定していることか
ら、主スイッチング素子Ｑ1 ，Ｑ2 のドレイン電流波形
が電源電圧Ｖdcの低い谷部において進相に近い波形とは
ならず、遅相的な波形となって主スイッチング素子
Ｑ1 ，Ｑ2 に対するストレスを低減することができる。
チング素子Ｑ1 ，Ｑ2 の駆動周波数を高くして放電灯Ｌ
ａへの供給電力を減らすため、定常点灯モードよりも軽
負荷になり、コンデンサＣ4 （コンデンサＣ4 とコンデ
ンサＣ7 の並列回路）の両端電圧が上昇するおそれがあ
る。しかしながら、調光点灯モードにおいて制御回路Ｃ
ＮＴ4 にてスイッチング素子Ｑ3 をオフにすれば、チョ
ッパ回路ＣＨ1 が形成され、インバータ回路ＩＮＶ4 に
供給される電源電圧Ｖdcが谷埋め（部分平滑）されるの
で、実施形態１で説明したように電源電圧Ｖdcの昇圧を
防止することができるとともに、調光点灯モードにおい
ては主スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数を共振
回路ＲＥ4 の共振周波数よりも高く設定していることか
ら、主スイッチング素子Ｑ1 ，Ｑ2 のドレイン電流波形
が電源電圧Ｖdcの低い谷部において進相に近い波形とは
ならず、遅相的な波形となって主スイッチング素子
Ｑ1 ，Ｑ2 に対するストレスを低減することができる。
【００７１】本実施形態によれば、実施形態１において
負荷である放電灯Ｌａを調光点灯する場合にも、インバ
ータ回路ＩＮＶ4 の電源電圧Ｖdcの上昇防止及び主スイ
ッチング素子Ｑ1 ，Ｑ2 に対するストレス低減を図るこ
とができる。 （実施形態５）図２１は本発明の第５の実施形態を示す
概略回路図である。本実施形態の基本構成は実施形態２
とほぼ共通であり、共通する部分については同一の符号
を付して説明は省略し、本実施形態の特徴となる部分に
ついてのみ説明する。
負荷である放電灯Ｌａを調光点灯する場合にも、インバ
ータ回路ＩＮＶ4 の電源電圧Ｖdcの上昇防止及び主スイ
ッチング素子Ｑ1 ，Ｑ2 に対するストレス低減を図るこ
とができる。 （実施形態５）図２１は本発明の第５の実施形態を示す
概略回路図である。本実施形態の基本構成は実施形態２
とほぼ共通であり、共通する部分については同一の符号
を付して説明は省略し、本実施形態の特徴となる部分に
ついてのみ説明する。
【００７２】本実施形態は、実施形態２における共振回
路ＲＥ2 のダイオードＤ6 の代わりに実施形態３で説明
したスイッチング素子Ｑ4 並びに実施形態４で説明した
コンデンサＣ7 とスイッチング素子Ｑ5 の直列回路をコ
ンデンサＣ4 に並列接続して成る共振回路ＲＥ5 を備
え、制御回路ＣＮＴ5 の端子及び端子から出力する
制御信号により各スイッチング素子Ｑ4 ，Ｑ5 のオン・
オフを制御する点に特徴がある。
路ＲＥ2 のダイオードＤ6 の代わりに実施形態３で説明
したスイッチング素子Ｑ4 並びに実施形態４で説明した
コンデンサＣ7 とスイッチング素子Ｑ5 の直列回路をコ
ンデンサＣ4 に並列接続して成る共振回路ＲＥ5 を備
え、制御回路ＣＮＴ5 の端子及び端子から出力する
制御信号により各スイッチング素子Ｑ4 ，Ｑ5 のオン・
オフを制御する点に特徴がある。
【００７３】すなわち、負荷を放電灯Ｌａとした場合
に、実施形態４で説明したように調光点灯モードにおい
て制御回路ＣＮＴ4 の端子をＨレベルとしてスイッチ
ング素子Ｑ5 をオンすれば、コンデンサＣ7 がコンデン
サＣ4 と並列接続されてコンデンサＣ4 の見かけ上の容
量が大きくなるから、休止期間が生じずに電源電圧ＶAC
の略全区間において入力電流Ｉinを流すことができる。
さらに実施形態３で説明したように、スイッチング素子
Ｑ4 をオンとしてコンデンサＣ4 並びにコンデンサＣ7
とスイッチング素子Ｑ5 の直列回路を短絡することによ
り、無負荷時のように最も負荷が軽くなる場合やその他
の異常の場合などにも電源電圧Ｖdcの昇圧防止が図れ
る。しかも、実施形態２で説明したように点灯時（点灯
モード）においては制御回路ＣＮＴ5 によりスイッチ回
路ＳＷを制御して共通端子ｓを他方の切換端子ｐに接続
して放電灯Ｌａの効率向上が図れ、先行予熱時（先行予
熱モード）や始動時（始動モード）あるいは寿命末期等
の軽負荷時においては制御回路ＣＮＴ5 によりスイッチ
回路ＳＷを制御して共通端子ｓを他方の切換端子ｑに接
続して降圧チョッパ回路ＣＨ2 を構成することでインバ
ータ回路ＩＮＶ5 への供給電圧を低減してより深い調光
が可能となり、主スイッチング素子Ｑ1 ，Ｑ2 のストレ
ス及び耐圧の低減が図れるという利点がある。
に、実施形態４で説明したように調光点灯モードにおい
て制御回路ＣＮＴ4 の端子をＨレベルとしてスイッチ
ング素子Ｑ5 をオンすれば、コンデンサＣ7 がコンデン
サＣ4 と並列接続されてコンデンサＣ4 の見かけ上の容
量が大きくなるから、休止期間が生じずに電源電圧ＶAC
の略全区間において入力電流Ｉinを流すことができる。
さらに実施形態３で説明したように、スイッチング素子
Ｑ4 をオンとしてコンデンサＣ4 並びにコンデンサＣ7
とスイッチング素子Ｑ5 の直列回路を短絡することによ
り、無負荷時のように最も負荷が軽くなる場合やその他
の異常の場合などにも電源電圧Ｖdcの昇圧防止が図れ
る。しかも、実施形態２で説明したように点灯時（点灯
モード）においては制御回路ＣＮＴ5 によりスイッチ回
路ＳＷを制御して共通端子ｓを他方の切換端子ｐに接続
して放電灯Ｌａの効率向上が図れ、先行予熱時（先行予
熱モード）や始動時（始動モード）あるいは寿命末期等
の軽負荷時においては制御回路ＣＮＴ5 によりスイッチ
回路ＳＷを制御して共通端子ｓを他方の切換端子ｑに接
続して降圧チョッパ回路ＣＨ2 を構成することでインバ
ータ回路ＩＮＶ5 への供給電圧を低減してより深い調光
が可能となり、主スイッチング素子Ｑ1 ，Ｑ2 のストレ
ス及び耐圧の低減が図れるという利点がある。
【００７４】（実施形態６）図２２は本発明の第６の実
施形態を示す概略回路図である。図２２に示すように、
本実施形態の基本構成は図３９に示した従来例３と共通
であるので、共通する部分については同一の符号を付し
て説明は省略し、本実施形態の特徴となる部分について
のみ説明する。
施形態を示す概略回路図である。図２２に示すように、
本実施形態の基本構成は図３９に示した従来例３と共通
であるので、共通する部分については同一の符号を付し
て説明は省略し、本実施形態の特徴となる部分について
のみ説明する。
【００７５】本実施形態は、従来例３の構成において、
交流電源ＡＣの電源電圧ＶACのゼロクロス点を検出し、
ゼロクロス点付近でインバータ回路ＩＮＶ6 の発振動作
を開始させるように制御回路ＣＮＴ6 に起動信号を出力
する起動回路２を備えた点に特徴がある。なお、それ以
外にはダイオードＤ7 のアノードと直流成分カット用の
コンデンサＣ3 との間にダイオードＤ11を接続するとと
もに、ダイオードＤ7のカソードからインダクタンスＬ
2 とコンデンサＣ5 の直列回路と並列にダイオードＤ10
を接続してある点が従来例３の構成と異なる。
交流電源ＡＣの電源電圧ＶACのゼロクロス点を検出し、
ゼロクロス点付近でインバータ回路ＩＮＶ6 の発振動作
を開始させるように制御回路ＣＮＴ6 に起動信号を出力
する起動回路２を備えた点に特徴がある。なお、それ以
外にはダイオードＤ7 のアノードと直流成分カット用の
コンデンサＣ3 との間にダイオードＤ11を接続するとと
もに、ダイオードＤ7のカソードからインダクタンスＬ
2 とコンデンサＣ5 の直列回路と並列にダイオードＤ10
を接続してある点が従来例３の構成と異なる。
【００７６】従来例３のところで説明したように、イン
バータ回路ＩＮＶ6 の共振系は交流電源電圧ＶACの大き
さに応じて変化する。すなわち交流電源電圧ＶACの山部
近傍では、共振系はインダクタンスＬ1 ，コンテンサＣ
2 ，トランスＴ1 の１次巻線ｎ1 ，放電灯Ｌａから成
り、交流電源電圧ＶACの谷部近傍では、共振系はインダ
クタンスＬ1 ，コンデンサＣ2 ，トランスＴ1 の１次巻
線ｎ1 ，放電灯Ｌａ並びにコンデンサＣ4 から成ってい
る。ここで、インバータ回路ＩＮＶ6 の定常動作時（例
えば、負荷回路３の放電灯Ｌａを全点灯させる時）にお
けるコンデンサＣ 4 の両端電圧Ｖｃ4 及びコンデンサＣ
3 の両端電圧Ｖｃ3 の波形図を図２３に示し、この図を
参照しながら本実施形態の回路動作について説明する。
なお、同図（ａ）はコンデンサＣ6 の両端電圧Ｖｃ6 の
波形、（ｂ）はコンデンサＣ4 の両端電圧Ｖｃ4 の波
形、（ｃ）はコンデンサＣ3 の両端電圧Ｖｃ3 の波形を
それぞれ示している。
バータ回路ＩＮＶ6 の共振系は交流電源電圧ＶACの大き
さに応じて変化する。すなわち交流電源電圧ＶACの山部
近傍では、共振系はインダクタンスＬ1 ，コンテンサＣ
2 ，トランスＴ1 の１次巻線ｎ1 ，放電灯Ｌａから成
り、交流電源電圧ＶACの谷部近傍では、共振系はインダ
クタンスＬ1 ，コンデンサＣ2 ，トランスＴ1 の１次巻
線ｎ1 ，放電灯Ｌａ並びにコンデンサＣ4 から成ってい
る。ここで、インバータ回路ＩＮＶ6 の定常動作時（例
えば、負荷回路３の放電灯Ｌａを全点灯させる時）にお
けるコンデンサＣ 4 の両端電圧Ｖｃ4 及びコンデンサＣ
3 の両端電圧Ｖｃ3 の波形図を図２３に示し、この図を
参照しながら本実施形態の回路動作について説明する。
なお、同図（ａ）はコンデンサＣ6 の両端電圧Ｖｃ6 の
波形、（ｂ）はコンデンサＣ4 の両端電圧Ｖｃ4 の波
形、（ｃ）はコンデンサＣ3 の両端電圧Ｖｃ3 の波形を
それぞれ示している。
【００７７】まず、交流電源電圧ＶACの山部（電圧Ｖｃ
6 のピーク近傍）においては、インバータ回路ＩＮＶ6
の動作は以下のようになる。主スイッチング素子Ｑ1 が
オフ、Ｑ2 がオンのときには交流電源ＡＣから整流器Ｄ
Ｂ→コンデンサＣ2 及びトランスＴ1 の１次巻線ｎ1 →
インダクタンスＬ1 →コンデンサＣ3 →主スイッチング
素子Ｑ2 →整流器ＤＢ→交流電源ＡＣの経路で、主スイ
ッチング素子Ｑ1 がオン、Ｑ2 がオフのときにはコンデ
ンサＣ3 を電源としてインダクタンスＬ1 →コンデンサ
Ｃ2 及びトランスＴ1 の１次巻線ｎ1 →ダイオードＤ6
→主スイッチング素子Ｑ1 →ダイオードＤ11→コンデン
サＣ3 の経路で各々共振電流が流れる。
6 のピーク近傍）においては、インバータ回路ＩＮＶ6
の動作は以下のようになる。主スイッチング素子Ｑ1 が
オフ、Ｑ2 がオンのときには交流電源ＡＣから整流器Ｄ
Ｂ→コンデンサＣ2 及びトランスＴ1 の１次巻線ｎ1 →
インダクタンスＬ1 →コンデンサＣ3 →主スイッチング
素子Ｑ2 →整流器ＤＢ→交流電源ＡＣの経路で、主スイ
ッチング素子Ｑ1 がオン、Ｑ2 がオフのときにはコンデ
ンサＣ3 を電源としてインダクタンスＬ1 →コンデンサ
Ｃ2 及びトランスＴ1 の１次巻線ｎ1 →ダイオードＤ6
→主スイッチング素子Ｑ1 →ダイオードＤ11→コンデン
サＣ3 の経路で各々共振電流が流れる。
【００７８】一方、交流電源電圧ＶACの谷部（電圧Ｖｃ
6 の谷埋部分）においては、谷埋電源回路１のコンデン
サＣ5 を電源として、主スイッチング素子Ｑ1 がオフ、
Ｑ2がオンのときにコンデンサＣ5 →インダクタンスＬ
2 →ダイオードＤ0 →コンデンサＣ4 →コンデンサＣ2
及びトランスＴ1 の１次巻線ｎ1 →インダクタンスＬ 1
→コンデンサＣ3 →主スイッチング素子Ｑ2 →コンデン
サＣ5 の経路で、主スイッチング素子Ｑ1 がオン、Ｑ2
がオフのときにコンデンサＣ4 を電源として主スイッチ
ング素子Ｑ1 →ダイオードＤ11→コンデンサＣ3 →イン
ダクタンスＬ1→コンデンサＣ2 及びトランスＴ1 の１
次巻線ｎ1 →コンデンサＣ4 の経路で各々共振電流が流
れる。このように交流電源電圧ＶACの山部近傍において
は、インバータ回路ＩＮＶ6 の共振電流が流れる経路に
コンデンサＣ4 が含まれないが、谷部近傍においては上
記経路にコンデンサＣ4 が含まれ、言い換えれば、交流
電源電圧ＶACの谷部近傍の共振系にコンデンサＣ4 が含
まれることになる。
6 の谷埋部分）においては、谷埋電源回路１のコンデン
サＣ5 を電源として、主スイッチング素子Ｑ1 がオフ、
Ｑ2がオンのときにコンデンサＣ5 →インダクタンスＬ
2 →ダイオードＤ0 →コンデンサＣ4 →コンデンサＣ2
及びトランスＴ1 の１次巻線ｎ1 →インダクタンスＬ 1
→コンデンサＣ3 →主スイッチング素子Ｑ2 →コンデン
サＣ5 の経路で、主スイッチング素子Ｑ1 がオン、Ｑ2
がオフのときにコンデンサＣ4 を電源として主スイッチ
ング素子Ｑ1 →ダイオードＤ11→コンデンサＣ3 →イン
ダクタンスＬ1→コンデンサＣ2 及びトランスＴ1 の１
次巻線ｎ1 →コンデンサＣ4 の経路で各々共振電流が流
れる。このように交流電源電圧ＶACの山部近傍において
は、インバータ回路ＩＮＶ6 の共振電流が流れる経路に
コンデンサＣ4 が含まれないが、谷部近傍においては上
記経路にコンデンサＣ4 が含まれ、言い換えれば、交流
電源電圧ＶACの谷部近傍の共振系にコンデンサＣ4 が含
まれることになる。
【００７９】ここで、コンデンサＣ4 の容量は、直流成
分カット用のコンデンサＣ3 の容量よりも充分小さい値
に設定してある（Ｃ3 ≫Ｃ4 ）。そのため、コンデンサ
Ｃ4の両端電圧Ｖｃ4 は、図２３（ｂ）に示すような交
流電源電圧ＶACの谷部において高い振幅を有するととも
に直流成分が印加された波形となる。それに対してコン
デンサＣ3 の両端電圧Ｖｃ3 は、交流電源電圧ＶACの谷
部においてコンデンサＣ4 の両端電圧Ｖｃ4 に直流成分
が印加されることにより、図２３（ｃ）に示すように交
流電源電圧ＶACの谷部において徐々に電圧値が低下する
とともに交流電源電圧ＶACのゼロクロス点において略ゼ
ロとなるような波形となる。これは、容量値の小さい方
のコンデンサＣ4 が上記直流成分を負担することによっ
て生じるものである。
分カット用のコンデンサＣ3 の容量よりも充分小さい値
に設定してある（Ｃ3 ≫Ｃ4 ）。そのため、コンデンサ
Ｃ4の両端電圧Ｖｃ4 は、図２３（ｂ）に示すような交
流電源電圧ＶACの谷部において高い振幅を有するととも
に直流成分が印加された波形となる。それに対してコン
デンサＣ3 の両端電圧Ｖｃ3 は、交流電源電圧ＶACの谷
部においてコンデンサＣ4 の両端電圧Ｖｃ4 に直流成分
が印加されることにより、図２３（ｃ）に示すように交
流電源電圧ＶACの谷部において徐々に電圧値が低下する
とともに交流電源電圧ＶACのゼロクロス点において略ゼ
ロとなるような波形となる。これは、容量値の小さい方
のコンデンサＣ4 が上記直流成分を負担することによっ
て生じるものである。
【００８０】以上のことから、交流電源電圧ＶACのゼロ
クロス点においては、直流成分カット用のコンデンサＣ
3 の両端電圧Ｖｃ3 が略ゼロとなり、コンデンサＣ3 は
インバータ回路ＩＮＶ6 の動作に影響を与えることがな
いことになる。つまり、交流電源電圧ＶACのゼロクロス
点でインバータ回路ＩＮＶ6 の発振動作を開始すれば、
従来例３の問題点、すなわちコンデンサＣ3 を定常状態
に充電する過程における主スイッチング素子Ｑ1 ，Ｑ2
へのストレス印加を回避することができるのである。
クロス点においては、直流成分カット用のコンデンサＣ
3 の両端電圧Ｖｃ3 が略ゼロとなり、コンデンサＣ3 は
インバータ回路ＩＮＶ6 の動作に影響を与えることがな
いことになる。つまり、交流電源電圧ＶACのゼロクロス
点でインバータ回路ＩＮＶ6 の発振動作を開始すれば、
従来例３の問題点、すなわちコンデンサＣ3 を定常状態
に充電する過程における主スイッチング素子Ｑ1 ，Ｑ2
へのストレス印加を回避することができるのである。
【００８１】そこで、本実施形態では交流電源ＡＣの電
源電圧ＶACのゼロクロス点を検出し、ゼロクロス点付近
でインバータ回路ＩＮＶ6 の発振動作を開始させるよう
に制御回路ＣＮＴ6 に起動信号を出力する起動回路２を
備え、起動回路２からの起動信号を受けたときに制御回
路ＣＮＴ6 がインバータ回路ＩＮＶ6 の発振動作を開始
させるようにしている。
源電圧ＶACのゼロクロス点を検出し、ゼロクロス点付近
でインバータ回路ＩＮＶ6 の発振動作を開始させるよう
に制御回路ＣＮＴ6 に起動信号を出力する起動回路２を
備え、起動回路２からの起動信号を受けたときに制御回
路ＣＮＴ6 がインバータ回路ＩＮＶ6 の発振動作を開始
させるようにしている。
【００８２】図２４は起動回路２の具体回路構成の一例
を示した本実施形態の全体構成図である。４は起動回路
２並びに制御回路ＣＮＴ6 の動作電源を供給する制御電
源回路であって、整流器ＤＢの脈流出力電圧を抵抗Ｒ1
を介してツェナーダイオードＺＤ1 で定電圧化し且つ平
滑コンデンサＣ11で平滑して直流の動作電源を得てい
る。
を示した本実施形態の全体構成図である。４は起動回路
２並びに制御回路ＣＮＴ6 の動作電源を供給する制御電
源回路であって、整流器ＤＢの脈流出力電圧を抵抗Ｒ1
を介してツェナーダイオードＺＤ1 で定電圧化し且つ平
滑コンデンサＣ11で平滑して直流の動作電源を得てい
る。
【００８３】起動回路２は、交流電源電圧ＶACを全波整
流する整流器ＤＢ2 と、整流器ＤＢ 2 の脈流出力電圧を
分圧する分圧抵抗Ｒ2 ，Ｒ3 と、制御電源回路４の直流
出力電圧を分圧する分圧抵抗Ｒ4 ，Ｒ5 と、これらの分
圧された電圧信号を比較するオープンコレクタタイプの
コンパレータＣＰ1 と、制御電源回路４の出力端間に直
列接続された抵抗Ｒ7 ，コンデンサＣ12の時定数回路
と、制御電源回路４の直流出力電圧を分圧する分圧抵抗
Ｒ8 ，Ｒ9 と、コンデンサＣ12の両端に生じる電圧信号
と分圧抵抗Ｒ8 ，Ｒ9 で分圧された電圧信号とを比較す
るコンパレータＣＰ2 と、コンパレータＣＰ2 の出力端
とグランドラインの間に接続されて制御回路ＣＮＴ6 に
よってオン・オフされるスイッチング素子Ｑ6 とを備
え、２つのコンパレータＣＰ1 ，ＣＰ2 からの出力信号
を制御回路ＣＮＴ6 に入力するように構成されている。
なお、コンパレータＣＰ1 の出力端は抵抗Ｒ6 を介して
制御電源回路４の高電位側出力端に接続してある。
流する整流器ＤＢ2 と、整流器ＤＢ 2 の脈流出力電圧を
分圧する分圧抵抗Ｒ2 ，Ｒ3 と、制御電源回路４の直流
出力電圧を分圧する分圧抵抗Ｒ4 ，Ｒ5 と、これらの分
圧された電圧信号を比較するオープンコレクタタイプの
コンパレータＣＰ1 と、制御電源回路４の出力端間に直
列接続された抵抗Ｒ7 ，コンデンサＣ12の時定数回路
と、制御電源回路４の直流出力電圧を分圧する分圧抵抗
Ｒ8 ，Ｒ9 と、コンデンサＣ12の両端に生じる電圧信号
と分圧抵抗Ｒ8 ，Ｒ9 で分圧された電圧信号とを比較す
るコンパレータＣＰ2 と、コンパレータＣＰ2 の出力端
とグランドラインの間に接続されて制御回路ＣＮＴ6 に
よってオン・オフされるスイッチング素子Ｑ6 とを備
え、２つのコンパレータＣＰ1 ，ＣＰ2 からの出力信号
を制御回路ＣＮＴ6 に入力するように構成されている。
なお、コンパレータＣＰ1 の出力端は抵抗Ｒ6 を介して
制御電源回路４の高電位側出力端に接続してある。
【００８４】分圧抵抗Ｒ2 ，Ｒ3 で分圧された電圧信号
は、整流器ＤＢ2 の脈流出力電圧に比例した信号とな
り、コンパレータＣＰ1 の反転端子に入力される。ま
た、分圧抵抗Ｒ4 ，Ｒ5 で分圧された電圧信号は、制御
電源回路４の直流出力電圧を分圧した略一定の電圧信号
であって、コンパレータＣＰ1 の非反転端子に入力され
ている。したがって、コンパレータＣＰ1 は、交流電源
電圧ＶACを全波整流した整流器ＤＢ2 の脈流出力電圧に
比例する電圧信号（検出信号）を、制御電源回路４の直
流出力電圧を分圧した略一定の基準信号と比較し、検出
信号レベルが基準信号レベルよりも大きい場合にＬレベ
ル、小さい場合にＨレベルの信号を出力する。よって、
交流電源電圧ＶACのゼロクロス付近でコンパレータＣＰ
1 の出力が反転するように各分圧抵抗Ｒ1 〜Ｒ4 の抵抗
値を設定することにより、交流電源電圧ＶACのゼロクロ
ス点を検出することができる。
は、整流器ＤＢ2 の脈流出力電圧に比例した信号とな
り、コンパレータＣＰ1 の反転端子に入力される。ま
た、分圧抵抗Ｒ4 ，Ｒ5 で分圧された電圧信号は、制御
電源回路４の直流出力電圧を分圧した略一定の電圧信号
であって、コンパレータＣＰ1 の非反転端子に入力され
ている。したがって、コンパレータＣＰ1 は、交流電源
電圧ＶACを全波整流した整流器ＤＢ2 の脈流出力電圧に
比例する電圧信号（検出信号）を、制御電源回路４の直
流出力電圧を分圧した略一定の基準信号と比較し、検出
信号レベルが基準信号レベルよりも大きい場合にＬレベ
ル、小さい場合にＨレベルの信号を出力する。よって、
交流電源電圧ＶACのゼロクロス付近でコンパレータＣＰ
1 の出力が反転するように各分圧抵抗Ｒ1 〜Ｒ4 の抵抗
値を設定することにより、交流電源電圧ＶACのゼロクロ
ス点を検出することができる。
【００８５】一方、コンパレータＣＰ2 の反転端子には
分圧抵抗Ｒ8 ，Ｒ9 で分圧された電圧信号（基準信号）
が入力され、非反転端子には時定数回路を構成するコン
デンサＣ12の両端に生じる電圧信号（遅延信号）が入力
されており、遅延信号レベルが基準信号レベルよりも大
きい場合にＨレベル、小さい場合にＬレベルの信号がコ
ンパレータＣＰ2 の出力端から出力される。つまり、交
流電源ＡＣの電源投入直後から制御電源回路４の平滑コ
ンデンサＣ11が充電され始め、しかもコンパレータＣＰ
2 の非反転端子に入力される信号は抵抗Ｒ7 とコンデン
サＣ12の時定数回路によって遅延されることから、コン
パレータＣＰ2 の出力が電源投入後から暫くの間はＬレ
ベルに保持され、これによりコンパレータＣＰ1 の出力
に関係なく起動回路２からの出力信号がＬレベルとな
る。ところが、整流器ＤＢの脈流出力電圧がゼロクロス
点に近づいてくると、コンパレータＣＰ2 の非反転端子
に入力される遅延信号が分圧抵抗Ｒ8 ，Ｒ9 で分圧され
た基準信号より大きくなるので、コンパレータＣＰ2 の
出力はＬレベルからＨレベルに切り換わる。そして、整
流器ＤＢの脈流出力電圧がゼロクロス点に達すると、コ
ンパレータＣＰ1 の出力がＬレベルからＨレベルに切り
換わり、このときにはコンパレータＣＰ2 の出力端がＨ
レベルであるから、起動回路２の出力信号もＨレベルと
なる。すなわち、起動回路２は交流電源ＡＣの電源投入
直後において交流電源電圧ＶACのゼロクロス付近でのみ
Ｈレベルの信号（起動信号）を制御回路ＣＮＴ6 に出力
する。
分圧抵抗Ｒ8 ，Ｒ9 で分圧された電圧信号（基準信号）
が入力され、非反転端子には時定数回路を構成するコン
デンサＣ12の両端に生じる電圧信号（遅延信号）が入力
されており、遅延信号レベルが基準信号レベルよりも大
きい場合にＨレベル、小さい場合にＬレベルの信号がコ
ンパレータＣＰ2 の出力端から出力される。つまり、交
流電源ＡＣの電源投入直後から制御電源回路４の平滑コ
ンデンサＣ11が充電され始め、しかもコンパレータＣＰ
2 の非反転端子に入力される信号は抵抗Ｒ7 とコンデン
サＣ12の時定数回路によって遅延されることから、コン
パレータＣＰ2 の出力が電源投入後から暫くの間はＬレ
ベルに保持され、これによりコンパレータＣＰ1 の出力
に関係なく起動回路２からの出力信号がＬレベルとな
る。ところが、整流器ＤＢの脈流出力電圧がゼロクロス
点に近づいてくると、コンパレータＣＰ2 の非反転端子
に入力される遅延信号が分圧抵抗Ｒ8 ，Ｒ9 で分圧され
た基準信号より大きくなるので、コンパレータＣＰ2 の
出力はＬレベルからＨレベルに切り換わる。そして、整
流器ＤＢの脈流出力電圧がゼロクロス点に達すると、コ
ンパレータＣＰ1 の出力がＬレベルからＨレベルに切り
換わり、このときにはコンパレータＣＰ2 の出力端がＨ
レベルであるから、起動回路２の出力信号もＨレベルと
なる。すなわち、起動回路２は交流電源ＡＣの電源投入
直後において交流電源電圧ＶACのゼロクロス付近でのみ
Ｈレベルの信号（起動信号）を制御回路ＣＮＴ6 に出力
する。
【００８６】一方、制御回路ＣＮＴ6 は起動回路２から
Ｈレベルの信号（起動信号）をトリガ信号としてインバ
ータ回路ＩＮＶ6 への制御信号（主スイッチング素子Ｑ
1 ，Ｑ2 をオン・オフする駆動信号）の出力を開始する
とともに、起動回路２のスイッチング素子Ｑ6 をオンと
する信号を出力して、起動回路２からの起動信号の入力
を禁止する。ここで、電源投入からインバータ回路ＩＮ
Ｖ6 が発振を開始するまでの時間は、起動回路２を構成
する上記時定数回路の時定数（抵抗Ｒ7 の抵抗値とコン
デンサＣ12の容量値とで決まる値）によって決定される
ので、時定数を変えることで制御可能である。なお、イ
ンバータ回路ＩＮＶ6 の発振開始後の動作については既
に説明しているので、ここでは省略する。
Ｈレベルの信号（起動信号）をトリガ信号としてインバ
ータ回路ＩＮＶ6 への制御信号（主スイッチング素子Ｑ
1 ，Ｑ2 をオン・オフする駆動信号）の出力を開始する
とともに、起動回路２のスイッチング素子Ｑ6 をオンと
する信号を出力して、起動回路２からの起動信号の入力
を禁止する。ここで、電源投入からインバータ回路ＩＮ
Ｖ6 が発振を開始するまでの時間は、起動回路２を構成
する上記時定数回路の時定数（抵抗Ｒ7 の抵抗値とコン
デンサＣ12の容量値とで決まる値）によって決定される
ので、時定数を変えることで制御可能である。なお、イ
ンバータ回路ＩＮＶ6 の発振開始後の動作については既
に説明しているので、ここでは省略する。
【００８７】本実施形態によれば、交流電源ＡＣの電源
投入直後において交流電源電圧ＶACのゼロクロス点での
み起動信号を出力する起動回路２を設け、インバータ回
路ＩＮＶ6 の制御回路ＣＮＴ6 が起動回路２からの起動
信号をトリガ信号としてインバータ回路ＩＮＶ6 の発振
を開始させるようにしたため、インバータ回路ＩＮＶ 6
の発振を交流電源電圧ＶACのゼロクロス点で開始させる
ことができ、その結果、インバータ回路ＩＮＶ6 の直流
カット用のコンデンサＣ3 を充電する必要がなく、コン
デンサＣ3 の充電過程において主スイッチング素子
Ｑ1 ，Ｑ2 に印加されるストレスを低減することができ
る。
投入直後において交流電源電圧ＶACのゼロクロス点での
み起動信号を出力する起動回路２を設け、インバータ回
路ＩＮＶ6 の制御回路ＣＮＴ6 が起動回路２からの起動
信号をトリガ信号としてインバータ回路ＩＮＶ6 の発振
を開始させるようにしたため、インバータ回路ＩＮＶ 6
の発振を交流電源電圧ＶACのゼロクロス点で開始させる
ことができ、その結果、インバータ回路ＩＮＶ6 の直流
カット用のコンデンサＣ3 を充電する必要がなく、コン
デンサＣ3 の充電過程において主スイッチング素子
Ｑ1 ，Ｑ2 に印加されるストレスを低減することができ
る。
【００８８】（実施形態７）図２５は本発明の第７の実
施形態を示す概略回路図である。図２５に示すように本
実施形態の基本構成は実施形態６と共通であり、共通す
る部分には同一の符号を付して説明は省略し、本実施形
態の特徴となる部分についてのみ説明する。本実施形態
が実施形態６と異なる点は、ダイオードブリッジから成
る整流器ＤＢの脈流出力端間にコンデンサＣ13を接続す
るとともに、コンデンサＣ13の高電位側の一端とインバ
ータ回路ＩＮＶ6 との間に、アノードを整流器ＤＢ側に
してダイオードＤ12を挿入し、起動回路２の検出信号を
コンデンサＣ13とダイオードＤ12のアノードとの接続点
から採るようにした点にある。ここで、コンデンサＣ 13
の容量値は、電源回路１を構成するコンデンサＣ5 の容
量値よりも充分に小さく設定されているため、起動回路
２に入力される検出信号へのコンデンサＣ13の影響は殆
ど無く、検出電圧は実施形態６と同様に交流電源電圧Ｖ
ACを全波整流した脈流電圧となる。よって、実施形態６
と同様に交流電源ＡＣの電源投入時には交流電源電圧Ｖ
ACのゼロクロス点でインバータ回路ＩＮＶ6 の発振が開
始され、主スイッチング素子Ｑ1 ，Ｑ2 に印加されるス
トレスを低減することができる。
施形態を示す概略回路図である。図２５に示すように本
実施形態の基本構成は実施形態６と共通であり、共通す
る部分には同一の符号を付して説明は省略し、本実施形
態の特徴となる部分についてのみ説明する。本実施形態
が実施形態６と異なる点は、ダイオードブリッジから成
る整流器ＤＢの脈流出力端間にコンデンサＣ13を接続す
るとともに、コンデンサＣ13の高電位側の一端とインバ
ータ回路ＩＮＶ6 との間に、アノードを整流器ＤＢ側に
してダイオードＤ12を挿入し、起動回路２の検出信号を
コンデンサＣ13とダイオードＤ12のアノードとの接続点
から採るようにした点にある。ここで、コンデンサＣ 13
の容量値は、電源回路１を構成するコンデンサＣ5 の容
量値よりも充分に小さく設定されているため、起動回路
２に入力される検出信号へのコンデンサＣ13の影響は殆
ど無く、検出電圧は実施形態６と同様に交流電源電圧Ｖ
ACを全波整流した脈流電圧となる。よって、実施形態６
と同様に交流電源ＡＣの電源投入時には交流電源電圧Ｖ
ACのゼロクロス点でインバータ回路ＩＮＶ6 の発振が開
始され、主スイッチング素子Ｑ1 ，Ｑ2 に印加されるス
トレスを低減することができる。
【００８９】一方、本実施形態の特徴であるコンデンサ
Ｃ13とダイオードＤ12により、インバータ回路ＩＮＶ6
の高周波電流の整流器ＤＢへ帰還される電流量を低減す
ることができ、その結果、整流器ＤＢを構成するダイオ
ードに高周波電流が流れることで生じる発熱量を減じる
ことができる。 （実施形態８）図２６は本発明の第８の実施形態を示す
概略回路図である。図２６に示すように本実施形態の基
本構成は実施形態６とほぼ共通しているので、共通する
部分については同一の符号を付して説明は省略する。
Ｃ13とダイオードＤ12により、インバータ回路ＩＮＶ6
の高周波電流の整流器ＤＢへ帰還される電流量を低減す
ることができ、その結果、整流器ＤＢを構成するダイオ
ードに高周波電流が流れることで生じる発熱量を減じる
ことができる。 （実施形態８）図２６は本発明の第８の実施形態を示す
概略回路図である。図２６に示すように本実施形態の基
本構成は実施形態６とほぼ共通しているので、共通する
部分については同一の符号を付して説明は省略する。
【００９０】本実施形態のインバータ回路ＩＮＶ7 にお
いては、実施形態１と同様に低電位側の主スイッチング
素子Ｑ2 と並列に負荷回路３が接続されるとともに、コ
ンデンサＣ4 とダイオードＤ6 の並列回路も負荷回路３
と主スイッチング素子Ｑ2 との間の低電位側に挿入され
ている。なお、インバータ回路ＩＮＶ7 の基本的な動作
は実施形態１と同様であるので詳しい説明は省略する。
いては、実施形態１と同様に低電位側の主スイッチング
素子Ｑ2 と並列に負荷回路３が接続されるとともに、コ
ンデンサＣ4 とダイオードＤ6 の並列回路も負荷回路３
と主スイッチング素子Ｑ2 との間の低電位側に挿入され
ている。なお、インバータ回路ＩＮＶ7 の基本的な動作
は実施形態１と同様であるので詳しい説明は省略する。
【００９１】また、本実施形態の電源回路４において
は、コンデンサＣ5 とインダクタンスＬ2 の直列回路
と、ダイオードＤ0 との接続関係が実施形態６又は７と
は逆になっている。さらに、主スイッチング素子Ｑ1 ，
Ｑ2 の接続点と整流器ＤＢの低電位側出力端（グランド
ライン）との間に抵抗Ｒ11を介してＦＥＴから成るスイ
ッチング素子Ｑ7 が挿入してあって、このスイッチング
素子Ｑ7 は起動回路２からの信号によってオン・オフさ
れる。
は、コンデンサＣ5 とインダクタンスＬ2 の直列回路
と、ダイオードＤ0 との接続関係が実施形態６又は７と
は逆になっている。さらに、主スイッチング素子Ｑ1 ，
Ｑ2 の接続点と整流器ＤＢの低電位側出力端（グランド
ライン）との間に抵抗Ｒ11を介してＦＥＴから成るスイ
ッチング素子Ｑ7 が挿入してあって、このスイッチング
素子Ｑ7 は起動回路２からの信号によってオン・オフさ
れる。
【００９２】次に、本実施形態のインバータ回路ＩＮＶ
7 の発振開始時における回路動作を図２７のタイムチャ
ートを参照しながら説明する。なお、図２７における
（ａ）は交流電源電圧ＶAC、（ｂ）はコンデンサＣ6 の
両端電圧Ｖｃ6 、（ｃ）はコンデンサＣ5 の両端電圧Ｖ
ｃ5 、（ｄ）は起動回路２から出力されるスイッチング
素子Ｑ7 の駆動信号、（ｅ）は起動回路２から制御回路
ＣＮＴ6 へ出力される起動信号、（ｆ）は制御回路ＣＮ
Ｔ6 から主スイッチング素子Ｑ1 ，Ｑ2 に出力される駆
動信号を表している。
7 の発振開始時における回路動作を図２７のタイムチャ
ートを参照しながら説明する。なお、図２７における
（ａ）は交流電源電圧ＶAC、（ｂ）はコンデンサＣ6 の
両端電圧Ｖｃ6 、（ｃ）はコンデンサＣ5 の両端電圧Ｖ
ｃ5 、（ｄ）は起動回路２から出力されるスイッチング
素子Ｑ7 の駆動信号、（ｅ）は起動回路２から制御回路
ＣＮＴ6 へ出力される起動信号、（ｆ）は制御回路ＣＮ
Ｔ6 から主スイッチング素子Ｑ1 ，Ｑ2 に出力される駆
動信号を表している。
【００９３】時刻ｔ＝ｔ0 で交流電源ＡＣが投入される
と、起動回路２からスイッチング素子Ｑ7 へＨレベルの
駆動信号が出力され、スイッチング素子Ｑ7 がオンとな
る（図２７（ｄ）参照）。そして、電源回路４のコンデ
ンサＣ5 は、整流器ＤＢ→インダクタンスＬ2 →コンデ
ンサＣ5 →ダイオードＤ7 →抵抗Ｒ11→スイッチング素
子Ｑ7 →ダイオードＤ6 →整流器ＤＢの経路で流れる充
電電流によって充電される（同図（ｃ）参照）。
と、起動回路２からスイッチング素子Ｑ7 へＨレベルの
駆動信号が出力され、スイッチング素子Ｑ7 がオンとな
る（図２７（ｄ）参照）。そして、電源回路４のコンデ
ンサＣ5 は、整流器ＤＢ→インダクタンスＬ2 →コンデ
ンサＣ5 →ダイオードＤ7 →抵抗Ｒ11→スイッチング素
子Ｑ7 →ダイオードＤ6 →整流器ＤＢの経路で流れる充
電電流によって充電される（同図（ｃ）参照）。
【００９４】時刻ｔ＝ｔ1 においてコンデンサＣ5 の両
端電圧Ｖｃ5 が所定のレベルになるまで充電されると、
起動回路２からスイッチング素子Ｑ7 への駆動信号がＬ
レベルとされるとともに、交流電源電圧ＶACのゼロクロ
ス付近で実施形態６又は７と同様に起動回路２から制御
回路ＣＮＴ6 に起動信号が出力され（同図（ａ）及び
（ｅ）参照）、制御回路ＣＮＴ6 がトリガされて時刻ｔ
＝ｔ2 の時点から主スイッチング素子Ｑ1 ，Ｑ2 へ高周
波の駆動信号を出力して、インバータ回路ＩＮＶ 7 の発
振動作を開始させる（同図（ｆ）参照）。
端電圧Ｖｃ5 が所定のレベルになるまで充電されると、
起動回路２からスイッチング素子Ｑ7 への駆動信号がＬ
レベルとされるとともに、交流電源電圧ＶACのゼロクロ
ス付近で実施形態６又は７と同様に起動回路２から制御
回路ＣＮＴ6 に起動信号が出力され（同図（ａ）及び
（ｅ）参照）、制御回路ＣＮＴ6 がトリガされて時刻ｔ
＝ｔ2 の時点から主スイッチング素子Ｑ1 ，Ｑ2 へ高周
波の駆動信号を出力して、インバータ回路ＩＮＶ 7 の発
振動作を開始させる（同図（ｆ）参照）。
【００９５】而して、本実施形態によれば、インバータ
回路ＩＮＶ7 の発振を開始する前に電源回路４のコンデ
ンサＣ5 を充電するための手段（抵抗Ｒ11とスイッチン
グ素子Ｑ7 ）を備えたので、インバータ回路ＩＮＶ6 の
発振開始前に予めコンデンサＣ5 を充電しておくことに
より、その発振開始時にインダクタンスＬ2 及びコンデ
ンサＣ5 に流れる電流を低減し、これによってインダク
タンスＬ1 に蓄積されたエネルギの放出期間を短くし
て、インバータ回路ＩＮＶ6 の主スイッチング素子
Ｑ1 ，Ｑ2 に印加されるストレスを低減することができ
る。
回路ＩＮＶ7 の発振を開始する前に電源回路４のコンデ
ンサＣ5 を充電するための手段（抵抗Ｒ11とスイッチン
グ素子Ｑ7 ）を備えたので、インバータ回路ＩＮＶ6 の
発振開始前に予めコンデンサＣ5 を充電しておくことに
より、その発振開始時にインダクタンスＬ2 及びコンデ
ンサＣ5 に流れる電流を低減し、これによってインダク
タンスＬ1 に蓄積されたエネルギの放出期間を短くし
て、インバータ回路ＩＮＶ6 の主スイッチング素子
Ｑ1 ，Ｑ2 に印加されるストレスを低減することができ
る。
【００９６】ところで、インバータ回路ＩＮＶ6 の直流
成分カット用のコンデンサＣ3 は、インバータ回路ＩＮ
Ｖ6 の発振開始前（停止時）において抵抗Ｒ11と直流的
に並列に接続されているから、この時には抵抗Ｒ11にお
ける電圧降下に略等しい電圧が印加されている。また、
インバータ回路ＩＮＶ6 の発振前にはコンデンサＣ5の
両端電圧Ｖｃ5 は所定値（＝Ｖ1 ）まで上昇しており、
交流電源電圧ＶACが上記所定値Ｖ1 よりも大きい場合に
は、交流電源ＡＣから整流器ＤＢ→インダクタンスＬ2
→コンデンサＣ5 →ダイオードＤ7 →抵抗Ｒ11→スイッ
チング素子Ｑ7→ダイオードＤ6 →整流器ＤＢの経路で
電流が流れる。よって、抵抗Ｒ11において電圧降下が生
じることから、コンデンサＣ3 の両端にも電圧が生じ
る。一方、交流電源電圧ＶACが上記所定値Ｖ1 よりも小
さい場合には、交流電源ＡＣから電源回路４やインバー
タ回路ＩＮＶ6 に電流が流れる経路がないため、コンデ
ンサＣ3 の両端電圧Ｖｃ3 も略ゼロとなる。
成分カット用のコンデンサＣ3 は、インバータ回路ＩＮ
Ｖ6 の発振開始前（停止時）において抵抗Ｒ11と直流的
に並列に接続されているから、この時には抵抗Ｒ11にお
ける電圧降下に略等しい電圧が印加されている。また、
インバータ回路ＩＮＶ6 の発振前にはコンデンサＣ5の
両端電圧Ｖｃ5 は所定値（＝Ｖ1 ）まで上昇しており、
交流電源電圧ＶACが上記所定値Ｖ1 よりも大きい場合に
は、交流電源ＡＣから整流器ＤＢ→インダクタンスＬ2
→コンデンサＣ5 →ダイオードＤ7 →抵抗Ｒ11→スイッ
チング素子Ｑ7→ダイオードＤ6 →整流器ＤＢの経路で
電流が流れる。よって、抵抗Ｒ11において電圧降下が生
じることから、コンデンサＣ3 の両端にも電圧が生じ
る。一方、交流電源電圧ＶACが上記所定値Ｖ1 よりも小
さい場合には、交流電源ＡＣから電源回路４やインバー
タ回路ＩＮＶ6 に電流が流れる経路がないため、コンデ
ンサＣ3 の両端電圧Ｖｃ3 も略ゼロとなる。
【００９７】すなわち、本実施形態においても起動回路
２で交流電源電圧ＶACのゼロクロスを検出してインバー
タ回路ＩＮＶ7 の発振を開始するため、実施形態６又は
７と同様に電源投入時における主スイッチング素子
Ｑ1 ，Ｑ2 へのストレスを低減することができるのであ
るが、インバータ回路ＩＮＶ7 の発振開始前のコンデン
サＣ5 の両端電圧Ｖｃ5 （例えば、所定値Ｖ1 ）に対し
て交流電源電圧ＶACが低いときにインバータ回路ＩＮＶ
7 の発振を開始した場合でも、インバータ回路ＩＮＶ7
の共振電流がコンデンサＣ4 を介して流れるため、従来
例２や従来例３に比較して主スイッチング素子Ｑ1 ，Ｑ
2 へのストレスを低減することができる。
２で交流電源電圧ＶACのゼロクロスを検出してインバー
タ回路ＩＮＶ7 の発振を開始するため、実施形態６又は
７と同様に電源投入時における主スイッチング素子
Ｑ1 ，Ｑ2 へのストレスを低減することができるのであ
るが、インバータ回路ＩＮＶ7 の発振開始前のコンデン
サＣ5 の両端電圧Ｖｃ5 （例えば、所定値Ｖ1 ）に対し
て交流電源電圧ＶACが低いときにインバータ回路ＩＮＶ
7 の発振を開始した場合でも、インバータ回路ＩＮＶ7
の共振電流がコンデンサＣ4 を介して流れるため、従来
例２や従来例３に比較して主スイッチング素子Ｑ1 ，Ｑ
2 へのストレスを低減することができる。
【００９８】（実施形態９）図２８は本発明の第９の実
施形態を示す概略回路図である。図２８に示すように本
実施形態の基本構成は実施形態６並びに８とほぼ共通し
ているので、共通する部分については同一の符号を付し
て説明は省略する。本実施形態のインバータ回路ＩＮＶ
8 においては、実施形態６と同様に高電位側の主スイッ
チング素子Ｑ1 と並列に負荷回路３が接続されている。
また、電源回路５においては、コンデンサＣ5 とインダ
クタンスＬ2 の直列回路が高電位側の主スイッチング素
子Ｑ1 と、ダイオードＤ0 が低電位側の主スイッチング
素子Ｑ2 とがそれぞれ並列接続されてるとともに、イン
バータ回路ＩＮＶ8 の発振を開始する前に電源回路５の
コンデンサＣ5 を充電するための手段（抵抗Ｒ11とスイ
ッチング素子Ｑ7 の直列回路）がダイオードＤ0 に並列
接続されている。また、直流成分カット用のコンデンサ
Ｃ3 並びにダイオードＤ7 には各々並列に抵抗Ｒ12，Ｒ
13が接続されている。なお、インバータ回路ＩＮＶ7 の
基本的な動作は実施形態６〜８と同様であるので詳しい
説明は省略する。
施形態を示す概略回路図である。図２８に示すように本
実施形態の基本構成は実施形態６並びに８とほぼ共通し
ているので、共通する部分については同一の符号を付し
て説明は省略する。本実施形態のインバータ回路ＩＮＶ
8 においては、実施形態６と同様に高電位側の主スイッ
チング素子Ｑ1 と並列に負荷回路３が接続されている。
また、電源回路５においては、コンデンサＣ5 とインダ
クタンスＬ2 の直列回路が高電位側の主スイッチング素
子Ｑ1 と、ダイオードＤ0 が低電位側の主スイッチング
素子Ｑ2 とがそれぞれ並列接続されてるとともに、イン
バータ回路ＩＮＶ8 の発振を開始する前に電源回路５の
コンデンサＣ5 を充電するための手段（抵抗Ｒ11とスイ
ッチング素子Ｑ7 の直列回路）がダイオードＤ0 に並列
接続されている。また、直流成分カット用のコンデンサ
Ｃ3 並びにダイオードＤ7 には各々並列に抵抗Ｒ12，Ｒ
13が接続されている。なお、インバータ回路ＩＮＶ7 の
基本的な動作は実施形態６〜８と同様であるので詳しい
説明は省略する。
【００９９】一方、インバータ回路ＩＮＶ8 の発振開始
前においては、実施形態８と同様に起動回路２によって
スイッチング素子Ｑ7 がオンされて電源回路５のコンデ
ンサＣ5 が充電される。ここで、負荷回路３の構成は実
施形態６〜８と共通であるから、負荷回路３には直流イ
ンピーダンス成分はない。よって、２つの抵抗Ｒ12，Ｒ
13の直列回路に対してコンデンサＣ5 が並列に接続され
ることになる。また、コンデンサＣ3 は抵抗Ｒ12に並列
接続されているので、コンデンサＣ3 の両端電圧Ｖｃ3
は、最も高くなるときであっても、コンデンサＣ5 の両
端電圧Ｖｃ5 を抵抗Ｒ12，Ｒ13で分圧したレベルとな
る。
前においては、実施形態８と同様に起動回路２によって
スイッチング素子Ｑ7 がオンされて電源回路５のコンデ
ンサＣ5 が充電される。ここで、負荷回路３の構成は実
施形態６〜８と共通であるから、負荷回路３には直流イ
ンピーダンス成分はない。よって、２つの抵抗Ｒ12，Ｒ
13の直列回路に対してコンデンサＣ5 が並列に接続され
ることになる。また、コンデンサＣ3 は抵抗Ｒ12に並列
接続されているので、コンデンサＣ3 の両端電圧Ｖｃ3
は、最も高くなるときであっても、コンデンサＣ5 の両
端電圧Ｖｃ5 を抵抗Ｒ12，Ｒ13で分圧したレベルとな
る。
【０１００】そこで、インバータ回路ＩＮＶ8 の発振開
始前において、コンデンサＣ5 の両端電圧Ｖｃ5 に対し
てコンデンサＣ3 の両端電圧Ｖｃ3 が低く、且つ実施形
態８と同様に交流電源電圧ＶACよりもコンデンサＣ5 の
両端電圧Ｖｃ5 が高いときにインバータ回路ＩＮＶ8 の
発振を開始すれば、例えコンデンサＣ3 がインバータ回
路ＩＮＶ8 の発振開始前に充電されていても、インバー
タ回路ＩＮＶ8 の発振開始時に主スイッチング素子
Ｑ1 ，Ｑ2 へ加わるストレスを低減することが可能であ
る。なお、実施形態６〜８と同様に交流電源電圧ＶACの
ゼロクロス付近で起動回路２から起動信号を出力してイ
ンバータ回路ＩＮＶ8 の発振を開始させるようにしても
よいことはいうまでもない。
始前において、コンデンサＣ5 の両端電圧Ｖｃ5 に対し
てコンデンサＣ3 の両端電圧Ｖｃ3 が低く、且つ実施形
態８と同様に交流電源電圧ＶACよりもコンデンサＣ5 の
両端電圧Ｖｃ5 が高いときにインバータ回路ＩＮＶ8 の
発振を開始すれば、例えコンデンサＣ3 がインバータ回
路ＩＮＶ8 の発振開始前に充電されていても、インバー
タ回路ＩＮＶ8 の発振開始時に主スイッチング素子
Ｑ1 ，Ｑ2 へ加わるストレスを低減することが可能であ
る。なお、実施形態６〜８と同様に交流電源電圧ＶACの
ゼロクロス付近で起動回路２から起動信号を出力してイ
ンバータ回路ＩＮＶ8 の発振を開始させるようにしても
よいことはいうまでもない。
【０１０１】（実施形態１０）図２９は本発明の第１０
の実施形態を示す概略回路図である。図２９に示すよう
に本実施形態の基本構成は実施形態６とほぼ共通してい
るので、共通する部分については同一の符号を付して説
明は省略する。本実施形態は電源回路６の構成において
実施形態６と異なっている。すなわち、本実施形態の電
源回路６は、ダイオードＤ6 を介して整流器ＤＢの脈流
出力端間に接続されるコンデンサＣ14，ダイオード
Ｄ13，コンデンサＣ15の直列回路と、コンデンサＣ14及
びダイオードＤ13に逆並列に接続されるダイオードＤ14
と、コンデンサＣ15及びダイオードＤ13に逆並列に接続
されるダイオードＤ15とで構成される。そして、交流電
源電圧ＶACのピーク付近でコンデンサＣ14，Ｃ15がダイ
オードＤ13を介して充電され、各コンデンサＣ14，Ｃ15
の両端電圧Ｖｃ14，Ｖｃ15はコンデンサＣ14，Ｃ15の容
量値がほぼ等しい場合には交流電源電圧ＶACのピーク値
の略半分となる。交流電源電圧ＶACが各コンデンサ
Ｃ14，Ｃ15の両端電圧Ｖｃ14，Ｖｃ15よりも低いときに
は、コンデンサＣ14の充電電荷がダイオードＤ15を介し
て、コンデンサＣ15の充電電荷がダイオードＤ14を介し
てそれぞれ放電されるので、この電源回路６は整流器Ｄ
Ｂの脈流出力電圧を部分平滑（谷埋め）してインバータ
回路ＩＮＶ9 に供給する部分平滑電源となる。
の実施形態を示す概略回路図である。図２９に示すよう
に本実施形態の基本構成は実施形態６とほぼ共通してい
るので、共通する部分については同一の符号を付して説
明は省略する。本実施形態は電源回路６の構成において
実施形態６と異なっている。すなわち、本実施形態の電
源回路６は、ダイオードＤ6 を介して整流器ＤＢの脈流
出力端間に接続されるコンデンサＣ14，ダイオード
Ｄ13，コンデンサＣ15の直列回路と、コンデンサＣ14及
びダイオードＤ13に逆並列に接続されるダイオードＤ14
と、コンデンサＣ15及びダイオードＤ13に逆並列に接続
されるダイオードＤ15とで構成される。そして、交流電
源電圧ＶACのピーク付近でコンデンサＣ14，Ｃ15がダイ
オードＤ13を介して充電され、各コンデンサＣ14，Ｃ15
の両端電圧Ｖｃ14，Ｖｃ15はコンデンサＣ14，Ｃ15の容
量値がほぼ等しい場合には交流電源電圧ＶACのピーク値
の略半分となる。交流電源電圧ＶACが各コンデンサ
Ｃ14，Ｃ15の両端電圧Ｖｃ14，Ｖｃ15よりも低いときに
は、コンデンサＣ14の充電電荷がダイオードＤ15を介し
て、コンデンサＣ15の充電電荷がダイオードＤ14を介し
てそれぞれ放電されるので、この電源回路６は整流器Ｄ
Ｂの脈流出力電圧を部分平滑（谷埋め）してインバータ
回路ＩＮＶ9 に供給する部分平滑電源となる。
【０１０２】一方、本実施形態のインバータ回路ＩＮＶ
9 においては、ツェナーダイオードＺＤ2 、抵抗Ｒ11及
びスイッチング素子Ｑ7 の直列回路が低電位側の主スイ
ッチング素子Ｑ2 と並列に接続されている。実施形態８
及び９と同様に、スイッチング素子Ｑ7 は起動回路２に
よってインバータ回路ＩＮＶ9 の発振開始前にオンされ
ている。負荷回路３には直流インピーダンス成分がない
ことから、スイッチング素子Ｑ7 がオンすることでコン
デンサＣ3 がツェナーダイオードＺＤ2 ，抵抗Ｒ11を介
して充電される。また、上述のように電源回路６のコン
デンサＣ14，Ｃ 15の両端電圧Ｖｃ14，Ｖｃ15は交流電源
電圧ＶACのピーク値の略半分でほぼ等しくなる。
9 においては、ツェナーダイオードＺＤ2 、抵抗Ｒ11及
びスイッチング素子Ｑ7 の直列回路が低電位側の主スイ
ッチング素子Ｑ2 と並列に接続されている。実施形態８
及び９と同様に、スイッチング素子Ｑ7 は起動回路２に
よってインバータ回路ＩＮＶ9 の発振開始前にオンされ
ている。負荷回路３には直流インピーダンス成分がない
ことから、スイッチング素子Ｑ7 がオンすることでコン
デンサＣ3 がツェナーダイオードＺＤ2 ，抵抗Ｒ11を介
して充電される。また、上述のように電源回路６のコン
デンサＣ14，Ｃ 15の両端電圧Ｖｃ14，Ｖｃ15は交流電源
電圧ＶACのピーク値の略半分でほぼ等しくなる。
【０１０３】そこで、本実施形態では、コンデンサＣ3
の両端電圧Ｖｃ3 が交流電源電圧Ｖ ACのピーク値の略半
分よりも低くなるようにツェナーダイオードＺＤ2 のツ
ェナー電圧を設定するとともに、交流電源電圧ＶACがコ
ンデンサＣ14，Ｃ15の両端電圧Ｖｃ14，Ｖｃ15よりも低
いときにインバータ回路ＩＮＶ9 の発振を開始させるよ
うにすることで、インバータ回路ＩＮＶ9 の共振電流を
コンデンサＣ4 を介して流すことができ、その結果、イ
ンバータ回路ＩＮＶ9 の発振開始時に主スイッチング素
子Ｑ1 ，Ｑ2 に加えられるストレスを低減することがで
きる。
の両端電圧Ｖｃ3 が交流電源電圧Ｖ ACのピーク値の略半
分よりも低くなるようにツェナーダイオードＺＤ2 のツ
ェナー電圧を設定するとともに、交流電源電圧ＶACがコ
ンデンサＣ14，Ｃ15の両端電圧Ｖｃ14，Ｖｃ15よりも低
いときにインバータ回路ＩＮＶ9 の発振を開始させるよ
うにすることで、インバータ回路ＩＮＶ9 の共振電流を
コンデンサＣ4 を介して流すことができ、その結果、イ
ンバータ回路ＩＮＶ9 の発振開始時に主スイッチング素
子Ｑ1 ，Ｑ2 に加えられるストレスを低減することがで
きる。
【０１０４】（実施形態１１）図３０は本発明の第１１
の実施形態を示す概略回路図である。図３０に示すよう
に本実施形態の基本構成は図４５に示した従来例５と共
通するので、共通する部分については同一の符号を付し
て説明は省略し、本実施形態の特徴となる部分について
のみ説明する。
の実施形態を示す概略回路図である。図３０に示すよう
に本実施形態の基本構成は図４５に示した従来例５と共
通するので、共通する部分については同一の符号を付し
て説明は省略し、本実施形態の特徴となる部分について
のみ説明する。
【０１０５】本実施形態は、従来例５の構成に対して、
高電位側の主スイッチング素子Ｑ1に並列接続されてい
るインダクタンスＬ2 とコンデンサＣ5 の接続位置を入
れ換えるとともに、抵抗Ｒ14とスイッチング素子Ｑ8 の
直列回路から成る充電回路９をダイオードＤ0 のアノー
ドとインダクタンスＬ2 及びコンデンサＣ5 の接続点と
の間に設けてある点が異なっている。
高電位側の主スイッチング素子Ｑ1に並列接続されてい
るインダクタンスＬ2 とコンデンサＣ5 の接続位置を入
れ換えるとともに、抵抗Ｒ14とスイッチング素子Ｑ8 の
直列回路から成る充電回路９をダイオードＤ0 のアノー
ドとインダクタンスＬ2 及びコンデンサＣ5 の接続点と
の間に設けてある点が異なっている。
【０１０６】次に、図３１を参照して本実施形態の回路
動作を説明する。まず、電源投入時から一定の期間が経
過するまで起動回路８を動作させてスイッチング素子Ｑ
8 をオンするとともに、発振回路７を制御して主スイッ
チング素子Ｑ1 ，Ｑ2 をオフとしてインバータ回路ＩＮ
Ｖ10の動作を停止させる。このようなインバータ回路Ｉ
ＮＶ10の停止期間中には、整流器ＤＢ→コンデンサＣ5
→抵抗Ｒ14→スイッチング素子Ｑ8 →整流器ＤＢの経路
で電流が流れてコンデンサＣ5 が充電される。そして、
上記一定期間が経過したら、起動回路２がスイッチング
素子Ｑ8 をオフするとともに発振回路７を制御して主ス
イッチング素子Ｑ1，Ｑ2 を高周波で交互にオン・オフ
させる。以降、発振回路７によって主スイッチング素子
Ｑ1 ，Ｑ2 のオン・オフを繰り返すことにより、インダ
クタンスＬ3，コンデンサＣ16並びに負荷Ｚのインピー
ダンス及び主スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数
（発振回路７の発振周波数）によって決まる高周波電力
が負荷Ｚに供給される。
動作を説明する。まず、電源投入時から一定の期間が経
過するまで起動回路８を動作させてスイッチング素子Ｑ
8 をオンするとともに、発振回路７を制御して主スイッ
チング素子Ｑ1 ，Ｑ2 をオフとしてインバータ回路ＩＮ
Ｖ10の動作を停止させる。このようなインバータ回路Ｉ
ＮＶ10の停止期間中には、整流器ＤＢ→コンデンサＣ5
→抵抗Ｒ14→スイッチング素子Ｑ8 →整流器ＤＢの経路
で電流が流れてコンデンサＣ5 が充電される。そして、
上記一定期間が経過したら、起動回路２がスイッチング
素子Ｑ8 をオフするとともに発振回路７を制御して主ス
イッチング素子Ｑ1，Ｑ2 を高周波で交互にオン・オフ
させる。以降、発振回路７によって主スイッチング素子
Ｑ1 ，Ｑ2 のオン・オフを繰り返すことにより、インダ
クタンスＬ3，コンデンサＣ16並びに負荷Ｚのインピー
ダンス及び主スイッチング素子Ｑ1 ，Ｑ2 の駆動周波数
（発振回路７の発振周波数）によって決まる高周波電力
が負荷Ｚに供給される。
【０１０７】また、インダクタンスＬ2 ，コンデンサＣ
5 ，ダイオードＤ0 ，Ｄ7 で構成される谷埋電源回路
は、主スイッチング素子Ｑ2 のオン時に交流電源ＡＣ→
整流器ＤＢ→コンデンサＣ5 →インダクタンスＬ2 →ダ
イオードＤ7 →主スイッチング素子Ｑ2 →整流器ＤＢ→
交流電源ＡＣの経路で流れる電流によってコンデンサＣ
5 が充電される。ここで、上記谷埋電源回路に印加され
る電圧は、図３１（ａ）に示すように整流器ＤＢからの
入力電圧ＶｉをコンデンサＣ5 の両端電圧Ｖｃ5で谷埋
め（部分平滑）した電圧波形に等しくなる。さらに、コ
ンデンサＣ5 の両端電圧Ｖｃ5 は所定の一定値となるこ
とから、インダクタンスＬ2 とコンデンサＣ5 との接続
点の電圧（Ｖｉ−Ｖｃ5 ）は、図３１（ｂ）に示すよう
な波形となり、その最大値はＶｉmax −Ｖｃ5 （Ｖｉ
max は入力電圧Ｖｉの最大値）となる。
5 ，ダイオードＤ0 ，Ｄ7 で構成される谷埋電源回路
は、主スイッチング素子Ｑ2 のオン時に交流電源ＡＣ→
整流器ＤＢ→コンデンサＣ5 →インダクタンスＬ2 →ダ
イオードＤ7 →主スイッチング素子Ｑ2 →整流器ＤＢ→
交流電源ＡＣの経路で流れる電流によってコンデンサＣ
5 が充電される。ここで、上記谷埋電源回路に印加され
る電圧は、図３１（ａ）に示すように整流器ＤＢからの
入力電圧ＶｉをコンデンサＣ5 の両端電圧Ｖｃ5で谷埋
め（部分平滑）した電圧波形に等しくなる。さらに、コ
ンデンサＣ5 の両端電圧Ｖｃ5 は所定の一定値となるこ
とから、インダクタンスＬ2 とコンデンサＣ5 との接続
点の電圧（Ｖｉ−Ｖｃ5 ）は、図３１（ｂ）に示すよう
な波形となり、その最大値はＶｉmax −Ｖｃ5 （Ｖｉ
max は入力電圧Ｖｉの最大値）となる。
【０１０８】一方、電源投入時からインバータ回路ＩＮ
Ｖ10を停止している一定期間においては、従来例５と同
様に起動回路２によりスイッチング素子Ｑ8 をオンとし
て整流器ＤＢ→コンデンサＣ5 →抵抗Ｒ14→スイッチン
グ素子Ｑ8 →整流器ＤＢの経路で電流を流してコンデン
サＣ5 が所定の両端電圧となるまで充電される。従来例
５の回路構成では、充電回路９が主スイッチング素子Ｑ
2 に並列接続されていたためにインバータ回路ＩＮＶ10
の動作中にはスイッチング素子Ｑ8 に上記入力電圧Ｖｉ
の最大値Ｖｉmax が印加されていた。
Ｖ10を停止している一定期間においては、従来例５と同
様に起動回路２によりスイッチング素子Ｑ8 をオンとし
て整流器ＤＢ→コンデンサＣ5 →抵抗Ｒ14→スイッチン
グ素子Ｑ8 →整流器ＤＢの経路で電流を流してコンデン
サＣ5 が所定の両端電圧となるまで充電される。従来例
５の回路構成では、充電回路９が主スイッチング素子Ｑ
2 に並列接続されていたためにインバータ回路ＩＮＶ10
の動作中にはスイッチング素子Ｑ8 に上記入力電圧Ｖｉ
の最大値Ｖｉmax が印加されていた。
【０１０９】しかしながら、本実施形態においては充電
回路９をコンデンサＣ5 とインダクタンスＬ2 の接続点
とダイオードＤ0 のアノードの間に接続したため、主ス
イッチング素子Ｑ2 への印加電圧はダイオードＤ7 に負
担されることとなって充電回路９には印加されなくな
り、充電回路９のスイッチング素子Ｑ8 に耐圧の低い素
子を用いることが可能となる。しかも、コンデンサ
Ｃ5 ，インダクタンスＬ2 ，ダイオードＤ0 ，Ｄ7 及び
主スイッチング素子Ｑ2 から成る回路が降圧チョッパ動
作を行っている際に充電回路９に印加される電圧も、図
３１（ｂ）に示すようにＶｉmax −Ｖｃ5 に低減される
ので（従来例５においては、入力電流の最大値Ｖｉmax
が印加されていた。）、より耐圧の低い素子を使用で
き、部品の小型化やコストの低減が図れるという利点が
ある。なお、他の構成及び回路動作は従来例５と同様で
あって、インバータ回路ＩＮＶ10の発振開始直後におけ
る主スイッチング素子Ｑ1 ，Ｑ2 へのストレスの印加の
防止も可能であり、さらにインバータ回路ＩＮＶ10の動
作中は充電回路９のスイッチング素子Ｑ8 がオフである
から充電電流が流れず、抵抗Ｒ14による不要な電力消費
もないものである。
回路９をコンデンサＣ5 とインダクタンスＬ2 の接続点
とダイオードＤ0 のアノードの間に接続したため、主ス
イッチング素子Ｑ2 への印加電圧はダイオードＤ7 に負
担されることとなって充電回路９には印加されなくな
り、充電回路９のスイッチング素子Ｑ8 に耐圧の低い素
子を用いることが可能となる。しかも、コンデンサ
Ｃ5 ，インダクタンスＬ2 ，ダイオードＤ0 ，Ｄ7 及び
主スイッチング素子Ｑ2 から成る回路が降圧チョッパ動
作を行っている際に充電回路９に印加される電圧も、図
３１（ｂ）に示すようにＶｉmax −Ｖｃ5 に低減される
ので（従来例５においては、入力電流の最大値Ｖｉmax
が印加されていた。）、より耐圧の低い素子を使用で
き、部品の小型化やコストの低減が図れるという利点が
ある。なお、他の構成及び回路動作は従来例５と同様で
あって、インバータ回路ＩＮＶ10の発振開始直後におけ
る主スイッチング素子Ｑ1 ，Ｑ2 へのストレスの印加の
防止も可能であり、さらにインバータ回路ＩＮＶ10の動
作中は充電回路９のスイッチング素子Ｑ8 がオフである
から充電電流が流れず、抵抗Ｒ14による不要な電力消費
もないものである。
【０１１０】（実施形態１２）図３２は本発明の第１２
の実施形態を示す概略回路図である。図３２に示すよう
に本実施形態の基本構成は実施形態１１と共通するの
で、共通する部分については同一の符号を付して説明は
省略し、本実施形態の特徴となる部分についてのみ説明
する。
の実施形態を示す概略回路図である。図３２に示すよう
に本実施形態の基本構成は実施形態１１と共通するの
で、共通する部分については同一の符号を付して説明は
省略し、本実施形態の特徴となる部分についてのみ説明
する。
【０１１１】本実施形態は、スイッチング素子Ｑ8 の代
わりにツェナーダイオードＺＤ3 を抵抗Ｒ14と直列接続
して成る充電回路１０を備えた点に特徴を有している。
ここで、ツェナーダイオードＺＤ3 のツェナー電圧は、
インバータ回路ＩＮＶ10の動作時にインダクタンスＬ2
とコンデンサＣ5 との接続点に印加される電圧の最大値
Ｖｉmax −Ｖｃ5 （Ｖｉmax は入力電圧Ｖｉの最大値）
よりも高い値に設定してある。よって、インバータ回路
ＩＮＶ10の動作中はツェナーダイオードＺＤ3が導通せ
ず、実施形態１１と同様に充電回路１０には電流が流れ
ない。
わりにツェナーダイオードＺＤ3 を抵抗Ｒ14と直列接続
して成る充電回路１０を備えた点に特徴を有している。
ここで、ツェナーダイオードＺＤ3 のツェナー電圧は、
インバータ回路ＩＮＶ10の動作時にインダクタンスＬ2
とコンデンサＣ5 との接続点に印加される電圧の最大値
Ｖｉmax −Ｖｃ5 （Ｖｉmax は入力電圧Ｖｉの最大値）
よりも高い値に設定してある。よって、インバータ回路
ＩＮＶ10の動作中はツェナーダイオードＺＤ3が導通せ
ず、実施形態１１と同様に充電回路１０には電流が流れ
ない。
【０１１２】一方、電源投入時からインバータ回路ＩＮ
Ｖ10を停止している一定期間においては、コンデンサＣ
5 が充電されていないためにインダクタンスＬ2 とコン
デンサＣ5 との接続点の電圧は整流器ＤＢからの入力電
圧Ｖｉにほぼ等しい。したがって、入力電圧Ｖｉがツェ
ナーダイオードＺＤ3 のツェナー電圧よりも高い場合に
ツェナーダイオードＺＤ3 が導通してコンデンサＣ5 の
充電が行われ、実施形態１１と同様の効果を奏すること
ができる。しかも、本実施形態では起動回路８によって
充電回路１０を制御する必要がないので、起動回路８の
構成を簡略化できるという利点もある。
Ｖ10を停止している一定期間においては、コンデンサＣ
5 が充電されていないためにインダクタンスＬ2 とコン
デンサＣ5 との接続点の電圧は整流器ＤＢからの入力電
圧Ｖｉにほぼ等しい。したがって、入力電圧Ｖｉがツェ
ナーダイオードＺＤ3 のツェナー電圧よりも高い場合に
ツェナーダイオードＺＤ3 が導通してコンデンサＣ5 の
充電が行われ、実施形態１１と同様の効果を奏すること
ができる。しかも、本実施形態では起動回路８によって
充電回路１０を制御する必要がないので、起動回路８の
構成を簡略化できるという利点もある。
【０１１３】（実施形態１３）図３３は本発明の第１３
の実施形態を示す概略回路図である。図３３に示すよう
に本実施形態の基本構成は実施形態１２と共通するの
で、共通する部分については同一の符号を付して説明は
省略し、本実施形態の特徴となる部分についてのみ説明
する。
の実施形態を示す概略回路図である。図３３に示すよう
に本実施形態の基本構成は実施形態１２と共通するの
で、共通する部分については同一の符号を付して説明は
省略し、本実施形態の特徴となる部分についてのみ説明
する。
【０１１４】本実施形態は、インダクタンスＬ2 とコン
デンサＣ5 の直列回路を低電位側の主スイッチング素子
Ｑ2 と並列に接続するとともにダイオードＤ0 を高電位
側の主スイッチング素子Ｑ1 と並列に接続し、さらにダ
イオードＤ0 のカソード（整流器ＤＢの脈流出力端高電
位側）とインダクタンスＬ2 及びコンデンサＣ5 の接続
点との間に充電回路１０を設けた点が実施形態１２と異
なる。
デンサＣ5 の直列回路を低電位側の主スイッチング素子
Ｑ2 と並列に接続するとともにダイオードＤ0 を高電位
側の主スイッチング素子Ｑ1 と並列に接続し、さらにダ
イオードＤ0 のカソード（整流器ＤＢの脈流出力端高電
位側）とインダクタンスＬ2 及びコンデンサＣ5 の接続
点との間に充電回路１０を設けた点が実施形態１２と異
なる。
【０１１５】また回路動作については、インバータ回路
ＩＮＶ10の動作時、主スイッチング素子Ｑ1 がオンのと
きに整流器ＤＢ→主スイッチング素子Ｑ1 →ダイオード
Ｄ7→インダクタンスＬ2 →コンデンサＣ5 →整流器Ｄ
Ｂの経路でコンデンサＣ5 の充電電流が流れ、またコン
デンサＣ5 の放電がダイオードＤ0 を介して行われる点
が異なるものの、他の動作については実施形態１２と共
通である。したがって、本実施形態においてもインバー
タ回路ＩＮＶ10の発振開始前に整流器ＤＢからの入力電
圧ＶｉがツェナーダイオードＺＤ3 のツェナー電圧より
も高い場合にツェナーダイオードＺＤ3 が導通するよう
に上記ツェナー電圧を設定しておけば、実施形態１２と
同様の効果を奏することができる。
ＩＮＶ10の動作時、主スイッチング素子Ｑ1 がオンのと
きに整流器ＤＢ→主スイッチング素子Ｑ1 →ダイオード
Ｄ7→インダクタンスＬ2 →コンデンサＣ5 →整流器Ｄ
Ｂの経路でコンデンサＣ5 の充電電流が流れ、またコン
デンサＣ5 の放電がダイオードＤ0 を介して行われる点
が異なるものの、他の動作については実施形態１２と共
通である。したがって、本実施形態においてもインバー
タ回路ＩＮＶ10の発振開始前に整流器ＤＢからの入力電
圧ＶｉがツェナーダイオードＺＤ3 のツェナー電圧より
も高い場合にツェナーダイオードＺＤ3 が導通するよう
に上記ツェナー電圧を設定しておけば、実施形態１２と
同様の効果を奏することができる。
【０１１６】（実施形態１４）図３４は本発明の第１４
の実施形態を示す概略回路図である。図３４に示すよう
に本実施形態の基本構成は実施形態１３と共通するの
で、共通する部分については同一の符号を付して説明は
省略する。本実施形態におけるインバータ回路ＩＮＶ11
は、ダイオードＤａ，Ｄｂが逆並列に接続されたバイポ
ーラトランジスタから成る主スイッチング素子Ｑ1 ’，
Ｑ 2 ’の直列回路を有しており、実施形態１１〜１３の
インバータ回路ＩＮＶ10における主スイッチング素子Ｑ
1 ，Ｑ2 がＦＥＴから成る電圧駆動型であるのに対し、
電流駆動型となっている。主スイッチング素子Ｑ1 ’，
Ｑ2 ’のベースには、それぞれ抵抗Ｒ17，Ｒ18を介して
電流トランスＣＴ1 の２次巻線ｎ2 及び３次巻線ｎ3 が
接続されている。また、電流トランスＣＴ1 の１次巻線
ｎ1 は、コンデンサＣ16と主スイッチング素子Ｑ1 ’，
Ｑ2 ’の接続点の間に挿入されている。
の実施形態を示す概略回路図である。図３４に示すよう
に本実施形態の基本構成は実施形態１３と共通するの
で、共通する部分については同一の符号を付して説明は
省略する。本実施形態におけるインバータ回路ＩＮＶ11
は、ダイオードＤａ，Ｄｂが逆並列に接続されたバイポ
ーラトランジスタから成る主スイッチング素子Ｑ1 ’，
Ｑ 2 ’の直列回路を有しており、実施形態１１〜１３の
インバータ回路ＩＮＶ10における主スイッチング素子Ｑ
1 ，Ｑ2 がＦＥＴから成る電圧駆動型であるのに対し、
電流駆動型となっている。主スイッチング素子Ｑ1 ’，
Ｑ2 ’のベースには、それぞれ抵抗Ｒ17，Ｒ18を介して
電流トランスＣＴ1 の２次巻線ｎ2 及び３次巻線ｎ3 が
接続されている。また、電流トランスＣＴ1 の１次巻線
ｎ1 は、コンデンサＣ16と主スイッチング素子Ｑ1 ’，
Ｑ2 ’の接続点の間に挿入されている。
【０１１７】また起動回路１２は、コンデンサＣ5 と並
列に接続された抵抗Ｒ19とコンデンサＣ18の直列回路
と、抵抗Ｒ19とコンデンサＣ18の接続点と主スイッチン
グ素子Ｑ2 ’のベースとの間に挿入されたダイアックＱ
10と、抵抗Ｒ19とコンデンサＣ 18の接続点と主スイッチ
ング素子Ｑ2 ’のコレクタとの間に挿入されたダイオー
ドＤ8 とで構成されている。
列に接続された抵抗Ｒ19とコンデンサＣ18の直列回路
と、抵抗Ｒ19とコンデンサＣ18の接続点と主スイッチン
グ素子Ｑ2 ’のベースとの間に挿入されたダイアックＱ
10と、抵抗Ｒ19とコンデンサＣ 18の接続点と主スイッチ
ング素子Ｑ2 ’のコレクタとの間に挿入されたダイオー
ドＤ8 とで構成されている。
【０１１８】一方充電回路１１は、抵抗Ｒ14とツェナー
ダイオードＺＤ3 の直列回路を有する点は実施形態１３
の構成と共通しており、さらにツェナーダイオードＺＤ
3 のアノードがバイポーラトランジスタから成るスイッ
チング素子Ｑ9 のベースに接続されるとともに、スイッ
チング素子Ｑ9 のコレクタが抵抗Ｒ15を介して整流器Ｄ
Ｂの脈流出力端高電位側に接続され、且つスイッチング
素子Ｑ9 のエミッタがコンデンサＣ5 と起動回路１２と
の接続点に接続されて構成されている。
ダイオードＺＤ3 の直列回路を有する点は実施形態１３
の構成と共通しており、さらにツェナーダイオードＺＤ
3 のアノードがバイポーラトランジスタから成るスイッ
チング素子Ｑ9 のベースに接続されるとともに、スイッ
チング素子Ｑ9 のコレクタが抵抗Ｒ15を介して整流器Ｄ
Ｂの脈流出力端高電位側に接続され、且つスイッチング
素子Ｑ9 のエミッタがコンデンサＣ5 と起動回路１２と
の接続点に接続されて構成されている。
【０１１９】次に、本実施形態の回路動作を説明する。
まず、インバータ回路ＩＮＶ11の動作について説明す
る。コンデンサＣ5 が充電されると起動回路１２のコン
デンサＣ18も抵抗Ｒ19を介して充電され、コンデンサＣ
18の両端電圧が所定値を越えるとダイアックＱ10がトリ
ガされてターンオンする。これによりインバータ回路Ｉ
ＮＶ11の主スイッチング素子Ｑ2 ’のベースにトリガ信
号が入力されるので、主スイッチング素子Ｑ2 ’がオン
してインバータ回路ＩＮＶ11が起動（発振が開始）され
る。インバータ回路ＩＮＶ11が起動されると電流トラン
スＣＴ1 の１次巻線ｎ1 にも高周波電流（共振電流）が
流れ、２次巻線ｎ2 及び３次巻線ｎ3 にはそれぞれ逆極
性の起電力が誘起される。これにより、一対の主スイッ
チング素子Ｑ1 ’，Ｑ2 ’が高周波で交互にオン・オフ
され、所謂自励動作によって発振が継続する。なお、イ
ンバータ回路ＩＮＶ11が起動することで起動回路１２の
コンデンサＣ18の充電電流はダイオードＤ8 →主スイッ
チング素子Ｑ2 ’に流れるためコンデンサＣ18が充電さ
れず、ダイアックＱ10が再度トリガされることはない。
まず、インバータ回路ＩＮＶ11の動作について説明す
る。コンデンサＣ5 が充電されると起動回路１２のコン
デンサＣ18も抵抗Ｒ19を介して充電され、コンデンサＣ
18の両端電圧が所定値を越えるとダイアックＱ10がトリ
ガされてターンオンする。これによりインバータ回路Ｉ
ＮＶ11の主スイッチング素子Ｑ2 ’のベースにトリガ信
号が入力されるので、主スイッチング素子Ｑ2 ’がオン
してインバータ回路ＩＮＶ11が起動（発振が開始）され
る。インバータ回路ＩＮＶ11が起動されると電流トラン
スＣＴ1 の１次巻線ｎ1 にも高周波電流（共振電流）が
流れ、２次巻線ｎ2 及び３次巻線ｎ3 にはそれぞれ逆極
性の起電力が誘起される。これにより、一対の主スイッ
チング素子Ｑ1 ’，Ｑ2 ’が高周波で交互にオン・オフ
され、所謂自励動作によって発振が継続する。なお、イ
ンバータ回路ＩＮＶ11が起動することで起動回路１２の
コンデンサＣ18の充電電流はダイオードＤ8 →主スイッ
チング素子Ｑ2 ’に流れるためコンデンサＣ18が充電さ
れず、ダイアックＱ10が再度トリガされることはない。
【０１２０】さて次に、充電回路１１の動作について説
明する。本実施形態においても実施形態１２又は１３と
同様に、インバータ回路ＩＮＶ11の発振開始前に整流器
ＤＢからの入力電圧ＶｉがツェナーダイオードＺＤ3 の
ツェナー電圧よりも高い場合にツェナーダイオードＺＤ
3 が導通するようにツェナー電圧を設定している。この
ため、交流電源ＡＣの電源投入直後においてはツェナー
ダイオードＺＤ3 が導通してスイッチング素子Ｑ9 がオ
ンとなり、整流器ＤＢ→抵抗Ｒ15→スイッチング素子Ｑ
9 →コンデンサＣ5 の経路で電流が流れてコンデンサＣ
5 が充電される。なお、インバータ回路ＩＮＶ11の動作
中にはツェナーダイオードＺＤ3 が導通しないためにス
イッチング素子Ｑ9 もオフとなり、抵抗Ｒ15における不
要な電力消費を避けることができる。さらに、コンデン
サＣ5 が充電されていない場合には、起動回路１２のコ
ンデンサＣ18も充電されないため、電源投入直後に交流
電源ＡＣが瞬時に低電圧（あるいは停電）となったとき
にコンデンサＣ5 の両端電圧Ｖｃ5 が所定のレベルにま
で充電されなくても、このときにはインバータ回路ＩＮ
Ｖ11は動作しないことになり、交流電源ＡＣの電源電圧
ＶAC変動に因る主スイッチング素子Ｑ1 ’，Ｑ2 ’への
ストレスの印加を抑えることができる。
明する。本実施形態においても実施形態１２又は１３と
同様に、インバータ回路ＩＮＶ11の発振開始前に整流器
ＤＢからの入力電圧ＶｉがツェナーダイオードＺＤ3 の
ツェナー電圧よりも高い場合にツェナーダイオードＺＤ
3 が導通するようにツェナー電圧を設定している。この
ため、交流電源ＡＣの電源投入直後においてはツェナー
ダイオードＺＤ3 が導通してスイッチング素子Ｑ9 がオ
ンとなり、整流器ＤＢ→抵抗Ｒ15→スイッチング素子Ｑ
9 →コンデンサＣ5 の経路で電流が流れてコンデンサＣ
5 が充電される。なお、インバータ回路ＩＮＶ11の動作
中にはツェナーダイオードＺＤ3 が導通しないためにス
イッチング素子Ｑ9 もオフとなり、抵抗Ｒ15における不
要な電力消費を避けることができる。さらに、コンデン
サＣ5 が充電されていない場合には、起動回路１２のコ
ンデンサＣ18も充電されないため、電源投入直後に交流
電源ＡＣが瞬時に低電圧（あるいは停電）となったとき
にコンデンサＣ5 の両端電圧Ｖｃ5 が所定のレベルにま
で充電されなくても、このときにはインバータ回路ＩＮ
Ｖ11は動作しないことになり、交流電源ＡＣの電源電圧
ＶAC変動に因る主スイッチング素子Ｑ1 ’，Ｑ2 ’への
ストレスの印加を抑えることができる。
【０１２１】上述の実施形態１１〜１４においては、イ
ンバータ回路として２つの主スイッチング素子を用いた
所謂２石式のものについて説明したが、主スイッチング
素子のオン・オフ動作によって電源回路のコンデンサＣ
5 が充電されるとともに、このコンデンサＣ5 が部分平
滑（谷埋）電源として動作するような回路構成であれば
インバータ回路の形式は特に限定されず、例えば１石式
や４石式のものであってもよい。
ンバータ回路として２つの主スイッチング素子を用いた
所謂２石式のものについて説明したが、主スイッチング
素子のオン・オフ動作によって電源回路のコンデンサＣ
5 が充電されるとともに、このコンデンサＣ5 が部分平
滑（谷埋）電源として動作するような回路構成であれば
インバータ回路の形式は特に限定されず、例えば１石式
や４石式のものであってもよい。
【０１２２】
【発明の効果】請求項１の発明は、交流電源を整流する
整流器と、整流器の出力端間に接続される第１のコンデ
ンサと、第１のコンデンサの両端に直列接続される第１
及び第２の主スイッチング素子並びに何れか一方の主ス
イッチング素子と並列接続される共振回路を具備するイ
ンバータ回路と、第１及び第２の主スイッチング素子を
高周波で交互にオン・オフする制御回路とを備え、上記
共振回路は、共振用の第１のインダクタンスと、負荷に
並列接続される共振用の第２のコンデンサと、直流カッ
プリング用の第３のコンデンサと、第１のダイオードが
並列接続された第４のコンデンサとを有するとともに第
１のコンデンサと第１及び第２の主スイッチング素子の
直列回路との間に第４のコンデンサと第１のダイオード
の上記並列回路が接続されて成り、第１及び第２の主ス
イッチング素子の直列回路に第５のコンデンサ、第２の
インダクタンス並びに第２のダイオードの直列回路と、
第６のコンデンサとが並列接続され且つ第１及び第２の
主スイッチング素子の接続点と第２のインダクタンス及
び第２のダイオードの接続点を第３のダイオードにより
接続して成る電源装置において、第２のダイオードと並
列にスイッチング素子を設けるとともに、上記制御回路
により負荷の状態に応じて上記スイッチング素子をオン
・オフするので、通常時には上記スイッチング素子をオ
フすることでインバータ回路の電源電圧がいわゆる谷埋
め（部分平滑）されて負荷電流波形の改善が図れるとと
もに、軽負荷時には上記スイッチング素子をオンするこ
とでインバータ回路の電源電圧の上昇を防止することが
できるという効果がある。
整流器と、整流器の出力端間に接続される第１のコンデ
ンサと、第１のコンデンサの両端に直列接続される第１
及び第２の主スイッチング素子並びに何れか一方の主ス
イッチング素子と並列接続される共振回路を具備するイ
ンバータ回路と、第１及び第２の主スイッチング素子を
高周波で交互にオン・オフする制御回路とを備え、上記
共振回路は、共振用の第１のインダクタンスと、負荷に
並列接続される共振用の第２のコンデンサと、直流カッ
プリング用の第３のコンデンサと、第１のダイオードが
並列接続された第４のコンデンサとを有するとともに第
１のコンデンサと第１及び第２の主スイッチング素子の
直列回路との間に第４のコンデンサと第１のダイオード
の上記並列回路が接続されて成り、第１及び第２の主ス
イッチング素子の直列回路に第５のコンデンサ、第２の
インダクタンス並びに第２のダイオードの直列回路と、
第６のコンデンサとが並列接続され且つ第１及び第２の
主スイッチング素子の接続点と第２のインダクタンス及
び第２のダイオードの接続点を第３のダイオードにより
接続して成る電源装置において、第２のダイオードと並
列にスイッチング素子を設けるとともに、上記制御回路
により負荷の状態に応じて上記スイッチング素子をオン
・オフするので、通常時には上記スイッチング素子をオ
フすることでインバータ回路の電源電圧がいわゆる谷埋
め（部分平滑）されて負荷電流波形の改善が図れるとと
もに、軽負荷時には上記スイッチング素子をオンするこ
とでインバータ回路の電源電圧の上昇を防止することが
できるという効果がある。
【０１２３】請求項２の発明は、交流電源を整流する整
流器と、整流器に接続される第１のコンデンサと、第１
のコンデンサと並列に直列接続される第１及び第２の主
スイッチング素子並びに何れか一方の主スイッチング素
子と並列接続される共振回路を具備するインバータ回路
と、第１及び第２の主スイッチング素子を高周波で交互
にオン・オフする制御回路とを備え、上記共振回路は、
共振用の第１のインダクタンスと、負荷に並列接続され
る共振用の第２のコンデンサと、直流カップリング用の
第３のコンデンサと、第１のダイオードが並列接続され
た第４のコンデンサとを有するとともに第１のコンデン
サと第１及び第２の主スイッチング素子の直列回路との
間に第４のコンデンサと第１のダイオードの上記並列回
路が接続されて成り、第１及び第２の主スイッチング素
子の直列回路に第５のコンデンサ、第２のインダクタン
ス並びに第２のダイオードの直列回路と、第６のコンデ
ンサとが並列接続され且つ第１及び第２の主スイッチン
グ素子の接続点と第２のインダクタンス及び第２のダイ
オードの接続点を第３のダイオードにより接続して成る
電源装置において、第２のインダクタンスの両端に設け
られる一対の切換端子と、第１の主スイッチング素子の
高電位側に設けられる共通端子と、上記制御回路により
制御されて上記共通端子を上記一対の切換端子に択一に
切換接続する切換回路を備えたので、通常時には上記切
換回路の共通端子を一方の切換端子に切り換えることで
インバータ回路の電源電圧がいわゆる谷埋め（部分平
滑）されて負荷電流波形の改善が図れるとともに、軽負
荷時には上記切換回路の共通端子を他方の切換端子に切
り換えることでインバータ回路の電源電圧の上昇を防止
することができるという効果がある。
流器と、整流器に接続される第１のコンデンサと、第１
のコンデンサと並列に直列接続される第１及び第２の主
スイッチング素子並びに何れか一方の主スイッチング素
子と並列接続される共振回路を具備するインバータ回路
と、第１及び第２の主スイッチング素子を高周波で交互
にオン・オフする制御回路とを備え、上記共振回路は、
共振用の第１のインダクタンスと、負荷に並列接続され
る共振用の第２のコンデンサと、直流カップリング用の
第３のコンデンサと、第１のダイオードが並列接続され
た第４のコンデンサとを有するとともに第１のコンデン
サと第１及び第２の主スイッチング素子の直列回路との
間に第４のコンデンサと第１のダイオードの上記並列回
路が接続されて成り、第１及び第２の主スイッチング素
子の直列回路に第５のコンデンサ、第２のインダクタン
ス並びに第２のダイオードの直列回路と、第６のコンデ
ンサとが並列接続され且つ第１及び第２の主スイッチン
グ素子の接続点と第２のインダクタンス及び第２のダイ
オードの接続点を第３のダイオードにより接続して成る
電源装置において、第２のインダクタンスの両端に設け
られる一対の切換端子と、第１の主スイッチング素子の
高電位側に設けられる共通端子と、上記制御回路により
制御されて上記共通端子を上記一対の切換端子に択一に
切換接続する切換回路を備えたので、通常時には上記切
換回路の共通端子を一方の切換端子に切り換えることで
インバータ回路の電源電圧がいわゆる谷埋め（部分平
滑）されて負荷電流波形の改善が図れるとともに、軽負
荷時には上記切換回路の共通端子を他方の切換端子に切
り換えることでインバータ回路の電源電圧の上昇を防止
することができるという効果がある。
【０１２４】請求項３の発明は、上記制御回路によりオ
ン・オフされて上記第４のコンデンサの両端間を短絡す
るスイッチング素子を備えたので、上記スイッチング素
子をオンとして第４のコンデンサを短絡することによ
り、無負荷時のように最も負荷が軽くなる場合やその他
の異常の場合などにもインバータ回路の電源電圧の上昇
防止が図れるという効果がある。
ン・オフされて上記第４のコンデンサの両端間を短絡す
るスイッチング素子を備えたので、上記スイッチング素
子をオンとして第４のコンデンサを短絡することによ
り、無負荷時のように最も負荷が軽くなる場合やその他
の異常の場合などにもインバータ回路の電源電圧の上昇
防止が図れるという効果がある。
【０１２５】請求項４の発明は、上記制御回路によりオ
ン・オフされるスイッチング素子と第７のコンデンサの
直列回路が第４のコンデンサに並列接続されて成るの
で、上記スイッチング素子のオン・オフによって第４の
コンデンサに第７のコンデンサが選択的に接続されて第
４のコンデンサの見かけ上の容量が可変され、それによ
り負荷への電力供給量を絞る場合にもインバータ回路の
電源電圧の上昇防止及び主スイッチング素子に対するス
トレス低減を図ることができるという効果がある。
ン・オフされるスイッチング素子と第７のコンデンサの
直列回路が第４のコンデンサに並列接続されて成るの
で、上記スイッチング素子のオン・オフによって第４の
コンデンサに第７のコンデンサが選択的に接続されて第
４のコンデンサの見かけ上の容量が可変され、それによ
り負荷への電力供給量を絞る場合にもインバータ回路の
電源電圧の上昇防止及び主スイッチング素子に対するス
トレス低減を図ることができるという効果がある。
【０１２６】請求項５の発明は、上記制御回路によりオ
ン・オフされて上記第４のコンデンサの両端間を短絡す
る短絡用のスイッチング素子を備え、上記制御回路によ
りオン・オフされる切換用のスイッチング素子と第７の
コンデンサの直列回路が第４のコンデンサに並列接続さ
れて成るので、上記短絡用のスイッチング素子をオンと
して第４のコンデンサを短絡することにより、無負荷時
のように最も負荷が軽くなる場合やその他の異常の場合
などにもインバータ回路の電源電圧の上昇防止が図れる
とともに、上記切換用のスイッチング素子のオン・オフ
によって第４のコンデンサに第７のコンデンサが選択的
に接続されて第４のコンデンサの見かけ上の容量が可変
され、そのために負荷への電力供給量を絞る場合にもイ
ンバータ回路の電源電圧の上昇防止及び主スイッチング
素子に対するストレス低減を図ることができるという効
果がある。
ン・オフされて上記第４のコンデンサの両端間を短絡す
る短絡用のスイッチング素子を備え、上記制御回路によ
りオン・オフされる切換用のスイッチング素子と第７の
コンデンサの直列回路が第４のコンデンサに並列接続さ
れて成るので、上記短絡用のスイッチング素子をオンと
して第４のコンデンサを短絡することにより、無負荷時
のように最も負荷が軽くなる場合やその他の異常の場合
などにもインバータ回路の電源電圧の上昇防止が図れる
とともに、上記切換用のスイッチング素子のオン・オフ
によって第４のコンデンサに第７のコンデンサが選択的
に接続されて第４のコンデンサの見かけ上の容量が可変
され、そのために負荷への電力供給量を絞る場合にもイ
ンバータ回路の電源電圧の上昇防止及び主スイッチング
素子に対するストレス低減を図ることができるという効
果がある。
【０１２７】請求項６の発明は、交流電源を整流する整
流器と、高周波でスイッチングされる１乃至複数の主ス
イッチング素子を具備するとともに１乃至複数の共振用
のインダクタンス、共振用のコンデンサ、直流成分カッ
ト用のコンデンサ並びに負荷から構成される共振回路を
有して上記整流器の出力を高周波出力に変換して負荷に
供給するインバータ回路と、１乃至複数の部分平滑用の
コンデンサを具備して上記整流器の出力を部分平滑する
電源回路とを備えた電源装置において、上記共振回路を
介して整流器の出力側に上記インバータ回路の高周波出
力の一部を帰還する帰還手段と、交流電源電圧の絶対値
が部分平滑用のコンデンサの両端電圧よりも低いときに
上記インバータ回路の発振を開始させる制御手段とを備
えたので、交流電源の電源投入時には制御手段によって
交流電源電圧の絶対値が部分平滑用のコンデンサの両端
電圧よりも低いときにインバータ回路の発振が開始さ
れ、そのため、直流成分カット用のコンデンサを定常状
態に充電する過程においてインバータ回路の主スイッチ
ング素子へ加わるストレスを低減することができるとい
う効果がある。
流器と、高周波でスイッチングされる１乃至複数の主ス
イッチング素子を具備するとともに１乃至複数の共振用
のインダクタンス、共振用のコンデンサ、直流成分カッ
ト用のコンデンサ並びに負荷から構成される共振回路を
有して上記整流器の出力を高周波出力に変換して負荷に
供給するインバータ回路と、１乃至複数の部分平滑用の
コンデンサを具備して上記整流器の出力を部分平滑する
電源回路とを備えた電源装置において、上記共振回路を
介して整流器の出力側に上記インバータ回路の高周波出
力の一部を帰還する帰還手段と、交流電源電圧の絶対値
が部分平滑用のコンデンサの両端電圧よりも低いときに
上記インバータ回路の発振を開始させる制御手段とを備
えたので、交流電源の電源投入時には制御手段によって
交流電源電圧の絶対値が部分平滑用のコンデンサの両端
電圧よりも低いときにインバータ回路の発振が開始さ
れ、そのため、直流成分カット用のコンデンサを定常状
態に充電する過程においてインバータ回路の主スイッチ
ング素子へ加わるストレスを低減することができるとい
う効果がある。
【０１２８】請求項７の発明は、上記インバータ回路の
発振開始前に、部分平滑用のコンデンサを充電する手段
を備えたので、インバータ回路の発振開始前に予め部分
平滑用のコンデンサを充電しておくことにより、インバ
ータ回路の発振開始時に部分平滑用のコンデンサに流れ
る電流を減らすことができ、その結果、インバータ回路
の主スイッチング素子に印加されるストレスを低減する
ことができるという効果がある。
発振開始前に、部分平滑用のコンデンサを充電する手段
を備えたので、インバータ回路の発振開始前に予め部分
平滑用のコンデンサを充電しておくことにより、インバ
ータ回路の発振開始時に部分平滑用のコンデンサに流れ
る電流を減らすことができ、その結果、インバータ回路
の主スイッチング素子に印加されるストレスを低減する
ことができるという効果がある。
【０１２９】請求項８の発明は、上記インバータ回路の
発振開始前に、上記共振回路を構成する直流成分カット
用のコンデンサの両端電圧が部分平滑用のコンデンサの
両端電圧よりも低い状態まで直流成分カット用のコンデ
ンサを充電する手段を備えたので、インバータ回路の主
スイッチング素子に印加されるストレスを低減すること
ができるという効果がある。
発振開始前に、上記共振回路を構成する直流成分カット
用のコンデンサの両端電圧が部分平滑用のコンデンサの
両端電圧よりも低い状態まで直流成分カット用のコンデ
ンサを充電する手段を備えたので、インバータ回路の主
スイッチング素子に印加されるストレスを低減すること
ができるという効果がある。
【０１３０】請求項９の発明は、交流電源電圧のゼロク
ロスを検出する検出手段を備え、上記制御手段が、検出
手段がゼロクロスを検出したときに上記インバータ回路
の発振を開始させて成るので、交流電源電圧のゼロクロ
ス点に近いところでは直流成分カット用のコンデンサの
両端電圧が殆どゼロに近いため、インバータ回路の主ス
イッチング素子に印加されるストレスを低減することが
できるという効果がある。
ロスを検出する検出手段を備え、上記制御手段が、検出
手段がゼロクロスを検出したときに上記インバータ回路
の発振を開始させて成るので、交流電源電圧のゼロクロ
ス点に近いところでは直流成分カット用のコンデンサの
両端電圧が殆どゼロに近いため、インバータ回路の主ス
イッチング素子に印加されるストレスを低減することが
できるという効果がある。
【０１３１】請求項１０の発明は、交流電源を整流する
整流器と、高周波でオン・オフされる１乃至複数の主ス
イッチング素子を具備し直流出力を高周波交流出力に変
換して負荷へ供給するインバータ回路と、１乃至複数の
コンデンサ並びにインダクタンスを有するとともに上記
主スイッチング素子のオン・オフ動作によって上記コン
デンサを充電し整流器の脈流出力を部分平滑した上記直
流出力を上記インバータ回路に供給する部分平滑回路と
を備えた電源装置において、上記部分平滑回路のコンデ
ンサをインダクタンスを介して上記主スイッチング素子
に直列接続するとともに、上記インバータ回路の動作開
始前に上記コンデンサを充電する充電回路を上記インダ
クタンスと主スイッチング素子の直列回路に並列接続し
て成るので、充電回路によってインバータ回路の動作開
始時に主スイッチング素子へ加わるストレスを低減でき
るとともに、インバータ回路の動作中に充電回路へ印加
される電圧を低減させることができ、且つ充電回路に用
いられる回路部品の耐圧を下げることができて充電回路
の小型化や簡略化が可能となるという効果がある。
整流器と、高周波でオン・オフされる１乃至複数の主ス
イッチング素子を具備し直流出力を高周波交流出力に変
換して負荷へ供給するインバータ回路と、１乃至複数の
コンデンサ並びにインダクタンスを有するとともに上記
主スイッチング素子のオン・オフ動作によって上記コン
デンサを充電し整流器の脈流出力を部分平滑した上記直
流出力を上記インバータ回路に供給する部分平滑回路と
を備えた電源装置において、上記部分平滑回路のコンデ
ンサをインダクタンスを介して上記主スイッチング素子
に直列接続するとともに、上記インバータ回路の動作開
始前に上記コンデンサを充電する充電回路を上記インダ
クタンスと主スイッチング素子の直列回路に並列接続し
て成るので、充電回路によってインバータ回路の動作開
始時に主スイッチング素子へ加わるストレスを低減でき
るとともに、インバータ回路の動作中に充電回路へ印加
される電圧を低減させることができ、且つ充電回路に用
いられる回路部品の耐圧を下げることができて充電回路
の小型化や簡略化が可能となるという効果がある。
【０１３２】請求項１１の発明は、上記コンデンサを所
定のレベル以上に充電した後は上記充電回路による充電
を停止して成るので、充電回路における不要な電力消費
をなくすことができるという効果がある。請求項１２の
発明は、上記充電回路が、上記コンデンサの充電経路を
開閉する開閉手段を具備するので、インバータ回路の動
作中は開閉手段を開成することで充電回路による上記コ
ンデンサの充電が行われず、充電電流による不要な電力
消費をなくすことができるという効果がある。
定のレベル以上に充電した後は上記充電回路による充電
を停止して成るので、充電回路における不要な電力消費
をなくすことができるという効果がある。請求項１２の
発明は、上記充電回路が、上記コンデンサの充電経路を
開閉する開閉手段を具備するので、インバータ回路の動
作中は開閉手段を開成することで充電回路による上記コ
ンデンサの充電が行われず、充電電流による不要な電力
消費をなくすことができるという効果がある。
【０１３３】請求項１３の発明は、上記開閉手段が、イ
ンバータ回路の主スイッチング素子よりも先に動作を開
始するとともに、上記主スイッチング素子のオン・オフ
動作に同期してオン・オフ動作が繰り返されるので、開
閉手段の制御が容易になって回路の簡略化が図れるとい
う効果がある。請求項１４の発明は、上記開閉手段が、
上記コンデンサの充電電圧レベルに応じてオン・オフ動
作が繰り返されるので、開閉手段の制御が容易になって
回路の簡略化が図れるという効果がある。
ンバータ回路の主スイッチング素子よりも先に動作を開
始するとともに、上記主スイッチング素子のオン・オフ
動作に同期してオン・オフ動作が繰り返されるので、開
閉手段の制御が容易になって回路の簡略化が図れるとい
う効果がある。請求項１４の発明は、上記開閉手段が、
上記コンデンサの充電電圧レベルに応じてオン・オフ動
作が繰り返されるので、開閉手段の制御が容易になって
回路の簡略化が図れるという効果がある。
【図１】実施形態１を示す概略回路図である。
【図２】同上の動作を説明するための説明図である。
【図３】同上の動作を説明するための説明図である。
【図４】同上の動作を説明するための波形図である。
【図５】同上の動作を説明するための信号波形図であ
る。
る。
【図６】同上の動作を説明するための説明図である。
【図７】実施形態２を示す概略回路図である。
【図８】同上の動作を説明するための説明図である。
【図９】同上の動作を説明するための説明図である。
【図１０】同上の動作を説明するための説明図である。
【図１１】同上の動作を説明するための波形図である。
【図１２】同上の動作を説明するための波形図である。
【図１３】同上の動作を説明するための波形図である。
【図１４】実施形態３を示す概略回路図である。
【図１５】同上の動作を説明するための説明図である。
【図１６】同上の動作を説明するための波形図である。
【図１７】同上の動作を説明するための説明図である。
【図１８】同上の動作を説明するための波形図である。
【図１９】実施形態４を示す概略回路図である。
【図２０】同上の動作を説明するための波形図である。
【図２１】実施形態５を示す概略回路図である。
【図２２】実施形態６を示す概略回路図である。
【図２３】同上の動作を説明するための波形図である。
【図２４】要部の具体回路図を含む同上の回路構成図で
ある。
ある。
【図２５】実施形態７を示す概略回路図である。
【図２６】実施形態８を示す概略回路図である。
【図２７】同上の動作を説明するための波形図である。
【図２８】実施形態９を示す概略回路図である。
【図２９】実施形態１０を示す概略回路図である。
【図３０】実施形態１１を示す概略回路図である。
【図３１】同上の動作を説明するための波形図である。
【図３２】実施形態１２を示す概略回路図である。
【図３３】実施形態１３を示す概略回路図である。
【図３４】実施形態１４を示す概略回路図である。
【図３５】従来例１を示す概略回路図である。
【図３６】同上の動作を説明するための波形図である。
【図３７】従来例２を示す概略回路図である。
【図３８】同上の動作を説明するための波形図である。
【図３９】従来例３を示す概略回路図である。
【図４０】同上の動作を説明するための波形図である。
【図４１】同上の動作を説明するための説明図である。
【図４２】同上の動作を説明するための説明図である。
【図４３】同上の動作を説明するための波形図である。
【図４４】従来例４を示す概略回路図である。
【図４５】従来例５を示す概略回路図である。
【図４６】同上の動作を説明するための波形図である。
【図４７】同上の動作を説明するための波形図である。
【図４８】同上の動作を説明するための波形図である。
【図４９】同上の動作を説明するための波形図であり、
（ｂ）（ｃ）はそれぞれ同図（ａ）のイ及びロ部分を拡
大した図である。
（ｂ）（ｃ）はそれぞれ同図（ａ）のイ及びロ部分を拡
大した図である。
【図５０】同上の動作を説明するための波形図である。
ＤＢ 整流器 ＩＮＶ1 インバータ回路 ＣＨ1 チョッパ回路 ＣＮＴ1 制御回路 ＲＥ1 共振回路 Ｑ1 ，Ｑ2 主スイッチング素子 Ｌａ 放電灯 Ｑ3 スイッチング素子 Ｄａ 寄生ダイオード
Claims (14)
- 【請求項１】 交流電源を整流する整流器と、整流器の
出力端間に接続される第１のコンデンサと、第１のコン
デンサの両端に直列接続される第１及び第２の主スイッ
チング素子並びに何れか一方の主スイッチング素子と並
列接続される共振回路を具備するインバータ回路と、第
１及び第２の主スイッチング素子を高周波で交互にオン
・オフする制御回路とを備え、上記共振回路は、共振用
の第１のインダクタンスと、負荷に並列接続される共振
用の第２のコンデンサと、直流カップリング用の第３の
コンデンサと、第１のダイオードが並列接続された第４
のコンデンサとを有するとともに第１のコンデンサと第
１及び第２の主スイッチング素子の直列回路との間に第
４のコンデンサと第１のダイオードの上記並列回路が接
続されて成り、第１及び第２の主スイッチング素子の直
列回路に第５のコンデンサ、第２のインダクタンス並び
に第２のダイオードの直列回路と、第６のコンデンサと
が並列接続され且つ第１及び第２の主スイッチング素子
の接続点と第２のインダクタンス及び第２のダイオード
の接続点を第３のダイオードにより接続して成る電源装
置において、第２のダイオードと並列にスイッチング素
子を設けるとともに、上記制御回路により負荷の状態に
応じて上記スイッチング素子をオン・オフすることを特
徴とする電源装置。 - 【請求項２】 交流電源を整流する整流器と、整流器に
接続される第１のコンデンサと、第１のコンデンサと並
列に直列接続される第１及び第２の主スイッチング素子
並びに何れか一方の主スイッチング素子と並列接続され
る共振回路を具備するインバータ回路と、第１及び第２
の主スイッチング素子を高周波で交互にオン・オフする
制御回路とを備え、上記共振回路は、共振用の第１のイ
ンダクタンスと、負荷に並列接続される共振用の第２の
コンデンサと、直流カップリング用の第３のコンデンサ
と、第１のダイオードが並列接続された第４のコンデン
サとを有するとともに第１のコンデンサと第１及び第２
の主スイッチング素子の直列回路との間に第４のコンデ
ンサと第１のダイオードの上記並列回路が接続されて成
り、第１及び第２の主スイッチング素子の直列回路に第
５のコンデンサ、第２のインダクタンス並びに第２のダ
イオードの直列回路と、第６のコンデンサとが並列接続
され且つ第１及び第２の主スイッチング素子の接続点と
第２のインダクタンス及び第２のダイオードの接続点を
第３のダイオードにより接続して成る電源装置におい
て、第２のインダクタンスの両端に設けられる一対の切
換端子と、第１の主スイッチング素子の高電位側に設け
られる共通端子と、上記制御回路により制御されて上記
共通端子を上記一対の切換端子に択一に切換接続する切
換回路を備えたことを特徴とする電源装置。 - 【請求項３】 上記制御回路によりオン・オフされて上
記第４のコンデンサの両端間を短絡するスイッチング素
子を備えたことを特徴とする請求項１記載の電源装置。 - 【請求項４】 上記制御回路によりオン・オフされるス
イッチング素子と第７のコンデンサの直列回路が第４の
コンデンサに並列接続されて成ることを特徴とする請求
項１記載の電源装置。 - 【請求項５】 上記制御回路によりオン・オフされて上
記第４のコンデンサの両端間を短絡する短絡用のスイッ
チング素子を備え、上記制御回路によりオン・オフされ
る切換用のスイッチング素子と第７のコンデンサの直列
回路が第４のコンデンサに並列接続されて成ることを特
徴とする請求項２記載の電源装置。 - 【請求項６】 交流電源を整流する整流器と、高周波で
スイッチングされる１乃至複数の主スイッチング素子を
具備するとともに１乃至複数の共振用のインダクタン
ス、共振用のコンデンサ、直流成分カット用のコンデン
サ並びに負荷から構成される共振回路を有して上記整流
器の出力を高周波出力に変換して負荷に供給するインバ
ータ回路と、１乃至複数の部分平滑用のコンデンサを具
備して上記整流器の出力を部分平滑する電源回路とを備
えた電源装置において、上記共振回路を介して整流器の
出力側に上記インバータ回路の高周波出力の一部を帰還
する帰還手段と、交流電源電圧の絶対値が部分平滑用の
コンデンサの両端電圧よりも低いときに上記インバータ
回路の発振を開始させる制御手段とを備えたことを特徴
とする電源装置。 - 【請求項７】 上記インバータ回路の発振開始前に、部
分平滑用のコンデンサを充電する手段を備えたことを特
徴とする請求項６記載の電源装置。 - 【請求項８】 上記インバータ回路の発振開始前に、上
記共振回路を構成する直流成分カット用のコンデンサの
両端電圧が部分平滑用のコンデンサの両端電圧よりも低
い状態まで直流成分カット用のコンデンサを充電する手
段を備えたことを特徴とする請求項７記載の電源装置。 - 【請求項９】 交流電源電圧のゼロクロスを検出する検
出手段を備え、上記制御手段は、検出手段がゼロクロス
を検出したときに上記インバータ回路の発振を開始させ
て成ることを特徴とする請求項６〜８の何れかに記載の
電源装置。 - 【請求項１０】 交流電源を整流する整流器と、高周波
でオン・オフされる１乃至複数の主スイッチング素子を
具備し直流出力を高周波交流出力に変換して負荷へ供給
するインバータ回路と、１乃至複数のコンデンサ並びに
インダクタンスを有するとともに上記主スイッチング素
子のオン・オフ動作によって上記コンデンサを充電し整
流器の脈流出力を部分平滑した上記直流出力を上記イン
バータ回路に供給する部分平滑回路とを備えた電源装置
において、上記部分平滑回路のコンデンサをインダクタ
ンスを介して上記主スイッチング素子に直列接続すると
ともに、上記インバータ回路の動作開始前に上記コンデ
ンサを充電する充電回路を上記インダクタンスと主スイ
ッチング素子の直列回路に並列接続して成ることを特徴
とする電源装置。 - 【請求項１１】 上記コンデンサを所定のレベル以上に
充電した後は上記充電回路による充電を停止して成るこ
とを特徴とする請求項１０記載の電源装置。 - 【請求項１２】 上記充電回路は、上記コンデンサの充
電経路を開閉する開閉手段を具備することを特徴とする
請求項１１記載の電源装置。 - 【請求項１３】 上記開閉手段は、インバータ回路の主
スイッチング素子よりも先に動作を開始するとともに、
上記主スイッチング素子のオン・オフ動作に同期してオ
ン・オフ動作が繰り返されることを特徴とする請求項１
２記載の電源装置。 - 【請求項１４】 上記開閉手段は、上記コンデンサの充
電電圧レベルに応じてオン・オフ動作が繰り返されるこ
とを特徴とする請求項１２記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8314352A JPH10164853A (ja) | 1996-11-26 | 1996-11-26 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8314352A JPH10164853A (ja) | 1996-11-26 | 1996-11-26 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10164853A true JPH10164853A (ja) | 1998-06-19 |
Family
ID=18052302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8314352A Withdrawn JPH10164853A (ja) | 1996-11-26 | 1996-11-26 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10164853A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014218A (ja) * | 2002-06-05 | 2004-01-15 | Hitachi Ltd | 電磁誘導加熱装置 |
| US7312582B2 (en) | 2001-06-22 | 2007-12-25 | Lutron Electronics Co., Inc. | Electronic ballast |
| US12306564B2 (en) | 2022-11-24 | 2025-05-20 | Canon Kabushiki Kaisha | Power source device and image forming apparatus |
-
1996
- 1996-11-26 JP JP8314352A patent/JPH10164853A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312582B2 (en) | 2001-06-22 | 2007-12-25 | Lutron Electronics Co., Inc. | Electronic ballast |
| JP2004014218A (ja) * | 2002-06-05 | 2004-01-15 | Hitachi Ltd | 電磁誘導加熱装置 |
| US12306564B2 (en) | 2022-11-24 | 2025-05-20 | Canon Kabushiki Kaisha | Power source device and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3382012B2 (ja) | 自励式インバータ装置 | |
| JPH08336235A (ja) | 力率補正回路 | |
| US5949199A (en) | Gas discharge lamp inverter with a wide input voltage range | |
| JP3493943B2 (ja) | 電源装置 | |
| JP3396991B2 (ja) | 電源装置 | |
| JP3834892B2 (ja) | 放電灯点灯装置 | |
| JP3654035B2 (ja) | 電源装置 | |
| JP3757577B2 (ja) | 放電灯点灯装置 | |
| JP3614011B2 (ja) | インバータ装置 | |
| JP3400592B2 (ja) | 電源装置 | |
| JP3332295B2 (ja) | 電源装置 | |
| JP3427142B2 (ja) | 電源装置 | |
| JPH08237961A (ja) | 電源装置 | |
| JP3654067B2 (ja) | 電源装置 | |
| JPH10225128A (ja) | 電源装置 | |
| JPH0678553A (ja) | インバータ装置 | |
| JPH0992484A (ja) | 電源装置 | |
| JP3692871B2 (ja) | 電源装置 | |
| JPH08275547A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| WO2013113836A1 (en) | Lamp ballast having switched charge pump having overload protection | |
| JPH06310288A (ja) | 放電ランプ点灯装置 | |
| JP3341501B2 (ja) | 電源装置 | |
| JP3261706B2 (ja) | インバータ装置 | |
| JP2000217366A (ja) | 電源装置 | |
| JPH11215839A (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040203 |