JPH10170898A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPH10170898A JPH10170898A JP8328950A JP32895096A JPH10170898A JP H10170898 A JPH10170898 A JP H10170898A JP 8328950 A JP8328950 A JP 8328950A JP 32895096 A JP32895096 A JP 32895096A JP H10170898 A JPH10170898 A JP H10170898A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- circuit
- signal
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3662—Control of matrices with row and column drivers using an active matrix using plasma-addressed liquid crystal displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 不要な放電の発生がなく、パネルの破損や駆
動素子の破壊のない、信頼性の高い画像表示装置を提供
する。 【解決手段】 信号電極を配列した液晶セルと、この信
号電極と直交する放電チャンネルを備えたプラズマセル
を重ね合わせてなり、上記放電チャンネルに線順次走査
で選択パルスを供給する走査回路と、この線順次走査に
同期して各信号電極に画像信号を印加する信号回路とを
備えた画像表示装置において、上記放電チャンネルの放
電駆動段が相補型（コンプリメンタリ型）回路により構
成されるとともに、この放電駆動段の高圧電源側に抵抗
が挿入されていることを特徴とする。
動素子の破壊のない、信頼性の高い画像表示装置を提供
する。 【解決手段】 信号電極を配列した液晶セルと、この信
号電極と直交する放電チャンネルを備えたプラズマセル
を重ね合わせてなり、上記放電チャンネルに線順次走査
で選択パルスを供給する走査回路と、この線順次走査に
同期して各信号電極に画像信号を印加する信号回路とを
備えた画像表示装置において、上記放電チャンネルの放
電駆動段が相補型（コンプリメンタリ型）回路により構
成されるとともに、この放電駆動段の高圧電源側に抵抗
が挿入されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶セルが放電チ
ャンネルの線順次走査により駆動される画像表示装置、
いわゆるプラズマアドレス液晶表示装置に関するもので
ある。
ャンネルの線順次走査により駆動される画像表示装置、
いわゆるプラズマアドレス液晶表示装置に関するもので
ある。
【０００２】
【従来の技術】例えば液晶方式のディスプレイを高解像
度化及び高コントラスト化するための手法としては、各
表示画素毎にトランジスタ等の能動素子を設け、これを
駆動する方法、いわゆるアクティブマトリクスアドレス
方式がある。
度化及び高コントラスト化するための手法としては、各
表示画素毎にトランジスタ等の能動素子を設け、これを
駆動する方法、いわゆるアクティブマトリクスアドレス
方式がある。
【０００３】しかしながら、この場合、薄膜トランジス
タの如き半導体素子を多数設ける必要があることから、
特にディスプレイを大面積化したときに歩留まりの問題
が懸念され、どうしてもコスト高になるという問題が生
じる。
タの如き半導体素子を多数設ける必要があることから、
特にディスプレイを大面積化したときに歩留まりの問題
が懸念され、どうしてもコスト高になるという問題が生
じる。
【０００４】そこで、この問題を解決する手段として、
能動素子としてＭＯＳトランジスタや薄膜トランジスタ
等の半導体素子ではなく放電プラズマを利用する方法が
提案されている。
能動素子としてＭＯＳトランジスタや薄膜トランジスタ
等の半導体素子ではなく放電プラズマを利用する方法が
提案されている。
【０００５】この放電プラズマを利用して液晶を駆動す
る画像表示装置（以下、プラズマアドレス表示装置と称
する。）は、電気光学材料層である液晶層と、プラズマ
の放電がなされるプラズマセルとが、ガラス等からなる
誘電体薄板を介して隣接配置されてなるものである。
る画像表示装置（以下、プラズマアドレス表示装置と称
する。）は、電気光学材料層である液晶層と、プラズマ
の放電がなされるプラズマセルとが、ガラス等からなる
誘電体薄板を介して隣接配置されてなるものである。
【０００６】上記プラズマアドレス表示装置において
は、プラズマセルが隔壁によりライン状のプラズマ室に
分割されており、プラズマ放電が行われるプラズマ室を
順次切り替え走査するとともに、液晶層を挟んで対向す
る透明電極にこれと同期して信号電圧を印加することに
より、液晶層が駆動される。
は、プラズマセルが隔壁によりライン状のプラズマ室に
分割されており、プラズマ放電が行われるプラズマ室を
順次切り替え走査するとともに、液晶層を挟んで対向す
る透明電極にこれと同期して信号電圧を印加することに
より、液晶層が駆動される。
【０００７】
【発明が解決しようとする課題】ところで、このプラズ
マアドレス液晶表示装置では、横方向走査を担う放電チ
ャンネルとして、カソード電極とアノード電極の組が数
多く並べられている。図８は、この様子を示すもので、
フリットシール１０１で囲まれた領域にアノード電極１
０２とカソード電極１０３が互い違いに並べられてお
り、この１組が放電チャンネルを構成している。
マアドレス液晶表示装置では、横方向走査を担う放電チ
ャンネルとして、カソード電極とアノード電極の組が数
多く並べられている。図８は、この様子を示すもので、
フリットシール１０１で囲まれた領域にアノード電極１
０２とカソード電極１０３が互い違いに並べられてお
り、この１組が放電チャンネルを構成している。
【０００８】このような構成においては、このアノード
電極１０２とカソード電極１０３のペア同士で放電が起
こらなければならないが、隣接するチャンネルのカソー
ド電極１０３同士で放電してしまうことがある。
電極１０２とカソード電極１０３のペア同士で放電が起
こらなければならないが、隣接するチャンネルのカソー
ド電極１０３同士で放電してしまうことがある。
【０００９】図９は、カソード電極１０３の取り出し部
分を拡大して示すものであるが、電極取り出し部に、各
チャンネルを分離する隔壁１０４の無い領域が存在する
と、この各チャンネルを分離する隔壁１０４の無いとこ
ろで、隣り合うカソード電極１０３同士で不要な放電が
発生する。
分を拡大して示すものであるが、電極取り出し部に、各
チャンネルを分離する隔壁１０４の無い領域が存在する
と、この各チャンネルを分離する隔壁１０４の無いとこ
ろで、隣り合うカソード電極１０３同士で不要な放電が
発生する。
【００１０】この放電は、パネルの動作はもちろん、カ
ソード電極１０３を駆動する素子にとっても全く不要な
ものであり、ときにはパネル内電極部の焼損や駆動素子
の破壊を引き起こす。
ソード電極１０３を駆動する素子にとっても全く不要な
ものであり、ときにはパネル内電極部の焼損や駆動素子
の破壊を引き起こす。
【００１１】本発明は、このような不都合を解消するた
めに提案されたものであり、不要な放電の発生がなく、
パネルの破損や駆動素子の破壊のない、信頼性の高い画
像表示装置を提供することを目的とする。
めに提案されたものであり、不要な放電の発生がなく、
パネルの破損や駆動素子の破壊のない、信頼性の高い画
像表示装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明は、信号電極を配列した液晶セルと、この
信号電極と直交する放電チャンネルを備えたプラズマセ
ルを重ね合わせてなり、上記放電チャンネルに線順次走
査で選択パルスを供給する走査回路と、この線順次走査
に同期して各信号電極に画像信号を印加する信号回路と
を備えた画像表示装置において、上記放電チャンネルの
放電駆動段が相補型（コンプリメンタリ型）回路により
構成されるとともに、この放電駆動段の高圧電源側に抵
抗が挿入されていることを特徴とするものである。
めに、本発明は、信号電極を配列した液晶セルと、この
信号電極と直交する放電チャンネルを備えたプラズマセ
ルを重ね合わせてなり、上記放電チャンネルに線順次走
査で選択パルスを供給する走査回路と、この線順次走査
に同期して各信号電極に画像信号を印加する信号回路と
を備えた画像表示装置において、上記放電チャンネルの
放電駆動段が相補型（コンプリメンタリ型）回路により
構成されるとともに、この放電駆動段の高圧電源側に抵
抗が挿入されていることを特徴とするものである。
【００１３】プラズマアドレス液晶表示装置において、
図１に示すように、表示パネル１のカソード電極側に駆
動回路基板２を接続してプラズマ放電用高圧電源３によ
り駆動する場合、カソード電極とアノード電極間の異常
放電を防止する目的で、通常放電経路に保護用抵抗４が
挿入されることがある。
図１に示すように、表示パネル１のカソード電極側に駆
動回路基板２を接続してプラズマ放電用高圧電源３によ
り駆動する場合、カソード電極とアノード電極間の異常
放電を防止する目的で、通常放電経路に保護用抵抗４が
挿入されることがある。
【００１４】しかしながら、駆動回路基板２から見た場
合、図中、点線で接続されたように浮遊的な容量Ｃｆが
存在する。これは、駆動段制御用の電源や引き回し等に
よるものである。
合、図中、点線で接続されたように浮遊的な容量Ｃｆが
存在する。これは、駆動段制御用の電源や引き回し等に
よるものである。
【００１５】この容量Ｃｆによる電流ループＬは、定電
流回路５やアノード電極側の保護用抵抗４では制限する
ことはできない。
流回路５やアノード電極側の保護用抵抗４では制限する
ことはできない。
【００１６】本発明では、駆動回路基板２の入口に抵抗
６を入れることにより、この電流ループＬを制限し、カ
ソード電極間の異常放電を抑制する。
６を入れることにより、この電流ループＬを制限し、カ
ソード電極間の異常放電を抑制する。
【００１７】なお、コンプリメンタリ型回路において、
端子間容量の大きいスイッチ素子を使用した場合、表示
パネル１の全ラインの合計容量はかなり大きなものとな
り、そこに溜まる電荷も無視できなくなる。
端子間容量の大きいスイッチ素子を使用した場合、表示
パネル１の全ラインの合計容量はかなり大きなものとな
り、そこに溜まる電荷も無視できなくなる。
【００１８】そこで、この場合には、接合容量の小さい
ダイオードをスイッチ素子、あるいはスイッチ素子群の
高圧電源供給側に挿入すれば、この合計の容量が抑えら
れる。
ダイオードをスイッチ素子、あるいはスイッチ素子群の
高圧電源供給側に挿入すれば、この合計の容量が抑えら
れる。
【００１９】
【発明の実施の形態】以下、本発明を適用した具体的な
実施の形態について、図面を参照しながら説明する。
実施の形態について、図面を参照しながら説明する。
【００２０】図２に、プラズマアドレス液晶表示パネル
の構造を簡単に示す。
の構造を簡単に示す。
【００２１】プラズマアドレス液晶パネルは、液晶基板
１１とプラズマ基板１２に分けることができる。
１１とプラズマ基板１２に分けることができる。
【００２２】プラズマ基板１２は、ガラス基板１４の上
にアノード電極１８、カソード電極１９の放電電極が交
互に並べられ、放電チャンネルが形成されている。
にアノード電極１８、カソード電極１９の放電電極が交
互に並べられ、放電チャンネルが形成されている。
【００２３】液晶基板１１は、ガラス基板１３の下に例
えば画面の縦方向にストライプ状に形成される透明電極
１５、その下に液晶層１６があり、プラズマ基板１２と
の接合面には薄いガラス等の誘電体シート１７が置かれ
ている。
えば画面の縦方向にストライプ状に形成される透明電極
１５、その下に液晶層１６があり、プラズマ基板１２と
の接合面には薄いガラス等の誘電体シート１７が置かれ
ている。
【００２４】これら液晶基板１１とプラズマ基板１２
は、リブと呼ばれる隔壁２０により規定のギャップを保
って接合されている。
は、リブと呼ばれる隔壁２０により規定のギャップを保
って接合されている。
【００２５】図３は、横１ラインを構成するアノード電
極１８、カソード電極１９の１ペア分と、その回路の概
略を示している。
極１８、カソード電極１９の１ペア分と、その回路の概
略を示している。
【００２６】プラズマアドレス液晶表示パネルは、放電
選択パルスを用いてスイッチ２２を開閉し、アノード電
極１８とカソード電極１９の間に放電を起こし、放電
中、ないし放電直後に誘電体シート１７下に現れる電荷
を利用して、アノード電極１８と透明電極１５との間に
印加した電圧３１を液晶層１６に書き込むというのが、
基本的な仕組みである。
選択パルスを用いてスイッチ２２を開閉し、アノード電
極１８とカソード電極１９の間に放電を起こし、放電
中、ないし放電直後に誘電体シート１７下に現れる電荷
を利用して、アノード電極１８と透明電極１５との間に
印加した電圧３１を液晶層１６に書き込むというのが、
基本的な仕組みである。
【００２７】カソード電極１９の駆動回路は、通常、ト
ランジスタやＦＥＴ等のスイッチ素子で構成され、スイ
ッチ素子を導通（ＯＮ）させてカソード電極１９の電位
を引き下げることにより放電を発生させる。
ランジスタやＦＥＴ等のスイッチ素子で構成され、スイ
ッチ素子を導通（ＯＮ）させてカソード電極１９の電位
を引き下げることにより放電を発生させる。
【００２８】放電の終了は、スイッチ素子を開放（ＯＦ
Ｆ）してカソード電位をアノード電位まで引き戻すこと
で実現する。
Ｆ）してカソード電位をアノード電位まで引き戻すこと
で実現する。
【００２９】図４は、コンプリメンタリ型の駆動回路の
回路構成を示すものである。
回路構成を示すものである。
【００３０】カソード電極１９の駆動段は、スイッチ素
子群２２ａ、２２ｂ、２２ｃ・・・とスイッチ素子群２
４ａ、２４ｂ、２４ｃ・・・から構成され、これにプラ
ズマ放電用高圧電源２１が接続されている。
子群２２ａ、２２ｂ、２２ｃ・・・とスイッチ素子群２
４ａ、２４ｂ、２４ｃ・・・から構成され、これにプラ
ズマ放電用高圧電源２１が接続されている。
【００３１】コンプリメンタリ型の駆動回路では、スイ
ッチ素子群２２ａ、２２ｂ、２２ｃ・・・とスイッチ素
子群２４ａ、２４ｂ、２４ｃ・・・は、逆の動作を行
い、カソード電極１９は、常に高圧電源２１のプラス側
かマイナス側かのいずれかに極めて低い抵抗（スイッチ
素子のオン抵抗）を介して接続される。
ッチ素子群２２ａ、２２ｂ、２２ｃ・・・とスイッチ素
子群２４ａ、２４ｂ、２４ｃ・・・は、逆の動作を行
い、カソード電極１９は、常に高圧電源２１のプラス側
かマイナス側かのいずれかに極めて低い抵抗（スイッチ
素子のオン抵抗）を介して接続される。
【００３２】例えば、スイッチ素子２２ｂがオンのとき
に、スイッチ素子２４ｂはオフである。このとき、他の
スイッチ素子２２ａ、２２ｃ・・・はオフ、スイッチ素
子２４ａ、２４ｃ・・・はオンである。
に、スイッチ素子２４ｂはオフである。このとき、他の
スイッチ素子２２ａ、２２ｃ・・・はオフ、スイッチ素
子２４ａ、２４ｃ・・・はオンである。
【００３３】このとき、オンしているチャンネル以外の
チャンネルのカソード電極１９は、全てアノード電極１
８と同じ電位にある。故に、先に述べたように、カソー
ド電極１９間に異常放電が発生する場合がある。このと
きの電流経路は、図中一点鎖線で示すように、本来の放
電電流経路（図中、破線で示す。）とは異なり、例えば
スイッチ素子２４ａを経由したものとなる。
チャンネルのカソード電極１９は、全てアノード電極１
８と同じ電位にある。故に、先に述べたように、カソー
ド電極１９間に異常放電が発生する場合がある。このと
きの電流経路は、図中一点鎖線で示すように、本来の放
電電流経路（図中、破線で示す。）とは異なり、例えば
スイッチ素子２４ａを経由したものとなる。
【００３４】注意しなければならないのは、この経路に
は電流を制限するものはほとんど存在しないということ
である。
は電流を制限するものはほとんど存在しないということ
である。
【００３５】したがって、ほぼショートに近い大電流
が、オンしているスイッチ素子２２ｂ及びスイッチ素子
２４ａを貫通し、表示パネルの不要放電部分を焼損した
り、スイッチ素子２２ｂ、２４ａを破損する虞れがあ
る。
が、オンしているスイッチ素子２２ｂ及びスイッチ素子
２４ａを貫通し、表示パネルの不要放電部分を焼損した
り、スイッチ素子２２ｂ、２４ａを破損する虞れがあ
る。
【００３６】この不要な放電に対して、表示パネル側の
対策として、不要放電が発生する部分のカソード電極１
９を絶縁物で覆う等の手段が考えられるが、完全に塞ぐ
のは難しく、また絶縁物を介した交流的な放電も存在す
るため、回路側の対策が必須となる。
対策として、不要放電が発生する部分のカソード電極１
９を絶縁物で覆う等の手段が考えられるが、完全に塞ぐ
のは難しく、また絶縁物を介した交流的な放電も存在す
るため、回路側の対策が必須となる。
【００３７】そこで、この不要な電流経路に電流制御素
子である抵抗２５を挿入し、上記異常放電を起こす電流
を遮る手段を講じる。
子である抵抗２５を挿入し、上記異常放電を起こす電流
を遮る手段を講じる。
【００３８】本例では、各スイッチ素子２４ａ、２４
ｂ、２４ｃ・・・に対して直列に抵抗２５が挿入されて
いる。
ｂ、２４ｃ・・・に対して直列に抵抗２５が挿入されて
いる。
【００３９】この抵抗２５の抵抗値は、電流を遮るとい
う観点からはなるべく大きい方がよく、無限大であるこ
とが理想的であるが、スイッチ素子２２ａ、２２ｂ、２
２ｃ・・・がオフしたときにカソード電極１９の電位が
不定となるので、プラズマアドレス液晶表示パネルが正
常な動作のできる最大の抵抗値のものを接続することに
なる。
う観点からはなるべく大きい方がよく、無限大であるこ
とが理想的であるが、スイッチ素子２２ａ、２２ｂ、２
２ｃ・・・がオフしたときにカソード電極１９の電位が
不定となるので、プラズマアドレス液晶表示パネルが正
常な動作のできる最大の抵抗値のものを接続することに
なる。
【００４０】このように、抵抗２５を放電駆動段の高圧
電源入口側に設けることにより、不要な異常放電や、こ
れにより流れる電流による表示パネルや駆動素子（スイ
ッチ素子）の破壊を防ぐことができる。
電源入口側に設けることにより、不要な異常放電や、こ
れにより流れる電流による表示パネルや駆動素子（スイ
ッチ素子）の破壊を防ぐことができる。
【００４１】図５は、挿入する抵抗を１つにまとめた例
を示すものであり、コンプリメンタリ型駆動段の高圧電
源入口側に１つの抵抗２６が挿入されている。この抵抗
２６も、先の例における抵抗２５と同じ効果を与える。
を示すものであり、コンプリメンタリ型駆動段の高圧電
源入口側に１つの抵抗２６が挿入されている。この抵抗
２６も、先の例における抵抗２５と同じ効果を与える。
【００４２】ところで、この図５に示す回路構成を採用
した場合、端子間容量の大きいスイッチ素子２４ａ、２
４ｂ、２４ｃ・・・を使用している場合、表示パネルの
全ラインに相当する分の合計容量はかなり大きなものと
なり、そこに溜まる電荷も無視できなくなる。
した場合、端子間容量の大きいスイッチ素子２４ａ、２
４ｂ、２４ｃ・・・を使用している場合、表示パネルの
全ラインに相当する分の合計容量はかなり大きなものと
なり、そこに溜まる電荷も無視できなくなる。
【００４３】この容量Ｃｉは、図６Ａに示すように、各
スイッチ素子２２ａ、２２ｂ、２２ｃ・・・やスイッチ
素子２４ａ、２４ｂ、２４ｃ・・・に対応して形成さ
れ、これは見かけ上、図６Ｂに示すように、挿入した抵
抗２６の内側に大きな容量Ｃｔを接続したのと同等にな
る。
スイッチ素子２２ａ、２２ｂ、２２ｃ・・・やスイッチ
素子２４ａ、２４ｂ、２４ｃ・・・に対応して形成さ
れ、これは見かけ上、図６Ｂに示すように、挿入した抵
抗２６の内側に大きな容量Ｃｔを接続したのと同等にな
る。
【００４４】したがって、カソード電極１９間で不要な
放電が発生したとき、それらの容量Ｃｉに充電された電
荷は、当然抵抗２６を通らずに、オンしたカソード電極
１９に流れ込み、不要放電を助長させることになる。こ
れは、スイッチ群をＩＣ化した場合等でも同様で、抵抗
２６だけでは抑制することが難しい。
放電が発生したとき、それらの容量Ｃｉに充電された電
荷は、当然抵抗２６を通らずに、オンしたカソード電極
１９に流れ込み、不要放電を助長させることになる。こ
れは、スイッチ群をＩＣ化した場合等でも同様で、抵抗
２６だけでは抑制することが難しい。
【００４５】そこで、図７に示すように、スイッチ素子
２４ａ、２４ｂ、２４ｃ・・・の高圧電源の供給口に接
合容量の小さいダイオード２７を順方向に挿入する。
２４ａ、２４ｂ、２４ｃ・・・の高圧電源の供給口に接
合容量の小さいダイオード２７を順方向に挿入する。
【００４６】これにより、先の容量Ｃｉとダイオード２
７の接合容量が直列に接続された形になり、合計の容量
を減らすことができる。
７の接合容量が直列に接続された形になり、合計の容量
を減らすことができる。
【００４７】また、各ダイオード２７は、他の容量電荷
の流れ込み自体を阻止する方向に挿入されているので、
不要放電時には抵抗２６を介した経路のみとなり、不要
放電電流抑制の目的は達成される。
の流れ込み自体を阻止する方向に挿入されているので、
不要放電時には抵抗２６を介した経路のみとなり、不要
放電電流抑制の目的は達成される。
【００４８】以上、本発明の具体的な実施の形態につい
て説明してきたが、本発明がこの例に限定されるもので
ないことは言うまでもない。
て説明してきたが、本発明がこの例に限定されるもので
ないことは言うまでもない。
【００４９】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、不要な放電の発生がなく、パネルの破損や
駆動素子の破壊のない、信頼性の高い画像表示装置を提
供することが可能である。
明によれば、不要な放電の発生がなく、パネルの破損や
駆動素子の破壊のない、信頼性の高い画像表示装置を提
供することが可能である。
【図１】本発明の基本構成を示す模式図である。
【図２】プラズマアドレス液晶表示パネルの構成を一部
破断して示す概略斜視図である。
破断して示す概略斜視図である。
【図３】プラズマアドレス液晶表示パネルの回路の概略
を示す模式図である。
を示す模式図である。
【図４】本発明を適用したコンプリメンタリ型駆動回路
の一例を示す回路図である。
の一例を示す回路図である。
【図５】本発明を適用したコンプリメンタリ型駆動回路
の他の例を示す回路図である。
の他の例を示す回路図である。
【図６】不要放電を助長する浮遊容量の様子を示す回路
図である。
図である。
【図７】本発明を適用したコンプリメンタリ型駆動回路
のさらに他の例を示す回路図である。
のさらに他の例を示す回路図である。
【図８】プラズマアドレス表示パネルの電極配列を模式
的に示す平面図である。
的に示す平面図である。
【図９】カソード電極取り出し部分を拡大して示す要部
概略平面図である。
概略平面図である。
１１ 液晶基板、１２ プラズマ基板、１８ アノード
電極、１９ カソード電極、２１ プラズマ放電用高圧
電源、２２，２４ スイッチ素子、２５，２６抵抗、２
７ ダイオード
電極、１９ カソード電極、２１ プラズマ放電用高圧
電源、２２，２４ スイッチ素子、２５，２６抵抗、２
７ ダイオード
Claims (2)
- 【請求項１】 信号電極を配列した液晶セルと、この信
号電極と直交する放電チャンネルを備えたプラズマセル
を重ね合わせてなり、 上記放電チャンネルに線順次走査で選択パルスを供給す
る走査回路と、この線順次走査に同期して各信号電極に
画像信号を印加する信号回路とを備えた画像表示装置に
おいて、 上記放電チャンネルの放電駆動段が相補型回路により構
成されるとともに、この放電駆動段の高圧電源側に抵抗
が挿入されていることを特徴とする画像表示装置。 - 【請求項２】 上記抵抗の後にダイオードが順方向に挿
入されていることを特徴とする請求項１記載の画像表示
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8328950A JPH10170898A (ja) | 1996-12-09 | 1996-12-09 | 画像表示装置 |
| US08/986,360 US6052102A (en) | 1996-12-09 | 1997-12-08 | Plasma addressed electro-optical display |
| KR1019970067137A KR19980063948A (ko) | 1996-12-09 | 1997-12-09 | 플라즈마 구동식 광전 디스플레이 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8328950A JPH10170898A (ja) | 1996-12-09 | 1996-12-09 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10170898A true JPH10170898A (ja) | 1998-06-26 |
Family
ID=18215924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8328950A Withdrawn JPH10170898A (ja) | 1996-12-09 | 1996-12-09 | 画像表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6052102A (ja) |
| JP (1) | JPH10170898A (ja) |
| KR (1) | KR19980063948A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674419B2 (en) * | 2000-11-02 | 2004-01-06 | Tektronix, Inc. | AC palc display device with floating electrode |
| CN101622656B (zh) * | 2007-02-28 | 2011-08-03 | 松下电器产业株式会社 | 等离子体显示面板的驱动装置、驱动方法及等离子体显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2891280B2 (ja) * | 1993-12-10 | 1999-05-17 | 富士通株式会社 | 平面表示装置の駆動装置及び駆動方法 |
| JP3395399B2 (ja) * | 1994-09-09 | 2003-04-14 | ソニー株式会社 | プラズマ駆動回路 |
| US5696569A (en) * | 1994-12-21 | 1997-12-09 | Philips Electronics North America | Channel configuration for plasma addressed liquid crystal display |
-
1996
- 1996-12-09 JP JP8328950A patent/JPH10170898A/ja not_active Withdrawn
-
1997
- 1997-12-08 US US08/986,360 patent/US6052102A/en not_active Expired - Fee Related
- 1997-12-09 KR KR1019970067137A patent/KR19980063948A/ko not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980063948A (ko) | 1998-10-07 |
| US6052102A (en) | 2000-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2004078187A (ja) | 静電気防止のための液晶パネル | |
| JPH08338973A (ja) | 液晶表示素子の静電気防止回路 | |
| EP0379249B1 (en) | Active matrix-addressed display devices | |
| EP0977168A1 (en) | Plasma display device | |
| JPH10509533A (ja) | 液晶表示装置 | |
| JPH06202168A (ja) | 電気泳動表示装置 | |
| JPH10170898A (ja) | 画像表示装置 | |
| KR100606860B1 (ko) | 플라즈마 표시패널용 전극구동장치 | |
| US7796203B2 (en) | Liquid crystal display device | |
| JP2005115049A (ja) | アクティブマトリクス基板 | |
| JPH10170893A (ja) | 画像表示装置 | |
| JPH10170894A (ja) | 画像表示装置 | |
| JP3013471B2 (ja) | 画像表示装置 | |
| JP3542551B2 (ja) | プラズマディスプレーパネルの低電圧駆動装置及び方法 | |
| KR101748698B1 (ko) | 표시패널 및 이를 포함하는 평판디스플레이장치 | |
| KR100521485B1 (ko) | 플라즈마 표시 장치 및 그의 전원 제어 방법 | |
| JP3418683B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3358396B2 (ja) | プラズマアドレス表示装置 | |
| KR100517960B1 (ko) | 전계방출 소자 스페이서 방전 장치 및 방법 | |
| KR100476597B1 (ko) | 박막 트랜지스터 액정 표시 장치 | |
| JP2000206573A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JPH10171414A (ja) | 画像表示装置の初期エージング方法 | |
| JP3042079B2 (ja) | 画像表示装置 | |
| JP2005215452A (ja) | 電気光学装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |