JPH10170937A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH10170937A JPH10170937A JP34042496A JP34042496A JPH10170937A JP H10170937 A JPH10170937 A JP H10170937A JP 34042496 A JP34042496 A JP 34042496A JP 34042496 A JP34042496 A JP 34042496A JP H10170937 A JPH10170937 A JP H10170937A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- electrode
- pixel electrode
- edge
- capacitance electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 開口率が高く、表示領域内での画素間での開
口率が均一な液晶表示装置を提供する。 【解決手段】 TFT基板側の画素電極19の三方の周
縁に絶縁膜を介して重なり合う補助容量電極14を形成
する。このTFT基板と共通基板とのパターン間にずれ
がない状態で、共通基板側のブラックマスク20の開口
部21の開口側縁部21Aが、補助容量電極14の側縁
部14aより、誤差範囲内で最大誤差が生じたときのず
れ寸法だけ外側に位置するように設定する。このような
構成とすることにより、ずれが発生した場合に開口側縁
部21Aが補助容量電極の側縁部14aより内側にずれ
ることがないため、画素の開口率を低下させることがな
く、表示領域内の画素の開口率を均一にすることができ
る。
口率が均一な液晶表示装置を提供する。 【解決手段】 TFT基板側の画素電極19の三方の周
縁に絶縁膜を介して重なり合う補助容量電極14を形成
する。このTFT基板と共通基板とのパターン間にずれ
がない状態で、共通基板側のブラックマスク20の開口
部21の開口側縁部21Aが、補助容量電極14の側縁
部14aより、誤差範囲内で最大誤差が生じたときのず
れ寸法だけ外側に位置するように設定する。このような
構成とすることにより、ずれが発生した場合に開口側縁
部21Aが補助容量電極の側縁部14aより内側にずれ
ることがないため、画素の開口率を低下させることがな
く、表示領域内の画素の開口率を均一にすることができ
る。
Description
【0001】
【発明の属する技術分野】この発明は、液晶表示装置に
関し、さらに詳しくは蓄積容量電極を備えた液晶表示装
置に関する。
関し、さらに詳しくは蓄積容量電極を備えた液晶表示装
置に関する。
【0002】
【従来の技術】従来、液晶表示装置としては、例えば図
4に示すように、一対の対向する基板のうち一方の基板
の他方の基板と対向する面に画素電極1がマトリクス状
に配列・形成され、それら画素電極1のそれぞれに、ス
イッチング素子としての薄膜トランジスタ(以下、TF
Tという)2が接続するように形成された、アクティブ
駆動される液晶表示装置(以下、LCDという)があ
る。そして、一方の基板には、画素電極1の周縁部と絶
縁膜を介して重なり合う補助容量電極3が形成されてい
る。この補助容量電極3は、TFT2のもつ構造要因に
よって、実際に画素に書き込んでいる信号電圧が起こす
レベルシフトを軽減するために設けられている。同図中
斜線で示す部分は、他方の基板に形成されたブラックマ
スク4であり、両基板を貼り合わせた場合にこのブラッ
クマスク4の開口部4Aは画素電極1の周縁内側に沿っ
て開口するようなパターンに設定されている。加えて、
補助容量電極3は、平面的に見るとブラックマスク4に
覆われるように設定されている。特に、図4に示した液
晶表示装置は、補助容量電極3が画素電極1を横断する
形態ではなく、補助容量電極3が画素電極1の周縁のみ
で重なり合うように設定されているため、開口率の向上
が図られている。
4に示すように、一対の対向する基板のうち一方の基板
の他方の基板と対向する面に画素電極1がマトリクス状
に配列・形成され、それら画素電極1のそれぞれに、ス
イッチング素子としての薄膜トランジスタ(以下、TF
Tという)2が接続するように形成された、アクティブ
駆動される液晶表示装置(以下、LCDという)があ
る。そして、一方の基板には、画素電極1の周縁部と絶
縁膜を介して重なり合う補助容量電極3が形成されてい
る。この補助容量電極3は、TFT2のもつ構造要因に
よって、実際に画素に書き込んでいる信号電圧が起こす
レベルシフトを軽減するために設けられている。同図中
斜線で示す部分は、他方の基板に形成されたブラックマ
スク4であり、両基板を貼り合わせた場合にこのブラッ
クマスク4の開口部4Aは画素電極1の周縁内側に沿っ
て開口するようなパターンに設定されている。加えて、
補助容量電極3は、平面的に見るとブラックマスク4に
覆われるように設定されている。特に、図4に示した液
晶表示装置は、補助容量電極3が画素電極1を横断する
形態ではなく、補助容量電極3が画素電極1の周縁のみ
で重なり合うように設定されているため、開口率の向上
が図られている。
【0003】
【発明が解決しようとする課題】上記した開口率が高く
なるのは、両方の基板どうしの貼り合わせずれがなく、
また画素電極1が形成される基板側の表示領域内でパタ
ーンずれがない場合である。しかし、通常は基板どうし
の貼り合わせ誤差によるずれや、所謂パターンマスクの
アライメント誤差などによるずれが発生するため、補助
容量電極3とブラックマスク4との間にずれが発生する
問題があった。
なるのは、両方の基板どうしの貼り合わせずれがなく、
また画素電極1が形成される基板側の表示領域内でパタ
ーンずれがない場合である。しかし、通常は基板どうし
の貼り合わせ誤差によるずれや、所謂パターンマスクの
アライメント誤差などによるずれが発生するため、補助
容量電極3とブラックマスク4との間にずれが発生する
問題があった。
【0004】特に、液晶表示装置の大画面化が進んでい
る現在、液晶パネルのパターン形成には画面全体を小領
域に区分けしたパターンを別々のマスクに形成してお
き、これらを用いて複数回露光して全体パターンを形成
するという分割露光方式が行われている。この場合、異
なる露光領域間では、マスクのアライメント誤差に起因
してパターンずれが起こる。また、上記したように補助
容量電極3は画素電極1の周縁部に重なり合い、かつブ
ラックマスク4と重なり合ってブラックマスク4の開口
部4A内に出ないように設計されているが、画素電極1
が形成されている一方の基板(TFT基板)とブラック
マスク4が形成されている他方の基板(共通基板)との
貼り合わせずれが起こり、例えば図5および図6に示す
ように、設計ではブラックマスク4の開口部4Aの外側
に位置すべき補助容量電極3の一部が、実際にはブラッ
クマスク4の開口部4A内に出てしまう。このとき、図
5と図6とに示す領域のように、異なる露光領域間でア
ライメントずれが起こっているとブラックマスク4の開
口部4Aの内側に出ている補助容量電極3の面積が両者
で異なる。補助容量電極3は、通常、ゲート電極材料と
同一の材料でゲート電極と同時に形成されるため遮光性
を有している。このため、異なる露光領域の画素間の開
口率に差が生じて、両領域が隣接する場合には表示画面
中にこれら領域の境界が見えるという問題があった。図
5は両基板間のパターンずれが小さい場合、図Cはパタ
ーンずれが大きい場合を示している。特に、貼り合わせ
ずれやマスク合わせずれはX方向またはY方向の1つの
方向へのずれが発生し易いことが指摘されている。
る現在、液晶パネルのパターン形成には画面全体を小領
域に区分けしたパターンを別々のマスクに形成してお
き、これらを用いて複数回露光して全体パターンを形成
するという分割露光方式が行われている。この場合、異
なる露光領域間では、マスクのアライメント誤差に起因
してパターンずれが起こる。また、上記したように補助
容量電極3は画素電極1の周縁部に重なり合い、かつブ
ラックマスク4と重なり合ってブラックマスク4の開口
部4A内に出ないように設計されているが、画素電極1
が形成されている一方の基板(TFT基板)とブラック
マスク4が形成されている他方の基板(共通基板)との
貼り合わせずれが起こり、例えば図5および図6に示す
ように、設計ではブラックマスク4の開口部4Aの外側
に位置すべき補助容量電極3の一部が、実際にはブラッ
クマスク4の開口部4A内に出てしまう。このとき、図
5と図6とに示す領域のように、異なる露光領域間でア
ライメントずれが起こっているとブラックマスク4の開
口部4Aの内側に出ている補助容量電極3の面積が両者
で異なる。補助容量電極3は、通常、ゲート電極材料と
同一の材料でゲート電極と同時に形成されるため遮光性
を有している。このため、異なる露光領域の画素間の開
口率に差が生じて、両領域が隣接する場合には表示画面
中にこれら領域の境界が見えるという問題があった。図
5は両基板間のパターンずれが小さい場合、図Cはパタ
ーンずれが大きい場合を示している。特に、貼り合わせ
ずれやマスク合わせずれはX方向またはY方向の1つの
方向へのずれが発生し易いことが指摘されている。
【0005】この発明が解決しようとする課題は、開口
率が高くしかも表示領域内での画素間で開口率が均一な
液晶表示装置を得るには、どのような手段を講じればよ
いかという点にある。
率が高くしかも表示領域内での画素間で開口率が均一な
液晶表示装置を得るには、どのような手段を講じればよ
いかという点にある。
【0006】
【課題を解決するための手段】請求項1記載の発明は、
相対向する一対の基板のうちの一方の基板の対向内側面
に、複数の走査線と複数の信号線が交差して形成される
と共に、隣接する前記走査線と隣接する前記信号線との
間に、画素電極と、該画素電極と絶縁膜を介して該画素
電極の周縁に沿って形成され且つ該画素電極を挟んで対
向する部分を有する補助容量電極と、前記画素電極に接
続されたスイッチング素子と、が形成され、他方の基板
の対向内側面に、前記画素電極と対応する位置に開口部
を有するブラックマスクが形成された、液晶表示装置に
おいて、前記一方の基板に形成された補助容量電極と前
記他方の基板に形成されたブラックマスクとの位置合わ
せ誤差がない状態で、前記補助容量電極の前記画素電極
を挟んで対向する部分の対向縁部より、前記対向縁部に
対応する前記開口部の縁部が、誤差範囲内での最大位置
ずれ寸法以上外側に位置する部分を有するように形成さ
れると共に、前記補助容量電極の前記対向縁部と反対側
の縁部が前記開口部の縁部より、誤差範囲内での最大位
置ずれ寸法以上外側に位置するように形成されているこ
とを特徴としている。請求項2記載の発明は、前記最大
位置ずれ寸法が、前記した一対の基板の最大貼り合わせ
ずれ寸法と、分割露光に伴う最大パターンずれ寸法と、
の和であることを特徴としている。
相対向する一対の基板のうちの一方の基板の対向内側面
に、複数の走査線と複数の信号線が交差して形成される
と共に、隣接する前記走査線と隣接する前記信号線との
間に、画素電極と、該画素電極と絶縁膜を介して該画素
電極の周縁に沿って形成され且つ該画素電極を挟んで対
向する部分を有する補助容量電極と、前記画素電極に接
続されたスイッチング素子と、が形成され、他方の基板
の対向内側面に、前記画素電極と対応する位置に開口部
を有するブラックマスクが形成された、液晶表示装置に
おいて、前記一方の基板に形成された補助容量電極と前
記他方の基板に形成されたブラックマスクとの位置合わ
せ誤差がない状態で、前記補助容量電極の前記画素電極
を挟んで対向する部分の対向縁部より、前記対向縁部に
対応する前記開口部の縁部が、誤差範囲内での最大位置
ずれ寸法以上外側に位置する部分を有するように形成さ
れると共に、前記補助容量電極の前記対向縁部と反対側
の縁部が前記開口部の縁部より、誤差範囲内での最大位
置ずれ寸法以上外側に位置するように形成されているこ
とを特徴としている。請求項2記載の発明は、前記最大
位置ずれ寸法が、前記した一対の基板の最大貼り合わせ
ずれ寸法と、分割露光に伴う最大パターンずれ寸法と、
の和であることを特徴としている。
【0007】請求項1記載の発明においては、補助容量
電極パターンとブラックマスクのパターンとが、請求項
2記載の例えば両基板の貼り合わせずれや分割露光にお
けるマスクのアライメントずれにより、位置ずれを起こ
した場合に、補助容量電極の画素電極を挟んで対向する
部分の対向縁部より、その対向縁部に対応するブラック
マスクの開口部の縁部が、誤差範囲内での最大位置ずれ
寸法以上外側に位置する部分を有するように形成されて
いるため、ブラックマスクの開口部の縁部が補助容量電
極の対向縁部を越えて画素電極を覆ってしまうことがな
い。また、このとき、前記補助容量電極の前記対向縁部
と反対側の縁部が前記開口部の縁部より、誤差範囲内で
の最大位置ずれ寸法以上外側に位置するように形成され
ているため、ブラックマスクの開口部の縁部が補助容量
電極の対向縁部と反対側の縁部を越えることがない。こ
のため、画素電極の外側部分での光漏れを防止すること
ができる。このように、この発明によれば、常に補助容
量電極の対向縁部間の画素電極部分は、ブラックマスク
の開口部内に位置するため、画素部分の開口率は表示領
域全域で均一となる。
電極パターンとブラックマスクのパターンとが、請求項
2記載の例えば両基板の貼り合わせずれや分割露光にお
けるマスクのアライメントずれにより、位置ずれを起こ
した場合に、補助容量電極の画素電極を挟んで対向する
部分の対向縁部より、その対向縁部に対応するブラック
マスクの開口部の縁部が、誤差範囲内での最大位置ずれ
寸法以上外側に位置する部分を有するように形成されて
いるため、ブラックマスクの開口部の縁部が補助容量電
極の対向縁部を越えて画素電極を覆ってしまうことがな
い。また、このとき、前記補助容量電極の前記対向縁部
と反対側の縁部が前記開口部の縁部より、誤差範囲内で
の最大位置ずれ寸法以上外側に位置するように形成され
ているため、ブラックマスクの開口部の縁部が補助容量
電極の対向縁部と反対側の縁部を越えることがない。こ
のため、画素電極の外側部分での光漏れを防止すること
ができる。このように、この発明によれば、常に補助容
量電極の対向縁部間の画素電極部分は、ブラックマスク
の開口部内に位置するため、画素部分の開口率は表示領
域全域で均一となる。
【0008】請求項3記載の発明は、前記補助容量電極
が、信号線もしくは走査線の側縁部のみに重なり合うよ
うに設定されていることを特徴としている。請求項3記
載の発明においては、補助容量電極と、信号線や走査線
などの配線との重なりが抑えられているため、信号伝搬
などに影響を与えるの抑制することができる。
が、信号線もしくは走査線の側縁部のみに重なり合うよ
うに設定されていることを特徴としている。請求項3記
載の発明においては、補助容量電極と、信号線や走査線
などの配線との重なりが抑えられているため、信号伝搬
などに影響を与えるの抑制することができる。
【0009】請求項4記載の発明は、前記補助容量電極
が、画素電極の三方の周縁部に重なり合うことを特徴と
している。
が、画素電極の三方の周縁部に重なり合うことを特徴と
している。
【0010】
【発明の実施の形態】以下、この発明に係る液晶表示装
置の詳細を図面に示す実施形態に基づいて説明する。 (実施形態1)図1および図2はこの発明に係る液晶表
示装置の実施形態1を示している。図は、一対の透明基
板(図示省略する)間に液晶を封止してなる液晶表示装
置の略1画素部分に着目した平面説明図である。
置の詳細を図面に示す実施形態に基づいて説明する。 (実施形態1)図1および図2はこの発明に係る液晶表
示装置の実施形態1を示している。図は、一対の透明基
板(図示省略する)間に液晶を封止してなる液晶表示装
置の略1画素部分に着目した平面説明図である。
【0011】まず、画素電極やスイッチング素子などが
形成された一方の透明基板側の構成を説明する。図中1
1は走査線としての複数のゲートラインである。このゲ
ートライン11は、所定方向(図中矢印xで示す方向)
に沿って延在されかつ互いに所定間隔を隔てて平行をな
すように形成されている。そして、このゲートライン1
1はゲート電極材料、例えばアルミニウム(Al)、タ
ンタル(Ta)、クロム(Cr)などの遮光性の金属材
料で形成されている。また、ゲートライン11には、各
画素におけるスイッチング素子としてのTFT12を構
成するゲート電極13が一体的に形成されている。な
お、このTFT12は、画素領域のコーナ部分に配置さ
れている。なお、このゲートライン11と同時に、同一
材料膜で後記する補助容量電極14が形成されている。
形成された一方の透明基板側の構成を説明する。図中1
1は走査線としての複数のゲートラインである。このゲ
ートライン11は、所定方向(図中矢印xで示す方向)
に沿って延在されかつ互いに所定間隔を隔てて平行をな
すように形成されている。そして、このゲートライン1
1はゲート電極材料、例えばアルミニウム(Al)、タ
ンタル(Ta)、クロム(Cr)などの遮光性の金属材
料で形成されている。また、ゲートライン11には、各
画素におけるスイッチング素子としてのTFT12を構
成するゲート電極13が一体的に形成されている。な
お、このTFT12は、画素領域のコーナ部分に配置さ
れている。なお、このゲートライン11と同時に、同一
材料膜で後記する補助容量電極14が形成されている。
【0012】TFT12は、ゲート電極13上にゲート
絶縁膜(図示省略する)を介して半導体層15がパター
ニングされ、この半導体層15上のゲート電極13で分
けられる両側にソース電極16とドレイン電極17とが
分離されて接続されている。ドレイン電極17は、信号
線としてのドレインライン18と一体的に形成されてい
る。ドレインライン18は、複数が所定間隔を隔てて図
中矢印y方向に沿って延在されている。ゲートライン1
1とドレインライン18とで区画された画素領域内に
は、ITO(indium tin oxide)でなる透明な画素電極
19が略長方形状に形成されている。上記したソース電
極16は、この画素電極19のコーナ部分に接続されて
いる。
絶縁膜(図示省略する)を介して半導体層15がパター
ニングされ、この半導体層15上のゲート電極13で分
けられる両側にソース電極16とドレイン電極17とが
分離されて接続されている。ドレイン電極17は、信号
線としてのドレインライン18と一体的に形成されてい
る。ドレインライン18は、複数が所定間隔を隔てて図
中矢印y方向に沿って延在されている。ゲートライン1
1とドレインライン18とで区画された画素領域内に
は、ITO(indium tin oxide)でなる透明な画素電極
19が略長方形状に形成されている。上記したソース電
極16は、この画素電極19のコーナ部分に接続されて
いる。
【0013】補助容量電極14は、上記したようにゲー
トライン11と同一の材料で形成されている。また、補
助容量電極14は、図中x方向に並ぶ画素電極19の相
隣接する画素電極19の周縁側部と重なり合うように両
画素電極19、19の領域に亙って形成された矩形部1
4Aと、x方向に並ぶ画素電極19におけるTFT12
が接続されていない側の周縁部(図中下縁部)と重なり
合う帯状部14Bと、からなる。すなわち、この補助容
量電極14は、x方向に並ぶそれぞれの画素電極19の
周縁に対して略コ字状をなして重なり合うように形成さ
れている。なお、相隣接する画素電極19どうしの間に
配置されたドレインライン18は、図示するように補助
容量電極14と重なり合っている。
トライン11と同一の材料で形成されている。また、補
助容量電極14は、図中x方向に並ぶ画素電極19の相
隣接する画素電極19の周縁側部と重なり合うように両
画素電極19、19の領域に亙って形成された矩形部1
4Aと、x方向に並ぶ画素電極19におけるTFT12
が接続されていない側の周縁部(図中下縁部)と重なり
合う帯状部14Bと、からなる。すなわち、この補助容
量電極14は、x方向に並ぶそれぞれの画素電極19の
周縁に対して略コ字状をなして重なり合うように形成さ
れている。なお、相隣接する画素電極19どうしの間に
配置されたドレインライン18は、図示するように補助
容量電極14と重なり合っている。
【0014】次に、他方の透明基板における一方の透明
基板と対向する面側に形成されるブラックマスク20の
構成について説明する。このブラックマスク20は、遮
光性の材料で形成され、一方の透明基板に形成されたそ
れぞれの画素電極19に対応した部分に開口部21が形
成されている。図1は、両透明基板どうしの貼り合わせ
ずれおよびパターンずれが生じていない状態を示してい
る。このとき、同一画素領域内における、ブラックマス
ク20の開口部21のx方向の両側に位置する開口側縁
部21Aから、補助容量電極14の矩形部14Aの側縁
部14aまで、の距離Lxは、透明基板どうしの貼り合
わせ誤差とパターンマスクのアライメント誤差との和よ
りやや長くなるように設定されている。また、同一画素
領域内における、ブラックマスク20の開口部21のy
方向の下側に位置する開口下縁部21Bから、補助容量
電極14の下縁部14bまで、の距離Lybも、透明基
板どうしの貼り合わせ誤差とパターンマスクのアライメ
ント誤差との和よりやや長くなるように設定されてい
る。さらに、同一画素領域内における、ブラックマスク
20の開口部21のy方向の上側に位置する開口上縁部
21Cから、画素電極19の上縁部19Aまで、の距離
もLytも、透明基板どうしの貼り合わせ誤差とパター
ンマスクのアライメント誤差との和よりやや長くなるよ
うに設定されている。
基板と対向する面側に形成されるブラックマスク20の
構成について説明する。このブラックマスク20は、遮
光性の材料で形成され、一方の透明基板に形成されたそ
れぞれの画素電極19に対応した部分に開口部21が形
成されている。図1は、両透明基板どうしの貼り合わせ
ずれおよびパターンずれが生じていない状態を示してい
る。このとき、同一画素領域内における、ブラックマス
ク20の開口部21のx方向の両側に位置する開口側縁
部21Aから、補助容量電極14の矩形部14Aの側縁
部14aまで、の距離Lxは、透明基板どうしの貼り合
わせ誤差とパターンマスクのアライメント誤差との和よ
りやや長くなるように設定されている。また、同一画素
領域内における、ブラックマスク20の開口部21のy
方向の下側に位置する開口下縁部21Bから、補助容量
電極14の下縁部14bまで、の距離Lybも、透明基
板どうしの貼り合わせ誤差とパターンマスクのアライメ
ント誤差との和よりやや長くなるように設定されてい
る。さらに、同一画素領域内における、ブラックマスク
20の開口部21のy方向の上側に位置する開口上縁部
21Cから、画素電極19の上縁部19Aまで、の距離
もLytも、透明基板どうしの貼り合わせ誤差とパター
ンマスクのアライメント誤差との和よりやや長くなるよ
うに設定されている。
【0015】図2は、x方向に基板どうしの貼り合わせ
ずれおよび分割露光によるアライメントずれが誤差の範
囲内で発生した状態を示している。このとき同図に示す
ように、同一画素領域内において、補助容量電極14の
矩形部14Aの図中右側の側縁部14aとブラックマス
ク20の開口側縁部21Aとの距離がLxより短いLx
1になり、図中左側の矩形部14Aの側縁部14aと左
側のブラックマスク20の開口側縁部21Aとの距離が
Lxより長いLx2になる。しかし、図1に示したブラ
ックマスク20および補助容量電極14で囲まれた画素
電極19の開口部の面積と、図2に示したブラックマス
ク20および補助容量電極14で囲まれ画素電極19の
開口部の面積と、は同一である。このように、本実施形
態では、x方向に透明基板どうしのパターンの間に誤差
範囲内のずれが発生しても、すべての画素の開口部の面
積は同一であり開口率が均一となる。なお、図2に示す
場合は、x方向のみにずれが発生した状態であるが、y
方向にも上記範囲内でずれが発生した場合はLytとL
ybが変化するだけでやはり開口部の面積は変化せず開
口率を均一に保つことができる。
ずれおよび分割露光によるアライメントずれが誤差の範
囲内で発生した状態を示している。このとき同図に示す
ように、同一画素領域内において、補助容量電極14の
矩形部14Aの図中右側の側縁部14aとブラックマス
ク20の開口側縁部21Aとの距離がLxより短いLx
1になり、図中左側の矩形部14Aの側縁部14aと左
側のブラックマスク20の開口側縁部21Aとの距離が
Lxより長いLx2になる。しかし、図1に示したブラ
ックマスク20および補助容量電極14で囲まれた画素
電極19の開口部の面積と、図2に示したブラックマス
ク20および補助容量電極14で囲まれ画素電極19の
開口部の面積と、は同一である。このように、本実施形
態では、x方向に透明基板どうしのパターンの間に誤差
範囲内のずれが発生しても、すべての画素の開口部の面
積は同一であり開口率が均一となる。なお、図2に示す
場合は、x方向のみにずれが発生した状態であるが、y
方向にも上記範囲内でずれが発生した場合はLytとL
ybが変化するだけでやはり開口部の面積は変化せず開
口率を均一に保つことができる。
【0016】本実施形態では、分割露光された異なる表
示領域間においても開口率が同一となり、すべての画素
間での開口率を均一にすることができる。また、補助容
量電極14が所定方向にアライメントずれを起こして
も、画素の開口率を決める画素を挟む補助容量電極14
部分の間の距離は変化しないため、分割露光の異なる領
域間の画素どうしの開口率は変化しない。このため、従
来のように開口率の異なる領域どうしの境界が表示画面
に現れるというような問題は発生しない。また、本実施
形態においては、両基板間でパターンのずれが誤差の範
囲で最大限生じたとしても、補助容量電極14の側縁部
14aどうしで挟まれる画素部分は開口部21に位置す
るため、高い開口率を確保することができる。
示領域間においても開口率が同一となり、すべての画素
間での開口率を均一にすることができる。また、補助容
量電極14が所定方向にアライメントずれを起こして
も、画素の開口率を決める画素を挟む補助容量電極14
部分の間の距離は変化しないため、分割露光の異なる領
域間の画素どうしの開口率は変化しない。このため、従
来のように開口率の異なる領域どうしの境界が表示画面
に現れるというような問題は発生しない。また、本実施
形態においては、両基板間でパターンのずれが誤差の範
囲で最大限生じたとしても、補助容量電極14の側縁部
14aどうしで挟まれる画素部分は開口部21に位置す
るため、高い開口率を確保することができる。
【0017】(実施形態2)図3は、本発明に係る液晶
表示装置の実施形態2を示す平面説明図である。本実施
形態の構成は、上記した実施形態1における補助容量電
極14の形状が異なる点を除けば実施形態1と略同様で
ある。本実施形態の補助容量電極14は、図3に示すよ
うに、x方向に並ぶ画素電極19どうしの間に2つの矩
形部14Aが形成されている。この画素間の2つの矩形
部14A間にはスリット14Cが形成されている。そし
て、各矩形部14Aのはその両側部分が画素電極19の
側縁部とドレインライン18の側縁部とのそれぞれに僅
かに重なり合うように設定されている。このように補助
容量電極14の形状を設定したことにより、信号線とし
てのドレインライン18と補助容量電極14との重なり
合う面積が小さくなるため、ドレインライン18におけ
る信号伝搬への影響を極力抑制できる。また、ドレイン
ライン18と補助容量電極14は、僅かながら重なり合
っているため、ブラックマスク20がx方向へ位置ずれ
を起こしたり、パターンマスクのアライメントずれが発
生してもドレインライン18近傍から光漏れを起こすこ
とがない。なお、本実施形態における他の作用・効果は
上記した実施形態1と同様である。
表示装置の実施形態2を示す平面説明図である。本実施
形態の構成は、上記した実施形態1における補助容量電
極14の形状が異なる点を除けば実施形態1と略同様で
ある。本実施形態の補助容量電極14は、図3に示すよ
うに、x方向に並ぶ画素電極19どうしの間に2つの矩
形部14Aが形成されている。この画素間の2つの矩形
部14A間にはスリット14Cが形成されている。そし
て、各矩形部14Aのはその両側部分が画素電極19の
側縁部とドレインライン18の側縁部とのそれぞれに僅
かに重なり合うように設定されている。このように補助
容量電極14の形状を設定したことにより、信号線とし
てのドレインライン18と補助容量電極14との重なり
合う面積が小さくなるため、ドレインライン18におけ
る信号伝搬への影響を極力抑制できる。また、ドレイン
ライン18と補助容量電極14は、僅かながら重なり合
っているため、ブラックマスク20がx方向へ位置ずれ
を起こしたり、パターンマスクのアライメントずれが発
生してもドレインライン18近傍から光漏れを起こすこ
とがない。なお、本実施形態における他の作用・効果は
上記した実施形態1と同様である。
【0018】以上、実施形態1および実施形態2につい
て説明したが、本発明はこれらに限定されるものではな
く、構成の要旨に付随する各種の変更が可能である。例
えば、上記各実施形態においては、補助容量電極14が
画素電極19を略コ字状に重なる場合に本発明を適用し
たが、実質的に画素電極を挟んで対向する部分を有する
形状の補助容量電極であれば、本発明を適用することが
できる。また、上記各実施形態では、ドレインラインを
信号線としたが、ソースラインを信号線とする形態の液
晶表示装置に本発明を適用することも勿論可能である。
さらに、上記各実施形態においては、透過型の液晶表示
装置とする場合はバックライトなどを備え、反射型の液
晶表示装置とする場合は反射板などを備える構成となる
ことは言うまでもない。
て説明したが、本発明はこれらに限定されるものではな
く、構成の要旨に付随する各種の変更が可能である。例
えば、上記各実施形態においては、補助容量電極14が
画素電極19を略コ字状に重なる場合に本発明を適用し
たが、実質的に画素電極を挟んで対向する部分を有する
形状の補助容量電極であれば、本発明を適用することが
できる。また、上記各実施形態では、ドレインラインを
信号線としたが、ソースラインを信号線とする形態の液
晶表示装置に本発明を適用することも勿論可能である。
さらに、上記各実施形態においては、透過型の液晶表示
装置とする場合はバックライトなどを備え、反射型の液
晶表示装置とする場合は反射板などを備える構成となる
ことは言うまでもない。
【0019】
【発明の効果】以上の説明から明らかなように、この発
明によれば、開口率が高くしかも表示領域内での画素間
で開口率が均一な液晶表示装置を実現することが可能と
なる。このため、開口率の異なる領域が存在することに
起因した表示上の境界が発生するのを防止することがで
きる。
明によれば、開口率が高くしかも表示領域内での画素間
で開口率が均一な液晶表示装置を実現することが可能と
なる。このため、開口率の異なる領域が存在することに
起因した表示上の境界が発生するのを防止することがで
きる。
【図1】本発明に係る液晶表示装置の実施形態1を示す
平面説明図。
平面説明図。
【図2】本発明に係る液晶表示装置の実施形態1を示す
平面説明図。
平面説明図。
【図3】本発明に係る液晶表示装置の実施形態2を示す
平面説明図。
平面説明図。
【図4】従来の液晶表示装置を示す平面説明図。
【図5】従来の液晶表示装置を示す平面説明図。
【図6】従来の液晶表示装置を示す平面説明図。
11 ゲートライン 12 TFT 14 補助容量電極 14A 矩形部 14B 帯状部 14C スリット 14a 側縁部 14b 下縁部 18 ドレインライン 19 画素電極 20 ブラックマスク 21 開口部 21A 開口側縁部 21B 開口下縁部 21C 開口上縁部
Claims (4)
- 【請求項1】 相対向する一対の基板のうちの一方の基
板の対向内側面に、複数の走査線と複数の信号線が交差
して形成されると共に、隣接する前記走査線と隣接する
前記信号線との間に、画素電極と、該画素電極と絶縁膜
を介して該画素電極の周縁に沿って形成され且つ該画素
電極を挟んで対向する部分を有する補助容量電極と、前
記画素電極に接続されたスイッチング素子と、が形成さ
れ、 他方の基板の対向内側面に、前記画素電極と対応する位
置に開口部を有するブラックマスクが形成された、液晶
表示装置において、 前記一方の基板に形成された補助容量電極と前記他方の
基板に形成されたブラックマスクとの位置合わせ誤差が
ない状態で、前記補助容量電極の前記画素電極を挟んで
対向する部分の対向縁部より、前記対向縁部に対応する
前記開口部の縁部が、誤差範囲内での最大位置ずれ寸法
以上外側に位置する部分を有するように形成されると共
に、前記補助容量電極の前記対向縁部と反対側の縁部が
前記開口部の縁部より、誤差範囲内での最大位置ずれ寸
法以上外側に位置するように形成されていることを特徴
とする液晶表示装置。 - 【請求項2】 前記最大位置ずれ寸法は、前記した一対
の基板の最大貼り合わせずれ寸法と、分割露光に伴う最
大パターンずれ寸法と、の和であることを特徴とする請
求項1記載の液晶表示装置。 - 【請求項3】 前記補助容量電極は、信号線もしくは走
査線の側縁部のみに重なり合うように設定されているこ
とを特徴とする請求項1または請求項2に記載の液晶表
示装置。 - 【請求項4】 前記補助容量電極は、画素電極の三方の
周縁部に重なり合うことを特徴とする請求項1〜請求項
3のいずれかに記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34042496A JPH10170937A (ja) | 1996-12-06 | 1996-12-06 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34042496A JPH10170937A (ja) | 1996-12-06 | 1996-12-06 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10170937A true JPH10170937A (ja) | 1998-06-26 |
Family
ID=18336830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34042496A Abandoned JPH10170937A (ja) | 1996-12-06 | 1996-12-06 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10170937A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336900B1 (ko) * | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율및고투과율액정표시장치 |
| JP2009301002A (ja) * | 2008-06-12 | 2009-12-24 | Lg Display Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
| JPWO2011030583A1 (ja) * | 2009-09-08 | 2013-02-04 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
-
1996
- 1996-12-06 JP JP34042496A patent/JPH10170937A/ja not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336900B1 (ko) * | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율및고투과율액정표시장치 |
| JP2009301002A (ja) * | 2008-06-12 | 2009-12-24 | Lg Display Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
| JPWO2011030583A1 (ja) * | 2009-09-08 | 2013-02-04 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| US8692756B2 (en) | 2009-09-08 | 2014-04-08 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100262227B1 (ko) | 액정표시장치 | |
| KR0150806B1 (ko) | 투과형 액티브 매트릭스형 액정 소자 | |
| US7050131B2 (en) | Liquid crystal display device having black seal pattern and external resin pattern, and method of fabricating the same | |
| KR100333156B1 (ko) | 표시장치 | |
| JP4155227B2 (ja) | 液晶表示装置および電子機器 | |
| CN114077089B (zh) | 显示面板及显示装置 | |
| JP4049639B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置 | |
| US6980270B2 (en) | Active matrix substrate, liquid crystal display panel of transflective type, and liquid crystal display device of transflective type | |
| KR19980018346A (ko) | 액정 표시 장치 | |
| JP3543131B2 (ja) | アクティブマトリックスパネル及びその製造方法 | |
| KR100329210B1 (ko) | 액정표시장치의 제조방법 | |
| KR100257244B1 (ko) | 액정표시장치 | |
| US7483106B2 (en) | In-plane switching liquid crystal display device | |
| JP3864036B2 (ja) | 液晶表示装置 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JPH10170937A (ja) | 液晶表示装置 | |
| JPH09160015A (ja) | 液晶表示素子 | |
| JP2001331124A (ja) | マトリクスアレイ基板 | |
| JP3552086B2 (ja) | 液晶表示装置 | |
| JP3853946B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US20040090406A1 (en) | Liquid crystal display | |
| JPH10161099A (ja) | 液晶表示装置 | |
| JP3077364B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JP2004109597A (ja) | 電気光学装置および電子機器 | |
| JP2001125139A (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20041227 |