JPH10173000A - 高密度実装用半導体パッケージ及びその実装方法 - Google Patents

高密度実装用半導体パッケージ及びその実装方法

Info

Publication number
JPH10173000A
JPH10173000A JP8330678A JP33067896A JPH10173000A JP H10173000 A JPH10173000 A JP H10173000A JP 8330678 A JP8330678 A JP 8330678A JP 33067896 A JP33067896 A JP 33067896A JP H10173000 A JPH10173000 A JP H10173000A
Authority
JP
Japan
Prior art keywords
mounting
semiconductor package
chip
wire bonding
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8330678A
Other languages
English (en)
Inventor
Yasunori Tanaka
靖則 田中
Eiji Hagimoto
英二 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8330678A priority Critical patent/JPH10173000A/ja
Priority to US08/917,365 priority patent/US5969417A/en
Priority to GB9718127A priority patent/GB2317269B/en
Priority to GB0104708A priority patent/GB2356490B/en
Priority to US09/084,349 priority patent/US5909055A/en
Publication of JPH10173000A publication Critical patent/JPH10173000A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 チップサイズとほぼ同等の大きさの半導体パ
ッケージのプリント基板上の搭載・接続品質を向上させ
ること。 【解決手段】 半導体パッケージ１のパッケージ３にワ
イヤボンディング用電極３３を設け、半導体パッケージ
１をプリント基板にワイヤボンディング実装を可能とす
る。これによって、半導体パッケージ１のコストアップ
なく、その接続品質の向上が得られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高密度実装を可能
とする高密度実装用の半導体パッケージ、及びその実装
方法に関する。
【０００２】
【従来の技術】半導体装置のプリント基板への高密度実
装への要求から、半導体メーカでは、ベアチップサイズ
とほぼ同等の外形寸法にした高密度実装用半導体パッケ
ージ（例えば、ＣＳＰ(chip size package) ）を開発し
ている。一般的なこの種の半導体パッケージを図９
（ａ），（ｂ）に示す。この半導体パッケージ（ＣＳ
Ｐ）１は、半導体チップ２と、これを覆うパッケージ３
とを含んで構成され、パッケージ３の裏面に約０．５ｍ
ｍピッチでグリッド状に半田ボール用電極（フリップチ
ップ実装用電極の一種）３１を設け、この半田ボール用
電極３１の上に半田ボール３２を配置したものであり、
あらかじめ半導体パッケージ１を搭載するプリント基板
の相対する電極にクリーム半田等を塗布し、半導体パッ
ケージ１の半田ボール３２をプリント基板に位置決め搭
載し、これを加熱炉を通過させることによって半田ボー
ル３２又は半田ボール３２とプリント基板上のクリーム
半田が溶融し、図１０に示すように、半導体パッケージ
１の半田ボール３２とプリント基板９の電極とを半田接
続する構造と成っている。
【０００３】また、一般的にこの種の半導体パッケージ
は、ベアチップ外形の内側に半田ボール用電極を配置し
たファン・イン構造が採用され、それ故に電極ピッチ及
び電極数に制限がある。
【０００４】
【発明が解決しようとする課題】従来の高密度実装用半
導体パッケージの第１の問題点は、搭載するプリント基
板へのクリーム半田の定量供給が困難なことであり、そ
れによって、半導体パッケージのプリント基板への搭載
・接続品質が低下することである。
【０００５】その理由は、半導体パッケージは電子機器
のプリント基板へ組込む時、当然ながら、その他の複数
種類の電子部品と混載することになり、現在使用されて
いるスクリーン印刷による半田供給法では、半導体パッ
ケージを含めた全ての電子部品に適した量のクリーム半
田を供給できないためである。
【０００６】従来の高密度実装用半導体パッケージの第
２の問題点は、約０．５ｍｍピッチで接続する半田接続
部の温度サイクル耐性が悪いことである。
【０００７】その理由は、半導体パッケージの熱膨張係
数は半導体チップと同等で、プリント基板のそれと比べ
ると非常に小く、よって半導体パッケージの組込後の環
境温度の変化による熱膨張収縮差により、接続部の半田
柱の破損が生じるためである。
【０００８】従来の高密度実装用半導体パッケージの第
３の問題点は、この種の半導体パッケージが半田付専用
であることである。
【０００９】その理由は、従来より高密度実装の手段と
してＣＯＢ(chip on board) 技術等が使われているが、
この種の半導体パッケージでは、それらの技術が採用で
きないためである。
【００１０】それ故に、本発明の目的は、高密度実装用
半導体パッケージのプリント基板への実装（電極の接
続）品質の向上をはかることである。これは同時に生産
性の向上をはかることにもなる。本発明の他の目的は、
高密度実装用半導体パッケージにおける電極の接続部の
長期信頼性の確保であり、温度変化による熱膨張差によ
る接続部の破損を防止することである。更に本発明のも
う一つの目的は、様々な実装方法を選択できる高密度実
装用半導体パッケージを安価に提供することである。
【００１１】
【課題を解決するための手段】一般的に考えられている
高密度実装用半導体パッケージでは、上述の様にパッケ
ージの裏面に半田ボール用電極をグリッド状に配置し、
この半田ボール用電極に取り付けられた半田ボールの溶
融凝固によってプリント基板への搭載及び電気的接続を
行っている。
【００１２】本発明では、パッケージの裏面の外周にワ
イヤボンディング用電極を配置し、それによって、高密
度実装用半導体パッケージのプリント基板へのワイヤボ
ンディング実装を可能とする。また、同電極を用いて高
密度実装用半導体パッケージのフリップチップボンディ
ング（ＦＣＢ）実装を行うことも可能である。
【００１３】本発明の高密度実装用半導体パッケージの
好適なるものは、半導体チップに対して、配線テープを
貼付けた構造を有し、配線テープ上の導体パターン形成
時にフリップチップ実装用電極と、ワイヤボンディング
用電極とを同時に形成することにより、１種の高密度実
装用半導体パッケージにおいて、様々な実装方法を選択
できるようにした。
【００１４】また、本発明の高密度実装用半導体パッケ
ージでは、フリップチップ実装用電極又はワイヤボンデ
ィング用電極を、半導体チップの外側縁の内側に配置す
る通常のファン・イン構造としたり、或いは必要に応じ
半導体チップの外側縁の外側に配置するファン・アウト
構造とすることができるようにし、これによって、任意
の電極ピッチを得ることができ、様々な実装手段を適用
できるようにした。
【００１５】即ち、請求項１記載の発明によれば、フリ
ップチップ実装用電極を有するパッケージを備えた高密
度実装用半導体パッケージにおいて、前記パッケージに
ワイヤボンディング用電極が設けられていることを特徴
とする高密度実装用半導体パッケージが得られる。
【００１６】請求項２記載の発明によれば、請求項１記
載の高密度実装用半導体パッケージにおいて、該半導体
パッケージが、半導体チップと、前記パッケージとして
前記半導体チップに貼付けられた配線テープとを含むも
のであり、前記配線テープに設けられたワイヤボンディ
ング用導体パターンのレイアウトによって、ワイヤボン
ディングに適した前記ワイヤボンディング用電極が形成
されていることを特徴とする高密度実装用半導体パッケ
ージが得られる。
【００１７】請求項３記載の発明によれば、請求項１又
は請求項２記載の高密度実装用半導体パッケージの実装
方法であって、前記ワイヤボンディング用電極を用いて
基板へワイヤボンディング実装することを特徴とする高
密度実装用半導体パッケージの実装方法が得られる。
【００１８】請求項４記載の発明によれば、請求項１又
は請求項２記載の高密度実装用半導体パッケージの実装
方法であって、前記フリップチップ実装用電極を用いて
基板へフリップチップ実装することを特徴とする高密度
実装用半導体パッケージの実装方法が得られる。
【００１９】請求項５記載の発明によれば、請求項１記
載の高密度実装用半導体パッケージと請求項２記載の高
密度実装用半導体パッケージの内の少なくとも一方の高
密度実装用半導体パッケージを、請求項３記載の実装方
法と請求項４記載の実装方法の内の少なくとも一方の実
装方法を用いて、複数個、基板に実装して成ることを特
徴とするマルチチップモジュールが得られる。
【００２０】
【作用】本発明の高密度実装用半導体パッケージを、ワ
イヤボンディング実装によってプリント基板に実装した
場合、微細な半田付作業が不要となり、接続品質が向上
する。
【００２１】また、この場合、本発明の高密度実装用半
導体パッケージは、プリント基板上に接着剤によって固
定され、電気的接続はワイヤボンディングによる金線で
行なう為、プリント基板と半導体パッケージの熱膨張差
による応力は、金線のたわみで吸収する為、接続部への
負荷は生じず、接続信頼性が向上する。
【００２２】また、従来の高密度実装の手法として、半
導体チップに対し、上述の様にワイヤボンディングを行
なうＣＯＢ（チップオンボード）、及びＦＣＢ（フリッ
プチップボンディング）の手法があるが、本発明の高密
度実装用半導体パッケージをＣＯＢ或いはＦＣＢ技術で
プリント基板に実装することにより、半導体チップを用
いたＣＯＢ或いはＦＣＢとほぼ同等の面積で半導体パッ
ケージの実装が可能で、このことにより、ＣＯＢ或いは
ＦＣＢで構成したマルチチップモジュール（ＭＣＭ）の
歩留りを向上させることができる。
【００２３】また、従来の半導体チップにおけるＣＯＢ
に比べ、本発明の高密度実装用半導体パッケージの場
合、半導体チップ表面が配線テープにより保護されてい
る為、ワイヤボンディング後に半導体チップを含めて全
体を樹脂コーティングする必要がなく、ワイヤボンディ
ングの金線を機械的に保護するだけで良い。ＦＣＢの場
合も同様に本発明の高密度実装用半導体パッケージを用
いることにより、半導体チップの信頼性に対する配慮は
不要となる。
【００２４】次に本発明の高密度実装用半導体パッケー
ジは、配線パターンの引廻しにより、任意のピッチのワ
イヤボンディング用電極を得ることができ、半導体メー
カが従来より保有するＣＯＢ技術、ＦＣＢ技術、或いは
設備のピッチ限界に合わせた半導体パッケージが得られ
る。また、これにより、従来の高密度実装用半導体パッ
ケージでは、多ピンの場合、リードフレームへのワイヤ
ボンダの性能によって、ボンディングピッチが決定さ
れ、チップサイズが大きくなることがあったが、本発明
の高密度実装用半導体パッケージにおいてはその制約が
なく、ＩＬＢ（インナーリードボンディング）の限界ま
で小さくすることができる為、半導体パッケージ（特に
ＬＳＩ）のコスト低減をはかることができる。
【００２５】また、ワイヤボンディング用電極のパター
ン形成は、フリップチップ実装用電極の形成と同時に行
なう為何等コストアップを招かない。
【００２６】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
【００２７】図１は本発明の第１の実施形態による半導
体パッケージ（ＣＳＰ）を示し、（ａ）は正面図、
（ｂ）は底面図である。図１を参照して、このＣＳＰ１
は、半導体チップ２と、パッケージとして半導体チップ
２に貼付けられた配線テープ３とを含んで構成されてい
る。
【００２８】配線テープ３の裏面の側部には、フリップ
チップ実装用電極である半田ボール用電極３１が複数形
成されている。各半田ボール用電極３１上には、半田ボ
ール３２が接続されている。更に、配線テープ３の裏面
の側縁部には、ワイヤボンディング用電極３３が複数形
成され、各ワイヤボンディング用電極３３は、導電パタ
ーンにより半田ボール用電極３１に電気的に接続されて
いる。このワイヤボンディング用電極３３は、半田ボー
ル用電極３１を形成する為に導体パターンを形成する時
に同時に形成でき、何等コストアップを招くこともなく
形成することができる。
【００２９】尚、半田ボール３２は、ワイヤボンディン
グ実装する場合に不必要であり、ＣＳＰ１のコストダウ
ンの為に削除しても構わない。但し、半田ボール用電極
３１の導体パターンは、ＣＳＰ１の検査用も兼ねて半田
ボール付タイプと同じ位置に設けられる。また、本実施
形態の場合、半導体チップ２の一面のみを配線テープ３
で覆ってあるが、それ以外の部分を封止樹脂で封止して
も構わない。
【００３０】次に図１に示すＣＳＰの実装方法の第１の
実施形態を図２に示す。図２を参照して、ＣＳＰ１は接
着剤４によりプリント基板９に固定され、ＣＳＰ１の裏
面外周縁に形成されているワイヤボンディング用電極３
３とプリント基板９の対応する電極をボンディングワイ
ヤ５を用いてワイヤボンディング法により接続した。Ｃ
ＳＰ１自体はそれ自身で長期信頼性を有する為、特別な
保護は不要だが、ボンディングワイヤ５の機械的保護の
為に、ボンディングワイヤ５の部分だけ封止樹脂６で封
止してある。
【００３１】図３は図１に示すＣＳＰの実装方法の第２
の実施形態を示す。図３を参照して、本実施形態は、図
２に示す実装方法と略同一である。図２に示す実装方法
では、ボンディングワイヤ５の部分だけを封止樹脂６に
より封止してあるが、本実施形態では、ＣＳＰ１全体を
封止樹脂６で封止してある。
【００３２】図４は図１に示すＣＳＰの実装方法の第３
の実施形態を示す。図４を参照して、本実施形態の場
合、プリント基板９にキャビティ９１が形成されてお
り、このキャビティ９１の内底面に接着剤４によりＣＳ
Ｐ１が固定され、このＣＳＰ１の裏面外周縁に形成され
ているワイヤボンディング用電極３３とプリント基板９
の対応する電極をボンディングワイヤ５を用いてワイヤ
ボンディング法により接続した。そして更に、キャビテ
ィ９１内に封止樹脂６を満たして、ＣＳＰ１全体を封止
樹脂６で封止してある。
【００３３】図５は図１に示すＣＳＰの実装方法の第４
の実施形態を示す。図５を参照して、本実施形態の場
合、ワイヤボンディング用電極３３を用いず、半田ボー
ル用電極３１上に配置された半田ボール３２を用い、プ
リント基板９にフリップチップ実装してある。
【００３４】図６は図１に示すＣＳＰを複数個用いて構
成されたマルチチップモジュールを示す。図６を参照し
て、このマルチチップモジュールは、図１に示すＣＳＰ
１を２個、プリント基板９に実装することにより構成さ
れている。図６において、左側のＣＳＰ１は、図２に示
す実装方法によりプリント基板９に実装されている。即
ち、このＣＳＰ１は接着剤４によりプリント基板９に固
定され、ＣＳＰ１の裏面外周縁に形成されているワイヤ
ボンディング用電極３３とプリント基板９の対応する電
極をボンディングワイヤ５を用いてワイヤボンディング
法により接続し、更に、ボンディングワイヤ５の部分だ
け封止樹脂６で封止してある。一方、図６において、右
側のＣＳＰ１は、図５に示す実装方法によりプリント基
板９に実装されている。即ち、このＣＳＰ１は、半田ボ
ール用電極３１上に配置された半田ボール３２を用い、
プリント基板９にフリップチップ実装してある。
【００３５】図７は本発明の第２の実施形態による半導
体パッケージ（ＣＳＰ）の要部を示し、（ａ）は要部の
縦断面図、（ｂ）は要部の平面図である。図７を参照し
て、このＣＳＰ１も、Ｓｉチップ２と、パッケージとし
てＳｉチップ２に貼付けられた配線テープ３とを含んで
構成されている。
【００３６】Ｓｉチップ２の上面には、Ａｌ電極２１が
形成されている。一方、配線テープ３は、テープ３５
と、このテープ３５の上面に形成された導体パターン３
６とで構成されいる。導体パターン３６は、銅から成
り、その表面に金メッキが施されている。この配線テー
プ３は、接着剤７により、半導体チップ２の上面に接着
されている。この状態において、導体パターン３６の一
部は、テープ３５に形成された孔３５ａを挿通し、Ｓｉ
チップ２のＡｌ電極２１に接続されている。この導体パ
ターン３６には、半田ボール用電極３１と成っている部
分と、ワイヤボンディング用電極３３に成っている部分
とがある。このワイヤボンディング用電極３３は、Ｓｉ
チップ２のチップエッジ２２よりも内側に配置され、い
わゆるファン・イン構造と成っている。
【００３７】図８は本発明の第３の実施形態による半導
体パッケージ（ＣＳＰ）の要部を示し、（ａ）は要部の
縦断面図、（ｂ）は要部の平面図である。図８を参照し
て、このＣＳＰ１は、図７に示すＣＳＰ１と略同構成で
あり、Ｓｉチップ２と、パッケージとしてＳｉチップ２
に貼付けられた配線テープ３とを含んで構成されてい
る。
【００３８】本実施形態では、Ｓｉチップ２は、フレー
ム部材８により囲まれている。そして、配線テープ３
は、フレーム部材８の上まで延在している。本実施形態
の場合、半田ボール用電極３１は、Ｓｉチップ２のチッ
プエッジ２２の内側にあるが、ワイヤボンディング用電
極３３は、チップエッジ２２の外側に配置され、いわゆ
るファン・アウト構造に成っている。
【００３９】
【発明の効果】本発明の第１の効果は、半導体パッケー
ジの搭載・接続品質の向上である。
【００４０】その理由は、微細半田付けからワイヤボン
ディング及びフリップチップ実装を可能にしたからであ
る。
【００４１】本発明の第２の効果は、半導体パッケージ
のコストアップを招かないことである。
【００４２】その理由は、フリップチップ実装用電極の
形成と同時に、ワイヤボンディング用電極を形成できる
からである。
【００４３】本発明の第３の効果は、半導体パッケージ
の実装部の長期信頼性を向上させることが可能であるこ
とである。
【００４４】その理由は、電気的接続をボンディングワ
イヤで行なうことが可能な為に、半導体パッケージと基
板の熱膨張係数差の影響を受けないようにすることがで
きる為である。
【００４５】本発明の第４の効果は、マルチチップモジ
ュールの歩留まりを非常に高くすることができることで
ある。
【００４６】その理由は、従来技術においてマルチチッ
プモジュールを構成する場合、半完成品のＬＳＩを使用
する為、１個のＬＳＩの良品率がＡ％のとき、Ｎ個のＬ
ＳＩでマルチチップモジュールを構成した場合（Ａ／１
００）N ％がモジュールの良品率となり、その低下を避
けることができなく、非常に高価なものとなるが、本発
明の半導体パッケージを用いる事により検査済の良品チ
ップでマルチチップモジュールを構成することになり、
マルチチップモジュールの歩留りが非常に高くなる為で
ある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるＣＳＰを示し、
（ａ）は正面図、（ｂ）は底面図である。
【図２】図１に示すＣＳＰの実装方法の第１の実施形態
を示す正面図である。
【図３】図１に示すＣＳＰの実装方法の第２の実施形態
を示す正面図である。
【図４】図１に示すＣＳＰの実装方法の第３の実施形態
を示す正面図である。
【図５】図１に示すＣＳＰの実装方法の第４の実施形態
を示す正面図である。
【図６】図１に示すＣＳＰを複数用いたマルチチップモ
ジュールの正面図である。
【図７】本発明の第２の実施形態によるＣＳＰの要部を
示し、（ａ）は要部の縦断面図、（ｂ）は要部の平面図
である。
【図８】本発明の第３の実施形態によるＣＳＰの要部を
示し、（ａ）は要部の縦断面図、（ｂ）は要部の平面図
である。
【図９】従来のＣＳＰの一例を示し、（ａ）は正面図、
（ｂ）は底面図である。
【図１０】図９に示すＣＳＰの実装状態を示す正面図で
ある。
【符号の説明】
１ ＣＳＰ（半導体パッケージ） ２ 半導体チップ（Ｓｉチップ） ３ 配線テープ（パッケージ） ４ 接着剤 ５ ボンディングワイヤ ６ 封止樹脂 ７ 接着剤 ８ フレーム部材 ９ プリント基板 ２１ Ａｌ電極 ２２ チップエッジ ３１ 半田ボール用電極 ３２ 半田ボール ３３ ワイヤボンディング用電極 ３５ テープ ３６ 導体パターン

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 フリップチップ実装用電極を有するパッ
    ケージを備えた高密度実装用半導体パッケージにおい
    て、前記パッケージにワイヤボンディング用電極が設け
    られていることを特徴とする高密度実装用半導体パッケ
    ージ。
  2. 【請求項２】 請求項１記載の高密度実装用半導体パッ
    ケージにおいて、該半導体パッケージが、半導体チップ
    と、前記パッケージとして前記半導体チップに貼付けら
    れた配線テープとを含むものであり、前記配線テープに
    設けられたワイヤボンディング用導体パターンのレイア
    ウトによって、ワイヤボンディングに適した前記ワイヤ
    ボンディング用電極が形成されていることを特徴とする
    高密度実装用半導体パッケージ。
  3. 【請求項３】 請求項１又は請求項２記載の高密度実装
    用半導体パッケージの実装方法であって、前記ワイヤボ
    ンディング用電極を用いて基板へワイヤボンディング実
    装することを特徴とする高密度実装用半導体パッケージ
    の実装方法。
  4. 【請求項４】 請求項１又は請求項２記載の高密度実装
    用半導体パッケージの実装方法であって、前記フリップ
    チップ実装用電極を用いて基板へフリップチップ実装す
    ることを特徴とする高密度実装用半導体パッケージの実
    装方法。
  5. 【請求項５】 請求項１記載の高密度実装用半導体パッ
    ケージと請求項２記載の高密度実装用半導体パッケージ
    の内の少なくとも一方の高密度実装用半導体パッケージ
    を、請求項３記載の実装方法と請求項４記載の実装方法
    の内の少なくとも一方の実装方法を用いて、複数個、基
    板に実装して成ることを特徴とするマルチチップモジュ
    ール。
JP8330678A 1996-08-27 1996-12-11 高密度実装用半導体パッケージ及びその実装方法 Pending JPH10173000A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP8330678A JPH10173000A (ja) 1996-12-11 1996-12-11 高密度実装用半導体パッケージ及びその実装方法
US08/917,365 US5969417A (en) 1996-08-27 1997-08-26 Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
GB9718127A GB2317269B (en) 1996-08-27 1997-08-27 Chip package device
GB0104708A GB2356490B (en) 1996-08-27 1997-08-27 A multi-chip module mountable on a printed circuit board
US09/084,349 US5909055A (en) 1996-08-27 1998-05-27 Chip package device mountable on a mother board in whichever of facedown and wire bonding manners

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8330678A JPH10173000A (ja) 1996-12-11 1996-12-11 高密度実装用半導体パッケージ及びその実装方法

Publications (1)

Publication Number Publication Date
JPH10173000A true JPH10173000A (ja) 1998-06-26

Family

ID=18235364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8330678A Pending JPH10173000A (ja) 1996-08-27 1996-12-11 高密度実装用半導体パッケージ及びその実装方法

Country Status (1)

Country Link
JP (1) JPH10173000A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077490A1 (en) * 1999-08-17 2001-02-21 Lucent Technologies Inc. Improvements in or relating to integrated circuit dies
KR20170014084A (ko) * 2015-07-28 2017-02-08 큐알티 주식회사 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1077490A1 (en) * 1999-08-17 2001-02-21 Lucent Technologies Inc. Improvements in or relating to integrated circuit dies
KR20170014084A (ko) * 2015-07-28 2017-02-08 큐알티 주식회사 반도체 패키지용 신뢰성 검사 유닛 및 이의 실장방법

Similar Documents

Publication Publication Date Title
JP2570637B2 (ja) Ｍｃｍキャリア
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6347037B2 (en) Semiconductor device and method of forming the same
US6201302B1 (en) Semiconductor package having multi-dies
US8405231B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor module
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
JP5259560B2 (ja) 半導体装置
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
US6326700B1 (en) Low profile semiconductor package and process for making the same
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US6208025B1 (en) Microelectronic component with rigid interposer
KR100194747B1 (ko) 반도체장치
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
US20060145344A1 (en) Semiconductor device
US6953709B2 (en) Semiconductor device and its manufacturing method
US20040130036A1 (en) Mult-chip module
JPH0637233A (ja) 半導体集積回路装置およびその製造方法
JPH10173000A (ja) 高密度実装用半導体パッケージ及びその実装方法
JP4038021B2 (ja) 半導体装置の製造方法
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JP2001319943A (ja) 半導体装置
JP3366798B2 (ja) 基板へのｌｓｉチップの実装構造体
KR100233868B1 (ko) 금속반도체 패키지의 제조방법 및 그 구조

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981216