JPH10173043A - 半導体素子のコンタクトプラグ形成方法 - Google Patents

半導体素子のコンタクトプラグ形成方法

Info

Publication number
JPH10173043A
JPH10173043A JP9328647A JP32864797A JPH10173043A JP H10173043 A JPH10173043 A JP H10173043A JP 9328647 A JP9328647 A JP 9328647A JP 32864797 A JP32864797 A JP 32864797A JP H10173043 A JPH10173043 A JP H10173043A
Authority
JP
Japan
Prior art keywords
insulating film
layer
forming
insulating
contact plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9328647A
Other languages
English (en)
Inventor
Inken Cho
寅權 丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10173043A publication Critical patent/JPH10173043A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/403—Chemomechanical polishing [CMP] of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 単純な工程で配線層上にコンタクトプラグを
形成する半導体素子のコンタクトプラグ形成方法を提供
することを目的とする。 【解決手段】 配線層２５が形成された半導体基板２１
上に絶縁物質を蒸着して第１絶縁膜及び第２絶縁膜を順
次に形成する。第２絶縁膜が完全に除去されるまでエッ
チバックする。第１絶縁膜上に第３絶縁膜を形成する。
配線層２５の表面が露出されるように第３絶縁膜／第１
絶縁膜を蝕刻してコンタクトホール３２を形成してその
上部に障壁層３３と物質層３５を形成する。化学機械的
研磨方法を利用して第３絶縁膜３１ａが表れるまで物質
層３５と障壁層３３を研磨して物質層と障壁層で構成さ
れたコンタクトプラグを完成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に係り、特により単純な工程で導電層上にコンタクト
プラグを形成する方法に関する。
【０００２】
【従来の技術】半導体素子において配線層は信号を伝達
する役割をすることで、コンタクトプラグを通じて下部
導電層と連結される。前記コンタクトプラグは信号の動
作遅延現象を防止するために比抵抗が低い金属で形成す
るべきである。
【０００３】図１から図４は従来技術による半導体素子
のコンタクトプラグ形成方法を説明するために示した断
面図である。図面参照番号1は半導体基板を、3は層間絶
縁層を、5は配線層を、7・7a・7bは絶縁膜を、8はコン
タクトホールを、9・9aは障壁層を、11・11aは物質層を
各々示す。
【０００４】図１を参照すると、層間絶縁層3が形成さ
れた半導体基板1上に導電性物質を蒸着した後パタニン
グして配線層5を形成する工程と前記配線層5が形成され
た半導体基板1上に絶縁物質を蒸着して絶縁膜7を形成す
る工程を進行する。前記配線層5は金属、例えばアルミ
ニウムを使用して形成する。前記絶縁膜7は前記配線層5
の構造によって平坦化されず陥没した部分が現れる。図
１および図２を参照すると、前記絶縁膜7を化学機械的
研磨(CMP)して平坦化された絶縁膜7aを形成する。この
時前記研磨時間を調節することで前記絶縁膜7aを一定の
厚さで形成できる。次いで前記研磨工程から発生したパ
ーティクル(particle)を除去するためにスピンスクラビ
ングのような洗浄工程を進行する。
【０００５】図２および図３を参照すると、写真食刻方
法を利用して前記配線層5の表面が露出されるよう前記
絶縁膜7aを蝕刻してコンタクトホール8を形成する工
程、前記コンタクトホール8が形成された半導体基板1の
上にチタンと窒化チタンを順次に蒸着して窒化チタン/
チタン構造の障壁層9を形成する工程、そして前記障壁
層9が形成された半導体基板1の全面にタングステンを蒸
着して物質層11を形成する工程を順次に進行する。前記
チタンは前記物質層11の構成物質のタングステンと前記
配線層5の構成物質のアルミニウムの接触抵抗を減少さ
せるためのことであり、前記窒化チタンはタングステン
の接着度を改善するためのことである。
【０００６】図３および図４を参照すると、前記絶縁膜
7bが露出されるまで前記物質層11と障壁層9を化学機械
的研磨して前記コンタクトホール8内に物質層11a/障壁
層9aよりなるコンタクトプラグを形成する。前記のよう
な方法は絶縁膜7の蒸着後と物質層11の蒸着後、総2回の
化学機械的研磨工程を進行することで工程が複雑になる
短所がある。
【０００７】
【発明が解決しようとする課題】前述した課題を解決す
るために本発明の目的は、より単純な工程で配線層上に
コンタクトプラグを形成する方法を提供することであ
る。
【０００８】
【課題を解決するための手段】前記課題を成すために本
発明ではコンタクトプラグが次のような方法によって製
造される。まず、導電層が形成された半導体基板上に絶
縁物質を蒸着して第1絶縁膜及び第2絶縁膜を順次に形成
する。前記第2絶縁膜が完全に除去される時までエッチ
バックした後前記第1絶縁膜上に第3絶縁膜を形成する。
前記導電層の表面が露出されるように前記第3絶縁膜/第
1絶縁膜を蝕刻してコンタクトホールを形成する。前記
段階で形成された結果物の全面に障壁層を形成する。前
記障壁層が形成された半導体基板の全面に低抵抗金属、
これを含んだ化合物及び多結晶シリコンのうちでいずれ
か一つを蒸着して物質層を形成する。化学機械的研磨方
法を利用して前記第3絶縁膜が表れるまで前記物質層と
障壁層を研磨する。
【０００９】本発明ではコンタクトプラグが次のような
方法によっても製造される。導電層が形成された半導体
基板上に絶縁物質を蒸着して第1絶縁膜及び第2絶縁膜を
順次に形成する。前記第2絶縁膜が完全に除去されるま
でエッチバックする。前記第1絶縁膜上に第3絶縁膜を形
成する。前記導電層上部に存在する第3絶縁膜の所定厚
さを除去してトレンチを形成する。前記導電層の表面が
露出されるように前記第3絶縁膜/第1絶縁膜を蝕刻して
コンタクトホールを形成する。前記段階で形成された結
果物全面に障壁層を形成する。前記障壁層が形成された
半導体基板の全面に低抵抗金属、これを含んだ化合物及
び多結晶シリコンのうちいずれか一つを使用して物質層
を形成する。化学機械的研磨方法を利用して前記第3絶
縁膜が表れるまで前記物質層と障壁層を研磨する。
【００１０】本発明ではコンタクトプラグが次のような
他の方法によっても製造される。導電層が形成された半
導体基板上に絶縁物質を蒸着して絶縁膜を形成する。前
記導電層の表面が露出されるように前記絶縁膜を蝕刻し
てコンタクトホールを形成する。前記段階で形成された
結果物の全面に障壁層を形成する。前記障壁層が形成さ
れた半導体基板の全面に低抵抗金属、これを含んだ化合
物及び多結晶シリコンのうちいずれか一つを蒸着して物
質層を形成する。前記絶縁膜が表れるまで前記物質層と
障壁層を研磨した後連続して前記絶縁膜を平坦化する。
【００１１】従って、本発明による半導体素子のコンタ
クトプラグ形成方法は化学機械的研磨の代わりにエッチ
バック方法で絶縁膜を平坦化し、2個以上の研磨板を具
備した化学機械的研磨装置を利用してコンタクトプラグ
を形成するために蒸着した物質層と絶縁膜を連続して研
磨し、配線層上にコンタクトプラグと他の配線層を同時
に形成する。
【００１２】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施の形態に対して詳細に説明する。図
５から図９は本発明による半導体素子のコンタクトプラ
グ形成方法中第1の実施の形態を説明するために示した
断面図である。図面参照番号21は半導体基板を、23は層
間絶縁層を、25は配線層（導電層）を、27・27a・27bは
第1絶縁膜を、29は第2絶縁膜を、31・31a・31bは第3絶
縁膜を、32はコンタクトホールを、33・33a・33bは障壁
層を、35・35a・35bは物質層を各々表す。
【００１３】図５を参照すると、層間絶縁層23が形成さ
れた半導体基板21上に導電性物質を蒸着した後パタニン
グして配線層25を形成する工程、前記配線層25が形成さ
れた半導体基板21上に絶縁物質を蒸着して第1絶縁膜27
を形成する工程、そして前記第1絶縁膜27上に第2絶縁膜
29を形成する工程を順次に進行する。前記配線層25は金
属、例えばアルミニウムを使用して形成する。前記第1
絶縁膜27は蒸着と食刻が同時に進行される高密度プラズ
マ(HDP;High Density Plasma)方法を利用してSiが含ま
れた酸化物質を1000〜100000Å厚さで蒸着するが、この
時前記配線層25によって段差が発生する。
【００１４】前記Siが含まれた酸化物質としてはSiO2、
SiOF、BPSGなどがある。前記第2絶縁膜29はSOG(Silicon
On Glass)を1000〜100000Å厚さで蒸着して形成する
が、前記SOG以外に流動性酸化膜、フォトレジスト及び
絶縁性ポリマーのうちいずれか一つを使用できる。また
前記第2絶縁膜29は前記物質のうちいずれか一つを2回以
上蒸着して形成できるが、この時膜質特性を向上させる
ために各蒸着工程後に熱処理工程を追加で進行する。
【００１５】図５および図６を参照すると、前記第2絶
縁膜29が完全に除去されるまでエッチバックする工程と
前記第1絶縁膜27上に第3絶縁膜31を形成する工程を進行
する。 前記エッチバック工程では第1絶縁膜27と第2絶
縁膜29の食刻選択比が3:1〜1:3の条件で進行するが、そ
の結果平坦になった第1絶縁膜27aが形成される。前記エ
ッチバック工程は化学機械的研磨後スピンスクラビング
工程を進行する従来方法に比べて工程が単純で費用が節
減する長所がある。
【００１６】前記第3絶縁膜31はSiO2、USG(Undoped Sil
icate Glass)、BPSG(Boron Phosphorus Silicate Glas
s)、PSG(Phosphorus Silicate Glass)、SiOF、SiN、SiO
N、SOG(Silicon On Glass)、流動性酸化膜(Flowable Ox
ide)及び絶縁性ポリマー中いずれか一つを使用して形成
した単一層そして前記単一層を組合せた複数層のうちい
ずれか一つで形成し、その総厚さは10〜100000Åにす
る。前記第3絶縁膜31を構成する物質中SiO2、USG、BPSG、
PSG、SiOF、SiN及びSiONは低圧化学気相層着及びプラズ
マ化学気相蒸着中いずれか一つの方法で蒸着され、SO
G、流動性酸化膜及び絶縁性ポリマーはスピンコーティ
ング方法でコーティングされる。
【００１７】図６および図７を参照すると、写真食刻方
法を利用して前記配線層25の表面が露出されるように前
記第3絶縁膜31/第1絶縁膜27aを蝕刻してコンタクトホー
ル32を形成する工程、前記コンタクトホール32が形成さ
れた半導体基板21上に障壁層33を形成する工程、そして
前記障壁層33が形成された半導体基板21の全面に低抵抗
金属を蒸着して物質層35を形成する工程を順次に進行す
る。
【００１８】前記障壁層33は窒化チタン/チタン構造以
外に耐火性金属、例えばチタン、チタンナイトライド及
びタングステンナイトライドのうちいずれか一つを使用
して単一層またはこれを組合せた複数層のうちいずれか
一つで形成できる。前記物質層35を構成するための低抵
抗金属にはタングステン、アルミニウム、銅があるが、
以外に多結晶シリコンやタングステン化合物、アルミニ
ウム銅化合物及びアルミニウム銅珪素化合物のような低
抵抗金属化合物のうちいずれか一つを使用して形成でき
る。
【００１９】図７および図８を参照すると、化学機械的
研磨装置を利用して前記第3絶縁膜31aの表面が表れるま
で前記物質層35/障壁層33を研磨する。前記研磨装置は
相異なる研磨剤を使用できる2個以上の研磨板を備え
る。前記研磨工程は前記物質層35の研磨率が前記第3絶
縁膜31aの研磨率より大きい研磨剤を使用して一つ以上
の研磨板で進行することによって、前記第3絶縁膜31a上
の物質層35/障壁層33を除去する。その結果前記コンタ
クトホール32内には物質層35a/障壁層33aよりなるコン
タクトプラグが形成される。
【００２０】図８および図９を参照すると、連続して化
学機械的研磨工程を進行して前記第3絶縁膜31aを平坦化
する。即ち前記研磨工程は前記研磨装置中他の一つ以上
の研磨板で前記第3絶縁膜31aの研磨率が前記物質層35a
の研磨率より大きい研磨剤を使用して研磨することで前
記第3絶縁膜31aの一部を除去する。なお、研磨剤として
は、SiO2 + KOH を使用することができる。この時研磨
時間を調節することによってコンタクトプラグを一定の
厚さで形成できる。
【００２１】次いで前記研磨工程中に発生したパーティ
クルを除去するために前記半導体基板21を脱イオン水(D
I Water)を使用して洗浄する工程を進行するが、これは
前記研磨装置中洗浄専用研磨布が付着された研磨板で進
行したり洗浄装置を利用できる。
【００２２】図１０から図１２は本発明による半導体素
子のコンタクトプラグ形成方法中第2の実施の形態を説
明するために示した断面図である。図面参照番号51は半
導体基板を、53は層間絶縁層を、55は配線層（導電層）
を、57・57aは第1絶縁膜を、58はトレンチを、59・59a
は第3絶縁膜を、60はコンタクトホールを、61・61aは障
壁層を、63・63aは物質層を各々示す。
【００２３】図１０を参照すると、層間絶縁層53が形成
された半導体基板51上に導電性物質を蒸着した後パタニ
ングして配線層55を形成する工程、前記配線層55が形成
された半導体基板51上に絶縁物質を蒸着して第1絶縁膜5
7と第2絶縁膜(図示せず)を順次に形成する工程、前記第
2絶縁膜が完全に除去される時までエッチバックする工
程、前記第1絶縁膜57上に第3絶縁膜59(後続工程でパタ
ニングされる)を形成する工程、そして写真食刻方法を
利用して前記配線層55の上部に存在する第3絶縁膜厚さ
中一部または全部を除去してトレンチ58及び第3絶縁膜5
9を形成する工程を順次に進行する。
【００２４】前記配線層55は金属、例えばアルミニウム
を使用して形成する。前記第1絶縁膜57は蒸着と食刻を
同時に進行する高密度プラズマ方法を利用してSiが含ま
れた酸化物質を1000〜100000Å厚さで蒸着するが、この
時前記配線層55によって段差が発生する。この時前記Si
が含まれた酸化物質としてはSiO2、SiOF、BPSGなどがあ
る。
【００２５】前記第2絶縁膜はSOGを1000〜100000Å厚さ
で蒸着して形成するが、前記SOG以外に流動性酸化膜、フ
ォトレジスト及び絶縁性ポリマーのうちいずれか一つを
使用できる。また前記第2絶縁膜は前記物質のうちいず
れか一つを2回以上蒸着して形成できるが、この時膜質
特性を向上させるために各蒸着工程後に熱処理工程をさ
らに進行する。
【００２６】前記エッチバック工程では第1絶縁膜57と
第2絶縁膜の食刻選択比が3:1〜1:3の条件で進行する
が、その結果第1絶縁膜57が平坦になる。前記エッチバ
ック工程による平坦化方法は化学機械的研磨後スピンス
クラビング工程を進行する従来方法に比べて工程が単純
で費用が節減する長所がある。
【００２７】前記第3絶縁膜59はSiO2、USG、BPSG、PS
G、SiOF、SiN、SiON、SOG、流動性酸化膜及び絶縁性ポリ
マー中いずれか一つを使用して形成した単一層のうちい
ずれか一つまたは前記単一層を組合せた複数層のうちい
ずれか一つで形成し、その総厚さは10〜100000Åとす
る。前記第3絶縁膜59を構成する物質中SiO2、USG、BPS
G、PSG、SiOF、SiN及びSiONは低圧化学気相蒸着及びプ
ラズマ化学気相蒸着のうちいずれか一つの方法で蒸着さ
れ、SOG、流動性酸化膜及び絶縁性ポリマーはスピンコ
ーティング方法でコーティングされる。前記トレンチ58
は前記配線層55と連結する他の配線層を形成するための
ことである。
【００２８】図１０および図１１を参照すると、写真食
刻方法を利用して前記配線層55の表面が露出されるよう
に前記第3絶縁膜59と第1絶縁膜57を蝕刻してコンタクト
ホール60を形成する工程、前記コンタクトホール60が形
成された半導体基板51上に障壁層61を形成する工程、そ
して前記障壁層61が形成された半導体基板51全面に低抵
抗金属を蒸着して物質層63を形成する工程を順次に進行
する。
【００２９】前記障壁層61は窒化チタン/チタン構造以
外に耐火性金属、例えばチタン、チタンナイトライド及
びタングステンナイトライドのうちいずれか一つを使用
した単一層またはこれらを組合せた複数層のうちいずれ
か一つで形成できる。前記物質層63を構成するための低
抵抗金属にはタングステン、アルミニウム、銅がある
が、以外に多結晶シリコンとタングステンシリコン化合
物、アルミニウム銅化合物及びアルミニウム銅珪素化合
物のような低抵抗金属化合物のうちいずれか一つを使用
して形成できる。
【００３０】図１１および図１２を参照すると、前記第
3絶縁膜59aの表面が表れるまで前記物質層63/障壁層61
を研磨する。前記研磨工程は相異なる研磨剤を使用でき
る2個以上の研磨板を備える化学機械的研磨装置のうち
いずれか一つ以上の研磨板で前記物質層63の研磨率が前
記第3絶縁膜59aの研磨率より大きい研磨剤を使用して進
行する。その結果前記コンタクトホール60とトレンチ58
内には物質層63a/障壁層61aが埋立されて前記コンタク
トホール60にはコンタクトプラグが形成され前記トレン
チ58には他の配線層が形成される。即ち、プラグと他の
配線層が同時に形成される。
【００３１】連続して前記研磨装置中他の一つ以上の研
磨板で前記第3絶縁膜59aの研磨率が前記物質層63の研磨
率より大きい研磨剤を使用して研磨する工程を追加で実
施することによって前記第3絶縁膜59aが平坦化できると
ともに、この時研磨時間を調節することで物質層63a/障
壁層61a構造のコンタクトプラグを一定の厚さで形成で
きる。なお、研磨剤としては、SiO2 + H2O2 あるいは A
l2O3 + H2O2 を使用することができる。
【００３２】次いで前記研磨工程中に発生したパーティ
クルを除去するために前記半導体基板51を脱イオン水(D
I Water)を使用して洗浄する工程を進行するが、これは
前記研磨装置中洗浄専用研磨布が付着した研磨板で進行
したり洗浄装置が利用できる。
【００３３】図１３から図１６は本発明による半導体素
子のコンタクトプラグ形成方法中第3の実施の形態を説
明するために示した断面図である。図面参照番号71は半
導体基板を、73は層間絶縁層を、75は配線層（導電層）
を、77・77a・77bは絶縁膜を、78はコンタクトホール
を、79・79a・79bは障壁層を、81・81a・81bは物質層を
各々示す。
【００３４】図１３を参照すると、層間絶縁層73が形成
された半導体基板71上に導電性物質を蒸着した後パタニ
ングして配線層75を形成する工程、及び前記配線層75が
形成された半導体基板71上に絶縁物質を蒸着して絶縁膜
77を形成する工程を進行する。前記配線層75は金属、例
えばアルミニウムを使用して形成する。前記絶縁膜77は
蒸着と食刻を同時に進行する高密度プラズマ方法を利用
してSiが含まれた酸化物質を1000〜100000Å厚さで蒸着
するが、この時前記配線層75によって段差が発生する。
この時前記Siが含まれた酸化物質としてはSiO2、SiOF、
BPSGなどがある。
【００３５】図１３および図１４を参照すると、写真食
刻方法を利用して前記配線層75の表面が露出されるよう
に前記絶縁膜77を蝕刻してコンタクトホール78を形成す
る工程、前記コンタクトホール78が形成された結果物表
面に障壁層79を形成する工程、そして前記障壁層79が形
成された半導体基板71の全面に低抵抗金属を蒸着して物
質層81を形成する工程を順次に進行する。
【００３６】前記障壁層79は窒化チタン/チタン構造以
外に耐火性金属、例えばチタン、チタンナイトライド及
びタングステンナイトライドのうちいずれか一つを使用
して単一層またはこれを組合せた複数層で形成でき、前
記物質層81はタングステン、アルミニウム、銅、多結晶
シリコンとタングステン化合物、アルミニウム銅化合
物、及びアルミニウム銅珪素化合物などの低抵抗金属化
合物のうちいずれか一つを使用して形成できる。
【００３７】図１４および図１５を参照すると、前記絶
縁膜77aの表面が表れるまで前記物質層81/障壁層79を研
磨する。前記研磨工程は相異なる研磨剤が使用できる2
個以上の研磨板を備える化学機械的研磨装置中一つ以上
の研磨板で前記物質層81の研磨率が前記絶縁膜77aの研
磨率より大きい研磨剤を使用して進行する。なお、研磨
剤としては、SiO2 + H2O2 あるいは Al2O3 + H2O2 を使
用することができる。
【００３８】図１５および図１６を参照すると、連続し
て前記研磨装置中他の一つ以上の研磨板で前記絶縁膜77
aの研磨率が前記物質層81aの研磨率より大きい研磨剤を
使用して絶縁膜77aを研磨する。なお、研磨剤として
は、SiO2 + KOH を使用することができる。その結果前
記コンタクトホール78内には物質層81b/障壁層79b構造
のコンタクトプラグ及び平坦化された絶縁膜77bが形成
される。
【００３９】なお、上記の実施の形態では、導電層とし
て配線層を用いて説明したが、この構成に代えて、導電
層はソース/ドレインであってもよい。以上、本発明は
上記実施の形態に限定されなく、多くの変形が本発明の
技術的思想の範囲内で当分野で通常の知識を有する人に
よって可能である。
【００４０】
【発明の効果】以上述べたように、本発明によれば半導
体素子のコンタクトプラグ形成方法は、化学機械的研磨
の代わりにエッチバック方法で絶縁膜を平坦化し、2個
以上の研磨板を具備した化学機械的研磨装置を利用して
コンタクトプラグを形成するための物質層と絶縁膜を連
続して研磨することで、工程の単純化及び平坦度の改善
を期することができるだけでなく、ソース/ドレイン及
び配線層と同じ導電層上にコンタクトプラグと他の配線
層を同時に形成できるという長所がある。
【図面の簡単な説明】
【図１】 従来技術による半導体素子のコンタクトプラ
グ形成方法を示す図であり、配線層と絶縁膜を形成する
段階を示す断面図である。
【図２】 図１に続く絶縁膜を平坦化する段階を示す断
面図である。
【図３】 図２に続くコンタクトホール、障壁層、物質
層を形成する段階を示す断面図である。
【図４】 図３に続くコンタクトプラグを形成する段階
を示す断面図である。
【図５】 本発明の第１の実施の形態を示す図であり、
配線層と第１、第２絶縁膜を形成する段階を示す断面図
である。
【図６】 図５に続く第３絶縁膜を形成する段階を示す
断面図である。
【図７】 図６に続くコンタクトホール、障壁層、物質
層を形成する段階を示す断面図である。
【図８】 図７に続く物質層、障壁層を研磨する段階を
示す断面図である。
【図９】 図８に続く第３絶縁膜を平坦化する段階を示
す断面図である。
【図１０】 本発明の第２の実施の形態を示す図であ
り、配線層、第１、第３絶縁膜を形成する段階を示す断
面図である。
【図１１】 図１０に続くコンタクトホール、障壁層、
物質層を形成する段階を示す断面図である。
【図１２】 図１１に続く物質層、障壁層、第３絶縁膜
を研磨する段階を示す断面図である。
【図１３】 本発明の第３の実施の形態を示す図であ
り、配線層、絶縁膜を形成する段階を示す断面図であ
る。
【図１４】 図１３に続くコンタクトホール、障壁層、
物質層を形成する段階を示す断面図である。
【図１５】 図１４に続く物質層、障壁層を研磨する段
階を示す断面図である。
【図１６】 図１５に続く絶縁膜を平坦化する段階を示
す断面図である。
【符号の説明】
２１、５１、７１ 半導体基板 ２５、５５、７５ 配線層（導電層） ２７、２７ａ、２７ｂ、５７、５７ａ 第１絶縁膜 ２９ 第２絶縁膜 ３１、３１ａ、３１ｂ、５９、５９ａ 第３絶縁膜 ３２、６０、７８ コンタクトホール ３３、３３ａ、３３ｂ、６１、６１ａ、７９、７９ａ、
７９ｂ 障壁層 ３５、３５ａ、３５ｂ、６３、６３ａ、８１、８１ａ、
８１ｂ 物質層 ５８ トレンチ ７７、７７ａ、７７ｂ 絶縁膜

Claims (42)

    【特許請求の範囲】
  1. 【請求項１】 導電層が形成された半導体基板上に絶縁
    物質を蒸着して第1絶縁膜及び第2絶縁膜を順次に形成す
    る第1段階と、 前記第2絶縁膜が完全に除去されるまでエッチバックす
    る第2段階と、 前記第1絶縁膜上に第3絶縁膜を形成する第3段階と、 前記導電層の表面が露出されるように前記第3絶縁膜/第
    1絶縁膜を蝕刻してコンタクトホールを形成する第4段階
    と、 前記段階で形成された結果物の全面に障壁層を形成する
    第5段階と、 前記障壁層が形成された半導体基板全面に低抵抗金属、
    これを含んだ化合物及び多結晶シリコン中いずれか一つ
    を蒸着して物質層を形成する第6段階、及び化学機械的
    研磨方法を利用して前記第3絶縁膜が表れるまで前記物
    質層と障壁層を研磨する第7段階を備えることを特徴と
    する半導体素子のコンタクトプラグ形成方法。
  2. 【請求項２】 前記第2段階のエッチバック工程では前
    記第1絶縁膜と第2絶縁膜の食刻選択比が3:1〜1:3の条件
    で進行することを特徴とする請求項1に記載の半導体素
    子のコンタクトプラグ形成方法。
  3. 【請求項３】 前記第1絶縁膜はSiが含まれた酸化物質
    を使用して高密度プラズマ方法で形成することを特徴と
    する請求項1に記載の半導体素子のコンタクトプラグ形
    成方法。
  4. 【請求項４】 前記第1絶縁膜と第2絶縁膜は各々1000〜
    100000Å厚さで形成することを特徴とする請求項1に記
    載の半導体素子のコンタクトプラグ形成方法。
  5. 【請求項５】 前記第2絶縁膜はSOG、流動性酸化膜、フ
    ォトレジスト及び絶縁性ポリマー中いずれか一つで形成
    することを特徴とする請求項1に記載の半導体素子のコ
    ンタクトプラグ形成方法。
  6. 【請求項６】 前記第2絶縁膜はSOG、流動性酸化膜、フ
    ォトレジスト及び絶縁性ポリマー中いずれか一つを使用
    して蒸着及び熱処理を2回以上実施して形成することを
    特徴とする請求項1に記載の半導体素子のコンタクトプ
    ラグ形成方法。
  7. 【請求項７】 前記第3絶縁膜はSiO2、USG、BPSG、PS
    G、SiOF、SiN、SiON、SOG、流動性酸化膜及び絶縁性ポリ
    マー中いずれか一つを使用した単一層及び前記単一層を
    組合せた複数層の中いずれか一つで形成することを特徴
    とする請求項1に記載の半導体素子のコンタクトプラグ
    形成方法。
  8. 【請求項８】 前記SiO2、USG、BPSG、PSG、SiOF、SiN
    及びSiONは低圧化学気相蒸着及びプラズマ化学気相蒸着
    のうちいずれか一つの方法で蒸着されて第3絶縁箔を形
    成することを特徴とする請求項7に記載の半導体素子の
    コンタクトプラグ形成方法。
  9. 【請求項９】 前記SOG、流動性酸化膜及び絶縁性ポリ
    マーはスピンコーティング方法でコーティングされて第
    3絶縁膜を形成することを特徴とする請求項7に記載の半
    導体素子のコンタクトプラグ形成方法。
  10. 【請求項１０】 前記第3絶縁膜は10〜100000Å厚さで
    形成することを特徴とする請求項1に記載の半導体素子
    のコンタクトプラグ形成方法。
  11. 【請求項１１】 前記障壁層はチタン、チタンナイトラ
    イド及びタングステンナイトライドのうちいずれか一つ
    を使用した単一層そして前記単一層を組合せた複数層の
    うちいずれか一つで形成することを特徴とする請求項1
    に記載の半導体素子のコンタクトプラグ形成方法。
  12. 【請求項１２】 前記物質層はタングステン、アルミニ
    ウム、銅、タングステン化合物、アルミニウム銅化合物
    及びアルミニウム銅珪素化合物のうちいずれか一つを使
    用して形成することを特徴とする請求項1に記載の半導
    体素子のコンタクトプラグ形成方法。
  13. 【請求項１３】 前記7段階は研磨板を2個以上備えた研
    磨装置を利用して進行することを特徴とする請求項1に
    記載の半導体素子のコンタクトプラグ形成方法。
  14. 【請求項１４】 前記第7段階は前記物質層の研磨率が
    前記第3絶縁膜の研磨率より大きい研磨剤を使用して進
    行されることを特徴とする請求項1に記載の半導体素子
    のコンタクトプラグ形成方法。
  15. 【請求項１５】 前記第7段階後連続して前記第3絶縁膜
    の研磨率が前記物質層の研磨率より大きい研磨剤を使用
    して前記第3絶縁膜の一部を除去する段階を追加するこ
    とを特徴とする請求項1に記載の半導体素子のコンタク
    トプラグ形成方法。
  16. 【請求項１６】 前記第3絶縁膜を研磨した後連続して
    前記半導体基板を洗浄することを特徴とする請求項15に
    記載の半導体素子のコンタクトプラグ形成方法。
  17. 【請求項１７】 前記導電層はソース/ドレイン及び配
    線層のうちいずれか一つであることを特徴とする請求項
    1に記載の半導体素子のコンタクトプラグ形成方法。
  18. 【請求項１８】 導電層が形成された半導体基板上に絶
    縁物質を蒸着して第1絶縁膜及び第2絶縁膜を順次に形成
    する第1段階と、 前記第2絶縁膜が完全に除去されるまでエッチバックす
    る第2段階と、 前記第1絶縁膜上に第3絶縁膜を形成する第3段階と、 前記導電層上部に存在する第3絶縁膜を除去してトレン
    チを形成する第4段階と、 前記導電層の表面が露出されるように前記第3絶縁膜/第
    1絶縁膜を蝕刻してコンタクトホールを形成する第5段階
    と、 前記段階で形成された結果物の全面に障壁層を形成する
    第6段階と、 前記障壁層が形成された半導体基板全面に低抵抗金属、
    これを含んだ化合物及び多結晶シリコンのうちいずれか
    一つを使用して物質層を形成する第7段階、及び 化学
    機械的研磨方法を利用して前記第3絶縁膜が露出される
    まで前記物質層と障壁層を研磨する第8段階を備えるこ
    とを特徴とする半導体素子のコンタクトプラグ形成方
    法。
  19. 【請求項１９】 前記導電層はソース/ドレイン及び配
    線層のうちいずれか一つであることを特徴とする請求項
    18に記載の半導体素子のコンタクトプラグ形成方法。
  20. 【請求項２０】 前記第2段階のエッチバック工程では
    前記第1絶縁膜と第2絶縁膜の食刻選択比が3:1〜1:3の条
    件で進行することを特徴とする請求項18に記載の半導体
    素子のコンタクトプラグ形成方法。
  21. 【請求項２１】 前記第1絶縁膜はSiが含まれた酸化物
    質を使用して高密度プラズマ方法で形成することを特徴
    とする請求項18に記載の半導体素子のコンタクトプラグ
    形成方法。
  22. 【請求項２２】 前記第1絶縁膜と第2絶縁膜は各々1000
    〜100000Å厚さで形成することを特徴とする請求項18に
    記載の半導体素子のコンタクトプラグ形成方法。
  23. 【請求項２３】 前記第2絶縁膜はSOG、流動性酸化膜、
    フォトレジスト及び絶縁性ポリマーのうちいずれか一つ
    を使用して形成することを特徴とする請求項18に記載の
    半導体素子のコンタクトプラグ形成方法。
  24. 【請求項２４】 前記第2絶縁膜はSOG、流動性酸化膜、
    フォトレジスト、及び絶縁性ポリマーのうちいずれか一
    つを使用して蒸着及び熱処理を2回以上実施して形成す
    ることを特徴とする請求項18に記載の半導体素子のコン
    タクトプラグ形成方法。
  25. 【請求項２５】 前記第3絶縁膜はSiO2、USG、BPSG、PS
    G(Phosphorus Silicate Glass)、SiOF、SiN、SiON、SO
    G、流動性酸化膜及び絶縁性ポリマーのうちいずれか一
    つを使用した単一層そして前記単一層を組合せた複数層
    のうちいずれか一つで形成することを特徴とする請求項
    18に記載の半導体素子のコンタクトプラグ形成方法。
  26. 【請求項２６】 前記SiO2、USG、BPSG、PSG、SiOF、Si
    N及びSiONは低圧化学気相蒸着及びプラズマ化学気相蒸
    着のうちいずれか一つの方法で蒸着されて第3絶縁膜を
    形成することを特徴とする請求項25に記載の半導体素子
    のコンタクトプラグ形成方法。
  27. 【請求項２７】 前記SOG、流動性酸化膜及び絶縁性ポ
    リマーはスピンコーティング方法でコーティングされて
    第3絶縁膜を形成することを特徴とする請求項25に記載
    の半導体素子のコンタクトプラグ形成方法。
  28. 【請求項２８】 前記第3絶縁膜は10〜100000Å厚さで
    形成することを特徴とする請求項18に記載の半導体素子
    のコンタクトプラグ形成方法。
  29. 【請求項２９】 前記障壁層はチタン、チタンナイトラ
    イド及びタングステンナイトライドのうちいずれか一つ
    を使用した単一層そして前記単一層を組合せた複数層の
    うちいずれか一つで形成することを特徴とする請求項18
    に記載の半導体素子のコンタクトプラグ形成方法。
  30. 【請求項３０】 前記物質層はタングステン、アルミニ
    ウム、銅、タングステン化合物、アルミニウム銅化合物
    及びアルミニウム銅珪素化合物中いずれか一つで形成す
    ることを特徴とする請求項18に記載の半導体素子のコン
    タクトプラグ形成方法。
  31. 【請求項３１】 前記8段階は2個以上の研磨板が装着さ
    れた研磨装置を利用して進行することを特徴とする請求
    項18に記載の半導体素子のコンタクトプラグ形成方法。
  32. 【請求項３２】 前記第8段階は前記物質層の研磨率が
    前記第3絶縁膜の研磨率より大きい研磨剤を使用するこ
    とを特徴とする請求項18に記載の半導体素子のコンタク
    トプラグ形成方法。
  33. 【請求項３３】 前記第8段階後連続して前記第3絶縁膜
    の研磨率が前記物質層の研磨率より大きい研磨剤を使用
    して前記第3絶縁膜の一部を除去する段階を追加するこ
    とを特徴とする請求項18に記載の半導体素子のコンタク
    トプラグ形成方法。
  34. 【請求項３４】 前記第3絶縁膜を研磨した後連続して
    前記半導体基板を洗浄することを特徴とする請求項33に
    記載の半導体素子のコンタクトプラグ形成方法。
  35. 【請求項３５】 導電層が形成された半導体基板上に絶
    縁物質を蒸着して絶縁膜を形成する第1段階と、 前記導電層の表面が露出されるように前記絶縁膜を蝕刻
    してコンタクトホールを形成する第2段階と、 前記段階で形成された結果物の全面に障壁層を形成する
    第3段階と、 前記障壁層が形成された半導体基板全面に低抵抗金属、
    これを含んだ化合物及び多結晶シリコンのうちいずれか
    一つを蒸着して物質層を形成する第4段階と、 前記絶縁膜が露出されるまで前記物質層と障壁層を研磨
    する第5段階、及び連続して前記絶縁膜を平坦化する第6
    段階を備えることを特徴とする半導体素子のコンタクト
    プラグ形成方法。
  36. 【請求項３６】 前記導電層はソース/ドレイン及び配
    線層のうちいずれか一つであることを特徴とする請求項
    35に記載の半導体素子のコンタクトプラグ形成方法。
  37. 【請求項３７】 前記絶縁膜はSiが含まれた酸化物質を
    使用し、高密度プラズマ方法で形成することを特徴とす
    る請求項35に記載の半導体素子のコンタクトプラグ形成
    方法。
  38. 【請求項３８】 前記絶縁膜は1000〜100000Å厚さで形
    成することを特徴とする請求項35に記載の半導体素子の
    コンタクトプラグ形成方法。
  39. 【請求項３９】 前記障壁層はチタン、チタンナイトラ
    イド及びタングステンナイトライドのうちいずれか一つ
    を使用した単一層そして前記単一層を組合せた複数層の
    うちいずれか一つで形成することを特徴とする請求項35
    に記載の半導体素子のコンタクトプラグ形成方法。
  40. 【請求項４０】 前記物質層はタングステン、アルミニ
    ウム、銅、タングステン化合物、アルミニウム銅化合物
    及びアルミニウム銅珪素化合物のうちいずれか一つを使
    用して形成することを特徴とする請求項35に記載の半導
    体素子のコンタクトプラグ形成方法。
  41. 【請求項４１】 前記5段階及び第6段階は研磨板を2個
    以上具備した化学機械的研磨装置で前記絶縁膜に対し
    て、異なる研磨率を有する研磨剤を選択的に使用して進
    行することを特徴とする請求項35に記載の半導体素子の
    コンタクトプラグ形成方法。
  42. 【請求項４２】 前記第5段階及び第6段階は前記研磨装
    置のうち相異なる研磨板で進行することを特徴とする請
    求項41に記載の半導体素子のコンタクトプラグ形成方
    法。
JP9328647A 1996-12-05 1997-11-28 半導体素子のコンタクトプラグ形成方法 Pending JPH10173043A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199662128 1996-12-05
KR1019960062128A KR100230392B1 (ko) 1996-12-05 1996-12-05 반도체 소자의 콘택 플러그 형성방법

Publications (1)

Publication Number Publication Date
JPH10173043A true JPH10173043A (ja) 1998-06-26

Family

ID=19486005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9328647A Pending JPH10173043A (ja) 1996-12-05 1997-11-28 半導体素子のコンタクトプラグ形成方法

Country Status (3)

Country Link
US (2) US5960317A (ja)
JP (1) JPH10173043A (ja)
KR (1) KR100230392B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383914B1 (en) 1998-12-21 2002-05-07 Nec Corporation Method of manufacturing an aluminum interconnect structure of a semiconductor device having <111> orientation
KR101644266B1 (ko) * 2015-04-08 2016-07-29 주식회사 스탠딩에그 캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
JP3660799B2 (ja) * 1997-09-08 2005-06-15 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR100292403B1 (ko) * 1997-12-30 2001-07-12 윤종용 반도체소자의층간절연막및그제조방법
KR100279300B1 (ko) * 1998-05-11 2001-02-01 윤종용 금속 배선 연결 방법
US6221759B1 (en) * 1998-06-19 2001-04-24 Philips Electronics North America Corp. Method for forming aligned vias under trenches in a dual damascene process
US6242355B1 (en) * 1998-08-27 2001-06-05 Taiwan Semiconductor Manufacturing Company, Ltd Method for insulating metal conductors by spin-on-glass and devices made
US6670209B1 (en) * 1998-09-11 2003-12-30 Chartered Semiconductor Manufacturing Ltd. Embedded metal scheme for liquid crystal display (LCD) application
US6057230A (en) * 1998-09-17 2000-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Dry etching procedure and recipe for patterning of thin film copper layers
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6107204A (en) * 1998-10-02 2000-08-22 Advanced Micro Devices, Inc. Method to manufacture multiple damascene by utilizing etch selectivity
US6143656A (en) 1998-10-22 2000-11-07 Advanced Micro Devices, Inc. Slurry for chemical mechanical polishing of copper
US6863593B1 (en) * 1998-11-02 2005-03-08 Applied Materials, Inc. Chemical mechanical polishing a substrate having a filler layer and a stop layer
US6048796A (en) * 1998-12-15 2000-04-11 United Microelectronics Corp. Method of manufacturing multilevel metal interconnect
US6251789B1 (en) * 1998-12-16 2001-06-26 Texas Instruments Incorporated Selective slurries for the formation of conductive structures
JP3595744B2 (ja) * 1999-02-26 2004-12-02 キヤノン株式会社 電子放出素子、電子源及び画像形成装置
US6140224A (en) * 1999-04-19 2000-10-31 Worldiwide Semiconductor Manufacturing Corporation Method of forming a tungsten plug
KR100315849B1 (ko) * 1999-05-11 2001-12-12 황인길 다층 배선의 콘택 형성 방법
US6881674B2 (en) * 1999-12-28 2005-04-19 Intel Corporation Abrasives for chemical mechanical polishing
KR100363696B1 (ko) * 1999-12-29 2002-12-05 주식회사 하이닉스반도체 반도체장치의 다층 금속배선 형성방법
KR100546108B1 (ko) * 1999-12-30 2006-01-24 주식회사 하이닉스반도체 반도체소자의 콘택플러그 형성방법
KR100653980B1 (ko) * 2000-07-29 2006-12-05 주식회사 하이닉스반도체 폴리실리콘 플러그 형성방법
KR100457740B1 (ko) * 2002-01-09 2004-11-18 매그나칩 반도체 유한회사 반도체소자의 다층 금속배선 형성방법
KR100798270B1 (ko) * 2002-07-30 2008-01-24 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP2012216812A (ja) * 2011-03-31 2012-11-08 Elpida Memory Inc 半導体装置及びその製造方法
US9236243B2 (en) 2014-01-09 2016-01-12 Stmicroelectronics Pte Ltd Method for making semiconductor devices including reactant treatment of residual surface portion
US20150206794A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
FR3051973B1 (fr) 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat
US10128193B2 (en) * 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
WO2021194314A1 (ko) * 2020-03-26 2021-09-30 안상정 반도체 발광소자를 제조하는 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135252A (ja) * 1993-09-17 1995-05-23 Hitachi Ltd 半導体集積回路装置の製造方法
JPH07161705A (ja) * 1993-12-03 1995-06-23 Nec Corp 半導体装置の多層配線層間絶縁膜の形成方法
JPH07283177A (ja) * 1994-02-21 1995-10-27 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JPH07283312A (ja) * 1994-04-12 1995-10-27 Sharp Corp 半導体装置及びその製造方法
JPH07312368A (ja) * 1994-04-18 1995-11-28 Advanced Micro Devices Inc 絶縁膜の平坦化構造を形成するための方法
JPH0869999A (ja) * 1994-08-17 1996-03-12 Texas Instr Inc <Ti> 平面化相互接続層を構成する方法と半導体装置
JPH08124886A (ja) * 1994-10-26 1996-05-17 Ricoh Co Ltd 半導体装置の研磨方法及び研磨装置
JPH08288391A (ja) * 1994-11-30 1996-11-01 Samsung Electron Co Ltd 半導体素子の配線形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093429B2 (ja) * 1992-04-28 2000-10-03 日本電気株式会社 半導体装置の製造方法
JP2920462B2 (ja) 1993-11-12 1999-07-19 東京エレクトロン株式会社 処理装置及び処理方法
KR0124644B1 (ko) * 1994-05-10 1997-12-11 문정환 반도체소자의 다층금속배선의 형성방법
EP0697723A3 (en) * 1994-08-15 1997-04-16 Ibm Process for metallizing an insulating layer
US5858875A (en) * 1995-02-03 1999-01-12 National Semiconductor Corporation Integrated circuits with borderless vias
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
TW290731B (ja) * 1995-03-30 1996-11-11 Siemens Ag
JPH09115866A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
JP3076244B2 (ja) * 1996-06-04 2000-08-14 日本電気株式会社 多層配線の研磨方法
US5783485A (en) * 1996-07-19 1998-07-21 Motorola, Inc. Process for fabricating a metallized interconnect
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135252A (ja) * 1993-09-17 1995-05-23 Hitachi Ltd 半導体集積回路装置の製造方法
JPH07161705A (ja) * 1993-12-03 1995-06-23 Nec Corp 半導体装置の多層配線層間絶縁膜の形成方法
JPH07283177A (ja) * 1994-02-21 1995-10-27 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
JPH07283312A (ja) * 1994-04-12 1995-10-27 Sharp Corp 半導体装置及びその製造方法
JPH07312368A (ja) * 1994-04-18 1995-11-28 Advanced Micro Devices Inc 絶縁膜の平坦化構造を形成するための方法
JPH0869999A (ja) * 1994-08-17 1996-03-12 Texas Instr Inc <Ti> 平面化相互接続層を構成する方法と半導体装置
JPH08124886A (ja) * 1994-10-26 1996-05-17 Ricoh Co Ltd 半導体装置の研磨方法及び研磨装置
JPH08288391A (ja) * 1994-11-30 1996-11-01 Samsung Electron Co Ltd 半導体素子の配線形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383914B1 (en) 1998-12-21 2002-05-07 Nec Corporation Method of manufacturing an aluminum interconnect structure of a semiconductor device having <111> orientation
KR101644266B1 (ko) * 2015-04-08 2016-07-29 주식회사 스탠딩에그 캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치

Also Published As

Publication number Publication date
KR19980044102A (ko) 1998-09-05
KR100230392B1 (ko) 1999-11-15
USRE41842E1 (en) 2010-10-19
US5960317A (en) 1999-09-28

Similar Documents

Publication Publication Date Title
JPH10173043A (ja) 半導体素子のコンタクトプラグ形成方法
US5728621A (en) Method for shallow trench isolation
US6051496A (en) Use of stop layer for chemical mechanical polishing of CU damascene
US5753967A (en) Damascene process for reduced feature size
US5854140A (en) Method of making an aluminum contact
US5328553A (en) Method for fabricating a semiconductor device having a planar surface
US6380087B1 (en) CMP process utilizing dummy plugs in damascene process
JP2874486B2 (ja) ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法
US5959361A (en) Dielectric pattern
US6372632B1 (en) Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
KR100243272B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US6207533B1 (en) Method for forming an integrated circuit
JP2003179136A (ja) デュアルダマシン半導体製造のためのマスク層及び相互接続構造
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
US6117766A (en) Method of forming contact plugs in a semiconductor device
JPH03148155A (ja) 誘電体充填分離トレンチ形成方法
US6319820B1 (en) Fabrication method for dual damascene structure
US6887785B1 (en) Etching openings of different depths using a single mask layer method and structure
US5597764A (en) Method of contact formation and planarization for semiconductor processes
US20020173079A1 (en) Dual damascene integration scheme using a bilayer interlevel dielectric
KR100268459B1 (ko) 반도체 장치의 콘택 플러그 형성 방법
JP3127983B2 (ja) 半導体装置の製造方法
US20060183333A1 (en) Methods of fabricating semiconductor device using sacrificial layer
US6566249B1 (en) Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures
JPH10326779A (ja) 半導体基板の平坦化方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060718

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071002

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071029

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125