JPH10173187A - 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法 - Google Patents

薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法

Info

Publication number
JPH10173187A
JPH10173187A JP9335805A JP33580597A JPH10173187A JP H10173187 A JPH10173187 A JP H10173187A JP 9335805 A JP9335805 A JP 9335805A JP 33580597 A JP33580597 A JP 33580597A JP H10173187 A JPH10173187 A JP H10173187A
Authority
JP
Japan
Prior art keywords
layer
nitrogen
plasma
oxygen
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9335805A
Other languages
English (en)
Inventor
Robert Kraft
クラフト ロバート
Sunil V Hattangady
ブイ．ハツタンガディ サニル
Douglas T Grider
ティー．グリダー ダグラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10173187A publication Critical patent/JPH10173187A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】窒化物膜の障壁特性の利点を生かしつつ、また
酸化物膜の電気的特性の利点をも有する膜を製造するた
めの方法を提供する 【解決手段】１つの表面を有する半導体基板を用意し、
前記半導体基板の上に酸素含有層を形成し、前記酸素含
有層を窒素を含むプラズマに曝して、前記窒素が前記酸
素含有層の中に混入されるかまたは前記基板の前記表面
部に窒化物層を形成させるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体デバイス製造
ならびに処理に係わり、更に詳細にはゲート誘電体層の
新奇な構造に関する。
【０００２】
【従来の技術】現在、半導体デバイスを小型化する要望
が強く存在しており、それによってより高速で電力消費
の少ない半導体チップの上に高い密度のデバイスを提供
しようとしている。デバイスの横方向の寸法が大きくな
ると、十分なデバイス性能を確保するために同様に垂直
方向の大きさも必要となる。このように垂直方向の寸法
が大きくなると、要求されるデバイス性能を実現するた
めにゲート誘電体の厚さを薄くする必要が生じる。しか
しながらゲート誘電体を薄くすると、多結晶シリコンゲ
ート構造からのドーパント拡散または金属ゲート構造か
らの金属拡散に対する障壁が小さくなり、結果としてデ
バイスの電気的性能および信頼性を減じかねない。
【０００３】これらの問題を解消する１つの手段は、窒
化珪素をゲート誘電体層として使用するとである。窒化
珪素は典型的な熱成長酸化珪素膜よりも高誘電率を有
し、また不純物拡散に対してより高い抵抗を具備してい
る。しかしながら標準的に蒸着された窒化珪素の電気的
特性は熱酸化物よりも遥かに劣っている。従ってゲート
絶縁体として有効な従来式窒化珪素膜を製造するために
は、窒化物層と基板との間に酸化物層を形成しなければ
ならない。
【０００４】最近、典型的な酸化珪素膜と同様な電気的
特性を有する窒化珪素膜を蒸着するための技術が開発さ
れた。この新技術はジェット蒸気蒸着（ＪＶＤ：Jet Va
porDeposition）と呼ばれる。シーウェン・ウォン（Xie
-wen Wang）その他による、ジェット蒸気蒸着で製造さ
れた高信頼窒化珪素薄膜、ＪＰＮ．Ｊ．ＡＰＰＬ．ＰＨ
ＹＳ．、巻３４、ページ９５５−９５８（１９９５年）
参照。ＪＶＤは、例えばヘリウムの様な軽いキャリヤー
ガスの超音速ジェットを利用して蒸着蒸気をその源から
基板に搬送している。この技術はゲート誘電体として使
用可能な窒化珪素膜を作り出すが、以下の問題を生じ
る：これは比較的複雑な処理工程であり、これはプラズ
マジェットをウェファを横切るようにラスタ走査し、膜
をウェファ全体に蒸着させる手順を含む（またこれを信
頼性を保ちながら完了させるのは難しい）；この処理工
程は簡単に規模拡張を行うことが出来ず、大口径ウェフ
ァ（例えば２０−３０センチ（８−１２インチ）ウェフ
ァ）上に広範囲な膜を形成することは出来ない；結果と
して出来る膜の中に水素が含まれる；そして、この処理
工程の生産性の低い工程である、何故ならばその蒸着速
度が極端に遅いためである。
【０００５】酸化物膜の電気的特性の利点を生かす一方
でまた窒化物膜の障壁特性をも得るための別の方法は、
窒素をゲート酸化物層の中に組み込むことで実現でき
る。典型的にこれは窒化酸化物の再酸化処理工程で実現
できる。この処理工程はアンモニアを使用して窒素をゲ
ート酸化物層の中に導入する。不幸にして、アンモニア
をゲート酸化物の中に侵入させるためには１０００度を
超える温度が必要である。加えて、一度高温反応が開始
するとゲート酸化物の中に組み込まれる窒素濃度を制御
することは困難である。半導体基板とゲート酸化物間の
インタフェース近くに過度な窒素が存在すると、閾電圧
に悪影響を与えまたデバイスのチャンネル移動度も低下
させるがこれは固定電荷のクーロン効果およびチャンネ
ル領域内のキャリア上の窒素に関連するインタフェース
トラップ電荷を通して行われる。
【０００６】その他の実験的仕事がなされてきており、
これには遠隔プラズマに曝すことで行われる窒化が含ま
れる。エス・ブイ・ハタンガディー（S.V.Hattangady）
その他のによる、ゲート酸化物表面への窒素混入制御、
６６ Appl.Phy.Lett.３４９５（１９９５年６月１９
日）参照。この処理工程は特にゲート導体インタフェー
スでの窒素混入提供し、高圧（１００ミリTorr）かつ低
電力（３０Watt）の比較的低いイオン濃度とイオンフラ
ックスの処理工程を用いている。低イオン濃度およびイ
オンフラックスのために、混入される窒素を希望する濃
度とするには長時間（１０−６０分程度）必要である。
このようにプラズマに長時間曝されるために、電荷が酸
化物に損傷を与える確率が増加する。加えて、この方法
を使用すると生産性が著しく低下する。
【０００７】したがって本発明の１つの目的は、窒化物
膜の障壁特性の利点を生かしつつ、また酸化物膜の電気
的特性の利点をも有する膜を提供することである。
【０００８】
【発明が解決しようとする課題】本発明の１つの実施例
は誘電体層を形成するための方法であって、この方法は
次のステップを含む：半導体基板を用意する、この基板
は１つの表面を有する；この半導体基板上に酸素含有層
を形成する；そしてこの酸素含有層を窒素を含むプラズ
マに曝し、この窒素が酸素含有層に混入されるかまたは
基板の上に窒化物層を形成するようにする。本発明のこ
の実施例を使用することにより、誘電体層がほとんど水
素を含まないように出来る。好適にこの酸素含有層はＳ
ｉＯ2 層であるかまたは酸素および窒素で構成される
（好適に酸化窒化物層）。プラズマは好適に高密度プラ
ズマである。好適に窒素源がプラズマの中に導入され
て、窒素を含むプラズマを形成する。窒素源は好適に下
記を含む物質で構成される：Ｎ2，ＮＨ3 ，ＮＯ，Ｎ2
Ｏまたはこれらの混合物。
【０００９】本発明の別の実施例はゲート誘電体層の上
に蒸着された導電性ゲート構造を有するトランジスタを
形成するための方法であり、この方法は下記のステップ
を含む：半導体基板を用意する、この基板は１つの表面
を有する；この半導体基板上に誘電体層を用意する、こ
の誘電体層は酸素を含む；この誘電体層を窒素を含むプ
ラズマに曝し、窒素がゲート絶縁層に混入されるかまた
は窒化物層を基板の表面上に形成するようにする；そし
て此処において、ゲート誘電体は窒素を混入された誘電
体層で構成されるかまたは基板の表面上に形成された窒
化物層である。好適に導電性ゲート構造はドーピングさ
れた多結晶シリコンまたは金属で構成される。本発明の
この実施例を使用することで、ゲート誘電体層はほぼ水
素を含まないように出来る。好適にこの誘電体層はＳｉ
Ｏ2 層であるかまたは酸化窒化物層である。
【００１０】本発明の別の実施例はキャパシタ誘電体を
有するキャパシタを形成するための方法であって、以下
のステップを含む：半導体基板を用意する；第一電極を
半導体基板の上に形成する；誘電体層を第一電極上に用
意する、この誘電体層は酸化物を含む；この誘電体層を
窒素を含むプラズマに曝し、窒素が誘電体層の中に混入
されるかまたは窒化物層を第一電極の表面に形成するよ
うにする；誘電体層をプラズマに曝した後に第二電極を
この誘電体層の上に形成する；そして此処においてキャ
パシタ誘電体が窒素を混入された誘電体層を含むかまた
は第一電極の表面に形成された窒化物層のいずれかであ
る。
【００１１】
【課題を解決するための手段】以下の説明は本発明の２
つの実施例を中心に行う。両実施例の説明はゲート誘電
体に関する新奇な構造を含んでいるが、本方法はゲート
誘電体層の構造に制限されるものでは無い。本実施例は
半導体デバイスの構造で必要とされるその他の層を形成
するために使用することが出来る。例えば本発明をキャ
パシタ構造内の誘電体物質を形成するために使用するこ
とが出来るし、または導電性構造を絶縁するために使用
することも出来る。以下の記述はゲート誘電体層の構造
を説明しているが、当業者は以下の説明の教えを用いて
半導体デバイス内のその他の層を形成できるはずであ
る。図の中で同様の特徴または類似の処理工程ステップ
を図示するために同様の参照番号が使用されている。
【００１２】図１、２、および３ａ並びに図４ａの発明
を参照すると、絶縁層１４が半導体構造１２（これは好
適にシリコン基板またはシリコン基板上に形成されたエ
ピタキシャルシリコン層）の上に形成される。好適に絶
縁層１４は１０から１５０厚さの酸素含有層［好適に酸
化物層、酸化窒化層のいずれか、またはその他の絶縁
層］（更に好適には、１０から８０厚さの酸化物層−−
もっと好適には１０から４５厚さの酸化物層）であり、
これは熱成長、蒸着、またはそれらの組み合わせのいず
れかである。このステップは図４ａのブロック５０２に
対応する。図２および図４ａのステップ５０４を参照す
ると、絶縁層１４がプラズマに曝されており、これには
窒素含有物質が混入されている。好適に窒素含有物質
は、Ｎ2 ，ＮＨ3 ，ＮＯ，Ｎ2 Ｏまたはこれらの混合物
であり、プラズマは好適に高密度プラズマである。ウェ
ファにバイアスをかけないようにすることも可能であ
り、その場合イオン化された物質はプラズマ電位（これ
は典型的には２０ボルト程度）で加速されて絶縁表面の
中に打ち込まれる。バイアス電圧をウェファに引加して
プラズマからのイオンを更に加速して、これらを絶縁表
面の中により深く打ち込むことも可能である。ＤＣまた
はＲＦバイアス電圧のいずれもウェファにバイアスをか
けるために使用できる。最も好適には、ステップ５０４
は以下の処理条件で実行される：開始酸化物厚さは１０
から１５０厚さである；プラズマ密度はおよそ１ｘ１０
10から１ｘ１０12ｃｍ-3である；窒素は１から１００ｓ
ｃｃｍ程度である；処理圧力は好適に１から５０ｍＴｏ
ｒｒ程度である；温度は好適に７０から９００Ｋの範囲
である；基板（ウェファ）バイアスは０から５０ボルト
程度である；また露出の期間は１から６０秒の間であ
る。
【００１３】図３ａはステップ５０４の結果を図示す
る。ウェファのバイアスおよびプラズマ密度に応じて、
窒素は絶縁層１４の中に組み込まれる。この結果が層１
４のＳｉ／Ｎ／Ｏ部２０および層１４のＳｉ／Ｏ／Ｎ部
１８である。好適に部分２０の中では窒素量が酸素量を
上回る。実際、部分２０の中では酸素（おそらく非常に
少ないか無酸素）より多くの窒素が存在することが好適
である。部分１８は部分２０とほぼ同じであっても構わ
ないし、またはこれら２つの部分が異なる量の珪素、窒
素、および酸素を含むようにしても構わない。実際、部
分１８は比較的純粋なＳｉＯ2 膜を残していても構わな
いし、またほとんど珪素と窒素とで構成されていても構
わないし、またはこれら両極端の間の珪素、窒素および
酸素がある割合で構成されていても構わない。添加され
る窒素の量は処理工程条件に依存するので、これらの処
理工程条件はどんなトランジスタの設計にも最適となる
ように操作される。
【００１４】更に、部分１８と２０の間の遷移ははっき
りしておらず、窒素濃度に関して傾斜がついている。こ
れと代わるように、部分１８と２０との間の遷移を窒素
が僅かであるかまたは無窒素の領域（図３ｃの領域１
９）で特徴付けることも出来、これはいずれかの側の窒
素含有部分（部分１８および２０）に拘束されている。
更に詳細には図３ｃの実施例を酸化窒化物部分１８、ほ
とんど酸化物を含む部分、および窒化物または窒化酸化
物部分２０で構成することが出来る。
【００１５】図１，２，および３ａ、並びに図４ｂの実
施例を参照すると、ゲート絶縁体１４が半導体構造１２
（好適にシリコン基板またはシリコン基板の上に形成さ
れたエピタキシャルシリコン層）の上に標準の処理工程
を使用して形成される。好適に、ゲート絶縁体１４は１
０から２００（更に好適には１０から８０、もっと好適
には１０から４５）厚さの熱成長ＳｉＯ2 膜、蒸着され
たＳｉＯ膜、またはこれらの組み合わせで形成された膜
を含む。次に、図２および図４ｂのステップ５０３を参
照すると、ウェファが窒素含有プラズマに曝される。好
適にこのプラズマは高密度プラズマ（好適にヘリコン発
生源、螺旋共振器発生源、電子・サイクロトロン共鳴発
生源、またはインダクタンス結合発生源、または低密度
プラズマでも構わない）であり、窒素含有源はＮ2 ，Ｎ
Ｈ3 ，ＮＯ，Ｎ2 Ｏまたはこれらの混合物である。ウェ
ファに適切なバイアス（好適に０−５００ボルト）をか
けることにより、プラズマに含まれるイオン化された粒
子が誘電層１４を通過し半導体構造１２の表面で反応す
る。好適にこれは結果として窒化珪素層２２を形成し、
これは半導体構造１２の一部として形成される。誘電体
層１４（これは図３ｂの層２４として参照される）はい
くばくかの窒素を捕捉するかまたは単にそれを通過させ
る。加えて、プラズマ１６が導入されるのでゲート絶縁
体は完全に吹き飛ばされるか、部分的に飛ばされて層２
４（好適にシリコン、酸素、及びいくらかの量の窒素を
含む）を形成するか、またはこれは取り除かれる。好適
に、図４ｂのステップ５０３で使用される処理工程条件
は下記の通りである：酸化物厚さはおよそ１０から８０
厚さ（好適におよそ２０の厚さ）；プラズマ密度はおよ
そ１ｘ１０10から１ｘ１０12ｃｍ-3；窒素流量はおよそ
１から１００ｓｃｃｍ；処理圧力はおよそ４ｍＴｏｒ
ｒ；温度はおよそ３００Ｋ；基板（ウェファ）バイアス
はおよそ０から５００ボルト；そしてプラズマへ曝す期
間はおよそ１−６０秒である。
【００１６】図４ａのステップ５０４および図４ｂのス
テップ５０３の両者に於いて、基板バイアス、プラズマ
への露出の長さ（時間）、プラズマ電力、および窒化後
に焼き鈍しを使用するか否かは、絶縁層または下側の半
導体構造の中に窒素を更に取り込むかまたは取り込みを
中止するか、また誘電体そして／または基板の損傷を修
復するかに応じて代替法に変更したり／使用したりする
事ができる。更に、低密度プラズマまたは高密度プラズ
マは導入量すなわち必要とされる窒素の量に応じて選択
して使用される。
【００１７】本実施例は下記のいずれかを形成するため
に使用される：均質珪素酸化窒化物層、均質珪素窒化物
層、ゲート絶縁層の最上表面部の酸化窒化珪素または窒
化珪素インタフェース層、ゲート絶縁層の最上表面部そ
して／または最下表面部の酸化窒化珪素または窒化珪素
インタフェース層。好適に本発明の実施例を使用して形
成されたゲート絶縁体は０．１から５７の原子百分率の
窒素成分を有する。
【００１８】図５から図８は本発明の方法を使用して形
成されたゲート誘電体膜内の酸素および窒素のレベルを
図示するグラフである。図５は以下の条件で窒化された
６０酸化膜の二次イオン質量分析計（ＳＩＭＳ）分析で
得られたデータを図示したものである：プラズマ電力は
２０００Ｗ（高密度ヘリコン方式プラズマ）；基板バイ
アスは０ワット；ガス流量は１００ｓｃｃｍの窒素；周
辺圧力は４ｍＴｏｒｒ；そしてプラズマ露出時間は１１
秒。図５は最上表面／インタフェース部の窒素混入を示
す。図６は以下の条件で窒化された６０酸化膜の飛行時
間型二次イオン質量分析計（ＳＩＭＳ）分析で得られた
データを図示したものである：プラズマ電力は２０００
Ｗ（高密度ヘリコン方式プラズマ）；基板バイアスは０
ワット；ガス流量は１００ｓｃｃｍの窒素；周辺圧力は
４ｍＴｏｒｒ；そしてプラズマ露出時間は３０秒。図６
は最上部および底部インタフェース部の窒素混入を示
す。図７は以下の条件で窒化された３５酸化膜の二次イ
オン質量分析計（ＳＩＭＳ）分析で得られたデータを図
示したものである：プラズマ電力は２０００Ｗ（高密度
ヘリコン方式プラズマ）；基板バイアスは１００ワット
（１３．５６ＭＨｚ）；ガス流量は１００ｓｃｃｍの窒
素；周辺圧力は４ｍＴｏｒｒ；そしてプラズマ露出時間
は６０秒。図７は膜の後方に微少量の酸素を残した窒化
珪素がほぼ完全に形成されていることを示す。図８は以
下の条件で窒化された７酸化膜の飛行時間型二次イオン
質量分析計（ＳＩＭＳ）分析で得られたデータを図示し
たものである：プラズマ電力は２０００Ｗ（高密度ヘリ
コン方式プラズマ）；基板バイアスは４５０ワット；ガ
ス流量は１００ｓｃｃｍの窒素；周辺圧力は４ｍＴｏｒ
ｒ；そしてプラズマ露出時間は１０秒。
【００１９】此処には本発明の特定の実施例を説明した
が、これらは本発明の範囲を限定することを意図したも
のでは無い。本発明の多くの実施例が当業者には明細書
に示す方法から明らかであろう。本発明の範囲は添付の
特許請求の範囲によってのみ限定される。以上の説明に
関して更に以下の項を開示する。
【００２０】（１）誘電体層を形成するための方法であ
って、該方法が：半導体基板を用意し、該基板は１つの
表面を有し；前記半導体基板の上に酸素含有層を形成
し；そして前記酸素含有層を窒素を含むプラズマに曝し
て、前記窒素が前記酸素含有層の中に混入されるかまた
は前記基板の前記表面部に窒化物層を形成させる、以上
のステップを含む前記方法。
【００２１】（２）第１項記載の方法に於いて、前記誘
電体層が酸素を含まない前記方法。
【００２２】（３）第１項記載の方法に於いて、前記酸
素含有層がＳｉＯ2 層である前記方法。
【００２３】（４）第１項記載の方法に於いて、前記酸
素含有層が酸素および窒素を含む前記方法。
【００２４】（５）第１項記載の方法に於いて、前記酸
素含有層が酸化窒化物層である前記方法。
【００２５】（６）第１項記載の方法に於いて、前記プ
ラズマが高密度プラズマである前記方法。
【００２６】（７）第１項記載の方法に於いて、窒素源
が前記プラズマの中に導入されて前記窒素を含むプラズ
マを形成する前記方法。
【００２７】（８）第７項記載の方法に於いて、前記窒
素源がＮ2 ，ＮＨ3 ，ＮＯ，Ｎ2 Ｏまたはこれらの混合
物から成る物質を含む前記方法。
【００２８】（９）ゲート誘電体層の上に蒸着された導
電性ゲート構造を有するトランジスタを形成するための
方法であって、該方法が：半導体基板を用意し、該基板
は１つの表面を有し；前記半導体基板の上に酸素含有層
を用意し、該誘電体層が酸素を含み；前記誘電体層を窒
素を含むプラズマに曝して、前記窒素が前記ゲート誘電
体層の中に混入されるかまたは前記基板の前記表面部に
窒化物層を形成させる、以上のステップを含み；そして
前記ゲート誘電体層が前記窒素を混入された前記誘電体
層または前記基板の前記表面部に形成された前記窒化物
層のいずれかを含む前記方法。
【００２９】（１０）第９項記載の方法に於いて、前記
導電性ゲート構造がドーピングされた多結晶シリコンを
含む前記方法。
【００３０】（１１）第９項記載の方法に於いて、前記
導電性ゲート構造が金属を含む前記方法。
【００３１】（１２）第９項記載の方法に於いて、前記
ゲート誘電体層がほとんど水素を含まない前記方法。
【００３２】（１３）第１２項記載の方法に於いて、前
記誘電体層がＳｉＯ2 層である前記方法。
【００３３】（１４）第９項記載の方法に於いて、前記
誘電体層が酸化窒化物層である前記方法。
【００３４】（１５）キャパシタ誘電体を有するキャパ
シタを形成するための方法であって、該方法が：半導体
基板を用意し；前記半導体基板の上に第一電極を形成
し；前記第一電極の上に誘電体層を用意し、該誘電体層
が酸素を含み；前記誘電体層を窒素を含むプラズマに曝
して、窒素が前記誘電体層の中に混入されるかまたは前
記第一電極の前記表面部に窒化物層を形成させ；前記誘
電体層を前記プラズマに曝した後に前記誘電体層の上に
第二電極を形成する、以上のステップを含み；そして前
記キャパシタ誘電体が前記窒素を混入された前記誘電体
層または前記第一電極の前記表面部に形成された前記窒
化物層のいずれかを含む前記方法。
【００３５】（１６）本発明の１つの実施例は誘電体層
を形成するための方法であり、この方法は以下のステッ
プを含む：半導体基板（基板１２）を用意する、この基
板は１つの表面を有する；酸素含有層（層１４）を半導
体基板上に形成する；そして酸素含有層を窒素を含むプ
ラズマ（プラズマ１６）に曝し、窒素が酸素含有層に混
入されるか（領域１８、１９、および２０参照）または
窒化物層を基板の表面部（領域２２）に形成する。本発
明のこの実施例を使用して誘電体はほとんど水素を含ま
ないように出来る。好適に酸素含有層はＳｉＯ2 層であ
るか、または酸素および窒素を含む（好適に酸化窒化物
層）。プラズマは好適に高密度プラズマである。好適に
窒素源がプラズマに導入されて窒素を含むプラズマが形
成される。窒素源は好適に、Ｎ2 ，ＮＨ3 ，ＮＯ，Ｎ2
Ｏまたはこれらの混合物から成る物質を含む。
【関連特許／特許出願の相互参照】以下の共通に委譲さ
れている特許／特許出願をここにあげることで参照す
る。
【図面の簡単な説明】
【図１】図１は製造された半導体デバイスの断面図。
【図２】図２は製造された半導体デバイスの断面図。
【図３】図３は本発明の１つの実施例の方法を図示し、
ａは本発明の１つの実施例の方法、ｂは本発明の別の実
施例、そしてｃは本発明の別の実施例。
【図４】図４は本発明の２つの実施例の方法を図示する
流れ図であり、ａは１つの実施例の流れ図、そしてｂは
別の実施例の流れ図。
【図５】図５は本発明の方法を用いて形成されたゲート
誘電体層内の酸素と窒素の量を図示するグラフ。
【図６】図６は本発明の方法を用いて形成されたゲート
誘電体層内の酸素と窒素の量を図示するグラフ。
【図７】図７は本発明の方法を用いて形成されたゲート
誘電体層内の酸素と窒素の量を図示するグラフ。
【図８】図８は本発明の方法を用いて形成されたゲート
誘電体層内の酸素と窒素の量を図示するグラフ。
【符号の説明】
１２ 基板 １４ 絶縁層 １６ プラズマ １８ 酸化窒化物 １９ 遷移領域 ２０ 窒化物または窒化酸化物 ２２ 窒化珪素層 ２４ 誘電体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダグラス ティー．グリダー アメリカ合衆国テキサス州マッキニー，サ マー ツリー エルエヌ．2827

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 誘電体層を形成するための方法であっ
    て、該方法が：半導体基板を用意し、該基板は１つの表
    面を有し；前記半導体基板の上に酸素含有層を形成し；
    そして前記酸素含有層を窒素を含むプラズマに曝して、
    前記窒素が前記酸素含有層の中に混入されるかまたは前
    記基板の前記表面部に窒化物層を形成させる、以上のス
    テップを含む前記方法。
JP9335805A 1996-12-05 1997-12-05 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法 Pending JPH10173187A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3537596P 1996-12-05 1996-12-05
US035375 1996-12-05

Publications (1)

Publication Number Publication Date
JPH10173187A true JPH10173187A (ja) 1998-06-26

Family

ID=21882298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9335805A Pending JPH10173187A (ja) 1996-12-05 1997-12-05 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法

Country Status (4)

Country Link
EP (1) EP0847079A3 (ja)
JP (1) JPH10173187A (ja)
KR (1) KR19980063857A (ja)
TW (1) TW373289B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413881B1 (en) * 2000-03-09 2002-07-02 Lsi Logic Corporation Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP2003060198A (ja) * 2001-08-10 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR20030044394A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법
JP2003188377A (ja) * 2001-09-27 2003-07-04 Agere Systems Inc 酸化物／窒化シリコン界面サブストラクチャを改善するための方法および構造
KR100486278B1 (ko) * 2002-11-11 2005-04-29 삼성전자주식회사 신뢰성이 향상된 게이트 산화막 형성방법
US6893979B2 (en) 2001-03-15 2005-05-17 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
JP2005150704A (ja) * 2003-10-17 2005-06-09 Interuniv Micro Electronica Centrum Vzw シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法
US6916678B2 (en) 2002-11-27 2005-07-12 Canon Kabushiki Kaisha Surface modification method
JPWO2003088345A1 (ja) * 2002-03-29 2005-08-25 東京エレクトロン株式会社 電子デバイス用材料およびその製造方法
JP2005530341A (ja) * 2002-06-12 2005-10-06 アプライド　マテリアルズ　インコーポレイテッド 基板を処理するためのプラズマ方法及び装置
WO2006046634A1 (ja) * 2004-10-28 2006-05-04 Tokyo Electron Limited ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
US7164178B2 (en) 2001-07-18 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2007516605A (ja) * 2003-05-28 2007-06-21 アプライド　マテリアルズ　インコーポレイテッド 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置
JP2008306199A (ja) * 2008-07-14 2008-12-18 Tokyo Electron Ltd プラズマ処理方法
JPWO2007132884A1 (ja) * 2006-05-17 2009-09-24 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2010050462A (ja) * 2001-01-22 2010-03-04 Tokyo Electron Ltd 電子デバイス材料の製造方法
JP2010062576A (ja) * 2001-01-25 2010-03-18 Tokyo Electron Ltd 電子デバイス材料の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399445B1 (en) 1997-12-18 2002-06-04 Texas Instruments Incorporated Fabrication technique for controlled incorporation of nitrogen in gate dielectric
US6284663B1 (en) * 1998-04-15 2001-09-04 Agere Systems Guardian Corp. Method for making field effect devices and capacitors with thin film dielectrics and resulting devices
TW419732B (en) * 1998-07-15 2001-01-21 Texas Instruments Inc A method for gate-stack formation including a high-k dielectric
US6444555B2 (en) 1999-12-07 2002-09-03 Advanced Micro Devices, Inc. Method for establishing ultra-thin gate insulator using anneal in ammonia
DE10065976A1 (de) 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
DE10010284C2 (de) * 2000-02-25 2002-03-14 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator
KR100471405B1 (ko) * 2000-06-30 2005-03-08 주식회사 하이닉스반도체 반도체소자의 게이트절연막 형성 방법
US6800830B2 (en) 2000-08-18 2004-10-05 Hitachi Kokusai Electric, Inc. Chemistry for boron diffusion barrier layer and method of application in semiconductor device fabrication
KR100349363B1 (ko) * 2000-10-10 2002-08-21 주식회사 하이닉스반도체 고유전 게이트 절연막을 갖는 피모스 소자의 제조방법
JP4078070B2 (ja) 2000-12-28 2008-04-23 キヤノン株式会社 インクジェットヘッドの製造方法
US7122454B2 (en) * 2002-06-12 2006-10-17 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers
US7067439B2 (en) 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
CN100461341C (zh) * 2003-05-28 2009-02-11 应用材料有限公司 使用调幅射频能量的栅极介电层的等离子体氮化方法和设备
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
KR100738836B1 (ko) * 2005-12-05 2007-07-12 한국전자통신연구원 수소 흡착부를 이용한 급속 열처리 리모트 플라즈마 질화막 형성 장치
US7964514B2 (en) 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7902018B2 (en) 2006-09-26 2011-03-08 Applied Materials, Inc. Fluorine plasma treatment of high-k gate stack for defect passivation
US10828393B2 (en) 2016-03-09 2020-11-10 The Texas A&M University System Si—O—N—P related fabrication methods, surface treatments and uses thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60241269A (ja) * 1984-05-16 1985-11-30 Seiko Epson Corp 薄膜トランジスタの製造方法
US5464792A (en) * 1993-06-07 1995-11-07 Motorola, Inc. Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device
TW278230B (en) * 1995-09-15 1996-06-11 Nat Science Council Inhibition method of boron spiking effect in P polysilicon implanted by BF2
US5629221A (en) * 1995-11-24 1997-05-13 National Science Council Of Republic Of China Process for suppressing boron penetration in BF2 + -implanted P+ -poly-Si gate using inductively-coupled nitrogen plasma
US6040249A (en) * 1996-08-12 2000-03-21 Texas Instruments Incorporated Method of improving diffusion barrier properties of gate oxides by applying ions or free radicals of nitrogen in low energy

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413881B1 (en) * 2000-03-09 2002-07-02 Lsi Logic Corporation Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product
JP2010050462A (ja) * 2001-01-22 2010-03-04 Tokyo Electron Ltd 電子デバイス材料の製造方法
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP2010062576A (ja) * 2001-01-25 2010-03-18 Tokyo Electron Ltd 電子デバイス材料の製造方法
US7109559B2 (en) 2001-03-15 2006-09-19 International Business Machines Corporation Nitrided ultra thin gate dielectrics
US6893979B2 (en) 2001-03-15 2005-05-17 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
US7164178B2 (en) 2001-07-18 2007-01-16 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2010212716A (ja) * 2001-07-18 2010-09-24 Panasonic Corp 半導体装置及びその製造方法
JP2003060198A (ja) * 2001-08-10 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003188377A (ja) * 2001-09-27 2003-07-04 Agere Systems Inc 酸化物／窒化シリコン界面サブストラクチャを改善するための方法および構造
US7157339B2 (en) 2001-11-29 2007-01-02 Hynix Semiconductor Inc. Method for fabricating semiconductor devices having dual gate oxide layers
US7528042B2 (en) 2001-11-29 2009-05-05 Hynix Semiconductor Inc. Method for fabricating semiconductor devices having dual gate oxide layer
KR20030044394A (ko) * 2001-11-29 2003-06-09 주식회사 하이닉스반도체 듀얼 게이트절연막을 구비한 반도체소자의 제조 방법
JP2008147678A (ja) * 2002-03-29 2008-06-26 Tokyo Electron Ltd 電子デバイス用材料およびその製造方法
JPWO2003088345A1 (ja) * 2002-03-29 2005-08-25 東京エレクトロン株式会社 電子デバイス用材料およびその製造方法
US7560396B2 (en) 2002-03-29 2009-07-14 Tokyo Electron Limited Material for electronic device and process for producing the same
JP2005530341A (ja) * 2002-06-12 2005-10-06 アプライド　マテリアルズ　インコーポレイテッド 基板を処理するためのプラズマ方法及び装置
KR101044366B1 (ko) * 2002-06-12 2011-06-29 어플라이드 머티어리얼스, 인코포레이티드 기판을 처리하기 위한 플라즈마 방법 및 장치
KR100486278B1 (ko) * 2002-11-11 2005-04-29 삼성전자주식회사 신뢰성이 향상된 게이트 산화막 형성방법
US6916678B2 (en) 2002-11-27 2005-07-12 Canon Kabushiki Kaisha Surface modification method
JP2007516605A (ja) * 2003-05-28 2007-06-21 アプライド　マテリアルズ　インコーポレイテッド 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置
JP2005150704A (ja) * 2003-10-17 2005-06-09 Interuniv Micro Electronica Centrum Vzw シリコン酸窒化誘電体膜を備えた半導体装置を処理する方法
US7674722B2 (en) 2004-10-28 2010-03-09 Tokyo Electron Limited Method of forming gate insulating film, semiconductor device and computer recording medium
WO2006046634A1 (ja) * 2004-10-28 2006-05-04 Tokyo Electron Limited ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
US7915177B2 (en) 2004-10-28 2011-03-29 Toyko Electron Limited Method of forming gate insulation film, semiconductor device, and computer recording medium
JPWO2007132884A1 (ja) * 2006-05-17 2009-09-24 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2008306199A (ja) * 2008-07-14 2008-12-18 Tokyo Electron Ltd プラズマ処理方法

Also Published As

Publication number Publication date
EP0847079A3 (en) 1999-11-03
KR19980063857A (ko) 1998-10-07
EP0847079A2 (en) 1998-06-10
TW373289B (en) 1999-11-01

Similar Documents

Publication Publication Date Title
US6136654A (en) Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
EP0847079A2 (en) Method of manufacturing an MIS electrode
US6632747B2 (en) Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6503846B1 (en) Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US6548366B2 (en) Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6610615B1 (en) Plasma nitridation for reduced leakage gate dielectric layers
US6610614B2 (en) Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US6087229A (en) Composite semiconductor gate dielectrics
US7658973B2 (en) Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure
Sekine et al. Highly reliable ultrathin silicon oxide film formation at low temperature by oxygen radical generated in high-density krypton plasma
US6228779B1 (en) Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology
US6033998A (en) Method of forming variable thickness gate dielectrics
US6727148B1 (en) ULSI MOS with high dielectric constant gate insulator
US6362085B1 (en) Method for reducing gate oxide effective thickness and leakage current
JP3829084B2 (ja) 均一な窒素濃度を有するトランジスタ・ゲート絶縁層を形成する方法
US5789312A (en) Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics
US7923360B2 (en) Method of forming dielectric films
US10128258B2 (en) Oxide formation in a plasma process
US20010024860A1 (en) Method for manufacturing a gate structure incorporating therein aluminum oxide as a gate dielectric
US6815375B2 (en) Methods of forming dielectric materials and methods of processing semiconductor substrates
JP2003249497A (ja) 半導体装置の製造方法
US6780719B2 (en) Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures
US6767847B1 (en) Method of forming a silicon nitride-silicon dioxide gate stack
US5851888A (en) Controlled oxide growth and highly selective etchback technique for forming ultra-thin oxide
US6821904B2 (en) Method of blocking nitrogen from thick gate oxide during dual gate CMP

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061101

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070216