JPH10173227A - GaN element - Google Patents

GaN element

Info

Publication number
JPH10173227A
JPH10173227A JP34243696A JP34243696A JPH10173227A JP H10173227 A JPH10173227 A JP H10173227A JP 34243696 A JP34243696 A JP 34243696A JP 34243696 A JP34243696 A JP 34243696A JP H10173227 A JPH10173227 A JP H10173227A
Authority
JP
Japan
Prior art keywords
layer
gan
quantum well
light emitting
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34243696A
Other languages
Japanese (ja)
Inventor
Masayoshi Koike
正好 小池
Seiji Nagai
誠二 永井
Isamu Akasaki
勇 赤崎
Hiroshi Amano
浩 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP34243696A priority Critical patent/JPH10173227A/en
Publication of JPH10173227A publication Critical patent/JPH10173227A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 超格子構造の量子井戸層とバリア層との界面
における組成の急峻性が確保されたGaN系素子を提供
する。 【解決手段】 量子井戸層とバリア層とをMOVPE法
によって形成し、その上の半導体層、発光素子ではp型
の層、をMBE法で形成する。MBE法によれば、量子
井戸層及びバリア層をMOVPE法で成長させるときの
温度よりも低い温度で半導体層を成長させられる。量子
井戸層及びバリア層の上に形成される半導体層の成長温
度を量子井戸層及びバリア層の成長温度より低くすれ
ば、かかる温度履歴を量子井戸層とバリア層とが受けた
としても、両者の界面における組成の相違の急峻性は維
持される。
(57) [Problem] To provide a GaN-based device in which steepness of composition at an interface between a quantum well layer having a superlattice structure and a barrier layer is secured. SOLUTION: A quantum well layer and a barrier layer are formed by an MOVPE method, and a semiconductor layer thereon and a p-type layer in a light emitting element are formed by an MBE method. According to the MBE method, the semiconductor layer can be grown at a temperature lower than the temperature at which the quantum well layer and the barrier layer are grown by the MOVPE method. If the growth temperature of the semiconductor layer formed on the quantum well layer and the barrier layer is lower than the growth temperature of the quantum well layer and the barrier layer, even if such a temperature history is received by the quantum well layer and the barrier layer, The steepness of the difference in composition at the interface of is maintained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はGaN系素子に関
する。この発明は、例えば、超格子構造の発光層を有す
るGaN系発光素子に適用される。
The present invention relates to a GaN-based device. The present invention is applied to, for example, a GaN-based light emitting device having a light emitting layer having a super lattice structure.

【0002】[0002]

【従来の技術】従来、超格子構造の発光層を有する発光
素子は、例えばサファイア基板上にバッファ層、n−G
aN系層(n+コンタクト層、nクラッド層)、超格子
構造の発光層、p−GaN系層(pクラッド層、p+コ
ンタクト層)を順次積層した構成であった。各半導体層
は有機金属化合物気相成長法(以下、「MOVPE法」
という)により成長されていた。
2. Description of the Related Art Conventionally, a light emitting device having a light emitting layer of a superlattice structure has a buffer layer, an n-G
The configuration was such that an aN-based layer (n + contact layer, n-cladding layer), a light emitting layer having a superlattice structure, and a p-GaN-based layer (p-cladding layer, p + contact layer) were sequentially laminated. Each semiconductor layer is formed by metal organic compound vapor deposition (hereinafter referred to as “MOVPE”).
It was grown by.

【0003】[0003]

【発明が解決しようとする課題】超格子構造の発光層は
量子井戸層とバリア層とを繰り返し積層した構成であ
り、量子井戸層の中に量子化されたキャリアが閉じ込め
られる。キャリアの閉じ込めを確実にするためには量子
井戸層とバリア層との間に急峻性が要求される。即ち、
量子井戸層とバリア層とはその界面において組成の急峻
性が要求される。
The light emitting layer having the superlattice structure has a structure in which a quantum well layer and a barrier layer are repeatedly laminated, and the quantized carriers are confined in the quantum well layer. To ensure the confinement of carriers, steepness is required between the quantum well layer and the barrier layer. That is,
The interface between the quantum well layer and the barrier layer is required to have sharp composition.

【0004】MOVPE法によればその界面において組
成の急峻性を確保して量子井戸層とバリア層を成長させ
ることができる。しかしながら、MOVPE法によりp
−GaN系層を成長させるには、上記量子井戸層とバリ
ア層の成長温度より高い温度が必要である。例えば、発
光層の成長温度が700〜900℃であるのに対し、p
−GaN系層の成長温度は1000〜1100℃であ
る。このように後者の成長温度を前者の成長温度より高
くするのは、p−GaN系層において十分なホール濃度
を得るためである。
[0004] According to the MOVPE method, the quantum well layer and the barrier layer can be grown while ensuring the sharpness of the composition at the interface. However, according to the MOVPE method, p
In order to grow a GaN-based layer, a temperature higher than the growth temperature of the quantum well layer and the barrier layer is required. For example, while the growth temperature of the light emitting layer is 700 to 900 ° C., p
The growth temperature of the -GaN-based layer is 1000 to 1100C. The reason why the growth temperature of the latter is higher than the growth temperature of the former is to obtain a sufficient hole concentration in the p-GaN-based layer.

【0005】当初、量子井戸層とバリア層の界面におい
て組成の相違に急峻性のあった超格子構造の発光層であ
っても、p−GaN系層を成長させるときにその成長温
度よりも高い温度に曝されると、量子井戸層とバリア層
との界面において原子の拡散が生じ、その界面における
組成の相違の急峻性が損なわれるおそれがある。かかる
急峻性の喪失は発光効率低下の原因となり、好ましくな
い。
[0005] Initially, even when the light emitting layer has a superlattice structure having a sharp difference in composition at the interface between the quantum well layer and the barrier layer, the temperature is higher than the growth temperature when growing a p-GaN-based layer. When exposed to the temperature, diffusion of atoms occurs at the interface between the quantum well layer and the barrier layer, and the sharpness of the difference in composition at the interface may be impaired. Such a loss of steepness causes a decrease in luminous efficiency, which is not preferable.

【0006】[0006]

【課題を解決するための手段】この発明は、上記課題を
解決すべくなされたものである。即ち、GaN系の化合
物半導体で形成される素子であって、キャリアが閉じ込
められる第1の層と該第1の層を挟むバリア層を有する
超格子構造層と、該超格子構造層の上に形成される他の
半導体層と、を備えてなるGaN系素子において、前記
超格子構造層をMOVPE法により形成された層とし、
前記他の半導体層は分子線エピタキシー法(以下、「M
BE法」という)により形成された層とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems. That is, an element formed of a GaN-based compound semiconductor, a superlattice structure layer having a first layer in which carriers are confined and a barrier layer sandwiching the first layer; Another semiconductor layer to be formed, wherein the superlattice structure layer is a layer formed by MOVPE,
The other semiconductor layer is formed by a molecular beam epitaxy method (hereinafter referred to as “M”).
BE method).

【0007】上記において、キャリアの閉じ込められる
第1の層は1又は2以上の二次元的な広がりを持つ線条
の層及び箱形の層とすることができ、それぞれ量子細
線、量子箱を構成する。
In the above, the first layer in which carriers are confined can be a linear layer or a box-shaped layer having one or two or more two-dimensional spreads, and constitutes a quantum wire and a quantum box, respectively. I do.

【0008】このような超格子構造層はこれをnクラッ
ド層及びpクラッド層でサンドイッチすることにより発
光素子構造となる。
[0008] Such a superlattice structure layer becomes a light emitting element structure by sandwiching it with an n clad layer and a p clad layer.

【0009】[0009]

【発明の作用・効果】MOVPE法に比べてMBE法は
低い温度で成長できる。従って、超格子構造層をMOV
PE法により形成した後に、その上へ超格子構造層の成
長温度より低い温度でMBE法により他の半導体層を形
成できる。量子井戸層及びバリア層の上に形成される半
導体層の成長温度を量子井戸層及びバリア層の成長温度
より低くすれば、かかる温度履歴を量子井戸層とバリア
層とが受けたとしても、両者の界面における組成の相違
の急峻性は維持される。これにより、かかる超格子構造
を発光ダイオードの発光層として利用したときには、発
光効率が向上し、出力光のスペクトルの半値幅が小さく
なってその色純度が向上する。また、かかる超格子構造
をレーザダイオードの発光層として利用したときには、
発振しきい値電流の値が小さくなり、小電流で高出力の
レーザ発振が得られることとなる。
The MBE method can grow at a lower temperature than the MOVPE method. Therefore, the superlattice structure layer is
After being formed by the PE method, another semiconductor layer can be formed thereon by MBE at a temperature lower than the growth temperature of the superlattice structure layer. If the growth temperature of the semiconductor layer formed on the quantum well layer and the barrier layer is lower than the growth temperature of the quantum well layer and the barrier layer, even if such a temperature history is received by the quantum well layer and the barrier layer, The steepness of the difference in composition at the interface of is maintained. Thus, when such a superlattice structure is used as a light emitting layer of a light emitting diode, the luminous efficiency is improved, the half width of the spectrum of the output light is reduced, and the color purity is improved. When such a superlattice structure is used as a light emitting layer of a laser diode,
The value of the oscillation threshold current becomes small, and high-output laser oscillation with a small current can be obtained.

【0010】[0010]

【発明の実施の形態】以下、この発明の実施の形態を実
施例に基づき説明する。この実施例の素子は発光ダイオ
ードである。図1に実施例の発光ダイオード20の断面
図を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below based on examples. The device of this embodiment is a light emitting diode. FIG. 1 shows a cross-sectional view of the light emitting diode 20 of the embodiment.

【0011】厚さ100μm のサファイア基板1のa面
上に厚さ20 nmのAlNからなるバッファ層2が形成
されている。このバッファ層2の膜厚は20〜50nm
とすることができ、膜の成長温度は400℃である。
A buffer layer 2 made of AlN having a thickness of 20 nm is formed on an a-plane of a sapphire substrate 1 having a thickness of 100 μm. The buffer layer 2 has a thickness of 20 to 50 nm.
And the growth temperature of the film is 400 ° C.

【0012】バッファ層2の上にはn−GaN系層が2
層に形成されている。このn−GaN系層は、下側から
厚さ2.5μm のシリコンが高濃度にドープされたn+
−GaN層3(nコンタクト層)と厚さ0.5μm のシ
リコンがドープされたn−GaN層4(nクラッド層)
とで構成される。これらn−GaN系層はAlXInYG
a1-X-YN(X=0、Y=0、X=Y=0を含む)から
なる化合物半導体で形成することができる。
On the buffer layer 2, an n-GaN-based layer
Formed in layers. This n-GaN-based layer is composed of n + doped with 2.5 μm thick silicon at a high concentration from the lower side.
-GaN layer 3 (n-contact layer) and n-GaN layer 4 (n-cladding layer) doped with 0.5 μm thick silicon
It is composed of These n-GaN-based layers are made of Al X In Y G
a 1-XYN (including X = 0, Y = 0, and X = Y = 0).

【0013】nクラッド層4の上には超格子構造の発光
層5が形成されている。発光層5は厚さ3.5 nm 意図
的な不純物がドープされていないGaNからなるバリア
層5aと厚さ3.5 nm の意図的な不純物がドープされ
ていないIn0.15Ga0.85Nからなる量子井戸層5bを
繰り返し積層した構成である。この実施例では繰り返し
数を5とした。そして、最も上に形成されるバリア層5
cは厚さが3.5 nmの意図的な不純物がドープされて
いないGaNからなる。
A light emitting layer 5 having a super lattice structure is formed on the n clad layer 4. The light emitting layer 5 has a barrier layer 5a made of GaN not doped with intentional impurities of 3.5 nm and a quantum layer made of In 0.15 Ga 0.85 N not doped with intentional impurities of 3.5 nm in thickness. In this configuration, the well layers 5b are repeatedly laminated. In this embodiment, the number of repetitions is 5. And the barrier layer 5 formed on the uppermost
c consists of 3.5 nm thick undoped GaN without intentional impurities.

【0014】上記において、バリア層5aと量子井戸層
5bの繰り返し数は特に限定されるものではない。バリ
ア層5a、5cはInY1Ga1-Y1N(Y1≧0)からな
る化合物半導体、量子井戸層5bはInY2Ga1-Y2N
(Y2>Y1かつY2>0)からなる化合物半導体でそ
れぞれ形成される。
In the above, the number of repetitions of the barrier layer 5a and the quantum well layer 5b is not particularly limited. Barrier layer 5a, 5c is In Y1 Ga 1-Y1 N ( Y1 ≧ 0) made of a compound semiconductor, quantum well layer 5b is In Y2 Ga 1-Y2 N
(Y2> Y1 and Y2> 0).

【0015】バリア層5a、5c及び量子井戸層5bに
はこれへ意図的な不純物をドープすることもできる。
The barrier layers 5a and 5c and the quantum well layer 5b can be doped with intentional impurities.

【0016】発光層5の上にはバリア層よりも広いバン
ドギャップを持つpクラッド層(他の半導体層)が2層
に形成されている。このpクラッド層は、下から、厚さ
100 nm のマグネシウムがドープされたp−Al0.15
Ga0.85N層6と厚さ200nm のマグネシウムがドー
プされたp−GaN層7とで構成される。このpクラッ
ド層はAlAInBGa1-A-BN(A=0、B=0、A=
B=0を含む)からなる化合物半導体で形成することが
できる。このpクラッド層を1層から構成することもで
きる。
On the light emitting layer 5, two p-cladding layers (other semiconductor layers) having a band gap wider than that of the barrier layer are formed. This p-cladding layer is formed from below with 100 nm thick magnesium-doped p-Al 0.15
It comprises a Ga 0.85 N layer 6 and a 200 nm thick p-GaN layer 7 doped with magnesium. This p-cladding layer is made of Al A In B Ga 1 -AB N (A = 0, B = 0, A =
B = 0 (including B = 0). This p-cladding layer may be composed of one layer.

【0017】p−GaN層7の上には厚さ25.0 nm
のマグネシウムがp−GaN層7より高濃度にドープさ
れたGaN層8(pコンタクト層)が形成されている。
この層は電極に対するコンタクト抵抗を下げるために設
けられる。
On the p-GaN layer 7, a thickness of 25.0 nm
A GaN layer 8 (p-contact layer) doped with magnesium at a higher concentration than the p-GaN layer 7 is formed.
This layer is provided to reduce the contact resistance to the electrode.

【0018】n電極9はAl、Ti又はこれらを含む合
金からなる。符号10は透光性電極でありpコンタクト
層8の上にそのほぼ全面に渡って形成される。透光性電
極10の上にパッド電極11が形成される。透光性電極
10及びパッド電極11の形成材料として、Au、P
t、Pd、Ni又はこれらを含む合金が挙げられる。
The n-electrode 9 is made of Al, Ti or an alloy containing them. Reference numeral 10 denotes a light-transmitting electrode which is formed on the p-contact layer 8 over substantially the entire surface thereof. The pad electrode 11 is formed on the translucent electrode 10. Au, P is used as a material for forming the translucent electrode 10 and the pad electrode 11.
t, Pd, Ni, or an alloy containing them.

【0019】次に、実施例の発光ダイオード20の製造
方法を説明する。発光ダイオード20のn−GaN系層
3、4及び発光層5はMOVPE法により定法に従い形
成される。この成長法においては、アンモニアガスと3
族元素のアルキル化合物ガス、例えばトリメチルガリウ
ム(TMG)、トリメチルアルミニウム(TMA)やト
リメチルインジウム(TMI)とを適当な温度に加熱さ
れた基板上に供給して熱分解反応させ、もって所望の結
晶を基板の上に成長させる。 なお、キャリアガス、ア
ンモニアガス及び3族元素のアルキル化合物ガスの流
量、反応時間は目的とする結晶に応じて適宜調節する。
Next, a method for manufacturing the light emitting diode 20 of the embodiment will be described. The n-GaN-based layers 3 and 4 and the light-emitting layer 5 of the light-emitting diode 20 are formed by a MOVPE method according to a standard method. In this growth method, ammonia gas and 3
An alkyl compound gas of a group element, for example, trimethylgallium (TMG), trimethylaluminum (TMA) or trimethylindium (TMI) is supplied to a substrate heated to an appropriate temperature to cause a thermal decomposition reaction, thereby forming a desired crystal. Grow on the substrate. The flow rates and reaction times of the carrier gas, the ammonia gas, and the alkyl compound gas of the Group 3 element are appropriately adjusted according to the target crystal.

【0020】まず、有機洗浄及び熱処理により洗浄した
a面を主面とする単結晶サファイア基板1を図2に示す
MOVPE装置31内のサセプタ32に装着する。次
に、常圧でH2を反応装置に流しながら温度1100℃
でサファイア基板を気相エッチングする。かかるMOV
PE装置31の基本構造は周知である。例えば、特開昭
63ー188934号公報を参照されたい。なお、この
実施例のMOVPE装置31のサセプタ32はトランス
ファ装置37に装着されている。また、その反応室はシ
ャッタ41で開閉される真空通路35に連通している。
First, organic cleaning and heat treatment were performed.
The single crystal sapphire substrate 1 having the a-plane as a main surface is mounted on a susceptor 32 in a MOVPE apparatus 31 shown in FIG. Next, while flowing H 2 into the reactor at normal pressure, the temperature was 1100 ° C.
Vapor-phase etches the sapphire substrate. Such MOV
The basic structure of the PE device 31 is well known. For example, see JP-A-63-188934. The susceptor 32 of the MOVPE device 31 of this embodiment is mounted on a transfer device 37. The reaction chamber communicates with a vacuum passage 35 opened and closed by a shutter 41.

【0021】次に、温度を400℃まで低下させて、H
2、NH3及びTMAを供給して基板上にAlNのバッフ
ァ層2を約20nmの厚さに形成する。
Next, the temperature is lowered to 400 ° C.
2 , NH 3 and TMA are supplied to form an AlN buffer layer 2 on the substrate to a thickness of about 20 nm.

【0022】次に温度1100℃に上げて、H2、シラ
ン、TMG、NH3を導入し、nコンタクト層3を形成
し、更にシランの流量を下げてnクラッド層4を形成す
る。
Next, the temperature is raised to 1100 ° C., H 2 , silane, TMG, and NH 3 are introduced to form the n-contact layer 3, and the silane flow rate is further reduced to form the n-cladding layer 4.

【0023】続いて、温度を750℃に保持し、N2、
TMG、NH3を導入して厚さ3.5nm のGaNからな
るバリア層5aを形成する。N2、NH3、TMG及びT
MIを導入して厚さ3.5 nm のIn0.15Ga0.85Nか
らなる量子井戸層5bを形成する。これを繰り返して、
図に示すとおり、それぞれ5層のバリア層5aと量子井
戸層5bを得る。
Subsequently, the temperature was maintained at 750 ° C., and N 2 ,
A barrier layer 5a made of GaN having a thickness of 3.5 nm is formed by introducing TMG and NH 3 . N 2 , NH 3 , TMG and T
A quantum well layer 5b made of In 0.15 Ga 0.85 N and having a thickness of 3.5 nm is formed by introducing MI. Repeat this,
As shown in the figure, five barrier layers 5a and five quantum well layers 5b are obtained.

【0024】GaNからなる最上バリア層5cを5段目
の量子井戸層5bの上に形成する。
An uppermost barrier layer 5c made of GaN is formed on the fifth-stage quantum well layer 5b.

【0025】このようにして超格子構造の発光層5まで
形成したら、製造装置30(図2参照)のシャッタ4
1、42を順次開けると共にトランスファ装置37を稼
働させて、MOVPE装置31内にあるサセプタ32を
MBE装置31内まで移動させる。そして、シャッタ4
1及び42を順次閉じ、MBE法の準備をする。MBE
装置33の基本構造も周知である。例えば、特開平5ー
175124号公報等を参照されたい。
After the light emitting layer 5 having the super lattice structure is formed in this manner, the shutter 4 of the manufacturing apparatus 30 (see FIG. 2) is used.
The susceptor 32 in the MOVPE device 31 is moved into the MBE device 31 by sequentially opening the devices 1 and 42 and operating the transfer device 37. And shutter 4
1 and 42 are sequentially closed to prepare for the MBE method. MBE
The basic structure of the device 33 is also well known. See, for example, JP-A-5-175124.

【0026】図2に示す製造装置30において、真空通
路35はMOVPE装置31の反応室とMBE装置33
の反応室とを連通するものであり、その内部は所定の真
空度に維持されている。トランスファ装置37はMOV
PE装置31の反応室、真空通路35及びMBE装置3
3の反応室を通して配設され、サセプタ32をMOVP
E装置31とMBE装置33との間で移送する。サセプ
タ32に代わりに、サセプタに保持されているワーク自
体を移送することもできる。図中の符号41、43はシ
ャッタであり、それぞれMOVPE装置31及びMBE
装置33を所定の真空度に維持する目的で配設されてい
る。即ち、トランスファ装置37が停止の状態でシャッ
タ41、43は閉状態であり、トランスファ装置37が
オンのときには、その稼働を許容するようにシャッタ4
1、43は所定のタイミングで開閉する。トランスファ
装置37及びシャッタ41、43は図示しない制御装置
で制御されている。
In the manufacturing apparatus 30 shown in FIG. 2, the vacuum passage 35 is connected to the reaction chamber of the MOVPE apparatus 31 and the MBE apparatus 33.
And the inside thereof is maintained at a predetermined degree of vacuum. Transfer device 37 is MOV
Reaction chamber of PE device 31, vacuum passage 35 and MBE device 3
3 and the susceptor 32 is connected to the MOVP
The transfer is performed between the E device 31 and the MBE device 33. Instead of the susceptor 32, the work itself held by the susceptor can be transferred. Reference numerals 41 and 43 in the figure denote shutters, which are a MOVPE device 31 and an MBE, respectively.
The device 33 is provided for the purpose of maintaining a predetermined degree of vacuum. That is, the shutters 41 and 43 are closed with the transfer device 37 stopped, and when the transfer device 37 is on, the shutters 4 are allowed to operate.
1, 43 open and close at a predetermined timing. The transfer device 37 and the shutters 41 and 43 are controlled by a control device (not shown).

【0027】図3は他の製造装置40を示す。図3と同
一の部材には同一の符号を付してその説明を省略する。
この製造装置40では、トランスファ装置370はワー
クを移送する。真空通路350にはワークをスタックす
るための部屋50が設けられる。図中の符号60はワー
クのスタックである。このようにワークをスタックする
と、MOVPE装置31の処理速度とMBE装置33の
処理速度との相違が吸収できることとなり、実施例の一
連の工程を連続的に実行できる。図中の符号51及び5
3は部屋50の真空度を所定の値に維持するための第2
のシャッタである。即ち、トランスファ装置370が停
止の状態で第2のシャッタ51、53、更にはシャッタ
41、43は閉状態であり、トランスファ装置370が
オンのときには、その稼働を許容するように第2のシャ
ッタ51、53及びシャッタ41、43は所定のタイミ
ングで開閉する。トランスファ装置370、シャッタ4
1、43、51、53は図示しない制御装置で制御され
ている。
FIG. 3 shows another manufacturing apparatus 40. The same members as those in FIG. 3 are denoted by the same reference numerals, and description thereof will be omitted.
In the manufacturing apparatus 40, the transfer device 370 transfers the work. The vacuum passage 350 is provided with a room 50 for stacking works. Reference numeral 60 in the figure denotes a work stack. By stacking the work in this way, the difference between the processing speed of the MOVPE device 31 and the processing speed of the MBE device 33 can be absorbed, and a series of steps of the embodiment can be continuously executed. Reference numerals 51 and 5 in the figure
3 is the second for maintaining the degree of vacuum in the room 50 at a predetermined value.
Shutter. That is, the second shutters 51 and 53 and the shutters 41 and 43 are closed when the transfer device 370 is stopped. When the transfer device 370 is turned on, the second shutter 51 and the second shutter 51 are allowed to operate. , 53 and shutters 41, 43 open and close at a predetermined timing. Transfer device 370, shutter 4
1, 43, 51, and 53 are controlled by a control device (not shown).

【0028】上記のMBE装置33を用いてMBE法を
実行し、p−GaN系層6〜8を形成する。MBE装置
33内において、サセプタ32の温度を660℃に保持
してMBE法を実行し、成長速度200nm/hで膜厚
100 nmのマグネシウムがドープされたp−Al0.15
Ga0.85Nからなる層6を形成する。次いで、温度を6
60℃に保持し、Alの供給を停止して、成長速度20
0nm/hで厚さ200 nm のマグネシウムがドープさ
れたp−GaN層7を形成する。
The p-GaN based layers 6 to 8 are formed by performing the MBE method using the MBE apparatus 33 described above. In the MBE apparatus 33, the temperature of the susceptor 32 is maintained at 660 ° C., and the MBE method is performed, and p-Al 0.15 doped with magnesium having a growth rate of 200 nm / h and a film thickness of 100 nm is used.
A layer 6 made of Ga 0.85 N is formed. Then raise the temperature to 6
At 60 ° C., the supply of Al was stopped, and the growth rate was 20
A p-GaN layer 7 doped with magnesium at 0 nm / h and 200 nm in thickness is formed.

【0029】これらpクラッド層6、7のホール濃度は
2 X 1018/cm3であり、このままの状態で素子とし
て十分な導電性を有する。
The p-cladding layers 6 and 7 have a hole concentration of 2 × 10 18 / cm 3 , and have sufficient conductivity as an element in this state.

【0030】層7の形成に引き続き、温度を660℃に
維持したまま、マグネシウムの供給を増大させて、成長
速度200nm/hで厚さ25 nm のマグネシウムが高
濃度に添加されたpコンタクト層8を形成する。このp
コンタクト層8のホール濃度は3 X 1018/cm3であ
り、このままの状態で素子として十分な導電性を有す
る。
Continuing with the formation of the layer 7, while maintaining the temperature at 660 ° C., the supply of magnesium was increased to increase the growth rate of 200 nm / h and the p-contact layer 8 with a high concentration of 25 nm thick magnesium. To form This p
Hole concentration of contact layer 8 is 3 X 10 18 / cm 3, has a sufficient conductivity as an element in this state.

【0031】従来のようにp−GaN系層6、7及び8
をMOVPE法で形成すると、これらの層は層成長をし
たままの状態(as−grown)では、高抵抗であっ
た。したがって、これらの層を低抵抗化するための工程
が別途に必要となり、例えば、電子線を照射していた
(特開平3ー218625号公報等参照)。しかしなが
ら、この実施例のようにMBE法により形成されたp−
GaN系層は素子として十分な導電性を有するので、低
抵抗化工程を必要としない。
As in the prior art, the p-GaN-based layers 6, 7 and 8
Was formed by the MOVPE method, these layers had high resistance in a state where the layers were grown (as-grown). Therefore, a separate step for lowering the resistance of these layers is required. For example, electron beams are irradiated (see Japanese Patent Application Laid-Open No. 3-218625). However, as in this example, the p-
Since the GaN-based layer has sufficient conductivity as an element, it does not require a step of reducing the resistance.

【0032】p−GaN系層の成長温度は、MOVPE
法における発光層の成長温度と同程度まで上げても、ホ
ール濃度、界面の急峻性は損なわれない。
The growth temperature of the p-GaN based layer is MOVPE
The hole concentration and the steepness of the interface are not impaired even if the temperature is increased to about the same as the growth temperature of the light emitting layer in the method.

【0033】このようにして形成された半導体ウエハを
周知の方法でエッチングして、図1に示した半導体層構
成とする。そして、n電極9をnコンタクト層3の上へ
蒸着により形成し、続いて金を含む透光性電極10をp
コンタクト層8の上に蒸着し、更に金製のパッド電極1
1を蒸着する。
The semiconductor wafer thus formed is etched by a known method to obtain the semiconductor layer structure shown in FIG. Then, an n-electrode 9 is formed on the n-contact layer 3 by vapor deposition.
Evaporated on the contact layer 8 and further made of a gold pad electrode 1
1 is deposited.

【0034】このようにして形成された半導体ウエハを
素子毎に切り分けて、所望の発光ダイオード20とす
る。
The semiconductor wafer thus formed is cut into individual devices to obtain desired light emitting diodes 20.

【0035】この発明は上記発明の実施の形態及び実施
例の記載に何ら限定されるものではなく、特許請求の範
囲を逸脱しない範囲で、当業者が想到し得る種々の変形
態様を包含する。この発明がレーザダイオードにも適用
できることは勿論である。
The present invention is not limited to the description of the above-described embodiments and examples, and includes various modifications that can be made by those skilled in the art without departing from the scope of the claims. Needless to say, the present invention can be applied to a laser diode.

【0036】以下、次の事項を開示する。 (1) GaN系の化合物半導体で形成される素子であっ
て、キャリアが閉じ込められる第1の層と該第1の層を
挟むバリア層を有する超格子構造層と、該超格子構造層
の上に形成される他の半導体層と、を備えてなるGaN
系素子において、前記第1の層と前記バリア層との界面
において組成の相違に急峻性がある、ことを特徴とする
GaN系素子。
Hereinafter, the following items will be disclosed. (1) An element formed of a GaN-based compound semiconductor, comprising: a superlattice structure layer having a first layer in which carriers are confined; a barrier layer sandwiching the first layer; Comprising another semiconductor layer formed on the GaN
A GaN-based device, wherein the difference in composition at the interface between the first layer and the barrier layer is sharp.

【0037】(2) キャリヤが閉じ込められる第1の層
と該第1の層を挟むバリア層とを有する超格子構造層を
MOVPE法により第1の成長温度で形成し、その後、
該超格子構造層の上に、前記第1の成長温度より低温で
ある第2の成長温度でMBE法により他の半導体層を形
成する、ことを特徴とするGaN系素子の製造方法。
(2) A superlattice structure layer having a first layer in which carriers are confined and a barrier layer sandwiching the first layer is formed at a first growth temperature by MOVPE, and thereafter,
A method for manufacturing a GaN-based device, comprising forming another semiconductor layer on the superlattice structure layer at a second growth temperature lower than the first growth temperature by MBE.

【0038】(3) 第1の伝導型の第1のクラッド層を
MOVPE法により形成し、該第1のクラッド層の上に
超格子構造の発光層をMOVPE法により第1の成長温
度で形成し、その後、該発光層の上に、前記第1の成長
温度より低温である第2の成長温度でMBE法により第
2の伝導型のクラッド層を形成する、ことを特徴とする
GaN系発光素子の製造方法。
(3) A first cladding layer of the first conductivity type is formed by MOVPE, and a light emitting layer having a superlattice structure is formed on the first cladding layer by MOVPE at a first growth temperature. And forming a second conductivity type cladding layer on the light emitting layer by MBE at a second growth temperature lower than the first growth temperature. Device manufacturing method.

【0039】(4) MOVPE法を実行するための第1
の装置と、MBE法を実行するための第2の装置と、前
記第1の装置の反応室と前記第2の装置の反応室と連通
し、所定の真空度に維持されている真空通路と、該真空
通路を通じてワーク又はワークを保持する手段を前記第
1の装置の反応室及び第2の装置の反応室との間で移送
させるトランスファ装置、とを備えてなるGaN系素子
の製造装置。
(4) The first for executing the MOVPE method
A second apparatus for performing the MBE method; a vacuum passage communicating with the reaction chamber of the first apparatus and the reaction chamber of the second apparatus and maintained at a predetermined vacuum degree; A transfer device for transferring a work or means for holding the work through the vacuum passage between the reaction chamber of the first apparatus and the reaction chamber of the second apparatus.

【0040】(5) 前記第1の装置の反応室と前記真空
通路との間に配置され両者の連通を開閉する第1のシャ
ッタと、前記第2の装置の反応室と前記真空通路との間
に配置され両者の連通を開閉する第2のシャッタとが更
に備えられている(4)に記載のGaN系素子の製造装
置。
(5) A first shutter disposed between the reaction chamber of the first apparatus and the vacuum passage for opening and closing the communication between the first chamber and the vacuum passage, and a first shutter between the reaction chamber of the second apparatus and the vacuum passage. (4) The apparatus for manufacturing a GaN-based element according to (4), further including a second shutter disposed between the two to open and close communication between the two.

【0041】(6) 前記ワーク又はワークを保持する手
段をスタックする手段が更に備えられている(4)又は(5)
に記載のGaN系素子の製造装置。
(6) A means for stacking the work or a means for holding the work is further provided (4) or (5).
3. The apparatus for manufacturing a GaN-based element according to item 1.

【0042】(7) 前記トランスファ装置は前記スタッ
ク手段と前記MOVPE装置及び前記スタック手段と前
記MBE装置との間で前記ワーク又はワークを保持する
手段を移送させる(6)に記載のGaN系素子の製造装
置。 (8) 前記第スタック手段と前記真空通路との間に配置
され両者の連通を開閉する第3のシャッタが更に備えら
れている(6)又は(7)に記載のGaN系素子の製造装置。
(7) The GaN-based device according to (6), wherein the transfer device transfers the work or the means for holding the work between the stack means and the MOVPE apparatus and between the stack means and the MBE apparatus. Manufacturing equipment. (8) The apparatus for manufacturing a GaN-based element according to (6) or (7), further comprising a third shutter disposed between the stacking means and the vacuum passage to open and close the communication between them.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1はこの発明の実施例の発光ダイオードの断
面図である。
FIG. 1 is a sectional view of a light emitting diode according to an embodiment of the present invention.

【図2】図2はこの発明の実施例の発光ダイオードを製
造する装置の構成を示す。
FIG. 2 shows a configuration of an apparatus for manufacturing a light emitting diode according to an embodiment of the present invention.

【図3】図3はこの発明の実施例の発光ダイオードを製
造する他の装置の構成を示す。
FIG. 3 shows the configuration of another apparatus for manufacturing a light emitting diode according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 基板 2 バッファ層 4 nクラッド層 5 超格子構造の発光層 6、7 pクラッド層 9、10、11 電極 20 発光ダイオード 31 MOVPE装置 33 MBE装置 DESCRIPTION OF SYMBOLS 1 Substrate 2 Buffer layer 4 n clad layer 5 Light emitting layer of super lattice structure 6, 7 p clad layer 9, 10, 11 electrode 20 light emitting diode 31 MOVPE device 33 MBE device

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小池 正好 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 (72)発明者 永井 誠二 愛知県西春日井郡春日町大字落合字長畑1 番地 豊田合成株式会社内 (72)発明者 赤崎 勇 愛知県名古屋市西区浄心1丁目1番38− 805 (72)発明者 天野 浩 愛知県名古屋市名東区山の手2丁目104宝 マンション山の手508号 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Masayoshi Koike 1 Ochiai Nagahata, Kasuga-cho, Nishi-Kasugai-gun, Aichi Prefecture Inside Toyoda Gosei Co., Ltd. Inside Toyoda Gosei Co., Ltd. (72) Inventor Isamu Akasaki 1-38-805, Joshin, Nishi-ku, Nagoya, Aichi Prefecture

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 GaN系の化合物半導体で形成される素
子であって、 キャリアが閉じ込められる第1の層と該第1の層を挟む
バリア層を有する超格子構造層と、 該超格子構造層の上に形成される他の半導体層と、を備
えてなるGaN系素子において、 前記超格子構造層は有機金属化合物気相成長(MOVP
E)法により形成された層であり、 前記他の半導体層は分子線エピタキシー(MBE)法に
より形成された層である、ことを特徴とするGaN系素
子。
1. An element formed of a GaN-based compound semiconductor, comprising: a superlattice structure layer having a first layer for confining carriers and a barrier layer sandwiching the first layer; A further semiconductor layer formed on the GaN-based device, wherein the superlattice structure layer is formed by metal organic compound vapor phase epitaxy (MOVP).
A GaN-based device, wherein the GaN-based device is a layer formed by an E) method, and the other semiconductor layer is a layer formed by a molecular beam epitaxy (MBE) method.
【請求項2】 前記超格子構造層の第1の層は量子井戸
層であり、前記他の半導体層はp型のクラッド層であ
り、 前記超格子構造層の下にはn型のクラッド層が備えられ
て、発光素子の構造を有する、ことを特徴とする請求項
1に記載のGaN系素子。
2. A first layer of the superlattice structure layer is a quantum well layer, the other semiconductor layer is a p-type cladding layer, and an n-type cladding layer below the superlattice structure layer. The GaN-based device according to claim 1, further comprising a light-emitting device.
JP34243696A 1996-12-06 1996-12-06 GaN element Pending JPH10173227A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34243696A JPH10173227A (en) 1996-12-06 1996-12-06 GaN element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34243696A JPH10173227A (en) 1996-12-06 1996-12-06 GaN element

Publications (1)

Publication Number Publication Date
JPH10173227A true JPH10173227A (en) 1998-06-26

Family

ID=18353729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34243696A Pending JPH10173227A (en) 1996-12-06 1996-12-06 GaN element

Country Status (1)

Country Link
JP (1) JPH10173227A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045900A (en) * 2001-05-25 2003-02-14 Sharp Corp Nitride III-V compound semiconductor device
WO2012144251A1 (en) * 2011-04-22 2012-10-26 住友電気工業株式会社 Nitride semiconductor laser and epitaxial substrate
JP2013033930A (en) * 2011-06-29 2013-02-14 Sumitomo Electric Ind Ltd Group iii nitride semiconductor element and group iii nitride semiconductor element manufacturing method
WO2013103035A1 (en) * 2012-01-05 2013-07-11 住友電気工業株式会社 Nitride semiconductor laser and epitaxial substrate

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045900A (en) * 2001-05-25 2003-02-14 Sharp Corp Nitride III-V compound semiconductor device
WO2012144251A1 (en) * 2011-04-22 2012-10-26 住友電気工業株式会社 Nitride semiconductor laser and epitaxial substrate
JP2012227492A (en) * 2011-04-22 2012-11-15 Sumitomo Electric Ind Ltd Nitride semiconductor laser and epitaxial substrate
US8718110B2 (en) 2011-04-22 2014-05-06 Sumitomo Electric Industries, Ltd. Nitride semiconductor laser and epitaxial substrate
JP2013033930A (en) * 2011-06-29 2013-02-14 Sumitomo Electric Ind Ltd Group iii nitride semiconductor element and group iii nitride semiconductor element manufacturing method
WO2013103035A1 (en) * 2012-01-05 2013-07-11 住友電気工業株式会社 Nitride semiconductor laser and epitaxial substrate
JP2013140896A (en) * 2012-01-05 2013-07-18 Sumitomo Electric Ind Ltd Nitride semiconductor laser and epitaxial substrate
US8923354B2 (en) 2012-01-05 2014-12-30 Sumitomo Electric Industries, Ltd. Nitride semiconductor laser, epitaxial substrate

Similar Documents

Publication Publication Date Title
JP2917742B2 (en) Gallium nitride based compound semiconductor light emitting device and method of manufacturing the same
JP3304787B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR100267839B1 (en) Nitride semiconductor devices
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
KR100902109B1 (en) Gallium Nitride Compound Semiconductor Device
JP2890396B2 (en) Nitride semiconductor light emitting device
JP3438674B2 (en) Method for manufacturing nitride semiconductor device
JPWO2008153130A1 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor
JP3251046B2 (en) Method for growing compound semiconductor, compound semiconductor light emitting device and method for manufacturing the same
JP3269344B2 (en) Crystal growth method and semiconductor light emitting device
US20060169990A1 (en) Group III nitride-based compound semiconductor light-emitting device and method for producing the same
JP3740744B2 (en) Semiconductor growth method
JP3658892B2 (en) Method for growing p-type nitride semiconductor and nitride semiconductor device
US6365923B1 (en) Nitride semiconductor light-emitting element and process for production thereof
JPH10145004A (en) GaN based light emitting device
JP3561105B2 (en) P-type semiconductor film and semiconductor device
JP2003023179A (en) P-type group III nitride semiconductor, method of manufacturing the same, semiconductor device and method of manufacturing the same
JP2918139B2 (en) Gallium nitride based compound semiconductor light emitting device
KR100900471B1 (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
JP3496480B2 (en) Nitride semiconductor device
JPH10144960A (en) Method for manufacturing p-type nitride semiconductor and nitride semiconductor device
JP2004014587A (en) Nitride-based compound semiconductor epitaxial wafer and light emitting device
JP3371830B2 (en) Nitride semiconductor light emitting device
JP3605907B2 (en) Semiconductor device having contact resistance reduction layer
JP2004096129A (en) Nitride semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328