JPH10173659A - 送信装置、受信装置、パケット伝送システム、及びパケット信号伝送方法 - Google Patents

Abstract

(57)【要約】 【課題】 パケットの制御フィールドの内容が同じであ
るときに、効率的なデータ圧縮を可能にする。 【解決手段】 送信済みパケット信号の制御フィールド
と、新たに送信するパケット信号の制御フィールドとが
一致するときに、制御フィールド１０２、１０４を一致
フラグ１０１、１０３に置き換える。一致しないとき
に、制御フィールド１０２、１０４に不一致フラグ１０
１、１０３を挿入する。同じ制御フィールドが連続する
ときに、図１（Ｂ）のフォーマットが多くなり、制御フ
ィールドのデータ長を短くすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パケット伝送を
行うための送信装置、受信装置、パケット伝送システ
ム、及びパケット信号伝送方法に関し、特にパケットの
データ圧縮を効果的に行うものに関する。

【０００２】

【従来の技術】コンピュータの普及に伴いデータ通信が
一般化しているが、効率的なデータ通信を行うためにパ
ケット伝送方法がよく用いられる。パケットとは、デー
タ通信リンクを通じてデバイス間で交換されるデータの
パッケージのことである。パケットは、一般的に、デー
タとヘッダを含む。ヘッダは、データを正しく伝送する
ために必要なアドレス情報などである。

【０００３】パケット伝送に関する従来技術として、次
に挙げるものがある。

【０００４】特開昭６１−１６１８４７号公報に記載さ
れた「パケットデータ伝送システムにおける情報のシー
ケンスナンバーの伝送」は、パケットの情報フィールド
にシーケンスナンバーを含む伝送方式であり、受信され
た情報のナンバーを返すことによりアクナレッジする方
法である。この方法は受信された情報パケットに先行し
て受信されたｎ個の情報パケットのアクナレッジメント
ステータスを伝送する。

【０００５】特開平６−１８８９１２号公報に記載され
た「少なくとも１個のパケットのデータパケットを受信
装置で受信する方法」は、引き続いて関連する第２デー
タパケットが送信されるという指示を選択的に含みうる
第１データパケットとオプションの第２データパケット
とを含むデータパケットを受信するときに、メモリ内に
データパケットを表わす情報を記憶し、指示の有無にし
たがってデータパケットの情報の受け入れを実行する。

【０００６】特開平６−２６１０７４号公報に記載され
た「パケット信号選択装置及び移動交換局」は、複数の
通信路から到来する複数のパケットを比較して１つのパ
ケットを選択する。

【０００７】特開平５−３５６２４号公報に記載された
「データ転送方法ならびにデータ送信装置および復元装
置」は、データを複数のパケットに分割して複数のチャ
ネルにより伝送し、元のデータに戻すデータ転送方式で
ある。

【０００８】

【発明が解決しようとする課題】ところで、端末とハブ
間等のイーサネットをワイヤレスに置き換えるような場
合、ポイントツーポイントのパケット通信となり、イー
サネットのパケットをそのまま無線チャネルを用いて送
信することになる。この場合、基本的には特定の端末か
らの、あるいは端末へ向けてのパケットのみが転送され
ることになるので、イーサネットの制御フィールドのア
ドレス等の部分が同じであることがある。つまり、この
伝送におけるアドレス方法は無駄が多く、冗長である。
上記従来技術は、このような課題を解決できなかった。

【０００９】この発明はかかる課題を解決するためにな
されたもので、パケット信号のデータ圧縮を効果的に行
うことが可能な送信装置、受信装置、パケット伝送シス
テム、及びパケット信号伝送方法を提供することを目的
とする。

【００１０】

【課題を解決するための手段】この発明に係る送信装置
は、送信後のパケット信号の制御フィールドを蓄積する
第１蓄積回路と、送信前のパケット信号の制御フィール
ドと前記第１蓄積回路に蓄積された制御フィールドとを
比較する比較回路と、前記比較回路による比較結果に基
づき前記送信前のパケット信号の制御フィールドの少な
くとも一部を一致情報に置き換えて前記パケット信号を
送信する制御フィールド入替回路とを備えるものであ
る。

【００１１】この発明に係る送信装置は、前記制御フィ
ールド入替回路は、前記比較回路による比較結果に基づ
き前記送信前のパケット信号の制御フィールドに不一致
情報を挿入するものである。

【００１２】この発明に係る送信装置は、前記第１蓄積
回路に、複数の制御フィールドを蓄積する複数のキャッ
シュを備えるとともに、新規な制御フィールドが入力さ
れたときに、前記複数のキャッシュに蓄積された内容を
順次ずらすとともに、前記複数のキャッシュの先頭エン
トリに前記新規な制御フィールドを蓄積するキャッシュ
更新回路を備えるものである。

【００１３】この発明に係る送信装置は、前記第１蓄積
回路に、複数の制御フィールドを蓄積する複数のキャッ
シュを備えるとともに、新規な制御フィールドが入力さ
れたときに、前記複数のキャッシュのうちで更新すべき
キャッシュを特定し、このキャッシュに前記新規な制御
フィールドを蓄積するキャッシュ更新回路を備えるもの
である。

【００１４】更新すべきキャッシュを特定する方法とし
て、例えば、次のような方法がある。アクセス頻度が最
も少ないものを特定する方法、最も過去に蓄積されたも
のを特定する方法、最も過去にアクセスされたものを特
定する方法、予め定めた優先順位にしたがって特定する
方法、重要度の低いものを特定する方法。

【００１５】この発明に係る受信装置は、既に受信され
たパケット信号の制御フィールドを蓄積する第２蓄積回
路と、新規に受信されたパケット信号に一致情報が存在
するかどうか判別する一致フィールド判別回路と、前記
一致フィールド判別回路により一致情報が存在すると判
別されたときに前記新規に受信されたパケット信号の一
致情報を前記第２蓄積回路に蓄積された情報に置き換え
る制御フィールド再入替回路を備えるものである。

【００１６】この発明に係る受信装置は、前記制御フィ
ールド再入替回路は、前記一致フィールド判別回路によ
る判別結果に基づき前記新規に受信されたパケット信号
の不一致情報を削除するものである。

【００１７】この発明に係る受信装置は、前記第２蓄積
回路に、複数の制御フィールドを蓄積する複数のキャッ
シュを備えるとともに、新規な制御フィールドが入力さ
れたときに、前記複数のキャッシュに蓄積された内容を
順次ずらすとともに、前記複数のキャッシュの先頭エン
トリに前記新規な制御フィールドを蓄積するキャッシュ
更新回路を備えるものである。

【００１８】この発明に係る受信装置は、前記第２蓄積
回路に、複数の制御フィールドを蓄積する複数のキャッ
シュを備えるとともに、新規な制御フィールドが入力さ
れたときに、送信側から送られてくるキャッシュ特定情
報に基づき前記新規な制御フィールドを蓄積するキャッ
シュ更新回路を備えるものである。

【００１９】この発明に係るパケット伝送システムは、
上記いずれかの送信装置によりパケット信号を送信し、
上記いずれかの受信装置によりパケット信号を受信する
ものである。

【００２０】この発明に係るパケット信号伝送方法は、
送信後の第１パケット信号の制御フィールドを読む第１
の読出ステップと、送信前の第２パケット信号の制御フ
ィールドを読む第２の読出ステップと、前記第１パケッ
ト信号の制御フィールドと前記第２パケット信号の制御
フィールドとを比較する比較ステップと、前記比較ステ
ップで少なくとも一部が一致すると判断された場合、前
記第２パケット信号中の制御フィールドを一致情報に置
き換える置換ステップと、前記第２パケットを送信する
送信ステップと、前記第２パケットを受信する受信ステ
ップと、前記第２パケットの制御フィールドが一致情報
かどうか判断する判断ステップと、前記第２パケットの
制御フィールドが一致情報であるときに、既に受信され
た前記第１パケット信号の制御フィールドに基づき、前
記一致情報を再置換する再置換ステップとを備えるもの
である。

【００２１】この発明に係るパケット伝送方法は、前記
比較ステップで不一致と判断された場合、前記第２パケ
ット信号中の制御フィールドに不一致情報を挿入する挿
入ステップと、前記判断ステップで一致情報でないと判
断されたときに、前記不一致情報を削除する削除ステッ
プとを備えるものである。

【００２２】この発明に係るパケット伝送方法は、送信
後の第１パケット信号及び第２パケット信号の制御フィ
ールドを読む第１の読出ステップと、送信前の第３パケ
ット信号の制御フィールドを読む第２の読出ステップ
と、前記第１パケット信号の制御フィールドと前記第３
パケット信号の制御フィールドとを比較する第１の比較
ステップと、前記第１の比較ステップで少なくとも一部
が一致すると判断された場合、前記第３パケット信号中
の制御フィールドを第１の一致情報に置き換える第１の
置換ステップと、前記第２パケット信号の制御フィール
ドと前記第３パケット信号の制御フィールドとを比較す
る第２の比較ステップと、前記第２の比較ステップで少
なくとも一部が一致すると判断された場合、前記第３パ
ケット信号中の制御フィールドを第２の一致情報に置き
換える第２の置換ステップと、前記第３パケットを送信
する送信ステップと、前記第３パケットを受信する受信
ステップと、前記第３パケットの制御フィールドが第１
の一致情報かどうか判断する第１の判断ステップと、前
記第３パケットの制御フィールドが第１の一致情報であ
るときに、既に受信された前記第１パケット信号の制御
フィールドに基づき、前記第１の一致情報を再置換する
第１の再置換ステップと、前記第３パケットの制御フィ
ールドが第２の一致情報かどうか判断する第２の判断ス
テップと、前記第３パケットの制御フィールドが第２の
一致情報であるときに、既に受信された前記第２パケッ
ト信号の制御フィールドに基づき、前記第２の一致情報
を再置換する第２の再置換ステップとを備えるものであ
る。

【００２３】この発明に係るパケット信号伝送方法は、
前記第１及び前記第２の比較ステップの少なくとも一方
で不一致と判断された場合、前記第３パケット信号中の
制御フィールドに不一致情報を挿入する挿入ステップ
と、前記第１及び前記第２の判断ステップの少なくとも
一方で一致情報でないと判断されたときに、前記不一致
情報を削除する削除ステップとを備えるものである。

【００２４】

【発明の実施の形態】

発明の実施の形態１．端末とハブ間等のイーサネットを
ワイヤレスに置き換えるような場合、ポイントツーポイ
ントのパケット通信となり、イーサネットのパケットを
そのまま無線チャネルを用いて送信することになる。こ
の場合、基本的には特定の端末からの、あるいは端末へ
向けてのパケットのみが転送されることになるので、イ
ーサネットの制御フィールドのアドレス等の部分が同じ
であることがある。このような場合、内容が同じになる
データを省略することにより、データ圧縮を効果的に行
うことが可能になる。まず、その動作原理について説明
する。

【００２５】［動作原理］図１はこの発明の実施の形態
１におけるイーサネットのパケットフォーマットの例を
示す。図１のフォーマットＡの全体の長さは５１６〜１
２１４８ビットである。図１のフォーマットＢの全体の
長さは４２０〜１２０５２ビットである。

【００２６】図２はイーサネット（ＤＩＸ仕様）のパケ
ットフォーマットを示す。図２のフォーマットの全体の
長さは５１２〜１２１４４ビットである。

【００２７】図１において、符号１０１は制御フィール
ド１０２に対応する２ビットの判別情報である。符号１
０３は制御フィールド１０４に対応する２ビットの判別
情報である。これら判別情報の意味については後述す
る。

【００２８】図１及び図２において、符号１０２はこの
パケットの宛先を示す４８ビットの宛先アドレスであ
る。符号１０４はこのパケットの発信元を示す４８ビッ
トの振出アドレスである。符号１０５はフレームのデー
タ部分の長さを示す１６ビットのタイプフィールドであ
る。符号１０６は３６８〜１２０００ビットのデータフ
ィールドである。符号１０７は巡回冗長検査（ＣＲＣ）
等の誤り訂正のための３２ビットのチェックフィールド
である。

【００２９】通常のイーサネットのパケットフォーマッ
トは、図２に示されるように、必ず宛先アドレス１０２
及び振出アドレス１０４を備える。これらアドレスフィ
ールド１０２、１０４は、イーサネットにつながる機器
が少なければその種類も当然少ない。また、ハブから特
定の端末へ続けて送信したり、特定の端末からハブへ続
けて送信する場合は、これらアドレスフィールド１０
２、１０４に現れるアドレス値は同一となる。このこと
はアドレスフィールド１０２、１０４の情報が冗長であ
ることを意味する。

【００３０】そこで同じアドレス値がくり返し現れると
きには、受信したフレームのアドレス値を記憶するとと
もに、前回の値と同じであることを意味する判別情報を
付加することにより同じアドレス値を送らないようにす
る。判別情報のビット数がアドレス値のビット数よりも
小さければ、通信される複数のフレーム全体のデータ長
が短くなると期待される。

【００３１】２つのアドレスフィールドのみを圧縮し、
それぞれのフィールド１０２、１０４に３エントリーの
キャッシュを持つ場合を例にとり説明する。キャッシュ
は受信したフレームのアドレス値を記憶するメモリであ
る。図１のように、２つのアドレスフィールド１０２、
１０４それぞれについて２ビットの判別情報１０１、１
０３を付加する。判別情報１０１、１０３が「００」は
アドレス値は新規であることを意味し、判別情報１０
１、１０３の後ろにはそれぞれ宛先アドレス１０２、振
出アドレス１０４が続く。この例が図１（Ａ）である。

【００３２】「０１」「１０」「１１」の場合には各エ
ントリに記憶されたアドレスを使用する。例えば、「０
１」の場合にはキャッシュに記憶された第１のアドレス
を使用し、「１０」の場合にはキャッシュに記憶された
第２のアドレスを使用し、「１１」の場合にはキャッシ
ュに記憶された第３のアドレスを使用する。すなわち、
判別情報が「００」の場合以外はアドレスフィールド１
０２、１０４は送られない。この例が図１（Ｂ）であ
る。

【００３３】図１及び図２から明らかなように、図１
（Ｂ）のフレーム長＜図２のフレーム長＜図１（Ａ）の
フレーム長、である。このように、２つのアドレスフィ
ールドが両方一致した場合には、４８ビット＋４８ビッ
ト−２×２ビット＝９２ビット、の圧縮が可能となる。
一方のフィールドのみ一致した場合には、４８ビット−
２ビット＝４６ビット、の圧縮が可能になる。逆に両フ
ィールドとも不一致の場合には、２×２＝４ビット、余
計に長くなる。

【００３４】イーサネットの平均ユーザデータ長を１０
２４ビット（パケット長１１６８ビット）とすると、９
２／４６／４ビットはそれぞれ７．８％／３．９％／
０．３％にあたる。したがって、専ら特定の端末間でデ
ータ通信が行われる場合、フレーム長が短くなり、デー
タ圧縮が可能になる。実際にどの程度のデータ圧縮が行
われるかはシステムごとに異なるが、上記３つの場合の
それぞれの発生確率に基づき期待値を求めることにより
データ圧縮の定量的な効果を知ることができる。

【００３５】また、ユーザデータ１０６も実際にはレイ
ヤ３以上の制御フィールドを備えるので、この部分につ
いてもプロトコル依存の本圧縮方式を行えばアドレスフ
ィールド圧縮以上の圧縮効果を得られる。

【００３６】なお、上記の説明において、判別情報１０
１、１０３を２ビットとしたが、これに限らず３ビッ
ト、４ビット、・・・でもよい。一般的に言って、ビッ
ト数が大きい程、キャッシュの大きさが大きくなるが、
アドレスがヒットする確率が高くなり、図１（Ａ）のよ
うに宛先アドレス１０２、振出アドレス１０４を付加す
ることがほとんどなくなる。全体的なデータ圧縮の効率
は高くなると期待される。

【００３７】［送信局及び受信局の装置の構成例］図３
は送信局側構成図であり、図４は受信局側構成図であ
る。図３の送信局及び図４の受信局は組みになり、制御
フィールドを１つ前のフレームと比較して内容が同じに
なるデータを省略することにより、データ圧縮を効果的
に行うことが可能になる。

【００３８】図３において、制御フィールド切出回路１
１は、フレームから特定の制御フィールドを切り出す回
路である。この回路１１は、固定長あるいは可変長のフ
レームフォーマットの決まったデータのある特定のフィ
ールド（例えば固定長）を切り出す。このフィールドの
位置や長さはフレームフォーマット毎に定められる。例
えば、図２のフォーマットでは、宛先アドレス１０２及
び振出アドレス１０４が切り出される。

【００３９】制御フィールド記憶器１２は、制御フィー
ルド切出回路１１により切出されたフィールドの内容を
記憶する。この記憶器１２は、各フレームが送られる毎
に当該フレームの制御フィールド部分を記憶する。

【００４０】制御フィールド比較回路１３は、制御フィ
ールド切出回路１１により切り出された制御フィールド
と、制御フィールド記憶器１２に記憶されている前フレ
ームの制御フィールドとを比較する。そして、その比較
結果、すなわち今回のフレームの制御フィールドと前回
のフレームの制御フィールドとが一致しているか、それ
とも不一致であるかを出力する。

【００４１】フラグ生成回路１４は、制御フィールド比
較回路１３の比較結果により一致フラグを生成する回路
である。一致した場合は一致フラグを、不一致の場合は
不一致フラグを出力する。この一致フラグとして、最低
１ビットが必要である。キャッシュが１エントリの場合
は、前送とのみ比較しているので一致不一致の１ビット
情報となる。一致フラグの例を図７に示す。

【００４２】新制御フィールド生成回路１５は、制御フ
ィールド切出回路１１の出力及びフラグ生成回路１４の
出力に基づき新しいフィールドを生成する。フラグ生成
回路１４の出力が一致フラグの場合には、この一致フラ
グのみを出力する。一方、不一致フラグの場合には、不
一致フラグと元のフィールドを連結したものを出力す
る。

【００４３】制御フィールド入替回路１６は、制御フィ
ールド切出回路１１により切出されるフレームの特定の
フィールドを、新制御フィールド生成回路１５により生
成された新フィールドに置き換える。一致の場合には一
致フラグのみになり、不一致の場合には不一致フラグと
元のフィールドになる。例えば、図８（Ｂ）の元データ
は、一致の場合は図８（Ｃ）のように制御フィールドが
置き換えられる。すなわち、２フィールド共一致してい
るので宛先アドレス及び振出アドレスのフィールドは元
のフレームから削除される。一方、図８（Ｂ）の元デー
タは、不一致の場合は図８（Ａ）のように制御フィール
ドが置き換えられる。すなわち、２フィールド共不一致
なので、宛先アドレス及び振出アドレスのフィールドの
前に不一致フラグが挿入される。

【００４４】図３の送信局から送り出されるフレーム
は、図４の受信局に入力される。

【００４５】図４において、一致及び制御フィールド切
出回路２１は、受信データから特定の位置にある一致フ
ラグ及び制御フィールドの部分を切り出す回路である。
例えば、図８（Ａ）の符号１０１、１０３及び符号１０
２、１０４の部分、あるいは図８（Ｃ）の符号１０１、
１０３の部分が切出される。切出された部分のうちの一
致フラグ部分は、一致フィールド判別回路２２へ送られ
る。なお、一致フィールドが一致の場合には、制御フィ
ールドは切り出されないか、切り出されたとしても、こ
の制御フィールド部分のデータは意味を持たない。

【００４６】制御フィールド記憶器２３は、受信された
フレームの制御フィールドの内容を記憶する。各フレー
ム毎に制御フィールド選択回路２４によって出力された
フィールドを記憶する。

【００４７】制御フィールド選択回路２４は、一致フィ
ールド判別回路２２の出力に基づき制御フィールドを選
択して制御フィールド入替回路２５に対して出力する。
フラグが一致の場合は、制御フィールド選択回路２４
は、今回受信したフレームの制御フィールドは前回受信
したフレームの制御フィールドと同じであることを意味
するから、制御フィールド記憶器２３に記憶されている
フィールドを選択する。一方、フラグが不一致の場合に
は、制御フィールド選択回路２４は一致及び制御フィー
ルド切出回路２１により出力されたフィールドを選択す
る。

【００４８】制御フィールド入替回路２５は、データの
特定の部分を制御フィールド選択回路２４が出力する制
御フィールドに置き換える。

【００４９】以上の処理により、受信されたフレームが
図８（Ａ）（Ｃ）のいずれであっても、制御フィールド
入替回路２５の出力は図８（Ｂ）のようになり、元に戻
る。

【００５０】次に図５及び図６のフローチャートを用い
て、送信処理及び受信処理について説明する。

【００５１】まず、図５に基づき送信処理を説明する。

【００５２】ＳＴ１：送信済のパケットの制御フィール
ドを読む。この処理は、図３の制御フィールド記憶器１
２の内容を読むことに相当する。

【００５３】ＳＴ２：送信前のパケットの制御フィール
ドを読む。この処理は、図３の制御フィールド切出回路
１１により制御フィールドを切出すことに相当する。

【００５４】ＳＴ３：ＳＴ１により得られた制御フィー
ルドとＳＴ２により得られた制御フィールドとを比較す
る。この処理は、図３の制御フィールド比較回路１３の
処理に相当する。比較結果が一致であるとき、制御フィ
ールドを一致フラグに置き換えるためにステップＳＴ４
に進む。比較結果が不一致であるとき、制御フィールド
を置き換える必要がないのでステップＳＴ５に進む。

【００５５】なお、ステップＳＴ３とステップＳＴ５の
間に、不一致フラグを挿入するステップを設けてもよ
い。この場合、ステップＳＴ３〜ステップＳＴ５の処理
は図３のフラグ生成回路１４〜制御フィールド入替回路
１６の処理に相当する。

【００５６】以上の説明からわかるように、不一致の場
合、図８（Ａ）のように、制御フィールドを不一致フラ
グ＋制御フィールドの組み合わせにしてもよい（これは
図３の構成に相当する）。あるいは、不一致の場合、図
８（Ｂ）のように元データのまま送信するようにしても
よい（これは図５のフローチャートに相当する）。

【００５７】ＳＴ４：制御フィールドを一致情報に置き
換える。この処理は、新制御フィールド生成回路１５及
び制御フィールド入替回路１６の処理に相当する。この
場合、図８（Ｂ）の元データは、図８（Ｃ）のフォーマ
ットに変換される。

【００５８】ＳＴ５：パケットを送信する。

【００５９】次に、図６に基づき受信処理を説明する。

【００６０】ＳＴ１１：パケットを受信する。

【００６１】ＳＴ１２：最初のパケットかどうか判断す
る。最初のパケットであれば（ＹＥＳ）、必ず制御フィ
ールドが送信されているからステップＳＴ１５に進む。
最初のパケットでなければ（ＮＯ）、前回のパケットの
一致情報と同じかどうか判断するためステップＳＴ１３
に進む。

【００６２】ＳＴ１３：一致情報かどうか判断する。す
なわち、図８（Ｃ）のフォーマットであるかどうか判断
する。この処理は、図４の一致及び制御フィールド切出
回路２１及び一致フィールド判別回路２２の処理に相当
する。一致情報であれば（ＹＥＳ）、ステップＳＴ１４
に進む。そうでなければ（ＮＯ）、ステップＳＴ１５に
進み、そのまま出力する。

【００６３】なお、ステップＳＴ１３とステップＳＴ１
５の間に、不一致フラグを削除するステップを設けても
よい。この場合、ステップＳＴ１３〜ステップＳＴ１５
の処理は図４の制御フィールド選択回路２４及び制御フ
ィールド入替回路２５の処理に相当する。

【００６４】以上の説明からわかるように、不一致の場
合、図８（Ａ）のような不一致フラグ＋制御フィールド
の組み合わせによる制御フィールドをもち、これを図８
（Ｂ）のような元データに戻すようにしてもよい。これ
は図４の受信局の処理に相当する。

【００６５】ＳＴ１４：一致情報を制御フィールドに置
換する。これは図８（Ｃ）のフォーマットを、図８
（Ｂ）のフォーマットに変換する処理である。

【００６６】ＳＴ１５：変換されたフォーマットのデー
タを出力する。

【００６７】なお、キャッシュ一致フラグ（キャッシュ
更新番号指定なしの場合）の例には図７に示されたもの
がある。最低１ビット必要となる。キャッシュが１エン
トリの場合には（前送との比較のみの場合）一致不一致
の１ビット情報となる。

【００６８】複数エントリキャッシュの場合には一致不
一致の１ビット情報と、一致時のみにエントリ番号を示
すフラグを追加する可変長構成にすることで不一致時の
オーバーヘッドが小さくなる。この場合には、前述の更
新番号指定なしのキャッシュ更新アルゴリズムが用いら
れる。なお、図７のキャッシュ一致フラグは、下記の発
明の実施の形態２にも適用できる。

【００６９】以上のように、この発明の実施の形態１に
よれば、ポイントツーポイントのパケット通信におい
て、特定の端末からの、あるいは端末へ向けてのパケッ
トのみが転送されるときに、イーサネットの制御フィー
ルドのアドレス等の部分のうち内容が同じになるデータ
を省略することにより、データ圧縮を効果的に行うこと
が可能になる。

【００７０】発明の実施の形態２．次に、２フィールド
別に複数のエントリキャッシュを用いる送信局及び受信
局の構成例について説明する。

【００７１】図９は送信局側構成図であり、図１０は受
信局側構成図である。図９の送信局及び図１０の受信局
は組みになり、２フィールド別に複数のエントリキャッ
シュを用いることにより、発明の実施の形態１の場合に
比べて、データ圧縮をさらに効果的に行うことが可能に
なる。

【００７２】図９において、符号１ａはフィールド１に
ついて処理する第１の送信処理部、符号１ｂはフィール
ド２について処理する第２の送信処理部である。第１の
送信処理部１ａ，第２の送信処理部１ｂはそれぞれフィ
ールド１切出回路１−１ａ、１−１ｂ、フィールド１キ
ャッシュ１−２ａ，１−２ｂ、キャッシュ内容比較回路
１−３ａ，１−３ｂ、キャッシュ更新回路１−４ａ，１
−４ｂ、新フィールド生成回路１−５ａ，１−５ｂ、フ
ラグ生成回路１−６ａ，１−６ｂ、フィールド１入替回
路１−７ａ，１−７ｂを備える。

【００７３】フィールド切出回路１−１は、データから
特定のフィールドを切り出す。これはフレームフォーマ
ットの決まったデータ（固定長、可変長どちらでも可
能）のある特定のフィールドを切り出す。このフィール
ドの位置や長さはフレームフォーマットによって決ま
る。

【００７４】フィールドキャッシュ１−２は前フレーム
のフィールドの内容を記憶する。キャッシュのエントリ
数が多ければ一致する確率が高くなるが、その分、一致
フラグのオーバーヘッドが大きくなる。

【００７５】キャッシュ内容比較回路１−３は切り出し
たフィールドとキャッシュの内容を比較しその後の動作
を制御する。ＣＡＭメモリ（連想メモリ、content addr
essable memory)を使用してキャッシュを構成する場合
には、この部分は必要なくなる。各エントリに一致した
かどうかを調べ、一致したかどうかの情報と、一致した
場合のキャッシュエントリ番号を出力する。

【００７６】キャッシュ更新回路１−４はキャッシュ不
一致の場合にキャッシュ内容の更新を行う。キャッシュ
が不一致の場合には現在のフィールドの値をキャッシュ
１−２に書き込む。エントリが複数ある場合には、通常
のキャッシュ書換えアルゴリズム等を使用することも可
能である。

【００７７】フラグ生成回路１−６は、比較回路の結果
により一致フラグを生成する。一致したキャッシュエン
トリ番号に従って一致フラグを出力する。不一致の場合
は不一致フラグを出力する。

【００７８】新フィールド生成回路１−５は、新しいフ
ィールドを生成する。キャッシュ一致の場合には一致フ
ラグのみを出力し、不一致の場合は不一致フラグと元の
フィールドを連結したものを出力する。フィールド入替
回路１−７ｂが出力するフォーマットの例を図１４
（Ａ）（Ｃ）に示す。図１４（Ａ）は２フィールドとも
不一致の場合を示し、図１４（Ｃ）は２フィールド共一
致の場合を示す。図１４（Ｂ）は元データである。

【００７９】フィールド入替回路１−７は、データの特
定のフィールド（切り出し回路で切り出す部分）を新フ
ィールドに入れ替える。切り出すフィールドの部分を新
しいフィールドに入れ替える部分。一般にキャッシュ不
一致の場合にはフラグ分だけ長くなり、一致の場合には
短くなる。

【００８０】図１０において、符号２ａはフィールド１
について処理する第１の受信処理部、符号２ｂはフィー
ルド２について処理する第２の受信処理部である。第１
の受信処理部２ａ，第２の受信処理部２ｂはそれぞれフ
ラグ１、２及びフィールド１、２抽出回路２−１ａ、２
−１ｂ、フラグ比較回路２−２ａ，２−２ｂ、キャッシ
ュ読出及び更新回路２−３ａ，２−３ｂ、フィールド
１、２キャッシュ２−４ａ，２−４ｂ、フィールド１、
２入替回路２−５ａ，２−５ｂを備える。

【００８１】フラグ及びフィールド抽出回路２−１は、
データから特定のフラグとフィールドを取り出す。送信
局側で挿入されたフラグ部分及びフィールド部分を受信
データ列の中から抽出する。

【００８２】フラグ比較回路２−２は、可変長のフラグ
の内容を判断する。フラグが不一致（送信側でキャッシ
ュ内に一致するエントリがない場合）を示すか、一致の
場合のキャッシュエントリ番号を示すかを判定する。

【００８３】キャッシュ読出及び更新回路２−２は、フ
ィールドキャッシュの読出または更新を行う。フラグ比
較回路２−２の結果から、一致の場合にはキャッシュか
ら指定のエントリを読み出し、不一致の場合にはキャッ
シュの更新（書換え）を行う。キャッシュの更新手順は
送信側と同じにしておく必要がある。

【００８４】フィールドキャッシュ２−４は以前に送信
された制御フィールドの内容を記憶する。キャッシュの
内容の更新手順は、後述する。

【００８５】フィールド入替回路２−５は、データの特
定のフィールドを新フィールドに入れ替える。フラグと
フィールド部分（一致の場合にはフラグのみ）を、キャ
ッシュから読み出されたフィールド（不一致の場合）ま
たは、送られてきたフィールドの部分（不一致の場合）
に入れ替える。

【００８６】次に図１１及び図１２のフローチャートを
用いて、送信処理及び受信処理について説明する。

【００８７】まず、図１１に基づき送信処理を説明す
る。

【００８８】ＳＴ２１：送信済の第１及び第２のパケッ
トの制御フィールドを読む。

【００８９】ＳＴ２２：送信前のパケットの制御フィー
ルドを読む。この処理は、図９の制御フィールド切出回
路１−１ａ，１−１ｂにより制御フィールドを切出すこ
とに相当する。

【００９０】ＳＴ２３：ＳＴ２１により得られた第１の
パケットの制御フィールドとＳＴ２２により得られた制
御フィールドとを比較する。この処理は、図９のキャッ
シュ内容比較回路１−３ａの処理に相当する。比較結果
が一致であるとき、制御フィールドを一致フラグに置き
換えるためにステップＳＴ２４に進む。比較結果が不一
致であるとき、第１のパケットの制御フィールドを置き
換える必要がないのでステップＳＴ２５に進む。

【００９１】なお、ステップＳＴ２３とステップＳＴ２
５の間に、不一致フラグを挿入するステップを設けても
よい。つまり、不一致の場合、図１４（Ａ）のように、
制御フィールドを不一致フラグ＋制御フィールドの組み
合わせにしてもよい（これは図９の構成に相当する）。
あるいは、不一致の場合、図１４（Ｂ）のように元デー
タのまま送信するようにしてもよい（これは図１１のフ
ローチャートに相当する）。

【００９２】ＳＴ２４：第１のパケットの制御フィール
ドを第１の一致情報に置き換える。この処理は、新制御
フィールド生成回路１−５ａ及び制御フィールド入替回
路１−７ａの処理に相当する。この場合、図１４（Ｂ）
の元データは、図１４（Ｃ）のフォーマットに変換され
る。

【００９３】ＳＴ２５：ＳＴ２１により得られた第２の
パケットの制御フィールドとＳＴ２２により得られた制
御フィールドとを比較する。この処理は、図９のキャッ
シュ内容比較回路１−３ｂの処理に相当する。比較結果
が一致であるとき、制御フィールドを一致フラグに置き
換えるためにステップＳＴ２６に進む。比較結果が不一
致であるとき、第２のパケットの制御フィールドを置き
換える必要がないのでステップＳＴ２７に進む。

【００９４】なお、前述の場合とどうように、ステップ
ＳＴ２５とステップＳＴ２７の間に、不一致フラグを挿
入するステップを設けてもよい。

【００９５】ＳＴ２６：第２のパケットの制御フィール
ドを第２の一致情報に置き換える。この処理は、新制御
フィールド生成回路１−５ｂ及び制御フィールド入替回
路１−７ｂの処理に相当する。この場合、図１４（Ｂ）
の元データは、図１４（Ｃ）のフォーマットに変換され
る。

【００９６】ＳＴ２７：パケットを送信する。

【００９７】次に、図１２に基づき受信処理を説明す
る。

【００９８】ＳＴ３１：パケットを受信する。

【００９９】ＳＴ３２：受信したパケットが第１又は第
２のパケットかどうか判断する。そうであればパケット
であれば（ＹＥＳ）、必ず制御フィールドが送信されて
いるからステップＳＴ３７に進む。そうでなければ（Ｎ
Ｏ）、第１又は第２の一致情報かどうか判断するためス
テップＳＴ３３に進む。

【０１００】ＳＴ３３：第１の一致情報かどうか判断す
る。すなわち、図１４（Ｃ）のフォーマットであり、一
致フラグが第１の一致情報を示すかどうか判断する。こ
の処理は、図１０の一致及びフラグ及びフィールド抽出
回路２−１及びフラグ比較回路２−２の処理に相当す
る。一致情報であれば（ＹＥＳ）、ステップＳＴ３４に
進む。そうでなければ（ＮＯ）、ステップＳＴ３５に進
む。

【０１０１】なお、ステップＳＴ３３とステップＳＴ３
５の間に、不一致フラグを削除するステップを設けても
よい。この場合、ステップＳＴ３３〜ステップＳＴ３５
の処理は図１０のフィールドキャッシュ２−４及びフィ
ールド入替回路２−５の処理に相当する。

【０１０２】以上の説明からわかるように、不一致の場
合、図１４（Ａ）のような不一致フラグ＋制御フィール
ドの組み合わせによる制御フィールドをもち、これを図
１４（Ｂ）のような元データに戻すようにしてもよい。
これは図１０の受信局の処理に相当する。

【０１０３】ＳＴ３４：第１のパケットの制御フィール
ドに基づき一致情報を制御フィールドに置換する。これ
は図１４（Ｃ）のフォーマットを、図１４（Ｂ）のフォ
ーマットに変換する処理である。

【０１０４】ＳＴ３５：第２の一致情報かどうか判断す
る。すなわち、図１４（Ｃ）のフォーマットであり、一
致フラグが第２の一致情報を示すかどうか判断する。こ
の処理は、図１０の一致及びフラグ及びフィールド抽出
回路２−１及びフラグ比較回路２−２の処理に相当す
る。一致情報であれば（ＹＥＳ）、ステップＳＴ３４に
進む。そうでなければ（ＮＯ）、ステップＳＴ３５に進
む。

【０１０５】なお、上述の場合とどうように、ステップ
ＳＴ３３とステップＳＴ３５の間に、不一致フラグを削
除するステップを設けてもよい。

【０１０６】ＳＴ３６：第２のパケットの制御フィール
ドに基づき一致情報を制御フィールドに置換する。これ
は図１４（Ｃ）のフォーマットを、図１４（Ｂ）のフォ
ーマットに変換する処理である。

【０１０７】ＳＴ３７：変換されたフォーマットのデー
タを出力する。

【０１０８】次に、キャッシュ変更手順の例を説明す
る。

【０１０９】第１の例は、フラグ部分を可変長にするこ
とによりオーバーヘッドを最小にする場合のキャッシュ
更新手順である。この場合、送信側からのキャッシュ更
新番号指定がない。

【０１１０】第２の例は、フラグ部分を固定長にするこ
とによりキャッシュヒット確率を重視する場合のキャッ
シュ更新手順である。この場合、送信側からのキャッシ
ュ更新番号指定がある。

【０１１１】（１）更新番号指定なし 送信側では、フィールドキャッシュ１−２に記憶されて
いない制御フィールドが現れた場合には、記憶されてい
るキャッシュエントリの内容を順次１つづつ後ろにずら
すとともに、フィールドキャッシュ１−２の先頭エント
リに、新規の制御フィールドをエントリする。例えば、
複数のキャッシュＡ，Ｂ，Ｃ，Ｄを備え、それぞれｄ
１、ｄ２、ｄ３、ｄ４が記憶されているとする。ｄ１が
最も新しく、ｄ４が最も古いデータであるとする。新し
いデータｄ０が現れたときには、ｄ１、ｄ２、ｄ３がキ
ャッシュＢ，Ｃ，Ｄに移動し、空いたキャッシュＡにデ
ータｄ０が記憶される。

【０１１２】受信側では、非一致のフラグを受信したと
きは、送信側と同様の手順により、フィールドキャッシ
ュ２−４に記憶されているキャッシュエントリの内容を
順次１つづつ後ろにずらすとともに、キャッシュの先頭
エントリに、新規の制御フィールドをエントリする。

【０１１３】（２）更新番号指定あり 送信側では、フィールドキャッシュ１−２に記憶されて
いない制御フィールドが現れた場合には、公知のキャッ
シュ更新アルゴリズムに従って更新するエントリを選
ぶ。例えば、最も使用頻度の少ないエントリ、最も過去
のエントリ、最も過去にアクセスされたエントリ、優先
順位が低いエントリ、重要度が低いアドレスが記憶され
ているエントリ等が選ばれる。そして、その番号を制御
フィールドとともに送る。

【０１１４】受信側では、送られてきたエントリ番号の
エントリに、新規の制御フィールドをエントリすること
により、キャッシュの内容を更新する。

【０１１５】なお、図１３に３エントリキャッシュの場
合の一致フラグの例を示す。これは、複数エントリキャ
ッシュで更新番号指定ありの場合のキャッシュエントリ
フラグの例である。

【０１１６】図１３の例のフラグは、キャッシュが不一
致のときでも、一致のときでも、どちらの場合でも一致
不一致フラグとエントリ番号を備える。したがって、複
数のキャッシュエントリがあり、更新番号指定がある場
合には、一致不一致を示す１ビットの情報とエントリ番
号の固定長のフラグが必要となる。フラグに含まれるエ
ントリ番号は、一致の場合には一致したキャッシュのエ
ントリ番号を示し、不一致の場合には更新すべきエント
リ番号を示す。

【０１１７】以上のように、この発明の実施の形態２に
よれば、ポイントツーポイントのパケット通信におい
て、特定の端末からの、あるいは端末へ向けてのパケッ
トのみが転送されるときに、イーサネットの制御フィー
ルドのアドレス等の部分のうち内容が同じになるデータ
を省略することにより、データ圧縮を効果的に行うこと
が可能になる。

【０１１８】さらにこの実施の形態では、複数のキャッ
シュエントリを有するのでヒット率が高くなり、データ
圧縮の効率がさらに高くなる。

【０１１９】また、キャッシュの更新を番号指定なしで
行うことにより、フラグ部分を可変長にするとともに、
オーバーヘッドを最小にできる。

【０１２０】また、キャッシュの更新を番号指定ありで
行うことにより、フラグ部分を固定長にするとともに、
キャッシュヒット率を向上することができる。

【０１２１】なお、発明の実施の形態１及び２は、ポイ
ント−ポイント通信の場合を例にとり説明したが、この
発明の実施の形態１及び２はマルチポイント通信にも応
用できる。

【０１２２】マルチポイント通信に応用する場合には次
のような点に注意する必要がある。マルチポイント通信
の場合には、物理レイヤアドレスで考えると、かなり多
数の種類のデータが通信されることになるので、物理レ
イヤアドレス用にエントリ数が少ないキャッシュを用意
しても効率が上がらない。そこで、以下のような工夫を
することで効率的な応用が可能となる。

【０１２３】（１）キャッシュのエントリ数を増やして
効果的なキャッシュ更新アルゴリズムを適用する。

【０１２４】（２）高位レイヤのアドレスフィールドは
種類が少ない可能性があるので、その部分に本圧縮を適
用する。

【０１２５】（３）アドレス以外の部分、特に固定長デ
ータフォーマットの場合を中心に圧縮するフィールドを
選択する。

【０１２６】

【発明の効果】以上のように、この発明によれば、パケ
ット信号の伝送において、送信前のパケット信号の制御
フィールドと送信済みのパケット信号の制御フィールド
とを比較し、この比較結果に基づき送信前のパケット信
号の制御フィールドの少なくとも一部を一致情報に置き
換えて送信するので、特定の端末からの、あるいは端末
へ向けてのパケットのみが転送されるときに、パケット
信号の制御フィールドのアドレス等の部分のうち内容が
同じになるデータを省略することができて、データ圧縮
を効果的に行うことが可能になる。

【０１２７】また、この発明によれば、前記比較結果に
基づき前記送信前のパケット信号の制御フィールドに不
一致情報を挿入するので、一致情報とともに、伝送を確
実に行うことができる。

【０１２８】また、この発明によれば、複数の制御フィ
ールドを蓄積する複数のキャッシュを備えるので、複数
のキャッシュエントリを有するのでヒット率が高くな
り、データ圧縮の効率がさらに高くなる。また、新規な
制御フィールドが入力されたときに、前記複数のキャッ
シュに蓄積された内容を順次ずらすとともに、前記複数
のキャッシュの先頭エントリに前記新規な制御フィール
ドを蓄積するキャッシュ更新回路を備えるので、キャッ
シュの更新を番号指定なしで行うことにより、フラグ部
分を可変長にするとともに、オーバーヘッドを最小にで
きる。

【０１２９】また、この発明によれば、複数の制御フィ
ールドを蓄積する複数のキャッシュを備えるので、複数
のキャッシュエントリを有するのでヒット率が高くな
り、データ圧縮の効率がさらに高くなる。また、新規な
制御フィールドが入力されたときに、前記複数のキャッ
シュのうちで更新すべきキャッシュを特定し、このキャ
ッシュに前記新規な制御フィールドを蓄積するキャッシ
ュ更新回路を備えるので、キャッシュの更新を番号指定
ありで行うことにより、フラグ部分を固定長にするとと
もに、キャッシュヒット率を向上することができる。

【図面の簡単な説明】

【図１】この発明の実施の形態１におけるイーサネット
のパケットフォーマットの例を示す。

【図２】イーサネット（ＤＩＸ仕様）のパケットフォー
マットを示す。

【図３】この発明の実施の形態１の送信局側構成を示
す。

【図４】この発明の実施の形態１の受信局側構成を示
す。

【図５】この発明の実施の形態１の送信処理のフローチ
ャートを示す。

【図６】この発明の実施の形態１の受信処理のフローチ
ャートを示す。

【図７】この発明の実施の形態１の一致フラグの例を示
す。

【図８】この発明の実施の形態１の、２フィールド共不
一致の場合のフレーム、元データのフレーム、及び、２
フィールド共一致の場合のフレームの例を示す。

【図９】この発明の実施の形態２の送信局側構成を示
す。

【図１０】この発明の実施の形態２の受信局側構成を示
す。

【図１１】この発明の実施の形態２の送信処理のフロー
チャートを示す。

【図１２】この発明の実施の形態２の受信処理のフロー
チャートを示す。

【図１３】この発明の実施の形態２の一致フラグの例を
示す。

【図１４】この発明の実施の形態２の、２フィールド共
不一致の場合のフレーム、元データのフレーム、及び、
２フィールド共一致の場合のフレームの例を示す。

【符号の説明】

１ａ，１ｂ 送信処理部 １−１ａ，１−１ｂ フィールド切出回路 １−２ａ，１−２ｂ フィールドキャッシュ １−３ａ，１−３ｂ キャッシュ内容比較回路 １−４ａ，１−４ｂ キャッシュ更新回路 １−５ａ，１−５ｂ 新フィールド生成回路 １−６ａ，１−６ｂ フラグ生成回路 １−７ａ，１−７ｂ フィールド入替回路 ２ａ，２ｂ 受信処理部 ２−１ａ，２−１ｂ フラグ及びフィールド抽出回路 ２−２ａ，２−２ｂ フラグ比較回路 ２−３ａ，２−３ｂ キャッシュ読出及び更新回路 ２−４ａ，２−４ｂ フィールドキャッシュ ２−５ａ，２−５ｂ フィールド入替回路 １１ 制御フィールド切出回路 １２ 制御フィールド記憶器 １３ 制御フィールド比較回路 １４ フラグ生成回路 １５ 新制御フィールド生成回路 １６ 制御フィールド入替回路 ２１ 一致及び制御フィールド切出回路 ２２ 一致フィールド判別回路 ２３ 制御フィールド記憶器 ２４ 制御フィールド選択回路 ２５ 制御フィールド入替回路 １０１、１０３ 一致・不一致フラグ １０２、１０４ アドレスフィールド １０５〜１０７ データフィールド

Claims (13)

【特許請求の範囲】
1. 【請求項１】 送信後のパケット信号の制御フィールド
   を蓄積する第１蓄積回路と、送信前のパケット信号の制
   御フィールドと前記第１蓄積回路に蓄積された制御フィ
   ールドとを比較する比較回路と、前記比較回路による比
   較結果に基づき前記送信前のパケット信号の制御フィー
   ルドの少なくとも一部を一致情報に置き換えて前記パケ
   ット信号を送信する制御フィールド入替回路とを備える
   送信装置。
2. 【請求項２】 前記制御フィールド入替回路は、前記比
   較回路による比較結果に基づき前記送信前のパケット信
   号の制御フィールドに不一致情報を挿入することを特徴
   とする請求項１記載の送信装置。
3. 【請求項３】 前記第１蓄積回路に、複数の制御フィー
   ルドを蓄積する複数のキャッシュを備えるとともに、 新規な制御フィールドが入力されたときに、前記複数の
   キャッシュに蓄積された内容を順次ずらすとともに、前
   記複数のキャッシュの先頭エントリに前記新規な制御フ
   ィールドを蓄積するキャッシュ更新回路を備えることを
   特徴とする請求項１記載の送信装置。
4. 【請求項４】 前記第１蓄積回路に、複数の制御フィー
   ルドを蓄積する複数のキャッシュを備えるとともに、 新規な制御フィールドが入力されたときに、前記複数の
   キャッシュのうちで更新すべきキャッシュを特定し、こ
   のキャッシュに前記新規な制御フィールドを蓄積するキ
   ャッシュ更新回路を備えることを特徴とする請求項１記
   載の送信装置。
5. 【請求項５】 既に受信されたパケット信号の制御フィ
   ールドを蓄積する第２蓄積回路と、新規に受信されたパ
   ケット信号に一致情報が存在するかどうか判別する一致
   フィールド判別回路と、前記一致フィールド判別回路に
   より一致情報が存在すると判別されたときに前記新規に
   受信されたパケット信号の一致情報を前記第２蓄積回路
   に蓄積された情報に置き換える制御フィールド再入替回
   路を備える受信装置。
6. 【請求項６】 前記制御フィールド再入替回路は、前記
   一致フィールド判別回路による判別結果に基づき前記新
   規に受信されたパケット信号の不一致情報を削除するこ
   とを特徴とする請求項５記載の受信装置。
7. 【請求項７】 前記第２蓄積回路に、複数の制御フィー
   ルドを蓄積する複数のキャッシュを備えるとともに、 新規な制御フィールドが入力されたときに、前記複数の
   キャッシュに蓄積された内容を順次ずらすとともに、前
   記複数のキャッシュの先頭エントリに前記新規な制御フ
   ィールドを蓄積するキャッシュ更新回路を備えることを
   特徴とする請求項５記載の受信装置。
8. 【請求項８】 前記第１蓄積回路に、複数の制御フィー
   ルドを蓄積する複数のキャッシュを備えるとともに、 新規な制御フィールドが入力されたときに、送信側から
   送られてくるキャッシュ特定情報に基づき前記新規な制
   御フィールドを蓄積するキャッシュ更新回路を備えるこ
   とを特徴とする請求項５記載の受信装置。
9. 【請求項９】 請求項１乃至請求項４いずれかに記載の
   送信装置によりパケット信号を送信し、請求項５乃至請
   求項８いずれかに記載の受信装置によりパケット信号を
   受信するパケット伝送システム。
10. 【請求項１０】 送信後の第１パケット信号の制御フィ
    ールドを読む第１の読出ステップと、 送信前の第２パケット信号の制御フィールドを読む第２
    の読出ステップと、 前記第１パケット信号の制御フィールドと前記第２パケ
    ット信号の制御フィールドとを比較する比較ステップ
    と、 前記比較ステップで少なくとも一部が一致すると判断さ
    れた場合、前記第２パケット信号中の制御フィールドを
    一致情報に置き換える置換ステップと、 前記第２パケットを送信する送信ステップと、 前記第２パケットを受信する受信ステップと、 前記第２パケットの制御フィールドが一致情報かどうか
    判断する判断ステップと、 前記第２パケットの制御フィールドが一致情報であると
    きに、既に受信された前記第１パケット信号の制御フィ
    ールドに基づき、前記一致情報を再置換する再置換ステ
    ップとを備えるパケット信号伝送方法。
11. 【請求項１１】 前記比較ステップで不一致と判断され
    た場合、前記第２パケット信号中の制御フィールドに不
    一致情報を挿入する挿入ステップと、 前記判断ステップで一致情報でないと判断されたとき
    に、前記不一致情報を削除する削除ステップとを備える
    請求項１０記載のパケット信号伝送方法。
12. 【請求項１２】 送信後の第１パケット信号及び第２パ
    ケット信号の制御フィールドを読む第１の読出ステップ
    と、 送信前の第３パケット信号の制御フィールドを読む第２
    の読出ステップと、 前記第１パケット信号の制御フィールドと前記第３パケ
    ット信号の制御フィールドとを比較する第１の比較ステ
    ップと、 前記第１の比較ステップで少なくとも一部が一致すると
    判断された場合、前記第３パケット信号中の制御フィー
    ルドを第１の一致情報に置き換える第１の置換ステップ
    と、 前記第２パケット信号の制御フィールドと前記第３パケ
    ット信号の制御フィールドとを比較する第２の比較ステ
    ップと、 前記第２の比較ステップで少なくとも一部が一致すると
    判断された場合、前記第３パケット信号中の制御フィー
    ルドを第２の一致情報に置き換える第２の置換ステップ
    と、 前記第３パケットを送信する送信ステップと、 前記第３パケットを受信する受信ステップと、 前記第３パケットの制御フィールドが第１の一致情報か
    どうか判断する第１の判断ステップと、 前記第３パケットの制御フィールドが第１の一致情報で
    あるときに、既に受信された前記第１パケット信号の制
    御フィールドに基づき、前記第１の一致情報を再置換す
    る第１の再置換ステップと、 前記第３パケットの制御フィールドが第２の一致情報か
    どうか判断する第２の判断ステップと、 前記第３パケットの制御フィールドが第２の一致情報で
    あるときに、既に受信された前記第２パケット信号の制
    御フィールドに基づき、前記第２の一致情報を再置換す
    る第２の再置換ステップとを備えるパケット信号伝送方
    法。
13. 【請求項１３】 前記第１及び前記第２の比較ステップ
    の少なくとも一方で不一致と判断された場合、前記第３
    パケット信号中の制御フィールドに不一致情報を挿入す
    る挿入ステップと、 前記第１及び前記第２の判断ステップの少なくとも一方
    で一致情報でないと判断されたときに、前記不一致情報
    を削除する削除ステップとを備える請求項１２記載のパ
    ケット信号伝送方法。