JPH10178007A - 塗布型絶縁膜の形成方法 - Google Patents
塗布型絶縁膜の形成方法Info
- Publication number
- JPH10178007A JPH10178007A JP33716496A JP33716496A JPH10178007A JP H10178007 A JPH10178007 A JP H10178007A JP 33716496 A JP33716496 A JP 33716496A JP 33716496 A JP33716496 A JP 33716496A JP H10178007 A JPH10178007 A JP H10178007A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- coating type
- type insulating
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 塗布型絶縁膜（ＳＯＧ膜）を形成するときに
パーティクルを発生しないようにすることを目的とす
る。 【解決手段】 多層配線構造体の層間絶縁膜８として塗
布型絶縁膜５を形成する塗布型絶縁膜の形成方法におい
て、熱処理を１気圧以上の高圧力の雰囲気で行うように
したものである。
パーティクルを発生しないようにすることを目的とす
る。 【解決手段】 多層配線構造体の層間絶縁膜８として塗
布型絶縁膜５を形成する塗布型絶縁膜の形成方法におい
て、熱処理を１気圧以上の高圧力の雰囲気で行うように
したものである。
Description
【０００１】
【発明の属する技術分野】本発明は例えば半導装置の多
層配線の層間絶縁膜として使用して好適な塗布型絶縁膜
（ＳＯＧ膜）を形成する塗布型絶縁膜の形成方法に関す
る。
層配線の層間絶縁膜として使用して好適な塗布型絶縁膜
（ＳＯＧ膜）を形成する塗布型絶縁膜の形成方法に関す
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】近年、
半導体装置においては大容量化を図るため多層配線技術
が用いられている。従来、この半導体装置の多層配線の
層間絶縁膜として塗布型絶縁膜（ＳＯＧ膜）が使用され
ていた。
半導体装置においては大容量化を図るため多層配線技術
が用いられている。従来、この半導体装置の多層配線の
層間絶縁膜として塗布型絶縁膜（ＳＯＧ膜）が使用され
ていた。
【０００３】この塗布型絶縁膜（ＳＯＧ膜）とはケイ素
化合物を有機溶剤に溶解した溶液を塗布・焼成（熱処
理）することによって、形成されるＳｉＯ2 （二酸化ケ
イ素）を主成分とする絶縁膜の総称である。
化合物を有機溶剤に溶解した溶液を塗布・焼成（熱処
理）することによって、形成されるＳｉＯ2 （二酸化ケ
イ素）を主成分とする絶縁膜の総称である。
【０００４】この塗布型絶縁膜（ＳＯＧ膜）を用いてこ
の層間絶縁膜を形成する場合、この塗布型絶縁膜（ＳＯ
Ｇ膜）を形成する溶液中に存在する低分子量成分はこの
ときの蒸気圧が低いために揮発しやすく、この低分子量
成分が熱処理中の架橋反応に寄与する前に揮発し、これ
が雰囲気中の酸素と結びついて、パーティクルとなり、
このウェーハに再付着する不都合がある。
の層間絶縁膜を形成する場合、この塗布型絶縁膜（ＳＯ
Ｇ膜）を形成する溶液中に存在する低分子量成分はこの
ときの蒸気圧が低いために揮発しやすく、この低分子量
成分が熱処理中の架橋反応に寄与する前に揮発し、これ
が雰囲気中の酸素と結びついて、パーティクルとなり、
このウェーハに再付着する不都合がある。
【０００５】このパーティクルは配線間やコンタクトの
開口不良等の原因となり、製品の歩留まりを低下させて
いる不都合がある。
開口不良等の原因となり、製品の歩留まりを低下させて
いる不都合がある。
【０００６】本発明は斯る点に鑑み、この塗布型絶縁膜
を形成するときにパーティクルを発生しないようにする
ことを目的とする。
を形成するときにパーティクルを発生しないようにする
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明塗布型絶縁膜の形
成方法は多層配線構造体の層間絶縁膜として塗布型絶縁
膜を形成する塗布型絶縁膜の形成方法において、熱処理
を１気圧以上の高圧力の雰囲気で行うようにしたもので
ある。
成方法は多層配線構造体の層間絶縁膜として塗布型絶縁
膜を形成する塗布型絶縁膜の形成方法において、熱処理
を１気圧以上の高圧力の雰囲気で行うようにしたもので
ある。
【０００８】斯る本発明によれば、熱処理中の圧力を１
気圧以上としたので、低分子量成分の揮発を抑制しつつ
全ての低分子量成分を架橋反応させることができ、パー
ティクルを発生しない。
気圧以上としたので、低分子量成分の揮発を抑制しつつ
全ての低分子量成分を架橋反応させることができ、パー
ティクルを発生しない。
【０００９】
【発明の実施の形態】以下、図１を参照して本発明塗布
型絶縁膜の形成方法の一実施例につき説明しよう。
型絶縁膜の形成方法の一実施例につき説明しよう。
【００１０】図１Ａにおいて、１は予めトランジスタや
抵抗等の素子が集積形成されたシリコン基板を示し、こ
のシリコン基板１上にＳｉＯ2 等より成る第１の層間絶
縁膜２を形成し、この第１の層間絶縁膜２上にアルミニ
ウムＡｌより成る所定パターンの第１の配線３を形成す
る。この第１の配線３の厚さを例えば６００ｎｍとす
る。
抵抗等の素子が集積形成されたシリコン基板を示し、こ
のシリコン基板１上にＳｉＯ2 等より成る第１の層間絶
縁膜２を形成し、この第１の層間絶縁膜２上にアルミニ
ウムＡｌより成る所定パターンの第１の配線３を形成す
る。この第１の配線３の厚さを例えば６００ｎｍとす
る。
【００１１】次に図１Ｂに示す如く、この第１の配線３
上及び第１の層間絶縁膜２上に全面に亘ってプラズマＣ
ＶＤ法により絶縁膜であるＰ−ＴＥＯＳ膜４を形成する
と共にこのＰ−ＴＥＯＳ膜４上に塗布型絶縁膜（ＳＯＧ
膜）５を形成する。
上及び第１の層間絶縁膜２上に全面に亘ってプラズマＣ
ＶＤ法により絶縁膜であるＰ−ＴＥＯＳ膜４を形成する
と共にこのＰ−ＴＥＯＳ膜４上に塗布型絶縁膜（ＳＯＧ
膜）５を形成する。
【００１２】このＰ−ＴＥＯＳ膜４を、プラズマＣＶＤ
法で成膜する条件としては、ＴＥＯＳ／Ｏ2 ＝８００／
６００ｓｃｃｍ，圧力１１３３Ｐａ，基板温度４００
℃，ＲＦの電力７００Ｗとし、この膜厚を３００ｎｍと
した。
法で成膜する条件としては、ＴＥＯＳ／Ｏ2 ＝８００／
６００ｓｃｃｍ，圧力１１３３Ｐａ，基板温度４００
℃，ＲＦの電力７００Ｗとし、この膜厚を３００ｎｍと
した。
【００１３】また、本例による塗布型絶縁膜（ＳＯＧ
膜）を成膜の条件は以下の通りである。この塗布型絶縁
膜（ＳＯＧ膜）を得るための材料として、Dowcorning社
製、ＦＯＸ１４（商品名）を使用し、これを回転塗布法
により塗布し、その後の熱処理をＮ2 雰囲気、圧力２気
圧、温度３７５℃の雰囲気中で６０ｍｉｎ間行い、膜厚
２５０ｎｍの塗布型絶縁膜（ＳＯＧ膜）を得る如くし
た。
膜）を成膜の条件は以下の通りである。この塗布型絶縁
膜（ＳＯＧ膜）を得るための材料として、Dowcorning社
製、ＦＯＸ１４（商品名）を使用し、これを回転塗布法
により塗布し、その後の熱処理をＮ2 雰囲気、圧力２気
圧、温度３７５℃の雰囲気中で６０ｍｉｎ間行い、膜厚
２５０ｎｍの塗布型絶縁膜（ＳＯＧ膜）を得る如くし
た。
【００１４】この場合、熱処理中の圧力を２気圧とした
ので、低分子量成分の揮発は抑制され全ての低分子量成
分は架橋反応をし、パーティクルは発生しない。
ので、低分子量成分の揮発は抑制され全ての低分子量成
分は架橋反応をし、パーティクルは発生しない。
【００１５】次に図１Ｃに示す如く、この塗布型絶縁膜
５上より酸素イオンを主反応種とした酸素プラズマによ
るプラズマ処理を施す。このプラズマ処理を施すのは次
工程のリソグラフィーの際の現像液により、この塗布型
絶縁膜５にクラックが発生するのを防止する為である。
５上より酸素イオンを主反応種とした酸素プラズマによ
るプラズマ処理を施す。このプラズマ処理を施すのは次
工程のリソグラフィーの際の現像液により、この塗布型
絶縁膜５にクラックが発生するのを防止する為である。
【００１６】本例においては、このＰ−ＴＥＯＳ膜４及
び塗布型絶縁膜５により第２の層間絶縁膜８を構成す
る。
び塗布型絶縁膜５により第２の層間絶縁膜８を構成す
る。
【００１７】次に図１Ｄに示す如く、この第２の層間絶
縁膜８の所定位置にこの第１の配線３と後述する第２の
配線９との接続を行うためのコンタクトホール７を周知
のリソグラフィー技術とエッチング技術とを使用して形
成する。
縁膜８の所定位置にこの第１の配線３と後述する第２の
配線９との接続を行うためのコンタクトホール７を周知
のリソグラフィー技術とエッチング技術とを使用して形
成する。
【００１８】次に、図１Ｅに示す如く、この第２の層間
絶縁膜８上及びコンタクトホール７の第１の配線３上に
所定パターンの第２の配線９を周知のスパッタ技術とリ
ソグラフィー技術とエッチング技術とを用いて形成す
る。この第２の配線９もアルミニウムＡｌで形成し、そ
の膜厚を６００ｎｍとした。
絶縁膜８上及びコンタクトホール７の第１の配線３上に
所定パターンの第２の配線９を周知のスパッタ技術とリ
ソグラフィー技術とエッチング技術とを用いて形成す
る。この第２の配線９もアルミニウムＡｌで形成し、そ
の膜厚を６００ｎｍとした。
【００１９】次に、図１Ｆに示す如く、この第２の配線
９上及び第２の層間絶縁膜８、即ち塗布型絶縁膜５上に
保護膜であるＳｉＮ膜１０をプラズマＣＶＤ法を用いて
成膜した。
９上及び第２の層間絶縁膜８、即ち塗布型絶縁膜５上に
保護膜であるＳｉＮ膜１０をプラズマＣＶＤ法を用いて
成膜した。
【００２０】本例によれば、２層配線の半導体装置を得
ることができる。
ることができる。
【００２１】本例によれば、塗布型絶縁膜（ＳＯＧ膜）
５を得る熱処理中の圧力を２気圧としたので、この塗布
型絶縁膜（ＳＯＧ膜）を得る溶液中の低分子量成分の揮
発が抑制され、全ての低分子量成分は架橋反応をし、パ
ーティクルは発生しない。
５を得る熱処理中の圧力を２気圧としたので、この塗布
型絶縁膜（ＳＯＧ膜）を得る溶液中の低分子量成分の揮
発が抑制され、全ての低分子量成分は架橋反応をし、パ
ーティクルは発生しない。
【００２２】従って本例によれば、このパーティクルに
よる配線のショートやコンタクトの開口不良が生じない
ため、製品の歩留まりが向上する利益がある。
よる配線のショートやコンタクトの開口不良が生じない
ため、製品の歩留まりが向上する利益がある。
【００２３】尚上述実施例では、第２の層間絶縁膜８を
Ｐ−ＴＥＯＳ膜４及び塗布型絶縁膜５の２層で構成した
例につき述べたが、この代わりに図２に示す如く、この
第２の層間絶縁膜８をＰ−ＴＥＯＳ膜４、塗布型絶縁膜
５及びＳｉＯ2 膜１１の３層としても良い。この場合、
ＳｉＯ2 膜１１はプラズマＣＶＤ法により成膜すること
ができる。
Ｐ−ＴＥＯＳ膜４及び塗布型絶縁膜５の２層で構成した
例につき述べたが、この代わりに図２に示す如く、この
第２の層間絶縁膜８をＰ−ＴＥＯＳ膜４、塗布型絶縁膜
５及びＳｉＯ2 膜１１の３層としても良い。この場合、
ＳｉＯ2 膜１１はプラズマＣＶＤ法により成膜すること
ができる。
【００２４】また上述実施例では、２層配線の半導体装
置を得る例につき述べたが、同様にして３層以上の多層
配線の半導体装置を得るようにしても良いことは勿論で
ある。
置を得る例につき述べたが、同様にして３層以上の多層
配線の半導体装置を得るようにしても良いことは勿論で
ある。
【００２５】また上述実施例では塗布型絶縁膜５を得る
ときの熱処理中の圧力を２気圧としたが、これを１気圧
以上とすることにより上述同様の作用効果が得られる。
ときの熱処理中の圧力を２気圧としたが、これを１気圧
以上とすることにより上述同様の作用効果が得られる。
【００２６】また、本発明は上述実施例に限ることなく
本発明の要旨を逸脱することなくその他種々の構成が採
り得ることは勿論である。
本発明の要旨を逸脱することなくその他種々の構成が採
り得ることは勿論である。
【００２７】
【発明の効果】本発明によれば塗布型絶縁膜（ＳＯＧ
膜）を得る熱処理中の圧力を１気圧以上としたので、こ
の塗布型絶縁膜（ＳＯＧ膜）を得る溶液中の低分子量成
分の揮発が抑制され、全ての低分子量成分は架橋反応を
し、パーティクルは発生しない利益がある。
膜）を得る熱処理中の圧力を１気圧以上としたので、こ
の塗布型絶縁膜（ＳＯＧ膜）を得る溶液中の低分子量成
分の揮発が抑制され、全ての低分子量成分は架橋反応を
し、パーティクルは発生しない利益がある。
【００２８】従って本発明によれば、このパーティクル
による配線のショートやコンタクトの開口不良が生じな
いため、製品の歩留まりが向上する利益がある。
による配線のショートやコンタクトの開口不良が生じな
いため、製品の歩留まりが向上する利益がある。
【図１】本発明による塗布型絶縁膜の形成方法の一実施
例の説明に供する断面図である。
例の説明に供する断面図である。
【図２】本発明の他の実施例の説明に供する断面図であ
る。
る。
１ シリコン基板、２ 第１の層間絶縁膜、３ 第１の
配線、４ Ｐ−ＴＥＯＳ膜、５ 塗布型絶縁膜、７ コ
ンタクトホール、８ 第２の層間絶縁膜、９第２の配
線、１０ ＳｉＮ膜
配線、４ Ｐ−ＴＥＯＳ膜、５ 塗布型絶縁膜、７ コ
ンタクトホール、８ 第２の層間絶縁膜、９第２の配
線、１０ ＳｉＮ膜
Claims (1)
- 【請求項１】 多層配線構造体の層間絶縁膜として塗布
型絶縁膜を形成する塗布型絶縁膜の形成方法において、 熱処理を１気圧以上の高圧力の雰囲気で行うようにした
ことを特徴とする塗布型絶縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33716496A JP3473302B2 (ja) | 1996-12-17 | 1996-12-17 | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33716496A JP3473302B2 (ja) | 1996-12-17 | 1996-12-17 | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10178007A true JPH10178007A (ja) | 1998-06-30 |
| JP3473302B2 JP3473302B2 (ja) | 2003-12-02 |
Family
ID=18306054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33716496A Expired - Fee Related JP3473302B2 (ja) | 1996-12-17 | 1996-12-17 | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3473302B2 (ja) |
-
1996
- 1996-12-17 JP JP33716496A patent/JP3473302B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3473302B2 (ja) | 2003-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987101A (en) | Method for providing improved insulation in VLSI and ULSI circuits | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| KR100414506B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| KR20000057879A (ko) | 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법 | |
| JP3202657B2 (ja) | 半導体装置の製造方法 | |
| JP2000068261A (ja) | 半導体装置の製造方法 | |
| US5821162A (en) | Method of forming multi-layer wiring utilizing SOG | |
| JP4032447B2 (ja) | 半導体装置の製造方法 | |
| US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 | |
| JPH09172079A (ja) | 半導体装置およびその製造方法 | |
| US6472330B1 (en) | Method for forming an interlayer insulating film, and semiconductor device | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JP3327994B2 (ja) | 半導体装置の製造方法 | |
| US6177355B1 (en) | Pad etch process capable of thick titanium nitride arc removal | |
| KR0121562B1 (ko) | 반도체 장치의 비아홀 형성방법 | |
| KR100197766B1 (ko) | 반도체장치의 제조방법 | |
| KR19990009557A (ko) | 배선 형성 방법 | |
| JPH1012616A (ja) | 半導体装置の製造方法 | |
| JPH08213456A (ja) | 半導体装置 | |
| JP3269104B2 (ja) | 半導体装置の製造方法 | |
| JPH0547759A (ja) | 半導体装置の製造方法 | |
| JPS62221120A (ja) | 半導体装置の製造方法 | |
| JPH07115136A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |