JPH10178025A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10178025A
JPH10178025A JP8338431A JP33843196A JPH10178025A JP H10178025 A JPH10178025 A JP H10178025A JP 8338431 A JP8338431 A JP 8338431A JP 33843196 A JP33843196 A JP 33843196A JP H10178025 A JPH10178025 A JP H10178025A
Authority
JP
Japan
Prior art keywords
metal film
opening
insulating film
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8338431A
Other languages
English (en)
Other versions
JP2904167B2 (ja
Inventor
Shigemi Wada
茂己 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8338431A priority Critical patent/JP2904167B2/ja
Priority to US08/992,766 priority patent/US6087256A/en
Publication of JPH10178025A publication Critical patent/JPH10178025A/ja
Application granted granted Critical
Publication of JP2904167B2 publication Critical patent/JP2904167B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/058—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by depositing on sacrificial masks, e.g. using lift-off
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H10W20/088—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures involving partial etching of via holes

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ゲート長を短縮化した場合、ゲート電極内に
空洞や断線が生じず、寄生容量も低減した２段Ｔ型ゲー
ト電極を歩留まり良く作製する。 【解決手段】 ＳｉＯ2絶縁膜１０２の上にタングステ
ン膜１０３を形成し、タングステン膜１０３に金属膜開
口部１１４を設け、そのタングステン膜１０３をマスク
として一度ＳｉＯ2絶縁膜１０２をドライエッチング
し、次に金属膜開口部１１４より大きな金属膜開口部１
１１を設けた後、再度ＳｉＯ2絶縁膜１０２を１回目よ
り浅くドライエッチングしＴ型ゲート絶縁膜開口部１１
２を形成した後、２段Ｔ型ゲート電極１１３を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に微細電極を有する半導体装置の製造方
法に関する。
【０００２】
【従来の技術】半導体装置、特に電界効果トランジスタ
などにおいては、高周波性能の向上にはゲート長の短縮
が効果的である。ゲート長の短縮により、電子がゲート
電極下の半導体層中を通過する時間は短くなり、この結
果、半導体装置の高周波性能の指標の一つである電流遮
断周波数ｆtは大きく向上する。
【０００３】一方、このようなゲート長の短縮に伴う問
題点としては、ゲート抵抗の増大があげられる。しかし
ながら、この点に関しても、ゲート電極の断面構造をＴ
型にする、いわゆるＴ型ゲート電極（またはＹ型ゲート
電極）やマッシュルームゲート電極と呼ばれる構造を採
ることで、ゲート抵抗の増大を抑制することが出来る。
実際、この構造を採用することにより、高いｆtと最大
発振周波数ｆmaxの両方を実現した半導体装置が報告さ
れている。
【０００４】ここで図１１を用いて、Ｔ型ゲート電極を
用いた従来の半導体装置の構造を説明する。図１１
（ａ）〜（ｄ）は従来のＴ型ゲート電極を用いた半導体
装置の製造方法の製造方法の要素工程断面図、図１２は
従来の製造方法によって作製されたＴ型ゲート電極およ
び、ゲート絶縁膜開口部の問題点を示す断面図である。
【０００５】まず、図１１（ａ）に示すように、、能動
層のある半導体基板１２０１上にＳｉＯ2絶縁膜１２０
２を厚さ約０．３μｍだけ形成する。次に、図１１
（ｂ）に示すように、ＳｉＯ2絶縁膜１２０２上にフォ
トレジスト膜１２０３を塗布し、光学露光にてパターニ
ングして、ゲート開口部を形成しようとする部分に開口
部１２０４を設け、ＣＦ4ガス５０６を用いた反応性イ
オンエッチングにてフォトレジスト膜１２０３の開口部
１２０４内のＳｉＯ2絶縁膜１２０２を除去し、ゲート
開口部１２０６を形成する。次に、フォトレジスト膜１
２０３を除去した後、図１１（ｃ）に示すように、基板
全面にＷＳｉ／Ｔｉ／Ａｕからなるゲート金属１２０７
をスパッタリングにて、それぞれ５０ｎｍ／３０ｎｍ／
３００ｎｍだけ堆積させ、さらに、Ｔ型ゲート電極の広
がった傘の部分となる領域にフォトレジスト膜１２０８
を形成した後、Ａｒイオンを用いたイオンミリング１２
０９にて、不要なゲート金属１２０７を除去する。最後
に、フォトレジスト膜１２０８を酸素プラズマ処理と有
機洗浄によって除去し、図１１（ｄ）に示すようなＴ型
ゲート電極１２１０が完成する。
【０００６】以上述べた従来のＴ型ゲート電極の製造方
法では、ゲート長を短縮して行った場合、ゲート絶縁膜
開口部１２０６の縦横比（絶縁膜開口部１２０６の高さ
／ゲート長）が大きくなってしまう。このため、次のゲ
ート金属の堆積工程において、ゲート開口部の上端でシ
ャドウイング効果が生じ、ゲート電極内に図１２（ａ）
に示すような空洞部１３０１が発生したり、図１２
（ｂ）に示すようにゲートリセス部１３０３において断
線部１３０２が発生するという問題点があった。一方、
この問題を避けるため、ゲート長の短縮とともにＳｉＯ
2絶縁膜１２０２の膜厚を減少させ、ゲート絶縁膜開口
部１２０６の縦横比を小さくした場合には、ゲート絶縁
膜開口部１２０６へのゲート金属の埋め込みは容易とな
るものの、図１２（ｃ）に示すように、Ｔ型ゲート電極
１２１０の張り出した傘の部分と半導体基板１２０１と
の間に発生する寄生容量である外部フリンジング容量１
３０４が大きく増大し、高周波性能が劣化するという問
題点があった。したがって、いずれの方法を採用して
も、Ｔ型ゲート電極１２１０のゲート長を短縮化する場
合、歩留まりや信頼性を向上させ、さらに高周波性能の
向上も実現させることは非常に困難であった。
【０００７】また、このような問題を回避する製造方法
として、酸化シリコンからなる絶縁膜にゲート開口部を
形成した後、窒化シリコン膜を全面に堆積させ、これを
エッチバックすることでゲート開口部内に窒化シリコン
膜を残存させ、Ｔ型形状の絶縁膜開口部を形成し、見か
け上の縦横比を減少させる手法が、例えば特開昭６３−
２７３３６３号公報などに記載されている。しかしなが
ら、このような方法では、特に、ゲート長が０．２５μ
ｍ以下となるような微細な領域において、開口部の制御
性や面内均一性を良くすることは非常に難しいという問
題が残る。なぜなら、このような微細、かつ、外部フリ
ンジング容量１３０４を低減するに充分な高さのゲート
開口部に対しては、開口部内部の膜堆積が、広い部分や
開口部上部に較べて非常に薄くなる現象が一般的に発生
するため、窒化シリコン膜などの絶縁膜を開口部内に均
一に堆積することは非常に難しい。したがって、図１２
（ｄ）に示すように、オーバーハング形状を持つ絶縁膜
１３０５となり、これをその後のエッチバック工程で加
工することになるため、所望のＴ型開口部形状を形成す
ることは非常に困難となっていた。
【０００８】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法では、下記のような問題点があった。 （１）ゲート絶縁膜開口部の縦横比を小さく抑えるため
ゲート長の短縮とともに絶縁膜の膜厚を薄くすると、外
部フリンジング容量が増大し高周波特性が劣化する。 （２）ゲート開口部内に窒化シリコン膜を残存させ、Ｔ
型形状の絶縁膜開口部を形成し、見かけ上の縦横比を減
少させる方法においては、ゲート長が短縮されると、窒
化シリコン膜などの絶縁膜を開口部内に均一に堆積する
ことは難しいため所望のＴ型開口部形状を容易に形成で
きない。
【０００９】本発明の目的は、このような従来の問題を
解決し、ゲート長の短縮化を進めた場合にも、ゲート電
極内に空洞や断線を生じさせること無く、さらに寄生容
量も低減したＴ型ゲート電極を歩留まり良く作製する半
導体装置の製造方法を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、電界効果トラン
ジスタのゲート電極を形成する工程を有する半導体装置
の製造方法において、半導体の能動層上に、誘電体から
なる絶縁膜を堆積させ、前記絶縁膜上に金属膜を形成す
る工程と、前記金属膜のゲート電極を形成しようとする
部分をドライエッチングし第１の金属膜開口部を形成す
る工程と、第１の金属膜開口部を有する前記金属膜をマ
スクとして、前記絶縁膜をドライエッチングし第１の絶
縁膜開口部を形成する工程と、前記金属膜をドライエッ
チングし前記第１の金属膜開口部に重ねて当該第１の金
属膜開口部よりも大きな第２の金属膜開口部を形成する
工程と、第２の金属膜開口部を有する前記金属膜をマス
クとして、第１の絶縁膜開口部を有する前記絶縁膜を前
記第１の絶縁膜開口部の深さよりも浅くドライエッチン
グし、断面形状が段形状を２つ有したＴ型もしくはＹ型
となるゲート絶縁膜開口部を形成する工程と、前記ゲー
ト絶縁膜開口部にゲート電極を形成する工程とを有する
ことを特徴とする。
【００１１】本発明は、絶縁膜の上に金属膜を形成し、
当該金属膜に第１の金属膜開口部を設け、その金属膜を
マスクとして一度絶縁膜をドライエッチングし、次に第
１の金属膜開口部より大きな第２の金属膜開口部を金属
膜に設けた後、再度絶縁膜をドライエッチングするよう
にしたものである。
【００１２】したがって、ゲート長が短い電界効果トラ
ンジスタを作成する場合においても、ゲート電極を断面
形状が段形状を２つ有した形状とすることにより、空洞
や断線の発生を抑えるとともに外部フリンジング容量を
低減して高周波特性を保ちつつ形成することができる。
【００１３】また、本発明の半導体装置の製造方法は、
電界効果トランジスタのゲート電極を形成する工程を有
する半導体装置の製造方法において、半導体の能動層上
に、誘電体からなる絶縁膜を堆積させ、前記絶縁膜上に
金属膜を形成する工程と、前記金属膜のゲート電極を形
成しようとする部分をドライエッチングし第１の金属膜
開口部を形成する工程と、第１の金属膜開口部を有する
前記金属膜をマスクとして、前記絶縁膜をドライエッチ
ングし第１の絶縁膜開口部を形成する工程と、ソース電
極側までの距離よりドレイン電極側までの距離の方が短
い位置を中心とし、前記第１の金属膜開口部に重ねて、
当該第１の金属膜開口部よりも大きな第２の金属膜開口
部をドライエッチングにより形成する工程と、第２の金
属膜開口部を有する前記金属膜をマスクとして、第１の
絶縁膜開口部を有する前記絶縁膜を前記第１の絶縁膜開
口部の深さよりも浅くドライエッチングし、断面形状が
段形状を２つ有したＴ型もしくはＹ型となるゲート絶縁
膜開口部を形成する工程と、前記ゲート絶縁膜開口部に
ゲート電極を形成する工程とを有することを特徴とす
る。
【００１４】本発明は、第２の金属膜開口部を形成する
時、ソース電極側までの距離よりドレイン電極側までの
距離の方が短い位置を中心として形成するようにしたも
のである。
【００１５】したがって、第２の絶縁膜開口部をドレイ
ン電極側に形成することができ、本発明のＴ型ゲート構
造においても、ドレイン耐圧の高い電界効果トランジス
タを得ることができる。
【００１６】また、本発明の半導体装置の製造方法は、
電界効果トランジスタのゲート電極を形成する工程を有
する半導体装置の製造方法において、半導体の能動層上
に、誘電体からなる第１の絶縁膜を堆積させ、前記第１
の絶縁膜上に金属膜を形成する工程と、前記金属膜のゲ
ート電極を形成しようとする部分をドライエッチングし
第１の金属膜開口部を形成する工程と、第１の金属膜開
口部を有する前記金属膜をマスクとして、前記第１の絶
縁膜をドライエッチングし第１の絶縁膜開口部を形成す
る工程と、前記金属膜をドライエッチングし前記第１の
金属膜開口部に重ねて、当該第１の金属膜開口部よりも
大きな第２の金属膜開口部を形成する工程と、第２の金
属膜開口部を有する前記金属膜をマスクとして、第１の
絶縁膜開口部を有する前記第１の絶縁膜を前記第１の絶
縁膜開口部の深さよりも浅くドライエッチングし断面形
状が段形状を２つ有したＴ型もしくはＹ型となるゲート
絶縁膜開口部を形成する工程と、前記金属膜とゲート絶
縁膜開口部をマスクとして、半導体の能動層の一部をド
ライエッチングにより除去しゲートリセス部を形成する
工程と、誘電体からなる第２の絶縁膜を前記ゲート絶縁
膜開口部の内部に堆積する工程と、前記金属膜をエッチ
ング停止層として、前記第２の絶縁膜をドライエッチン
グし、前記ゲートリセス部の側壁にのみ残存させる工程
と、前記ゲート絶縁膜開口部にゲート電極を形成する工
程とを有することを特徴とする。
【００１７】本発明は、絶縁膜の上に金属膜を形成し、
当該金属膜に第１の金属膜開口部を設け、その金属膜を
マスクとして一度絶縁膜をドライエッチングし、次に第
１の金属膜開口部より大きな第２の金属膜開口部を前記
金属膜に設けた後、再度絶縁膜をドライエッチングする
ようにしたものである。
【００１８】したがって、ゲート長が短く、ゲートリセ
ス部を有する電界トランジスタを作成する場合において
も、断面形状が段形状を２つ有したゲート電極を、空洞
や断線の発生を抑えるとともに外部フリンジング容量を
低減して高周波特性を保ちつつ形成することができる。
【００１９】また、本発明の半導体装置の製造方法は、
電界効果トランジスタのゲート電極を形成する工程を有
する半導体装置の製造方法において、半導体の能動層上
に、誘電体からなる絶縁膜を堆積させ、前記絶縁膜上に
金属膜を形成する工程と、電子線露光またはＸ線露光に
よりパターン形成したレジスト膜をマスクとして、六フ
ッ化硫黄（ＳＦ6）ガス、もしくは六フッ化硫黄と窒素
を主成分とした混合ガスを用いて、前記金属膜のゲート
電極を形成しようとする部分をドライエッチングし第１
の金属膜開口部を形成する工程と、第１の金属膜開口部
を有する前記金属膜をマスクとして、前記絶縁膜をドラ
イエッチングし第１の絶縁膜開口部を形成する工程と、
前記金属膜をドライエッチングし前記第１の金属膜開口
部に重ねて、当該第１の金属膜開口部よりも大きな第２
の金属膜開口部を形成する工程と、第２の金属膜開口部
を有する前記金属膜をマスクとして、第１の絶縁膜開口
部を有する前記絶縁膜を前記第１の絶縁膜開口部の深さ
よりも浅くドライエッチングし断面形状が段形状を２つ
有したＴ型もしくはＹ型となるゲート絶縁膜開口部を形
成する工程と、前記ゲート絶縁膜開口部にゲート電極を
形成する工程とを有することを特徴とする。
【００２０】本発明は、金属膜のドライエッチングを行
う際に、電子線露光またはＸ線露光によりパターン形成
したレジスト膜をマスクとして、六フッ化硫黄（Ｓ
Ｆ6）ガス、もしくは六フッ化硫黄と窒素を主成分した
混合ガスを用い、フッ素ラジカルが発生し易すくするよ
うにしたものである。
【００２１】したがって、ドライエッチングにおける金
属膜とレジスト膜の選択比を大きくすることができる。
【００２２】また、本発明の半導体装置の製造方法は、
電界効果トランジスタのゲート電極を形成する工程を有
する半導体装置の製造方法において、半導体の能動層上
に、誘電体からなる絶縁膜を堆積させ、前記絶縁膜上に
金属膜を形成する工程と、前記金属膜上に、露光の際に
位置合わせを行うための基準となる目合わせマークを形
成する工程と、前記目合わせマークを用いて位置合わせ
を行った電子線露光またはＸ線露光によりパターン形成
したレジスト膜をマスクとして、六フッ化硫黄（Ｓ
Ｆ6）ガス、もしくは六フッ化硫黄と窒素の混合ガスを
主成分とした混合ガスを用いて前記金属膜のゲート電極
を形成しようとする部分をドライエッチングし第１の金
属膜開口部を形成する工程と、第１の金属膜開口部を有
する前記金属膜をマスクとして、前記絶縁膜をドライエ
ッチングし第１の絶縁膜開口部を形成する工程と、前記
目合わせマークを用いて位置合わせを行った光学露光に
よりパターン形成したレジスト膜をマスクとして前記金
属膜をドライエッチングし前記第１の金属膜開口部に重
ねて当該第１の金属膜開口部よりも大きな第２の金属膜
開口部を形成する工程と、第２の金属膜開口部を有する
前記金属膜をマスクとして、第１の絶縁膜開口部を有す
る前記絶縁膜を前記第１の絶縁膜開口部の深さよりも浅
くドライエッチングし断面形状が段形状を２つ有したＴ
型もしくはＹ型となるゲート絶縁膜開口部を形成する工
程と、前記ゲート絶縁膜開口部にゲート電極を形成する
工程とを有することを特徴とする。
【００２３】本発明は、金属膜上に露光の際に位置合わ
せを行うための基準となる目合わせマークを形成し、電
子線露光またはＸ線露光を行う際に目合わせマークを用
いて位置合わせを行うようにしたものである。
【００２４】したがって、各工程間における目合わせず
れを小さく抑えることができ、２段Ｔ型ゲート電極の形
状を設計通りに形成することができる。
【００２５】また、本発明の半導体装置の製造方法は、
電界効果トランジスタのゲート電極を形成する工程を有
する半導体装置の製造方法において、半導体の能動層上
に、誘電体からなる絶縁膜を堆積させ、前記絶縁膜上に
金属膜を形成する工程と、光学露光によりパターン形成
したレジスト膜をマスクとして、前記金属膜をドライエ
ッチングし、露光の際に位置合わせを行うための基準と
なる目合わせマークと、電子線露光またはＸ線露光によ
る微細なパターンを必要としない部分の電極の開口部を
形成する工程と、前記目合わせマークを用いて位置合わ
せを行った電子線露光またはＸ線露光によりパターン形
成したレジスト膜をマスクとして、六フッ化硫黄（ＳＦ
6）ガス、もしくは六フッ化硫黄と窒素の混合ガスを主
成分とした混合ガスを用いて前記金属膜のゲート電極を
形成しようとする部分をドライエッチングし第１の金属
膜開口部を形成する工程と、第１の金属膜開口部を有す
る前記金属膜をマスクとして、前記絶縁膜をドライエッ
チングし第１の絶縁膜開口部を形成する工程と、前記目
合わせマークを用いて、位置合わせを行った露光により
パターン形成したレジスト膜をマスクとして前記金属膜
をドライエッチングし前記第１の金属膜開口部に重ねて
当該第１の金属膜開口部よりも大きな第２の金属膜開口
部を形成する工程と、第２の金属膜開口部を有する前記
金属膜をマスクとして、第１の絶縁膜開口部を有する前
記絶縁膜を前記第１の絶縁膜開口部の深さよりも浅くド
ライエッチングし断面形状が段形状を２つ有したＴ型も
しくはＹ型となるゲート絶縁膜開口部を形成する工程
と、前記ゲート絶縁膜開口部にゲート電極を形成する工
程とを有することを特徴とする。
【００２６】本発明は、光学露光よりも長い時間を必要
とする電子線露光やＸ線露光を微細なパタンのみに使用
し、電子線露光やＸ線露光による高い精度を必要としな
い大きなパタンには光学露光を使用するようにしたもの
である。
【００２７】したがって、電界効果トランジスタの作製
時間を大幅に短縮することができる。
【００２８】また、本発明の実施態様によれば、前記金
属膜が、タングステン合金を主成分とする膜である。
【００２９】また、本発明の他の実施態様によれば、前
記金属膜が、モリブデン合金を主成分とする膜である。
【００３０】また、本発明の他の実施態様によれば、前
記金属膜をマスクとして、前記絶縁膜をドライエッチン
グする工程は、フロロカーボン系のガスに、ガス流量比
として１０％以上の水素ガスを混合したガスを主成分に
用いる。
【００３１】本発明は、絶縁膜のドライエッチングを行
う際に、フッ素ラジカルの発生を抑えるようにしたもの
である。
【００３２】したがって、ドライエッチングにおける絶
縁膜と金属膜の選択比を大きくすることができる。
【００３３】また、本発明の他の実施態様によれば、前
記金属膜をマスクとして、前記絶縁膜をドライエッチン
グする工程は、水素を含むフロロカーボン系のガスを用
いる。
【００３４】本発明は、絶縁膜のドライエッチングを行
う際に、フッ素ラジカルの発生を抑えるようにしたもの
である。
【００３５】したがって、ドライエッチングにおける絶
縁膜と金属膜の選択比を大きくすることができる。
【００３６】また、本発明の他の実施態様によれば、前
記金属膜をマスクとして、誘電体からなる絶縁膜をドラ
イエッチングする工程は、Ｆ／Ｃの比がＣＦ4より小さ
いフロロカーボン系のガスを主成分に用いる。
【００３７】本発明は、絶縁膜のドライエッチングを行
う際に、フッ素ラジカルの発生を抑えるようにしたもの
である。
【００３８】したがって、ドライエッチングにおける絶
縁膜と金属膜の選択比を大きくすることができる。
【００３９】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して詳細に説明する。 （第１の実施形態）本発明の第１の実施形態について説
明する。図１（ａ）〜（ｆ）は、本発明の第１の実施形
態の半導体装置の主な製造方法を示す要素工程断面図で
ある。
【００４０】まず、図１（ａ）に示すように、半導体基
板１０１上に、熱ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長法）にて厚
さ約３００ｎｍのＳｉＯ2絶縁膜１０２を形成し、この
上にさらにスパッタリングにて、厚さ７０ｎｍのタング
ステン膜１０３を堆積させ、さらに、タングステン膜１
０３上に、約２００ｎｍのポリメチルメタクリレート
（ＰＭＭＡ）のレジスト膜１０４を形成し、ゲート絶縁
膜開口部を形成しようとする部分を電子線にて描画・現
像し、０．１μｍ弱の長さを持つ開口部１０５を形成す
る。
【００４１】次に、図１（ｂ）に示すように、ＳＦ6ガ
スにＮ2ガスを２０％混合したＳＦ6とＮ2の混合ガス１
０６を用いて、ガス圧３ｍＴｏｒｒ、パワー５０Ｗの条
件にて、レジスト膜１０４をマスクにタングステン膜１
０３をエッチング除去し、金属膜開口部１１４を形成す
る。なお、この工程では、タングステン膜１０３はＮ 2
ガスのサイドエッチング保護効果により、ほとんどサイ
ドエッチングが起こらず、レジスト膜１０４の開口部１
０５のパターンが精確に転写される。また、タングステ
ン膜１０３のエッチング速度は、ＷＦ6などの反応生成
物の低い蒸気圧のため、レジスト膜１０４のエッチング
速度よりも高い値が得られる。
【００４２】次に、レジスト膜１０４を酸素プラズマに
よるドライエッチングで除去した後、図１（ｃ）に示す
ように、ＣＦ4ガスにＨ2ガスを３０％混合したＣＦ4と
Ｈ2の混合ガス１０７を用いて、ガス圧３ｍＴｏｒｒ、
パワー５０Ｗの条件にて、タングステン膜１０３をマス
クにＳｉＯ2絶縁膜１０２を１５０ｎｍだけエッチング
除去し、絶縁膜開口部１０８を形成する。なお、このエ
ッチング工程においては、ＣＦ4ガスにＨ2ガスを３０％
程度混合することにより、ＣＦ4プラズマ中に発生する
フッ素ラジカル（Ｆ＊）を減少させ、タングステン膜１
０３のエッチング速度を低下させている。この結果、タ
ングステン膜１０３とＳｉＯ2絶縁膜１０２のエッチン
グ速度の比である選択比は１０以上と大きくなってい
る。したがって、タングステン膜１０３の膜厚を薄くす
ることができ、マスクを含めた開口部の縦横比を小さく
できる。このため、微細な開口部を形成する場合に、レ
ジスト膜を直接マスクとして開口部を形成する方法と比
較して、エッチング速度の減少は大きく抑制できる。
【００４３】次に、図１（ｄ）に示すように、このタン
グステン膜１０３上に、約３００ｎｍのポリメチルメタ
クリレート（ＰＭＭＡ）のレジスト膜１０９を再び形成
し、ゲート絶縁膜開口部を形成しようとする部分を電子
線にて描画、現像し、約０．４μｍの開口部幅を持つレ
ジスト膜１０９を形成し、さらにレジスト膜１０９をマ
スクとして、ＳＦ6ガス１１０を用いて、ガス圧３ｍＴ
ｏｒｒ、パワー５０Ｗの条件にて、タングステン膜１０
３をエッチング除去し、金属膜開口部１１４より大きな
金属膜開口部１１１を形成する。
【００４４】次に、レジスト膜１０９を酸素プラズマに
よるドライエッチングで除去した後、図１（ｅ）に示す
ように、ＣＦ4とＨ2の混合ガス１０７を用いて、ガス圧
３ｍＴｏｒｒ、パワー５０Ｗの条件にて、タングステン
膜１０３をマスクにＳｉＯ2絶縁膜１０２をエッチング
除去し、断面形状がＴ型となったＴ型ゲート絶縁膜開口
部１１２を形成する。
【００４５】次に、ＳＦ6ガスを用いたドライエッチン
グによりタングステン膜１０３を除去した後、ゲート金
属としてＷＳｉ／Ｔｉ／Ａｕをスパッタリングにて、そ
れぞれ３５ｎｍ／３０ｎｍ／３００ｎｍだけ堆積させ、
さらに、フォトレジスト膜にてＴ型ゲート構造の２段目
の広がった傘の部分のみを覆い、Ａｒイオンを用いたイ
オンミリングにて、前記ゲート金属の不要な部分を除去
する。そして最後に、フォトレジスト膜を除去すること
で、図１（ｆ）に示すような断面形状が段形状を２段有
したＴ型またはＹ型である２段Ｔ型ゲート電極１１３が
完成する。
【００４６】なお、図１（ｅ）の工程で作製されたＴ型
ゲート絶縁膜開口部１１２の形状は、ゲート長となる部
分が０．１μｍであり、開口部下部の高さもほぼ０．１
μｍとなっている。したがって、この部分の縦横比は１
であり、またＴ型ゲート絶縁膜開口部１１２の広がった
上の部分の縦横比も０．５と小さいため、通常のスパッ
タリングを用いた金属の堆積でも、空洞や断線が無く良
好なＴ型ゲート電極が歩留まり良く形成することが出来
る。また、本実施形態は、タングステン膜１０３による
マスクが、ＳｉＯ2絶縁膜１０２に対して高いエッチン
グの選択性を持っているため、ゲート長の制御性や均一
性も極めて優れている。 （第２の実施形態）次に、本発明の第２の実施形態につ
いて説明する。図２（ａ）〜（ｄ）、及び図３（ａ）〜
（ｄ）、図４（ａ）、（ｂ）は、本発明の第２の実施形
態の半導体装置の主な製造方法を示す要素工程断面図、
図５は本発明の第２の実施形態の２段Ｔ型ゲート電極と
従来のＴ型ゲート電極の図、図６は本発明の第２の実施
形態の２段Ｔ型ゲート電極と従来のＴ型ゲート電極の外
部フリンジング容量の縦横比依存性を比較した図であ
る。
【００４７】まず、図２（ａ）に示すように、半絶縁性
ＧａＡｓ基板４０１上に、ＭＢＥ法（Ｍｏｌｅｃｕｌａ
ｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線ビーム結晶成長
法または分子線エピタキシャル法）にて、ｉ−Ｉｎ0.2
Ｇａ0.8Ａｓからなり厚さ１５ｎｍのチャネル層４０
２、厚さ２５ｎｍで有効ドナー密度２×１０１８ｃｍ-3
のｎ−Ａｌ0.2Ｇａ0.8Ａｓからなる電子供給層４０３、
厚さ４０ｎｍで有効ドナー密度４．５×１０１８ｃｍ-3
のｎ+−ＧａＡｓからなるキャップ層４０４を順次成長
させ、さらにキャップ層４０４上に、プラズマＣＶＤ法
にて厚さ約３３０ｎｍのＳｉＯ2絶縁膜４０５を形成
し、ＳｉＯ2絶縁膜４０５の上にさらにスパッタリング
にて、厚さ８０ｎｍのタングステン膜４０６を堆積さ
せ、さらに、タングステン膜４０６上に、約３００ｎｍ
のポリメチルメタクリレート（ＰＭＭＡ）のレジスト膜
４０７を形成し、ゲート絶縁膜開口部を形成しようとす
る部分を電子線にて描画、現像し、約０．１μｍの長さ
を持つ開口部４１５を形成する。
【００４８】次に、図２（ｂ）に示すように、ＳＦ6ガ
ス１１０を用いて、ガス圧３ｍＴｏｒｒ、パワー５０Ｗ
の条件にて、レジスト膜４０７をマスクにタングステン
膜４０６をエッチング除去し、金属膜開口部４０９を形
成する。なお、この工程では、タングステン膜４０６の
エッチング速度は、ＷＦ6などの反応生成物の低い蒸気
圧のため、レジスト膜４０７のエッチング速度と比較し
て、約２倍の高い値が得られる。
【００４９】次に、レジスト膜４０７を酸素プラズマに
よるドライエッチングと有機洗浄で除去した後、図２
（ｃ）に示すように、ＣＦ4とＨ2の混合ガス１０７を用
いて、ガス圧３ｍＴｏｒｒ、パワー５０Ｗの条件にて、
タングステン膜４０６をマスクにＳｉＯ2絶縁膜４０５
を２００ｎｍだけエッチング除去し、絶縁膜開口部４１
１を形成する。なお、このエッチング工程においては、
第１の実施形態の場合と同様に、タングステン膜４０６
とＳｉＯ2絶縁膜４０５の選択比は１０以上と大きくな
っており、０．１μｍレベルの開口部であっても充分精
確に加工できる。
【００５０】次に、図２（ｄ）に示すように、このタン
グステン膜４０６上に、約３００ｎｍのポリメチルメタ
クリレート（ＰＭＭＡ）のレジスト膜４１２を再び形成
し、ゲート絶縁膜開口部を形成しようとする部分を電子
線にて描画、現像し、約０．４μｍの開口部幅を持つレ
ジスト膜４１２を形成し、さらにレジスト膜４１２をマ
スクとして、ＳＦ6ガス１１０を用いて、ガス圧３ｍＴ
ｏｒｒ、パワー５０Ｗの条件にて、タングステン膜４０
６をエッチング除去し、金属膜開口部４０９より大きな
金属膜開口部４１４を形成する。
【００５１】次に、レジスト膜４１２を酸素プラズマと
有機洗浄により除去した後、図３（ａ）に示すように、
再びＣＦ4とＨ2の混合ガス１０７を用いて、ガス圧３ｍ
Ｔｏｒｒ、パワー５０Ｗの条件にて、タングステン膜４
０６をマスクにＳｉＯ2絶縁膜４０５をエッチング除去
し、断面形状がＴ型となったＴ型ゲート絶縁膜開口部５
０２を形成する。
【００５２】次に、図３（ｂ）に示すように、ＢＣｌ3
とＳＦ6の混合ガス５０３を用いて、電子供給層４０３
をストッパ層としてキャップ層４０４のみをドライエッ
チング除去し、ゲートリセス部５０４を形成する。
【００５３】次に、図３（ｃ）に示すように、基板全面
に熱ＣＶＤ法にて約３５ｎｍのＳｉＯ2絶縁膜５０５を
堆積する。
【００５４】次に、図３（ｄ）に示すように、ＣＦ4ガ
ス５０６を用いて、ガス圧３ｍＴｏｒｒ、パワー３５Ｗ
の条件にて、ＳｉＯ2絶縁膜５０５を異方性エッチング
し、ゲートリセス部５０４の側壁にＳｉＯ2絶縁膜５０
５からなる保護層を形成し、Ｔ型ゲート絶縁膜開口部５
０７を形成する。この工程において、タングステン膜４
０６は、ゲート開口部以外のＳｉＯ2絶縁膜５０５に対
して、オーバーエッチングのストッパ層として機能して
いる。したがって、Ｔ型ゲート電極の最終的な高さは、
初めに堆積させたＳｉＯ2絶縁膜４０５の厚さのままと
なり、設計したＴ型形状通りに加工することが容易であ
る。
【００５５】次に、ＳＦ6ガスを用いて、タングステン
膜４０６をドライエッチング除去し、図４（ａ）に示す
ように、さらにゲート金属６０１としてＷＳｉ／Ｔｉ／
Ａｕをスパッタリングにて、それぞれ３５ｎｍ／３０ｎ
ｍ／３００ｎｍだけ堆積させ、さらに、フォトレジスト
膜６０２にてＴ型ゲート構造の２段目の広がった傘の部
分のみを覆い、Ａｒイオンを用いたイオンミリングに
て、不要なゲート金属６０１を除去する。最後に、フォ
トレジスト膜６０２を除去することで、図４（ｂ）に示
すような２段Ｔ型ゲート電極６０３が完成する。
【００５６】図５に、本発明の第２の実施形態の２段Ｔ
型ゲート電極の形状（図５（ａ））と、従来のＴ型ゲー
ト電極の形状（図５（ｂ））の図を示す。
【００５７】図５（ａ）は本実施形態により作成された
２段Ｔ型ゲート電極の形状であり、ＳｉＯ2絶縁膜７０
１と能動層７０２によって形成されたＴ型ゲート絶縁膜
開口部の中に形成されている。ここで、ゲート長Ｌｇ＝
０．１μｍであり、ゲート高さＨｇはほぼ０．１μｍと
なっている。したがって、この部分の縦横比Ｈｇ／Ｌｇ
は１となる。また、Ｍは１段目の傘の長さであり、Ｌは
２段目の傘の長さである。第２の実施形態においては、
Ｍ＝０．４μｍでありＬ＝０．９μｍである。また、２
段目の傘の高さＨは、Ｈ＝０．２７μｍであるので、２
段Ｔ型ゲート電極の２段目の縦横比Ｈ／Ｍは約０．７と
小さいため、図４（ｂ）に示すように、通常のスパッタ
リングを用いた金属の堆積でも、空洞や断線が無く良好
なＴ型ゲート電極が歩留まり良く形成することが出来
る。
【００５８】また、図５（ｂ）は従来の方法により作成
されたＴ型ゲート電極の形状であり、この図において、
Ｈｇはゲート高さ、Ｌｇはゲート長であり、Ｈｇ＝０．
３μｍ、Ｌｇ＝０．１μｍとすると、縦横比Ｈｇ／Ｌｇ
は、３となり図５（ａ）の縦横比と比べると大きな値と
なる。
【００５９】図６は、本発明の第２の実施形態の２段Ｔ
型ゲート電極と、従来のＴ型ゲート電極の外部フリンジ
ング容量の縦横比依存性を比較した図である。
【００６０】この図は、ゲート長Ｌｇ＝０．１μｍ、ゲ
ート幅Ｗｇ＝１００μｍに固定し、ゲート高さＨｇの変
化に対する外部フリンジング容量Ｃｆを測定したもので
ある。また、この図において実線は本発明の半導体装置
の製造方法により作成した２段Ｔ型ゲート電極を用いた
場合であり、破線は従来の半導体装置の製造方法により
作成したＴ型ゲート電極を用いた場合である。また、実
線におけるａ点は本発明の第２の実施形態において示し
た２段Ｔ型ゲート電極６０３の形状であり、外部フリン
ジング容量Ｃｆが、図６に示すように、ゲート幅１００
μｍ当たり約２０ｆＦと、ほぼ最小の値となっているた
め、優れた周波数特性をもつ電界効果トランジスタを実
現することが出来ることがわかる。なお、従来の製造方
法で作製したＴ型構造のゲート電極で、同様の外部フリ
ンジング容量Ｃｆとするためには、図６からゲート高さ
Ｈｇは２５０ｎｍとなるため、この場合の開口部の縦横
比はＨｇ／Ｌｇ＝２５０ｎｍ／０．１μｍ＝２．５とな
り、縦横比は少なくととも２．５以上が必要となり、空
洞や断線無く電極を作製することは極めて困難である。
【００６１】したがって、本発明の製造方法を用いる
と、ゲート長の短縮化を進めた場合においても、Ｔ型ゲ
ート電極の高い歩留まりと再現性、ならびに良好な高周
波特性を実現することができる。 （第３の実施形態）本発明の第３の実施形態について説
明する。図７（ａ）〜（ｃ）は、本発明の第３の実施形
態の半導体装置の主な製造方法を示す要素工程断面図で
ある。
【００６２】まず、半導体基板８０１上に、熱ＣＶＤ法
にて厚さ約３００ｎｍのＳｉＯＮ膜８０２を形成し、こ
の上にさらに電子銃加熱にて、厚さ６０ｎｍのモリブデ
ン膜８０３を堆積する。さらに、このモリブデン膜８０
３上に、Ｔｉ／Ａｕを厚さ３５ｎｍ／１００ｎｍで蒸着
リフトオフし、ステッパなどによる光学露光の目合わせ
を行う基準となる目合わせマーク８０４を形成する。
【００６３】次に、図７（ａ）に示すように、約２５０
ｎｍのレジスト膜８０５を形成し、ゲート絶縁膜開口部
を形成しようとする部分を、目合わせマーク８０４を使
って位置合わせして、電子線描画、ならびに現像し、
０．１５μｍの長さを持つ開口部８０６を形成する。次
に、ＳＦ6ガスを用いて、ガス圧３ｍＴｏｒｒ、パワー
５０Ｗの条件にて、レジスト膜８０５をマスクにモリブ
デン膜８０３をエッチング除去し、金属膜開口部を形成
する。次に、ＣＨＦ3ガスにＨ2ガスを１０％混合した混
合ガスを用いて、ガス圧３ｍＴｏｒｒ、パワー５０Ｗの
条件にて、モリブデン膜８０３をマスクにＳｉＯＮ膜８
０２を１５０ｎｍだけエッチング除去し、絶縁膜開口部
８０７を形成する。
【００６４】次に、図７（ｂ）に示すように、このモリ
ブデン膜８０３上に、約７００ｎｍのレジスト膜８０８
を塗布し、目合わせマーク８０４を使って光学ステッパ
の位置合わせを行い、０．３８μｍの開口部パターンを
形成する。この工程において、１回目と２回目のモリブ
デン膜８０３の加工は、同じ目合わせマーク８０４を使
用しているため、これらの工程間での目合わせずれが極
めて小さく、設計通りのＴ型ゲート形状を作製すること
ができる。
【００６５】次に、このレジスト膜８０８をマスクとし
て、ＳＦ6ガスを用いて、ガス圧３ｍＴｏｒｒ、パワー
５０Ｗの条件にて、モリブデン膜８０３を再びエッチン
グ除去し、１回目に作成した金属膜開口部より大きな金
属膜開口部を形成する。次に、レジスト膜８０８を酸素
プラズマによるドライエッチングで除去した後、図７
（ｃ）に示すように、Ｃ3Ｆ8ガス８０９を用いて、ガス
圧５ｍＴｏｒｒ、パワー４５Ｗの条件にて、モリブデン
膜８０３をマスクにＳｉＯＮ膜８０２をエッチング除去
し、断面形状がＴ型であるＴ型ゲート絶縁膜開口部８１
０を形成する。
【００６６】次に、Ｔ型ゲート絶縁膜開口部８１０上に
開口部を持つフォトレジスト膜を形成し、ゲート金属と
してＭｏ／Ｔｉ／Ａｕを電子銃加熱にて、それぞれ５０
ｎｍ／１５ｎｍ／３００ｎｍだけ堆積させ、リフトオフ
を行い、２段Ｔ型ゲート電極が完成する。 （第４の実施形態）本発明の第４の実施形態について説
明する。図８（ａ）〜（ｄ）、及び図９（ａ）〜（ｃ）
は、第４の実施形態の半導体装置の製造方法を示す要素
工程断面図である。
【００６７】まず、半導体基板９０１上に、熱ＣＶＤ法
にて厚さ約３００ｎｍのＳｉＯ2絶縁膜９０２を形成
し、この上にさらにスパッタリング法にて、厚さ７０ｎ
ｍのタングステン膜９０３を堆積する。次に、このタン
グステン膜９０３上に位置合わせ用の開口パタン、及び
０．５μｍ以上のゲートやダイオード用の開口パタン、
さらにゲート電極を接続するための電極パッド用の開口
パタンなどを作製するためのフォトレジスト膜９０４を
光学露光にて形成し、図８（ａ）に示すように、ＳＦ6
ガス１１０を用いて、ガス圧３ｍＴｏｒｒ、パワー５０
Ｗの条件にて、フォトレジスト膜９０４をマスクにタン
グステン膜９０３をエッチング除去し金属膜開口部９０
６を形成する。
【００６８】次に、約２５０ｎｍのレジスト膜９０７を
形成し、ゲート絶縁膜開口部を形成しようとする部分
を、タングステン膜９０３をエッチングして得られた目
合わせマークを使って位置合わせして、電子線描画、な
らびに現像し、０．１２μｍの長さを持つ開口部を形成
し、さらに、図８（ｂ）に示すように、ＳＦ6とＮ2の混
合ガス１０６を用いて、ガス圧３ｍＴｏｒｒ、パワー７
０Ｗの条件にて、レジスト膜９０７をマスクにタングス
テン膜９０３をエッチング除去し、金属膜開口部９０９
を形成する。
【００６９】次に、酸素プラズマ処理と有機洗浄にてレ
ジスト膜９０７を除去した後、図８（ｃ）に示すよう
に、ＣＨＦ3にＨ2ガスを１０％混合したＣＨＦ3とＨ2の
混合ガス９１０を用いて、ガス圧３ｍＴｏｒｒ、パワー
５０Ｗの条件にて、タングステン膜９０３をマスクにＳ
ｉＯ2絶縁膜９０２を１５０ｎｍだけエッチング除去
し、０．５μｍ以上のゲートおよびダイオード用の絶縁
膜開口部９１１と、絶縁膜開口部９１２を形成する。
【００７０】次に、このタングステン膜９０３に、約３
００ｎｍのレジスト膜９１３を塗布し、タングステン膜
９０３からなる目合わせマークを使って、電子線露光を
行い、０．３５μｍの開口部パターンを、絶縁膜開口部
９１２上に形成する。
【００７１】次に、図８（ｄ）に示すように、レジスト
膜９１３をマスクとして、ＳＦ6ガス１１０を用いて、
ガス圧３ｍＴｏｒｒ、パワー５０Ｗの条件にて、タング
ステン膜９０３を再びエッチング除去し、金属膜開口部
９０９より大きな金属膜開口部９１５を形成する。なお
この工程において、１回目と２回目のタングステン膜９
０３の加工は、同じ目合わせマークを使用しているた
め、これらの工程間での目合わせずれが極めて小さくな
り、Ｔ型ゲート電極を設計通り形状に均一に形成するこ
とができる。
【００７２】次に、レジスト膜９１３を酸素プラズマに
よるドライエッチングと有機洗浄で除去した後、図９
（ａ）に示すように、ＣＦ4とＨ2の混合ガス１０７を用
いて、ガス圧４ｍＴｏｒｒ、パワー５０Ｗの条件にて、
タングステン膜９０３をマスクにＳｉＯ2絶縁膜９０２
をエッチング除去し、断面形状がＴ型となったＴ型ゲー
ト絶縁膜開口部１００３と、０．５μｍ以上のゲート、
及びダイオード用の絶縁膜開口部１００２を形成する。
【００７３】次に、ゲート金属１００４としてＷＳｉ／
Ｔｉ／Ａｕをスパッタリングにて、それぞれ３０ｎｍ／
１５ｎｍ／３００ｎｍだけ堆積させ、図９（ｂ）に示す
ように、さらに、フォトレジスト膜１００５にてＴ型ゲ
ート構造の２段目の広がった傘の部分のみを覆う。次
に、Ａｒイオンを用いたイオンミリングにて、ゲート金
属１００４の不要な部分を除去し、さらにフォトレジス
ト膜１００５を除去することで、図９（ｃ）に示すよう
な２段Ｔ型ゲート電極１００７と、０．５μｍ以上のゲ
ート、及びダイオード用の電極１００６、ならびに電極
パッドが完成する。電極パッドは、図には示されていな
いが、図９（ｃ）において、２段ゲート電極１００７の
奥側に形成され２段ゲート電極１００７を電気的に接続
するためのものである。
【００７４】電子線露光やＸ線露光は光学露光よりも長
い時間を要するため、本実施形態では、０．５μｍ以下
の微細なパタンは電子線やＸ線による露光を行い、０．
５μｍ以上の大きなパタンは光学露光を使用することに
より、電界効果トランジスタの作製時間を大幅に短縮す
ることができる。 （第５の実施形態）本発明の第５の実施形態について説
明する。図１０（ａ）〜（ｆ）は、第５の実施形態の半
導体装置の主な製造方法を示す要素工程断面図である。
【００７５】まず、半導体基板１１０１上に、熱ＣＶＤ
法にて厚さ約３００ｎｍのＳｉＯ2絶縁膜１１０２を形
成し、この上にさらにスパッタリングにて、厚さ７０ｎ
ｍのタングステン膜１１０３を堆積する。さらに、この
タングステン膜１１０３上に、約２００ｎｍのレジスト
膜を形成し、ゲート絶縁膜開口部を形成しようとする部
分をＸ線にて描画、現像し、０．１μｍの長さを持つ開
口部を形成する。
【００７６】次に、ＳＦ6ガス１１０を用いて、ガス圧
３ｍＴｏｒｒ、パワー７５Ｗの条件にて、レジスト膜を
マスクにタングステン膜１１０３をエッチング除去し、
金属膜開口部を形成する。次に、レジスト膜を酸素プラ
ズマによるドライエッチングで除去した後、ＣＦ4ガス
にＨ2ガスを３０％混合した混合ガスを用いて、ガス圧
３ｍＴｏｒｒ、パワー５０Ｗの条件にて、タングステン
膜１１０３をマスクにＳｉＯ2絶縁膜１１０２を１５０
ｎｍだけエッチング除去し、図１０（ａ）に示すよう
に、絶縁膜開口部１１１２を形成する。
【００７７】次に、このタングステン膜１１０３上に、
約３００ｎｍのレジスト膜１１０４を再び形成し、ゲー
ト絶縁膜開口部を形成しようとする部分を電子線にて描
画、現像し、ドレイン側に大きく張り出した約０．４μ
ｍの開口部幅を持つレジスト膜１１０４を形成し、さら
にこのレジスト膜１１０４をマスクとして、図１０
（ｂ）に示すように、ＳＦ6ガス１１０を用いて、ガス
圧３ｍＴｏｒｒ、パワー５０Ｗの条件にて、タングステ
ン膜１１０３をエッチング除去し、絶縁膜開口部１１１
２より大きく、さらに絶縁膜開口部１１１２に対してソ
ース電極側までの距離よりドレイン電極側までの距離の
方が短い位置を中心として、ドレイン電極側に大きくシ
フトした金属膜開口部１１０６を形成する。
【００７８】次に、レジスト膜１１０４を酸素プラズマ
によるドライエッチングで除去した後、図１０（ｃ）に
示すように、ＣＦ4とＨ2の混合ガス１０７を用いて、ガ
ス圧３ｍＴｏｒｒ、パワー５０Ｗの条件にて、タングス
テン膜１１０３をマスクにＳｉＯ2絶縁膜１１０２をエ
ッチング除去し、断面形状がＴ型となったＴ型ゲート絶
縁膜開口部１１０８を形成する。
【００７９】次に、ゲート金属としてＷＳｉ／Ｔｉ／Ａ
ｕをスパッタリングにて、それぞれ３５ｎｍ／３０ｎｍ
／３００ｎｍだけ堆積させ、さらに、フォトレジスト膜
にてＴ型ゲート構造の２段目の広がった傘の部分のみを
覆う。次に、Ａｒイオンを用いたイオンミリングにて、
前記ゲート金属の一部を除去し、さらにレジスト膜を除
去して、図１０（ｄ）に示すような２段Ｔ型ゲート電極
１１０９を形成する。
【００８０】次に、図１０（ｅ）に示すように、２段Ｔ
型ゲート電極１１０９をマスクとして、ＣＦ4ガス５０
６を用いて、２段Ｔ型ゲート電極１１０９より外側にあ
るＳｉＯ2絶縁膜１１０２を除去する。次に、ＡｕＧｅ
／Ｎｉ／Ａｕを蒸着し２段Ｔ型ゲート電極１１０９と、
前回の工程でＳｉＯ2絶縁膜１１０２を除去した部分に
オーミック金属１１１１を形成し、アロイ処理を行うこ
とにより２段Ｔ型ゲート電極構造を持つ電界効果トラン
ジスタが完成する。
【００８１】なお、本実施形態で形成された電界効果ト
ランジスタは、ゲート位置がソース側にオフセットされ
ており、ドレイン耐圧の高い電界効果トランジスタを得
ることができる。
【００８２】なお、上記第１〜５の実施形態において、
絶縁膜をエッチングする際のマスクとしてタングステン
膜またはモリブデン膜の金属膜を用いたが、この金属膜
はタングステン、もしくはチタンタングステン、タング
ステンシリサイド、窒化タングステンなどのタングステ
ン合金を主成分とする膜または、モリブデン、もしくは
モリブデンを含む積層金属、あるいはモリブデン合金を
主成分とする膜であってもよい。
【００８３】また、上記第１〜５の実施形態において、
絶縁膜をドライエッチングするために用いたガスは、Ｃ
Ｆ4、Ｃ3Ｆ8、ＣＨＦ3、Ｃ2Ｆ6などのフロロカーボン系
のガスのうちどれを使用してもよい。また、ＣＦ4より
Ｆ／Ｃの比（１分子中に含まれるフッ素（Ｆ）と炭素
（Ｃ）の原子数の比率）が小さいＣ2Ｆ6、Ｃ3Ｆ8などの
ガスを用いることにより、ＣＦ4を用いた場合よりもフ
ッ素ラジカルの発生が抑えられドライエッチングにおけ
る絶縁膜と金属膜の選択比を大きくすることができる。
また、フロロカーボン系のガスにガス流量比として１０
％以上の水素ガスを混合したガスを用いたり、ＣＨＦ3
ガスのように水素を含むフロロカーボン系のガスを用い
てドライエッチングを行うことにより、上記と同様にフ
ッ素ラジカルの発生が抑えられドライエッチングにおけ
る絶縁膜と金属膜の選択比を大きくすることができる。
【００８４】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、下記のような効果を有する。 （１）微細ゲート開口部の見かけ上の縦横比を１以下に
することができるため、ゲート金属をゲート開口部内に
完全に埋め込むことが可能になり、ゲート電極内に空洞
や断線が発生するといった問題を回避することができ
る。 （２）外部フリンジング容量をほぼ最小値とすることが
可能な２段Ｔ型ゲート電極を得ることができるため、寄
生容量による高周波性能の低下が発生せず、高いｆtと
ｆmaxの両方を実現できる。 （３）ゲート長、ならびにＴ型形状は、エッチングレー
トのマイクロローディング効果を抑制できる金属膜から
なるマスクのみに依存しているため、ゲート開口部のさ
らに高い再現性と、高均一性、ならびに高歩留まりが実
現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の半導体装置の製造方
法を示す要素工程断面図である。
【図２】本発明の第２の実施形態の半導体装置の製造方
法を示す要素工程断面図である。
【図３】本発明の第２の実施形態の半導体装置の製造方
法を示す要素工程断面図である。
【図４】本発明の第２の実施形態の半導体装置の製造方
法を示す要素工程断面図である。
【図５】本発明の第２の実施形態の２段Ｔ型ゲート電極
の形状（図５（ａ））と、従来のＴ型ゲート電極の形状
（図５（ｂ））図である。
【図６】本発明の第２の実施形態の２段Ｔ型ゲート電極
と、従来のＴ型ゲート電極の外部フリンジング容量の縦
横比依存性を比較した図である。
【図７】本発明の第３の実施形態の半導体装置の製造方
法を示す要素工程断面図である。
【図８】本発明の第４の実施形態の半導体装置の製造方
法を示す要素工程断面図である。
【図９】本発明の第４の実施形態の半導体装置の製造方
法を示す要素工程断面図である。
【図１０】本発明の第５の実施形態の半導体装置の製造
方法を示す要素工程断面図である。
【図１１】Ｔ型ゲート電極の従来の製造方法を示す要素
工程断面図である。
【図１２】従来の製造方法によって作製されたＴ型ゲー
ト電極および、ゲート絶縁膜開口部の問題点を示す断面
図である。
【符号の説明】
１０１ 半導体基板 １０２ ＳｉＯ2絶縁膜 １０３ タングステン膜 １０４ レジスト膜 １０５ 開口部 １０６ ＳＦ6とＮ2の混合ガス １０７ ＣＦ4とＨ2の混合ガス １０８ 絶縁膜開口部 １０９ レジスト膜 １１０ ＳＦ6ガス １１１ 金属膜開口部 １１２ Ｔ型ゲート絶縁膜開口部 １１３ ２段Ｔ型ゲート電極 ４０１ 半絶縁性ＧａＡｓ基板 ４０２ チャネル層 ４０３ 電子供給層 ４０４ キャップ層 ４０５ ＳｉＯ2絶縁膜 ４０６ タングステン膜 ４０７ レジスト膜 ４０９ 金属膜開口部 ４１１ 絶縁膜開口部 ４１２ レジスト膜 ４１４ 金属膜開口部 ４１５ 開口部 ５０２ Ｔ型ゲート絶縁膜開口部 ５０３ ＢＣｌ3とＳＦ6の混合ガス ５０４ ゲートリセス部 ５０５ ＳｉＯ2絶縁膜 ５０６ ＣＦ4ガス ５０７ Ｔ型ゲート絶縁膜開口部 ６０１ ゲート金属 ６０２ フォトレジスト膜 ６０３ ２段Ｔ型ゲート電極 ７０１ ＳｉＯ2絶縁膜 ７０２ 能動層 ８０１ 半導体基板 ８０２ ＳｉＯＮ膜 ８０３ モリブデン膜 ８０４ 目合わせマーク ８０５ レジスト膜 ８０６ 開口部 ８０７ 絶縁膜開口部 ８０８ レジスト膜 ８０９ Ｃ3Ｆ8ガス ８１０ Ｔ型ゲート絶縁膜開口部 ９０１ 半導体基板 ９０２ ＳｉＯ2絶縁膜 ９０３ タングステン膜 ９０４ フォトレジスト膜 ９０６ 金属膜開口部 ９０７ レジスト膜 ９０９ 金属膜開口部 ９１０ ＣＨＦ3とＨ2の混合ガス ９１１ 絶縁膜開口部 ９１２ 絶縁膜開口部 ９１３ レジスト膜 ９１５ 金属膜開口部 １００２ 絶縁膜開口部 １００３ Ｔ型ゲート絶縁膜開口部 １００４ ゲート金属 １００５ フォトレジスト膜 １００６ 電極 １００７ ２段Ｔ型ゲート電極 １１０１ 半導体基板 １１０２ ＳｉＯ2絶縁膜 １１０３ タングステン膜 １１０４ レジスト膜 １１０６ 金属膜開口部 １１０８ Ｔ型ゲート絶縁膜開口部 １１０９ ２段Ｔ型ゲート電極 １１１１ オーミック金属 １１１２ 絶縁膜開口部 １２０１ 半導体基板 １２０２ ＳｉＯ2絶縁膜 １２０３ フォトレジスト膜 １２０４ 開口部 １２０６ ゲート絶縁膜開口部 １２０７ ゲート金属 １２０８ フォトレジスト膜 １２０９ イオンミリング １２１０ Ｔ型ゲート電極 １３０１ 空洞部 １３０２ 断線部 １３０３ ゲートリセス部 １３０４ 外部フリンジング容量 １３０５ 絶縁膜

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 電界効果トランジスタのゲート電極を形
    成する工程を有する半導体装置の製造方法において、 半導体の能動層上に、誘電体からなる絶縁膜を堆積さ
    せ、前記絶縁膜上に金属膜を形成する工程と、 前記金属膜のゲート電極を形成しようとする部分をドラ
    イエッチングし第１の金属膜開口部を形成する工程と、 第１の金属膜開口部を有する前記金属膜をマスクとし
    て、前記絶縁膜をドライエッチングし第１の絶縁膜開口
    部を形成する工程と、 前記金属膜をドライエッチングし前記第１の金属膜開口
    部に重ねて当該第１の金属膜開口部よりも大きな第２の
    金属膜開口部を形成する工程と、 第２の金属膜開口部を有する前記金属膜をマスクとし
    て、第１の絶縁膜開口部を有する前記絶縁膜を前記第１
    の絶縁膜開口部の深さよりも浅くドライエッチングし、
    断面形状が段形状を２つ有したＴ型もしくはＹ型となる
    ゲート絶縁膜開口部を形成する工程と、 前記ゲート絶縁膜開口部にゲート電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 電界効果トランジスタのゲート電極を形
    成する工程を有する半導体装置の製造方法において、 半導体の能動層上に、誘電体からなる絶縁膜を堆積さ
    せ、前記絶縁膜上に金属膜を形成する工程と、 前記金属膜のゲート電極を形成しようとする部分をドラ
    イエッチングし第１の金属膜開口部を形成する工程と、 第１の金属膜開口部を有する前記金属膜をマスクとし
    て、前記絶縁膜をドライエッチングし第１の絶縁膜開口
    部を形成する工程と、 ソース電極側までの距離よりドレイン電極側までの距離
    の方が短い位置を中心とし、前記第１の金属膜開口部に
    重ねて、当該第１の金属膜開口部よりも大きな第２の金
    属膜開口部をドライエッチングにより形成する工程と、 第２の金属膜開口部を有する前記金属膜をマスクとし
    て、第１の絶縁膜開口部を有する前記絶縁膜を前記第１
    の絶縁膜開口部の深さよりも浅くドライエッチングし、
    断面形状が段形状を２つ有したＴ型もしくはＹ型となる
    ゲート絶縁膜開口部を形成する工程と、 前記ゲート絶縁膜開口部にゲート電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  3. 【請求項３】 電界効果トランジスタのゲート電極を形
    成する工程を有する半導体装置の製造方法において、 半導体の能動層上に、誘電体からなる第１の絶縁膜を堆
    積させ、前記第１の絶縁膜上に金属膜を形成する工程
    と、 前記金属膜のゲート電極を形成しようとする部分をドラ
    イエッチングし第１の金属膜開口部を形成する工程と、 第１の金属膜開口部を有する前記金属膜をマスクとし
    て、前記第１の絶縁膜をドライエッチングし第１の絶縁
    膜開口部を形成する工程と、 前記金属膜をドライエッチングし前記第１の金属膜開口
    部に重ねて、当該第１の金属膜開口部よりも大きな第２
    の金属膜開口部を形成する工程と、 第２の金属膜開口部を有する前記金属膜をマスクとし
    て、第１の絶縁膜開口部を有する前記第１の絶縁膜を前
    記第１の絶縁膜開口部の深さよりも浅くドライエッチン
    グし断面形状が段形状を２つ有したＴ型もしくはＹ型と
    なるゲート絶縁膜開口部を形成する工程と、 前記金属膜とゲート絶縁膜開口部をマスクとして、半導
    体の能動層の一部をドライエッチングにより除去しゲー
    トリセス部を形成する工程と、 誘電体からなる第２の絶縁膜を前記ゲート絶縁膜開口部
    の内部に堆積する工程と、 前記金属膜をエッチング停止層として、前記第２の絶縁
    膜をドライエッチングし、前記ゲートリセス部の側壁に
    のみ残存させる工程と、 前記ゲート絶縁膜開口部にゲート電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 電界効果トランジスタのゲート電極を形
    成する工程を有する半導体装置の製造方法において、 半導体の能動層上に、誘電体からなる絶縁膜を堆積さ
    せ、前記絶縁膜上に金属膜を形成する工程と、 電子線露光またはＸ線露光によりパターン形成したレジ
    スト膜をマスクとして、六フッ化硫黄（ＳＦ6）ガス、
    もしくは六フッ化硫黄と窒素を主成分とした混合ガスを
    用いて、前記金属膜のゲート電極を形成しようとする部
    分をドライエッチングし第１の金属膜開口部を形成する
    工程と、 第１の金属膜開口部を有する前記金属膜をマスクとし
    て、前記絶縁膜をドライエッチングし第１の絶縁膜開口
    部を形成する工程と、 前記金属膜をドライエッチングし前記第１の金属膜開口
    部に重ねて、当該第１の金属膜開口部よりも大きな第２
    の金属膜開口部を形成する工程と、 第２の金属膜開口部を有する前記金属膜をマスクとし
    て、第１の絶縁膜開口部を有する前記絶縁膜を前記第１
    の絶縁膜開口部の深さよりも浅くドライエッチングし断
    面形状が段形状を２つ有したＴ型もしくはＹ型となるゲ
    ート絶縁膜開口部を形成する工程と、 前記ゲート絶縁膜開口部にゲート電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  5. 【請求項５】 電界効果トランジスタのゲート電極を形
    成する工程を有する半導体装置の製造方法において、 半導体の能動層上に、誘電体からなる絶縁膜を堆積さ
    せ、前記絶縁膜上に金属膜を形成する工程と、 前記金属膜上に、露光の際に位置合わせを行うための基
    準となる目合わせマークを形成する工程と、 前記目合わせマークを用いて位置合わせを行った電子線
    露光またはＸ線露光によりパターン形成したレジスト膜
    をマスクとして、六フッ化硫黄（ＳＦ6）ガス、もしく
    は六フッ化硫黄と窒素の混合ガスを主成分とした混合ガ
    スを用いて前記金属膜のゲート電極を形成しようとする
    部分をドライエッチングし第１の金属膜開口部を形成す
    る工程と、 第１の金属膜開口部を有する前記金属膜をマスクとし
    て、前記絶縁膜をドライエッチングし第１の絶縁膜開口
    部を形成する工程と、 前記目合わせマークを用いて位置合わせを行った光学露
    光によりパターン形成したレジスト膜をマスクとして前
    記金属膜をドライエッチングし前記第１の金属膜開口部
    に重ねて当該第１の金属膜開口部よりも大きな第２の金
    属膜開口部を形成する工程と、 第２の金属膜開口部を有する前記金属膜をマスクとし
    て、第１の絶縁膜開口部を有する前記絶縁膜を前記第１
    の絶縁膜開口部の深さよりも浅くドライエッチングし断
    面形状が段形状を２つ有したＴ型もしくはＹ型となるゲ
    ート絶縁膜開口部を形成する工程と、 前記ゲート絶縁膜開口部にゲート電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 電界効果トランジスタのゲート電極を形
    成する工程を有する半導体装置の製造方法において、 半導体の能動層上に、誘電体からなる絶縁膜を堆積さ
    せ、前記絶縁膜上に金属膜を形成する工程と、 光学露光によりパターン形成したレジスト膜をマスクと
    して、前記金属膜をドライエッチングし、露光の際に位
    置合わせを行うための基準となる目合わせマークと、電
    子線露光またはＸ線露光による微細なパターンを必要と
    しない部分の電極の開口部を形成する工程と、 前記目合わせマークを用いて位置合わせを行った電子線
    露光またはＸ線露光によりパターン形成したレジスト膜
    をマスクとして、六フッ化硫黄（ＳＦ6）ガス、もしく
    は六フッ化硫黄と窒素の混合ガスを主成分とした混合ガ
    スを用いて前記金属膜のゲート電極を形成しようとする
    部分をドライエッチングし第１の金属膜開口部を形成す
    る工程と、 第１の金属膜開口部を有する前記金属膜をマスクとし
    て、前記絶縁膜をドライエッチングし第１の絶縁膜開口
    部を形成する工程と、 前記目合わせマークを用いて、位置合わせを行った露光
    によりパターン形成したレジスト膜をマスクとして前記
    金属膜をドライエッチングし前記第１の金属膜開口部に
    重ねて当該第１の金属膜開口部よりも大きな第２の金属
    膜開口部を形成する工程と、 第２の金属膜開口部を有する前記金属膜をマスクとし
    て、第１の絶縁膜開口部を有する前記絶縁膜を前記第１
    の絶縁膜開口部の深さよりも浅くドライエッチングし断
    面形状が段形状を２つ有したＴ型もしくはＹ型となるゲ
    ート絶縁膜開口部を形成する工程と、 前記ゲート絶縁膜開口部にゲート電極を形成する工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 請求項１から６のいずれか１項に記載の
    半導体装置の製造方法において、 前記金属膜が、タングステン合金を主成分とする膜であ
    ることを特徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項１から６のいずれか１項に記載の
    半導体装置の製造方法において、 前記金属膜が、モリブデン合金を主成分とする膜である
    ことを特徴とする半導体装置の製造方法。
  9. 【請求項９】 請求項１から８のいずれか１項に記載の
    半導体装置の製造方法において、 前記金属膜をマスクとして、前記絶縁膜をドライエッチ
    ングする工程は、フロロカーボン系のガスに、ガス流量
    比として１０％以上の水素ガスを混合したガスを主成分
    に用いることを特徴とする半導体装置の製造方法。
  10. 【請求項１０】 請求項１から８のいずれか１項に記載
    の半導体装置の製造方法において、 前記金属膜をマスクとして、前記絶縁膜をドライエッチ
    ングする工程は、水素を含むフロロカーボン系のガスを
    用いることを特徴とする半導体装置の製造方法。
  11. 【請求項１１】 請求項１から８のいずれか１項に記載
    の半導体装置の製造方法において、 前記金属膜をマスクとして、誘電体からなる絶縁膜をド
    ライエッチングする工程は、Ｆ／Ｃの比がＣＦ4より小
    さいフロロカーボン系のガスを主成分に用いることを特
    徴とする半導体装置の製造方法。
JP8338431A 1996-12-18 1996-12-18 半導体装置の製造方法 Expired - Lifetime JP2904167B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8338431A JP2904167B2 (ja) 1996-12-18 1996-12-18 半導体装置の製造方法
US08/992,766 US6087256A (en) 1996-12-18 1997-12-17 Method for manufacturing modified T-shaped gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8338431A JP2904167B2 (ja) 1996-12-18 1996-12-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10178025A true JPH10178025A (ja) 1998-06-30
JP2904167B2 JP2904167B2 (ja) 1999-06-14

Family

ID=18318094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8338431A Expired - Lifetime JP2904167B2 (ja) 1996-12-18 1996-12-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6087256A (ja)
JP (1) JP2904167B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323694B1 (ko) * 1999-05-28 2002-02-07 구자홍 티형 게이트 제조방법
JP2005522874A (ja) * 2002-04-09 2005-07-28 オリオール， インク． 基板をエッチングする方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630746B1 (en) * 2000-05-09 2003-10-07 Motorola, Inc. Semiconductor device and method of making the same
FR2820241B1 (fr) * 2001-01-31 2003-09-19 Saint Gobain Substrat transparent muni d'une electrode
US6569760B1 (en) * 2001-02-20 2003-05-27 Taiwan Semiconductor Manufacturing Company Method to prevent poison via
US7190008B2 (en) 2002-04-24 2007-03-13 E Ink Corporation Electro-optic displays, and components for use therein
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US7592211B2 (en) * 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
DE102006022508A1 (de) * 2006-05-15 2007-11-22 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode
US7547569B2 (en) * 2006-11-22 2009-06-16 Applied Materials, Inc. Method for patterning Mo layer in a photovoltaic device comprising CIGS material using an etch process
RU2390875C1 (ru) * 2009-04-13 2010-05-27 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") Способ изготовления транзистора свч с управляющим электродом т-образной конфигурации субмикронной длины
RU2624600C1 (ru) * 2016-10-07 2017-07-04 Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) Способ изготовления Т-образного затвора
RU2686863C1 (ru) * 2017-12-27 2019-05-06 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР) Способ формирования Т-образного затвора

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0049400B1 (en) * 1980-09-22 1984-07-11 Kabushiki Kaisha Toshiba Method of smoothing an insulating layer formed on a semiconductor body
JPS57128071A (en) * 1981-01-30 1982-08-09 Fujitsu Ltd Field-effect type semiconductor device and manufacture thereof
JPS63137481A (ja) * 1986-11-28 1988-06-09 Nec Corp 半導体装置の製造方法
JPS63273363A (ja) * 1987-04-30 1988-11-10 Nec Corp 半導体装置の製造方法
US5040041A (en) * 1988-10-20 1991-08-13 Canon Kabushiki Kaisha Semiconductor device and signal processing device having said device provided therein
JPH03171635A (ja) * 1989-03-31 1991-07-25 Nec Kansai Ltd ショットキ障壁ゲート電界効果型トランジスタの製造方法
US5356515A (en) * 1990-10-19 1994-10-18 Tokyo Electron Limited Dry etching method
KR940001402B1 (ko) * 1991-04-10 1994-02-21 삼성전자 주식회사 골드구조를 가지는 반도체소자의 제조방법
JP3210359B2 (ja) * 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
JP2723405B2 (ja) * 1991-11-12 1998-03-09 松下電器産業株式会社 微細電極の形成方法
KR0130963B1 (ko) * 1992-06-09 1998-04-14 구자홍 T형 단면구조의 게이트 금속전극을 갖는 전계효과 트랜지스터의 제조방법
US5399896A (en) * 1992-09-29 1995-03-21 Mitsubishi Denki Kabushiki Kaisha FET with a T-shaped gate of a particular structure
JP3181741B2 (ja) * 1993-01-11 2001-07-03 富士通株式会社 半導体装置の製造方法
JPH06275655A (ja) * 1993-03-24 1994-09-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH07161659A (ja) * 1993-12-07 1995-06-23 Nec Corp 半導体装置およびその製造方法
TW322591B (ja) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100323694B1 (ko) * 1999-05-28 2002-02-07 구자홍 티형 게이트 제조방법
JP2005522874A (ja) * 2002-04-09 2005-07-28 オリオール， インク． 基板をエッチングする方法

Also Published As

Publication number Publication date
JP2904167B2 (ja) 1999-06-14
US6087256A (en) 2000-07-11

Similar Documents

Publication Publication Date Title
JP2904167B2 (ja) 半導体装置の製造方法
US6204102B1 (en) Method of fabricating compound semiconductor devices using lift-off of insulating film
US7419862B2 (en) Method of fabricating pseudomorphic high electron mobility transistor
JPH10107213A (ja) 半導体装置及びその製造方法
EP0855748A1 (en) Heterojunction field effect transistor and method of fabricating the same
JPH0475351A (ja) 化合物半導体装置の製造方法
US5362658A (en) Method for producing semiconductor device
CN119008405A (zh) 一种自对准栅极GaN HEMT器件的制备方法
KR100324208B1 (ko) 비대칭 티형 게이트전극을 갖는 화합물 반도체소자의제조방법
JPH1079396A (ja) 電界効果トランジスタの製造方法
US6051506A (en) Method of fabrication ultra-frequency semiconductor device
JP3143965B2 (ja) 半導体装置の製造方法
CN111564491A (zh) GaN HEMT半导体器件及其制备方法
KR100366422B1 (ko) 금속트랜지스터제조방법
JP3225902B2 (ja) 半導体装置の製造方法
JPH06232167A (ja) 電界効果トランジスタの製造方法
JP2503667B2 (ja) 半導体装置の製造方法
KR0150487B1 (ko) 티형 금속전극의 제조방법
JP3120765B2 (ja) 半導体装置の製造方法
JPH06177163A (ja) 半導体装置の製造方法
JPH07183312A (ja) 電界効果型トランジスタのゲート電極形成方法
CN120456578A (zh) 一种金刚石场效应晶体管及其制备方法
JP3309909B2 (ja) 半導体装置の製造方法
KR100849923B1 (ko) 화합물 반도체소자의 제작방법
JPH0855861A (ja) 電界効果トランジスタ、及びその製造方法