JPH10178197A - 赤外線検出構造を内蔵した半導体チップ - Google Patents
赤外線検出構造を内蔵した半導体チップInfo
- Publication number
- JPH10178197A JPH10178197A JP9216108A JP21610897A JPH10178197A JP H10178197 A JPH10178197 A JP H10178197A JP 9216108 A JP9216108 A JP 9216108A JP 21610897 A JP21610897 A JP 21610897A JP H10178197 A JPH10178197 A JP H10178197A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- gaas
- capacitor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/803—Pixels having integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/184—Infrared image sensors
- H10F39/1847—Multispectral infrared image sensors having a stacked structure, e.g. NPN, NPNPN or multiple quantum well [MQW] structures
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 赤外線（ＩＲ）検出素子および記憶キャパシ
タを、画素領域のほぼ全てを利用できるように集積化す
る。 【解決手段】 ＧａＡｓ基板１９上に形成されたＩＲ検
出（ＱＷＩＰ）構造２０、絶縁層３０、キャパシタ４
０、絶縁層５０、及びトランジスタ構造６０により、１
画素に対応するＩＲ検出器が形成されている。これらの
層は適宜、金属体９２、９４等で電気的に接続される。
接点８８、９０間に電圧パルスを供給し、ＩＲ検出構造
からの電流をキャパシタ４０に記憶し、その値を出力す
る。垂直モノリシック構造であるので、多数の画素に応
じた数のＩＲ検出構造を集積化できる。
タを、画素領域のほぼ全てを利用できるように集積化す
る。 【解決手段】 ＧａＡｓ基板１９上に形成されたＩＲ検
出（ＱＷＩＰ）構造２０、絶縁層３０、キャパシタ４
０、絶縁層５０、及びトランジスタ構造６０により、１
画素に対応するＩＲ検出器が形成されている。これらの
層は適宜、金属体９２、９４等で電気的に接続される。
接点８８、９０間に電圧パルスを供給し、ＩＲ検出構造
からの電流をキャパシタ４０に記憶し、その値を出力す
る。垂直モノリシック構造であるので、多数の画素に応
じた数のＩＲ検出構造を集積化できる。
Description
【０００１】
【発明の属する技術分野】本発明は、赤外線（ＩＲ）検
出装置に関するものであり、より詳細には、赤外線検出
構造を内蔵した半導体チップに関するものである。
出装置に関するものであり、より詳細には、赤外線検出
構造を内蔵した半導体チップに関するものである。
【０００２】
【従来の技術】ＩＲ検出器は、感熱撮像や夜間視力には
非常に重要であり、その用途は、夜間視力や兵器誘導の
ような軍事的用途から、医学的用途、更に可能性として
消費者生産物の用途にまで及んでいる。例えば、ＴＶ画
面上にＩＲ「画像」を生成するためには、多くの素子、
すなわち画素から成り、該画素の各々が個々のＩＲ検出
器を構成する大型マトリクスを必要としている。このよ
うなＩＲ検出画素の各々は、入来するＩＲ光線を電子信
号に変換し、結果的に得られた情報を、正確に同期を取
って、表示装置または分析システムに転送している。
非常に重要であり、その用途は、夜間視力や兵器誘導の
ような軍事的用途から、医学的用途、更に可能性として
消費者生産物の用途にまで及んでいる。例えば、ＴＶ画
面上にＩＲ「画像」を生成するためには、多くの素子、
すなわち画素から成り、該画素の各々が個々のＩＲ検出
器を構成する大型マトリクスを必要としている。このよ
うなＩＲ検出画素の各々は、入来するＩＲ光線を電子信
号に変換し、結果的に得られた情報を、正確に同期を取
って、表示装置または分析システムに転送している。
【０００３】この種のマトリクスは、焦点面アレイ（Ｆ
ＰＡ：focal plane array）として知られている。ＦＰ
Ａには、数十万個の画素がある場合もあり、各画素は個
別に、画素出力信号を表示装置に転送するための電子的
読み取り回路に接続しなければならない。したがって、
ＦＰＡの動作には、検出器のマトリクスに電気的に接続
された読み取り回路の並列マトリクスが必要となる。従
来より、ＩＲ検出器は通常７７Ｋの低温で動作するもの
である。ＩＲ検出器自体は、通常、ＨgＣdＴeまたはＩn
Ｓbのような適宜の半導体で作成される。しかしなが
ら、これらは電子回路の用途に相応しい材料ではないの
で、読み取り回路を同一材料で製造することができな
い。したがって、検出器と読み取り回路は不適合とな
り、適切に動作するＦＰＡを実現するには、２つの物理
的に分離されたマトリクス間に複雑な電気接続網が必要
となる。
ＰＡ：focal plane array）として知られている。ＦＰ
Ａには、数十万個の画素がある場合もあり、各画素は個
別に、画素出力信号を表示装置に転送するための電子的
読み取り回路に接続しなければならない。したがって、
ＦＰＡの動作には、検出器のマトリクスに電気的に接続
された読み取り回路の並列マトリクスが必要となる。従
来より、ＩＲ検出器は通常７７Ｋの低温で動作するもの
である。ＩＲ検出器自体は、通常、ＨgＣdＴeまたはＩn
Ｓbのような適宜の半導体で作成される。しかしなが
ら、これらは電子回路の用途に相応しい材料ではないの
で、読み取り回路を同一材料で製造することができな
い。したがって、検出器と読み取り回路は不適合とな
り、適切に動作するＦＰＡを実現するには、２つの物理
的に分離されたマトリクス間に複雑な電気接続網が必要
となる。
【０００４】また、公知のＩＲ検出素子として、ＧaＡs
およびＡlＧaＡsの層の組み合わせを基本とし、一連の
「量子ウェル」（ＷＱ）を形成するものもある。これら
のＱＷ赤外線検出器は、ＱＷＩＰとして知られており、
ＧaＡs技術が進歩したことにより、高い信頼性および均
一性を有するＷＱＩＰアレイを提供することができるの
で、ＦＰＡには特に有効である。ＱＷＩＰの他の潜在的
な利点として、広く認められている訳ではないが、Ｇa
Ａs（他のＩＲ検出材料とは異なり）が電子素子の製造
に非常に適した半導体であるということがあげられる。
これは、各画素に対応する検出器および読み取り回路の
完全な一体化、および２つのマトリクス間の複雑なイン
ターフェースを不要にすることの可能性を開くものであ
る。
およびＡlＧaＡsの層の組み合わせを基本とし、一連の
「量子ウェル」（ＷＱ）を形成するものもある。これら
のＱＷ赤外線検出器は、ＱＷＩＰとして知られており、
ＧaＡs技術が進歩したことにより、高い信頼性および均
一性を有するＷＱＩＰアレイを提供することができるの
で、ＦＰＡには特に有効である。ＱＷＩＰの他の潜在的
な利点として、広く認められている訳ではないが、Ｇa
Ａs（他のＩＲ検出材料とは異なり）が電子素子の製造
に非常に適した半導体であるということがあげられる。
これは、各画素に対応する検出器および読み取り回路の
完全な一体化、および２つのマトリクス間の複雑なイン
ターフェースを不要にすることの可能性を開くものであ
る。
【０００５】近年、ＱＷＩＰ ＦＰＡ技術の発展に多大
な努力が払われており、該技術に関連する電子的読み取
り回路は通常、相補型金属酸化物シリコン（ＣＭＯＳ）
技術を用いたシリコン・チップにおいて実現され、ＦＰ
ＡチップおよびＣＭＯＳ読み取り回路間に電気的および
機械的な接続が行われている。該技術に関しては、以下
の参考文献に記載されている。 L.J. Kozlowski et al. LWIR 128x128 GaAs/AlGaAs Mul
tiple Quantum Well Hybrid Focal Plane Array, IEEE
Trans. Electron Devices, vol. 38 no. 5, 1124-1130
(1991)
な努力が払われており、該技術に関連する電子的読み取
り回路は通常、相補型金属酸化物シリコン（ＣＭＯＳ）
技術を用いたシリコン・チップにおいて実現され、ＦＰ
ＡチップおよびＣＭＯＳ読み取り回路間に電気的および
機械的な接続が行われている。該技術に関しては、以下
の参考文献に記載されている。 L.J. Kozlowski et al. LWIR 128x128 GaAs/AlGaAs Mul
tiple Quantum Well Hybrid Focal Plane Array, IEEE
Trans. Electron Devices, vol. 38 no. 5, 1124-1130
(1991)
【０００６】しかしながら、上記した技術には、いくつ
かの重大な問題が存在している。すなわち、この場合の
混成一体化には、いわゆるインジウム「バンプ（bum
p）」を中間導体として用いた直接的な機械的接触によ
る、２チップ間の画素対画素の電気的接触の形成が含ま
れるため、高価となり、しかも信頼性が高いプロセスで
はない。また、熱膨張係数の相違により、しばしばプロ
セスの歩留まり低下を招くことがある。更に、ＣＭＯＳ
技術は室温用の電子回路については開発が進んでいる
が、ＩＲ検出器のような低温の用途では、対象となる温
度で動作可能とするには、特別に開発された高価なＣＭ
ＯＳチップが必要となる。
かの重大な問題が存在している。すなわち、この場合の
混成一体化には、いわゆるインジウム「バンプ（bum
p）」を中間導体として用いた直接的な機械的接触によ
る、２チップ間の画素対画素の電気的接触の形成が含ま
れるため、高価となり、しかも信頼性が高いプロセスで
はない。また、熱膨張係数の相違により、しばしばプロ
セスの歩留まり低下を招くことがある。更に、ＣＭＯＳ
技術は室温用の電子回路については開発が進んでいる
が、ＩＲ検出器のような低温の用途では、対象となる温
度で動作可能とするには、特別に開発された高価なＣＭ
ＯＳチップが必要となる。
【０００７】読み取り回路の本来の機能は、検出器によ
って発生された電荷をキャパシタに蓄積することであ
る。この電荷は、所定の時間にわたって蓄積され、適切
な時点において、キャパシタから電子スイッチを通じて
出力に転送される。キャパシタの品質は恐らく読み取り
回路の中でも最も重要な要素であり、大量の電荷を、全
く「漏らす」ことなく格納すなわち記憶する能力を有し
ていなければならない。大量の電荷を格納するために
は、比較的広い面積を有さなければならないが、単一ア
レイ内に数十万個のキャパシタを設ける必要があるの
で、キャパシタ形成用の領域は不足してしまう。更に事
態を悪化させることは、入来するＩＲ光線をできるだけ
多く捕獲するために、各検出素子自体も比較的広い面積
を必要とすることである。
って発生された電荷をキャパシタに蓄積することであ
る。この電荷は、所定の時間にわたって蓄積され、適切
な時点において、キャパシタから電子スイッチを通じて
出力に転送される。キャパシタの品質は恐らく読み取り
回路の中でも最も重要な要素であり、大量の電荷を、全
く「漏らす」ことなく格納すなわち記憶する能力を有し
ていなければならない。大量の電荷を格納するために
は、比較的広い面積を有さなければならないが、単一ア
レイ内に数十万個のキャパシタを設ける必要があるの
で、キャパシタ形成用の領域は不足してしまう。更に事
態を悪化させることは、入来するＩＲ光線をできるだけ
多く捕獲するために、各検出素子自体も比較的広い面積
を必要とすることである。
【０００８】既知のキャパシタには、金属−絶縁物−金
属（ＭＩＭ）キャパシタ、および金属−絶縁物−半導体
（ＭＩＳ）キャパシタが含まれる。金属層はチップの表
面でないと組み込むことができないので、検出器、キャ
パシタ、および読み取りトランジスタ回路の一体化は、
水平方向、即ち同一画素に対して横並び形状でないと実
現することができない。これは、チップの「有効面積(r
eal estate)」の問題を悪化させ、キャパシタを小さな
面積に制限することになる。このような小面積のキャパ
シタでは、同一量の電荷を格納するために必要な電圧が
高くなってしまい、そのため、回路の漏れ電流、ノイ
ズ、および電力消費の増大を招くことになってしまう。
属（ＭＩＭ）キャパシタ、および金属−絶縁物−半導体
（ＭＩＳ）キャパシタが含まれる。金属層はチップの表
面でないと組み込むことができないので、検出器、キャ
パシタ、および読み取りトランジスタ回路の一体化は、
水平方向、即ち同一画素に対して横並び形状でないと実
現することができない。これは、チップの「有効面積(r
eal estate)」の問題を悪化させ、キャパシタを小さな
面積に制限することになる。このような小面積のキャパ
シタでは、同一量の電荷を格納するために必要な電圧が
高くなってしまい、そのため、回路の漏れ電流、ノイ
ズ、および電力消費の増大を招くことになってしまう。
【０００９】ＧaＡsを基本とした読み取り技術は、凍結
温度(freeze-out temperature)が低いこと、光線に対す
る強度が高いこと、および速度がかなり高いこと等にお
いて、シリコンＣＭＯＳ電子回路に比べて優れているこ
とが知られている。ＧaＡs読み取り回路を評価する試み
がいくつか行われている。このような試みは、以下の文
献に記載されている。 L.J. Kozlowski, R.E. Kezer. 2x64 GaAs readout for
IR FPA application.SPIE vol. 1684 Infrared Readout
Electronics, p. 131-138 (1992). ＧaＡs上にＭＯＳコンデンサを製造する信頼性の高い技
術がないために、更に別の問題も発生する。すなわち、
上述の文献に記載されている、最初に公表されたＧaＡs
読み取り回路は、０．９ｐＦのＭＩＭキャパシタを用い
たが、これは、モノリシックＦＰＡにおいて実施するの
は困難である。
温度(freeze-out temperature)が低いこと、光線に対す
る強度が高いこと、および速度がかなり高いこと等にお
いて、シリコンＣＭＯＳ電子回路に比べて優れているこ
とが知られている。ＧaＡs読み取り回路を評価する試み
がいくつか行われている。このような試みは、以下の文
献に記載されている。 L.J. Kozlowski, R.E. Kezer. 2x64 GaAs readout for
IR FPA application.SPIE vol. 1684 Infrared Readout
Electronics, p. 131-138 (1992). ＧaＡs上にＭＯＳコンデンサを製造する信頼性の高い技
術がないために、更に別の問題も発生する。すなわち、
上述の文献に記載されている、最初に公表されたＧaＡs
読み取り回路は、０．９ｐＦのＭＩＭキャパシタを用い
たが、これは、モノリシックＦＰＡにおいて実施するの
は困難である。
【００１０】
【発明が解決しようとする課題】したがって、本発明の
目的は、検出器素子およびキャパシタ素子が各々画素領
域のほぼ全てを利用することができるようにしたことに
より、効率の飛躍的な向上を図った、新規な垂直モノリ
シック集積化ＦＰＡを提供することである。本発明の他
の目的は、赤外線検出器およびその読み取り回路の高価
で歩留まりが低い混成一体化を回避することである。本
発明の更に他の目的は、ＦＰＡのモノリシック集積化を
単一の単結晶体において可能にする、新規な半導体キャ
パシタを実現することである。
目的は、検出器素子およびキャパシタ素子が各々画素領
域のほぼ全てを利用することができるようにしたことに
より、効率の飛躍的な向上を図った、新規な垂直モノリ
シック集積化ＦＰＡを提供することである。本発明の他
の目的は、赤外線検出器およびその読み取り回路の高価
で歩留まりが低い混成一体化を回避することである。本
発明の更に他の目的は、ＦＰＡのモノリシック集積化を
単一の単結晶体において可能にする、新規な半導体キャ
パシタを実現することである。
【００１１】
【課題を解決するための手段】本発明は、多数の画素の
赤外線（ＩＲ）検出マトリクス、および各画素に対応す
る電子的読み取り回路の双方を、単一の半導体チップ内
に一体化する、新規な半導体構造を提供しようとするも
のである。本発明は、ＩＲ検出器および読み取り回路
が、同一単結晶半導体チップ内で垂直方向に一体化され
た、半導体構造を製造することによって、既存の技術の
欠点を克服する。これを達成するために、ＱＷＩＰ検出
器と、半導体記憶キャパシタと、トランジスタ回路とい
う３つのレベルから成る多層画素を用いる。各素子レベ
ルは、半導体絶縁層によって、互いに分離されているこ
とが好ましい。この構造における全ての素子は、異なる
バンド・ギャップを有する材料を使用し、エピタキシャ
ル成長、単結晶、半導体ヘテロ構造内に作られることが
好ましい。また、本発明の好適実施例によれば、３つの
層から成り、各々異なる半導体材料で構成された半導体
記憶キャパシタも提供する。好ましくは、半導体記憶キ
ャパシタは、ＧaＡs外側層と、ＡlＡsまたはＡlＧaＡs
のいずれかで形成された内側層とを含んでいる。
赤外線（ＩＲ）検出マトリクス、および各画素に対応す
る電子的読み取り回路の双方を、単一の半導体チップ内
に一体化する、新規な半導体構造を提供しようとするも
のである。本発明は、ＩＲ検出器および読み取り回路
が、同一単結晶半導体チップ内で垂直方向に一体化され
た、半導体構造を製造することによって、既存の技術の
欠点を克服する。これを達成するために、ＱＷＩＰ検出
器と、半導体記憶キャパシタと、トランジスタ回路とい
う３つのレベルから成る多層画素を用いる。各素子レベ
ルは、半導体絶縁層によって、互いに分離されているこ
とが好ましい。この構造における全ての素子は、異なる
バンド・ギャップを有する材料を使用し、エピタキシャ
ル成長、単結晶、半導体ヘテロ構造内に作られることが
好ましい。また、本発明の好適実施例によれば、３つの
層から成り、各々異なる半導体材料で構成された半導体
記憶キャパシタも提供する。好ましくは、半導体記憶キ
ャパシタは、ＧaＡs外側層と、ＡlＡsまたはＡlＧaＡs
のいずれかで形成された内側層とを含んでいる。
【００１２】
【発明の実施の形態】まず、図１を参照する。図１は、
直接注入（ＤＩ：Direct Injection）回路として知られ
ている一種の読み取り電子回路をＩＲ検出器に接続した
場合の、公知の等価回路を示している。この等価回路
は、ＱＷＩＰ検出器１０、記憶キャパシタ１２、バッフ
ァ・トランジスタ１４、リセット・トランジスタ１６お
よび読み取りトランジスタ１８を含んでいる。読み取り
トランジスタ１８の機能については、以下で更に説明を
加える。
直接注入（ＤＩ：Direct Injection）回路として知られ
ている一種の読み取り電子回路をＩＲ検出器に接続した
場合の、公知の等価回路を示している。この等価回路
は、ＱＷＩＰ検出器１０、記憶キャパシタ１２、バッフ
ァ・トランジスタ１４、リセット・トランジスタ１６お
よび読み取りトランジスタ１８を含んでいる。読み取り
トランジスタ１８の機能については、以下で更に説明を
加える。
【００１３】次に図２を参照すると、図２には、本発明
の好適実施例にしたがって構成され動作するモノリシッ
ク半導体チップの１画素の概略断面図が示されている。
図２に示す半導体ヘテロ構造は、好ましくは、次々に上
面上にエピタキシャル成長させた、以下の層群から成
る。即ち、ＧaＡs基板１９、該基板１９上に成長させた
ＱＷＩＰ構造２０、第１の絶縁層３０、半導体キャパシ
タ４０、第２の絶縁層５０、およびトランジスタ構造６
０である。この構造の各層群は、特定の一連の半導体層
を含み、これらが各層群の適切な電気的機能の実現を可
能としている。ＱＷＩＰ構造２０およびトランジスタ構
造６０は、公知の技術を用いて製造することが好まし
い。ＱＷＩＰ構造２０は、下面接続（接点）ＧaＡs Ｎ
型ドープ層２１、ＧaＡs／ＡlＧaＡs超格子２２、および
上面接続ＧaＡs Ｎ型ドープ層２３を含む、公知の構造
を有することが好ましい。
の好適実施例にしたがって構成され動作するモノリシッ
ク半導体チップの１画素の概略断面図が示されている。
図２に示す半導体ヘテロ構造は、好ましくは、次々に上
面上にエピタキシャル成長させた、以下の層群から成
る。即ち、ＧaＡs基板１９、該基板１９上に成長させた
ＱＷＩＰ構造２０、第１の絶縁層３０、半導体キャパシ
タ４０、第２の絶縁層５０、およびトランジスタ構造６
０である。この構造の各層群は、特定の一連の半導体層
を含み、これらが各層群の適切な電気的機能の実現を可
能としている。ＱＷＩＰ構造２０およびトランジスタ構
造６０は、公知の技術を用いて製造することが好まし
い。ＱＷＩＰ構造２０は、下面接続（接点）ＧaＡs Ｎ
型ドープ層２１、ＧaＡs／ＡlＧaＡs超格子２２、および
上面接続ＧaＡs Ｎ型ドープ層２３を含む、公知の構造
を有することが好ましい。
【００１４】トランジスタ構造６０は、公知のトランジ
スタ構造のいずれでも利用可能である。図示した例で
は、高電子移動トランジスタ（ＨＥＭＴ：high electro
n-mobility transistor)構造を採用しており、非ドープ
ＧaＡsバッファ層６２、合わせて参照番号６３で示す非
ドープＡlＧaＡsスペーサ層およびＮ−ドープＡlＧaＡs
層、ならびにＧaＡsキャップ層６４を含んでいる。新規
である半導体キャパシタ構造４０は、Ｎ−ドープＧaＡs
下面接続層４１、非ドープＡlＧaＡsバリア層４２、お
よび上面接続Ｎ−ドープＧaＡs層４３から成ることが好
ましい。ＱＷＩＰ動作では、典型的な低温において、上
述のキャパシタ構造４０は、電流がこのキャパシタ構造
内に流れ込んでくるとき（すなわち、電圧が接続層間に
印加されたとき）、Ｎ−ドープＧaＡs層４１とＡlＧaＡ
sバリア層４２との間の界面付近に電荷を蓄積する能力
を有する。言い換えれば、デバイスは、平行板コンデン
サとして作用する。
スタ構造のいずれでも利用可能である。図示した例で
は、高電子移動トランジスタ（ＨＥＭＴ：high electro
n-mobility transistor)構造を採用しており、非ドープ
ＧaＡsバッファ層６２、合わせて参照番号６３で示す非
ドープＡlＧaＡsスペーサ層およびＮ−ドープＡlＧaＡs
層、ならびにＧaＡsキャップ層６４を含んでいる。新規
である半導体キャパシタ構造４０は、Ｎ−ドープＧaＡs
下面接続層４１、非ドープＡlＧaＡsバリア層４２、お
よび上面接続Ｎ−ドープＧaＡs層４３から成ることが好
ましい。ＱＷＩＰ動作では、典型的な低温において、上
述のキャパシタ構造４０は、電流がこのキャパシタ構造
内に流れ込んでくるとき（すなわち、電圧が接続層間に
印加されたとき）、Ｎ−ドープＧaＡs層４１とＡlＧaＡ
sバリア層４２との間の界面付近に電荷を蓄積する能力
を有する。言い換えれば、デバイスは、平行板コンデン
サとして作用する。
【００１５】本発明によれば、絶縁層３０は、非ドープ
ＧaＡs下面バッファ層３１、非ドープＡlＧaＡsバリア
３２、および非ドープＧaＡs上面バッファ層３３を含ん
でいる。同様に、絶縁層５０は、非ドープＧaＡs下面バ
ッファ層５１、非ドープＡlＧaＡsバリア層５２、およ
び非ドープＧaＡs上面バッファ層５３を含んでいる。絶
縁層４０、５０は、ＡlＧaＡsバリア層によって形成さ
れる電子の電位バリアのために、ＱＷＩＰ動作温度では
非導通となる特性を有する。したがって、絶縁層３０
は、Ｎ−ドープＧaＡs接点層２３とＮ−ドープＧaＡs層
４１との間の不所望の電気的接触を防止し、同様に、絶
縁層５０は、Ｎ−ドープＧaＡs層４３とその上に配され
ているトランジスタ構造６０との間の電気的接触を防止
する。上述の構造は、例えば、分子ビーム・エピタキシ
（ＭＢＥ：Molecular Beam Epitaxy）または化学蒸着
（ＣＶＤ：Chemical Vapor Deposition）という公知の
技術的方法等の、適切な技法によってエピタキシャル成
長させればよい。エピタキシャル成長の後、図３に示す
ように、公知のリソグラフィ法、および薄膜デポジット
法によって、種々の層間に金属相互接続部９２、９４を
追加することができる。
ＧaＡs下面バッファ層３１、非ドープＡlＧaＡsバリア
３２、および非ドープＧaＡs上面バッファ層３３を含ん
でいる。同様に、絶縁層５０は、非ドープＧaＡs下面バ
ッファ層５１、非ドープＡlＧaＡsバリア層５２、およ
び非ドープＧaＡs上面バッファ層５３を含んでいる。絶
縁層４０、５０は、ＡlＧaＡsバリア層によって形成さ
れる電子の電位バリアのために、ＱＷＩＰ動作温度では
非導通となる特性を有する。したがって、絶縁層３０
は、Ｎ−ドープＧaＡs接点層２３とＮ−ドープＧaＡs層
４１との間の不所望の電気的接触を防止し、同様に、絶
縁層５０は、Ｎ−ドープＧaＡs層４３とその上に配され
ているトランジスタ構造６０との間の電気的接触を防止
する。上述の構造は、例えば、分子ビーム・エピタキシ
（ＭＢＥ：Molecular Beam Epitaxy）または化学蒸着
（ＣＶＤ：Chemical Vapor Deposition）という公知の
技術的方法等の、適切な技法によってエピタキシャル成
長させればよい。エピタキシャル成長の後、図３に示す
ように、公知のリソグラフィ法、および薄膜デポジット
法によって、種々の層間に金属相互接続部９２、９４を
追加することができる。
【００１６】図３の構造は、図２の構造を組み込んでお
り、同一の要素には図２において用いたのと同じ参照番
号を付してある。複数の位置、すなわち、概略的に矢印
８０、８２、８４、８６で示す位置に、従来の技法によ
りエッチングを行う。位置８０、８２において、表面接
点８８、９０を各表面４１、２１に取り付ける。位置８
４、８６において、参照番号９２、９４で示す金属充填
物を、それぞれ表面４３、２３と電気的に接触するよう
に設け、更に、対応する側壁電気絶縁物９６を備えてい
る。参照番号９８で示すような追加の電気接点を、トラ
ンジスタ層６４上に設けてもよい。
り、同一の要素には図２において用いたのと同じ参照番
号を付してある。複数の位置、すなわち、概略的に矢印
８０、８２、８４、８６で示す位置に、従来の技法によ
りエッチングを行う。位置８０、８２において、表面接
点８８、９０を各表面４１、２１に取り付ける。位置８
４、８６において、参照番号９２、９４で示す金属充填
物を、それぞれ表面４３、２３と電気的に接触するよう
に設け、更に、対応する側壁電気絶縁物９６を備えてい
る。参照番号９８で示すような追加の電気接点を、トラ
ンジスタ層６４上に設けてもよい。
【００１７】本発明の好適実施例によれば、図２および
図３のモノリシック集積化ＩＲ検出器は、以下のように
動作する。下面接続層２１にバイアス電圧を印加する。
適正に偏光されたＩＲ光線がＱＷＩＰ構造２０に入射す
ると、光線の一部は吸収され、ＱＷサブバンドから電子
を励起し、ＱＷＩＰ構造２０を通過する電流を誘発す
る。この電流は、上面接続層２３を通過し、金属導体９
４を介してバッファ・トランジスタ１４（図１）のソー
スに流れ込む。再び図１を参照すると、電流は、続いて
トランジスタ１４の出力を通過し、キャパシタ１２に至
る。キャパシタ１２は、所定の積分時間の間、電流信号
を収集する。積分時間は、外部クロック発生器によって
制御される。積分サイクルの終了時に、読み取りトラン
ジスタ１８をオンに切り替えてキャパシタ１２を画素出
力ＯＵＴＰＵＴに接続することにより、コンデンサの電
荷（即ち、電流）を送出し、次の処理を行う。次に、リ
セット・トランジスタ１６をオンに切り替えてキャパシ
タ１２をリセットし、サイクルを再度開始できるように
する。
図３のモノリシック集積化ＩＲ検出器は、以下のように
動作する。下面接続層２１にバイアス電圧を印加する。
適正に偏光されたＩＲ光線がＱＷＩＰ構造２０に入射す
ると、光線の一部は吸収され、ＱＷサブバンドから電子
を励起し、ＱＷＩＰ構造２０を通過する電流を誘発す
る。この電流は、上面接続層２３を通過し、金属導体９
４を介してバッファ・トランジスタ１４（図１）のソー
スに流れ込む。再び図１を参照すると、電流は、続いて
トランジスタ１４の出力を通過し、キャパシタ１２に至
る。キャパシタ１２は、所定の積分時間の間、電流信号
を収集する。積分時間は、外部クロック発生器によって
制御される。積分サイクルの終了時に、読み取りトラン
ジスタ１８をオンに切り替えてキャパシタ１２を画素出
力ＯＵＴＰＵＴに接続することにより、コンデンサの電
荷（即ち、電流）を送出し、次の処理を行う。次に、リ
セット・トランジスタ１６をオンに切り替えてキャパシ
タ１２をリセットし、サイクルを再度開始できるように
する。
【００１８】本発明は、これまでに特定して示しかつ説
明したものに限定される訳ではないことは、当業者には
認められよう。むしろ、本発明の範囲は、特許請求の範
囲によってのみ規定されるものである。
明したものに限定される訳ではないことは、当業者には
認められよう。むしろ、本発明の範囲は、特許請求の範
囲によってのみ規定されるものである。
【図１】直接的注入（ＤＩ）回路として知られている、
従来技術の読み取り電子回路の一例を、ＩＲ検出器に接
続した場合の等価回路を示す概略図である。
従来技術の読み取り電子回路の一例を、ＩＲ検出器に接
続した場合の等価回路を示す概略図である。
【図２】本発明の好適実施例にしたがって構成され動作
するモノリシック半導体チップにおける１画素の概略断
面図である。
するモノリシック半導体チップにおける１画素の概略断
面図である。
【図３】図２のモノリシック半導体のモノリシックＩＲ
検出回路の形成部内側にある種々の層間の相互接続を示
す該略図である。
検出回路の形成部内側にある種々の層間の相互接続を示
す該略図である。
１０ ＱＷＩＰ検出器 １２ 記憶キャパシタ １４ バッファ・トランジスタ １６ リセット・ト
ランジスタ １８ 読み取りトランジスタ １９ ＧaＡs基板
２０ ＱＷＩＰ構造 ２１ 下面接続ＧaＡs Ｎ−型ドープ層 ２２ ＧaＡ
s／ＡlＧaＡs超格子 ２３ 上面接続ＧaＡs Ｎ−型ドープ層 ３０ 第１
の絶縁層 ３１ 非ドープＧaＡs下面バッファ層 ３２ 非ドー
プＡlＧaＡsバリア ３３ 非ドープＧaＡs上面バッファ層 ４０ 半導体
コンデンサ ４１ Ｎ−ドープＧaＡs下面接続層 ４２ 非ドープ
ＡlＧaＡsバリア層 ４３ 上面接続Ｎ−ドープＧaＡs層 ５０ 第２の絶
縁層 ５１ 非ドープＧaＡs下面バッファ層 ５２ 非ドー
プＡlＧaＡsバリア層 ５３ 非ドープＧaＡs上面バッファ層 ６０ トラン
ジスタ構造 ６１ 非ドープＧaＡsバッファ層 ６３ 非ドープＡlＧaＡsスペーサ層およびＮ−ドープ
ＡlＧaＡs層 ６４ ＧaＡsキャップ層 ８８、８９ 表面接点
９２、９４ 金属充填物 ９６ 側壁電気絶縁物 ９８ 電気接点
ランジスタ １８ 読み取りトランジスタ １９ ＧaＡs基板
２０ ＱＷＩＰ構造 ２１ 下面接続ＧaＡs Ｎ−型ドープ層 ２２ ＧaＡ
s／ＡlＧaＡs超格子 ２３ 上面接続ＧaＡs Ｎ−型ドープ層 ３０ 第１
の絶縁層 ３１ 非ドープＧaＡs下面バッファ層 ３２ 非ドー
プＡlＧaＡsバリア ３３ 非ドープＧaＡs上面バッファ層 ４０ 半導体
コンデンサ ４１ Ｎ−ドープＧaＡs下面接続層 ４２ 非ドープ
ＡlＧaＡsバリア層 ４３ 上面接続Ｎ−ドープＧaＡs層 ５０ 第２の絶
縁層 ５１ 非ドープＧaＡs下面バッファ層 ５２ 非ドー
プＡlＧaＡsバリア層 ５３ 非ドープＧaＡs上面バッファ層 ６０ トラン
ジスタ構造 ６１ 非ドープＧaＡsバッファ層 ６３ 非ドープＡlＧaＡsスペーサ層およびＮ−ドープ
ＡlＧaＡs層 ６４ ＧaＡsキャップ層 ８８、８９ 表面接点
９２、９４ 金属充填物 ９６ 側壁電気絶縁物 ９８ 電気接点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウディ・メイラヴ イスラエル国リホヴォット 76100，ウェ イツマン・インスティチュート・オブ・サ イエンス，ネヴェ・メッツ・ストリート ９ (72)発明者 イスラエル・バー−ジョセフ イスラエル国リホヴォット 76100，ウェ イツマン・インスティチュート・オブ・サ イエンス，ネヴェ・メッツ・ストリート 12
Claims (8)
- 【請求項１】 複数の画素の赤外線（ＩＲ）検出マトリ
クスと、各画素に対応する電子的読み取り回路とを備え
た半導体チップにおいて、 赤外線検出マトリクスと電子的読み取り回路が、同一の
単結晶半導体チップ内に垂直方向に集積化されているこ
とを特徴とする半導体チップ。 - 【請求項２】 請求項１記載の半導体チップにおいて、
該チップは、 ＱＷＩＰ検出器と、 半導体記憶キャパシタと、 トランジスタ回路とを含み、 ＱＷＩＰ検出器および半導体記憶キャパシタがそれぞ
れ、第１および第２のレベルの内異なる一方に位置し、
かつトランジスタ回路が第３のレベルに位置することを
特徴とする半導体チップ。 - 【請求項３】 請求項２記載の半導体チップにおいて、
該チップは更に、 第１のレベルと第２のレベルとの間に配された絶縁層
と、 第２のレベルと第３のレベルとの間に配された絶縁層と
を備えていることを特徴とする半導体チップ。 - 【請求項４】 請求項１記載の半導体チップにおいて、
該チップは、エピタキシャル成長の半導体ヘテロ構造に
よって製造されることを特徴とする半導体チップ。 - 【請求項５】 請求項４記載の半導体チップにおいて、
半導体ヘテロ構造は、異なるバンド・ギャップを有する
異なる材料を用いて製造されることを特徴とする半導体
チップ。 - 【請求項６】 請求項４または５記載の半導体チップに
おいて、ＧaＡs、ＡlＡs、及びＡlＧaＡs合金の組み合
わせからなることを特徴とする半導体チップ。 - 【請求項７】 ３つの層から成り、各層が異なる半導体
材料で構成されていることを特徴とする半導体記憶キャ
パシタ。 - 【請求項８】 請求項７記載の半導体キャパシタにおい
て、３つの層は、ＧaＡsからなる複数の外側層と、Ａl
ＡsまたはＡlＧaＡsのいずれかで形成された内側層とを
含むことを特徴とする半導体記憶キャパシタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IL119046 | 1996-08-09 | ||
| IL11904696A IL119046A0 (en) | 1996-08-09 | 1996-08-09 | Monolithically integrated infrared detector circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10178197A true JPH10178197A (ja) | 1998-06-30 |
Family
ID=11069176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9216108A Pending JPH10178197A (ja) | 1996-08-09 | 1997-08-11 | 赤外線検出構造を内蔵した半導体チップ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0825651A3 (ja) |
| JP (1) | JPH10178197A (ja) |
| IL (1) | IL119046A0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349599B1 (ko) * | 2000-04-14 | 2002-08-23 | 삼성전자 주식회사 | 양자 효율이 향상된 양자점 적외선 탐지기 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006008746A2 (en) * | 2004-07-22 | 2006-01-26 | Yissum Research Development Company Of The Hebrew University Of Jerusalem | Integrated active pixel sensor and method of its fabrication |
| US7804117B2 (en) * | 2005-08-24 | 2010-09-28 | Aptina Imaging Corporation | Capacitor over red pixel |
| US9773824B2 (en) * | 2012-12-13 | 2017-09-26 | Cbrite Inc. | Active matrix light emitting diode array and projector display comprising it |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61142769A (ja) * | 1984-12-17 | 1986-06-30 | Seiko Epson Corp | 固体撮像装置 |
| WO1993021663A1 (en) * | 1992-04-08 | 1993-10-28 | Georgia Tech Research Corporation | Process for lift-off of thin film materials from a growth substrate |
| JPH06334920A (ja) * | 1993-03-23 | 1994-12-02 | Nippon Hoso Kyokai <Nhk> | 固体撮像素子とその駆動方法 |
-
1996
- 1996-08-09 IL IL11904696A patent/IL119046A0/xx unknown
-
1997
- 1997-08-04 EP EP97113435A patent/EP0825651A3/en not_active Withdrawn
- 1997-08-11 JP JP9216108A patent/JPH10178197A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100349599B1 (ko) * | 2000-04-14 | 2002-08-23 | 삼성전자 주식회사 | 양자 효율이 향상된 양자점 적외선 탐지기 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0825651A3 (en) | 1999-06-02 |
| EP0825651A2 (en) | 1998-02-25 |
| IL119046A0 (en) | 1997-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6780666B1 (en) | Imager photo diode capacitor structure with reduced process variation sensitivity | |
| US7616245B2 (en) | Active pixel sensor with a diagonal active area | |
| US7833814B2 (en) | Method of forming pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor | |
| US7394056B2 (en) | Image sensor having pinned floating diffusion diode | |
| JP2594992B2 (ja) | 固体撮像装置 | |
| CN1745571B (zh) | 具有改善的彩色响应的cmos成像器 | |
| US7768047B2 (en) | Imager element, device and system with recessed transfer gate | |
| US20090045443A1 (en) | Split trunk pixel layout | |
| JPH06253214A (ja) | 赤外線撮像装置 | |
| US7170117B2 (en) | Image sensor with improved dynamic range and method of formation | |
| EP0825651A2 (en) | Monolithically integrated infrared detector circuits | |
| US20100297807A1 (en) | Cmos imager having a nitride dielectric | |
| EP0547161A1 (en) | Acoustic charge transport imager | |
| US20260068345A1 (en) | Image Sensors with Doped Isolation Structures | |
| JPS63308970A (ja) | ハイブリッド型赤外線検出装置 | |
| US20100006964A1 (en) | Backside illuminated image sensor having biased conductive layer for increased quantum efficiency |