JPH10178233A

JPH10178233A - 光半導体素子及びその製造方法

Info

Publication number: JPH10178233A
Application number: JP33669696A
Authority: JP
Inventors: Tatsuya Sasaki; 達也佐々木; Hiroyuki Yamazaki; 裕幸山崎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-12-17
Filing date: 1996-12-17
Publication date: 1998-06-30
Anticipated expiration: 2016-12-17
Also published as: JP2924834B2

Abstract

(57)【要約】【課題】導波路領域において、導波光が高濃度のｐ型
ＩｎＰ基板あるいはｐ型ＩｎＰ埋め込み層に浸み出すた
め、導波路領域における吸収損失が高くなってしまう。【解決手段】ｎ型ＩｎＰ基板１上にメサ構造状に形成
された活性層２及びｐ型ＩｎＰクラッド層４を埋め込む
ｐ型ＩｎＰ第１埋め込み層５及びｐ型ＩｎＰ第２埋め込
み層６のキャリア濃度を、ｐ型ＩｎＰ第２埋め込み層６
よりもｐ型ＩｎＰ第１埋め込み層５の方が高くなるよう
に設定し、ｐ型ＩｎＰ第１埋め込み層５とｎ型ＩｎＰ基
板１とにより形成されるｐｎ接合のビルトイン電圧を高
くし、同時に、導波路領域における導波光が低濃度のｐ
型ＩｎＰ第２埋め込み層６に浸み出させ、それにより、
低コストで発光素子の高出力化及び受動導波路の低損失
化を実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光通信や光情報処
理に用いられる光半導体素子及び光半導体集積素子に関
する。

【０００２】

【従来の技術】近年の光通信システムの進展、特に、ア
クセス系光通信や光インタコネクションにおける需要の
拡大により、低価格の半導体レーザモジュールの重要性
が高まっている。これらのモジュールにおいて、光ファ
イバあるいは石英系光導波路との結合損失を抑制するこ
とは重要であり、出射端に薄膜光導波路を集積すること
により導波光のスポットサイズを拡大させた半導体レー
ザの開発が進んでいる。

【０００３】半導体基板上にいくつかの光部品が集積さ
れているモノリシック光集積素子においては、モジュー
ル実装コストの低減等の利点を有することから開発が進
められており、半導体レーザ、光検出器及び光導波路が
集積された双方向通信用光集積素子や、ゲート光アンプ
と分岐光導波路とが集積されたマトリクス光スイッチの
開発も行われている。

【０００４】このような光集積素子においては、異なる
バンドギャップエネルギーを有する半導体レーザやゲー
ト光アンプの活性層と、光検出器の光吸収層と、光導波
路のコア層とを導波路方向に接続する必要があり、ま
た、スポットサイズ変換光導波路領域においては、モー
ド不整合による光損失を避けるために、導波路のコア層
厚をテーパ状に変化させる必要がある。そのため、この
ような異なる層厚またはバンドギャップエネルギーを有
する光導波層の接続には、エッチング及び再成長からな
るバットジョイント構造が広く用いられてきた。

【０００５】しかしながら、上述したような構造におい
ては、製造工程が複雑であり、均一性や歩留まりの点で
懸念がある。

【０００６】そこで、これらの問題を解決する製造方法
として、選択ＭＯＶＰＥ（有機金属気相成長法）を用い
た手法が提案され、各種光集積素子の作製に用いられて
いる（特願平２−２２２９２８号公報及び特願平３−６
７４９８号公報参照）。

【０００７】本手法は、半導体基板上に一対の誘電体薄
膜をストライプ状に形成し、その空隙に半導体光導波路
を選択的に形成するもので、マスク幅を変化させること
によって成長層の層厚及びバンドギャップエネルギーが
変化することから、導波路方向でマスク幅を変化させた
マスクパターンを用い、それにより、光集積素子の活性
層、光吸収層及びコア層等の異なるバンドギャップエネ
ルギーを有する導波層を１回の結晶成長により一括して
形成することができる。

【０００８】以下に、従来のスポットサイズ変換光導波
路集積半導体レーザの製造方法について説明する。

【０００９】図５は、従来のスポットサイズ変換光導波
路集積半導体レーザの製造方法の一例を示す図である。

【００１０】まず、ｎ型ＩｎＰ基板１０１上に、一対の
誘電体薄膜であるＳｉＯ₂マスク１２１を形成する（図
５（ａ））。なお、ＳｉＯ₂マスク１２１によるマスク
幅は、活性領域１４２において５０μｍ、スポットサイ
ズ変換導波路領域１４３において６μｍとし、活性領域
１４２とスポットサイズ変換導波路領域１４３との間に
おいてはマスク幅がテーパ状に変化するように形成し
た。また、マスクに挟まれた導波領域１４１の幅は約
１．５μｍとした。

【００１１】次に、選択ＭＯＶＰＥにより、ｎ型ＩｎＰ
基板１０１上に、ｎ型ＩｎＰクラッド層１０２、量子井
戸活性層１０３及びｐ型ＩｎＰクラッド層１０４からな
るダブルヘテロ（ＤＨ）構造を成長した（図５
（ｂ））。このとき、ＳｉＯ₂マスク１２１上には結晶
が成長せず、ＳｉＯ₂マスク１２１に挟まれた導波領域
１４１においては、ＤＨ構造がメサ状に形成される。ま
た、選択ＭＯＶＰＥの有する性質によって、マスク幅の
狭いスポットサイズ変換導波路領域１４３においては、
マスク幅の広い活性領域１４２と比べて活性層１０３の
層厚が減少し、それにより、活性層１０３ヘの光の閉じ
込めが減少してスポットサイズが拡大する。さらに、ス
ポットサイズ変換導波路領域１４３においては、活性領
域１４２と比べてバンドギャップエネルギーが大きくな
るため、活性領域１４２において生じたレーザ光に対し
てスポットサイズ変換導波路が透明となり、スポットサ
イズ変換導波路領域１４３における吸収損失が抑制され
る。

【００１２】このようにして光導波路を形成した後、導
波領域１４１に形成されたメサ構造に接するＳｉＯ₂マ
スク１２１を部分的にエッチングで除去し、その後、ｐ
型ＩｎＰ埋め込み層１０８及びｐ型ＩｎＧａＡｓコンタ
クト層１０７を、メサ構造を覆うように再成長した（図
５（ｃ））。なお、ｐ型ＩｎＰ埋め込み層１０８のキャ
リア濃度としては、一般に５×１０¹⁷ｃｍ^-3〜１×１０
¹⁸ｃｍ^-3の範囲が用いられている。

【００１３】次に、スポットサイズ変換導波路領域１４
３のｐ型ＩｎＧａＡｓコンタクト層１０７を除去し、そ
の後、活性領域１４２のｐ型ＩｎＧａＡｓコンタクト層
１０７表面にｐ側電極（不図示）を形成し、また、ｎ型
ＩｎＰ基板１０１の裏面にｎ側電極（不図示）を形成
し、切り出して素子化した。

【００１４】図６は、図５に示した方法により製造され
た素子の導波方向の縦断面図であり、（ａ）は導波路領
域及び活性領域が同一の埋め込み層によって埋め込まれ
ている例を示す図、（ｂ）は導波路領域と活性領域とが
互いに異なる埋め込み層によって埋め込まれている例を
示す図である。

【００１５】図６（ａ）に示すように、ｎ型ＩｎＰクラ
ッド層１０２、活性層１０３及びｐ型ＩｎＰクラッド層
１０４からなるＤＨ構造の層厚が、活性領域１４２とス
ポットサイズ変換導波路領域１４３との間でテーパ状に
変化しており、その上部にｐ型ＩｎＰ埋め込み層１０８
が両領域にわたって形成されている。

【００１６】図７は、光半導体素子を用いた各種光集積
素子の構造を示す図であり、（ａ）は送受信光集積素子
の構造の一例を示す図、（ｂ）はゲート光アンプが集積
されているマトリクス光スイッチの一例としての１×４
光スイッチの構造を示す図である。

【００１７】本送受信光集積素子は図７（ａ）に示すよ
うに、送信側半導体レーザ（ＬＤ）４４と、モニタ用フ
ォトダイオード（ＰＤ）４５と、受信用フォトダイオー
ド（ＰＤ）４６とが分岐導波路４７と接続される構成と
なっている。

【００１８】また、図７（ｂ）に示すものにおいては、
４チャンネルの半導体光アンプゲート４８と２段のＹ分
岐導波路４７とが互いに接続されている。

【００１９】図７に示したいずれの素子においても、バ
ンドギャップエネルギーが異なるＬＤ、ＰＤ及び光アン
プ等の活性層と受動光導波路のコア層とが集積されてお
り、その手法としては選択ＭＯＶＰＥを用いた方法が提
案されている。

【００２０】しかしながら、上述したような素子におい
ては、導波路領域が比較的長いため、図６（ａ）に示し
たような、全ての領域がｐ型ＩｎＰ埋め込み層１０８で
一括して埋め込まれている構造では、導波路領域におい
てｐ型ＩｎＰ埋め込み層１０８に浸み出した導波光が価
電子帯間光吸収により受ける損失が大きくなり、素子全
体の内部損失が大きくなってしまう。この価電子帯間光
吸収損失においては、ｐ型不純物の濃度が高いほど大き
くなる。

【００２１】そこで、導波損失を低減させるために、図
６（ｂ）に示すように、導波路領域１４３は不純物を含
まないアンドープＩｎＰ埋め込み層１０９で、活性領域
１４２はｐ型ＩｎＰ埋め込み層１０８で別々に埋め込む
方法が提案されている。

【００２２】この方法によれば、成長回数が１回増える
ものの、導波路領域における光損失を低減させることが
できる。

【００２３】

【発明が解決しようとする課題】上述したような、ｐ型
ＩｎＰ層によってＤＨ構造を埋め込む構造を有する素子
においては、活性層におけるＤＨ接合のビルトイン電圧
と、活性層両側のｐ型ＩｎＰ埋め込み層とｎ型ＩｎＰ基
板とにより形成されるｐｎ接合のビルトイン電圧との差
によって電流狭窄がなされる。素子ヘ流れる電流が増加
するとともにｐｎ接合部ヘの印加電圧が増加するが、こ
のときｐｎ接合のビルトイン電圧が低い場合は、ｐｎ接
合を流れる漏れ電流が急激に増加し、光出力が飽和して
しまう。そのため、高い光出力を得るためには、ｐｎ接
合のビルトイン電圧を高くすることが重要である。

【００２４】そのための方法として、ｐｎ接合を形成す
るｐ型ＩｎＰ埋め込み層のキャリア濃度を高くすること
が効果的であることが報告されている（アプライド・フ
ィジクス・レターズ、Ｖｏｌ．５９、ｐ．２２．２
４）。

【００２５】また、高濃度のｐ型ＩｎＰ埋め込み層を使
用する際に生じる、ｐ型不純物（一般に亜鉛）の活性層
ヘの拡散による素子特性劣化を避けるために、ビルトイ
ン電圧を増加させる方法が提案ざれている。

【００２６】図８は、従来の半導体レーザの一構成例を
示す図であり、（ａ）はＩｎＰ基板及びＩｎＰクラッド
層の導電型を反転させ、ｎ型埋め込み層に添加されるｎ
型不純物の濃度を所定値以上にすることによりｐｎ接合
のビルトイン電圧を増加させる方法を用いて製造された
半導体レーザの構成を示す図、（ｂ）はＩｎＰ基板及び
ＩｎＰバッファ層の導電型をｎ型にする一方、ｐ型Ｉｎ
Ｐ埋込み層の成長初期のみをバンドギャップの大きなＩ
ｎＡｌ（Ｇａ）Ａｓ混晶で埋め込むことによりビルトイ
ン電圧を増加させる方法により製造された半導体レーザ
の構成を示す図である。

【００２７】図８（ａ）に示すような、ＩｎＰ基板１５
１及びＩｎＰクラッド層１５２の導電型をｎ型からｐ型
に反転させ、ｎ型ＩｎＰ埋め込み層１５５に添加される
ｎ型不純物の濃度を１×１０¹⁸ｃｍ^-3以上に設定するこ
とによりｐｎ接合のビルトイン電圧を増加させる方法
や、図８（ｂ）に示すような、ＩｎＰ基板１０１及びＩ
ｎＰバッファ層１０２の導電型をｎ型にする一方、ｐ型
ＩｎＰ埋込み層１０８の成長初期のみをバンドギャップ
の大きなＩｎＡｌ（Ｇａ）Ａｓ混晶１１０で埋め込むこ
とによりビルトイン電圧を増加させる方法が提案されて
いる（特願平４−１１９７６５号公報参照）。

【００２８】しかしながら、上述したような構造をスポ
ットサイズ変換導波路集積ＬＤや各種光集積素子に適用
した場合に、導波路領域において、導波光が高濃度のｐ
型ＩｎＰ基板あるいはｐ型ＩｎＰ埋め込み層に浸み出す
ため、導波路領域における吸収損失が高くなってしまう
という問題点がある。

【００２９】ここで、図６（ｂ）に示したように導波路
領域だけをアンドープＩｎＰ層で埋め込めば上述したよ
うな問題点が解決されるが、結晶成長回数が増加してし
まい、低コストが要求される素子の製造方法としては要
求に合致したものとは言えなかった。

【００３０】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、低コストで
発光素子の高出力化及び受動導波路の低損失化を実現す
ることができる光半導体素子及びその製造方法を提供す
ることを目的とする。

【００３１】

【課題を解決するための手段】上記目的を達成するため
に本発明は、第１導電型半導体基板と、該第１導電型半
導体基板上にメサ構造状に形成された、半導体活性層及
び第２導電型半導体クラッド層と、前記メサ構造を覆う
ように形成された、第２導電型半導体第１埋め込み層及
び第２導電型半導体第２埋め込み層とを有し、前記第２
導電型半導体第１埋め込み層が前記メサ構造の側部で前
記第１導電型半導体基板と接している光半導体素子にお
いて、前記第２導電型半導体第１埋め込み層は、そのキ
ャリア濃度が、前記第２導電型半導体第２埋め込み層の
キャリア濃度よりも高いことを特徴とする。

【００３２】また、第１導電型半導体基板と、該第１導
電型半導体基板上にメサ構造状に形成された、半導体活
性層及び第２導電型半導体クラッド層と、前記メサ構造
を覆うように形成された、第２導電型半導体第１埋め込
み層及び第２導電型半導体第２埋め込み層とを有し、前
記第２導電型半導体第１埋め込み層が前記メサ構造の側
部で前記第１導電型半導体基板と接している光半導体素
子において、前記第２導電型半導体第１埋め込み層は、
そのキャリア濃度分布が、段階的に変化しており、前記
第１導電型半導体基板と接している領域において最も高
くなっていることを特徴とする。

【００３３】また、前記半導体活性層は、活性領域と、
該活性領域よりもバンドギャップエネルギーの大きな半
導体光導波路領域とからなり、前記半導体活性層のスト
ライプ方向で互いに接続されるようにメサ状に形成され
ていることを特徴とする。

【００３４】また、前記半導体活性層は、その層厚が、
前記活性領域における層厚よりも前記半導体光導波路領
域における層厚の方が薄く形成されており、その接続領
域においては前記活性領域から前記半導体光導波路領域
に向かうにつれて段階的に薄くなっていることを特徴と
する光半導体素子。

【００３５】また、前記第２導電型半導体第１埋め込み
層のキャリア濃度は、１×１０¹⁸ｃｍ^-3以上であり、か
つ、前記第２導電型半導体第２埋め込み層のキャリア濃
度は、５×１０¹⁷ｃｍ^-3以下であることを特徴とする。

【００３６】また、第１導電型半導体基板上に、光導波
領域を挟むように一対の誘電体薄膜をストライプ状に形
成する工程と、前記光導波領域に、少なくとも半導体活
性層及び第２導電型半導体クラッド層をメサ構造状に形
成する工程と、前記メサ構造に接する領域の前記誘電体
薄膜をエッチングにより除去する工程と、前記メサ構造
を第２導電型半導体第１埋め込み層、第２導電型半導体
第２埋め込み層及び第２導電型半導体コンタクト層で埋
め込む工程と、前記第２導電型半導体コンタクト層の表
面に第２の電極を、また前記第１導電型半導体基板の裏
面に第１の電極を形成する工程とを順次行うことにより
光半導体素子を製造する光半導体素子の製造方法におい
て、前記第２導電型半導体第１埋め込み層のドーピング
濃度を、前記第２導電型半導体第２埋め込み層のドーピ
ング濃度よりも高くすることを特徴とする。

【００３７】また、第１導電型半導体基板上に、光導波
領域を挟むように一対の誘電体薄膜をストライプ状に形
成する工程と、前記光導波領域に、少なくとも半導体活
性層及び第２導電型半導体クラッド層をメサ構造状に形
成する工程と、前記メサ構造に接する領域の前記誘電体
薄膜をエッチングにより除去する工程と、前記メサ構造
を第２導電型半導体第１埋め込み層、第２導電型半導体
第２埋め込み層及び第２導電型半導体コンタクト層で埋
め込む工程と、前記第２導電型半導体コンタクト層の表
面に第２の電極を、また前記第１導電型半導体基板の裏
面に第１の電極を形成する工程とを順次行うことにより
光半導体素子を製造する光半導体素子の製造方法におい
て、前記第２導電型半導体第１埋め込み層のドーピング
濃度を、成長初期に最も高くし、その後、段階的に低く
していくことを特徴とする。

【００３８】また、前記誘電体薄膜のストライプ幅を、
前記第１導電型半導体基板面内で変化させることを特徴
とする。

【００３９】（作用）以下に、本発明の作用について説
明する。

【００４０】図１は、本発明の光半導体素子の構造を示
す図である。

【００４１】図１に示すように本発明においては、ｎ型
ＩｎＰ基板１上に形成された、ｎ型ＩｎＰクラッド層
２、活性層３及びｐ型ＩｎＰクラッド層４のＤＨ構造か
らなるメサ部が、連続して成長されるｐ型ＩｎＰ第１埋
め込み層５、ｐ型ＩｎＰ第２埋め込み層６及びｐ型Ｉｎ
ＧａＡｓコンタクト層７により全領域にわたって埋め込
まれており、ｐ型ＩｎＰ第１埋め込み層５のキャリア濃
度がｐ型ＩｎＰ第２埋め込み層６に比ベて高く設定され
ている。

【００４２】このように、埋め込み成長初期のみに高濃
度ドーピングを行うことにより、ｐｎ接合のビルトイン
電圧が十分に高く保たれる。一方、導波光は低濃度のｐ
型ＩｎＰ第２埋め込み層６に浸み出すため、導波路領域
における損失が十分低く抑えられる。それにより、１回
の埋め込み成長で、ＬＤの高出力化と光導波路の低損失
化を両立させることができる。

【００４３】以下に、本発明の光半導体素子が有する特
性について、従来のものと比較して説明する。

【００４４】図２は、半導体レーザの電流−光出力特性
を示す図であり、（ａ）は半導体レーザ単体の特性を示
す図、（ｂ）はスポットサイズ変換導波路が集積されて
いる半導体レーザの特性を示す図である。なお、図中、
（イ）は、ドーピング濃度１×１０¹⁸ｃｍ^ー3のｐ型Ｉｎ
Ｐ第１埋め込み層及び３×１０¹⁷ｃｍ^-3のｐ型ＩｎＰ第
２埋め込み層によって活性層を含むＤＨ構造からなるメ
サ部が埋め込まれている構造を有する本発明の半導体レ
ーザの特性、（ロ）は、ドーピング濃度１×１０¹⁸ｃｍ
^ー3の高濃度埋め込み層によって活性層を含むＤＨ構造か
らなるメサ部が一様に埋め込まれている構造を有する半
導体レーザの特性、（ハ）はドーピング濃度３×１０¹⁷
ｃｍ^-3の低濃度埋め込み層によって活性層を含むＤＨ構
造からなるメサ部が一様に埋め込まれている構造を有す
る半導体レーザの特性をそれぞれ示している。

【００４５】図２（ａ）に示すように、ｐｎ接合におけ
るｐ型ＩｎＰ埋め込み層の濃度が高い（イ）及び（ロ）
の素子においては、光出力飽和が少なく、特に、（イ）
の本発明の素子においては、内部吸収損失が低いために
良好な特性を示している。一方、（ハ）の素子において
は、内部吸収損失が最も低いために発振直後の光出力効
率は高いものの、ｐｎ接合におけるビルトイン電圧が低
いために、電流の増加とともに漏れ電流が増加し、光出
力が飽和してしまう。

【００４６】また、図２（ｂ）に示すように、光導波路
が集積されている素子においては、（ロ）の素子におい
ても、光導波路領域における導波損失が高いために光出
力効率が低くなってしまい、（イ）の本発明の素子にお
いて最も良好な特性が得られる。

【００４７】ただし、本発明の素子構造では、ＩｎＰ埋
め込み層の大部分が低濃度であるために素子抵抗が高く
なり、さらに電流を注入した時には、発熱の影響で光出
力効率が低下する。また、素子抵抗及び容量により決定
される変調周波数帯域も制限される。しかし、本発明に
おいて意図している低速、短距離用途のアクセス系光通
信システムヘの適用を考えれば特に問題とはならない。

【００４８】なお、メサエッチングが施されたＤＨ構造
の両側が電流狭窄用のｐ型及びｎ型のＩｎＰ層で埋め込
まれ、さらに全面にｐ型ＩｎＰ層が形成されている３回
成長の埋め込みへテロ構造の半導体レーザにおいては、
ＩｎＰ埋め込み層の濃度を２段階に変化させる方法が提
案されている（特願平６−７０１５８号公報参照）。

【００４９】図９は、従来の半導体レーザの素子構造の
一例を示す図である。

【００５０】本構造においては、電流狭窄をｐｎｐｎサ
イリスタ構成によって行うため、ビルトイン電圧を大き
く取るためにはｎ型ＩｎＰ埋め込み層に接するｐ型Ｉｎ
Ｐ埋め込み層の濃度を高くする必要がある。そのため、
本従来例においては図９に示すように、低濃度のｐ型Ｉ
ｎＰ埋め込み層２１１と高濃度のｐ型ＩｎＰ埋め込み層
２１２とによって、ｎ型ＩｎＰクラッド層２０２、活性
層２０３及びｐ型ＩｎＰクラッド層２０４のＤＨ構造か
らなるメサ部が２段階に埋め込まれる構成となってい
る。

【００５１】図９に示すものにおいては、はじめに低濃
度のドーピングが行われている点が本発明と異なる。ま
た、ｐ型ＩｎＰ層２１４の濃度が低く設定されていない
ため、光集積素子に適用した際に導波路領域での損失を
低減することができない。また、本従来例において、は
じめに低濃度のｐ型ＩｎＰ層２１１でメサ部を埋め込ん
でいるのは、不純物の活性層２０３ヘの拡散を懸念して
いるためであるが、実際には１．５×１０¹⁸ｃｍ^-3程度
までドーピングを行っても、大きな特性劣化は通常見ら
れない。

【００５２】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【００５３】（第１の実施の形態）図３は、本発明の光
半導体素子を用いて作製されたスポットサイズ変換光導
波路集積半導体レーザの構造例を示す図であり、（ａ）
は斜視図、（ｂ）は導波路方向の縦断面図である。

【００５４】本形態における素子は、長さ３００μｍの
活性領域４２と長さ３００μｍのスポットサイズ変換導
波路領域４３とから構成されており、また、図５及び図
６に示した従来例と比較するとわかるように、ｐ型ｌｎ
Ｐ埋め込み層１０８の代わりにｐ型ＩｎＰ第１埋め込み
層５及びｐ型ＩｎＰ第２埋め込み層６の２層構造によ
り、ｎ型ＩｎＰクラッド層２、活性層３及びｐ型ＩｎＰ
クラッド層４のＤＨ構造からなるメサ部が埋め込まれて
おり、ｐ型ＩｎＰ第１埋め込み層５が、メサ部の側部で
ｎ型ＩｎＰ基板１と接していることが特徴である。ま
た、ｐ型ｌｎＰ第１埋め込み層５のキャリア濃度が、ｐ
型ＩｎＰ第２埋め込み層６と比較して高く設定されてい
る。また、従来例と同様に、メサ部を構成するｎ型Ｉｎ
Ｐクラッド層２、活性層３及びｐ型ＩｎＰクラッド層４
のそれぞれ層厚においては、活性領域４２における層厚
よりもスポットサイズ変換導波領域４３における層厚の
方が薄く、その接続領域においては活性領域４２からス
ポットサイズ変換導波領域４３に向かうにつれて段階的
に薄くなっている。

【００５５】以下に、本形態の製造方法について説明す
る。

【００５６】図４は、図３に示した半導体レーザの製造
方法を説明するための図である。

【００５７】まず、（１００）方位のｎ型ＩｎＰ基板１
（Ｓｎドープ、キャリア濃度１×１０¹⁸ｃｍ^-3）の表面
に一対の誘電体薄膜であるＳｉＯ₂マスク２１（膜厚１
００ｎｍ）を形成した（図４（ａ））。なお、ＳｉＯ₂
マスク２１によるマスク幅は、活性領域４２で５０μ
ｍ、スポットサイズ変換導波路領域４３で６μｍとし
た。また、マスクに挟まれた導波領域４１の幅は１．５
μｍとした。

【００５８】次に、選択ＭＯＶＰＥにより、ｎ型ＩｎＰ
クラッド層２（Ｓｎドープ、キャリア濃度１×１０¹⁸ｃ
ｍ^-3、層厚５０ｎｍ）と、１．４μｍ組成ＩｎＧａＡｓ
Ｐウェル（層厚７ｎｍ）８層、１．１３μｍ組成ＩｎＧ
ａＡｓＰバリア（層厚１０ｎｍ）及び１．１３μｍ組成
ＩｎＧａＡｓＰ光閉じ込め層（層厚１００ｎｍ）からな
る量子井戸活性層３と、ｐ型ＩｎＰクラッド層４（Ｚｎ
ドープ、キャリア濃度１×１０¹⁸ｃｍ^-3、層厚１００ｎ
ｍ）とからなるＤＨ構造を成長した（図４（ｂ））。

【００５９】なお、上記の層厚はＬＤ、ＰＤ領域におけ
る値であり、スポットサイズ変換導波路領域４３では約
１／３の値となった。また、量子井戸活性層３のフォト
ルミネッセンス測定による発光ピーク波長は、活性領域
４２で１３μｍ、スポットサイズ変換導波路領域４３で
１．１７μｍであり、スポットサイズ変換導波路領域４
３は、ＬＤの発振波長に対して十分透明であった。

【００６０】次に、導波領域４１に形成されているメサ
構造に接するＳｉＯ₂マスク２１を幅３μｍにわたりエ
ッチングで除去し（図４（ｃ））、その後、ｐ型ＩｎＰ
第１埋め込み層５（Ｚｎドープ、キャリア濃度１．５×
１０¹⁸ｃｍ^-3、層厚０．２μｍ）、ｐ型ＩｎＰ第２埋め
込み層６（Ｚｎドープ、キャリア濃度３×１０¹⁷ｃ
ｍ ^-3、層厚４μｍ）及びｐ型ＩｎＧａＡｓコンタクト層
７（Ｚｎドープ、キャリア濃度１×１０¹⁹ｃｍ^-3、層厚
０．１μｍ）を、メサ構造を覆うように再成長した（図
４（ｄ））。

【００６１】次に、スポットサイズ変換導波路領域４３
のｐ型ＩｎＧａＡｓコンタクト層７を除去し、その後、
第２の電極であるｐ側電極２２を活性領域４２のみに形
成し、また、ｎ型ＩｎＰ基板１の裏面を研磨し、その
後、ｎ型ＩｎＰ基板１の裏面に第１の電極であるｎ側電
極２３を形成して、切り出して素子化した。

【００６２】なお、ｐ型ＩｎＰ第１埋め込み層５のキャ
リア濃度は、本形態では、１．５×１０¹⁸ｃｍ^-3とした
が、ｐ型ＩｎＰ第２埋め込み層６の層厚や成長温度、成
長速度等の結晶成長条件によっては、埋め込み成長中に
Ｚｎが活性層３に拡散して発光効率を劣化させる可能性
がある。従って、ｐ型ＩｎＰ第１埋め込み層５のキャリ
ア濃度は、７×１０¹⁷ｃｍ^-3程度でもよい。この場合で
もｐ型ＩｎＰ第２埋め込み層６のキャリア濃度を従来の
ものよりも低く設定することにより、スポットサイズ変
換導波路領域４３における低損失化による光出力特性の
改善が実現できる。

【００６３】ここで、より望ましいとされるｐ型ＩｎＰ
第１埋め込み層５及びｐ型ＩｎＰ第２埋め込み層６のキ
ャリア濃度としては、ｐ型ＩｎＰ第１埋め込み層５のキ
ャリア濃度が、１．０×１０¹⁸ｃｍ^-3以上で、かつｐ型
ＩｎＰ第２埋め込み層６のキャリア濃度が、５×１０¹⁷
ｃｍ^-3以下である。

【００６４】また、ｐ型ＩｎＰ第１埋め込み層５のキャ
リア濃度においては、一定でなくても、段階的に変化
し、ｎ型ＩｎＰ基板１と接している領域において最も高
くなるように形成されていれば同様の効果を奏する。

【００６５】（第２の実施の形態）以下に、本発明の第
２の実施の形態として、第１の実施の形態において説明
した光半導体素子を、図７（ａ）に示した双方向光通信
用光集積素子に用いた例について説明する。

【００６６】まず、（１００）方位のｎ型ＩｎＰ基板１
（Ｓｎドープ、キャリア濃度１×１０¹⁸ｃｍ^-3）のＬＤ
領域４４表面に１次のグレーティングを形成し、その
後、一対の誘電体薄膜であるＳｉＯ₂マスク２１（膜厚
１００ｎｍ）を形成した。なお、ＬＤ領域４４の長さを
５００μｍ、モニタＰＤ領域４５及び受信ＰＤ領域４６
の長さをそれぞれ３００μｍとし、分岐導波路４７の曲
線部曲率半径を３ｍｍ、分岐角を２゜（全幅）とした。
また、マスク幅においては、ＬＤ領域４４、モニタＰＤ
領域４５及び受信ＰＤ領域４６で５０μｍ、分岐導波路
領域４７で６μｍとし、また、マスクに挟まれた導波領
域４１の幅は１．５μｍとした。

【００６７】次に、選択ＭＯＶＰＥにより、１．１３μ
ｍ組成ｎ型ＩｎＧａＡｓＰガイド層（Ｓｎドープ、キャ
リア濃度１×１０¹⁸ｃｍ^-3、層厚１００ｎｍ）、１．４
μｍ組成ＩｎＧａＡｓＰウェル（層厚７ｎｍ）８層、
１．１３μｍ組成ＩｎＧａＡｓＰバリア（層厚１０ｎ
ｍ）及び１．１３μｍ組成ＩｎＧａＡｓＰ光閉じ込め層
（層厚１００ｎｍ）からなる量子井戸活性層３と、ｐ型
ＩｎＰクラッド層４（Ｚｎドープ、キャリア濃度１×１
０¹⁸ｃｍ^-3、層厚１００ｎｍ）とからなるＤＨ構造を成
長した。

【００６８】なお、上記の層厚はＬＤ、ＰＤ領域におけ
る値であり、分岐導波路領域４７では約１／３の値とな
った。また、量子井戸活性層３のフォトルミネッセンス
測定による発光ピーク波長はＬＤ、ＰＤ領域で１．３μ
ｍ、分岐導波路領域４７で１．１７μｍであった。

【００６９】次に、導波領域４１に形成されたメサ構造
に接するＳｉＯ₂マスク２１を幅２μｍにわたりエッチ
ングで除去し、その後、ｐ型ＩｎＰ第１埋め込み層５
（Ｚｎドープ、キャリア濃度８×１０¹⁷ｃｍ^-3、層厚
０．２μｍ）、ｐ型ＩｎＰ第２埋め込み層６（Ｚｎドー
プ、キャリア濃度３×１０¹⁷ｃｍ^-3、層厚３μｍ）及び
ｐ型ＩｎＧａＡｓコンタクト層７（Ｚｎドープ、キャリ
ア濃度１×１０¹⁹ｃｍ^-3，層厚０．１μｍ）を、メサ構
造を覆うように再成長した。

【００７０】なお、本形態において、ｐ型ＩｎＰ第１埋
め込み層５のキャリア濃度を第１の実施の形態に比ベて
低く設定した理由は、ｐｎ接合部のキャリア濃度を高く
するほど、ＬＤなどの順方向バイアス条件における漏れ
電流は減少するものの、逆バイアス条件で使用するＰＤ
において拡散電流が増加し、暗電流が増加してしまうた
めである。

【００７１】次に、ＬＤ領域４４、モニタＰＤ領域４５
及び受信ＰＤ領域４６にｐ側電極２２をそれぞれ形成
し、また、ｎ型ＩｎＰ基板１の裏面を研磨した後にｎ側
電極２３を形成し、切り出して素子化した。

【００７２】（第３の実施の形態）以下に、本発明の第
３の実施の形態として、第１の実施の形態において説明
した光半導体素子を、図７（ｂ）に示した１×４ゲート
光アンプ集積型マトリクス光スイッチ双方向光通信用光
集積素子に用いた例について説明する。

【００７３】まず、（１００）方位のｎ型ＩｎＰ基板１
（Ｓｎドープ、キャリア濃度１×１０¹⁸ｃｍ^-3）の表面
に一対の誘電体薄膜であるＳｉＯ₂マスク２１（膜厚１
００ｎｍ）を形成した。なお、光アンプゲート領域４８
の長さを３００μｍ、チャンネル間隔を２５０μｍと
し、分岐導波路４７の曲線部曲率半径を５ｍｍ、分岐角
を２゜（全幅）とした。また、マスク幅においては、光
アンプゲート領域４８で５０μｍ、分岐導波路領域４７
で６μｍとした。また、マスクに挟まれた導波領域４１
の幅は１μｍとした。

【００７４】次に、選択ＭＯＶＰＥにより、ｎ型ＩｎＰ
クラッド層２（Ｓｎドープ、キャリア濃度１×１０¹⁸ｃ
ｍ^-3、層厚１００ｎｍ）と、１．５５μｍ組成ＩｎＧａ
ＡｓＰ活性層３（層厚３００ｎｍ）と、ｐ型ＩｎＰクラ
ッド層４（Ｚｎドープ、キャリア濃度１×１０¹⁸ｃ
ｍ^-3、層厚０．３μｍ）とからなるＤＨ構造を成長し
た。

【００７５】なお、上記の層厚は、光アンプゲート領域
４８における値であり、分岐導波路領域４７では約１／
３の値となった。また、フォトルミネッセンス測定によ
る発光ピーク波長は、光アンプゲート領域４８で１．５
５μｍ、分岐導波路領域４７で１．４２μｍであった。

【００７６】次に、導波領域４１に形成されたメサ構造
に接するＳｉＯ₂マスク２１を幅２μｍにわたりエッチ
ングで除去し、その後、ｐ型ＩｎＰ第１埋め込み層５
（Ｚｎドープ、キャリア濃度２×１０¹⁸ｃｍ^-3、層厚
０．２μｍ）と、ｐ型ＩｎＰ第２埋め込み層６（Ｚｎド
ープ、キャリア濃度３×１０¹⁷ｃｍ、層厚２μｍ）と、
ｐ型ＩｎＧａＡｓコンタクト層７（Ｚｎドープ、キャリ
ア濃度１×１０¹⁹ｃｍ^-3、層厚０．１μｍ）とを、メサ
構造を覆うように再成長した。

【００７７】次に、光アンプゲート領域４８にｐ側電極
２２を形成し、ｎ型ＩｎＰ基板１の裏面を研磨した後に
ｎ側電極２３を形成し、切り出して素子化した。

【００７８】以上の実施の形態はいずれも、本発明の骨
子である段階的埋め込み構造を採用しており、従来の選
択ＭＯＶＰＥ技術の特徴を活かしつつ、受動導波路領域
の低損失化を達成している。

【００７９】以上の説明から明らかなように、本発明
は、上述した実施の形態に挙げた光集積素子に留まらず
に各種光集積素子の作製に有効である。また、埋め込み
層のキャリア濃度プロファイルも、本形態では２段階埋
め込みとしたが、３段階以上、あるいは連続的にキャリ
ア濃度を下げる構成をとっても同様の効果が得られる。
さらに、選択成長を用いずにＤＨ構造のメサエッチング
及びＩｎＰ埋め込みによる従来の作製方法をとった素子
においても、本発明の埋め込み層キャリア濃度プロファ
イルを採用することにより、同様の効果が得られる。

【００８０】

【発明の効果】以上説明したように本発明においては、
第１導電型半導体基板上にメサ構造状に形成された半導
体活性層及び第２導電型半導体クラッド層を埋め込む第
２導電型半導体第１埋め込み層及び第２導電型半導体第
２埋め込み層のキャリア濃度が、第２導電型半導体第２
埋め込み層よりも第２導電型半導体第１埋め込み層の方
が高くなるように構成されているため、第２導電型半導
体第１埋め込み層と第１導電型半導体基板とにより形成
されるｐｎ接合のビルトイン電圧が高くなり、同時に、
導波路領域における導波光が低濃度の第２導電型半導体
第２埋め込み層に浸み出し、それにより、低コストで発
光素子の高出力化及び受動導波路の低損失化を実現する
ことができる。

【図面の簡単な説明】

【図１】本発明の光半導体素子の構造を示す図である。

【図２】図２は、半導体レーザの電流−光出力特性を示
す図であり、（ａ）は半導体レーザ単体の特性を示す
図、（ｂ）はスポットサイズ変換導波路が集積されてい
る半導体レーザの特性を示す図である。

【図３】本発明の光半導体素子を用いて作製されたスポ
ットサイズ変換光導波路集積半導体レーザの構造例を示
す図であり、（ａ）は斜視図、（ｂ）は導波路方向の縦
断面図である。

【図４】図３に示した半導体レーザの製造方法を説明す
るための図である。

【図５】従来のスポットサイズ変換光導波路集積半導体
レーザの製造方法の一例を示す図である。

【図６】図５に示した方法により製造された素子の導波
方向の縦断面図であり、（ａ）は導波路領域及び活性領
域が同一の埋め込み層によって埋め込まれている例を示
す図、（ｂ）は導波路領域と活性領域とが互いに異なる
埋め込み層によって埋め込まれている例を示す図であ
る。

【図７】光半導体素子を用いた各種光集積素子の構造を
示す図であり、（ａ）は送受信光集積素子の構造の一例
を示す図、（ｂ）はゲート光アンプが集積されているマ
トリクス光スイッチの一例としての１×４光スイッチの
構造を示す図である。

【図８】従来の半導体レーザの一構成例を示す図であ
り、（ａ）はＩｎＰ基板及びＩｎＰクラッド層の導電型
を反転させ、ｎ型埋め込み層に添加されるｎ型不純物の
濃度を所定値以上にすることによりｐｎ接合のビルトイ
ン電圧を増加させる方法を用いて製造された半導体レー
ザの構成を示す図、（ｂ）はＩｎＰ基板及びＩｎＰバッ
ファ層の導電型をｎ型にする一方、ｐ型ＩｎＰ埋込み層
の成長初期のみをバンドギャップの大きなＩｎＡｌ（Ｇ
ａ）Ａｓ混晶で埋め込むことによりビルトイン電圧を増
加させる方法により製造された半導体レーザの構成を示
す図である。

【図９】従来の半導体レーザの素子構造の一例を示す図
である。

【符号の説明】

１ｎ型ＩｎＰ基板２ｎ型ＩｎＰクラッド層３活性層４ｐ型ＩｎＰクラッド層５ｐ型ＩｎＰ第１埋め込み層６ｐ型ＩｎＰ第２埋め込み層７ｐ型ＩｎＧａＡｓコンタクト層２１ＳｉＯ₂マスク２２ｐ側電極２３ｎ側電極

Claims

【特許請求の範囲】

【請求項１】第１導電型半導体基板と、該第１導電型半導体基板上にメサ構造状に形成された、
半導体活性層及び第２導電型半導体クラッド層と、前記メサ構造を覆うように形成された、第２導電型半導
体第１埋め込み層及び第２導電型半導体第２埋め込み層
とを有し、前記第２導電型半導体第１埋め込み層が前記メサ構造の
側部で前記第１導電型半導体基板と接している光半導体
素子において、前記第２導電型半導体第１埋め込み層は、そのキャリア
濃度が、前記第２導電型半導体第２埋め込み層のキャリ
ア濃度よりも高いことを特徴とする光半導体素子。
【請求項２】第１導電型半導体基板と、該第１導電型半導体基板上にメサ構造状に形成された、
半導体活性層及び第２導電型半導体クラッド層と、前記メサ構造を覆うように形成された、第２導電型半導
体第１埋め込み層及び第２導電型半導体第２埋め込み層
とを有し、前記第２導電型半導体第１埋め込み層が前記メサ構造の
側部で前記第１導電型半導体基板と接している光半導体
素子において、前記第２導電型半導体第１埋め込み層は、そのキャリア
濃度分布が、段階的に変化しており、前記第１導電型半
導体基板と接している領域において最も高くなっている
ことを特徴とする光半導体素子。
【請求項３】請求項１または請求項２に記載の光半導
体素子において、前記半導体活性層は、活性領域と、該活性領域よりもバ
ンドギャップエネルギーの大きな半導体光導波路領域と
からなり、前記半導体活性層のストライプ方向で互いに
接続されるようにメサ状に形成されていることを特徴と
する光半導体素子。
【請求項４】請求項３に記載の光半導体素子におい
て、前記半導体活性層は、その層厚が、前記活性領域におけ
る層厚よりも前記半導体光導波路領域における層厚の方
が薄く形成されており、その接続領域においては前記活
性領域から前記半導体光導波路領域に向かうにつれて段
階的に薄くなっていることを特徴とする光半導体素子。
【請求項５】請求項１乃至４のいずれか１項に記載の
光半導体素子において、前記第２導電型半導体第１埋め込み層のキャリア濃度
は、１×１０¹⁸ｃｍ^-3以上であり、かつ、前記第２導電
型半導体第２埋め込み層のキャリア濃度は、５×１０¹⁷
ｃｍ^-3以下であることを特徴とする光半導体素子。
【請求項６】第１導電型半導体基板上に、光導波領域
を挟むように一対の誘電体薄膜をストライプ状に形成す
る工程と、前記光導波領域に、少なくとも半導体活性層及び第２導
電型半導体クラッド層をメサ構造状に形成する工程と、前記メサ構造に接する領域の前記誘電体薄膜をエッチン
グにより除去する工程と、前記メサ構造を第２導電型半導体第１埋め込み層、第２
導電型半導体第２埋め込み層及び第２導電型半導体コン
タクト層で埋め込む工程と、前記第２導電型半導体コンタクト層の表面に第２の電極
を、また前記第１導電型半導体基板の裏面に第１の電極
を形成する工程とを順次行うことにより光半導体素子を
製造する光半導体素子の製造方法において、前記第２導電型半導体第１埋め込み層のドーピング濃度
を、前記第２導電型半導体第２埋め込み層のドーピング
濃度よりも高くすることを特徴とする光半導体素子の製
造方法。
【請求項７】第１導電型半導体基板上に、光導波領域
を挟むように一対の誘電体薄膜をストライプ状に形成す
る工程と、前記光導波領域に、少なくとも半導体活性層及び第２導
電型半導体クラッド層をメサ構造状に形成する工程と、前記メサ構造に接する領域の前記誘電体薄膜をエッチン
グにより除去する工程と、前記メサ構造を第２導電型半導体第１埋め込み層、第２
導電型半導体第２埋め込み層及び第２導電型半導体コン
タクト層で埋め込む工程と、前記第２導電型半導体コンタクト層の表面に第２の電極
を、また前記第１導電型半導体基板の裏面に第１の電極
を形成する工程とを順次行うことにより光半導体素子を
製造する光半導体素子の製造方法において、前記第２導電型半導体第１埋め込み層のドーピング濃度
を、成長初期に最も高くし、その後に、段階的に低くし
ていくことを特徴とする光半導体素子の製造方法。
【請求項８】請求項６または請求項７に記載の光半導
体素子の製造方法において、前記誘電体薄膜のストライプ幅を、前記第１導電型半導
体基板面内で変化させることを特徴とする光半導体素子
の製造方法。