JPH10178307A - 結合線路 - Google Patents

結合線路

Info

Publication number
JPH10178307A
JPH10178307A JP33992496A JP33992496A JPH10178307A JP H10178307 A JPH10178307 A JP H10178307A JP 33992496 A JP33992496 A JP 33992496A JP 33992496 A JP33992496 A JP 33992496A JP H10178307 A JPH10178307 A JP H10178307A
Authority
JP
Japan
Prior art keywords
dielectric
lines
line
coupling
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33992496A
Other languages
English (en)
Other versions
JP3316557B2 (ja
Inventor
Yutaka Sasaki
豊 佐々木
Hiroaki Tanaka
裕明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP33992496A priority Critical patent/JP3316557B2/ja
Publication of JPH10178307A publication Critical patent/JPH10178307A/ja
Application granted granted Critical
Publication of JP3316557B2 publication Critical patent/JP3316557B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 小形化によってマイクロストリップ線路やコ
プレーナー線路の間隔が小さくなっても、最適な結合度
を維持することのできる結合線路を提供する。 【解決手段】 マイクロストリップ線路3と4の互いに
対向する辺を誘電体基板2に対して浮かせて形成し、そ
の下部およびマイクロストリップ線路3と4の間に誘電
体10を形成する。 【効果】 誘電体によってマイクロストリップ線路の下
部の誘電率が小さくなって、互いの結合度が弱くなり、
マイクロストリップ線路の間隔を小さくしても同じ結合
度を得ることができ、結合線路としての特性の劣化を防
ぐことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は結合線路、特に高周
波で用いられる結合線路に関する。
【0002】
【従来の技術】結合線路を利用するデバイスとして、2
本の1/4波長ストリップ線路を結合させて構成する方
向性結合器や、3本の1/4波長ストリップ線路を結合
させて構成するバランなどがある。ここでは、図8に、
従来の結合線路としての方向性結合器の例を示す。ま
た,図9に、図8に示した従来の方向性結合器のC−C
断面を示す。
【0003】図8および図9において、方向性結合器4
0は、誘電体基板41、誘電体基板41の上面41aに
形成されたマイクロストリップ線路42および43、マ
イクロストリップ線路42の一端および他端にそれぞれ
設けられた入力端子44および出力端子45、マイクロ
ストリップ線路43の一端および他端にそれぞれ設けら
れた出力端子46および出力端子47、誘電体基板41
の底面41bの全面に形成されたグランド電極48で構
成されている。そして、マイクロストリップ線路42と
43は互いに隣接して配置され、電磁気的に結合する結
合線路になっている。
【0004】このように構成された方向性結合器40に
おいて、出力端子47を終端(抵抗を介してグランドに
接続)しておいて、入力端子44から、マイクロストリ
ップ線路42および43の長さが1/4波長となる周波
数の信号を入力すると、入力した信号の一部がマイクロ
ストリップ線路42を通って出力端子45から出力さ
れ、残りがマイクロストリップ線路42と結合している
マイクロストリップ線路43に伝達され、出力端子46
から出力される。そして、用途に合わせて結合の大き
さ、すなわちマイクロストリップ線路42と43の間隔
を調節することにより、出力端子45と出力端子46か
ら出力される信号の大きさの割合を変更することができ
る。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
結合線路の場合、小形化を図ろうとすると、必然的にス
トリップ線路の間隔を必要以上に小さくせざるをえなく
なり、その結果として結合度が強くなり過ぎて結合線路
としての特性が劣化するという問題がある。
【0006】本発明は上記の問題点を解決するためのも
ので、小形化を図って線路の間隔が小さくなっても、最
適な結合度を維持することのできる結合線路を提供す
る。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明の結合線路は、底面にグランド電極を設けた
誘電体基板の上面に、2つ以上のマイクロストリップ線
路を近接して並べて配置した結合線路において、2つの
隣接する前記マイクロストリップ線路の互いに対向する
辺を前記誘電体基板より浮かせて形成し、その下部に前
記誘電体基板より誘電率の小さい誘電体を設けたことを
特徴とする。
【0008】また、本発明の結合線路は、前記誘電体
が、前記マイクロストリップ線路の互いに隣接している
部分の長さ方向の一部に設けられていることを特徴とす
る。
【0009】また、本発明の結合線路は、誘電体基板の
上面に、その片側にグランド電極を有する2つのコプレ
ーナー線路を近接して並べて配置した結合線路におい
て、2つの隣接する前記コプレーナー線路の互いに対向
する辺を前記誘電体基板より浮かせて形成し、その下部
に前記誘電体基板より誘電率の小さい誘電体を設けたこ
とを特徴とする。
【0010】また、本発明の結合線路は、前記誘電体
が、前記コプレーナー線路の互いに隣接している部分の
長さ方向の一部に設けられていることを特徴とする。
【0011】このように構成することにより、本発明の
結合線路は、線路の間隔が小さくなっても、結合度が強
くなり過ぎることがなく、最適な結合度を維持すること
ができる。
【0012】
【発明の実施の形態】図1に本発明の結合線路の一実施
例として、方向性結合器の例を示す。また,図2に、図
1の方向性結合器のA−A断面を示す。
【0013】図1および図2において、方向性結合器1
は、誘電体基板2、誘電体基板2の上面2aに形成され
たマイクロストリップ線路3および4、マイクロストリ
ップ線路3の一端および他端にそれぞれ設けられた入力
端子5および出力端子6、マイクロストリップ線路4の
一端および他端にそれぞれ設けられた出力端子7および
出力端子8、誘電体基板2の底面2bの全面に形成され
たグランド電極9、誘電体基板2より誘電率の小さい誘
電体10で構成されている。ここで、マイクロストリッ
プ線路3と4の互いに対向する辺は誘電体基板2に対し
て浮かせて形成され、その下部およびマイクロストリッ
プ線路3と4の間に誘電体10が形成されている。そし
て、マイクロストリップ線路3と4は互いに隣接して配
置され、電磁気的に結合する結合線路になっている。
【0014】このように構成された方向性結合器1にお
いて、出力端子8を終端(抵抗を介してグランドに接
続)しておいて、入力端子5から、マイクロストリップ
線路3および4の長さが1/4波長となる周波数の信号
を入力すると、入力した信号の一部がマイクロストリッ
プ線路3を通って出力端子6から出力され、残りがマイ
クロストリップ線路3と結合しているマイクロストリッ
プ線路4に伝達され、出力端子7から出力される。そし
て、用途に合わせて結合の大きさ、すなわちマイクロス
トリップ線路3と4の間隔を調節することにより、出力
端子6と出力端子7から出力される信号の割合を変更す
ることができる。
【0015】このように結合線路を構成することによ
り、マイクロストリップ線路3と4の間隔が同じで、誘
電体10が無い状態で構成された場合に比べて、マイク
ロストリップ線路3および4の、特に互いに対向する辺
の下部の誘電率が小さくなり、その結果、マイクロスト
リップ線路3と4の電磁気的な結合度が弱くなる。これ
は、同じ結合度を得るためにはマイクロストリップ線路
3と4の間隔を狭くする必要があるということで、逆に
いえば、マイクロストリップ線路3と4の間隔を狭くし
ても、従来と同じ結合度を得ることができるということ
になる。
【0016】これより、小形化を目的にマイクロストリ
ップ線路の間隔を小さくしても、その結合度を同じにす
ることができ、結合線路としての特性の劣化を防ぐこと
ができる。
【0017】図3に、本発明の結合線路の別の実施例を
示す。図3において、図1と同一もしくは同等の部分に
は同じ番号を付し、その説明は省略する。
【0018】図3において、マイクロストリップ線路3
と4の互いに隣接している部分の長さ方向の一部に、誘
電体基板2より誘電率の小さい誘電体11が設けられて
いる。図1の実施例との違いは、この誘電体11を設け
た場所が、マイクロストリップ線路3および4の間の長
さ方向の全体ではないことだけである。
【0019】このように結合線路を構成することによ
り、マイクロストリップ線路3と4の間の長さ方向の全
体に誘電体11を設けた場合に比べて、マイクロストリ
ップ線と3と4の電磁気的な結合度の微妙な調節が可能
となり、結合線路として最適な条件を設定することがで
きる。
【0020】なお、誘電体を設ける位置は、図3に示す
ような1か所に限られるものではなく、2つの結合する
マイクロストリップ線路の間であれば、その長さや誘電
体の数に制限はない。
【0021】図4に、本発明の結合線路の別の実施例を
示す。図4は断面図である。
【0022】図4において、方向性結合器13は、誘電
体基板14、誘電体基板14の上面14aに形成された
マイクロストリップ線路15および16、誘電体基板1
4の底面14bの全面に形成されたグランド電極17、
誘電体基板14より誘電率の小さい誘電体18で構成さ
れている。ここで、誘電体18は誘電体基板14の上面
14aに形成された窪み14cに設けられており、マイ
クロストリップ線路15と16の互いに対向する辺は誘
電体18上に形成されている。
【0023】このように結合線路を構成することによ
り、マイクロストリップ線路15および16の、特に互
いに対向する辺の下部の誘電率が小さくなり、その結
果、マイクロストリップ線路15と16の電磁気的な結
合度が弱くなる。これは、同じ結合度を得るためにはマ
イクロストリップ線路15と16の間隔を狭くする必要
があるということで、逆にいえば、マイクロストリップ
線路15と16の間隔を狭くしても、従来と同じ結合度
を得ることができるということになる。
【0024】これより、小形化を目的にマイクロストリ
ップ線路の間隔を小さくしても、その結合度を同じにす
ることができ、結合線路としての特性の劣化を防ぐこと
ができる。
【0025】図5に本発明の結合線路のさらに別の実施
例として、コプレーナー線路による方向性結合器の例を
示す。また,図6に、図5の方向性結合器のB−B断面
を示す。
【0026】図5および図6において、方向性結合器2
0は、誘電体基板21、誘電体基板21の上面21aに
形成されたコプレーナー線路22および23、コプレー
ナー線路22の一端および他端にそれぞれ設けられた入
力端子24および出力端子25、コプレーナー線路23
の一端および他端にそれぞれ設けられた出力端子26お
よび出力端子27、コプレーナー線路22および23の
周囲に形成されたグランド電極28、誘電体基板21よ
り誘電率の小さい誘電体29で構成されている。ここ
で、コプレーナー線路22と23の互いに対向する辺は
誘電体基板21に対して浮かせて形成され、その下部お
よびコプレーナー線路22と23の間に誘電体29が形
成されている。そして、コプレーナー線路22と23は
互いに隣接して配置され、電磁気的に結合する結合線路
になっている。
【0027】このように構成された方向性結合器20に
おいて、出力端子27を終端(抵抗を介してグランドに
接続)しておいて、入力端子24から、コプレーナー線
路22および23の長さが1/4波長となる周波数の信
号を入力すると、入力した信号の一部がコプレーナー線
路22を通って出力端子25から出力され、残りがコプ
レーナー線路22と結合しているコプレーナー線路23
に伝達され、出力端子26から出力される。そして、用
途に合わせて結合の大きさ、すなわちコプレーナー線路
22と23の間隔を調節することにより、出力端子25
と出力端子26から出力される信号の割合を変更するこ
とができる。
【0028】このように結合線路を構成することによ
り、コプレーナー線路22と23の間隔が同じで、誘電
体29が無い状態で構成された場合に比べて、コプレー
ナー線路22および23の、特に互いに対向する辺の下
部の誘電率が小さくなり、その結果、コプレーナー線路
22と23の電磁気的な結合度が弱くなる。これは、同
じ結合度を得るためにはコプレーナー線路22と23の
間隔を狭くする必要があるということで、逆にいえば、
コプレーナー線路22と23の間隔を狭くしても、従来
と同じ結合度を得ることができるということになる。
【0029】これより、小形化を目的にコプレーナー線
路の間隔を小さくしても、その結合度を同じにすること
ができ、結合線路としての特性の劣化を防ぐことができ
る。図7に、本発明の結合線路のさらに別の実施例を示
す。図7において、図5と同一もしくは同等の部分には
同じ番号を付し、その説明は省略する。
【0030】図7において、コプレーナー線路22と2
3の互いに隣接している部分の長さ方向の一部に、誘電
体基板21より誘電率の小さい誘電体31が設けられて
いる。図5の実施例との違いは、この誘電体31を設け
た場所が、コプレーナー線路22および23の間の長さ
方向の全体ではないことだけである。
【0031】このように結合線路を構成することによ
り、コプレーナー線路22と23の間の長さ方向の全体
に誘電体31を設けた場合に比べて、コプレーナー線2
2と23の電磁気的な結合度の微妙な調節が可能とな
り、結合線路として最適な条件を設定することができ
る。
【0032】なお、誘電体を設ける位置は、図7に示す
ような1か所に限られるものではなく、2つの結合する
コプレーナー線路の間であれば、その長さや誘電体の数
に制限はない。
【0033】以上の実施例において、誘電体10、1
2、29および31は誘電体基板2および21より誘電
率が小さいものであれば、比誘電率が1の空気を含めて
何であっても同様の作用・効果を示す。
【0034】また、以上の実施例においては、2つのマ
イクロストリップ線路やコプレーナー線路を結合させた
方向性結合器を示して説明したが、これは2つに限るも
のではなく、3つのマイクロストリップ線路を結合して
なるバランや、それ以上のマイクロストリップ線路を結
合したものにおいても、同様の作用・効果を得ることが
できる。また、以上の実施例においては、マイクロスト
リップ線路やコプレーナー線路を直線状としたが、これ
もスパイラル状やミアンダ状などの他の形状であっても
同様の作用・効果を得ることができる。
【0035】
【発明の効果】本発明の結合線路によれば、結合線路を
構成する2つのマイクロストリップ線路やコプレーナー
線路の間の、互いに対向する辺を誘電体基板より浮かせ
て形成し、その下部に誘電体基板より誘電率の小さい誘
電体を設けることにより、線路の間隔を小さくしても結
合が強くなり過ぎないように調節し、結合線路としての
特性の劣化を防ぐことができる。
【図面の簡単な説明】
【図1】本発明の結合線路の一実施例の構成を示す図で
ある。
【図2】図1の結合線路の断面の形状を示す断面図であ
る。
【図3】本発明に結合線路の別の実施例の構成を示す図
である。
【図4】本発明に結合線路のさらに別の実施例の構成を
示す断面図である。
【図5】本発明に結合線路のさらに別の実施例の構成を
示す図である。
【図6】図5の結合線路の断面の形状を示す断面図であ
る。
【図7】本発明の結合線路のさらに別の実施例の構成を
示す図である。
【図8】従来の結合線路の構成を示す図である。
【図9】図8の結合線路の断面の形状を示す断面図であ
る。
【符号の説明】
1…方向性結合器 2…誘電体基板 2a…上面 2b…底面 3、4…マイクロストリップ線路 5…入力端子 6、7、8…出力端子 9…グランド電極 10…誘電体

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 底面にグランド電極を設けた誘電体基板
    の上面に、2つ以上のマイクロストリップ線路を近接し
    て並べて配置した結合線路において、 2つの隣接する前記マイクロストリップ線路の互いに対
    向する辺を前記誘電体基板より浮かせて形成し、その下
    部に前記誘電体基板より誘電率の小さい誘電体を設けた
    ことを特徴とする結合線路。
  2. 【請求項2】 前記誘電体が、前記マイクロストリップ
    線路の互いに隣接している部分の長さ方向の一部に設け
    られていることを特徴とする、請求項1に記載の結合線
    路。
  3. 【請求項3】 誘電体基板の上面に、その片側にグラン
    ド電極を有する2つのコプレーナー線路を近接して並べ
    て配置した結合線路において、 2つの隣接する前記コプレーナー線路の互いに対向する
    辺を前記誘電体基板より浮かせて形成し、その下部に前
    記誘電体基板より誘電率の小さい誘電体を設けたことを
    特徴とする結合線路。
  4. 【請求項4】 前記誘電体が、前記コプレーナー線路の
    互いに隣接している部分の長さ方向の一部に設けられて
    いることを特徴とする、請求項3に記載の結合線路。
JP33992496A 1996-12-19 1996-12-19 結合線路 Expired - Fee Related JP3316557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33992496A JP3316557B2 (ja) 1996-12-19 1996-12-19 結合線路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33992496A JP3316557B2 (ja) 1996-12-19 1996-12-19 結合線路

Publications (2)

Publication Number Publication Date
JPH10178307A true JPH10178307A (ja) 1998-06-30
JP3316557B2 JP3316557B2 (ja) 2002-08-19

Family

ID=18332057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33992496A Expired - Fee Related JP3316557B2 (ja) 1996-12-19 1996-12-19 結合線路

Country Status (1)

Country Link
JP (1) JP3316557B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005114777A1 (ja) * 2004-05-21 2005-12-01 Murata Manufacturing Co., Ltd. マイクロストリップ線路型方向性結合器およびこれを用いた通信機装置
JP2008060915A (ja) * 2006-08-31 2008-03-13 Mitsubishi Electric Corp ハイブリッド回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005114777A1 (ja) * 2004-05-21 2005-12-01 Murata Manufacturing Co., Ltd. マイクロストリップ線路型方向性結合器およびこれを用いた通信機装置
US7595707B2 (en) 2004-05-21 2009-09-29 Murata Manufacturing Co., Ltd. Microstripline type directional coupler and communication device using the same
JP2008060915A (ja) * 2006-08-31 2008-03-13 Mitsubishi Electric Corp ハイブリッド回路

Also Published As

Publication number Publication date
JP3316557B2 (ja) 2002-08-19

Similar Documents

Publication Publication Date Title
US6639487B1 (en) Wideband impedance coupler
US4882553A (en) Microwave balun
US5446425A (en) Floating potential conductor coupled quarter-wavelength coupled line type directional coupler comprising cut portion formed in ground plane conductor
KR960006457B1 (ko) 마이크로스트립과 슬롯라인간의 광대역 전이부, 및 마이크로스트립 공급 회로를 구비한 양면 인쇄된 플레어형 슬롯 방사기
US4150345A (en) Microstrip coupler having increased coupling area
JPH07235826A (ja) スロットアンテナの給電回路および電子回路一体型アンテナ
JPH06303010A (ja) 高周波伝送線路及び該高周波伝送線路を用いた集積回路装置並びに高周波平面回路の接続方法
US5329263A (en) Directional coupler wherein thickness of coupling lines is smaller than the shik depth
JPH10178307A (ja) 結合線路
US20210013579A1 (en) Directional coupler
JP3142010B2 (ja) マイクロ波結合線路
JPH05335815A (ja) 導波管−マイクロストリップ変換器
JP3303226B2 (ja) フリップチップ実装構造
JP2000165117A (ja) 多層方向性結合器
JP2770553B2 (ja) 方向性結合器
JPH07120888B2 (ja) 複数面導波管結合器
JPH01300701A (ja) コプラナー型アンテナ
US4224584A (en) Directional microwave coupler
US5783847A (en) Dual-mode micrometer/millimeter wave integrated circuit package
JPS6112402B2 (ja)
WO2019181361A1 (ja) 高周波接続構造
JPS644362B2 (ja)
JP3087689B2 (ja) マイクロ波及びミリ波帯の信号を伝送する基板間の接続方法
KR20010112034A (ko) 도파관-마이크로스트립 변환 구조를 이용한 전력 결합기
JPH09321505A (ja) マイクロ波回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090614

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100614

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20110614

LAPS Cancellation because of no payment of annual fees