JPH10185997A - Inspection jig - Google Patents

Inspection jig

Info

Publication number
JPH10185997A
JPH10185997A JP8349984A JP34998496A JPH10185997A JP H10185997 A JPH10185997 A JP H10185997A JP 8349984 A JP8349984 A JP 8349984A JP 34998496 A JP34998496 A JP 34998496A JP H10185997 A JPH10185997 A JP H10185997A
Authority
JP
Japan
Prior art keywords
terminal
substrate
inspection object
semiconductor element
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8349984A
Other languages
Japanese (ja)
Inventor
Hisashi Oguro
寿 小黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Original Assignee
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp filed Critical JSR Corp
Priority to JP8349984A priority Critical patent/JPH10185997A/en
Publication of JPH10185997A publication Critical patent/JPH10185997A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To minimize positioning error by fitting the wall part of electronic circuit containing part for inspecting object to the wall part of a containing room, positioning an inspecting object terminal and substrate contact and setting the coupling accuracy of both wall parts to be better than a certain relative position accuracy. SOLUTION: To a positioning member 48 in the nearly center of a printed board 46, a recess part 48a where a projection part 24c of a semiconductor element 24 fits is provided and the tolerance of the gap between the projection part 24c and the recess part 48a is set to satisfy a required relative position accuracy. The projection part 24c of the semiconductor element 24 is positioned in the recess 48a of the printed board 46 and put on a selective conduction substrate 50 and each terminal part 24da to 24dd of the semiconductor element 24 and each thermal part 50da to 50dd of the selective conductor substrate 50 are contacted. By this, each terminal part 24da to 24dd and each terminal part 50da to 50dd are able to be highly accurately positioned. Also by this, positioning error can be minimized and testing of the semiconductor element 24 having high density terminals can easily be done.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、内部に電子回路を
有する被検査物における電子回路の非破壊試験に用いら
れる検査治具に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection jig used for a non-destructive test of an electronic circuit on an inspection object having an electronic circuit therein.

【0002】[0002]

【従来の技術】電子機器などに実装される半導体集積回
路は、実装される以前の段階で種々の試験が行われその
潜在的欠陥が除去される。その試験は、熱的および機械
的環境試験などに対応した電圧ストレス印加、高温動
作、高温保存などにより非破壊的に実施される。その種
々の試験のうちで初期動作不良集積回路の除去に有効と
される試験としては、高温条件のもとで一定時間の動作
試験を行うバーンイン(burn in)試験が行われ
ている。このバーンイン試験に用いられる検査治具は、
例えば、図8および図9に示されるように、フレーム6
上に配され所定の試験電圧が供給されるとともに被検査
物からの短絡等をあらわす異常検出信号を送出する入出
力部2Aを有するプリント配線基板2と、プリント配線
基板2上における所定の位置に配され被検査物としての
半導体集積回路が収容される、例えば、表面実装形のQ
FP(quad flat package)型の半導
体素子12が装着される収容部を有する被検査物収容部
材10と、半導体素子12の上面に当接し所定の圧力で
押圧する当接部8aを有し、被検査物収容部材10の上
部を覆うカバー部材8と、カバー部材8および被検査物
収容部材10双方に係合しカバー部材8を被検査物収容
部材10に固定するフック部材16とを含んで構成され
ている。
2. Description of the Related Art Various tests are performed on a semiconductor integrated circuit mounted on an electronic device or the like before mounting to remove potential defects. The test is performed nondestructively by applying voltage stress, operating at high temperature, storing at high temperature, and the like corresponding to thermal and mechanical environment tests. Among the various tests, a burn-in test for performing an operation test for a certain period of time under a high temperature condition is performed as a test that is effective for removing an initial operation defective integrated circuit. The inspection jig used for this burn-in test
For example, as shown in FIGS.
A printed circuit board 2 having an input / output unit 2A disposed thereon and having a predetermined test voltage supplied thereto and transmitting an abnormality detection signal indicating a short circuit or the like from the object to be inspected; A semiconductor integrated circuit as an object to be inspected is accommodated, for example, a surface mount type Q
An inspection object accommodation member 10 having an accommodation part to which an FP (quad flat package) type semiconductor element 12 is mounted, and an abutting part 8a which abuts on the upper surface of the semiconductor element 12 and is pressed with a predetermined pressure. A cover member 8 that covers the upper part of the inspection object storage member 10, and a hook member 16 that engages with both the cover member 8 and the inspection object storage member 10 to fix the cover member 8 to the inspection object storage member 10. Have been.

【0003】カバー部材8の一端部は、被検査物収容部
材10の一方の端縁部に設けられる支持軸10aにより
回動可能に支持され被検査物収容部材10に連結されて
いる。これにより、カバー部材8は、フック部材16が
非係合状態とされるとき、被検査物収容部材10に対し
て開閉可能に支持されることとなる。
[0005] One end of the cover member 8 is rotatably supported by a support shaft 10 a provided at one end of the inspection object housing member 10 and is connected to the inspection object housing member 10. Thereby, when the hook member 16 is disengaged, the cover member 8 is supported so as to be capable of opening and closing with respect to the inspection object storage member 10.

【0004】また、カバー部材8の内面側部分における
半導体素子12に対向する部分には、カバー部材8が閉
状態をとるとき、半導体素子12の外殻に当接し所定の
圧力で下方に向けて押圧する当接部8aが設けられてい
る。
When the cover member 8 is in a closed state, the inner surface of the cover member 8 faces the outer shell of the semiconductor element 12 when the cover member 8 is closed. An abutting portion 8a for pressing is provided.

【0005】被検査物収容部材10内部に装着される略
正方形状の半導体素子12における各辺からそれぞれ四
方に伸びる各端子は、プリント配線基板2の各端子2a
に当接されて位置決めされている。また、各端子2aに
おける半導体素子12の端子に接触する部分は円弧状に
形成され弾性を有している。さらに、各端子2aは、図
示が省略されるプリント配線網を介して入出力部2Aに
接続されている。これにより、カバー部材8が閉状態を
とるとき、半導体素子12における各端子に各端子2a
の弾性力による所定の付勢力が作用されるともとで、半
導体素子12の端子とプリント配線基板2における各端
子2aとが電気的に導通状態とされることとなる。
[0005] Terminals extending in four directions from each side of the substantially square semiconductor element 12 mounted inside the inspection object accommodating member 10 are each terminal 2a of the printed wiring board 2.
And is positioned in contact with. The portion of each terminal 2a that contacts the terminal of the semiconductor element 12 is formed in an arc shape and has elasticity. Further, each terminal 2a is connected to the input / output unit 2A via a printed wiring network (not shown). Accordingly, when the cover member 8 is in the closed state, each terminal of the semiconductor element 12 is connected to each terminal 2a.
When the predetermined urging force due to the elastic force of the above is applied, the terminals of the semiconductor element 12 and the respective terminals 2a of the printed wiring board 2 are electrically connected.

【0006】かかる構成のもとで、半導体素子12が被
検査物収容部材10の内部に装着され、かつ、カバー部
材8がフック部材16が係合され閉状態とされて半導体
素子12の端子とプリント配線基板2における各端子2
aとが導通状態とされるとき、所定の試験電圧がプリン
ト配線基板2の入出力部2Aに供給されて例えば、バー
ンイン試験が行われることとなる。
In this configuration, the semiconductor element 12 is mounted inside the inspection object housing member 10, and the cover member 8 is closed by the hook member 16 being engaged with the terminal of the semiconductor element 12. Each terminal 2 on the printed wiring board 2
When a is made conductive, a predetermined test voltage is supplied to the input / output unit 2A of the printed wiring board 2 and, for example, a burn-in test is performed.

【0007】[0007]

【発明が解決しようとする課題】半導体素子12におけ
る各端子の先端のプリント配線基板2における各端子2
aに対する位置決めは、試験の信頼性に影響を及ぼすの
で位置決め誤差が極小となるように高精度が要求され
る。従来においては、その位置決めは、例えば、半導体
素子12のパッケージに設けられる透孔に挿入される位
置決めピンが基板上の所定位置に設けられて行われてい
るのでその位置決め精度は、半導体素子12のパッケー
ジの成形精度に影響されることとなる。 しかし、高密
度の端子を有する半導体素子においては、端子の相互間
距離が比較的極小となり、また、半導体素子12のパッ
ケージの成形精度が要求される位置決め精度以上に成形
されていないために従来の方法では対応できない虞があ
る。
Each terminal 2 on the printed wiring board 2 at the tip of each terminal in the semiconductor element 12
Since the positioning with respect to a affects the reliability of the test, high precision is required to minimize the positioning error. Conventionally, the positioning is performed by, for example, positioning pins inserted into through holes provided in a package of the semiconductor element 12 being provided at predetermined positions on the substrate. It will be affected by the molding accuracy of the package. However, in a semiconductor device having high-density terminals, the distance between the terminals is relatively minimal, and the molding accuracy of the package of the semiconductor device 12 is not more than the required positioning accuracy. There is a possibility that the method cannot cope.

【0008】かかる場合、半導体素子12における各端
子の先端のプリント配線基板2における各端子2aに対
する位置決めを画像処理技術を用いて行うことも考えら
れるが、簡便な検査治具としては製造コストが嵩み得策
とは言えない。
In such a case, it is conceivable that the position of the tip of each terminal of the semiconductor element 12 with respect to each terminal 2a of the printed wiring board 2 is determined by using an image processing technique. However, the manufacturing cost increases as a simple inspection jig. This is not a good idea.

【0009】以上の問題点を考慮し、本発明は、内部に
電子回路を有する被検査物における電子回路の非破壊試
験に用いられる検査治具であって、半導体素子における
各端子の基板の各端子に対する位置決め誤差を極小にす
ることができ、しかも、高密度の端子を有する半導体素
子についても容易に試験を行うことができる検査治具を
提供することを目的とする。
In view of the above problems, the present invention relates to an inspection jig used for a non-destructive test of an electronic circuit on an object to be inspected having an electronic circuit therein, wherein the jig for each terminal of a semiconductor device has An object of the present invention is to provide an inspection jig that can minimize a positioning error with respect to a terminal and can easily perform a test on a semiconductor element having a high-density terminal.

【0010】[0010]

【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係る検査治具は、内部に電子回路を格納
する電子回路格納部を有する被検査物の端子に電気的に
接続される接点、および、入力信号が入力されるととも
に被検査物からの出力信号が送出される入出力部を有す
る基板と、基板に配され被検査物の電子回路格納部を形
成する壁部が係合される壁部により形成される被検査物
収容室を有する被検査物収容部材とを備え、被検査物が
被検査物収容室に配され、被検査物の電子回路格納部の
壁部が被検査物収容室の壁部に係合されて被検査物の端
子の基板の接点に対する位置決めが行われる場合、被検
査物の電子回路格納部における壁部の被検査物収容室の
壁部に対するはめあい精度が被検査物の端子の基板の接
点に対する所定の相対位置精度以上に高く設定されるも
のとされる。
In order to achieve the above-described object, an inspection jig according to the present invention is electrically connected to a terminal of an inspection object having an electronic circuit storage section for storing an electronic circuit therein. And a substrate having an input / output unit to which an input signal is input and an output signal from the inspection object is transmitted, and a wall portion arranged on the substrate and forming an electronic circuit storage unit of the inspection object. An inspection object storage member having an inspection object storage chamber formed by a wall portion to be engaged, wherein the inspection object is disposed in the inspection object storage chamber, and a wall portion of the electronic circuit storage section of the inspection object. Is engaged with the wall of the inspection object storage chamber, and positioning of the terminal of the inspection object with respect to the contact point of the substrate is performed. The accuracy of the fit with respect to the predetermined It is intended to be set high above to location accuracy.

【0011】また、基板と被検査物の端子との間に配さ
れ基板の接点および端子に対応して設けられる接続部を
有し、接続部を介して被検査部の端子と基板の接点とを
選択的に導通状態とする選択導電基板を加えて備えても
よい。
The semiconductor device further includes a connection portion provided between the substrate and the terminal of the inspection object, the connection portion being provided corresponding to the contact and the terminal of the substrate. May be additionally provided with a selective conductive substrate for selectively turning on.

【0012】さらに、選択導電基板における接続部が、
所定の圧力が作用されるとき選択的に導通状態とする複
合導電材料により形成されてもよい。
Further, the connecting portion on the selected conductive substrate is
It may be formed of a composite conductive material that selectively conducts when a predetermined pressure is applied.

【0013】[0013]

【発明の実施の形態】図2は、本発明に係る検査治具の
一例の構成を概略的に示す。
FIG. 2 schematically shows an example of the structure of an inspection jig according to the present invention.

【0014】図2においては、所定の試験電圧が供給さ
れるとともに被検査物からの短絡等をあらわす異常検出
信号を送出する入出力部20Aを有するプリント配線基
板20と、プリント配線基板20上における所定の位置
に縦横に複数個配され被検査物としての半導体素子24
が装着される収容室を有する被検査物収容部材22とを
含んで構成されている。
In FIG. 2, a printed circuit board 20 having an input / output section 20A for supplying a predetermined test voltage and transmitting an abnormality detection signal indicating a short circuit or the like from an object to be inspected, and a printed circuit board 20 on the printed circuit board 20 A plurality of semiconductor elements 24 arranged in a predetermined position vertically and horizontally as an object to be inspected.
And an object-to-be-inspected accommodating member 22 having an accommodating chamber in which is mounted.

【0015】被検査物としての半導体素子24は、例え
ば、図7に示されるように、略正方形状のフラットパッ
ケージ型とされ半導体集積回路が収容されるチップ部2
4aと、チップ部24aに電気的に接続されチップ部2
4aの周囲を包囲するパッケージ部24bとを備えて構
成されている。略長方形の平板状とされるチップ部24
aは、パッケージ部24bにおける略中央部に配されパ
ッケージ部24bの一方の面から下方に向けて所定の厚
さをもって突出している。チップ部24aにおいてパッ
ケージ部24bの一方の面から突出する突起部24c
は、互いに直交する短辺および長辺を有している。その
短辺および長辺には、それぞれ、比較的高精度に仕上げ
られた端面が形成されている。
The semiconductor element 24 as the object to be inspected is, for example, as shown in FIG.
4a and the chip portion 2 electrically connected to the chip portion 24a.
And a package part 24b surrounding the periphery of the package 4a. Chip portion 24 having a substantially rectangular plate shape
a is disposed at a substantially central portion of the package portion 24b and protrudes downward from one surface of the package portion 24b with a predetermined thickness. Projection portion 24c projecting from one surface of package portion 24b in chip portion 24a
Has a short side and a long side orthogonal to each other. On the short side and the long side, end faces finished with relatively high precision are formed, respectively.

【0016】比較的薄い平板状のパッケージ部24bの
周縁部には、チップ部24aに接続されるとともに外部
端子との接続に利用される端子部24da、および、端
子部24dcがチップ部24aの長辺にそれぞれ対向し
て設けられるとともに端子部24da、および、端子部
24dcと同様な端子部24db、および、端子部24
ddがチップ部24aの短辺にそれぞれ対向して設けら
れている。
Terminal portions 24da and 24dc which are connected to the chip portion 24a and used for connection to external terminals are provided on the periphery of the relatively thin plate-shaped package portion 24b. The terminal portions 24da and 24db, which are provided opposite to the sides and are similar to the terminal portions 24da and 24dc, respectively.
dd are provided opposite to the short sides of the chip portion 24a, respectively.

【0017】被検査物収容部材22は、図3に示される
ように、半導体素子24が装着される基台26と、図4
および図5に示されるように、基台26の上面部に配さ
れ基台26の上面部を覆うカバー部材28とを含んで構
成されている。
As shown in FIG. 3, the inspection object housing member 22 includes a base 26 on which the semiconductor element 24 is mounted and a base 26 shown in FIG.
And a cover member 28 disposed on the upper surface of the base 26 to cover the upper surface of the base 26, as shown in FIG.

【0018】カバー部材28は、図4および図5に示さ
れるように、外殻を形成するカバー本体部30と、カバ
ー本体部30の上面部に設けられる凹部30aに固定さ
れるガイド部材36と、カバー本体部30の凹部30a
の下方に形成される内部空間30bに配され半導体素子
24のパッケージ部24bの周縁部を所定の圧力で押圧
する押圧体40と、押圧体40の上面と内部空間30b
の上部を形成する壁面との間に配され押圧体40を下
方、即ち、半導体素子24に向かう方向に付勢する板バ
ネ38とを含んで構成されている。
As shown in FIGS. 4 and 5, the cover member 28 includes a cover body 30 forming an outer shell, and a guide member 36 fixed to a concave portion 30a provided on the upper surface of the cover body 30. , Recess 30a of cover body 30
A pressing member 40 disposed in an internal space 30b formed below the semiconductor device 24 and pressing the peripheral portion of the package portion 24b of the semiconductor element 24 with a predetermined pressure; and an upper surface of the pressing member 40 and the internal space 30b.
And a leaf spring 38 that is arranged between the wall and the upper surface of the semiconductor device 24 and urges the pressing body 40 downward, that is, in the direction toward the semiconductor element 24.

【0019】カバー本体部30の上面には、全周にわた
り所定の傾斜角を有する斜面部30cが形成されてい
る。カバー本体部30の下面における全周縁部には、後
述する基台26の周縁部に係合される段部30hが形成
されている。また、相対向する長手方向の辺には、それ
ぞれ、後述するフック部材42の係合面部42aが係合
される凹部30dが設けられている。
On the upper surface of the cover body 30, a slope 30c having a predetermined inclination angle is formed over the entire circumference. A step portion 30h to be engaged with a peripheral portion of a base 26, which will be described later, is formed on the entire peripheral portion on the lower surface of the cover main body portion 30. On opposite sides in the longitudinal direction, there are provided recesses 30d with which engagement surface portions 42a of hook members 42 described later are engaged.

【0020】カバー本体部30の上部に設けられる凹部
30aの底部には、外部と内部空間30bとを連通させ
る開口部30eが相対向して4個所に設けられている。
各開口部30eの周縁には、押圧体40を保持する係止
片30fが設けられている。係止片30fは各開口部3
0eの周縁に連なって下方に伸びて形成されている。
Openings 30e for communicating the outside with the internal space 30b are provided at four locations opposite to each other at the bottom of the concave portion 30a provided at the top of the cover main body 30.
A locking piece 30f for holding the pressing body 40 is provided on the periphery of each opening 30e. The locking piece 30f is provided at each opening 3
It is formed to extend downward along the periphery of 0e.

【0021】また、凹部30aの中央部における底部に
は、プレート部材32がビスBS2により固定されてい
る。プレート部材32の下面部には、その開口部30g
に挿入されるガイド部材36がビスBS1により固定さ
れている。
A plate member 32 is fixed to the bottom of the center of the recess 30a with a screw BS2. The lower surface of the plate member 32 has an opening 30g.
The guide member 36 to be inserted into the screw is fixed by a screw BS1.

【0022】押圧体40は、その下面部に対向した位置
に装着された半導体素子24のパッケージ部24bにお
ける各端子部24da〜24ddに当接される当接部4
0aを有している。押圧体40における当接部40aが
設けられる部分よりも中央部分側には、ガイド部材36
が挿入される透孔40bが設けられている。また、その
透孔40bの周囲には、後述する基台26に設けられる
各位置決め用のピン52a、52b、52c、および、
52dの先端が挿入される透孔40cがそれぞれ設けら
れている。
The pressing member 40 has a contact portion 4 which is in contact with each terminal portion 24da to 24dd of the package portion 24b of the semiconductor element 24 mounted at a position facing the lower surface portion.
0a. A guide member 36 is provided at a center portion side of the pressing body 40 with respect to a portion where the contact portion 40a is provided.
Is provided in the through hole 40b. Further, around the through hole 40b, positioning pins 52a, 52b, 52c provided on the base 26 to be described later, and
A through hole 40c into which the tip of 52d is inserted is provided.

【0023】このような構成により、押圧体40は、そ
の外周部が係止片30fにより保持されるとともに透孔
40bに挿入されるガイド部材36に案内されるもと
で、板バネ38の付勢力により下方に向けて付勢されて
いる。
With such a configuration, the pressing body 40 is attached to the leaf spring 38 with its outer peripheral portion being held by the locking piece 30f and guided by the guide member 36 inserted into the through hole 40b. It is urged downward by forces.

【0024】図3および図5に示されるように、プリン
ト配線基板20における所定の位置に載置される基台2
6は、その周壁部の内側にプリント配線基板20の接点
に接続される端子部46aを有するプリント基板46を
備えている。
As shown in FIGS. 3 and 5, the base 2 placed at a predetermined position on the printed wiring board 20 is provided.
6 has a printed circuit board 46 having a terminal portion 46a connected to the contact point of the printed circuit board 20 inside the peripheral wall portion.

【0025】従って、被検査物収容室は、プリント基板
46の表面、および、基台26の内周壁面と上述のカバ
ー部材28の内面部により囲まれる空間により形成され
ることとなる。
Therefore, the inspection object storage chamber is formed by the surface of the printed circuit board 46, the inner peripheral wall surface of the base 26, and the space surrounded by the inner surface of the cover member 28 described above.

【0026】基台26の長手方向に沿った周壁部の外側
には、カバー本体部30の凹部30dに係合される係合
面部42aを有するフック部材42が、それぞれ、基台
26に相対向して設けられている。フック部材42は、
基台26に設けられる支持軸56に回動可能に支持され
ている。このような一対のフック部材42の係合面部4
2aがカバー部材28の凹部30dに係合されることに
よりカバー部材28が図5に示されるように、基台26
に対して保持されることとなる。
On the outer side of the peripheral wall along the longitudinal direction of the base 26, hook members 42 having an engaging surface 42a to be engaged with the recess 30d of the cover main body 30 are opposed to the base 26, respectively. It is provided. The hook member 42 is
It is rotatably supported by a support shaft 56 provided on the base 26. The engagement surface 4 of the pair of hook members 42
2a is engaged with the concave portion 30d of the cover member 28 so that the cover member 28 is mounted on the base 26 as shown in FIG.
Will be held.

【0027】プリント基板46における略中央部には、
載置される半導体素子24におけるチップ部24aの係
合部としての突起部24cが嵌合される凹部48aを有
する位置決め部材48が設けられている。位置決め部材
48は、耐熱性材料、例えば、セラミックなどにより作
られる。その凹部48aは、載置される半導体素子24
におけるチップ部24aの突起部24cの形状に対応し
た略長方形に形成されている。また、その各長辺および
短辺の長さは、凹部48の周縁部とチップ部24aの突
起部24cの外周面部との間に所定の極小なる隙間が形
成されるようにチップ部24aの突起部24cの長さに
比して大なる長さとされる。その凹部48の周縁部に
は、その4隅に円弧部48bが形成されている。また、
その隙間は、半導体素子24の端子部24da〜24d
dの後述する選択導電基板50の端子部に対する相対位
置精度に応じて設定される。即ち、その隙間の許容され
る公差は、要求される相対位置精度が満足されるように
設定されるのである。
At a substantially central portion of the printed circuit board 46,
A positioning member 48 having a concave portion 48a into which a projection 24c as an engagement portion of the chip portion 24a in the semiconductor element 24 to be mounted is provided. The positioning member 48 is made of a heat-resistant material, for example, ceramic. The recess 48a is provided for the semiconductor element 24 to be mounted.
Are formed in a substantially rectangular shape corresponding to the shape of the projection 24c of the chip portion 24a. The length of the long side and the length of the short side are set such that a predetermined minimum gap is formed between the peripheral edge of the concave portion 48 and the outer peripheral surface of the projection 24c of the tip 24a. The length is larger than the length of the portion 24c. At the periphery of the concave portion 48, arc portions 48b are formed at four corners. Also,
The gap is formed between the terminal portions 24 da to 24 d of the semiconductor element 24.
The value d is set in accordance with the relative positional accuracy of the later-described selective conductive substrate 50 with respect to the terminal portion. That is, the allowable tolerance of the gap is set so as to satisfy the required relative position accuracy.

【0028】これにより、半導体素子24の端子部24
da〜24ddの後述する選択導電基板50の端子部に
対する相対位置精度がその隙間の精度に応じて維持され
ることとなる。
Thus, the terminal portion 24 of the semiconductor element 24
The relative positional accuracy of da to 24dd with respect to the terminal portion of the later-described selective conductive substrate 50 is maintained in accordance with the accuracy of the gap.

【0029】なお、位置決め部材48は、上述の例のよ
うにプリント基板46とは別に形成されているが、必ず
しもこのようにされる必要はなく、例えば、プリント基
板46と一体に形成されてもよい。
Although the positioning member 48 is formed separately from the printed circuit board 46 as in the above-described example, it is not always necessary to do so. For example, the positioning member 48 may be formed integrally with the printed circuit board 46. Good.

【0030】プリント基板46における後述する選択導
電基板50が載置される部分においては、端子部46d
a、46db、46dc、および、46ddが、選択導
電基板50の端子部および装着される半導体素子24の
端子部24da〜24ddに対応した位置に、位置決め
部材48を包囲するように設けられている。
In a portion of the printed circuit board 46 where a later-described selective conductive substrate 50 is mounted, a terminal portion 46d is provided.
a, 46 db, 46 dc, and 46 dd are provided at positions corresponding to the terminals of the selected conductive substrate 50 and the terminals 24 da to 24 dd of the semiconductor element 24 to be mounted, so as to surround the positioning member 48.

【0031】プリント基板46における端子部46d
a、および、46dcは、図3に示されるように、位置
決め部材48の長辺を挟んで互いに所定の間隔をもって
対向し、46db、および、46ddは、位置決め部材
48の短辺を挟んで互いに所定の間隔をもって対向して
配されている。
Terminal part 46d on printed circuit board 46
As shown in FIG. 3, a and 46dc oppose each other with a predetermined interval across the long side of the positioning member 48, and 46db and 46dd mutually oppose each other across the short side of the positioning member 48. Are arranged facing each other with an interval of.

【0032】また、プリント基板46における端子部4
6daを挟んで位置決め部材48の長辺に対向する位置
には、選択導電基板50の端子部のプリント基板46の
端子部に対する位置決めを行う位置決め用のピン52a
および52bがそれぞれ相対向して設けられている。ま
た、同様な位置決め用のピン52dが端子部46ddを
挟んでピン52aに相対向して設けられ、さらに、同様
な位置決め用のピン52cが端子部46dcを挟んで位
置決め部材48の長辺に対向し、かつ、ピン52dに対
して相対向して設けられている。
The terminal 4 on the printed circuit board 46
Positioning the terminal of the selected conductive substrate 50 with respect to the terminal of the printed circuit board 46 at a position facing the long side of the positioning member 48 with the 6 da interposed therebetween.
And 52b are provided to face each other. Further, a similar positioning pin 52d is provided opposite to the pin 52a with the terminal portion 46dd interposed therebetween, and a similar positioning pin 52c is opposed to the long side of the positioning member 48 with the terminal portion 46dc interposed therebetween. And is provided opposite to the pin 52d.

【0033】プリント基板46における端子部46da
〜46ddの外周囲には、一端が図示が省略される導体
によりその端子部46da〜46ddに、それぞれ、接
続され、他端はプリント配線基板20の各接点に接続さ
れる入出力部としての入出力端子46aが設けられてい
る。
Terminal part 46da on printed circuit board 46
One end is connected to the terminals 46da to 46dd by conductors (not shown), and the other end is an input / output unit connected to each contact of the printed circuit board 20 around the outer periphery of the printed wiring board 20. An output terminal 46a is provided.

【0034】プリント基板46上に載置される選択導電
基板50には、図1に示されるように、プリント基板4
6上に載置される半導体素子24の各端子部にそれぞれ
対応した端子部50da、50db、50dc、およ
び、50ddが、複合導電材料、例えば、シリコーンゴ
ムと金属粒子からなるもので作られ設けられている。複
合導電材料としては、異方性導電ゴムが用いられる。異
方性導電ゴムは、その厚み方向に導電性を有し平面に沿
った方向には導電性を有しない材料である。また、異方
性導電ゴムには、導電部が絶縁性を有するゴムの中に分
散している分散タイプと、導電部が部分的に複数個偏在
している偏在タイプとがあり、いずれのタイプが用いら
れても良い。端子部50da〜50ddがこのような異
方性導電ゴムで作られることにより半導体素子24の各
端子部とその端子部50da〜50ddとが面接触によ
り接続されるので接触不良が回避されるとともに半導体
素子24の各端子部50da〜50ddとの接触による
損傷が回避されることとなる。
As shown in FIG. 1, the selected conductive substrate 50 mounted on the printed circuit board 46 includes the printed circuit board 4.
Terminal portions 50da, 50db, 50dc, and 50dd respectively corresponding to the respective terminal portions of the semiconductor element 24 mounted on 6 are made of a composite conductive material, for example, one made of silicone rubber and metal particles, and provided. ing. As the composite conductive material, an anisotropic conductive rubber is used. Anisotropic conductive rubber is a material having conductivity in the thickness direction and not in the direction along the plane. In addition, the anisotropic conductive rubber includes a dispersion type in which conductive portions are dispersed in an insulating rubber, and an uneven distribution type in which a plurality of conductive portions are partially distributed. May be used. Since the terminal portions 50da to 50dd are made of such anisotropic conductive rubber, each terminal portion of the semiconductor element 24 and the terminal portions 50da to 50dd are connected by surface contact, so that a contact failure can be avoided and Damage due to contact with the terminal portions 50da to 50dd of the element 24 is avoided.

【0035】選択導電基板50における位置決め部材4
8に対向する位置には、図1に示されるように、半導体
素子24の突起部24cが貫通される開口部50eが設
けられている。また、選択導電基板50におけるプリン
ト基板46上のピン52a〜52dに対応する位置に
は、対応する各ピンが挿入される透孔50a、50b、
50c、および、50dが設けられている。これによ
り、選択導電基板50の各端子部50da〜50ddの
プリント基板46の46da〜46ddに対する位置決
めが行われることとなる。
Positioning member 4 on selective conductive substrate 50
As shown in FIG. 1, an opening 50 e through which the protrusion 24 c of the semiconductor element 24 penetrates is provided at a position opposed to 8. Further, at positions corresponding to the pins 52a to 52d on the printed circuit board 46 in the selective conductive substrate 50, through holes 50a, 50b into which the corresponding pins are inserted,
50c and 50d are provided. Thus, the positioning of the terminal portions 50da to 50dd of the selected conductive substrate 50 with respect to 46da to 46dd of the printed circuit board 46 is performed.

【0036】かかる構成のもとで、半導体素子24の試
験を行うにあたっては、先ず、半導体素子24は、図1
および図6に示されるように、その係合部としての突起
部24cがプリント基板46の凹部48aに嵌合される
ことにより位置決めされて選択導電基板50上に載置さ
れる。その際、半導体素子24の各端子部24da〜2
4ddは、選択導電基板50の各端子部50da〜50
ddにそれぞれ接触している。
When testing the semiconductor device 24 with such a configuration, first, the semiconductor device 24
As shown in FIG. 6, the protrusion 24 c as the engaging portion is positioned by being fitted into the concave portion 48 a of the printed board 46, and is mounted on the selected conductive board 50. At this time, each of the terminal portions 24 da to 2
4dd is each terminal part 50da-50 of the selective conductive substrate 50
dd.

【0037】従って、半導体素子24の各端子部24d
a〜24ddの選択導電基板50の各端子部50da〜
50ddに対する位置決めは、その突起部24cおよび
凹部48aのはめあい精度が比較的高精度に維持されて
いるので容易に、かつ、確実に精度よく行われることと
なる。
Therefore, each terminal portion 24d of the semiconductor element 24
a to 24dd of each terminal portion 50da of the selected conductive substrate 50
Positioning with respect to 50dd can be easily and reliably performed with high accuracy because the fitting accuracy of the projection 24c and the concave portion 48a is maintained relatively high.

【0038】次に、カバー部材28における押圧体40
が半導体素子24の上方に対向配置されるもとで、図6
に二点鎖線で示されるように、その押圧体40の突起部
40aが下方に向けて移動され、それが半導体素子24
の各端子部24da〜24ddに当接されるとともにカ
バー本体部30における段部30hが基台26の周縁部
に係合される。
Next, the pressing member 40 of the cover member 28
6 are arranged above the semiconductor element 24 so as to face each other.
As shown by a two-dot chain line, the projection 40a of the pressing body 40 is moved downward, and
, And the step 30h of the cover main body 30 is engaged with the peripheral edge of the base 26.

【0039】続いて、図5に示されるように、各フック
部材42が互いに近接するように上方に向けて回動され
てその係合面部42aがカバー本体部30における各凹
部30dにそれぞれ係合される。これにより、半導体素
子24の各端子部24da〜24dd、および、選択導
電基板50の各端子部50da〜50ddが板バネ38
の付勢力により押圧され、半導体素子24の各端子部2
4da〜24ddと選択導電基板50の各端子部50d
a〜50ddとの間が電気的に導通状態とされることと
なる。
Subsequently, as shown in FIG. 5, each hook member 42 is rotated upward so as to approach each other, and its engaging surface 42a engages with each recess 30d in the cover body 30. Is done. As a result, the terminal portions 24 da to 24 dd of the semiconductor element 24 and the terminal portions 50 da to 50 dd of the selective conductive substrate 50 are
Of each terminal portion 2 of the semiconductor element 24.
4 da to 24 dd and each terminal portion 50 d of the selective conductive substrate 50
a to 50dd are electrically connected.

【0040】そして、所定の雰囲気中において、プリン
ト配線基板20の入出力部20Aを介して試験電圧が供
給されて試験が行われる。また、入出力部20Aから得
られる出力信号に基づいて図示が省略される診断装置に
より半導体素子34の潜在的欠陥が判断されることとな
る。
Then, in a predetermined atmosphere, a test voltage is supplied via the input / output unit 20A of the printed wiring board 20 to perform a test. Further, a potential defect of the semiconductor element 34 is determined by a diagnostic device (not shown) based on an output signal obtained from the input / output unit 20A.

【0041】[0041]

【発明の効果】以上の説明から明らかなように、本発明
に係る検査治具によれば、被検査物の電子回路格納部を
形成する壁部が被検査物収容室の壁部に係合されて被検
査物の端子の基板の接点に対する位置決めが行われる場
合、被検査物の電子回路格納部における壁部の被検査物
収容室の壁部に対するはめあい精度が被検査物の端子の
基板の接点に対する所定の相対位置精度以上に高く設定
されているので半導体素子における各端子の基板の各端
子に対する位置決め誤差を極小にすることができる。
As is apparent from the above description, according to the inspection jig of the present invention, the wall forming the electronic circuit storage portion of the inspection object is engaged with the wall of the inspection object storage chamber. When the terminal of the inspected object is positioned with respect to the contact point of the substrate, the fitting accuracy of the wall of the electronic circuit storage portion of the inspected object with the wall of the inspected object accommodating chamber is determined by the accuracy of the terminal of the inspected terminal. Since it is set higher than the predetermined relative positional accuracy with respect to the contact, the positioning error of each terminal of the semiconductor element with respect to each terminal of the substrate can be minimized.

【0042】また、加えて、被検査部の端子と接点とを
選択的に導通状態とする選択導電基板が備えられ、その
接続部が、所定の圧力が作用されるとき選択的に導通状
態とする複合導電材料により形成される場合、高密度の
端子を有する半導体素子についても容易に試験を行うこ
とができるという利点を有する。
In addition, there is provided a selective conductive substrate for selectively conducting between the terminal and the contact of the portion to be inspected, and the connecting portion is selectively brought into conduction when a predetermined pressure is applied. When it is formed of a composite conductive material, there is an advantage that a test can be easily performed even on a semiconductor element having high-density terminals.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る検査治具の一例の要部を示す平面
図である。
FIG. 1 is a plan view showing a main part of an example of an inspection jig according to the present invention.

【図2】本発明に係る検査治具の一例の概略構成図であ
る。
FIG. 2 is a schematic configuration diagram of an example of an inspection jig according to the present invention.

【図3】本発明に係る検査治具の一例の基台を示す平面
図である。
FIG. 3 is a plan view showing a base of an example of an inspection jig according to the present invention.

【図4】本発明に係る検査治具の一例を示す平面図であ
る。
FIG. 4 is a plan view showing an example of an inspection jig according to the present invention.

【図5】図4に示される例におけるV−V線に沿って示
される断面図である。
FIG. 5 is a sectional view taken along line VV in the example shown in FIG. 4;

【図6】図1に示される例における部分拡大断面図であ
る。
FIG. 6 is a partially enlarged sectional view of the example shown in FIG. 1;

【図7】本発明に係る検査治具の一例が適用される半導
体素子の外観をあらわす斜視図である。
FIG. 7 is a perspective view showing the appearance of a semiconductor element to which an example of the inspection jig according to the present invention is applied.

【図8】従来の装置の構成を示す概略構成図である。FIG. 8 is a schematic configuration diagram showing a configuration of a conventional device.

【図9】図8に示される装置の部分断面図である。FIG. 9 is a partial cross-sectional view of the device shown in FIG.

【符号の説明】[Explanation of symbols]

22 被検査物収容部材 24 半導体素子 24c 突起部 26 基台 30 カバー本体部 46 プリント基板 46a 入出力端子 48 位置決め部材 48a 凹部 50 選択導電基板 22 Inspection object accommodation member 24 Semiconductor element 24c Projection 26 Base 30 Cover body 46 Printed circuit board 46a Input / output terminal 48 Positioning member 48a Depression 50 Selection conductive substrate

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 内部に電子回路を格納する電子回路格納
部を有する被検査物の端子に電気的に接続される接点、
および、入力信号が入力されるとともに該被検査物から
の出力信号が送出される入出力部を有する基板と、 前記基板に配され前記被検査物の電子回路格納部を形成
する壁部が係合される壁部により形成される被検査物収
容室を有する被検査物収容部材とを備え、 前記被検査物が前記被検査物収容室に配され、前記被検
査物の電子回路格納部の壁部が前記被検査物収容室の壁
部に係合されて該被検査物の端子の該基板の接点に対す
る位置決めが行われる場合、前記被検査物の電子回路格
納部における壁部の前記被検査物収容室の壁部に対する
はめあい精度が該被検査物の端子の該基板の接点に対す
る所定の相対位置精度以上に高く設定されることを特徴
とする検査治具。
A contact point electrically connected to a terminal of an inspection object having an electronic circuit storage unit for storing an electronic circuit therein;
A substrate having an input / output unit to which an input signal is input and to which an output signal from the inspection object is sent; and a wall portion arranged on the substrate and forming an electronic circuit storage unit of the inspection object. An inspection object storage member having an inspection object storage chamber formed by a wall portion to be combined, wherein the inspection object is disposed in the inspection object storage chamber, and an electronic circuit storage section of the inspection object is provided. When the wall is engaged with the wall of the inspection object storage chamber to position the terminal of the inspection object with respect to the contact point of the substrate, the wall of the inspection object in the electronic circuit storage unit is closed. An inspection jig, wherein the accuracy of fitting of the terminal of the object to be inspected with respect to the contact point of the substrate is set higher than the accuracy of the relative position of the terminal of the object to be inspected to the contact point of the substrate.
【請求項2】 前記基板と前記被検査物の端子との間に
配され前記基板の接点および該端子に対応して設けられ
る接続部を有し、該接続部を介して前記被検査部の端子
と前記基板の接点とを選択的に導通状態とする選択導電
基板を加えて備えることを特徴とする請求項1記載の検
査治具。
And a connection portion provided between the substrate and a terminal of the object to be inspected, the connection portion being provided in correspondence with the contact point of the substrate and the terminal. The inspection jig according to claim 1, further comprising a selective conductive substrate that selectively brings a terminal and a contact point of the substrate into a conductive state.
【請求項3】 前記選択導電基板における接続部が、所
定の圧力が作用されるとき選択的に導通状態とする複合
導電材料により形成されることを特徴とする請求項2記
載の検査治具。
3. The inspection jig according to claim 2, wherein the connection portion of the selective conductive substrate is formed of a composite conductive material that selectively becomes conductive when a predetermined pressure is applied.
JP8349984A 1996-12-27 1996-12-27 Inspection jig Pending JPH10185997A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8349984A JPH10185997A (en) 1996-12-27 1996-12-27 Inspection jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8349984A JPH10185997A (en) 1996-12-27 1996-12-27 Inspection jig

Publications (1)

Publication Number Publication Date
JPH10185997A true JPH10185997A (en) 1998-07-14

Family

ID=18407449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8349984A Pending JPH10185997A (en) 1996-12-27 1996-12-27 Inspection jig

Country Status (1)

Country Link
JP (1) JPH10185997A (en)

Similar Documents

Publication Publication Date Title
CN100550331C (en) Spiral contactor manufacturing method
TWI758677B (en) Interposer, base, base assembly and circuit board assembly
JP2003059602A (en) Socket for semiconductor device
JPH04230866A (en) IC adapter
JP2002202344A (en) Contact pin module and inspection device having the same
US20070202714A1 (en) Test contact system for testing integrated circuits with packages having an array of signal and power contacts
US6828773B2 (en) Adapter method and apparatus for interfacing a tester with a device under test
JP2004342466A (en) Method of assembling socket for semiconductor device
JP2000183483A (en) Inspection board for electronic component, method for manufacturing the same, and method for inspecting electronic component
JPH03120742A (en) Semiconductor device aging method and device
JPH10185997A (en) Inspection jig
JP2003302441A (en) Id socket for test
JP3786303B2 (en) Inspection jig
JP3802171B2 (en) Inspection jig
JPH03102848A (en) Aging method of semiconductor device
JPH10197597A (en) Inspection jig
JPH0566243A (en) Jig for lsi evaluation
JP3280353B2 (en) Test stage unit
KR100320022B1 (en) Semiconductor Chip Tester
JPH10185991A (en) Inspection jig
JPH0224346B2 (en)
JPH11176548A (en) Method of connecting semiconductor integrated circuit connecting socket to inspection function wiring board, and semiconductor integrated circuit inspection device
JPH1026646A (en) Contact device
JPH10150130A (en) Semiconductor device socket
JPH0611541A (en) Burn-in socket

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041029