JPH10187101A - 映像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 駆動電圧をサンプリングするサンプルクロッ
クの位相を可変可能にすることで、入力映像信号とサン
プリングクロックとの位相関係に起因する文字や図形表
示時のエッジのぼやけや、ちらつき等を防止する。 【解決手段】 映像信号処理回路２は入力映像信号を駆
動電圧に変換し、変換した駆動電圧を、映像信号に基づ
く画像を表示部３１の画面上に表示するためにサンプリ
ングを行うＨドライバー３２に与える。一方、ＨＰＦ１
４は入力映像信号の高域成分を抽出し、クリッパ回路１
６は０レベルで下部の波形を切り取り、その後ＬＰＦ１
８により積分した映像信号電圧をマイコン２０に供給す
る。マイコン２０はこの映像信号電圧を検知し、該映像
信号が最大電圧値となるように制御して、該制御電圧を
タイミング発生回路４０に与える。これにより、サンプ
ルクロックの位相を自動調整することができ、映像信号
とサンプルクロックの位相関係に起因する文字や縦線表
示時のエッジのぼやけや、ちらつきを防止することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明は、液晶等の表示部を有す
る映像表示装置に関し、特に映像信号とサンプリングク
ロックとの位相関係に起因する縦線や文字等表示時のエ
ッジのぼやけやジッター等を防止しするのに好適の映像
表示装置に関する。

【０００２】

【従来の技術】近年、画像データを圧縮する高能率圧縮
符号化技術の進歩により、伝送レートの高い動画像デー
タでも伝送可能となったことから、多種の情報信号の表
示可能な映像機器が急速に普及している。

【０００３】このような映像機器には、例えばビデオ信
号やパソコンからの画像データ等の映像信号を取り込
み、取り込んだ映像信号に基づく映像を、液晶パネルや
ディジタル・ミラー・ディバイス等の表示手段に表示す
る映像表示装置がある。

【０００４】中でも、表示手段として液晶パネルを用い
て構成された映像表示装置は、通常のＣＲＴの映像表示
装置に比べ薄型・低消費電力等の特徴があることから、
ユーザにとって、液晶パネルの採用が強く望まれてい
る。

【０００５】図６は従来の映像表示装置の一例を示すブ
ロック図であり、例えば表示部手段として液晶パネルを
用いて構成されたものである。

【０００６】図６に示すように、入力端子１には、例え
ばビデオやビデオカメラからの再生映像信号、あるいは
パソコンから送信された画像データ等の映像信号が供給
される。供給された映像信号は映像信号処理回路２に与
え、映像信号処理回路２は、入力映像信号に所定の信号
処理を施すことにより、液晶パネル３０を駆動するため
の駆動電圧５に変換して出力する。このとき、映像処理
回路２はタイミングパルス発生回路４からのタイミング
パルスに基づいて変換処理を行うことにより、図７
（ｂ）に示すような中間電圧を境に反転した駆動電圧５
を発生することができる。この駆動動電圧５は、液晶パ
ネル３０に設けられたＨドライバー３２に供給される。

【０００７】液晶パネル３０は、入力映像信号に基づく
映像を表示部３１に表示させる。表示部３１は、水平方
向にＭ画素、垂直方向にＮ画素で構成されたものであ
り、上記Ｈドライバー３２及びＶドライバー３４の各駆
動回路（電極）によって夫々駆動電圧をかけることで、
各画素を構成する液晶分子の配列を代え、光の透過利用
を代えて映像を表示する。

【０００８】Ｈドライバー３２は、駆動電圧５をタイミ
ング発生回路３からのサンプル・クロック６（以下、サ
ンプルクロックと略記）により、例えば図８に示すタイ
ミングで水平方向にサンプリングする。

【０００９】例えば、Ｈドライバー３２は、図８に示す
ように、１水平期間の駆動電圧５が供給されると、この
駆動電圧５中の映像表示部分を示すＭ画素に対応した信
号から、タイミング発生回路３からのサンプルクロック
６のＨレベルの対応したサンプル点を抽出することによ
りサンプリングを行い、こうして、Ｍ画素に与えるため
のサンプリングされた駆動電圧５を得る。

【００１０】その後、Ｈドライバー３２によりサンプリ
ングされた駆動電圧５は、１水平期間ホールドされ、次
の水平期間内に、接続される複数の制御線３３を介して
表示部３１の各画素電極に印加される。

【００１１】一方、Ｖドライバー３４には、タイミング
発生回路３からのタイミングパルス７が供給される。Ｖ
ドライバー３４は、接続する複数の制御線３５を介して
各画素（ライン）とに接続されており、各画素に対して
供給されたタイミングパルスに基づくタイミングで所定
の電圧を印加する。つまり、制御線３５を介して所定の
電圧が加わった画素（ライン）にＨドライバー３２によ
って１水平期間サンプリングされた駆動電圧５が印加さ
れる。つまり、Ｖドライバー３４は、タイミング発生回
路３から供給されるタイミングパルス７により、Ｈドラ
イバー３２により１水平期間サンプリングされた駆動電
圧５が印加されるラインを縦方向にシフトして行くよう
に動作させる。

【００１２】このような構成及び動作によって、結果と
して、表示部３１に１フィールド分の映像信号１の映像
を形成し且つ表示することが可能となる。

【００１３】しかしながら、このような構成の液晶表示
装置を含む従来の映像表示装置では、パソコン映像に多
い文字や図形の映像を表示する場合、縦線の縁がぼやけ
たり、ジッターの発生による影響から、結果として文字
や図形等の表示が見にくくなるという不都合が発生する
場合がある。このような問題点が発生する場合について
図９を用いて説明する。

【００１４】図９はＨドライバー３２により２種類の位
相の異なるサンプルクロックに基づいて駆動電圧５のサ
ンプリング処理が行われた場合の動作を説明するための
特性図である。

【００１５】図９に示すように、入力される映像信号
が、例えば表示面の１画素毎の幅に１、０を繰り返すよ
うな信号である場合には、駆動電圧５も同様に、映像信
号処理回路２によって図９（ａ）に示す駆動電圧５に変
換され、該駆動電圧５がＨドライバー３２に供給され
る。その後は、上述したようにタイミング発生回路３か
らのサンプルクロック６に基づいて駆動電圧のサンプリ
ング処理が行われることになるが、仮に上記サンプルク
ロック６が図９（ｂ）に示すような位相関係である場合
には、サンプリングされた駆動電圧５の電圧値は安定す
ることから、特に問題はく、正常に映像を表示すること
ができる。

【００１６】しかし、図９（ｃ）に示すような位相関係
のあるサンプルクロック６に基づいて、サンプリング処
理を行うと、図中に示す矢印のように、駆動電圧５中の
１と０との中間箇所の電圧値をサンプリングしたりして
しまう虞れがあり、また、入力映像信号とサンプルクロ
ック６とが水平方向に変動してしまうことにより発生し
てしまうジッター等の影響から、ライン毎にＨまたはＬ
をサンプル点としてサンプリングしてしまうこともあ
る。また、Ａ／Ｄ変換時においても、サンプルクロック
との位相関係によって駆動電圧５に対して悪影響を及ぼ
すこともある。

【００１７】このため、このサンプリングされた駆動電
圧５に用いて映像を表示すると、映像が画面上におい
て、縦線のエッジがぼやけたり、ちらついたりして、見
にくくくなってしまってしまう。

【００１８】

【発明が解決しようとする課題】上記の如く、従来の映
像表示装置では、入力映像信号に基づく映像を表示する
ために、映像信号をサンプルクロックに基づいてサンプ
リング処理を行い、駆動電圧を生成するが、サンプルク
ロックの位相がずれてしまうと、正常な映像を再現する
のに必要な駆動電圧に変換することができず、ジッター
が発生してしまい、その結果、縦線や文字等を画面表示
した場合には、縦線のエッジがぼやけたり、ちらついた
りして見にくい映像を表示してしまうという問題点があ
った、そこで、本発明では上記問題点に鑑みてなされた
もので、駆動電圧をサンプリングするサンプルクロック
の位相を可変可能にすることで、入力映像信号とサンプ
リングクロックとの位相関係に起因する文字や図形表示
時のエッジのぼやけや、ちらつき等を防止することので
きる映像表示装置の提供を目的とする。

【００１９】

【課題を解決するための手段】本発明による映像表示装
置は、入力された映像信号に基づく画像を、複数の画素
で構成される表示画面に表示する表示手段と、前記映像
信号を前記表示画面の画素数に応じたサンプルクロック
でサンプリングすることにより、前記表示面上に映像信
号に基づく画像を表示するための映像信号電圧を生成す
るサンプリング手段と、前記サンプリング手段によりサ
ンプリングされた前記映像信号電圧における周波数の高
域成分を抽出する第１の抽出手段と、前記第１の抽出手
段からの高域成分を積分することにより、積分電圧を抽
出する第２の抽出手段と、前記第２の抽出手段からの積
分電圧を検知するとともに、該積分電圧が最大となるよ
うに前記サンプリング手段を制御することにより、前記
入力された映像信号に対する前記サンプルクロックの時
間方向の位相を変化させる制御手段と、を具備したもの
である。

【００２０】本発明においては、表示手段は、入力され
た映像信号に基づく画像を、複数の画素で構成される表
示画面に表示する。サンプリング手段は、前記映像信号
を前記表示画面の画素数に応じたサンプルクロックでサ
ンプリングすることにより、前記表示面上に映像信号に
基づく画像を表示するための映像信号電圧を生成する。
第１の抽出手段は、前記サンプリング手段によりサンプ
リングされた前記映像信号電圧における周波数の高域成
分を抽出し、前記第２の抽出手段は、前記第１の抽出手
段からの高域成分を積分することにより、積分電圧を抽
出する。その後、制御手段は、前記第２の抽出手段から
の積分電圧を検知するとともに、該積分電圧が最大とな
るように前記サンプリング手段を制御することにより、
前記入力された映像信号に対する前記サンプルクロック
の時間方向の位相を変化させる。これにより、入力映像
信号とサンプルクロックとの位相関係を最適な自動調整
することが可能となり、文字や図形棟の表示時における
エッジのぼやけや、ちらつき棟を防止することができ
る。

【００２１】

【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。

【００２２】図１乃至図４は本発明に係る映像表示装置
の一実施形態例を示し、図１は映像表示装置の回路構成
を示すブロック図、図２は該装置を構成する各回路の出
力波形を示す特性図、図３及び図４は本発明の装置の動
作を説明するための説明図である。尚、図１は図６に示
す従来装置と同様の構成用件には同一の符号を付してい
る。

【００２３】図６に示すように、入力端子１には、例え
ばビデオやビデオカメラからの再生映像信号、あるいは
パソコンから送信された画像データ等の映像信号が供給
される。供給された映像信号は映像信号処理回路２及び
アナログ→ディジタル変換回路（以下、Ａ／Ｄ変換回路
と略記し、図中にはＡ／Ｄと示す）１０に与える。

【００２４】映像信号処理回路２は、入力映像信号に所
定の信号処理を施すことにより、液晶パネル３０を駆動
するための駆動電圧５に変換して出力する。このとき、
映像処理回路２はタイミングパルス発生回路４からのタ
イミングパルスに基づいて変換処理を行うことにより、
従来技術と同様の図７（ｂ）に示すような中間電圧を境
に反転した駆動電圧５を発生することができる。この駆
動動電圧５は、液晶パネル３０に設けられたＨドライバ
ー３２に供給される。

【００２５】液晶パネル３０は、入力映像信号に基づく
映像を表示部３１に表示させる。表示部３１は、水平方
向にＭ画素、垂直方向にＮ画素で構成されたものであ
り、上記Ｈドライバー３２及びＶドライバー３４の各駆
動回路（電極）によって夫々駆動電圧をかけることで、
各画素を構成する液晶分子の配列を代え、光の透過利用
を代えて映像を表示する。

【００２６】Ｈドライバー３２は、駆動電圧５をタイミ
ング発生回路４０からのサンプルクロック６′により、
例えば図２（ｂ）に示すタイミングで水平方向にサンプ
リングする。

【００２７】例えば、Ｈドライバー３２は、１水平期間
の駆動電圧５が供給されると、この駆動電圧５中の映像
表示部分を示すＭ画素に対応した信号から、タイミング
発生回路３からのサンプルクロック６′のＨレベルの対
応したサンプル点を抽出することによりサンプリングを
行い、こうして、Ｍ画素に与えるための駆動電圧５を得
る。その後、Ｈドライバー３２によりサンプリングされ
た駆動電圧５は、１水平期間ホールドされ、次の水平期
間内に、接続される複数の制御線３３を介して表示部３
１の各画素電極に印加される。

【００２８】一方、Ｖドライバー３４には、タイミング
発生回路４０からのタイミングパルス７が供給される。
Ｖドライバー３４は、接続する複数の制御線３５を介し
て各画素（ライン）とに接続されており、各画素に対し
て供給されたタイミングパルスに基づくタイミングで所
定の電圧を印加する。つまり、制御線３５を介して所定
の電圧が加わった画素（ライン）にＨドライバー３２に
よって１水平期間サンプリングされた駆動電圧５が印加
される。つまり、Ｖドライバー３４は、タイミング発生
回路４０から供給されるタイミングパルス７により、Ｈ
ドライバー３２により１水平期間サンプリングされた駆
動電圧５が印加されるラインを縦方向にシフトして行く
ように動作させる。このようにして、表示部３１に１フ
ィールド分の映像信号１の映像を形成し且つ表示するよ
うにしている。

【００２９】ところで、本実施形態例における映像表示
装置には、従来の問題点を解決するために、図１に示す
ような、Ａ／Ｄ変換回路１０、ディジタル→アナログ変
換回路（以下、Ｄ／Ａ変換回路と略記し、図中にはＤ／
Ａと示す）１２、ハイパスフィルタ（以下、ＨＰＦと略
記）１４、クリッパ回路１６、ローパスフィルタ（以
下、ＬＰＦと略記）１８及び制御手段としてのマイコン
２０が設けられている。

【００３０】上述したように、入力端子１を介して供給
された映像信号は、Ａ／Ｄ変換回路１０に供給され、Ａ
／Ｄ変換回路１０は、映像信号をＨドライバー３２と同
じサンプリングクロック６’でサンプリングすることに
より、デジタル信号１１に変換する。その後、ディジタ
ル信号１１はＤ／Ａ変換回路１４に与える。

【００３１】Ｄ／Ａ変換回路１２は、デジタル映像信号
１１をＨドライバー３２と同じサンプリングクロック
６’でサンプリングすることにより、再度アナログ信号
電圧１３に変換し、図２（ｃ）に示すアナログ信号電圧
１３をＨＰＦ１４に与える。

【００３２】ＨＰＦ１４は、アナログ信号電圧１３の高
域成分を抽出する。これにより、ＦＰＦ１４の出力電圧
波形は、図２（ｄ）に示すものとなる。このＨＰＦ１４
によって抽出された高域成分の出力電圧１５は、クリッ
パ回路１６に与える。

【００３３】クリッパ回路１６は、入力波形の上部か下
部、または上下の一定のレベルで切り取って、波形変換
（クリンピンク゜）を行うものであって、本例では、下
部を切り取って波形変換を行うベースクリッパが用いら
れている。即ち、クリッパ回路１６は、入力電圧波形の
下部を０レベルで切りとり、上部のみを出力するように
クリッピングを行う。これにより、クリッパ回路１６の
出力電圧波形は、図２（ｅ）に示すものとなる。

【００３４】このクリッパ回路１６の出力電圧１７は、
ＬＰＦ１８に与えられ、該ＬＰＦ１８によって積分され
ることにより、マイコン２０によりタイミング発生回路
４０を制御するのに必要な、図２（ｆ）に示すＬＰＦ出
力電圧１９を得る。即ち、ＬＰＦ１８の出力電圧１９
は、マイコン２０に与える。

【００３５】マイコン２０は、この入力電圧に基づきタ
イミング発生回路４０を制御して、入力映像信号とサン
プルクロック６′との位相関係を変化させるように動作
する。

【００３６】例えば、マイコン２０は、ＬＰＦ１８から
のＬＰＦ出力電圧１９の電圧値を検知し、仮に映像信号
とサンプルクロック６′との位相関係が不安定となった
場合には、検知した電圧値が最大となるように制御し、
この制御信号電圧２１をタイミング発生回路４０に供給
することでサンプルクロック６′の位相を正常な位相関
係となるように補正する。これにより、映像信号とサン
プルクロック６′との位相関係の安定化を図ることが可
能となる。

【００３７】このような構成の映像表示装置の動作を図
３及び図４を参照しながら詳細に説明する。

【００３８】いま、図１に示す映像表示装置に映像信号
が入力され、該映像信号に基づく映像を液晶パネル３０
の表示部３１に表示するものとする。このとき、上記の
如く、映像信号処理回路２により変換された駆動電圧５
は、Ｈドライバー３２に供給され、その後Ｈドライバー
３２によって、タイミング発生回路４０からのサンプル
クロック６′に基づきサンプリングが行われる。

【００３９】このとき、例えばタイミング発生回路４０
からのサンプルクロック６′が、図３（ｂ）に示すもの
であり、図３（ａ）に示す入力映像信号に対する位相関
係のものであるとすると、クリッパ回路１８から出力さ
れる出力電圧１９の波形は、図３（ｃ）に示すものとな
る。

【００４０】つまり、クリッパ回路電圧１９は高域成分
の波高値が高くなり、その後ＬＰＦ１８を通して出力さ
れるＬＰＦの出力電圧１９もこれに伴い、図３（ｄ）に
示すように大きくなる。

【００４１】したがって、このような場合には映像信号
とサンプルクロック６′との位相関係が安定しているこ
とから、マイコン２０は特にサンプルクロック６′の位
相を変化させず、ＬＰＦ１８からの出力電圧値に基づく
制御信号電圧をタイミング発生回路４０に与える。

【００４２】これにより、ジッター等は発生せず、結果
として、液晶パネル３０の表示部３１には、映像信号が
文字や図形であったとしても、縦線のエッジにおけるぼ
やけや、ちらつきのない正常な映像を表示することがで
きる。

【００４３】一方、タイミング発生回路４０からのサン
プルクロック６′が、例えば図４（ｂ）に示すものであ
り、図４（ａ）に示す入力映像信号に対する位相関係の
ものであったとする。すると、クリッパ回路１８から出
力される出力電圧１９の波形は、図４（ｃ）に示すもの
となる。

【００４４】つまり、クリッパ回路電圧１９は、高域成
分の波高値が低くなり、その後ＬＰＦ１８を通して出力
されるＬＰＦの出力電圧１９もこれに伴い、図４（ｄ）
に示すように小さくなる。

【００４５】すると、マイコン２０は、ＬＰＦ出力電圧
１９の電圧が最も大きくなるように、サンプリング・ク
ロック６’の位相を変えるように制御する。即ち、ＬＰ
Ｆ出力電圧１９の電圧値が図３（ｄ）に示すように最も
最大となるような制御信号電圧を、タイミング発生回路
４０に供給することにより、タイミング発生回路４０
は、安定した駆動電圧５のサンプリングを行うのに必要
な映像信号との位相関係となるサンプルクロック６′
を、出力することが可能となる。

【００４６】これにより、入力映像信号とサンプルクロ
ック６′との位相関係が不安定な場合でも、本発明によ
って正常なサンプリングを行うのに必要な位相のサンプ
ルクロック６′へとなるように補正することができ、得
られた駆動電圧５をＨドライバー３２により、各画素に
印加することで、結果として、縦線のエッジのぼやけ
や、ちらつきのない映像を表示部３１に表示させること
が可能となる。

【００４７】次に、上記実施形態例におけるマイコン２
０による制御により、サンプルクロック６′を変化させ
るタイミング発生回路４０の具体構成例を図５に示す。

【００４８】図５は本発明に係る映像表示装置の他の実
施形態例を示し、装置に用いられるタイミング発生回路
内の具体的な回路構成を示すブロック図である。

【００４９】本実施形態例におけるタイミング発生回路
４０は、例えば、図示しないサンプルクロック発生手段
と、直列に接続された７つのバッファ２２ａ〜２２ｇ
と、夫々のバッファからの出力を入力する入力端１０〜
１７、マイコン２０からの制御信号電圧２１を入力する
入力端Ａ０〜Ａ２及び変換したサンプルクロック６′を
出力するための出力端Ｏを有するデコーダ２３とで構成
されている。

【００５０】タイミング発生回路４０を構成するバッフ
ァ２２ａには、タイミング発生回路４０４内の図示しな
いサンプルクロック発生手段からのサンプルクロックが
供給されると共に、該サンプルクロックは、デコーダ２
３の入力端１０にも供給される。つまり、このサンプル
クロックは、位相を変化させる以前のサンプルクロック
である。

【００５１】バッファー２２ａ〜２２ｇは、図中に示す
ように直列に接続されており、夫々の出力は対応するデ
コーダ２３の入力端１１〜１７へと供給するように接続
されている。即ち、バッファ２２ａの出力は入力端１１
に、バッファ２２ｂの出力は入力端１２に、バッファ２
２ｃの出力は入力端１３に、…と夫々デコーダ２３の各
入力端へと供給するようになっている。バッファ２２ａ
〜２２ｇは、入力クロックパルスを増幅することで、ク
ロックパルスの位相を所定量変化させる。

【００５２】したがって、このようにバッファ２２ａ〜
２２ｇを直列に接続することで、夫々のバッファから出
力されたクロックは、ゲート遅延分だけ位相が遅れたも
のとなる。

【００５３】一方、デコーダー２３の入力端Ａ０〜Ａ２
には、入力端Ａ０を最下位ビット、入力端Ａ２を最上位
ビットとする３ビットで構成されたマイコン２０からの
制御信号２１が供給されるようになっている。デコーダ
２３は、該入力端Ａ０〜Ａ２から入力された制御信号電
圧２１に基づいて、他の入力端１０〜１７から入力され
た互いに位相が異なるクロックパルスのいずれか１つを
選択し、選択したクロックパルスをサンプルクロック
６′として出力端０を介して出力する。

【００５４】例えば、入力端Ａ０〜Ａ２に入力された制
御信号電圧２１が全て“０”であり且つ他の入力端１０
から入力されたサンプリングクロックが全て“１”であ
る場合には、デコーダ２３は、入力端１７から入力され
たサンプルクロックを選択し、出力端０を介してＨドラ
イバー３０及びＡ／Ｄ変換回路１０に出力する。

【００５５】これにより、制御信号電圧２１に基づく位
相の異なるサンプルクロック６′を出力することが可能
となる。

【００５６】したがって、このような構成のタイミング
発生回路４０を用いることにより、マイコン２０によっ
て、前記ＬＰＦ１８からの出力電圧１９を検知するとと
もに、該出力電圧が常に最大となるように、タイミング
発生回路４０に与える制御電圧信号電圧２１の電圧値を
変えることにより、タイミング発生回路４０により出力
されるサンプルクロック６の位相を変化させることが可
能となる。

【００５７】したがって、本実施形態例によれば、前記
実施形態例と同様の効果を得る他、簡単にタイミング回
路を構成することができるとともに、マイコン２０によ
る制御によって、サンプリングするのに必要なサンプル
クロックの位相を容易に変化させることが可能となる。

【００５８】

【発明の効果】以上、述べたように本発明によれば、自
動的に映像信号とサンプリングクロックとの位相関係を
最適に調整し、文字、縦線等表示時のエッジのぼやけ
や、ジッター発生によるちらつき等を防止して、最適な
映像を表示させることが可能となる効果を得る。

【図面の簡単な説明】

【図１】本発明に係る映像表示装置の一実施形態例を示
すブロック図。

【図２】装置を構成する各回路の出力波形を示す特性
図。

【図３】動作を説明するための説明図。

【図４】動作を説明するための説明図。

【図５】他の実施形態例を示すタイミング発生回路の回
路構成を示すブロック図。

【図６】従来の映像表示装置の一例を示すブロック図。

【図７】映像処理回路の出力波形を示す特性図。

【図８】Ｈドライバーによる動作を説明するための説明
図。

【図９】従来の問題点を説明するめたの説明図。

【符号の説明】

１…入力端子、２…映像信号処理回路、１０…Ａ／Ｄ変
換回路、１２…Ｄ／Ａ変換回路、１４…ＨＰＦ、１６…
クリッパ回路、１８…ＬＰＦ、２０…マイクロコンピュ
ータ（マイコン）、３０…液晶パネル、３１…表示部、
３２…Ｈドライバー、３３、３５…制御線、３４…Ｖド
ライバー、４０…タイミング発生回路、６′…サンプル
クロック、２１…制御信号電圧。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力された映像信号に基づく画像を、複
   数の画素で構成される表示画面に表示する表示手段と、 前記映像信号を前記表示画面の画素数に応じたサンプル
   クロックでサンプリングすることにより、前記表示面上
   に映像信号に基づく画像を表示するための映像信号電圧
   を生成するサンプリング手段と、 前記サンプリング手段によりサンプリングされた前記映
   像信号電圧における周波数の高域成分を抽出する第１の
   抽出手段と、 前記第１の抽出手段からの高域成分を積分することによ
   り、積分電圧を抽出する第２の抽出手段と、 前記第２の抽出手段からの積分電圧を検知するととも
   に、該積分電圧が最大となるように前記サンプリング手
   段を制御することにより、前記入力された映像信号に対
   する前記サンプルクロックの時間方向の位相を変化させ
   る制御手段と、 を具備したことを特徴とする映像表示装置。
2. 【請求項２】 前記サンプリング手段は、前記サンプル
   クロックを発生するタイミング発生回路と、該タイミン
   グ発生回路からのサンプルクロックに基づきサンプリン
   グするサンプリング回路とで構成され、前記制御手段
   は、前記タイミング発生回路を制御することにより、サ
   ンプルクロックの位相を変化させるように制御すること
   を特徴とする請求項１に記載の映像表示装置。
3. 【請求項３】 前記タイミング発生回路は、供給される
   サンプルクロックの位相を所定時間毎に夫々遅延させる
   ために設けられた複数のバッファと、これらのバッファ
   から出力されるクロックパルスの内、前記制御手段から
   の制御電圧に基づいて所定の出力クロックパルスを選択
   して、位相を変化させたサンプルクロックを出力するデ
   コーダと、で構成したことを特徴とする請求項２に記載
   の映像表示装置。
4. 【請求項４】 前記表示手段は、液晶を用いて構成され
   る液晶パネルであることを特徴とする請求項１乃至請求
   項３のいずれか１つに記載の映像表示装置。