JPH10187302A - データ記憶システム及び同システムに適用する電力節約方法 - Google Patents
データ記憶システム及び同システムに適用する電力節約方法Info
- Publication number
- JPH10187302A JPH10187302A JP34806196A JP34806196A JPH10187302A JP H10187302 A JPH10187302 A JP H10187302A JP 34806196 A JP34806196 A JP 34806196A JP 34806196 A JP34806196 A JP 34806196A JP H10187302 A JPH10187302 A JP H10187302A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- data storage
- storage system
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
- Read Only Memory (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】半導体ディスク装置を使用したシステムにおい
て、電源遮断時に使用する予備電源の電力を節約するた
めの電力節約機能を実現して、電源遮断後の内部待避動
作を確実に実行させることができる。 【解決手段】フラッシュＥＥＰＲＯＭ２から構成される
半導体ディスク装置を使用したデータ記憶システムにお
いて、予備電源４Ａを有する電源装置４および電源遮断
を検知する機能を有する電源電圧監視回路５を備えてい
る。コントローラ３は、電源電圧監視回路５から電源遮
断の検知を通知されると、電力節約モードに移行して予
備電源４Ａによるシステムの内部待避動作を実行する。
これにより、電力節約モードにより予備電源の消費電力
を節約できる。
て、電源遮断時に使用する予備電源の電力を節約するた
めの電力節約機能を実現して、電源遮断後の内部待避動
作を確実に実行させることができる。 【解決手段】フラッシュＥＥＰＲＯＭ２から構成される
半導体ディスク装置を使用したデータ記憶システムにお
いて、予備電源４Ａを有する電源装置４および電源遮断
を検知する機能を有する電源電圧監視回路５を備えてい
る。コントローラ３は、電源電圧監視回路５から電源遮
断の検知を通知されると、電力節約モードに移行して予
備電源４Ａによるシステムの内部待避動作を実行する。
これにより、電力節約モードにより予備電源の消費電力
を節約できる。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テムに適用し、特にフラッシュＥＥＰＲＯＭから構成さ
れる半導体ディスク装置を使用したデータ記憶システム
に関し、電力節約機能を備えたデータ記憶システムに関
する。
テムに適用し、特にフラッシュＥＥＰＲＯＭから構成さ
れる半導体ディスク装置を使用したデータ記憶システム
に関し、電力節約機能を備えたデータ記憶システムに関
する。
【０００２】
【従来の技術】従来、コンピュータシステムでは、シス
テムの動作に必要な電力を供給するための電源装置の制
御は、コンピュータ本体の小型化と共に低消費電力化に
対する要求のために重要な要素になっている。ところ
で、コンピュータシステムではメインメモリとは異な
り、電源遮断時にデータの保存を維持できる外部記憶装
置が必要不可欠な構成要素になっている。
テムの動作に必要な電力を供給するための電源装置の制
御は、コンピュータ本体の小型化と共に低消費電力化に
対する要求のために重要な要素になっている。ところ
で、コンピュータシステムではメインメモリとは異な
り、電源遮断時にデータの保存を維持できる外部記憶装
置が必要不可欠な構成要素になっている。
【０００３】この外部記憶装置として、磁気ディスク装
置や光ディスク装置等と比較して、高速アクセスの可能
なフラッシュＥＥＰＲＯＭ（フラッシュメモリ）から構
成される半導体ディスク装置が注目されている。半導体
ディスク装置では、フラッシュＥＥＰＲＯＭは不揮発性
であるため、電源遮断時でも書込みされたデータの保存
を維持できるが、通常ではデータレジスタ（ＳＲＡＭか
らなるバッファメモリ）を介してディスクコントローラ
とのデータ転送が行なわれている。このため、緊急の電
源遮断が発生した場合に、データレジスタに保持されて
いるデータの書込み処理が終了していない状態もある。
置や光ディスク装置等と比較して、高速アクセスの可能
なフラッシュＥＥＰＲＯＭ（フラッシュメモリ）から構
成される半導体ディスク装置が注目されている。半導体
ディスク装置では、フラッシュＥＥＰＲＯＭは不揮発性
であるため、電源遮断時でも書込みされたデータの保存
を維持できるが、通常ではデータレジスタ（ＳＲＡＭか
らなるバッファメモリ）を介してディスクコントローラ
とのデータ転送が行なわれている。このため、緊急の電
源遮断が発生した場合に、データレジスタに保持されて
いるデータの書込み処理が終了していない状態もある。
【０００４】そこで、半導体ディスク装置に使用される
電源装置は、電源遮断後でもある程度の予備電力を供給
できるようにコンデンサ（充電式バッテリ）などを使用
した予備電源を備えている。この予備電源により、電源
遮断後に例えばデータレジスタに保持されているデータ
をフラッシュＥＥＰＲＯＭに確実に書込み、保存させ
る。このような電源遮断時にデータの保護などの処理を
実行する動作を、ここではシステムの内部待避動作と呼
ぶ。
電源装置は、電源遮断後でもある程度の予備電力を供給
できるようにコンデンサ（充電式バッテリ）などを使用
した予備電源を備えている。この予備電源により、電源
遮断後に例えばデータレジスタに保持されているデータ
をフラッシュＥＥＰＲＯＭに確実に書込み、保存させ
る。このような電源遮断時にデータの保護などの処理を
実行する動作を、ここではシステムの内部待避動作と呼
ぶ。
【０００５】
【発明が解決しようとする課題】半導体ディスク装置を
使用したシステムでは、前記のように、電源遮断時の予
備電力を得るための予備電源を有する電源装置が使用さ
れている。しかしながら、システムの小型化や軽量化な
どに伴って、予備電源の電源容量は限定されているのが
一般的である。このため、電源遮断後に、遮断前と同様
の電力を使用すると、コンデンサなどの内部抵抗による
電圧降下が急激に発生し、システムの内部待避動作に必
要な電力が得られない場合がある。
使用したシステムでは、前記のように、電源遮断時の予
備電力を得るための予備電源を有する電源装置が使用さ
れている。しかしながら、システムの小型化や軽量化な
どに伴って、予備電源の電源容量は限定されているのが
一般的である。このため、電源遮断後に、遮断前と同様
の電力を使用すると、コンデンサなどの内部抵抗による
電圧降下が急激に発生し、システムの内部待避動作に必
要な電力が得られない場合がある。
【０００６】そこで、本発明の目的は、半導体ディスク
装置を使用したシステムにおいて、電源遮断時に使用す
る予備電源の電力を節約するための電力節約機能を実現
して、電源遮断後の内部待避動作を確実に実行させるこ
とができるようにして、結果的にシステムの信頼性を向
上させることにある。
装置を使用したシステムにおいて、電源遮断時に使用す
る予備電源の電力を節約するための電力節約機能を実現
して、電源遮断後の内部待避動作を確実に実行させるこ
とができるようにして、結果的にシステムの信頼性を向
上させることにある。
【０００７】
【課題を解決するための手段】本発明は、フラッシュＥ
ＥＰＲＯＭから構成される半導体ディスク装置を使用し
たデータ記憶システムにおいて、予備電源を有する電源
手段と、電源遮断を検知する機能を有する電源監視手段
と、電源遮断の検知を通知されたときに予備電源を使用
する電力節約モードに移行させる電力節約モード手段と
を備えたシステムである。このような構成により、シス
テムに対する電源供給が緊急に遮断された場合に、電力
節約モードに移行してシステムの内部待避動作を実行す
ることになる。従って、電力節約モードにより予備電源
の消費電力を節約できるため、システムの内部待避動作
などの必要な処理を確実に実行させることが可能とな
る。
ＥＰＲＯＭから構成される半導体ディスク装置を使用し
たデータ記憶システムにおいて、予備電源を有する電源
手段と、電源遮断を検知する機能を有する電源監視手段
と、電源遮断の検知を通知されたときに予備電源を使用
する電力節約モードに移行させる電力節約モード手段と
を備えたシステムである。このような構成により、シス
テムに対する電源供給が緊急に遮断された場合に、電力
節約モードに移行してシステムの内部待避動作を実行す
ることになる。従って、電力節約モードにより予備電源
の消費電力を節約できるため、システムの内部待避動作
などの必要な処理を確実に実行させることが可能とな
る。
【０００８】本発明の第１の態様としては、電力節約モ
ード手段として電源遮断時にシステムの内部クロックの
周波数を低下させる手段である。この内部クロックの周
波数の低下により、通常時よりも処理速度が低下する
が、消費電力も低下するため、電源容量が限定された予
備電源によりシステムの内部待避動作などの必要な処理
を確実に実行させることができる。
ード手段として電源遮断時にシステムの内部クロックの
周波数を低下させる手段である。この内部クロックの周
波数の低下により、通常時よりも処理速度が低下する
が、消費電力も低下するため、電源容量が限定された予
備電源によりシステムの内部待避動作などの必要な処理
を確実に実行させることができる。
【０００９】本発明の第２の態様としては、電力節約モ
ード手段として電源遮断時に同時活性化させる前記フラ
ッシュＥＥＰＲＯＭのメモリ数を減少させるモード切替
手段である。半導体ディスク装置は通常では複数のフラ
ッシュＥＥＰＲＯＭを同時並列に動作させているが、モ
ード切替手段により電源遮断時には例えば各フラッシュ
ＥＥＰＲＯＭをシリアル動作に切り替える。
ード手段として電源遮断時に同時活性化させる前記フラ
ッシュＥＥＰＲＯＭのメモリ数を減少させるモード切替
手段である。半導体ディスク装置は通常では複数のフラ
ッシュＥＥＰＲＯＭを同時並列に動作させているが、モ
ード切替手段により電源遮断時には例えば各フラッシュ
ＥＥＰＲＯＭをシリアル動作に切り替える。
【００１０】本発明の第３の態様としては、電源遮断時
にホストシステムとの間でデータ転送中の場合に、デー
タ転送の終了処理を実行して、システムの内部待避動作
に必要な処理に移行させる制御手段を有する。電源遮断
によりデータ転送が中断するようなシステムの緊急停止
状態では、いわゆるハングアップ現象（システムのコン
トロール不能状態）が発生する可能性が高い。そこで、
電源遮断時に強制的にデータ転送を終了させることによ
り、ハングアップ現象の発生を防止することが可能とな
る。
にホストシステムとの間でデータ転送中の場合に、デー
タ転送の終了処理を実行して、システムの内部待避動作
に必要な処理に移行させる制御手段を有する。電源遮断
によりデータ転送が中断するようなシステムの緊急停止
状態では、いわゆるハングアップ現象（システムのコン
トロール不能状態）が発生する可能性が高い。そこで、
電源遮断時に強制的にデータ転送を終了させることによ
り、ハングアップ現象の発生を防止することが可能とな
る。
【００１１】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態を説明する。図１は本発明の実施形態に関係する
半導体ディスク装置を使用したコンピュータシステムの
要部を示すブロック図である。 （コンピュータシステム）本発明のコンピュータシステ
ムは、図１に示すように、複数のフラッシュＥＥＰＲＯ
Ｍにより構成された半導体ディスク装置１を外部記憶装
置として使用する例えばパーソナルコンピュータを想定
している。半導体ディスク装置１は、フラッシュＥＥＰ
ＲＯＭからなるメモリチップ２と、コントローラ（ディ
スクコントローラ）３と、電源装置４と、本実施形態に
関係する電源電圧監視回路５とを有する。
の形態を説明する。図１は本発明の実施形態に関係する
半導体ディスク装置を使用したコンピュータシステムの
要部を示すブロック図である。 （コンピュータシステム）本発明のコンピュータシステ
ムは、図１に示すように、複数のフラッシュＥＥＰＲＯ
Ｍにより構成された半導体ディスク装置１を外部記憶装
置として使用する例えばパーソナルコンピュータを想定
している。半導体ディスク装置１は、フラッシュＥＥＰ
ＲＯＭからなるメモリチップ２と、コントローラ（ディ
スクコントローラ）３と、電源装置４と、本実施形態に
関係する電源電圧監視回路５とを有する。
【００１２】各メモリチップ２は、ＥＥＰＲＯＭのメモ
リセル以外に、データレジスタ２Ａを有し、このデータ
レジスタ２Ａをバッファとして入出力データ（Ｉ／Ｏ）
の転送を行なう。各メモリチップ２は、リードアクセス
またはライトアクセスに応じてデータのリード／ライト
時にはビジィ（ＢＵＳＹ）信号を出力し、またリード／
ライトが可能であればレディ（ＲＥＡＤＹ）信号を出力
する（Ｒ／Ｂ信号と総称する）。
リセル以外に、データレジスタ２Ａを有し、このデータ
レジスタ２Ａをバッファとして入出力データ（Ｉ／Ｏ）
の転送を行なう。各メモリチップ２は、リードアクセス
またはライトアクセスに応じてデータのリード／ライト
時にはビジィ（ＢＵＳＹ）信号を出力し、またリード／
ライトが可能であればレディ（ＲＥＡＤＹ）信号を出力
する（Ｒ／Ｂ信号と総称する）。
【００１３】コントローラ３は、各メモリチップ２とデ
ータや制御信号（Ｒ／Ｂ信号やチップセレクト信号ＣＥ
など）を交換するための内部インターフェース１１と、
ホストシステムの外部バス６とのデータ転送を行なうた
めの外部インターフェース１２と、マイクロプロセッサ
（ＭＰＵ）１０と、内部クロックＣＬを発生するための
クロック発生回路１３とを有する。ＭＰＵ１０は、半導
体ディスク装置１のメイン制御装置であり、図示しない
ＲＯＭに格納されたプログラムを実行することにより、
リード／ライトコマンド処理などの各種の制御動作を実
行する（プログラムと共にファームウェアとも呼ぶ）。
クロック発生回路１３は、ＭＰＵ１０などのコントロー
ラ３の内部動作に必要な内部クロックＣＬを出力する。
ータや制御信号（Ｒ／Ｂ信号やチップセレクト信号ＣＥ
など）を交換するための内部インターフェース１１と、
ホストシステムの外部バス６とのデータ転送を行なうた
めの外部インターフェース１２と、マイクロプロセッサ
（ＭＰＵ）１０と、内部クロックＣＬを発生するための
クロック発生回路１３とを有する。ＭＰＵ１０は、半導
体ディスク装置１のメイン制御装置であり、図示しない
ＲＯＭに格納されたプログラムを実行することにより、
リード／ライトコマンド処理などの各種の制御動作を実
行する（プログラムと共にファームウェアとも呼ぶ）。
クロック発生回路１３は、ＭＰＵ１０などのコントロー
ラ３の内部動作に必要な内部クロックＣＬを出力する。
【００１４】電源装置４は、半導体ディスク装置１の動
作に必要な電力を供給する電源本体と、例えば大容量の
コンデンサ（充電式バッテリ）などからなる予備電源４
Ａを有する。予備電源４Ａは、電源本体の電力供給の停
止（電源遮断）時に、所定の電源容量分の予備電力を供
給する。電源電圧監視回路５は、電源装置４がオンして
から電源電圧を監視し、電源遮断（電源オフ）を検知し
て検出信号ＰＬをコントローラ３に出力する。
作に必要な電力を供給する電源本体と、例えば大容量の
コンデンサ（充電式バッテリ）などからなる予備電源４
Ａを有する。予備電源４Ａは、電源本体の電力供給の停
止（電源遮断）時に、所定の電源容量分の予備電力を供
給する。電源電圧監視回路５は、電源装置４がオンして
から電源電圧を監視し、電源遮断（電源オフ）を検知し
て検出信号ＰＬをコントローラ３に出力する。
【００１５】ホストシステムは、外部バス６を介して半
導体ディスク装置１などの周辺デバイスと接続されるコ
ンピュータ本体であり、マイクロプロセッサ（ＣＰＵ）
７およびメインメモリ（ＤＲＡＭ）８を有する。ここ
で、半導体ディスク装置１は、具体的には、例えばＰＣ
カードコントローラにより制御されるフラッシュメモリ
カードやフラッシュ記憶ドライブとしてホストシステム
に接続される。 （第１の実施形態の電力節約動作）前述のようなシステ
ム構成において、本実施形態は、電源装置４の電源遮断
が発生したときに、予備電源４Ａからの電力供給に切替
わると共に、コントローラ３は電力節約モードによる動
作を実行して、半導体ディスク装置１の制御、具体的に
は後述するシステムの内部待避動作を実行する。
導体ディスク装置１などの周辺デバイスと接続されるコ
ンピュータ本体であり、マイクロプロセッサ（ＣＰＵ）
７およびメインメモリ（ＤＲＡＭ）８を有する。ここ
で、半導体ディスク装置１は、具体的には、例えばＰＣ
カードコントローラにより制御されるフラッシュメモリ
カードやフラッシュ記憶ドライブとしてホストシステム
に接続される。 （第１の実施形態の電力節約動作）前述のようなシステ
ム構成において、本実施形態は、電源装置４の電源遮断
が発生したときに、予備電源４Ａからの電力供給に切替
わると共に、コントローラ３は電力節約モードによる動
作を実行して、半導体ディスク装置１の制御、具体的に
は後述するシステムの内部待避動作を実行する。
【００１６】以下図４のフローチャートを参照して、本
実施形態の電力節約モードによる動作を具体的に説明す
る。まず、電源装置４がオンして半導体ディスク装置１
に電力供給が開始されると、コントローラ３はホストシ
ステムからのリード／ライトアクセスに要求に応じて、
各メモリチップ２を制御する（ステップＳ１）。即ち、
リードアクセスであれば、コントローラ３はチップセレ
クト信号ＣＥにより、アクセス対象のデータを格納した
メモリチップ２を選択して、データレジスタ２Ａを介し
てデータを読出す。コントローラ３は、内部インターフ
ェース１１を介して読出したデータを入力して、外部イ
ンターフェース１２を介してホストシステムに転送す
る。また、ライトアクセスであれば、コントローラ３は
外部インターフェース１２を介してホストシステムから
ライトデータを入力し、内部インターフェース１１を介
して選択したメモリチップ２にデータを出力する。メモ
リチップ２は、データをデータレジスタ２Ａにバッファ
した後に書込み動作を実行する。
実施形態の電力節約モードによる動作を具体的に説明す
る。まず、電源装置４がオンして半導体ディスク装置１
に電力供給が開始されると、コントローラ３はホストシ
ステムからのリード／ライトアクセスに要求に応じて、
各メモリチップ２を制御する（ステップＳ１）。即ち、
リードアクセスであれば、コントローラ３はチップセレ
クト信号ＣＥにより、アクセス対象のデータを格納した
メモリチップ２を選択して、データレジスタ２Ａを介し
てデータを読出す。コントローラ３は、内部インターフ
ェース１１を介して読出したデータを入力して、外部イ
ンターフェース１２を介してホストシステムに転送す
る。また、ライトアクセスであれば、コントローラ３は
外部インターフェース１２を介してホストシステムから
ライトデータを入力し、内部インターフェース１１を介
して選択したメモリチップ２にデータを出力する。メモ
リチップ２は、データをデータレジスタ２Ａにバッファ
した後に書込み動作を実行する。
【００１７】ここで、電源電圧監視回路５は、電源装置
４の電源電圧を監視しており、緊急や異常等を含む電源
遮断の発生を検知する。即ち、電源遮断（電源オフ）が
発生すると、電源電圧監視回路５はそれを検知して検出
信号ＰＬをコントローラ３に出力する（ステップＳ２〜
Ｓ４）。
４の電源電圧を監視しており、緊急や異常等を含む電源
遮断の発生を検知する。即ち、電源遮断（電源オフ）が
発生すると、電源電圧監視回路５はそれを検知して検出
信号ＰＬをコントローラ３に出力する（ステップＳ２〜
Ｓ４）。
【００１８】コントローラ３は、電源電圧監視回路５か
らの電源遮断の通知を受けて、電力節約モードに切替え
て、通常では例えば５Ｖ電圧の動作を例えば３Ｖの低電
圧モードの動作に切り替える（ステップＳ１１のＹＥ
Ｓ）。そして、コントローラ３は、電源遮断時に必要な
電源オフ時処理であるシステムの内部待避動作などを実
行する（ステップＳ１２）。システムの内部待避動作と
は、例えば電源遮断時に書込みデータがデータレジスタ
２Ａに保持されているが、メモリチップ２に書込まれる
前の状態において、データレジスタ２Ａからデータが確
実に書込まれて保存させるための動作である。これによ
り、電源遮断時にデータの保護を確実に実現することが
できる。 （変形例１）前記の電力節約モードの変形例として、ク
ロック発生回路１３により生成される内部クロックＣＬ
の周波数を切り替える機能を想定する。即ち、例えばＭ
ＰＵ１０は電源電圧監視回路５からの電源遮断の通知を
受けると、クロック発生回路１３を制御して、内部クロ
ックＣＬの周波数を低下させる（ステップＳ５，Ｓ
６）。これにより、ＭＰＵ１０は動作クロックの周波数
が低下するため、動作速度が低下するが、消費電力も減
少する。従って、結果的にコントローラ３は電力節約モ
ードによる動作となる。 （変形例２）電力節約モードの変形例として、フラッシ
ュＥＥＰＲＯＭの同時活性化メモリ数を減少させる機能
を想定する。具体的には図２を参照して、本変形例に関
係するコントローラ３の内部構成を説明する。
らの電源遮断の通知を受けて、電力節約モードに切替え
て、通常では例えば５Ｖ電圧の動作を例えば３Ｖの低電
圧モードの動作に切り替える（ステップＳ１１のＹＥ
Ｓ）。そして、コントローラ３は、電源遮断時に必要な
電源オフ時処理であるシステムの内部待避動作などを実
行する（ステップＳ１２）。システムの内部待避動作と
は、例えば電源遮断時に書込みデータがデータレジスタ
２Ａに保持されているが、メモリチップ２に書込まれる
前の状態において、データレジスタ２Ａからデータが確
実に書込まれて保存させるための動作である。これによ
り、電源遮断時にデータの保護を確実に実現することが
できる。 （変形例１）前記の電力節約モードの変形例として、ク
ロック発生回路１３により生成される内部クロックＣＬ
の周波数を切り替える機能を想定する。即ち、例えばＭ
ＰＵ１０は電源電圧監視回路５からの電源遮断の通知を
受けると、クロック発生回路１３を制御して、内部クロ
ックＣＬの周波数を低下させる（ステップＳ５，Ｓ
６）。これにより、ＭＰＵ１０は動作クロックの周波数
が低下するため、動作速度が低下するが、消費電力も減
少する。従って、結果的にコントローラ３は電力節約モ
ードによる動作となる。 （変形例２）電力節約モードの変形例として、フラッシ
ュＥＥＰＲＯＭの同時活性化メモリ数を減少させる機能
を想定する。具体的には図２を参照して、本変形例に関
係するコントローラ３の内部構成を説明する。
【００１９】即ち、内部インターフェース１１は、各メ
モリチップ２からそれぞれＲ／Ｂ信号を並列に入力し
て、入出力データの転送を制御するインターフェースコ
ントローラ１１Ａに相当する機能を備えている。通常で
は、インターフェースコントローラ１１Ａは、各メモリ
チップ２を同時に活性化して各Ｒ／Ｂ信号を並列に入力
している。本変形例は、モード切替回路１１Ｃと選択機
能付きオアゲート回路（ＯＲ回路）１１Ｂを設けた構成
である。
モリチップ２からそれぞれＲ／Ｂ信号を並列に入力し
て、入出力データの転送を制御するインターフェースコ
ントローラ１１Ａに相当する機能を備えている。通常で
は、インターフェースコントローラ１１Ａは、各メモリ
チップ２を同時に活性化して各Ｒ／Ｂ信号を並列に入力
している。本変形例は、モード切替回路１１Ｃと選択機
能付きオアゲート回路（ＯＲ回路）１１Ｂを設けた構成
である。
【００２０】ＯＲ回路１１Ｂは通常時には動作せず、各
メモリチップ２からのＲ／Ｂ信号を選択的にインターフ
ェースコントローラ１１Ａに出力する。モード切替回路
１１Ｃは、電源電圧監視回路５からの電源遮断の検出信
号ＰＬを入力すると、ＯＲ回路１１Ｂを動作させる（ス
テップＳ７，Ｓ８のＹＥＳ）。これにより、インターフ
ェースコントローラ１１Ａは同時並列ではなく、例えば
シリアルに各メモリチップ２を制御して、ＯＲ回路１１
Ｂを介してＲ／Ｂ信号を選択的に入力する（ステップＳ
９）。これにより、同時活性化メモリ数を減少させるこ
とにより、結果的に消費電力の低減化を図ることができ
る。
メモリチップ２からのＲ／Ｂ信号を選択的にインターフ
ェースコントローラ１１Ａに出力する。モード切替回路
１１Ｃは、電源電圧監視回路５からの電源遮断の検出信
号ＰＬを入力すると、ＯＲ回路１１Ｂを動作させる（ス
テップＳ７，Ｓ８のＹＥＳ）。これにより、インターフ
ェースコントローラ１１Ａは同時並列ではなく、例えば
シリアルに各メモリチップ２を制御して、ＯＲ回路１１
Ｂを介してＲ／Ｂ信号を選択的に入力する（ステップＳ
９）。これにより、同時活性化メモリ数を減少させるこ
とにより、結果的に消費電力の低減化を図ることができ
る。
【００２１】なお、本変形例において、モード切替回路
１１ＣとＯＲ回路１１Ｂとを使用するハードウェア構成
ではなく、ファームウェア（ＭＰＵ１０）により同時活
性化メモリ数を減少させる機能でもよい（ステップＳ８
のＮＯ，Ｓ１０）。即ち、ＭＰＵ１０は、電源電圧監視
回路５からの電源遮断の通知を受けると、シリアルに各
メモリチップ２をアクセス制御して、同時活性化メモリ
数を減少させる。
１１ＣとＯＲ回路１１Ｂとを使用するハードウェア構成
ではなく、ファームウェア（ＭＰＵ１０）により同時活
性化メモリ数を減少させる機能でもよい（ステップＳ８
のＮＯ，Ｓ１０）。即ち、ＭＰＵ１０は、電源電圧監視
回路５からの電源遮断の通知を受けると、シリアルに各
メモリチップ２をアクセス制御して、同時活性化メモリ
数を減少させる。
【００２２】以上のように本実施形態によれば、電源電
圧監視回路５からの電源遮断の通知がなされると、コン
トローラ３は各種の電力節約モードに切替えて、消費電
力を抑制しながらシステムの内部待避動作などの処理を
実行する。この電力節約モードへの切り替えにより、電
源遮断後に使用される予備電源４Ａの消費電力を抑制す
ることができるため、限定された容量の予備電源４Ａを
有効に使用して、システムの内部待避動作などの処理を
確実に行なうことが可能となる。 （第２の実施形態）図３のブロック図と図５のフローチ
ャートは第２の実施形態に関係する図である。第２の実
施形態は、電源遮断時にホストシステムとのデータ転送
が継続中の場合に対する処理である。
圧監視回路５からの電源遮断の通知がなされると、コン
トローラ３は各種の電力節約モードに切替えて、消費電
力を抑制しながらシステムの内部待避動作などの処理を
実行する。この電力節約モードへの切り替えにより、電
源遮断後に使用される予備電源４Ａの消費電力を抑制す
ることができるため、限定された容量の予備電源４Ａを
有効に使用して、システムの内部待避動作などの処理を
確実に行なうことが可能となる。 （第２の実施形態）図３のブロック図と図５のフローチ
ャートは第２の実施形態に関係する図である。第２の実
施形態は、電源遮断時にホストシステムとのデータ転送
が継続中の場合に対する処理である。
【００２３】本実施形態では、図３に示すように、コン
トローラ３において、外部インターフェース１２には電
源電圧監視回路５からの電源遮断の通知（検出信号Ｐ
Ｌ）を受けたときに、データ転送中であればデータ転送
の終了処理を実行する制御回路１２Ａが設けられてい
る。以下、図５のフローチャートを参照して、具体的に
説明する。
トローラ３において、外部インターフェース１２には電
源電圧監視回路５からの電源遮断の通知（検出信号Ｐ
Ｌ）を受けたときに、データ転送中であればデータ転送
の終了処理を実行する制御回路１２Ａが設けられてい
る。以下、図５のフローチャートを参照して、具体的に
説明する。
【００２４】まず第１の実施形態と同様に、電源装置４
がオンして半導体ディスク装置１に電力供給が開始され
ると、コントローラ３はホストシステムからのリード／
ライトアクセスに要求に応じて、各メモリチップ２を制
御する（ステップＳ２０）。コントローラ３は、外部イ
ンターフェース１２を介してホストシステムとの間で、
リードデータまたはライトデータのデータ転送動作を実
行する。
がオンして半導体ディスク装置１に電力供給が開始され
ると、コントローラ３はホストシステムからのリード／
ライトアクセスに要求に応じて、各メモリチップ２を制
御する（ステップＳ２０）。コントローラ３は、外部イ
ンターフェース１２を介してホストシステムとの間で、
リードデータまたはライトデータのデータ転送動作を実
行する。
【００２５】一方、電源電圧監視回路５は、電源装置４
の電源電圧を監視しており、緊急や異常等を含む電源遮
断の発生を検知する。即ち、電源遮断（電源オフ）が発
生すると、電源電圧監視回路５はそれを検知して検出信
号ＰＬをコントローラ３に出力する（ステップＳ２１〜
Ｓ２３）。
の電源電圧を監視しており、緊急や異常等を含む電源遮
断の発生を検知する。即ち、電源遮断（電源オフ）が発
生すると、電源電圧監視回路５はそれを検知して検出信
号ＰＬをコントローラ３に出力する（ステップＳ２１〜
Ｓ２３）。
【００２６】ここで、本実施形態では、コントローラ３
が外部インターフェース１２を介してホストシステムと
の間でデータ転送中であれば、制御回路１２Ａはデータ
転送の終了処理を実行する（ステップＳ２４，Ｓ２
５）。即ち、制御回路１２Ａは、外部インターフェース
１２に設けられているインターフェース・レジスタ群の
中で、ステータスレジスタ１２Ｂに転送終了フラグをセ
ットする。ＭＰＵ１０は、常にステータスレジスタ１２
Ｂを参照して、データ転送状態を監視しているため、転
送終了フラグがセットされると、データ転送が実際には
終了していなくても、データ転送が終了したと認識す
る。
が外部インターフェース１２を介してホストシステムと
の間でデータ転送中であれば、制御回路１２Ａはデータ
転送の終了処理を実行する（ステップＳ２４，Ｓ２
５）。即ち、制御回路１２Ａは、外部インターフェース
１２に設けられているインターフェース・レジスタ群の
中で、ステータスレジスタ１２Ｂに転送終了フラグをセ
ットする。ＭＰＵ１０は、常にステータスレジスタ１２
Ｂを参照して、データ転送状態を監視しているため、転
送終了フラグがセットされると、データ転送が実際には
終了していなくても、データ転送が終了したと認識す
る。
【００２７】コントローラ３は、前述したように、電源
電圧監視回路５からの電源遮断の通知を受けると、電力
節約モードに切替えてシステムの内部待避動作などに移
行する（ステップＳ２６）。
電圧監視回路５からの電源遮断の通知を受けると、電力
節約モードに切替えてシステムの内部待避動作などに移
行する（ステップＳ２６）。
【００２８】以上のように本実施形態によれば、特に電
源遮断が緊急または異常により発生した場合に、ホスト
システムとの間でデータ転送が継続中であれば、データ
転送が中断する事態となる。このようなデータ転送の中
断するような事態は、ホストシステムに対する応答も中
断することなり、いわゆるハングアップ現象（システム
停止によるコントロール不能状態）が発生する可能性が
ある。そこで、本実施形態は、電源遮断が発生したとき
に、データ転送の終了処理を実行することにより、例え
ばＭＰＵ１０によりホストシステムに対する応答を継続
させることができる。従って、見掛け上ではデータ転送
とホストシステムに対する応答の中断を防止して、ハン
グアップ現象の発生を未然に防止することができる。
源遮断が緊急または異常により発生した場合に、ホスト
システムとの間でデータ転送が継続中であれば、データ
転送が中断する事態となる。このようなデータ転送の中
断するような事態は、ホストシステムに対する応答も中
断することなり、いわゆるハングアップ現象（システム
停止によるコントロール不能状態）が発生する可能性が
ある。そこで、本実施形態は、電源遮断が発生したとき
に、データ転送の終了処理を実行することにより、例え
ばＭＰＵ１０によりホストシステムに対する応答を継続
させることができる。従って、見掛け上ではデータ転送
とホストシステムに対する応答の中断を防止して、ハン
グアップ現象の発生を未然に防止することができる。
【００２９】
【発明の効果】以上詳述したように本発明によれば、半
導体ディスク装置を使用したシステムにおいて、電源遮
断時に予備電源を使用してシステムの内部待避動作など
を実行させるときに、電力節約機能により予備電源の消
費電力を節約することができる。従って、電源遮断時
に、限定された容量の予備電源を使用するシステムの内
部待避動作などの処理を確実に実行することができる。
これにより、結果的に電源遮断時のデータ保護などを実
現できるため、システムの信頼性を向上させることが可
能となる。
導体ディスク装置を使用したシステムにおいて、電源遮
断時に予備電源を使用してシステムの内部待避動作など
を実行させるときに、電力節約機能により予備電源の消
費電力を節約することができる。従って、電源遮断時
に、限定された容量の予備電源を使用するシステムの内
部待避動作などの処理を確実に実行することができる。
これにより、結果的に電源遮断時のデータ保護などを実
現できるため、システムの信頼性を向上させることが可
能となる。
【００３０】また、電源遮断時にデータ転送の終了処理
を実行することにより、システムのハングアップ現象の
発生を未然に防止できるため、電源遮断時でもシステム
を確実に動作させることが可能となる。
を実行することにより、システムのハングアップ現象の
発生を未然に防止できるため、電源遮断時でもシステム
を確実に動作させることが可能となる。
【図１】本発明の実施形態に関係する半導体ディスク装
置を使用したコンピュータシステムの要部を示すブロッ
ク図。
置を使用したコンピュータシステムの要部を示すブロッ
ク図。
【図２】第１の実施形態に関係するシステムの要部を示
すブロック図。
すブロック図。
【図３】第２の実施形態に関係するシステムの要部を示
すブロック図。
すブロック図。
【図４】第１の実施形態に関係する動作を説明するため
のフローチャート。
のフローチャート。
【図５】第２の実施形態に関係する動作を説明するため
のフローチャート。
のフローチャート。
１…半導体ディスク装置 ２…フラッシュＥＥＰＲＯＭ（メモリチップ） ２Ａ…データレジスタ ３…コントローラ ４…電源装置 ４Ａ…予備電源 ５…電源電圧監視回路 ６…外部バス ７…ＣＰＵ（ホストシステム） ８…メインメモリ １０…ＭＰＵ １１…内部インターフェース １１Ａ…インターフェースコントローラ １１Ｂ…選択機能付きオアゲート回路（ＯＲ回路） １１Ｃ…モード切替回路 １２…外部インターフェース １２Ａ…制御回路 １２Ｂ…ステータスレジスタ １３…クロック発生回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ１１Ｃ 16/06 Ｇ１１Ｃ 17/00 ６３２Ｄ
Claims (9)
- 【請求項１】 フラッシュＥＥＰＲＯＭから構成される
半導体ディスク装置を使用したデータ記憶システムであ
って、 システムに電力を供給し、電源遮断後に所定の動作に必
要な予備電力を供給する予備電源を有する電源手段と、 前記電源の電源電圧を監視し、電源遮断を検知する機能
を有する電源監視手段と、 前記電源監視手段から電源遮断の検知を通知されたとき
に、前記予備電源を使用する電力節約モードに移行させ
る電力節約モード手段とを具備したことを特徴とするデ
ータ記憶システム。 - 【請求項２】 前記電力節約モード手段は前記システム
の内部クロックの周波数を低下させる手段を有すること
を特徴とする請求項１記載のデータ記憶システム。 - 【請求項３】 前記電力節約モード手段は、通常の電源
電圧に対して低電圧モードに切り替えて、前記電源遮断
後にシステムの内部待避動作に必要な処理を実行する手
段を有することを特徴とする請求項１記載のデータ記憶
システム。 - 【請求項４】 複数のフラッシュＥＥＰＲＯＭから構成
される半導体ディスク装置を使用したデータ記憶システ
ムであって、 システムに電力を供給し、電源遮断後に所定の動作に必
要な予備電力を供給する予備電源を有する電源手段と、 前記電源の電源電圧を監視し、電源遮断を検知する機能
を有する電源監視手段と、 前記電源監視手段から電源遮断の検知を通知されたとき
に、同時活性化させる前記フラッシュＥＥＰＲＯＭのメ
モリ数を減少させるモード切替手段とを具備したことを
特徴とするデータ記憶システム。 - 【請求項５】 前記モード切替手段は、システムのコン
トローラを構成するファームウェアにより構成されてお
り、前記電源遮断後に同時活性化させる前記フラッシュ
ＥＥＰＲＯＭのメモリ数を減少させることを特徴とする
請求項３記載のデータ記憶システム。 - 【請求項６】 前記モード切替手段は、前記各フラッシ
ュＥＥＰＲＯＭのレディ／ビジィ信号を入力して前記各
フラッシュＥＥＰＲＯＭの入出力を制御するコントロー
ラの内部に設けられて、 前記各フラッシュＥＥＰＲＯＭ毎に独立して出力される
各レディ／ビジィ信号を入力するオアゲート回路を有
し、前記電源遮断後に前記オアゲート回路を動作させて
各レディ／ビジィ信号を選択的に前記コントローラに入
力して、同時活性化させる前記フラッシュＥＥＰＲＯＭ
のメモリ数を減少させるように構成されていることを特
徴とする請求項３記載のデータ記憶システム。 - 【請求項７】 複数のフラッシュＥＥＰＲＯＭから構成
される半導体ディスク装置を使用したデータ記憶システ
ムであって、 システムに電力を供給し、電源遮断後に所定の動作に必
要な予備電力を供給する予備電源を有する電源手段と、 前記電源の電源電圧を監視し、電源遮断を検知する機能
を有する電源監視手段と、 ホストシステムからのリードアクセスまたはライトアク
セスに応じて、前記各フラッシュＥＥＰＲＯＭから読出
したデータまたは前記各フラッシュＥＥＰＲＯＭに書込
むデータを前記ホストシステムとの間で転送するインタ
ーフェース手段と、 前記電源監視手段から電源遮断の検知を通知されたとき
に、前記ホストシステムとのデータ転送が継続している
場合でもデータ転送の終了処理を実行して、前記電源遮
断後にシステムの内部待避動作に必要な処理に移行させ
る制御手段とを具備したことを特徴とするデータ記憶シ
ステム。 - 【請求項８】 複数のフラッシュＥＥＰＲＯＭから構成
される半導体ディスク装置を使用し、電源遮断後に所定
の動作に必要な予備電力を供給する予備電源を有する電
源手段、及び前記電源の電源電圧を監視し、電源遮断を
検知する機能を有する電源監視手段を有するデータ記憶
システムに適用する電力節約方法であって、 前記電源監視手段により電源遮断の検知を受信する処理
と、 前記電源遮断の検知に応じて電力節約モードに切替える
処理と、 前記電力節約モードによるシステムの内部待避動作に必
要な処理とからなることを特徴とする電力節約方法。 - 【請求項９】 複数のフラッシュＥＥＰＲＯＭから構成
される半導体ディスク装置を使用し、電源遮断後に所定
の動作に必要な予備電力を供給する予備電源を有する電
源手段、及び前記電源の電源電圧を監視し、電源遮断を
検知する機能を有する電源監視手段を有するデータ記憶
システムに適用する電力節約方法であって、 前記電源監視手段により電源遮断の検知を受信する処理
と、 前記電源遮断の検知を受信したときに、ホストシステム
との間で、前記各フラッシュＥＥＰＲＯＭに対するリー
ドアクセスまたはライトアクセスに応じたデータ転送が
継続しているか否かを判定する処理と、 前記データ転送が継続中の場合にデータ転送の終了処理
を実行して、前記電源遮断後にシステムの内部待避動作
に移行させる処理とからなることを特徴とする電力節約
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34806196A JPH10187302A (ja) | 1996-12-26 | 1996-12-26 | データ記憶システム及び同システムに適用する電力節約方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34806196A JPH10187302A (ja) | 1996-12-26 | 1996-12-26 | データ記憶システム及び同システムに適用する電力節約方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10187302A true JPH10187302A (ja) | 1998-07-14 |
Family
ID=18394488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34806196A Pending JPH10187302A (ja) | 1996-12-26 | 1996-12-26 | データ記憶システム及び同システムに適用する電力節約方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10187302A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000187535A (ja) * | 1998-12-14 | 2000-07-04 | Internatl Business Mach Corp <Ibm> | 低電力モ―ド・コンピュ―タ |
| JP2002082829A (ja) * | 2000-09-06 | 2002-03-22 | Nec Kofu Ltd | 消費電力制御装置及び消費電力制御方法 |
| JP2002351737A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2007193810A (ja) * | 2006-01-18 | 2007-08-02 | Apple Inc | フラッシュメモリ用インターリーブポリシー |
| JP2009540432A (ja) * | 2006-06-09 | 2009-11-19 | マイクロン テクノロジー， インク． | メモリデバイスの動作管理をするための方法及び装置 |
| JP2010044629A (ja) * | 2008-08-13 | 2010-02-25 | Nec Corp | サーバブレード、ブレードサーバ装置、サーバブレード制御方法、プログラム及び記録媒体 |
| JP2010067263A (ja) * | 2008-07-18 | 2010-03-25 | Marvell World Trade Ltd | メモリへの選択的アクセス |
| JP2015032328A (ja) * | 2013-08-01 | 2015-02-16 | 富士通セミコンダクター株式会社 | 半導体記憶装置及びその書き込み方法並びにメモリシステム |
| JP2018049670A (ja) * | 2016-09-20 | 2018-03-29 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
| JP2018085163A (ja) * | 2012-05-25 | 2018-05-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10656692B2 (en) | 2014-09-11 | 2020-05-19 | Toshiba Memory Corporation | Memory system |
-
1996
- 1996-12-26 JP JP34806196A patent/JPH10187302A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000187535A (ja) * | 1998-12-14 | 2000-07-04 | Internatl Business Mach Corp <Ibm> | 低電力モ―ド・コンピュ―タ |
| JP2002082829A (ja) * | 2000-09-06 | 2002-03-22 | Nec Kofu Ltd | 消費電力制御装置及び消費電力制御方法 |
| JP2002351737A (ja) * | 2001-05-29 | 2002-12-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US7793059B2 (en) | 2006-01-18 | 2010-09-07 | Apple Inc. | Interleaving policies for flash memory |
| JP2007193810A (ja) * | 2006-01-18 | 2007-08-02 | Apple Inc | フラッシュメモリ用インターリーブポリシー |
| US8432765B2 (en) | 2006-06-09 | 2013-04-30 | Micron Technology, Inc. | Method and apparatus for managing behavior of memory devices |
| US8248881B2 (en) | 2006-06-09 | 2012-08-21 | Micron Technology, Inc. | Method and apparatus for managing behavior of memory devices |
| JP2009540432A (ja) * | 2006-06-09 | 2009-11-19 | マイクロン テクノロジー， インク． | メモリデバイスの動作管理をするための方法及び装置 |
| JP2010067263A (ja) * | 2008-07-18 | 2010-03-25 | Marvell World Trade Ltd | メモリへの選択的アクセス |
| JP2010044629A (ja) * | 2008-08-13 | 2010-02-25 | Nec Corp | サーバブレード、ブレードサーバ装置、サーバブレード制御方法、プログラム及び記録媒体 |
| JP2018085163A (ja) * | 2012-05-25 | 2018-05-31 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015032328A (ja) * | 2013-08-01 | 2015-02-16 | 富士通セミコンダクター株式会社 | 半導体記憶装置及びその書き込み方法並びにメモリシステム |
| US10656692B2 (en) | 2014-09-11 | 2020-05-19 | Toshiba Memory Corporation | Memory system |
| JP2018049670A (ja) * | 2016-09-20 | 2018-03-29 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6334828B2 (ja) | セルフリフレッシュ省電力モードを有するソリッドステートドライブ | |
| US8019929B2 (en) | Data processing apparatus and data control circuit for use therein | |
| JP4515093B2 (ja) | Ｃｐｕのパワーダウン方法及びそのための装置 | |
| JP3302847B2 (ja) | 記憶装置 | |
| US8683249B2 (en) | Switching a processor and memory to a power saving mode when waiting to access a second slower non-volatile memory on-demand | |
| JP2012529692A (ja) | メモリアレイにおける読み出し待ち時間を短縮するためのメモリ操作の一時停止 | |
| US20100169687A1 (en) | Data storage device and power-saving control method for data storage device | |
| JP2008225916A (ja) | データバックアップ時の電力低減装置 | |
| CN111857596B (zh) | Ssd低功耗实现方法、装置、计算机设备及存储介质 | |
| CN103543815A (zh) | 信息处理设备和信息处理方法 | |
| JPH10187302A (ja) | データ記憶システム及び同システムに適用する電力節約方法 | |
| US8046635B2 (en) | Data processing device and data control circuit for use therein | |
| JPH0876872A (ja) | コンピュータ装置 | |
| CN111752367B (zh) | 固态硬盘功耗降低方法、装置、计算机设备和存储介质 | |
| JP3541349B2 (ja) | キャッシュメモリ・バックアップシステム | |
| CN113986001A (zh) | 芯片及控制方法 | |
| US20130073792A1 (en) | Electronic apparatus using nand flash and memory management method thereof | |
| JP4503003B2 (ja) | 電源バックアップシステム及びこれを具えた電子機器 | |
| JPS62269253A (ja) | 半導体記憶装置の停電処理方式 | |
| JPH06259172A (ja) | バッテリ動作型の情報処理装置 | |
| US12189446B2 (en) | Method for addressing power outage, arithmetic logic apparatus | |
| JP4098400B2 (ja) | 半導体ディスク装置 | |
| JPH0628267A (ja) | 情報処理装置 | |
| US20260086720A1 (en) | Powering down memory device based on disabling background operation associated with memory device | |
| JPH0934805A (ja) | 半導体ディスク装置 |