JPH10187664A

JPH10187664A - 読み出し専用メモリ及び演算装置

Info

Publication number: JPH10187664A
Application number: JP34689796A
Authority: JP
Inventors: Yoji Kanie; 洋二蟹江
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-12-26
Filing date: 1996-12-26
Publication date: 1998-07-21
Anticipated expiration: 2016-12-26
Also published as: US6047302A; JP3916277B2

Abstract

(57)【要約】【課題】消費電力が低く、かつ、寿命が長い演算装置
を提供する。【解決手段】演算過程において読み出し専用メモリの
出力データを使用する演算装置において、出力値を、出
力値の冗長２進表現の各桁を、冗長２進表現の各桁がと
り得る値に割り当てられたそれぞれ異なる複数ビット列
で置き換えることによって得られるビット列で出力する
読み出し専用メモリ３−１、３−２、…、３−１１を設
けている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、読み出し専用メモ
リ、及び、演算過程において読み出し専用メモリの出力
データを使用する演算装置に関するものである。

【０００２】

【従来の技術】演算過程において読み出し専用メモリ
（以下、「メモリ」と省略する）の出力データを使用す
る演算装置の一例のブロック図を図９に示す。同図にお
いて、数値演算処理装置１００は、当該演算装置への入
力Ｘと、メモリ２００の出力データとに基づいて演算を
行い、出力Ｙを得ている。

【０００３】そして、メモリ２００は出力値を２進表現
で出力している。つまり、メモリ２００からは、例え
ば、その出力ビット数を１２ビットとすると、出力値が
７２４であるときは、７２４の２進表現である００１０
１１０１０１００が出力され、また、出力値が−２５６
と負値であるときは、−２５６を２の補数を用いて２進
表現した１１１１００００００００が出力される。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
演算装置においては、入力Ｘの変化、あるいは、演算処
理の対象となる入力の変化などによって、メモリ２００
の出力データも当然変化するわけであるが、上述したよ
うに、メモリ２００の出力データは２進表現であるた
め、メモリの出力データのビットの変化回数（以下、
「遷移回数」と呼ぶ）が多く、これは、消費電力の増大
につながり、また、装置の摩耗を促進し、装置の寿命を
短くする原因となっている。

【０００５】そこで、本発明は、消費電力を低減し、か
つ、装置の寿命を延ばすことができるメモリ、及び、消
費電力が低く、かつ、寿命が長い演算装置を提供するこ
とを目的とする。

【０００６】

【課題を解決するための手段】上記の目的を達成するた
め、請求項１に記載のメモリでは、出力値を、出力値の
冗長２進表現の各桁を、冗長２進表現の各桁がとり得る
値に割り当てられたそれぞれ異なる複数ビット列で置き
換えることによって得られるビット列で出力するように
している。

【０００７】以上の構成によって、後述するように、各
出力値の前あるいは後の少なくともどちらか一方に出力
される出力値が決まっているメモリについては、出力値
を２進表現で出力するメモリよりも、遷移回数を少なく
することができる。また、一部の出力値に対して、その
前あるいは後の少なくともどちらか一方に出力される出
力値が決まっているメモリであれば、上記作用が生じる
可能性がある。

【０００８】また、請求項２に記載の演算装置では、演
算過程においてメモリの出力データを使用する演算装置
において、出力値を、出力値の冗長２進表現の各桁を、
冗長２進表現の各桁がとり得る値に割り当てられたそれ
ぞれ異なる複数ビット列で置き換えることによって得ら
れるビット列で出力するメモリを設けている。

【０００９】以上の構成によって、後述するように、メ
モリの各出力データを使用するに際して、その前あるい
は後の少なくともどちらか一方に使用する出力データが
決まっている演算装置については、出力値を２進表現で
出力するメモリを設けた場合よりも、遷移回数を少なく
することができる。また、メモリの一部の出力データを
使用するに際して、その前あるいは後の少なくともどち
らか一方に使用するデータが決まっている演算装置であ
れば、上記作用が生じる可能性がある。

【００１０】

【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しながら説明する。本発明の一実施形態であるメ
モリは、出力値の冗長２進表現の各桁を、冗長２進表現
の各桁がとり得る値に割り当てられたそれぞれ異なる２
ビット列で置き換えることによって得られるビット列で
出力値を出力する（以下、冗長２進表現の各桁を、冗長
２進表現の各桁がとり得る値に割り当てられたそれぞれ
異なるｘビット列で置き換えることを、「冗長２進表現
をｘビット列で符号化する」と呼び、冗長２進表現をｘ
ビット列で符号化することによって得られるビット列を
「冗長２進表現符号」と呼ぶ）。

【００１１】ここで、冗長２進表現とは、２を固定基数
とし、−１と０と１との３つを用いて数値を表したもの
である。すなわち、冗長２進表現と２進表現とでは各桁
の重みが同じ（２）であり、各桁のとり得る値が異なっ
ている（２進表現では０と１との２つであるのに対し、
冗長２進表現では−１と０と１との３つである）。そし
て、この冗長２進表現では、１つの数値について複数の
表し方が可能である。具体的には、例えば、５桁の冗長
２進表現では、数値１を「００００１」、「０００１−
１」、「００１−１−１」、「０１−１−１−１」、
「１−１−１−１−１」と表すことができる。

【００１２】次に、冗長２進表現の各桁がとり得る値は
−１、０、１の３つであり、２ビット列としては（０
０）、（０１）、（１０）、（１１）の４つが考えられ
るので、冗長２進表現を２ビット列で符号化するには、
₄Ｐ₃＝２４通りの方法がある。しかしながら、今、問題
としているのは、遷移回数（ビットの変化数）であっ
て、冗長２進表現の桁においては、−１と０との間、０
と１との間、１と−１との間での３通りの変化が考えら
れ、−１、０、１の３つにそれぞれ異なる２ビット列を
割り当てると、その割り当て方によらず、前記３通りの
変化のうちのいずれか１つにおいて遷移回数が２となり
（割り当てた２ビットが両方ともに変化し）、残りの２
つにおいては遷移回数が１となる（割り当てた２ビット
の一方しか変化しない）ので、冗長２進表現を２ビット
列で符号化するには、遷移回数が２となるのを、−１と
０との間での変化の際とするか、０と１との間での変化
の際とするか、１と−１との間での変化の際とするか、
の３通りの方法があることになる。

【００１３】この３通りの方法のそれぞれの一例を図１
に示す。同図において、−１に（１０）を、０に（０
０）を、１に（１１）を、それぞれ割り当てたものを定
義１とし、−１に（１１）を、０に（００）を、１に
（０１）を、それぞれ割り当てたものを定義２とし、−
１に（１０）を、０に（００）を、１に（０１）を、そ
れぞれ割り当てたものを定義３としており、定義１によ
れば０と１との間での変化の際に、定義２によれば−１
と０との間での変化の際に、定義３によれば−１と１と
の間での変化の際に、それぞれ遷移回数が２となる。

【００１４】そして、出力の順番が決められていたり、
出力値が限定され完全に自由ではないメモリについて
は、冗長２進表現符号で出力値を出力することによっ
て、２進表現で出力値を出力するよりも、遷移回数を少
なくすることができる可能性が生じる。というのは、冗
長２進表現では、前述したように、１つの数値について
複数の表し方が可能であるので、メモリの各出力値の前
あるいは後に出力される出力値が決まっていれば、遷移
回数が少なくなるように、各出力値の前あるいは後に出
力される出力値に応じて、各出力値の表し方を適切に選
択することができるからである。

【００１５】これを具体的な例を挙げて確認してみる。
例えば、図２に示すように、メモリの出力値が０から３
１に変化するとき、２進表現では０は「０００００」で
あり、３１は「１１１１１」であるので、メモリの出力
データが２進表現である場合は遷移回数が５であるのに
対し、冗長２進表現では、桁数を６桁とすると、０は
「００００００」であり、３１は「０１１１１１」、
「１−１１１１１」、「１０−１１１１」、「１００−
１１１」、「１０００−１１」、「１００００−１」と
表すことができるが、「１００００−１」を選択するこ
とによって、冗長２進表現の各桁の変化回数としては、
−１と０との間での変化が１回、０と１との間での変化
が１回であるので、メモリの出力データが冗長２進表現
を２ビット列で符号化したものである場合は、冗長２進
表現を符号化する方法が、図１に示す定義１であれば遷
移回数を３、図１に示す定義２であれば遷移回数を３、
図１に示す定義３であれば遷移回数を２、とそれぞれす
ることができる。

【００１６】以上の内容からして、本実施形態のメモリ
によれば、各出力値の前あるいは後の少なくともどちら
か一方に出力される出力値が決まっているメモリについ
ては、出力値を２進表現で出力するメモリよりも、遷移
回数を少なくすることができるので、消費電力を低減
し、メモリの出力データを使用する装置の寿命を延ばす
ことができる。また、一部の出力値に対して、その前あ
るいは後の少なくともどちらか一方に出力される出力値
が決まっているメモリであれば、上記作用効果を奏する
可能性がある。

【００１７】以下、本発明の演算装置について説明す
る。尚、演算過程においてメモリの出力データを使用す
る演算装置としては、定数加算器、定数乗算器、定数係
数の積和演算器、係数の決まったマトリクス演算器、デ
ィジタル比較器、マトリクス演算器を応用した離散コサ
イン変換器など様々なものが存在するが、離散コサイン
変換器を例にとって行うものとする。

【００１８】まず、離散コサイン変換について説明を行
う。例えば、１次元の８個のｎビットのデータＸ₁、
Ｘ₂、…、Ｘ₈に対する離散コサイン変換式は次に示す
（数１）で表され、この変換式で得られる８個のデータ
Ｙ₁、Ｙ₂、…、Ｙ₈は離散コサイン変換係数と呼ばれ
る。

【００１９】

【数１】

【００２０】（数１）を変形すると、次の（数２）が得
られる。

【００２１】

【数２】

【００２２】（数２）の係数を整数にするために、係数
を２⁹倍して小数点以下を切り捨てると、次の（数３）
が得られる。

【００２３】

【数３】

【００２４】（数３）より、Ｙ_j（ｊ＝１、２、…、
８）は次に示す（数４）で表される。

【００２５】

【数４】

【００２６】次に、（数４）のＺ_k（ｋ＝１、２、３、
４）は２つのｎビットのデータＸ_jの和あるいは差であ
るので、Ｚ_kをｎ＋１ビットとし、Ｚ_kのビット位ｉのビ
ットをＺ_k（ｉ）とおくと、Ｚ_kは次に示す（数５）で表
される。尚、ビット位ｉとは、最下位のｉ−１個上の桁
を意味しており、例えば、ビット位１のビットは最下位
ビットを表しており、Ｚ_kのビット位ｎ＋１のビットは
最上位ビットを表している。

【００２７】

【数５】

【００２８】（数５）より、（数４）は次に示す（数
６）で表される。

【００２９】

【数６】

【００３０】（数４）で示したように、ｊに応じて
Ｔ₁、Ｔ₂、Ｔ₃、Ｔ₄が固定されているので、（数６）よ
り、Ｙ_jはｎ＋１個の４ビット列（Ｚ₁（１）Ｚ₂（１）
Ｚ₃（１）Ｚ₄（１））、（Ｚ₁（２）Ｚ₂（２）Ｚ
₃（２）Ｚ₄（２））、…、（Ｚ₁（ｎ＋１）Ｚ₂（ｎ＋
１）Ｚ₃（ｎ＋１）Ｚ₄（ｎ＋１））の関数であることが
わかる。

【００３１】尚、ここで、Ｔ₁・Ｚ₁（ｉ）＋Ｔ₂・Ｚ
₂（ｉ）＋Ｔ₃・Ｚ₃（ｉ）＋Ｔ₄・Ｚ₄（ｉ）をＹ_jの部分
和と定義し、以下、必要に応じて、Ｚ_kのビット位１の
ビットを要素とするＹ_jの部分和、つまり、Ｔ₁・Ｚ
₁（１）＋Ｔ₂・Ｚ₂（１）＋Ｔ₃・Ｚ₃（１）＋Ｔ₄・Ｚ₄
（１）をＹ_jの第１部分和、Ｚ_kのビット位２のビットを
要素とするＹ_jの部分和、つまり、Ｔ₁・Ｚ₁（２）＋Ｔ₂
・Ｚ₂（２）＋Ｔ₃・Ｚ₃（２）＋Ｔ₄・Ｚ₄（２）をＹ_jの
第２部分和、…、Ｚ_kのビット位ｎ＋１のビットを要素
とするＹ_jの部分和、つまり、Ｔ₁・Ｚ₁（ｎ＋１）＋Ｔ₂
・Ｚ₂（ｎ＋１）＋Ｔ₃・Ｚ₃（ｎ＋１）＋Ｔ₄・Ｚ₄（ｎ
＋１）をＹ_jの第ｎ＋１部分和、というように表現す
る。

【００３２】そこで、Ｚ_kのビット数と同数（ｎ＋１
個）のメモリを設け、各メモリにＹ_jの部分和がとり得
る値の全て（８×２⁴＝１２８個）を記憶させておき、
各メモリが、例えば、ｊの値を示すデータ及び４ビット
列（Ｚ₁（ｉ）Ｚ₂（ｉ）Ｚ₃（ｉ）Ｚ₄（ｉ））を入力す
ると、その入力に応じたＹ_jの部分和を出力するように
しておけば、ｊの値を示すデータを各メモリに与え、ま
た、Ｚ_kの各同一ビット位のビットからなる全て（ｎ＋
１個）の４ビット列（Ｚ₁（１）Ｚ₂（１）Ｚ₃（１）Ｚ₄
（１））、（Ｚ₁（２）Ｚ₂（２）Ｚ₃（２）Ｚ
₄（２））、…、（Ｚ₁（ｎ＋１）Ｚ₂（ｎ＋１）Ｚ₃（ｎ
＋１）Ｚ₄（ｎ＋１））をそれぞれ異なるメモリに与
え、その際に各メモリが出力する部分和を、（数６）に
示すように、その要素である４ビット列を構成するビッ
トのＺ_kにおけるビット位に応じてシフトさせて加算す
ることによって、Ｙ_jを算出することができる。

【００３３】以上のような方法を用いることによって、
８個の入力データＸ₁、Ｘ₂、…、Ｘ₈に対して離散コサ
イン変換係数Ｙ₁、Ｙ₂、…、Ｙ₈を出力する１次元８要
素の離散コサイン変換器のブロック図を図３に示す。
尚、入力データＸ₁、Ｘ₂、…、Ｘ₈はそれぞれ１０ビッ
トとする。同図において、１はカウンタ、２は加減算
器、３−１、３−２、…、３−１１はメモリ、４は加算
器である。

【００３４】以下、各部の動作について説明する。ま
ず、カウンタ１の出力（以下、「カウンタ値」と呼ぶ）
は所定時間毎にサイクリックに変化し、８種類の信号が
存在している、つまり、８種類の信号をａ、ｂ、ｃ、
ｄ、ｅ、ｆ、ｇ、ｈと表現すれば、カウンタ値はａ→ｂ
→ｃ→ｄ→ｅ→ｆ→ｇ→ｈ→ａ→…と変化する。そし
て、カウンタ値は加減算器２とメモリ３−１、３−２、
…、３−１１とに与えられている。

【００３５】次に、加減算器２は当該１次元８要素の離
散コサイン変換器への入力である８個のデータＸ₁、
Ｘ₂、…、Ｘ₈に対して、４つのデータＺ₁、Ｚ₂、Ｚ₃、
Ｚ₄を生成し、カウンタ値がａ、ｂ、ｃ、ｄであるとき
は、Ｚ₁＝Ｘ₁＋Ｘ₈、Ｚ₂＝Ｘ₂＋Ｘ₇、Ｚ₃＝Ｘ₃＋Ｘ₆、
Ｚ₄＝Ｘ₄＋Ｘ₅であり、カウンタ値がｅ、ｆ、ｇ、ｈで
あるときは、Ｚ₁＝Ｘ₁−Ｘ₈、Ｚ₂＝Ｘ₂−Ｘ₇、Ｚ₃＝Ｘ₃
−Ｘ₆、Ｚ₄＝Ｘ₄−Ｘ₅である。尚、Ｚ₁、Ｚ₂、Ｚ₃、Ｚ₄
は、Ｘ₁、Ｘ₂、…、Ｘ₈がそれぞれ１０ビットであり、
これらについて１回加算あるいは減算したものであるの
で、それぞれ１１ビットとなる。

【００３６】そして、Ｚ₁、Ｚ₂、Ｚ₃、Ｚ₄はそれぞれビ
ット分配され、Ｚ₁、Ｚ₂、Ｚ₃、Ｚ₄の各同一ビット位の
ビットからなる１１組の４ビット列（Ｚ₁（ｉ）Ｚ
₂（ｉ）Ｚ₃（ｉ）Ｚ₄（ｉ））（ｉ＝１〜１１）が加減
算器２から出力され、このうち、Ｚ₁、Ｚ₂、Ｚ₃、Ｚ₄の
ビット位１のビットからなるもの、つまり、（Ｚ
₁（１）Ｚ₂（１）Ｚ₃（１）Ｚ₄（１））がメモリ３−１
に、Ｚ₁、Ｚ₂、Ｚ₃、Ｚ₄のビット位２のビットからなる
もの、つまり、（Ｚ₁（２）Ｚ₂（２）Ｚ₃（２）Ｚ
₄（２））がメモリ３−２に、…、Ｚ₁、Ｚ₂、Ｚ₃、Ｚ₄
のビット位１１のビットからなるもの、つまり、（Ｚ₁
（１１）Ｚ₂（１１）Ｚ₃（１１）Ｚ₄（１１））がメモ
リ３−１１にというように、それぞれ異なるメモリに与
えられる。

【００３７】メモリ３−１、３−２、…、３−１１の出
力値はそれぞれ、図４に示すように、入力であるカウン
タ値と４ビット列（Ｚ₁（ｉ）Ｚ₂（ｉ）Ｚ₃（ｉ）Ｚ
₄（ｉ））について、カウンタ値がａである場合に、４
ビット列が（００００）であるときは０、４ビット列が
（０００１）であるときは３６２、…、４ビット列が
（１１１１）であるときは１４４８であり、カウンタ値
がｂである場合に、４ビット列が（００００）であると
きは０、４ビット列が（０００１）であるときは−４３
７、…、４ビット列が（１１１１）であるときは０であ
り、………、カウンタ値がｈである場合に、４ビット列
が（００００）であるときは０、４ビット列が（０００
１）であるときは−３６２、…、４ビット列が（１１１
１）であるときは−１８８である。

【００３８】これにより、カウンタ値とＺ_kとの関係、
（数４）に示すＹ_jのｊの値とＺ_kの係数Ｔ_kの値との関
係、及び、各メモリが入力する４ビット列を構成するビ
ットのＺ_kにおけるビット位からして、カウンタ値がａ
であるときは、メモリ３−１はＹ₁の第１部分和を、メ
モリ３−２はＹ₁の第２部分和を、…、メモリ３−１１
はＹ₁の第１１部分和を、それぞれ出力し、カウンタ値
がｂであるときは、メモリ３−１はＹ₃の第１部分和
を、メモリ３−２はＹ₃の第２部分和を、…、メモリ３
−１１はＹ₃の第１１部分和を、それぞれ出力し、カウ
ンタ値がｃであるときは、メモリ３−１はＹ₅の第１部
分和を、メモリ３−２はＹ₅の第２部分和を、…、メモ
リ３−１１はＹ₅の第１１部分和を、それぞれ出力し、
カウンタ値がｄであるときは、メモリ３−１はＹ₇の第
１部分和を、メモリ３−２はＹ₇の第２部分和を、…、
メモリ３−１１はＹ₇の第１１部分和を、それぞれ出力
し、カウンタ値がｅであるときは、メモリ３−１はＹ₂
の第１部分和を、メモリ３−２はＹ₂の第２部分和を、
…、メモリ３−１１はＹ₂の第１１部分和を、それぞれ
出力し、カウンタ値がｆであるときは、メモリ３−１は
Ｙ₄の第１部分和を、メモリ３−２はＹ₄の第２部分和
を、…、メモリ３−１１はＹ₄の第１１部分和を、それ
ぞれ出力し、カウンタ値がｇであるときは、メモリ３−
１はＹ₆の第１部分和を、メモリ３−２はＹ₆の第２部分
和を、…、メモリ３−１１はＹ₆の第１１部分和を、そ
れぞれ出力し、カウンタ値がｈであるときは、メモリ３
−１はＹ₈の第１部分和を、メモリ３−２はＹ₈の第２部
分和を、…、メモリ３−１１はＹ₈の第１１部分和を、
それぞれ出力することになる。尚、各メモリの出力ビッ
ト数は、後述するように、今の場合、２２ビット以上と
すればよい。

【００３９】次に、加算器４はメモリ３−１、３−２、
…、３−１１が出力する部分和を入力し、これらを、メ
モリ３−１が出力するものはシフトさせないが、メモリ
３−２が出力する部分和は１ビット上に、メモリ３−３
が出力する部分和は２ビット上に、…、メモリ３−１１
が出力する部分和は１０ビット上に、それぞれシフトさ
せた後、加算する。

【００４０】これにより、前述したように、メモリ３−
１、３−２、…、３−１１がそれぞれＹ_jの第１部分
和、第２部分和、…、第１１部分和を出力すること、及
び、（数６）に示すＹ_jとその部分和との関係からし
て、Ｙ_jが算出されることになる。尚、加算器４は加算
結果、すなわち、Ｙ_jを出力するに際して、必要に応じ
て所定ビット数に丸めるという処理を行うようになって
いる。また、この１次元８要素の離散コサイン変換器に
おいては、図４に示す各メモリの入出力関係、及び、前
述したカウンタ値の変化態様からして、Ｙ₁、Ｙ₃、
Ｙ₅、Ｙ₇、Ｙ₂、Ｙ₄、Ｙ₆、Ｙ₈の順にＹ_jが算出される
ことになる。

【００４１】そして、図４に示す各メモリの出力値は冗
長２進表現を２ビット列で符号化した冗長２進表現符号
で出力される。つまり、例えば、メモリに入力される４
ビット列が（０１０１）で、カウンタ値がａであるとき
には、出力値は７２４であるので、この冗長２進表現の
１つである「０１０−１００−１０−１−１００」を２
ビット列で符号化したもの、すなわち、冗長２進表現を
２ビット列で符号化する方法が図１に示す定義３である
場合は、（０００１００１０００００１０００１０１０
００００）が出力される。

【００４２】ここで、メモリに出力値を冗長２進表現符
号で出力させるには、まず、出力値を冗長２進表現に変
換する必要があるが、前述したように、１つの数値を表
す冗長２進表現は複数存在するので、その中から１つを
選択しなければならない。これについて以下に説明す
る。本実施形態の１次元８要素の離散コサイン変換器に
おいては、カウンタ値がａ→ｂ→ｃ→ｄと変化する間、
及び、ｅ→ｆ→ｇ→ｈと変化する間は、Ｚ_kが変化せ
ず、よって、メモリへの入力４ビット列が変化しないの
で、メモリの各入力４ビット列に対する、カウンタ値が
ａのときの出力値、カウンタ値がｂのときの出力値、カ
ウンタ値がｃのときの出力値、及び、カウンタ値がｄの
ときの出力値、の４つの出力値の間では出力の順番が固
定されており、同じく、カウンタ値がｅのときの出力
値、カウンタ値がｆのときの出力値、カウンタ値がｇの
ときの出力値、及び、カウンタ値がｈのときの出力値、
の４つの出力値の間では出力の順番が固定されている。
したがって、遷移回数を少なくするという観点からし
て、これらの４つの出力値が順に出力される際の、それ
ぞれの冗長２進表現間での桁の変化回数が最も少なくな
るように、各出力値の冗長２進表現を（冗長２進表現を
符号化する方法も踏まえて）選択することになる。

【００４３】具体的な例を図５を用いて示す。メモリの
出力値は、入力４ビット列（０１０１）に対して、カウ
ンタ値がａのときのは７２４、カウンタ値がｂのときは
−２５６、カウンタ値がｃのときは０、カウンタ値がｄ
のときは−５１２であるので、７２４の冗長２進表現と
しては「０１０−１００−１０−１−１００」を、−２
５６の冗長２進表現としては「０００−１００００００
００」を、−５１２の冗長２進表現としては「００−１
０００００００００」を、それぞれ選択することによっ
て（０の冗長２進表現は「００００００００００００」
である）、カウンタ値がａ→ｂ→ｃ→ｄと変化する間の
１つのメモリの遷移回数が６と最も少なくなる（図５の
（イ））。また、メモリの出力値は、入力４ビット列
（００１１）に対して、カウンタ値がｅのときのは３７
７、カウンタ値がｆのときは−７０８、カウンタ値がｇ
のときは４４７、カウンタ値がｈのときは−５５である
ので、３７７の冗長２進表現としては「００１０−１０
０００−１−１−１」を、−７０８の冗長２進表現とし
ては「０−１１０−１−１０００−１００」を、４４７
の冗長２進表現としては「００１００−１０００００−
１」を、−５５の冗長２進表現としては「０００００−
１００１０１−１」を、それぞれ選択することによっ
て、カウンタ値がｅ→ｆ→ｇ→ｈと変化する間の１つの
メモリの遷移回数が１１と最も少なくなる（図５の
（ロ））。尚、冗長２進表現を符号化する方法として
は、図１に示す定義３を用いている。

【００４４】そして、上記２つの例において、カウンタ
値がｄ→ｅと変化する間の１つのメモリの遷移回数は６
となるので（図５の（ハ））、１次元８要素の離散コサ
イン変換器が８個のデータＸ₁、Ｘ₂、…、Ｘ₈を入力し
てから８個の離散コサイン変換係数Ｙ₁、Ｙ₂、…、Ｙ₈
を出力するまでの間の１つのメモリにおける遷移回数
（以下、「総遷移回数」と表現する）は、カウンタ値が
ａ、ｂ、ｃ、ｄであるときの入力４ビット列が（０１０
１）、カウンタ値がｅ、ｆ、ｇ、ｈであるときの入力４
ビット列が（００１１）であるメモリでは、６＋１１＋
６＝２３となる。

【００４５】このようにして、メモリの各入力４ビット
列に対するカウンタ値がａ、ｂ、ｃ、ｄのときの４つの
出力値とそれらの出力順、及び、カウンタ値がｅ、ｆ、
ｇ、ｈのときの４つの出力値とそれらの出力順に基づい
て、メモリが格納している１２８個の全ての出力値につ
いて冗長２進表現が選択されている。

【００４６】尚、比較のため、従来通りメモリの出力値
を２進表現で出力する場合の１つのメモリにおける遷移
回数を求めてみると、図７に示すように、カウンタ値が
ａ、ｂ、ｃ、ｄであるときの４ビット列が（０１０１）
であり、カウンタ値がｅ、ｆ、ｇ、ｈであるときの４ビ
ット列が（００１１）である場合、カウンタ値がａ→ｂ
→ｃ→ｄと変化する間の遷移回数は１４となり（図７の
（イ））、また、カウンタ値がｅ→ｆ→ｇ→ｈと変化す
る間の遷移回数は１８となり（図７の（ロ））、また、
カウンタ値がｄ→ｅと変化する間の遷移回数は９となる
（図７の（ハ））。よって、カウンタ値がａ、ｂ、ｃ、
ｄであるときの４ビット列が（０１０１）であり、カウ
ンタ値がｅ、ｆ、ｇ、ｈであるときの４ビット列が（０
０１１）であるメモリでは、総遷移回数が１４＋１８＋
９＝４１となる。

【００４７】ここで、メモリの出力ビット数について
は、上記例（図５）によれば、出力値の冗長２進表現を
１２桁としており、メモリからは冗長２進表現符号（冗
長２進表現を２ビット列で符号化したもの）が出力され
るので、１２桁×２＝２４ビットとなるが、ｎ桁の冗長
２進表現では−２ⁿ＋１〜２ⁿ−１の数値を表すことがで
きるので、本実施形態の１次元８要素の離散コサイン変
換器においては、メモリの出力値が−７９８〜１４４８
である（図４参照）ことから、１１桁の冗長２進表現で
メモリの出力値を全て表すことができ、１１桁×２＝２
２ビットとしてもよい。また、逆に、メモリの出力ビッ
ト数を２４ビットよりも多くしてもよく、こうすること
によって、冗長２進表現の桁数が多くなり、１つの数値
をより多くの態様で表すことができるので、遷移回数を
より一層少なくすることが可能である。結論として、本
実施形態の１次元８要素の離散コサイン変換器では、メ
モリの出力ビット数を２２ビット以上確保しておけばよ
い。

【００４８】尚、ｎ桁の２進表現では、負数を２の補数
で表現するとして、−２^n-1〜２^n-1−１の数値を表すこ
とができ、一方、ｎ−１桁の冗長２進表現では−２^n-1
＋１〜２^n-1−１の数値を表すことができるので、ｎ桁
の２進表現では表すことができて、ｎ−１桁の冗長２進
表現では表すことができない数値は−２^n-1の１つだけ
であり、ほとんどの場合、ｎ桁の２進表現はｎ−１桁の
冗長２進表現で置き換えることができる。したがって、
メモリに出力値を２進表現で出力させるときに、メモリ
の出力ビット数がｎビット以上必要であった場合に、メ
モリに出力値を冗長２進表現符号で出力させるには、メ
モリの出力ビット数を（ｎ−１）×２＝２ｎ−２ビット
以上としておけばよい。

【００４９】そして、全ての入力４ビット列について、
１つのメモリにおける、カウンタ値がａ→ｂ→ｃ→ｄと
変化するときの遷移回数、カウンタ値がｅ→ｆ→ｇ→ｈ
と変化するときの遷移回数、及び、カウンタ値がｄ→ｅ
と変化するときの遷移回数を求め、その結果をまとめた
ものが図６である。

【００５０】同図において、「遷移回数」と記入されて
いる欄の各下欄は、カウンタ値がａ、ｂ、ｃ、ｄである
ときの入力４ビット列がその左隣の欄に記入されている
ものである場合に、カウンタ値がａ→ｂ→ｃ→ｄと変化
する間の遷移回数を示しており、これらの合計がその最
下欄に記入されている。

【００５１】また、「遷移回数」と記入されている欄の
各右欄は、カウンタ値がｅ、ｆ、ｇ、ｈであるときの入
力４ビット列がその上隣の欄に記入されているものであ
る場合に、カウンタ値がｅ→ｆ→ｇ→ｈと変化する間の
遷移回数を示しており、これらの合計がその最右欄に記
入されている。

【００５２】また、上記２つの各欄が交わる欄は、カウ
ンタ値がａ、ｂ、ｃ、ｄであるときの入力４ビット列が
最左隣の欄に記入されているものであり、カウンタ値が
ｅ、ｆ、ｇ、ｈであるときの入力４ビット列が最上隣の
欄に記入されているものである場合に、カウンタ値がｄ
→ｅと変化する間の遷移回数を示しており、これらの合
計が同図の右下隅の欄に記入されている。

【００５３】そして、１次元８要素の離散コサイン変換
器が８個の入力データＸ₁、Ｘ₂、…、Ｘ₈に対して８個
の離散コサイン変換係数Ｙ₁、Ｙ₂、…、Ｙ₈を出力する
までには、１つのメモリについて、カウンタ値がａ、
ｂ、ｃ、ｄであるときの入力４ビット列が１６種類であ
り、カウンタ値がｅ、ｆ、ｇ、ｈであるときの入力４ビ
ット列が１６種類であるので、１６×１６＝２５６通り
のパターンが考えられるが、これらの各パターンにおけ
る総遷移回数の合計は、１６６×１６＋１８０×１６＋
１５７４＝７１１０となる。そして、この総遷移回数の
合計をパターン数（２５６）で割ったもの（以下、「平
均総遷移回数」と表現する）は２７．７７となり、この
値は各パターンが同じ確率で発生するとした場合の総遷
移回数の指標となるものである。

【００５４】尚、比較のため、従来通りメモリの出力値
を２進表現で出力する場合についても、同様に、全ての
入力４ビット列について、１つのメモリにおける、カウ
ンタ値がａ→ｂ→ｃ→ｄと変化するときの遷移回数、カ
ウンタ値がｅ→ｆ→ｇ→ｈと変化するときの遷移回数、
及び、カウンタ値がｄ→ｅと変化するときの遷移回数を
求め、その結果を図８にまとめている。尚、各欄の数値
が意味する内容については図６と同じであり、総遷移回
数の合計は２４４×１６＋２７２×１６＋１４４２＝９
６９８、平均総遷移回数は９６９８÷２５６≒３７．８
８となっている。

【００５５】したがって、１次元８要素の離散コサイン
変換器においては、メモリが出力値を、２進表現で出力
する代わりに、冗長２進表現符号で出力することによっ
て、平均総遷移回数が３７．８８から２７．７７と約２
６．７％少なくすることが可能であることがわかる。

【００５６】以上のように、本実施形態の１次元８要素
の離散コサイン変換器によれば、出力値を２進表現で出
力するメモリを設けた場合よりも、遷移回数を少なくす
ることができるので、装置の消費電力が低くなり、か
つ、装置の寿命が長くなるという効果につながる。

【００５７】尚、本発明の演算装置の実施形態として、
１次元８要素の離散コサイン変換器を示したが、本発明
の演算装置はこれに限定されるものではなく、演算過程
においてメモリの出力データを使用し、メモリの各出力
データを使用するに際して、その前あるいは後の少なく
ともどちらか一方に使用する出力データが決まっている
演算装置であればよい。

【００５８】また、メモリの一部の出力データを使用す
るに際して、その前あるいは後の少なくともどちらか一
方に使用するデータが決まっている演算装置に対して本
発明を実施した場合にも、上記作用効果を奏する可能性
があると言える。

【００５９】また、上記実施形態においては、冗長２進
表現を符号化するにあたって、２ビット列を用いたが、
場合によってはより多くのビット数のビット列を用いて
もよい。

【００６０】

【発明の効果】以上説明したように、請求項１に記載の
メモリによれば、各出力値の前あるいは後の少なくとも
どちらか一方に出力される出力値が決まっているメモリ
については、出力値を２進表現で出力するメモリより
も、遷移回数を少なくすることができ、したがって、消
費電力を低減し、かつ、装置の寿命を延ばすことができ
る。尚、一部の出力値に対して、その前あるいは後の少
なくともどちらか一方に出力される出力値が決まってい
るメモリであれば、上記効果が得られる可能性がある。

【００６１】また、請求項２に記載の演算装置によれ
ば、メモリの各出力データを使用するに際して、その前
あるいは後の少なくともどちらか一方に使用する出力デ
ータが決まっている演算装置については、出力値を２進
表現で出力するメモリを設けた場合よりも、遷移回数を
少なくすることができ、これは、装置の消費電力が低く
なり、かつ、装置の寿命が長くなるという効果をもたら
す。尚、メモリの一部の出力データを使用するに際し
て、その前あるいは後の少なくともどちらか一方に使用
するデータが決まっている演算装置であれば、上記効果
が得られる可能性がある。

【図面の簡単な説明】

【図１】冗長２進表現を２ビット列で符号化する３通
りの方法のそれぞれの一例を説明する図である。

【図２】出力値が０から３１に変化する際に、２進表
現で出力する場合と冗長２進表現で出力する場合との遷
移回数を比較するための図である。

【図３】本発明の一実施形態である１次元８要素の離
散コサイン変換器のブロック図である。

【図４】メモリ３−１、３−２、…、３−１１の出力
値を示す図である。

【図５】（イ）カウンタ値がａ、ｂ、ｃ、ｄであるとき
の入力４ビット列が（０１０１）である場合に、カウン
タ値がａ→ｂ→ｃ→ｄと変化する間の１つのメモリの遷
移回数を示す図である。（ロ）カウンタ値がｅ、ｆ、ｇ、ｈであるときの入力４
ビット列が（００１１）である場合に、カウンタ値がｅ
→ｆ→ｇ→ｈと変化する間の１つのメモリの遷移回数を
示す図である。（ハ）カウンタ値がａ、ｂ、ｃ、ｄであるときの入力４
ビット列が（０１０１）であり、カウンタ値がｅ、ｆ、
ｇ、ｈであるときの入力４ビット列が（００１１）であ
る場合に、カウンタ値がｄ→ｅと変化する間の１つのメ
モリの遷移回数を示す図である。

【図６】全ての入力４ビット列について、１つのメモ
リにおける、カウンタ値がａ→ｂ→ｃ→ｄと変化すると
きの遷移回数、カウンタ値がｅ→ｆ→ｇ→ｈと変化する
ときの遷移回数、及び、カウンタ値がｄ→ｅと変化する
ときの遷移回数をまとめた図である。

【図７】（イ）メモリが出力値を２進表現で出力すると
した場合の、カウンタ値がａ、ｂ、ｃ、ｄであるときの
入力４ビット列が（０１０１）である場合に、カウンタ
値がａ→ｂ→ｃ→ｄと変化する間の１つのメモリの遷移
回数を示す図である。（ロ）メモリが出力値を２進表現で出力するとした場合
の、カウンタ値がｅ、ｆ、ｇ、ｈであるときの入力４ビ
ット列が（００１１）である場合に、カウンタ値がｅ→
ｆ→ｇ→ｈと変化する間の１つのメモリの遷移回数を示
す図である。（ハ）メモリが出力値を２進表現で出力するとした場合
の、カウンタ値がａ、ｂ、ｃ、ｄであるときの入力４ビ
ット列が（０１０１）であり、カウンタ値がｅ、ｆ、
ｇ、ｈであるときの入力４ビット列が（００１１）であ
る場合に、カウンタ値がｄ→ｅと変化する間の１つのメ
モリの遷移回数を示す図である。

【図８】メモリが出力値を２進表現で出力するとした
場合の、全ての入力４ビット列について、１つのメモリ
における、カウンタ値がａ→ｂ→ｃ→ｄと変化するとき
の遷移回数、カウンタ値がｅ→ｆ→ｇ→ｈと変化すると
きの遷移回数、及び、カウンタ値がｄ→ｅと変化すると
きの遷移回数をまとめた図である。

【図９】演算過程においてメモリの出力データを使用
する演算装置の一例のブロック図である。

【符号の説明】

１カウンタ２加減算器３−１、３−２、…、３−１１メモリ（出力データ
が冗長２進表現符号）４加算器１００数値演算処理装置２００メモリ（出力データが２進表現）

Claims

【特許請求の範囲】

【請求項１】出力値を、出力値の冗長２進表現の各桁
を、冗長２進表現の各桁がとり得る値に割り当てられた
それぞれ異なる複数ビット列で置き換えることによって
得られるビット列で出力することを特徴とする読み出し
専用メモリ。
【請求項２】演算過程において読み出し専用メモリの
出力データを使用する演算装置において、出力値を、出
力値の冗長２進表現の各桁を、冗長２進表現の各桁がと
り得る値に割り当てられたそれぞれ異なる複数ビット列
で置き換えることによって得られるビット列で出力する
読み出し専用メモリを設けたことを特徴とする演算装
置。