JPH10189491A - 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法 - Google Patents
欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法Info
- Publication number
- JPH10189491A JPH10189491A JP9301179A JP30117997A JPH10189491A JP H10189491 A JPH10189491 A JP H10189491A JP 9301179 A JP9301179 A JP 9301179A JP 30117997 A JP30117997 A JP 30117997A JP H10189491 A JPH10189491 A JP H10189491A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- boron
- layer
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
- H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
- H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 欠陥密度の低い絶縁保護性のＴｉ−Ｓｉ−Ｎ
膜の製法を提供する。 【解決手段】 Ｔｉ−Ｓｉ−Ｎ又はＴｉ−Ｂ−Ｎ用ＣＶ
Ｄ法であって、単一供給ガス（好ましくはＴＤＭＡＴ）
がチタンと窒素源の役割を果し、もう１つの供給ガスを
珪素又は硼素源として用いる。これにより気相粒子核生
成が回避され、一方、良好な絶縁保護性が得られる。所
定の層厚が付着されたとき、チタン／窒素又はチタン／
硼素源の流れを停止したのち、珪素又は硼素供給ガスを
ある期間連続して流す。これにより、欠陥密度の低く、
Ｓｉ又はＢに富む、絶縁保護性の表面を有するＴｉ−Ｎ
膜が形成される。第２の実施態様では、単一供給ガス、
例えばＴＤＭＡＴを熱分解してＴｉ−Ｎ層を形成させ
る。付着後の焼鈍を珪素又は硼素を供給するガス中で行
い、これらの物質を層中に取込ませる。この層中への珪
素又は硼素の取込みは膜中への酸素吸収を最小にし、形
成膜を安定化させる。
膜の製法を提供する。 【解決手段】 Ｔｉ−Ｓｉ−Ｎ又はＴｉ−Ｂ−Ｎ用ＣＶ
Ｄ法であって、単一供給ガス（好ましくはＴＤＭＡＴ）
がチタンと窒素源の役割を果し、もう１つの供給ガスを
珪素又は硼素源として用いる。これにより気相粒子核生
成が回避され、一方、良好な絶縁保護性が得られる。所
定の層厚が付着されたとき、チタン／窒素又はチタン／
硼素源の流れを停止したのち、珪素又は硼素供給ガスを
ある期間連続して流す。これにより、欠陥密度の低く、
Ｓｉ又はＢに富む、絶縁保護性の表面を有するＴｉ−Ｎ
膜が形成される。第２の実施態様では、単一供給ガス、
例えばＴＤＭＡＴを熱分解してＴｉ−Ｎ層を形成させ
る。付着後の焼鈍を珪素又は硼素を供給するガス中で行
い、これらの物質を層中に取込ませる。この層中への珪
素又は硼素の取込みは膜中への酸素吸収を最小にし、形
成膜を安定化させる。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路構造体と製
法に関する。
法に関する。
【０００２】
【従来の技術】窒化チタン（ＴｉＮ）はコンタクト、バ
イアス（ｖｉａｓ）、トレンチ及び相互接続積層での拡
散障壁とし通常用いられている。また、窒化チタンは化
学的蒸着（ＣＶＤ）タングステン用の接着層として、Ｃ
ＶＤタングステン、ＣＶＤアルミニウムの核生成層とし
ての役目を果すこともできる。良好な障壁層は、段部被
覆法が良くて、無空隙プラグ形成を達成し、コンタクト
／バイアス／トレンチの底部で充分な障壁厚を達成する
こと、拡散障壁性が良くてタングステン蒸着中の金属拡
散を防止し、下層の金属又は珪素のＷＦ6 攻撃を防止す
ること。熱サイクル中隣接材料に不活性であり、低反応
性であること、電気的性質が許容できること。例えばコ
ンタクト／バイアスの抵抗が低いこと、接合漏れが低い
ことが必要である。更に、障壁層は出来るだけ薄くして
相互接続積層の厚みを低下させることが必要である。
イアス（ｖｉａｓ）、トレンチ及び相互接続積層での拡
散障壁とし通常用いられている。また、窒化チタンは化
学的蒸着（ＣＶＤ）タングステン用の接着層として、Ｃ
ＶＤタングステン、ＣＶＤアルミニウムの核生成層とし
ての役目を果すこともできる。良好な障壁層は、段部被
覆法が良くて、無空隙プラグ形成を達成し、コンタクト
／バイアス／トレンチの底部で充分な障壁厚を達成する
こと、拡散障壁性が良くてタングステン蒸着中の金属拡
散を防止し、下層の金属又は珪素のＷＦ6 攻撃を防止す
ること。熱サイクル中隣接材料に不活性であり、低反応
性であること、電気的性質が許容できること。例えばコ
ンタクト／バイアスの抵抗が低いこと、接合漏れが低い
ことが必要である。更に、障壁層は出来るだけ薄くして
相互接続積層の厚みを低下させることが必要である。
【０００３】反応性スパッターＴｉｘとチタンの急速熱
窒化で形成するＴｉＮは拡散障壁として伝統的に用いら
れてきた。最近はＰＶＤＴｉＮをＣＶＤＴｉＮに換えて
０．３５μｍ以下のコンタクト、トレンチ及びバイアス
に対する段部被覆性の要求を満たす傾向にある。ＣＶＤ
ＴｉＮは金属の信頼性の問題と、ＰＶＤＴｉＮが関係す
る接合漏れの問題とを克服するもので、ＣＶＤＴｉＮは
接触抵抗と漏れを低く維持しながら、５５０℃での熱応
力に耐えることが出来る。更に、ＣＶＤＴｉＮは平行化
ＰＶＤＴｉＮよりも潜在的にクリーンな方法である。
窒化で形成するＴｉＮは拡散障壁として伝統的に用いら
れてきた。最近はＰＶＤＴｉＮをＣＶＤＴｉＮに換えて
０．３５μｍ以下のコンタクト、トレンチ及びバイアス
に対する段部被覆性の要求を満たす傾向にある。ＣＶＤ
ＴｉＮは金属の信頼性の問題と、ＰＶＤＴｉＮが関係す
る接合漏れの問題とを克服するもので、ＣＶＤＴｉＮは
接触抵抗と漏れを低く維持しながら、５５０℃での熱応
力に耐えることが出来る。更に、ＣＶＤＴｉＮは平行化
ＰＶＤＴｉＮよりも潜在的にクリーンな方法である。
【０００４】ＴｉＣ4 とＮＨ3 の反応で付着させるＣＶ
ＤＴｉＮはこれまで利用されてきたが、幾つかの問題が
ある。問題のうちの幾つかは付着温度が高いこと、Ｔｉ
Ｎｌのように塩素が取込まれること、気相中にＮＨ4 Ｃ
ｌ粒子が生成することである。塩素汚染は低減できる
が、このような方法では皆無とすることはできない。膜
は４００℃よりも低い温度で付着させるときは、ＴｉＣ
4 ／ＮＨ3 法は利用できないが、金属−有機前駆物質を
用いることができる。通常用いられる２種の金属−有機
前駆物質はテトラキスメチルアミノチタン（ＴＤＭＡ
Ｔ）とテトラキスジエチルアミノチタン（ＴＤＥＡＴ）
である。ＴＤＭＡＴの熱分解に基づくＣＶＤＴｉＮの付
着では段部被覆性がよく、粒子の計数が少ない層が形成
するが、抵抗率の高い不安定な膜となる。抵抗率は金属
−有機前駆物質とアンモニアを反応させて改善できる
が、ＴＤＭＡＴとＮＨ3 の反応では段部被覆性の劣る膜
ができ、気相反応の関係する潜在的な問題、例えば粒子
生成がある。
ＤＴｉＮはこれまで利用されてきたが、幾つかの問題が
ある。問題のうちの幾つかは付着温度が高いこと、Ｔｉ
Ｎｌのように塩素が取込まれること、気相中にＮＨ4 Ｃ
ｌ粒子が生成することである。塩素汚染は低減できる
が、このような方法では皆無とすることはできない。膜
は４００℃よりも低い温度で付着させるときは、ＴｉＣ
4 ／ＮＨ3 法は利用できないが、金属−有機前駆物質を
用いることができる。通常用いられる２種の金属−有機
前駆物質はテトラキスメチルアミノチタン（ＴＤＭＡ
Ｔ）とテトラキスジエチルアミノチタン（ＴＤＥＡＴ）
である。ＴＤＭＡＴの熱分解に基づくＣＶＤＴｉＮの付
着では段部被覆性がよく、粒子の計数が少ない層が形成
するが、抵抗率の高い不安定な膜となる。抵抗率は金属
−有機前駆物質とアンモニアを反応させて改善できる
が、ＴＤＭＡＴとＮＨ3 の反応では段部被覆性の劣る膜
ができ、気相反応の関係する潜在的な問題、例えば粒子
生成がある。
【０００５】アンモニアを用いずにＴＤＭＡＴ又はＴＤ
ＥＡＴを用いてＴｉＮを付着させる可能性が文献で論じ
られているが、以下のことは教示されていない。即ち、
アンモニアを用いずにＴＤＥＡＴ又はＴＤＭＡＴから付
着させた膜は性質が極めて劣ると言われている。例えば
スン（Sun ）とツァイ（Tsai）：「金属有機源からの低
圧化学蒸着窒化チタンの特色」〔（ＥＳＳＤＥＲＣ’９
４会報、第２９１−４頁）。この文献は言及することに
より本明細書に取り入れる〕参照のこと。
ＥＡＴを用いてＴｉＮを付着させる可能性が文献で論じ
られているが、以下のことは教示されていない。即ち、
アンモニアを用いずにＴＤＥＡＴ又はＴＤＭＡＴから付
着させた膜は性質が極めて劣ると言われている。例えば
スン（Sun ）とツァイ（Tsai）：「金属有機源からの低
圧化学蒸着窒化チタンの特色」〔（ＥＳＳＤＥＲＣ’９
４会報、第２９１−４頁）。この文献は言及することに
より本明細書に取り入れる〕参照のこと。
【０００６】Ｔｉ−Ｓｉ−Ｎ化合物はＴｉＮよりも更に
良好な拡散障壁を提供するので、最新のメタライゼイシ
ョンの応用にとって魅力がある。現在、Ｔｉ−Ｓｉ−Ｎ
膜の製造上２つの主要な方法が研究中であり、両方とも
顕著な制限がある。（Ｎ2 雰囲気でのＴｉ−Ｓｉターゲ
ットの反応性スパッターはカリフォルニヤ工科大学（Ｃ
ａｌ Ｔｅｃｈ）での広範囲の研究で代表されるように
もっとも確立された方法であるが、スパッター法の方向
性により、付着膜の段部被覆性は、高アスペクト比のコ
ンタクト、バイアス及びトレンチには極めて劣る。
良好な拡散障壁を提供するので、最新のメタライゼイシ
ョンの応用にとって魅力がある。現在、Ｔｉ−Ｓｉ−Ｎ
膜の製造上２つの主要な方法が研究中であり、両方とも
顕著な制限がある。（Ｎ2 雰囲気でのＴｉ−Ｓｉターゲ
ットの反応性スパッターはカリフォルニヤ工科大学（Ｃ
ａｌ Ｔｅｃｈ）での広範囲の研究で代表されるように
もっとも確立された方法であるが、スパッター法の方向
性により、付着膜の段部被覆性は、高アスペクト比のコ
ンタクト、バイアス及びトレンチには極めて劣る。
【０００７】シラン、アンモニア、ＴＤＥＡＴの混合物
を用いる化学的蒸着法はサンディア国立研究所で研究中
である、この方法は段部被覆性のより良い膜を提供でき
るが、ＴＤＥＡＴとＮＨ3 との気相反応では粒子が形成
し、生成膜の欠陥密度は高い。
を用いる化学的蒸着法はサンディア国立研究所で研究中
である、この方法は段部被覆性のより良い膜を提供でき
るが、ＴＤＥＡＴとＮＨ3 との気相反応では粒子が形成
し、生成膜の欠陥密度は高い。
【０００８】
【発明が解決しようとする課題】本発明の目的は前述の
２つの方法での問題を解決する欠陥密度の低い絶縁保護
性のＴｉ−Ｓｉ−Ｎ膜の革新的製法を提供することにあ
る。
２つの方法での問題を解決する欠陥密度の低い絶縁保護
性のＴｉ−Ｓｉ−Ｎ膜の革新的製法を提供することにあ
る。
【０００９】
【課題を解決するための手段】上記の目的は本発明の方
法ではまずチタンと窒素を含有する多孔性障壁層を付着
し、次いで付着後の処理を行って多孔性層の少なくとも
最上面中に珪素を導入して、珪素濃度の高い表面を提供
することにより達成される。（別の態様では付着後の処
理は珪素の代わりに又は珪素に加えて硼素を導入す
る）。多孔性障壁層はまた好ましくは炭素をかなりの割
合で含み、必要あれば付着後の処理前に珪素をかなりの
割合で含む。
法ではまずチタンと窒素を含有する多孔性障壁層を付着
し、次いで付着後の処理を行って多孔性層の少なくとも
最上面中に珪素を導入して、珪素濃度の高い表面を提供
することにより達成される。（別の態様では付着後の処
理は珪素の代わりに又は珪素に加えて硼素を導入す
る）。多孔性障壁層はまた好ましくは炭素をかなりの割
合で含み、必要あれば付着後の処理前に珪素をかなりの
割合で含む。
【００１０】本発明の方法と構造体の長所としては、Ｔ
ｉ−Ｓｉ−Ｎ膜表面はＳｉに富むため（又はＴｉ−Ｂ−
Ｎ膜表面はＢに富むため）、膜中への酸素吸収が極小に
なり形成膜が安定化する。また、表面がＳｉに富むこと
又はＢに富むことはＡｌのぬれとＣｕへの吸着向上に役
立つため、最新のメタライゼイションの適用に有用であ
る。スパッター法に較べて、本発明は段部被覆性が極め
て良く、Ｓｉ／Ｔｉ比の制御が容易な膜の付着法が提供
される。ＴＤＥＡＴ＋ＮＨ3 ＋ＳｉＨ4 法に較べて、本
発明はＴｉ源とＮＨ3 間の気相反応を皆無にする本発明
の方法は欠陥密度の低い絶縁保護性の膜を提供できる。
本発明の方法は表面組成を含む化学組成の制御に融通性
がある。本発明の方法は市販のＣＶＤ反応器で実施で
き、実施が容易である。
ｉ−Ｓｉ−Ｎ膜表面はＳｉに富むため（又はＴｉ−Ｂ−
Ｎ膜表面はＢに富むため）、膜中への酸素吸収が極小に
なり形成膜が安定化する。また、表面がＳｉに富むこと
又はＢに富むことはＡｌのぬれとＣｕへの吸着向上に役
立つため、最新のメタライゼイションの適用に有用であ
る。スパッター法に較べて、本発明は段部被覆性が極め
て良く、Ｓｉ／Ｔｉ比の制御が容易な膜の付着法が提供
される。ＴＤＥＡＴ＋ＮＨ3 ＋ＳｉＨ4 法に較べて、本
発明はＴｉ源とＮＨ3 間の気相反応を皆無にする本発明
の方法は欠陥密度の低い絶縁保護性の膜を提供できる。
本発明の方法は表面組成を含む化学組成の制御に融通性
がある。本発明の方法は市販のＣＶＤ反応器で実施で
き、実施が容易である。
【００１１】
【発明の実施の形態】本発明を添付図に基づき説明す
る、添付図は本発明の重要な代表的な実施態様を示すも
ので、言及することで本明細書に組み入れる。
る、添付図は本発明の重要な代表的な実施態様を示すも
ので、言及することで本明細書に組み入れる。
【００１２】本発明の数多くの革新的な特徴を特に現在
の好ましい態様に基づいて説明するが、ここに示すこれ
らの実施態様は革新的な特徴のもつ多くの有用な用途の
うちの幾つかを示す実施例に過ぎないものである。一般
に、本明細書の開示は請求項に記載の各種の発明のいず
れの範囲を必ずしも限定するものではない。更に、幾つ
かの開示は本発明の幾つかの特徴についてのものであっ
て、その他の特徴についてのものでない。
の好ましい態様に基づいて説明するが、ここに示すこれ
らの実施態様は革新的な特徴のもつ多くの有用な用途の
うちの幾つかを示す実施例に過ぎないものである。一般
に、本明細書の開示は請求項に記載の各種の発明のいず
れの範囲を必ずしも限定するものではない。更に、幾つ
かの開示は本発明の幾つかの特徴についてのものであっ
て、その他の特徴についてのものでない。
【００１３】図１は本発明の１実施態様の工程の流れを
示す流れ図である。本発明を用いるデバイスの製造出発
点は多くのデバイスの加工と同じである。事実、標準的
加工が中間レベルの誘電体の形成、バイアス／コンタク
ト用のトレンチ又は孔の形成に至る全部の工程に適用さ
れる。更に、標準的加工はＴｉＮ系層の形成後でも、本
発明の発明的焼鈍工程の後でも追加的に利用できる。本
発明の方法は、金属−有機化学的蒸着（ＭＯＣＶＤ）を
行って窒化チタン膜を形成することが出発点である（工
程１０４）。この膜は中間レベルの誘電体上、トレンチ
又は孔の側壁上、トレンチ又は孔の底面、従来のＴｉＮ
が用いられてきた他の箇所に形成される。好ましくは、
工程１０４はＴＤＭＡＴ、［（ＣＨ3 ）2 Ｎ］4 Ｔｉの
熱分解により行う。ＴＤＭＡＴは液体であり、好ましく
は例えばＨｅ又はＮ2 のような担体ガスを用いて反応器
中に導入する。この分解は好ましくは温度が３００°〜
５００℃の範囲、圧力が０．１〜５０ｔｏｒｒの範囲で
行う。分解時間は目的の膜厚で変わる。別の実施態様で
は、Ｃ2 Ｈ5 をＣＨ3 の代りに用いて前駆物質を［（Ｃ
2 Ｈ5 ）2 Ｎ］4 Ｔｉとすることができる。更に別の実
施態様では前駆物質は好ましくは［（ＣＨ3 ）（Ｃ2 Ｈ
5 ）Ｎ］4 Ｔｉである。
示す流れ図である。本発明を用いるデバイスの製造出発
点は多くのデバイスの加工と同じである。事実、標準的
加工が中間レベルの誘電体の形成、バイアス／コンタク
ト用のトレンチ又は孔の形成に至る全部の工程に適用さ
れる。更に、標準的加工はＴｉＮ系層の形成後でも、本
発明の発明的焼鈍工程の後でも追加的に利用できる。本
発明の方法は、金属−有機化学的蒸着（ＭＯＣＶＤ）を
行って窒化チタン膜を形成することが出発点である（工
程１０４）。この膜は中間レベルの誘電体上、トレンチ
又は孔の側壁上、トレンチ又は孔の底面、従来のＴｉＮ
が用いられてきた他の箇所に形成される。好ましくは、
工程１０４はＴＤＭＡＴ、［（ＣＨ3 ）2 Ｎ］4 Ｔｉの
熱分解により行う。ＴＤＭＡＴは液体であり、好ましく
は例えばＨｅ又はＮ2 のような担体ガスを用いて反応器
中に導入する。この分解は好ましくは温度が３００°〜
５００℃の範囲、圧力が０．１〜５０ｔｏｒｒの範囲で
行う。分解時間は目的の膜厚で変わる。別の実施態様で
は、Ｃ2 Ｈ5 をＣＨ3 の代りに用いて前駆物質を［（Ｃ
2 Ｈ5 ）2 Ｎ］4 Ｔｉとすることができる。更に別の実
施態様では前駆物質は好ましくは［（ＣＨ3 ）（Ｃ2 Ｈ
5 ）Ｎ］4 Ｔｉである。
【００１４】更に工程１０４では、前駆物質に露出させ
ながらウェーハを加熱して前駆物質を熱分解させてウェ
ーハ上に膜として付着させる。形成膜はＴｉ−Ｎ−Ｃか
ら構成され、多孔性材料であって、容易にＯ2 を吸収す
る。Ｏ2 の吸収によりこの膜は抵抗が高くなり、極めて
不安定になる。特に、この膜の抵抗率は膜を酸素含有空
気に露出するにつれて大きく増加する（図２の曲線２０
２参照のこと）。
ながらウェーハを加熱して前駆物質を熱分解させてウェ
ーハ上に膜として付着させる。形成膜はＴｉ−Ｎ−Ｃか
ら構成され、多孔性材料であって、容易にＯ2 を吸収す
る。Ｏ2 の吸収によりこの膜は抵抗が高くなり、極めて
不安定になる。特に、この膜の抵抗率は膜を酸素含有空
気に露出するにつれて大きく増加する（図２の曲線２０
２参照のこと）。
【００１５】次いで、加熱工程を行う（工程１０６）。
この工程は好ましくは純シラン雰囲気又は稀釈シラン雰
囲気、ジシラン雰囲気、Ｂ2 Ｈ6 雰囲気、又は膜中に珪
素又は硼素を形成できる任意の他の雰囲気中で行う。好
ましくは、この工程は約３５０°〜５００℃の温度、
０．１〜５０ｔｏｒｒの圧力下で約１５〜２４０秒間行
う。焼鈍工程１０６は付着工程１０４と同じ反応器内で
行ってもよく、または同様の別の反応器で行ってもよ
い。若し、同一の反応器で行うときは、ＭＯＣＶＤ工程
１０４と焼鈍工程１０６の両方で用いる温度は好ましく
はほぼ同一である。若し、両工程を別々の同様の反応器
で行うときは、工程１０４で形成した膜は工程１０２の
前に酸素にさらしてはならない。工程１０６が完了した
あとの膜は下記の構成をとる：Ｓｉ含有ガス使用時はＴ
ｉ−Ｎ−Ｃ−Ｓｉ、Ｂ含有ガス使用時はＴｉ−Ｎ−Ｃ−
Ｂ。膜内へのＳｉの取込みは図３ｂの曲線３０２から判
る。
この工程は好ましくは純シラン雰囲気又は稀釈シラン雰
囲気、ジシラン雰囲気、Ｂ2 Ｈ6 雰囲気、又は膜中に珪
素又は硼素を形成できる任意の他の雰囲気中で行う。好
ましくは、この工程は約３５０°〜５００℃の温度、
０．１〜５０ｔｏｒｒの圧力下で約１５〜２４０秒間行
う。焼鈍工程１０６は付着工程１０４と同じ反応器内で
行ってもよく、または同様の別の反応器で行ってもよ
い。若し、同一の反応器で行うときは、ＭＯＣＶＤ工程
１０４と焼鈍工程１０６の両方で用いる温度は好ましく
はほぼ同一である。若し、両工程を別々の同様の反応器
で行うときは、工程１０４で形成した膜は工程１０２の
前に酸素にさらしてはならない。工程１０６が完了した
あとの膜は下記の構成をとる：Ｓｉ含有ガス使用時はＴ
ｉ−Ｎ−Ｃ−Ｓｉ、Ｂ含有ガス使用時はＴｉ−Ｎ−Ｃ−
Ｂ。膜内へのＳｉの取込みは図３ｂの曲線３０２から判
る。
【００１６】工程１０６を行った後、ウェーハを更に加
工するか、又は酸素雰囲気にさらし（工程１０８）、次
いで更に加工する。工程１０８を行うと、酸素は膜中に
吸収されて膜は下記の構成をとる：Ｓｉ含有ガス使用時
はＴｉ−Ｎ−Ｃ−Ｓｉ−Ｏ、Ｂ含有ガス使用時はＴｉ−
Ｎ−Ｃ−Ｂ−Ｏ。しかし、ウェーハを酸素雰囲気に露出
しないと、酸素の吸収は行われない。
工するか、又は酸素雰囲気にさらし（工程１０８）、次
いで更に加工する。工程１０８を行うと、酸素は膜中に
吸収されて膜は下記の構成をとる：Ｓｉ含有ガス使用時
はＴｉ−Ｎ−Ｃ−Ｓｉ−Ｏ、Ｂ含有ガス使用時はＴｉ−
Ｎ−Ｃ−Ｂ−Ｏ。しかし、ウェーハを酸素雰囲気に露出
しないと、酸素の吸収は行われない。
【００１７】上記は特にチタンベース障壁膜の形成に関
するが、他の遷移金属をチタンの代りに使用してもよ
い。本発明の障壁層の形成に特に、タングステン、タン
タル又はモリブデンをチタンの代りに用いることができ
る。
するが、他の遷移金属をチタンの代りに使用してもよ
い。本発明の障壁層の形成に特に、タングステン、タン
タル又はモリブデンをチタンの代りに用いることができ
る。
【００１８】図２は２種の異なる膜のシート抵抗ＲS を
示す。図２のＸ軸は膜の空気露出時間量（分）を表わ
し、Ｙ軸は膜のシート抵抗（オーム／□）を表わす。工
程１０６を行わない膜はシート抵抗が高い。これは図２
の曲線２０２で示される。更に、曲線２０２から判るよ
うに、工程１０６を行わないときの膜のシート抵抗は膜
を酸素に露出した後でかなり増加するが、工程１０６を
行った後では、シート抵抗は（曲線２０２と較べて）大
きさが小さく、空気中での安定性が極めて良い。これは
曲線２０４で示される。
示す。図２のＸ軸は膜の空気露出時間量（分）を表わ
し、Ｙ軸は膜のシート抵抗（オーム／□）を表わす。工
程１０６を行わない膜はシート抵抗が高い。これは図２
の曲線２０２で示される。更に、曲線２０２から判るよ
うに、工程１０６を行わないときの膜のシート抵抗は膜
を酸素に露出した後でかなり増加するが、工程１０６を
行った後では、シート抵抗は（曲線２０２と較べて）大
きさが小さく、空気中での安定性が極めて良い。これは
曲線２０４で示される。
【００１９】更に、実験データとして２０ｎｍ膜のシー
ト抵抗の比較を表１に示す。これら３種の試験での変数
はシラン処理時間、急速熱焼鈍（ＲＴＡ）の有無、各種
の実施温度である。
ト抵抗の比較を表１に示す。これら３種の試験での変数
はシラン処理時間、急速熱焼鈍（ＲＴＡ）の有無、各種
の実施温度である。
【００２０】
【表１】
【００２１】図３ａ、図３ｂは炭素、酸素、窒素、チタ
ン、珪素の種々の深さでの濃度を示すＸＰＳ深さ方向グ
ラフである。各図のＸ軸はそれぞれの深さに対応する。
スパッター時間の長さは深度距離を表わしている。これ
ら両図のＹ軸は全合計基準原子濃度（Ａ．Ｃ．％）を表
わす。図３ｂの曲線３０２から工程１０６処理の膜は珪
素を含有しているが、工程１０６非処理の膜は珪素を含
有していないことが判る（図３ａの曲線３０１では膜の
最上面は０秒で、底部は約１６分で表示されている）。
珪素取込みは空気中からの酸素の取込み量の低下にとっ
て重要であり、これにより抵抗率は低下し、安定性は増
す。珪素又は硼素の取込みはこの後Ｃｕ又はＡｌのメタ
ライゼイションを行うときに有利となる。
ン、珪素の種々の深さでの濃度を示すＸＰＳ深さ方向グ
ラフである。各図のＸ軸はそれぞれの深さに対応する。
スパッター時間の長さは深度距離を表わしている。これ
ら両図のＹ軸は全合計基準原子濃度（Ａ．Ｃ．％）を表
わす。図３ｂの曲線３０２から工程１０６処理の膜は珪
素を含有しているが、工程１０６非処理の膜は珪素を含
有していないことが判る（図３ａの曲線３０１では膜の
最上面は０秒で、底部は約１６分で表示されている）。
珪素取込みは空気中からの酸素の取込み量の低下にとっ
て重要であり、これにより抵抗率は低下し、安定性は増
す。珪素又は硼素の取込みはこの後Ｃｕ又はＡｌのメタ
ライゼイションを行うときに有利となる。
【００２２】図３ｂの曲線３０４は工程１０６と１０８
処理後の膜中へ酸素吸収が限定されることを示す。
処理後の膜中へ酸素吸収が限定されることを示す。
【００２３】図４は透過型電子回折（ＴＥＭ）パターン
である。図４は工程１０６（０及び１０８）処理膜は非
晶質であることを示している。非晶質膜は障壁としての
用途では好ましい（多結晶膜とは反対である）。これは
多結晶構造では粒子境界中で金属拡散が速く進むからで
ある。
である。図４は工程１０６（０及び１０８）処理膜は非
晶質であることを示している。非晶質膜は障壁としての
用途では好ましい（多結晶膜とは反対である）。これは
多結晶構造では粒子境界中で金属拡散が速く進むからで
ある。
【００２４】図５は本発明の方法の第２の実施態様の流
れ図である。この方法は、シラン・ガスをＭＯＣＶＤ工
程で添加する以外は図１の方法と同じである。これによ
り珪素は層内により多く取込まれ、Ｓｉ／Ｔｉ比のより
良い調整を容易にする。
れ図である。この方法は、シラン・ガスをＭＯＣＶＤ工
程で添加する以外は図１の方法と同じである。これによ
り珪素は層内により多く取込まれ、Ｓｉ／Ｔｉ比のより
良い調整を容易にする。
【００２５】図８はＴｉ−Ｓｉ−Ｎ付着膜のシート抵抗
と、付着後のシラン焼鈍時間の関係を示すグラフであ
る。抵抗は２日間空気中に露出した後測定した。シート
抵抗はシラン中で約３０秒焼鈍すると急激に低下するこ
とを明示している。
と、付着後のシラン焼鈍時間の関係を示すグラフであ
る。抵抗は２日間空気中に露出した後測定した。シート
抵抗はシラン中で約３０秒焼鈍すると急激に低下するこ
とを明示している。
【００２６】図９はＴｉ−Ｓｉ−Ｎ付着膜のシート抵抗
と、Ｔｉ−Ｓｉ−Ｎ付着中のシラン流量の関係を示すグ
ラフであり、測定は２日間空気漏出後に行った。これか
ら判るように、シラン流量が増加すると膜のシート抵抗
は増加し、従って珪素の取込みによる障壁層としての増
加値は珪素による高抵抗値と均合わせる必要がある。
と、Ｔｉ−Ｓｉ−Ｎ付着中のシラン流量の関係を示すグ
ラフであり、測定は２日間空気漏出後に行った。これか
ら判るように、シラン流量が増加すると膜のシート抵抗
は増加し、従って珪素の取込みによる障壁層としての増
加値は珪素による高抵抗値と均合わせる必要がある。
【００２７】図１０は本発明の層の断面構造を示す電子
顕微鏡写真であり、本方法は層の絶縁保護性が保持され
ていることを示している。
顕微鏡写真であり、本方法は層の絶縁保護性が保持され
ていることを示している。
【００２８】別の代表的付着法の実施態様 本実施態様は第１工程でＴＤＭＡＴを窒素の存在下熱分
解してＴｉＮ層を形成する。付着後直ちにこの層をシラ
ン雰囲気に露出して、シランとこの層を反応させて珪素
をこの層内に取込ませて珪素に富む表面層を形成させ
る。珪素の存在により層劣化を招く酸素吸収を抑制す
る。
解してＴｉＮ層を形成する。付着後直ちにこの層をシラ
ン雰囲気に露出して、シランとこの層を反応させて珪素
をこの層内に取込ませて珪素に富む表面層を形成させ
る。珪素の存在により層劣化を招く酸素吸収を抑制す
る。
【００２９】また、前駆物質としてＴＤＭＡＴを使用す
ると炭素を層内に高い百分率で取込むことができ、意外
にも層内の炭素は別に問題にはならないと考えられ、む
しろ層内の応力を低下させ、回路寿命には影響を与えな
いと考えられる。
ると炭素を層内に高い百分率で取込むことができ、意外
にも層内の炭素は別に問題にはならないと考えられ、む
しろ層内の応力を低下させ、回路寿命には影響を与えな
いと考えられる。
【００３０】
【表２】
【００３１】付着法の実施態様２ 本態様は第１工程でＳｉＨ4 、ＴＤＭＡＴ、Ｎ2 （稀釈
剤を組合せて障壁層を形成する、深さが充分となったと
ころで、ＴＤＭＡＴとＮ2 の流れを停止させるが、Ｓｉ
Ｈ4 は測定時間中連続して流す。記載の本実施態様は現
在の好ましい実施態様である。
剤を組合せて障壁層を形成する、深さが充分となったと
ころで、ＴＤＭＡＴとＮ2 の流れを停止させるが、Ｓｉ
Ｈ4 は測定時間中連続して流す。記載の本実施態様は現
在の好ましい実施態様である。
【００３２】
【表３】
【００３３】付着法の実施態様３ ＳｉＨ4 を他のＳｉ源化合物、例えばＳｉ2 Ｈ6 に代替
することができる。本実施態様は、第１工程でＳｉ2 Ｈ
6 とＴＤＭＡＴを不活性Ｎ2 と一緒に流し、第２工程で
ＴＤＭＡＴとＮ2 の流れを停止させ、Ｓｉ2 Ｈ6 を流し
て、層表面中に珪素を余分に取込ませる。
することができる。本実施態様は、第１工程でＳｉ2 Ｈ
6 とＴＤＭＡＴを不活性Ｎ2 と一緒に流し、第２工程で
ＴＤＭＡＴとＮ2 の流れを停止させ、Ｓｉ2 Ｈ6 を流し
て、層表面中に珪素を余分に取込ませる。
【００３４】付着法の実施態様４ ＴＤＭＡＴをＴＭＥＡＴ、即ちＴｉ（ＮＣＨ3 Ｃ
2 Ｈ5 ）4 に代替させる、本実施例は、第１工程でシラ
ン、ＴＭＥＡＴ、Ｎ2 を一緒に流す。第２工程では純シ
ランを流して表面層中に珪素を追加的に取込ませる。
2 Ｈ5 ）4 に代替させる、本実施例は、第１工程でシラ
ン、ＴＭＥＡＴ、Ｎ2 を一緒に流す。第２工程では純シ
ランを流して表面層中に珪素を追加的に取込ませる。
【００３５】付着法の実施態様５ ＴＤＭＡＴをＴＤＥＡＴ、即ち、Ｔｉ（Ｎ（Ｃ2 Ｈ5 ）
2 ）4 に代替させる。この場合、ＴＤＥＡＴ、シランを
Ｎ2 又はその他の不活性稀釈剤と一緒に流してＳｉ−Ｎ
−Ｔｉ層を付着させ、次の工程でシランだけを用いて上
表面中の珪素濃度を増加させる。
2 ）4 に代替させる。この場合、ＴＤＥＡＴ、シランを
Ｎ2 又はその他の不活性稀釈剤と一緒に流してＳｉ−Ｎ
−Ｔｉ層を付着させ、次の工程でシランだけを用いて上
表面中の珪素濃度を増加させる。
【００３６】付着法の実施態様６ 本実施態様では、硼素源を用いてＴｉx Ｂy Ｎ膜を形成
する。従って、硼素源成分（例えば、Ｂ2 Ｈ6 ）をＳｉ
源成分の代りに多孔性ＴｉＮ膜の付着際に用いる。本実
施例はＴＤＥＡＴとジボランをＮ2 又はその他の稀釈剤
と一緒に流してＴｉ−Ｂ−Ｎ層を付着させ、次の工程で
ジボランのみを用いて上表面中の硼素濃度を増加させ
る。
する。従って、硼素源成分（例えば、Ｂ2 Ｈ6 ）をＳｉ
源成分の代りに多孔性ＴｉＮ膜の付着際に用いる。本実
施例はＴＤＥＡＴとジボランをＮ2 又はその他の稀釈剤
と一緒に流してＴｉ−Ｂ−Ｎ層を付着させ、次の工程で
ジボランのみを用いて上表面中の硼素濃度を増加させ
る。
【００３７】代表的メタライゼイションの実施態様 本明細書に記載の本方法はメタライゼイションの適用、
特に銅（Ｃｕ）のメタライゼイションで使用できる。例
えば、図６に示す適用では、下部中間レベル誘電体５１
５で包囲された導電層５１０（典型例としてアルミニウ
ム合金）の下にあるトランジスター（図示せず）を含む
半製品構造体を準備する。次いで、上部の中間レベル誘
電体５２０（例えば、ＴＥＯＳ付着ＳｉＯ2 上のＢＰＳ
Ｇ）を付着させ、従来法（例えば、化学−機械的研磨又
はＣＭＰ）で平坦化する。次いで、（ダマセン（damasc
ene ）型式の方法で）中間レベルの誘電体５２０をパタ
ーン化とエッチング処理してメタライゼイションライン
が所望されるスロット５３０を形成し、またバイアスが
所望される（即ち、下部電導層への電気的接触が所望さ
れる）より深い孔５４０を形成する。次いで、上記の方
法のうちの１つを用いて拡散障壁層５３０を付着させ
る。導電性の高い金属５５０（例えば銅）を従来法で全
体に付着させ、（例えばＣＭＰを用いて）全体をエッチ
ングして中間レベルの誘電体５２０の平坦表面を金属５
５０が存在しない箇所で露出させる。
特に銅（Ｃｕ）のメタライゼイションで使用できる。例
えば、図６に示す適用では、下部中間レベル誘電体５１
５で包囲された導電層５１０（典型例としてアルミニウ
ム合金）の下にあるトランジスター（図示せず）を含む
半製品構造体を準備する。次いで、上部の中間レベル誘
電体５２０（例えば、ＴＥＯＳ付着ＳｉＯ2 上のＢＰＳ
Ｇ）を付着させ、従来法（例えば、化学−機械的研磨又
はＣＭＰ）で平坦化する。次いで、（ダマセン（damasc
ene ）型式の方法で）中間レベルの誘電体５２０をパタ
ーン化とエッチング処理してメタライゼイションライン
が所望されるスロット５３０を形成し、またバイアスが
所望される（即ち、下部電導層への電気的接触が所望さ
れる）より深い孔５４０を形成する。次いで、上記の方
法のうちの１つを用いて拡散障壁層５３０を付着させ
る。導電性の高い金属５５０（例えば銅）を従来法で全
体に付着させ、（例えばＣＭＰを用いて）全体をエッチ
ングして中間レベルの誘電体５２０の平坦表面を金属５
５０が存在しない箇所で露出させる。
【００３８】本実施態様では、本発明の障壁層は中間レ
ベルの誘電体５２０の露出部上全部に形成される。即
ち、金属５５０が中間レベルの誘電体５２０と直接接触
する箇所は全然存在しない。これにより銅原子（又は寿
命短縮剤、例えば金）が中間レベルの誘電体を介して半
導体基板中に拡散する可能性が低減する。
ベルの誘電体５２０の露出部上全部に形成される。即
ち、金属５５０が中間レベルの誘電体５２０と直接接触
する箇所は全然存在しない。これにより銅原子（又は寿
命短縮剤、例えば金）が中間レベルの誘電体を介して半
導体基板中に拡散する可能性が低減する。
【００３９】代表的メタライゼイションの実施態様２ 図７に示す別のメタライゼイションの実施態様はソース
／ドレン拡散５６２方向に配列してポリサイド（ポリシ
リコン／シリサイド）ゲート５６０を有するトランジス
ターの形成を含む、次に、第１の中間レベルの誘電体層
５６４を形成する（必要あれば、このあと図示しないが
対応する複数の追加中間レベルの誘電体層を有する複数
の追加層を多重に付着、パターン化処理することもよく
行われる）。本明細書に開示の本発明の方法を用いて障
壁層５７０を付着させる前にコンタクト箇所５６６をパ
ターン化、エッチング処理する。次いで、金属層５８０
を付着させ、パターン化処理する。本代表的実施態様で
は、金属層５８０はアルミニウム合金であり、これは
（この好ましい実施態様ではフォースフィルTM（Force
FillTM）法で）高圧下、コンタクトホール中に強制注入
する。
／ドレン拡散５６２方向に配列してポリサイド（ポリシ
リコン／シリサイド）ゲート５６０を有するトランジス
ターの形成を含む、次に、第１の中間レベルの誘電体層
５６４を形成する（必要あれば、このあと図示しないが
対応する複数の追加中間レベルの誘電体層を有する複数
の追加層を多重に付着、パターン化処理することもよく
行われる）。本明細書に開示の本発明の方法を用いて障
壁層５７０を付着させる前にコンタクト箇所５６６をパ
ターン化、エッチング処理する。次いで、金属層５８０
を付着させ、パターン化処理する。本代表的実施態様で
は、金属層５８０はアルミニウム合金であり、これは
（この好ましい実施態様ではフォースフィルTM（Force
FillTM）法で）高圧下、コンタクトホール中に強制注入
する。
【００４０】開示される革新的実施態様は、（ａ）半導
体材料の少なくとも１つの実質的にモノリシックな物体
を含む基板を準備する工程と、（ｂ）チタンと窒素含有
雰囲気中でＣＶＤで絶縁保護性層を付着させる工程と、
（ｃ）上記絶縁保護性層を付着させたあとで、上記絶縁
保護性層を珪素又は硼素含有雰囲気に露出させる工程と
を含む薄膜形成法であって、前記工程（ｃ）により上記
絶縁保護性層上に珪素又は硼素に富む表面を形成させる
薄膜形成法を提供される。
体材料の少なくとも１つの実質的にモノリシックな物体
を含む基板を準備する工程と、（ｂ）チタンと窒素含有
雰囲気中でＣＶＤで絶縁保護性層を付着させる工程と、
（ｃ）上記絶縁保護性層を付着させたあとで、上記絶縁
保護性層を珪素又は硼素含有雰囲気に露出させる工程と
を含む薄膜形成法であって、前記工程（ｃ）により上記
絶縁保護性層上に珪素又は硼素に富む表面を形成させる
薄膜形成法を提供される。
【００４１】開示される他の革新的実施態様は、チタン
と窒素とを含有する障壁薄膜層から成る集積回路であっ
て、上記薄膜は珪素又は硼素の組成が漸進的に変化し、
その第１表面では珪素又は硼素濃度が他に較べて高い集
積回路を提供される。
と窒素とを含有する障壁薄膜層から成る集積回路であっ
て、上記薄膜は珪素又は硼素の組成が漸進的に変化し、
その第１表面では珪素又は硼素濃度が他に較べて高い集
積回路を提供される。
【００４２】改変と変更 当業者が認識するように、本明細書に記載の革新的概念
は広範囲の用途にわたり改変と変更が可能であり、従っ
て、本発明の主題の範囲は本明細書の特定の実施例の教
示に限定されない。
は広範囲の用途にわたり改変と変更が可能であり、従っ
て、本発明の主題の範囲は本明細書の特定の実施例の教
示に限定されない。
【００４３】ＣＶＤとメタライゼイションの一般的背景
は下記刊行物に記載されており、これら刊行物はその改
変と実施に就いて当業者の知識を示す一助となる：メタ
ライゼイションと金属−半導体の界面（バトラ編１９８
９）；ＶＬＳＩメタライゼイション：物理と技術（シエ
ナイ編１９９１）；ムラルカ，「ＶＬＳＩとＵＬＳＩ用
のメタライゼイション理論と実際（１９９３）」；集積
回路用マルチレベル・メタライゼイションハンドブック
（ウィルソン等編１９９３）；ラオ，「マルチレベル・
インターコネクト技術（１９９３）」；化学蒸着（エム
・エル・ヒッチマン編１９９３）；プラズマ加工に関す
る電気化学会の半年次学会会報；（これら全ての刊行物
は言及することにより本明細書に組み入れる）。
は下記刊行物に記載されており、これら刊行物はその改
変と実施に就いて当業者の知識を示す一助となる：メタ
ライゼイションと金属−半導体の界面（バトラ編１９８
９）；ＶＬＳＩメタライゼイション：物理と技術（シエ
ナイ編１９９１）；ムラルカ，「ＶＬＳＩとＵＬＳＩ用
のメタライゼイション理論と実際（１９９３）」；集積
回路用マルチレベル・メタライゼイションハンドブック
（ウィルソン等編１９９３）；ラオ，「マルチレベル・
インターコネクト技術（１９９３）」；化学蒸着（エム
・エル・ヒッチマン編１９９３）；プラズマ加工に関す
る電気化学会の半年次学会会報；（これら全ての刊行物
は言及することにより本明細書に組み入れる）。
【００４４】以上の説明に関して更に以下の項を開示す
る。 （１）（ａ）半導体材料の少なくとも１つの実質的にモ
ノリシックな物体を含む基板を準備する工程と、（ｂ）
チタンと窒素を含む雰囲気中でＣＶＤで絶縁保護性層を
付着させる工程と、（ｃ）上記絶縁保護性層を付着させ
たあとで、上記絶縁保護性層を珪素又は硼素を含有する
雰囲気に露出させる工程とを含む薄膜形成法であって、
前記工程（ｃ）により上記絶縁保護性層上に珪素又は硼
素に富む表面を形成させる薄膜形成法。 （２）工程（ｃ）は、中間工程を介在させずに工程
（ｂ）の後直ちに行う、第１項記載の形成法。 （３）工程（ｂ）は珪素又は硼素を含む雰囲気を用い
る、第１項記載の形成法。 （４）工程（ｂ）はＳｉＨ4 を含む雰囲気を用いる、第
３項記載の形成法。 （５）工程（ｂ）はＴＤＭＡＴ、ＴＭＥＡＴ、ＴＤＥＡ
Ｔから成る群から選ばれたチタン源成分を含有する雰囲
気を用いる、第１項記載の形成法。 （６）急速熱焼鈍を次工程として更に含む、第１項記載
の形成法。 （７）チタンと窒素とを含有する障壁薄膜層から成る集
積回路であって、上記薄膜は珪素又は硼素の組成が漸進
的に変化し、その第１の表面では珪素又は硼素濃度が他
に較べて高い集積回路。 （８）薄膜は炭素を少なくとも１０％含有する、第７項
記載の集積回路。 （９）薄膜は非晶質ＳｉＮX とＴｉＮX とから成る、第
７項記載の集積回路。 （１０）薄膜はＴｉＮx と硼素との非晶質の組合せであ
る、第７項記載の集積回路。 （１１）珪素又は硼素に富むと上記薄膜中への酸素の吸
収が低下する、第７項記載の集積回路。 （１２）基板上に障壁層を形成して、コンタクト／バイ
アスを接合させる方法において、下部構造体を準備する
工程と、上記基板上に誘電体層を形成する工程と、上記
基板中に開孔を形成して上記下部構造の少なくとも１部
を露出させる工程（上記開口は側壁を有する）と、金属
−有機前駆物質を用いて膜を形成する工程（上記膜は上
記誘電体層上、上記開口側壁上、及び上記下部構造体の
上記露出部上に形成する）と、活性ガス雰囲気中で加熱
工程を行い、珪素又は硼素を上記膜中に取込む工程とを
含む方法。 （１３）金属−有機前駆物が［（ＣＨ3 ）2 Ｎ］4 Ｔ
ｉ、［（Ｃ2 Ｈ5 ）2 Ｎ］4 Ｔｉ、［（ＣＨ3 ）（Ｃ2
Ｈ5 ）Ｎ］4 Ｔｉから成る群から選ばれた材料から成
る、第１２項記載の方法。 （１４）活性ガスが上記金属−有機膜中に珪素又は硼素
を取込ませる任意のガスから成る、第１２項記載の方
法。 （１５）活性ガスがシラン、ジシラン、ジボラン又はこ
れらの任意の組合から成る群から選ばれる、第１２項に
記載の方法。 （１６）下部構造体の基板である、第１２項記載の方
法。 （１７）下部構造体は電導層である、第１２項記載の方
法。 （１８）Ｔｉ−Ｓｉ−Ｎ又はＴｉ−Ｂ−Ｎ用ＣＶＤ法で
あって、単一供給ガス（好ましくはＴＤＭＡＴ）がチタ
ンと窒素源の役割を果し、もう１つの供給ガスを珪素又
は硼素源として用いる。これにより気相粒子核生成が回
避され、一方、良好な絶縁保護性が得られる。所定の層
厚が付着されたとき、チタン／窒素又はチタン／硼素源
の流れを停止したのち、珪素又は硼素供給ガスをある期
間連続して流す。これにより、欠陥密度の低く、Ｓｉ又
はＢに富む、絶縁保護性のＴｉ−Ｎ膜が形成される。第
２の実施態様では、単一供給ガス、例えばＴＤＭＡＴを
熱分解してＴｉ−Ｎ層を形成させる。付着後の焼鈍を珪
素又は硼素を供給するガス中で行い、これらの物質を層
中に取込ませる。この層中への珪素又は硼素の取込みは
膜中への酸素吸収を最小にし、従って形成膜を安定化さ
せる。Ｓｉ又はＢに富む表面もＡｌのぬれとＣｕへの接
着を向上させるのに役立ち、従って最新のメタライゼイ
ションの適用に有用である。スパッター法に較べて、本
発明は段部被覆性が極めて良好で、Ｓｉ／Ｔｉ比の制御
が容易な膜の付着法を提供する。ＴＤＥＡＴ＋ＮＨ3 ＋
ＳｉＨ4 法に較べて、本発明はＴｉ源とＮＨ3 との気相
反応を皆無にする。
る。 （１）（ａ）半導体材料の少なくとも１つの実質的にモ
ノリシックな物体を含む基板を準備する工程と、（ｂ）
チタンと窒素を含む雰囲気中でＣＶＤで絶縁保護性層を
付着させる工程と、（ｃ）上記絶縁保護性層を付着させ
たあとで、上記絶縁保護性層を珪素又は硼素を含有する
雰囲気に露出させる工程とを含む薄膜形成法であって、
前記工程（ｃ）により上記絶縁保護性層上に珪素又は硼
素に富む表面を形成させる薄膜形成法。 （２）工程（ｃ）は、中間工程を介在させずに工程
（ｂ）の後直ちに行う、第１項記載の形成法。 （３）工程（ｂ）は珪素又は硼素を含む雰囲気を用い
る、第１項記載の形成法。 （４）工程（ｂ）はＳｉＨ4 を含む雰囲気を用いる、第
３項記載の形成法。 （５）工程（ｂ）はＴＤＭＡＴ、ＴＭＥＡＴ、ＴＤＥＡ
Ｔから成る群から選ばれたチタン源成分を含有する雰囲
気を用いる、第１項記載の形成法。 （６）急速熱焼鈍を次工程として更に含む、第１項記載
の形成法。 （７）チタンと窒素とを含有する障壁薄膜層から成る集
積回路であって、上記薄膜は珪素又は硼素の組成が漸進
的に変化し、その第１の表面では珪素又は硼素濃度が他
に較べて高い集積回路。 （８）薄膜は炭素を少なくとも１０％含有する、第７項
記載の集積回路。 （９）薄膜は非晶質ＳｉＮX とＴｉＮX とから成る、第
７項記載の集積回路。 （１０）薄膜はＴｉＮx と硼素との非晶質の組合せであ
る、第７項記載の集積回路。 （１１）珪素又は硼素に富むと上記薄膜中への酸素の吸
収が低下する、第７項記載の集積回路。 （１２）基板上に障壁層を形成して、コンタクト／バイ
アスを接合させる方法において、下部構造体を準備する
工程と、上記基板上に誘電体層を形成する工程と、上記
基板中に開孔を形成して上記下部構造の少なくとも１部
を露出させる工程（上記開口は側壁を有する）と、金属
−有機前駆物質を用いて膜を形成する工程（上記膜は上
記誘電体層上、上記開口側壁上、及び上記下部構造体の
上記露出部上に形成する）と、活性ガス雰囲気中で加熱
工程を行い、珪素又は硼素を上記膜中に取込む工程とを
含む方法。 （１３）金属−有機前駆物が［（ＣＨ3 ）2 Ｎ］4 Ｔ
ｉ、［（Ｃ2 Ｈ5 ）2 Ｎ］4 Ｔｉ、［（ＣＨ3 ）（Ｃ2
Ｈ5 ）Ｎ］4 Ｔｉから成る群から選ばれた材料から成
る、第１２項記載の方法。 （１４）活性ガスが上記金属−有機膜中に珪素又は硼素
を取込ませる任意のガスから成る、第１２項記載の方
法。 （１５）活性ガスがシラン、ジシラン、ジボラン又はこ
れらの任意の組合から成る群から選ばれる、第１２項に
記載の方法。 （１６）下部構造体の基板である、第１２項記載の方
法。 （１７）下部構造体は電導層である、第１２項記載の方
法。 （１８）Ｔｉ−Ｓｉ−Ｎ又はＴｉ−Ｂ−Ｎ用ＣＶＤ法で
あって、単一供給ガス（好ましくはＴＤＭＡＴ）がチタ
ンと窒素源の役割を果し、もう１つの供給ガスを珪素又
は硼素源として用いる。これにより気相粒子核生成が回
避され、一方、良好な絶縁保護性が得られる。所定の層
厚が付着されたとき、チタン／窒素又はチタン／硼素源
の流れを停止したのち、珪素又は硼素供給ガスをある期
間連続して流す。これにより、欠陥密度の低く、Ｓｉ又
はＢに富む、絶縁保護性のＴｉ−Ｎ膜が形成される。第
２の実施態様では、単一供給ガス、例えばＴＤＭＡＴを
熱分解してＴｉ−Ｎ層を形成させる。付着後の焼鈍を珪
素又は硼素を供給するガス中で行い、これらの物質を層
中に取込ませる。この層中への珪素又は硼素の取込みは
膜中への酸素吸収を最小にし、従って形成膜を安定化さ
せる。Ｓｉ又はＢに富む表面もＡｌのぬれとＣｕへの接
着を向上させるのに役立ち、従って最新のメタライゼイ
ションの適用に有用である。スパッター法に較べて、本
発明は段部被覆性が極めて良好で、Ｓｉ／Ｔｉ比の制御
が容易な膜の付着法を提供する。ＴＤＥＡＴ＋ＮＨ3 ＋
ＳｉＨ4 法に較べて、本発明はＴｉ源とＮＨ3 との気相
反応を皆無にする。
【図１】本発明の１実施態様を示す流れ図である。
【図２】先行技術の膜形成法を用いて形成した膜と本発
明の１実施態様を用いて形成した膜の（空気露出時の関
数としての）シート抵抗を示すグラフである。
明の１実施態様を用いて形成した膜の（空気露出時の関
数としての）シート抵抗を示すグラフである。
【図３】ａ及びｂはそれぞれ、Ｘ線光電子分光法（ＸＰ
Ｓ）深さ方向断面解析から得たデータを示すグラフであ
り、ａは先行技術の方法を用いて形成した膜内の炭素、
酸素、窒素、チタン、珪素の原子濃度を示し、ｂは本発
明の方法を用いて形成した膜内の炭素、酸素、窒素、チ
タン、珪素の原子濃度を示す。
Ｓ）深さ方向断面解析から得たデータを示すグラフであ
り、ａは先行技術の方法を用いて形成した膜内の炭素、
酸素、窒素、チタン、珪素の原子濃度を示し、ｂは本発
明の方法を用いて形成した膜内の炭素、酸素、窒素、チ
タン、珪素の原子濃度を示す。
【図４】本発明の方法を用いて形成した膜の透過形電子
回折図である。
回折図である。
【図５】本発明の第２の実施態様を示す流れ図である。
【図６】本発明の革新的方法で付着させた障壁膜層上で
のメタライゼイションの例を示す。
のメタライゼイションの例を示す。
【図７】本発明の革新的方法で付着させた障壁膜層上で
のメタライゼイションの例を示す。
のメタライゼイションの例を示す。
【図８】付着済みＴｉ−Ｓｉ−Ｎのシート抵抗と付着後
のシラン焼鈍時間との関係を示すグラフである。
のシラン焼鈍時間との関係を示すグラフである。
【図９】付着済みＴｉ−Ｓｉ−Ｎのシート抵抗と、Ｔｉ
−Ｓｉ−Ｎの付着中のシラン流量との関係を示すグラフ
である。
−Ｓｉ−Ｎの付着中のシラン流量との関係を示すグラフ
である。
【図１０】本発明の革新的な層の断面構造を示す顕微鏡
写真（本発明の方法が層の絶縁保護性を保持しているこ
とを示す）である。
写真（本発明の方法が層の絶縁保護性を保持しているこ
とを示す）である。
Claims (2)
- 【請求項１】 （ａ）半導体材料の少なくとも１つの実
質的にモノリシックな物体を含む基板を準備する工程
と、（ｂ）チタンと窒素を含む雰囲気中でＣＶＤで絶縁
保護性層を付着させる工程と、（ｃ）上記絶縁保護性層
を付着させた後で、上記絶縁保護性層を珪素又は硼素を
含有する雰囲気に露出させる工程とを含む薄膜形成法で
あって、前記工程（ｃ）により上記絶縁保護性層上に珪
素又は硼素濃度の高い表面を形成させる薄膜形成法。 - 【請求項２】 チタンと窒素とを含有する障壁薄膜層か
ら成る集積回路であって、上記薄膜は珪素又は硼素の組
成が漸進的に変化し、その第１の表面では珪素又は硼素
濃度が他に較べて高い集積回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2879896P | 1996-10-31 | 1996-10-31 | |
| US08/784,657 US6017818A (en) | 1996-01-22 | 1997-01-21 | Process for fabricating conformal Ti-Si-N and Ti-B-N based barrier films with low defect density |
| US784657 | 1997-01-21 | ||
| US028798 | 1997-01-21 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH10189491A true JPH10189491A (ja) | 1998-07-21 |
| JPH10189491A5 JPH10189491A5 (ja) | 2005-07-07 |
| JP4065351B2 JP4065351B2 (ja) | 2008-03-26 |
Family
ID=26704095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30117997A Expired - Fee Related JP4065351B2 (ja) | 1996-10-31 | 1997-10-31 | 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4065351B2 (ja) |
| KR (1) | KR19980032971A (ja) |
| TW (1) | TW363213B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475912B1 (en) | 1998-06-01 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield |
| JP2003045960A (ja) * | 2001-08-01 | 2003-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2007094044A1 (ja) * | 2006-02-14 | 2007-08-23 | Fujitsu Limited | 半導体装置の製造方法、及び半導体製造装置 |
| JP2008041977A (ja) * | 2006-08-08 | 2008-02-21 | Nec Electronics Corp | 半導体回路装置の製造方法 |
-
1997
- 1997-10-20 KR KR1019970053690A patent/KR19980032971A/ko not_active Withdrawn
- 1997-10-30 TW TW086116121A patent/TW363213B/zh not_active IP Right Cessation
- 1997-10-31 JP JP30117997A patent/JP4065351B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475912B1 (en) | 1998-06-01 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield |
| US6683381B2 (en) | 1998-06-01 | 2004-01-27 | Matsushita Electric Industrsial Co., Ltd. | Semiconductor device having a copper interconnect layer |
| US6906420B2 (en) | 1998-06-01 | 2005-06-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| JP2003045960A (ja) * | 2001-08-01 | 2003-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2007094044A1 (ja) * | 2006-02-14 | 2007-08-23 | Fujitsu Limited | 半導体装置の製造方法、及び半導体製造装置 |
| JP2008041977A (ja) * | 2006-08-08 | 2008-02-21 | Nec Electronics Corp | 半導体回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4065351B2 (ja) | 2008-03-26 |
| KR19980032971A (ko) | 1998-07-25 |
| TW363213B (en) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6017818A (en) | Process for fabricating conformal Ti-Si-N and Ti-B-N based barrier films with low defect density | |
| US7838441B2 (en) | Deposition and densification process for titanium nitride barrier layers | |
| US11587829B2 (en) | Doping control of metal nitride films | |
| US6399490B1 (en) | Highly conformal titanium nitride deposition process for high aspect ratio structures | |
| US7799671B1 (en) | Interfacial layers for electromigration resistance improvement in damascene interconnects | |
| US6087257A (en) | Methods of fabricating a selectively deposited tungsten nitride layer and metal wiring using a tungsten nitride layer | |
| KR102036245B1 (ko) | 구리 배리어 적용들을 위한 도핑된 탄탈룸 질화물 | |
| US7851360B2 (en) | Organometallic precursors for seed/barrier processes and methods thereof | |
| KR101024449B1 (ko) | 티탄실리콘나이트라이드막의 성막방법 및 반도체장치의 제조방법 | |
| US6475912B1 (en) | Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield | |
| WO2002067319A2 (en) | Copper interconnect structure having diffusion barrier | |
| US6716744B2 (en) | Ultra thin tungsten metal films used as adhesion promoter between barrier metals and copper | |
| US6888252B2 (en) | Method of forming a conductive contact | |
| KR100602087B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US20020132469A1 (en) | Method for forming metal wiring layer | |
| CN1115723C (zh) | 氮化钨层制造方法及使用同样原理的金属连线制造方法 | |
| US6037013A (en) | Barrier/liner with a SiNx-enriched surface layer on MOCVD prepared films | |
| EP0840363A1 (en) | Method for fabricating a conductive diffusion barrier layer by PECVD | |
| JP4065351B2 (ja) | 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法 | |
| US20060040490A1 (en) | Method of fabricating silicon carbide-capped copper damascene interconnect | |
| US7645699B2 (en) | Method of forming a diffusion barrier layer using a TaSiN layer and method of forming a metal interconnection line using the same | |
| JP2000007337A (ja) | タンタル薄膜およびタンタルを主体とした薄膜並びにそれらの作製方法 | |
| KR0175016B1 (ko) | 선택적 텅스텐 질화 박막 형성방법 및 이를 이용한 금속배선 방법 | |
| JP2004335799A (ja) | 金属膜成膜方法および金属配線形成方法 | |
| KR100571387B1 (ko) | 반도체 소자의 구리 배선 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041029 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061222 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070322 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071003 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |