JPH10189571A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH10189571A
JPH10189571A JP34186196A JP34186196A JPH10189571A JP H10189571 A JPH10189571 A JP H10189571A JP 34186196 A JP34186196 A JP 34186196A JP 34186196 A JP34186196 A JP 34186196A JP H10189571 A JPH10189571 A JP H10189571A
Authority
JP
Japan
Prior art keywords
oxidation
region
element isolation
oxide film
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34186196A
Other languages
Japanese (ja)
Inventor
Yoshihisa Matoba
義久 的場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34186196A priority Critical patent/JPH10189571A/en
Publication of JPH10189571A publication Critical patent/JPH10189571A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【課題】選択酸化法におけるバーズビークの成長を抑制
できる半導体装置の製造方法を提供する。 【解決手段】シリコン基板10面に酸化マスク22を素
子分離形成予定領域が開口したパターンで形成するマス
ク工程、素子分離形成予定領域周囲領域であって酸化マ
スク22で被覆された基板表面近傍に低酸化速度領域1
1を形成する不活性化工程、不活性化工程後、素子分離
形成予定領域のシリコン基板10面を酸化して素子分離
酸化膜24を形成する酸化工程とでLOCOSを形成す
(57) Abstract: Provided is a method of manufacturing a semiconductor device capable of suppressing growth of bird's beak in a selective oxidation method. A mask step of forming an oxidation mask on the surface of a silicon substrate in a pattern having an opening where a device isolation formation region is to be opened. Oxidation rate region 1
The LOCOS is formed by a passivation step of forming the element 1, and after the passivation step, an oxidation step of oxidizing the surface of the silicon substrate 10 in a region where a device isolation is to be formed to form a device isolation oxide film 24.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、素子分離酸化膜
(LOCOS)のバーズビークを短くした半導体装置の
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device in which a bird's beak of an element isolation oxide film (LOCOS) is shortened.

【0002】[0002]

【従来の技術】一般に半導体デバイスの素子分離には、
窒化膜を酸化マスクとした選択酸化法(LOCOS)が
主に用いられている。この方法はトレンチ分離に比べ工
程も簡略で、安定して素子分離形成が行える利点があ
る。
2. Description of the Related Art In general, for element isolation of a semiconductor device,
A selective oxidation method (LOCOS) using a nitride film as an oxidation mask is mainly used. This method has the advantage that the steps are simpler than in the case of trench isolation, and element isolation can be stably formed.

【0003】その反面、LOCOS法では活性領域への
バーズビークの侵入が必ず現れる。デバイスの微細化に
伴いバーズビークの侵入により十分な活性領域を確保で
きなくなり、狭チャネル効果が顕著に現れる問題があ
る。
On the other hand, bird's beak inevitably appears in the active region in the LOCOS method. With the miniaturization of the device, a sufficient active region cannot be secured due to bird's beak intrusion, and there is a problem that a narrow channel effect appears remarkably.

【0004】従来の選択酸化法の工程を図4に示す。選
択酸化法は、図4(a)に示すように、シリコン基板1
0面に窒化膜の応力を緩和するパッド酸化膜21と、パ
ッド酸化膜21の上に酸素不透過性の酸化マスクとして
機能する窒化珪素膜22を形成するのが一般的である。
このパッド酸化膜21と窒化珪素膜22の2層を成膜し
た後、図4(a)に示すように、窒化珪素膜22を素子
分離酸化膜のパターンの開口部30を形成するパターニ
ングを行い、次いで窒化珪素膜22で覆われていない基
板面を熱酸化し、図4(b)に示すような素子分離酸化
膜23を形成する。このとき、酸化が窒化珪素膜22の
端縁部の下に進行し、窒化珪素膜22の端部を持ち上げ
てバーズビーク23aが生じる。
FIG. 4 shows the steps of a conventional selective oxidation method. In the selective oxidation method, as shown in FIG.
In general, a pad oxide film 21 for relaxing the stress of the nitride film on the zero plane and a silicon nitride film 22 functioning as an oxygen impermeable oxidation mask are formed on the pad oxide film 21.
After two layers of the pad oxide film 21 and the silicon nitride film 22 are formed, as shown in FIG. 4A, the silicon nitride film 22 is subjected to patterning for forming an opening 30 of a pattern of an element isolation oxide film. Next, the substrate surface not covered with the silicon nitride film 22 is thermally oxidized to form an element isolation oxide film 23 as shown in FIG. At this time, the oxidation proceeds below the edge of the silicon nitride film 22 and raises the edge of the silicon nitride film 22 to generate a bird's beak 23a.

【0005】バーズビーク23aを抑制するためには、
パッド酸化膜21の薄膜化と窒化珪素膜22の厚膜化で
パッド酸化膜21に対する窒化珪素膜22の膜厚比を大
きくすることによりある程度可能である。
In order to suppress the bird's beak 23a,
It is possible to some extent by increasing the thickness ratio of the silicon nitride film 22 to the pad oxide film 21 by reducing the thickness of the pad oxide film 21 and increasing the thickness of the silicon nitride film 22.

【0006】[0006]

【発明が解決しようとする課題】しかし、この場合LO
COSエッジ部分にバーズビーク23aを押さえ込むた
めの大きな応力集中が起こるため、接合リークの増大等
の問題が起こる。また、酸化マスク側壁にサイドウオー
ルを形成する等のバーズビーク抑制法があるが、工程数
が大幅に増大し、TAT(Turn Around Time)も長くな
るという問題がある。
However, in this case, the LO
Since a large stress concentration occurs to hold down the bird's beak 23a at the COS edge portion, problems such as an increase in junction leakage occur. Further, there is a bird's beak suppression method such as forming a sidewall on the side wall of the oxidation mask. However, there is a problem that the number of steps is greatly increased and a TAT (Turn Around Time) is also long.

【0007】本発明は、上記事情に鑑みなされたもの
で、選択酸化法におけるバーズビークの成長を抑制でき
る半導体装置の製造方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and has as its object to provide a method of manufacturing a semiconductor device capable of suppressing the growth of bird's beak in a selective oxidation method.

【0008】[0008]

【課題を解決するための手段】本発明は、上記目的を達
成するため、シリコン基板面に酸化マスクを素子分離形
成予定領域が開口したパターンで形成するマスク工程
と、該素子分離形成予定領域周囲領域であって該酸化マ
スクで被覆された基板表面近傍に低酸化速度領域を形成
する不活性化工程と、該不活性化工程後、該素子分離形
成予定領域のシリコン基板面を酸化して素子分離酸化膜
を形成する酸化工程とを有することを特徴とする半導体
装置の製造方法を提供する。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a masking step of forming an oxidation mask on a silicon substrate surface in a pattern in which a region for forming an element isolation is to be formed, A passivation step of forming a low oxidation rate region in the vicinity of the surface of the substrate covered with the oxidation mask, and after the passivation step, oxidizing the silicon substrate surface in the region where the device isolation is to be formed, thereby forming a device. An oxidation step of forming an isolation oxide film.

【0009】本発明は、素子分離形成予定領域の周囲領
域における酸化マスクで被覆されている基板表面近傍、
言い換えれば酸化マスクの開口端縁部下方の基板表面近
傍に低酸化速度領域を形成するものである。そのため、
素子分離形成予定領域の基板表面を酸化する際、酸化
は、基板の横方向へは素子分離形成予定領域を包囲する
低酸化速度領域のために進行するのが遅くなり、厚み方
向に進行する。その結果、酸化は酸化マスクの下への侵
入が抑制され、バーズビークの成長が抑制される。
According to the present invention, there is provided a method for manufacturing a semiconductor device, comprising:
In other words, a low oxidation rate region is formed near the substrate surface below the opening edge of the oxidation mask. for that reason,
When oxidizing the substrate surface in the region where the element isolation is to be formed, the oxidation progresses in the lateral direction of the substrate due to the low oxidation rate region surrounding the region where the element isolation is to be formed and proceeds in the thickness direction. As a result, the oxidation is suppressed from penetrating under the oxidation mask, and the growth of bird's beak is suppressed.

【0010】低酸化速度領域の形成は、例えば不活性ガ
スイオンを斜めにイオン注入して酸化マスクの開口端縁
部の下の基板に不活性ガスを打ち込むことにより形成す
ることができる。
The low oxidation rate region can be formed by, for example, obliquely implanting inert gas ions and implanting the inert gas into the substrate below the opening edge of the oxidation mask.

【0011】このような斜めイオン注入法によりイオン
注入すると、本来厚く酸化されるべき素子分離領域にも
不活性ガスが注入されることで酸化速度が低下し、素子
分離酸化膜厚が薄膜化することになり素子分離能力の低
下が起こるおそれがある。そのため、不活性ガスイオン
注入後に、素子分離形成予定領域に酸素をイオン注入す
ることにより、素子分離形成予定領域の周囲の酸化マス
ク端縁部近傍の基板に低酸化速度領域を残しながら素子
分離領域を活性化でき、その結果、厚い素子分離酸化膜
を形成できると同時に、バーズビークを抑制することが
できる。
When ions are implanted by such an oblique ion implantation method, an inert gas is also implanted into an element isolation region which should be oxidized thickly, thereby lowering the oxidation rate and reducing the thickness of the element isolation oxide film. As a result, there is a possibility that the element isolation capability is reduced. Therefore, after the inert gas ions are implanted, oxygen is ion-implanted into the element isolation formation region, thereby leaving a low oxidation rate region on the substrate near the edge of the oxidation mask around the element isolation formation region. Can be activated, and as a result, a thick element isolation oxide film can be formed, and at the same time, bird's beak can be suppressed.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態につい
て具体的に説明するが、本発明は下記の実施の形態に限
定されるものではない。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be specifically described, but the present invention is not limited to the following embodiments.

【0013】本発明の半導体装置の製造方法は、酸化マ
スクの開口部である素子分離形成予定領域周囲領域にお
ける酸化マスクで被覆された基板表面近傍に低酸化速度
領域を形成してバーズビークを抑制するものである。
According to the method of manufacturing a semiconductor device of the present invention, a low oxidation rate region is formed near the surface of a substrate covered with an oxidation mask in a region around an element isolation formation planned region which is an opening of an oxidation mask to suppress bird's beak. Things.

【0014】酸化マスクとしては、通常窒化珪素膜を採
用することができ、LP−CVD法により成膜すること
ができる。膜厚は、通常50〜200nm程度である。
この窒化珪素膜の成膜前に、窒化珪素膜と基板面との応
力を緩和するため、パッド酸化膜を基板と窒化珪素膜の
間に介在させることが好ましい。パッド酸化膜の膜厚は
5〜50nm程度である。また、ポリバッファーローコ
スと呼ばれる素子分離の方法では、パッド酸化膜と窒化
珪素膜との間に多結晶シリコン層を介在させ、これら3
層を酸化防止膜としてLOCOSを形成することもでき
る。この場合の多結晶シリコンの厚さは40nm程度で
ある。
As an oxidation mask, a silicon nitride film can be usually employed, and can be formed by an LP-CVD method. The thickness is usually about 50 to 200 nm.
Before forming the silicon nitride film, it is preferable to interpose a pad oxide film between the substrate and the silicon nitride film in order to alleviate the stress between the silicon nitride film and the substrate surface. The thickness of the pad oxide film is about 5 to 50 nm. In a device isolation method called polybuffer locos, a polycrystalline silicon layer is interposed between a pad oxide film and a silicon nitride film.
LOCOS can be formed using the layer as an antioxidant film. In this case, the thickness of the polycrystalline silicon is about 40 nm.

【0015】酸化マスク形成後、フォトリソグラフィに
よりフォトレジストの成膜、露光、現像、RIE等のエ
ッチングにより、酸化マスクに素子分離形成予定領域と
しての開口部を形成するパターニングを行う。
After the formation of the oxidation mask, patterning is performed by photolithography to form an opening as a region where an element isolation is to be formed in the oxidation mask by film formation of a photoresist, exposure, development, and etching such as RIE.

【0016】次に、低酸化速度領域を酸化マスク開口端
縁部下方の基板に形成する。このような低酸化速度領域
は、シリコン基板に不活性ガスのイオンを注入すること
により形成することができる。シリコンの酸化速度を遅
くするものとしては、不活性ガス以外にもあるが、この
イオン注入は活性領域に照射するものであるため、トラ
ンジスタ等の特性に影響を与えない元素ということから
不活性ガスが好ましく用いられる。
Next, a low oxidation rate region is formed on the substrate below the edge of the opening of the oxidation mask. Such a low oxidation rate region can be formed by implanting ions of an inert gas into a silicon substrate. Other than the inert gas, the rate of silicon oxidation can be reduced. However, since this ion implantation irradiates the active region, the inert gas is an element that does not affect the characteristics of the transistor and the like. Is preferably used.

【0017】不活性ガスとしては、例えば窒素、あるい
はアルゴン等の希ガス類が挙げられる。例えば窒素をシ
リコン基板にドーズ量1×1015/cm2 でイオン注入
した場合、酸化速度は注入しない場合の0.5倍にな
り、ドーズ量1×1016/cm2 の場合、酸化速度は通
常の0.2倍になる。従って、不活性ガスイオンのドー
ズ量は、5×1015〜5×1016/cm2 程度が適当で
ある。
Examples of the inert gas include rare gases such as nitrogen and argon. For example, when nitrogen is ion-implanted into a silicon substrate at a dose of 1 × 10 15 / cm 2 , the oxidation rate is 0.5 times that when no ion is implanted, and when the dose is 1 × 10 16 / cm 2 , the oxidation rate is It becomes 0.2 times of normal. Therefore, the dose of the inert gas ion is suitably about 5 × 10 15 to 5 × 10 16 / cm 2 .

【0018】また、不活性ガスのイオン注入のエネルギ
ーとしては、不活性ガスを打ち込む深さとの関係から、
例えば窒素の場合、15〜40keV程度が好ましく、
これにより約0.03〜0.09μm程度の深さに不活
性ガスが打ち込まれる。
The energy of the ion implantation of the inert gas is determined from the relationship with the depth at which the inert gas is implanted.
For example, in the case of nitrogen, about 15 to 40 keV is preferable,
As a result, the inert gas is driven to a depth of about 0.03 to 0.09 μm.

【0019】また、低酸化速度領域を素子分離形成予定
領域周囲領域であって酸化マスクで被覆された基板表面
近傍に形成するには、第1実施形態に示すように、不活
性ガスのイオンを酸化マスクの端縁部近傍に斜めイオン
注入し、素子分離形成予定領域周囲の領域を低酸化速度
領域とし、その後垂直に酸素イオンを注入して素子分離
形成予定領域のシリコンを活性化して酸化速度を速くす
ると共に、酸素が注入されなかった低酸化速度領域を残
す方法がある。
In order to form the low oxidation rate region around the region where the element isolation is to be formed and near the surface of the substrate covered with the oxidation mask, as shown in the first embodiment, ions of an inert gas are formed. Oblique ion implantation is performed near the edge of the oxidation mask, and the region around the region where the element isolation is to be formed is set as a low oxidation rate region. In addition, there is a method in which a low oxidation rate region in which oxygen is not implanted is left while increasing the oxygen concentration.

【0020】あるいは第2実施形態に示すように、不活
性ガスイオンをシリコン基板に垂直に注入した後、酸化
マスクの開口端部にサイドウオールを形成し、その後、
酸素イオン注入して素子分離形成予定領域のシリコンを
活性化して酸化速度を速くする方法があるが、これに限
られるものではない。
Alternatively, as shown in the second embodiment, after the inert gas ions are vertically injected into the silicon substrate, sidewalls are formed at the opening ends of the oxidation mask.
There is a method of activating the silicon in the region where the element isolation is to be formed by implanting oxygen ions to increase the oxidation rate, but the method is not limited thereto.

【0021】基板を活性化するための酸素のイオン注入
量は、不活性ガスによる低酸化速度領域を通常の酸化速
度あるいはそれ以上の酸化速度に変換するための量であ
り、具体的には、例えばドーズ量が5×1015〜5×1
16/cm2 程度、エネルギーが10〜30keV程度
であり、これにより、酸素は表面から0.02〜0.0
6μm程度まで打ち込まれる。
The ion implantation amount of oxygen for activating the substrate is an amount for converting a low oxidation rate region by an inert gas into a normal oxidation rate or a higher oxidation rate. For example, if the dose is 5 × 10 15 to 5 × 1
0 16 / cm 2 and energy of about 10 to 30 keV.
It is driven down to about 6 μm.

【0022】その後は、通常の酸化工程により、酸化マ
スクで覆われていない開口部のシリコン基板面を酸化し
て素子分離酸化膜を形成する。この酸化の際に、酸化マ
スクで覆われている開口端縁の下方のシリコン基板表面
は、低酸化速度領域となっているため、酸化は酸化マス
クで覆われていない領域で厚み方向に進行し、基板の横
方向への酸化は素子分離領域を包囲する低酸化速度領域
のために進行するのが遅くなる。その結果、酸化は酸化
マスクの下にはほとんど進行せず、酸化マスクの端縁部
に侵入するバーズビークの成長が抑制される。
Thereafter, in a normal oxidation step, the surface of the silicon substrate at the opening not covered with the oxidation mask is oxidized to form an element isolation oxide film. During this oxidation, the surface of the silicon substrate below the edge of the opening covered by the oxidation mask is a low oxidation rate region, so oxidation proceeds in the thickness direction in the region not covered by the oxidation mask. Lateral oxidation of the substrate is slowed down due to the low oxidation rate region surrounding the isolation region. As a result, the oxidation hardly proceeds under the oxidation mask, and the growth of bird's beaks penetrating the edge of the oxidation mask is suppressed.

【0023】その後は、例えばイオン注入によりチャネ
ルストッパを形成し、更にトランジスタ、メモリトラン
ジスタ、配線層、絶縁層などの形成を経て最終的に半導
体装置が得られる。本発明の半導体装置の製造方法は、
上記の如くLOCOSを用いる素子分離を有するあらゆ
る半導体装置に適用できる。
Thereafter, a channel stopper is formed by, for example, ion implantation, and further, a transistor, a memory transistor, a wiring layer, an insulating layer, and the like are formed to finally obtain a semiconductor device. The method for manufacturing a semiconductor device according to the present invention includes:
The present invention can be applied to any semiconductor device having element isolation using LOCOS as described above.

【0024】[第1実施形態]図1、図2を参照しなが
ら本発明の第1実施形態について説明する。まず、図1
(a)に至る工程を説明する。シリコン基板10を例え
ば950℃のドライ酸化法により厚さ10nm程度のパ
ッド酸化膜21を形成する。次に、LP−CVD(低圧
CVD)法により例えば下記の条件で窒化珪素膜を10
0nm程度堆積する。
[First Embodiment] A first embodiment of the present invention will be described with reference to FIGS. First, FIG.
The steps leading to (a) will be described. A pad oxide film 21 having a thickness of about 10 nm is formed on the silicon substrate 10 by, for example, a dry oxidation method at 950 ° C. Next, for example, a silicon nitride film is formed by LP-CVD (low pressure CVD) under the following conditions.
Deposit about 0 nm.

【0025】 次に、図1(b)に示すように、フォトレジストR1を
スピンコートなどで成膜し、露光、現像により素子分離
酸化膜を形成する領域を開口するパターニングを行い、
その後、例えば以下の条件のドライエッチングによりフ
ォトレジストR1の開口部の窒化珪素膜をエッチングし
て開口部30を形成する。
[0025] Next, as shown in FIG. 1B, a photoresist R1 is formed by spin coating or the like, and patterning is performed to expose a region where an element isolation oxide film is to be formed by exposure and development.
Thereafter, the opening 30 is formed by etching the silicon nitride film in the opening of the photoresist R1 by, for example, dry etching under the following conditions.

【0026】 そして、本発明の特徴である不活性ガスを例えば以下の
条件で図1(c)に示すように斜めにイオン注入する。
[0026] Then, an inert gas which is a feature of the present invention is obliquely ion-implanted under the following conditions, for example, as shown in FIG.

【0027】イオンの種類:窒素 注入角度:45° エネルギー:15keV ドーズ量:1×1016/cm2 このように斜めにイオン注入することにより、図1
(c)に示すように、バーズビークが侵入する窒化珪素
膜21端部の下のシリコン基板表面近傍にも窒素ガスが
有効に注入される。イオン注入角度は特に制限されない
が、有効に窒化珪素膜の下方の基板へイオン注入できる
ように、70〜20°程度が好ましい。窒素のような不
活性ガスイオンが注入されたシリコン基板は、酸化速度
が遅くなり、低酸化速度領域11となる。しかし、素子
分離領域となる開口部領域のシリコン基板にも窒素ガス
が注入されるため、酸化速度が遅くなって素子分離酸化
膜が薄くなり、素子分離能力の低下が懸念される。その
ため、次の酸素イオン注入を行い、素子分離形成予定領
域の活性化を行う。この酸素イオン注入は、図2(d)
に示すように、例えば以下の条件でシリコン基板に垂直
に照射する。
Type of ion: nitrogen Injection angle: 45 ° Energy: 15 keV Dose amount: 1 × 10 16 / cm 2 By ion implantation obliquely as shown in FIG.
As shown in (c), nitrogen gas is also effectively injected into the vicinity of the silicon substrate surface below the end of the silicon nitride film 21 where the bird's beak enters. The ion implantation angle is not particularly limited, but is preferably about 70 to 20 ° so that ions can be effectively implanted into the substrate below the silicon nitride film. The silicon substrate into which an inert gas ion such as nitrogen is implanted has a low oxidation rate, and becomes a low oxidation rate region 11. However, since nitrogen gas is also injected into the silicon substrate in the opening region serving as the element isolation region, the oxidation rate is reduced, the element isolation oxide film becomes thinner, and there is a concern that the element isolation capability may be reduced. Therefore, the next oxygen ion implantation is performed to activate the region where the element isolation is to be formed. This oxygen ion implantation is performed as shown in FIG.
As shown in (2), for example, the silicon substrate is irradiated vertically under the following conditions.

【0028】注入角度:0° エネルギー:15keV ドーズ量:1×1016/cm2 このような酸素イオン注入を垂直に行うことにより、図
2(d)に示すように、素子分離形成予定領域のシリコ
ン基板10に酸素注入領域12が形成され、素子分離形
成予定領域は活性化されて酸化速度が速くなる。一方、
酸素が注入されなかった低酸化速度領域11、つまり窒
化珪素膜21の開口端縁部下方のシリコン基板の低酸化
速度領域11はそのまま残存する。そのため、バーズビ
ークが侵入するシリコン窒化膜端縁部下方のシリコン基
板は酸化され難くなり、バーズビークが進入し難い構造
となる。
Implantation angle: 0 ° Energy: 15 keV Dose: 1 × 10 16 / cm 2 By performing such oxygen ion implantation vertically, as shown in FIG. The oxygen implantation region 12 is formed in the silicon substrate 10, and the region where the element isolation is to be formed is activated to increase the oxidation rate. on the other hand,
The low oxidation rate region 11 into which oxygen has not been implanted, that is, the low oxidation rate region 11 of the silicon substrate below the opening edge of the silicon nitride film 21 remains. Therefore, the silicon substrate below the edge of the silicon nitride film, into which the bird's beak enters, is hardly oxidized, and the bird's beak does not easily enter.

【0029】フォトレジストR1を除去した後、図2
(e)に示すように、例えば以下の条件で選択酸化を行
い、素子分離酸化膜を例えば厚さ300〜400nmで
形成する。
After removing the photoresist R1, FIG.
As shown in (e), for example, selective oxidation is performed under the following conditions to form an element isolation oxide film having a thickness of, for example, 300 to 400 nm.

【0030】ガス:Pyro1.8 温度:1000℃ この熱酸化で、通常は酸化が窒化珪素膜21の下のシリ
コン基板に進行し、バーズビークが進行するが、本形態
では窒化珪素膜22の端縁部の下方のシリコン基板表面
近傍は低酸化速度領域11となっているため、窒化珪素
膜22の開口端縁部から横方向の酸化が抑制され、バー
ズビーク拡大が抑制される。
Gas: Pyro 1.8 Temperature: 1000 ° C. In this thermal oxidation, oxidation usually proceeds to the silicon substrate under the silicon nitride film 21 and bird's beak proceeds. In the present embodiment, the edge of the silicon nitride film 22 is formed. Since the low oxidation rate region 11 is located near the surface of the silicon substrate below the portion, oxidation in the lateral direction from the opening edge of the silicon nitride film 22 is suppressed, and bird's beak expansion is suppressed.

【0031】その後、図2(f)に示すように、熱燐酸
により窒化珪素膜22を除去し、希フッ酸によりパッド
酸化膜21を除去して素子分離酸化膜23を形成する。
Thereafter, as shown in FIG. 2F, the silicon nitride film 22 is removed by hot phosphoric acid, and the pad oxide film 21 is removed by dilute hydrofluoric acid to form an element isolation oxide film 23.

【0032】得られた素子分離酸化膜23のバーズビー
ク23aは従来より短くなり、従来の素子分離酸化膜の
バーズビークの長さはパッド酸化膜の厚さにもよるが、
概ねが0.2μm程度であったのに対し、本実施形態に
よる素子分離酸化膜のバーズビークの長さは約0.05
〜0.1μm程度に抑制することが可能である。その結
果、トランジスタ寸法の変動や短チャネル効果を抑制す
ることが可能であり、集積度の向上に寄与できる。
The bird's beak 23a of the obtained element isolation oxide film 23 is shorter than the conventional one, and the length of the bird's beak of the conventional element isolation oxide film depends on the thickness of the pad oxide film.
The bird's beak length of the element isolation oxide film according to the present embodiment is about 0.05 μm, whereas the length is about 0.2 μm.
It can be suppressed to about 0.1 μm. As a result, variation in transistor dimensions and short channel effect can be suppressed, which can contribute to improvement in the degree of integration.

【0033】[第2実施形態]本実施形態を図3を参照
しながら説明する。図3(a)に至る工程は、図1
(b)とほぼ同じであるが、窒化珪素膜22の開口部3
0は、後に形成するサイドウオールの分だけ素子分離形
成領域よりやや大きく形成しておく。そして、窒化珪素
膜22をマスクとして不活性ガスとして窒素ガスを例え
ば上記の条件で基板に今度は垂直に照射する。
[Second Embodiment] This embodiment will be described with reference to FIG. The process leading to FIG.
(B) is substantially the same as that of FIG.
0 is formed to be slightly larger than the element isolation formation region by the sidewall to be formed later. Then, using the silicon nitride film 22 as a mask, the substrate is irradiated with nitrogen gas as an inert gas vertically, for example, under the above conditions.

【0034】これにより、開口部のシリコン基板には窒
素が注入された低酸化速度領域11が形成される。次
に、フォトレジストを除去した後、図3(c)に示すよ
うに、窒化珪素膜をCVDで堆積した後、エッチバック
することにより、耐酸化膜としての窒化珪素膜22の開
口端部の側部に窒化珪素で構成されるサイドウオール2
2aを形成する。その後、酸素を垂直にイオン注入する
ことにより、シリコン窒化膜22、22aで覆われてい
ない基板に酸素を注入し、素子分離形成予定領域に酸素
注入領域12を形成し、低酸化速度領域を活性化して通
常程度の酸化速度を有する領域に変える。一方、サイド
ウオール22aで覆われている部分には酸素が注入され
ないので、サイドウオール22a下方の基板は低酸化速
度領域11として残る。
As a result, a low oxidation rate region 11 into which nitrogen has been implanted is formed in the silicon substrate at the opening. Next, after removing the photoresist, as shown in FIG. 3C, a silicon nitride film is deposited by CVD and then etched back to form a silicon nitride film 22 as an oxidation-resistant film at the opening end. Side wall 2 composed of silicon nitride on the side
2a is formed. Thereafter, oxygen is vertically ion-implanted, thereby implanting oxygen into the substrate not covered with the silicon nitride films 22 and 22a, forming an oxygen implanted region 12 in a region where element isolation is to be formed, and activating the low oxidation rate region. To a region having a normal oxidation rate. On the other hand, since oxygen is not injected into the portion covered with the sidewall 22a, the substrate below the sidewall 22a remains as the low oxidation rate region 11.

【0035】その後は、第1実施形態と同様に酸化して
素子分離酸化膜を形成する。この場合も、サイドウオー
ル22a下方の基板に存する低酸化速度領域11のため
に横方向の酸化が進行し難いため、バーズビークの進行
が抑制される。
Thereafter, oxidation is performed as in the first embodiment to form an element isolation oxide film. Also in this case, the oxidation in the lateral direction is difficult to progress due to the low oxidation rate region 11 existing in the substrate below the sidewall 22a, and thus the progress of the bird's beak is suppressed.

【0036】このサイドウオールを用いる方法は、第1
実施形態の斜めイオン注入法に比べると工程数は増える
が、例えば素子分離幅が小さく、斜めイオン注入がシリ
コン窒化膜の高さに阻まれて困難な場合、あるいは低酸
化速度領域の幅を制御したい場合に有効である。
The method using this sidewall is the first method.
Although the number of steps increases as compared with the oblique ion implantation method of the embodiment, for example, when the isolation width is small and oblique ion implantation is difficult because of the height of the silicon nitride film, or the width of the low oxidation rate region is controlled. It is effective when you want to.

【0037】[0037]

【発明の効果】本発明の半導体装置の製造方法によれ
ば、バーズビークを可及的に抑制することができ、集積
度の向上に有効である。
According to the method of manufacturing a semiconductor device of the present invention, bird's beak can be suppressed as much as possible, which is effective for improving the degree of integration.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(c)は、本発明の第1実施形態の工
程を説明するそれぞれ断面図である。
FIGS. 1A to 1C are cross-sectional views illustrating steps of a first embodiment of the present invention.

【図2】(d)〜(f)は、図1に続く第1実施形態の
工程を説明するそれぞれ断面図である。
FIGS. 2D to 2F are cross-sectional views illustrating steps of the first embodiment following FIG. 1;

【図3】(a)〜(c)は、それぞれ本発明の第2実施
形態の工程を説明する断面図である。
FIGS. 3A to 3C are cross-sectional views illustrating steps of a second embodiment of the present invention.

【図4】(a)、(b)は従来の素子分離酸化膜の形成
工程を示す断面図である。
FIGS. 4A and 4B are cross-sectional views illustrating a conventional process for forming an isolation oxide film.

【符号の説明】[Explanation of symbols]

10…シリコン基板、11…低酸化速度領域、12…酸
素注入領域、21…パッド酸化膜、22…窒化珪素膜
(酸化マスク)、22a…サイドウオール
DESCRIPTION OF SYMBOLS 10 ... Silicon substrate, 11 ... Low oxidation rate area, 12 ... Oxygen implantation area, 21 ... Pad oxide film, 22 ... Silicon nitride film (oxidation mask), 22a ... Side wall

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】シリコン基板面に酸化マスクを素子分離形
成予定領域が開口したパターンで形成するマスク工程
と、 該素子分離形成予定領域周囲領域であって該酸化マスク
で被覆された基板表面近傍に低酸化速度領域を形成する
不活性化工程と、 該不活性化工程後、該素子分離形成予定領域のシリコン
基板面を酸化して素子分離酸化膜を形成する酸化工程と
を有することを特徴とする半導体装置の製造方法。
1. A masking step of forming an oxidation mask on a silicon substrate surface in a pattern having an opening where a device isolation formation region is to be opened, and in a region around the device isolation formation region and near a surface of the substrate covered with the oxidation mask. A deactivation step of forming a low oxidation rate region; and an oxidation step of oxidizing a silicon substrate surface of the element isolation formation scheduled area to form an element isolation oxide film after the inactivation step. Semiconductor device manufacturing method.
【請求項2】不活性化工程が、シリコン基板に対して不
活性ガスのイオンを斜めに注入するものである請求項1
記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the inactivating step obliquely implants ions of an inert gas into the silicon substrate.
The manufacturing method of the semiconductor device described in the above.
【請求項3】不活性ガスが窒素である請求項2記載の半
導体装置の製造方法。
3. The method according to claim 2, wherein the inert gas is nitrogen.
【請求項4】不活性化工程後、素子分離形成予定領域に
酸素をイオン注入する活性化工程を有する請求項2記載
の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 2, further comprising an activation step of implanting oxygen ions into a region where element isolation is to be formed after the inactivation step.
JP34186196A 1996-12-20 1996-12-20 Method for manufacturing semiconductor device Pending JPH10189571A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34186196A JPH10189571A (en) 1996-12-20 1996-12-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34186196A JPH10189571A (en) 1996-12-20 1996-12-20 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH10189571A true JPH10189571A (en) 1998-07-21

Family

ID=18349319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34186196A Pending JPH10189571A (en) 1996-12-20 1996-12-20 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH10189571A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237612A (en) * 2005-02-25 2006-09-07 Seiko Epson Corp Method for forming isolation regions in a semiconductor substrate and method for forming silicon on an insulator integrated circuit
US7192840B2 (en) 2002-10-30 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method using oxygen ion implantation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192840B2 (en) 2002-10-30 2007-03-20 Oki Electric Industry Co., Ltd. Semiconductor device fabrication method using oxygen ion implantation
JP2006237612A (en) * 2005-02-25 2006-09-07 Seiko Epson Corp Method for forming isolation regions in a semiconductor substrate and method for forming silicon on an insulator integrated circuit

Similar Documents

Publication Publication Date Title
US5393693A (en) "Bird-beak-less" field isolation method
US5372950A (en) Method for forming isolation regions in a semiconductor memory device
US5904541A (en) Method for fabricating a semiconductor device having a shallow trench isolation structure
US5895252A (en) Field oxidation by implanted oxygen (FIMOX)
JP2802600B2 (en) Method for manufacturing semiconductor device
US5371036A (en) Locos technology with narrow silicon trench
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
US5529948A (en) LOCOS technology with reduced junction leakage
JP2531480B2 (en) Method for manufacturing semiconductor device
EP0756319A2 (en) Reduced stress isolation for SOI devices and a method for fabricating
JP3628362B2 (en) Method for manufacturing isolation structure of semiconductor device
JPH04278534A (en) Element separation method of semiconductor device
US5763316A (en) Substrate isolation process to minimize junction leakage
JPH10189571A (en) Method for manufacturing semiconductor device
JP2788889B2 (en) Separation forming method in semiconductor device
JP2629615B2 (en) Method for manufacturing semiconductor device
JP2707901B2 (en) Method for manufacturing semiconductor device
KR0143579B1 (en) Device Separating Method of Semiconductor Device
JPH04267336A (en) Manufacture of semiconductor device
KR0167231B1 (en) Isolation method for semiconductor device
JP3000130B2 (en) Method for manufacturing semiconductor device
KR100223908B1 (en) Method for forming isolation layer of semiconductor device
JPH1126447A (en) Semiconductor device manufacturing method
KR100418300B1 (en) Method for forming isolation layer of semiconductor device
KR940011745B1 (en) Semiconductor device isolation method