JPH10189706A - トレンチ絶縁分離構造の形成方法 - Google Patents
トレンチ絶縁分離構造の形成方法Info
- Publication number
- JPH10189706A JPH10189706A JP8351089A JP35108996A JPH10189706A JP H10189706 A JPH10189706 A JP H10189706A JP 8351089 A JP8351089 A JP 8351089A JP 35108996 A JP35108996 A JP 35108996A JP H10189706 A JPH10189706 A JP H10189706A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating
- isolation region
- forming
- stopper film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 比較的簡単な工程によって半導体基板の表面
の平坦性を改善することができるトレンチ絶縁分離構造
の形成方法を提供する。 【解決手段】 ＣＭＰ法によって多結晶シリコン膜９
（第２のストッパ膜）の非絶縁分離領域（素子形成領
域）Ａを研磨して除去する。次いで、異方性エッチング
例えばＲＩＥ法によって多結晶シリコン膜３（第１のス
トッパ膜）の表面が露出するようにシリコン酸化膜（充
填用絶縁膜）８の非絶縁分離領域Ｂにおける部分を選択
的に除去する。このとき絶縁分離領域Ａにおけるシリコ
ン酸化膜８は、多結晶シリコン膜３の存在によりエッチ
ングされることがなく初期の膜厚を保持したままであ
る。続いて、ＣＭＰ処理およびＲＩＥ処理後も残ってい
る多結晶シリコン膜３および多結晶シリコン膜９を等方
性ウェットエッチング法によって除去する。これにより
酸化膜６およびシリコン酸化膜８が埋め込まれた溝部５
によるトレンチ絶縁分離構造が形成される。
の平坦性を改善することができるトレンチ絶縁分離構造
の形成方法を提供する。 【解決手段】 ＣＭＰ法によって多結晶シリコン膜９
（第２のストッパ膜）の非絶縁分離領域（素子形成領
域）Ａを研磨して除去する。次いで、異方性エッチング
例えばＲＩＥ法によって多結晶シリコン膜３（第１のス
トッパ膜）の表面が露出するようにシリコン酸化膜（充
填用絶縁膜）８の非絶縁分離領域Ｂにおける部分を選択
的に除去する。このとき絶縁分離領域Ａにおけるシリコ
ン酸化膜８は、多結晶シリコン膜３の存在によりエッチ
ングされることがなく初期の膜厚を保持したままであ
る。続いて、ＣＭＰ処理およびＲＩＥ処理後も残ってい
る多結晶シリコン膜３および多結晶シリコン膜９を等方
性ウェットエッチング法によって除去する。これにより
酸化膜６およびシリコン酸化膜８が埋め込まれた溝部５
によるトレンチ絶縁分離構造が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板内に溝
（トレンチ）状の絶縁分離領域を有するトレンチ絶縁分
離構造の形成方法に係り、特に、ＣＭＰ（Chemical and
Mechanical Polishing : 化学的機械研磨）法やＲＩＥ
（Reactive Ion Etching :反応性イオンエッチング) 法
を用いて基板の表面の平坦化を行う工程を含むトレンチ
素子分離構造の形成方法に関する。
（トレンチ）状の絶縁分離領域を有するトレンチ絶縁分
離構造の形成方法に係り、特に、ＣＭＰ（Chemical and
Mechanical Polishing : 化学的機械研磨）法やＲＩＥ
（Reactive Ion Etching :反応性イオンエッチング) 法
を用いて基板の表面の平坦化を行う工程を含むトレンチ
素子分離構造の形成方法に関する。
【０００２】
【従来の技術】メモリ素子等の半導体集積回路の素子分
離法としては、従来より、所謂ＬＯＣＯＳ(Local Oxida
tion of Silicon)技術が広く用いられている。しかし、
この技術のみでは近年における半導体素子の微細化・集
積化の要求を十分に満足させることができないことか
ら、０．３μｍ以下のデザインルールによる超ＬＳＩ用
の素子分離法として、所謂トレンチ分離法が提案されて
いる。このトレンチ分離法は、半導体基板に形成された
溝部（トレンチ）に絶縁物を充填して作られた絶縁層に
よって、半導体素子間あるいは半導体素子内における各
部の絶縁分離を行う方法である。
離法としては、従来より、所謂ＬＯＣＯＳ(Local Oxida
tion of Silicon)技術が広く用いられている。しかし、
この技術のみでは近年における半導体素子の微細化・集
積化の要求を十分に満足させることができないことか
ら、０．３μｍ以下のデザインルールによる超ＬＳＩ用
の素子分離法として、所謂トレンチ分離法が提案されて
いる。このトレンチ分離法は、半導体基板に形成された
溝部（トレンチ）に絶縁物を充填して作られた絶縁層に
よって、半導体素子間あるいは半導体素子内における各
部の絶縁分離を行う方法である。
【０００３】図６は従来のトレンチ素子分離構造の断面
を表すものである。半導体基板（シリコン基板）１０１
の絶縁分離領域には溝部１０２が形成され、ここに例え
ばシリコン酸化膜(SiO2)からなる絶縁膜１０３が埋め込
まれてトレンチ素子分離構造を形成している。溝部１０
２の断面形状は、図示のようにほぼ矩形状とされるか、
あるいは逆台形状とされ、これにより活性領域が左右に
分離されるようになっている。
を表すものである。半導体基板（シリコン基板）１０１
の絶縁分離領域には溝部１０２が形成され、ここに例え
ばシリコン酸化膜(SiO2)からなる絶縁膜１０３が埋め込
まれてトレンチ素子分離構造を形成している。溝部１０
２の断面形状は、図示のようにほぼ矩形状とされるか、
あるいは逆台形状とされ、これにより活性領域が左右に
分離されるようになっている。
【０００４】このようなトレンチ素子分離構造は以下の
方法により形成される。すなわち、半導体基板（シリコ
ン基板）１０１上の全面に例えば熱酸化法によりパッド
酸化膜(SiO2)１０４を形成し、更にこのパッド酸化膜１
０４上に、トレンチ充填絶縁物に対してＣＭＰの選択比
の高い材料からなる膜、例えば多結晶シリコン膜１０５
を形成する。続いて、多結晶シリコン膜１０５上に絶縁
分離領域Ａに対応して開口を有するレジスト膜（図示せ
ず）を形成し、このレジスト膜をマスクとしてパッド酸
化膜１０４、多結晶シリコン膜１０５および半導体基板
１０１を反応性イオンエッチング（reactive ion etchi
ng；以下、単に「ＲＩＥ」と記す）等のドライエッチン
グ法により順次選択的に除去し溝部１０２を形成する。
このレジスト膜を除去した後、溝部１０２を含む全面に
溝部１０２の深さよりも厚く充填用絶縁物例えばシリコ
ン酸化膜(SiO2)を充填して絶縁膜１０３とする。続い
て、ＣＭＰ法により多結晶シリコン膜１０５が露出する
位置まで、すなわち多結晶シリコン膜１０５をストッパ
として絶縁膜１０３の表面を平坦に研磨する。このよう
な方法により図６に示したトレンチ素子分離構造を形成
することができる。
方法により形成される。すなわち、半導体基板（シリコ
ン基板）１０１上の全面に例えば熱酸化法によりパッド
酸化膜(SiO2)１０４を形成し、更にこのパッド酸化膜１
０４上に、トレンチ充填絶縁物に対してＣＭＰの選択比
の高い材料からなる膜、例えば多結晶シリコン膜１０５
を形成する。続いて、多結晶シリコン膜１０５上に絶縁
分離領域Ａに対応して開口を有するレジスト膜（図示せ
ず）を形成し、このレジスト膜をマスクとしてパッド酸
化膜１０４、多結晶シリコン膜１０５および半導体基板
１０１を反応性イオンエッチング（reactive ion etchi
ng；以下、単に「ＲＩＥ」と記す）等のドライエッチン
グ法により順次選択的に除去し溝部１０２を形成する。
このレジスト膜を除去した後、溝部１０２を含む全面に
溝部１０２の深さよりも厚く充填用絶縁物例えばシリコ
ン酸化膜(SiO2)を充填して絶縁膜１０３とする。続い
て、ＣＭＰ法により多結晶シリコン膜１０５が露出する
位置まで、すなわち多結晶シリコン膜１０５をストッパ
として絶縁膜１０３の表面を平坦に研磨する。このよう
な方法により図６に示したトレンチ素子分離構造を形成
することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
トレンチ素子分離構造を形成する方法では、以下のよう
な問題があった。すなわち、多結晶シリコン膜１０５を
ストッパとして非絶縁分離領域（素子形成領域）Ｂにお
ける絶縁膜１０３をＣＭＰ法により除去する工程におい
ては、このＣＭＰ法による研磨レートにパターン依存性
があるため、例えば図６に示したように、幅の広い非絶
縁分離領域Ｂに絶縁膜１０３ａが残留することがある。
一方、このような絶縁膜１０３ａを完全に除去しようと
すると、絶縁分離領域Ａ（溝部１０２）の絶縁膜１０３
が薄くなり、全面にわたって平坦性が得られないという
問題があった。また、溝部１０２に絶縁膜１０３を充填
形成した後、ＲＩＥ法により非絶縁分離領域Ｂにおける
絶縁膜１０３を除去する方法もある。しかしながら、Ｒ
ＩＥ法では幅の広い溝部１０２の絶縁膜１０３まで同時
により除去されてしまい、この方法でも半導体基板１０
１の表面の平坦性が損なわれるという問題があった。
トレンチ素子分離構造を形成する方法では、以下のよう
な問題があった。すなわち、多結晶シリコン膜１０５を
ストッパとして非絶縁分離領域（素子形成領域）Ｂにお
ける絶縁膜１０３をＣＭＰ法により除去する工程におい
ては、このＣＭＰ法による研磨レートにパターン依存性
があるため、例えば図６に示したように、幅の広い非絶
縁分離領域Ｂに絶縁膜１０３ａが残留することがある。
一方、このような絶縁膜１０３ａを完全に除去しようと
すると、絶縁分離領域Ａ（溝部１０２）の絶縁膜１０３
が薄くなり、全面にわたって平坦性が得られないという
問題があった。また、溝部１０２に絶縁膜１０３を充填
形成した後、ＲＩＥ法により非絶縁分離領域Ｂにおける
絶縁膜１０３を除去する方法もある。しかしながら、Ｒ
ＩＥ法では幅の広い溝部１０２の絶縁膜１０３まで同時
により除去されてしまい、この方法でも半導体基板１０
１の表面の平坦性が損なわれるという問題があった。
【０００６】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、比較的簡単な工程によって半導体基
板の表面の平坦性を改善することができるトレンチ絶縁
分離構造の形成方法を提供することにある。
ので、その目的は、比較的簡単な工程によって半導体基
板の表面の平坦性を改善することができるトレンチ絶縁
分離構造の形成方法を提供することにある。
【０００７】
【課題を解決するための手段】本発明に係るトレンチ絶
縁分離構造の形成方法は、絶縁分離領域に対応して半導
体基板内に溝部を形成すると共に非絶縁分離領域に対応
して半導体基板上に第１のストッパ膜を形成する工程
と、絶縁分離領域の溝部上から非絶縁分離領域に残存し
た第１のストッパ膜上にわたって溝部の深さよりも厚い
膜厚の充填用絶縁膜を形成する工程と、絶縁分離領域の
少なくとも一部に対応して充填用絶縁膜上に第２のスト
ッパ膜を形成する工程と、第１ストッパ膜および第２の
ストッパ膜をストッパとして異方性エッチングを行い充
填用絶縁膜の少なくとも非絶縁分離領域の部分を選択的
に除去し第１のストッパ膜を露出させる工程と、第１ス
トッパ膜および第２のストッパ膜をそれぞれ除去したの
ち絶縁分離領域上に残存した充填用絶縁膜を除去して半
導体基板上を平坦化する工程とを含むものである。
縁分離構造の形成方法は、絶縁分離領域に対応して半導
体基板内に溝部を形成すると共に非絶縁分離領域に対応
して半導体基板上に第１のストッパ膜を形成する工程
と、絶縁分離領域の溝部上から非絶縁分離領域に残存し
た第１のストッパ膜上にわたって溝部の深さよりも厚い
膜厚の充填用絶縁膜を形成する工程と、絶縁分離領域の
少なくとも一部に対応して充填用絶縁膜上に第２のスト
ッパ膜を形成する工程と、第１ストッパ膜および第２の
ストッパ膜をストッパとして異方性エッチングを行い充
填用絶縁膜の少なくとも非絶縁分離領域の部分を選択的
に除去し第１のストッパ膜を露出させる工程と、第１ス
トッパ膜および第２のストッパ膜をそれぞれ除去したの
ち絶縁分離領域上に残存した充填用絶縁膜を除去して半
導体基板上を平坦化する工程とを含むものである。
【０００８】より具体的には、半導体基板上に絶縁膜を
形成したのち、絶縁膜上に第１のストッパ膜を形成する
工程と、第１のストッパ膜および半導体基板を順次選択
的に除去することにより半導体基板の絶縁分離領域に溝
部を形成する工程と、絶縁分離領域の溝部上から非絶縁
分離領域に残存した第１のストッパ膜上にわたって溝部
の深さよりも厚い膜厚の充填用絶縁膜を形成する工程
と、充填用絶縁膜上に第２のストッパ膜を形成する工程
と、この第２のストッパ膜の少なくとも非絶縁分離領域
の部分を選択的に除去する工程と、第１のストッパ膜お
よび第２のストッパ膜をストッパとして異方性エッチン
グを行い充填用絶縁膜の少なくとも非絶縁分離領域の部
分を選択的に除去し第１のストッパ膜を露出させる工程
と、第１のストッパ膜および第２のストッパ膜をそれぞ
れ除去する工程と、絶縁分離領域上に残存した充填用絶
縁膜を除去して半導体基板上を平坦化する工程とを含む
ものである。
形成したのち、絶縁膜上に第１のストッパ膜を形成する
工程と、第１のストッパ膜および半導体基板を順次選択
的に除去することにより半導体基板の絶縁分離領域に溝
部を形成する工程と、絶縁分離領域の溝部上から非絶縁
分離領域に残存した第１のストッパ膜上にわたって溝部
の深さよりも厚い膜厚の充填用絶縁膜を形成する工程
と、充填用絶縁膜上に第２のストッパ膜を形成する工程
と、この第２のストッパ膜の少なくとも非絶縁分離領域
の部分を選択的に除去する工程と、第１のストッパ膜お
よび第２のストッパ膜をストッパとして異方性エッチン
グを行い充填用絶縁膜の少なくとも非絶縁分離領域の部
分を選択的に除去し第１のストッパ膜を露出させる工程
と、第１のストッパ膜および第２のストッパ膜をそれぞ
れ除去する工程と、絶縁分離領域上に残存した充填用絶
縁膜を除去して半導体基板上を平坦化する工程とを含む
ものである。
【０００９】本発明のトレンチ絶縁分離構造の形成方法
では、半導体基板上の非絶縁分離領域に対応して充填用
絶縁膜の下に第１のストッパ膜が形成されると共に、絶
縁分離領域に対応して充填用絶縁膜の第２のストッパ膜
が形成される。これら第１のストッパ膜および第２のス
トッパ膜をストッパとして異方性エッチングが行われる
と、充填用絶縁膜の少なくとも非絶縁分離領域の部分が
選択的に除去され第１のストッパ膜が露出される。この
とき絶縁分離領域における充填用絶縁膜は、第２のスト
ッパ膜の存在によりエッチングされることがなく初期の
膜厚を保持したままである。その後、第１のストッパ膜
および第２のストッパ膜、更に絶縁分離領域上に残存し
た充填用絶縁膜が除去されると、表面が平坦化されたト
レンチ絶縁分離構造が得られる。
では、半導体基板上の非絶縁分離領域に対応して充填用
絶縁膜の下に第１のストッパ膜が形成されると共に、絶
縁分離領域に対応して充填用絶縁膜の第２のストッパ膜
が形成される。これら第１のストッパ膜および第２のス
トッパ膜をストッパとして異方性エッチングが行われる
と、充填用絶縁膜の少なくとも非絶縁分離領域の部分が
選択的に除去され第１のストッパ膜が露出される。この
とき絶縁分離領域における充填用絶縁膜は、第２のスト
ッパ膜の存在によりエッチングされることがなく初期の
膜厚を保持したままである。その後、第１のストッパ膜
および第２のストッパ膜、更に絶縁分離領域上に残存し
た充填用絶縁膜が除去されると、表面が平坦化されたト
レンチ絶縁分離構造が得られる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１１】図１ないし図５は本発明の一実施の形態に
係るトレンチ素子絶縁構造の形成方法を工程順に表すも
のである。まず、図１（ａ）に示したように、半導体基
板、例えばＰまたはＮ型のシリコン基板１の表面を例え
ば熱酸化法を用いて例えば１０ｎｍ程度酸化することに
よりシリコン基板１の保護膜としてのパッド酸化膜(SiO
2)２を形成する。更に、このパッド酸化膜２上に例えば
ＣＶＤ（Chemical Vapor Deposition;化学的気相成長）
法によって第１のストッパ膜としての多結晶シリコン膜
３を例えば１００ｎｍ程度の膜厚に形成する。
係るトレンチ素子絶縁構造の形成方法を工程順に表すも
のである。まず、図１（ａ）に示したように、半導体基
板、例えばＰまたはＮ型のシリコン基板１の表面を例え
ば熱酸化法を用いて例えば１０ｎｍ程度酸化することに
よりシリコン基板１の保護膜としてのパッド酸化膜(SiO
2)２を形成する。更に、このパッド酸化膜２上に例えば
ＣＶＤ（Chemical Vapor Deposition;化学的気相成長）
法によって第１のストッパ膜としての多結晶シリコン膜
３を例えば１００ｎｍ程度の膜厚に形成する。
【００１２】次に、図１（ｂ）に示したように、通常の
フォトリソグラフィ技術を用いて、多結晶シリコン膜３
の上に絶縁分離領域Ａに開口を有するフォトレジスト膜
４を塗布形成する。
フォトリソグラフィ技術を用いて、多結晶シリコン膜３
の上に絶縁分離領域Ａに開口を有するフォトレジスト膜
４を塗布形成する。
【００１３】続いて、図１（ｂ）に示したように、フォ
トレジスト膜４をマスクとして、異方性ドライエッチン
グ法、例えばＲＩＥ法により多結晶シリコン膜３、パッ
ド酸化膜２およびシリコン基板１を選択的に除去し、４
００ｎｍ程度の深さの溝部５を形成する。ここで、多結
晶シリコン膜３は例えばＣｌ2 （塩素）／Ｏ2 （酸素）
＝７５／２ｓｃｃｍ中，圧力０．４Ｐａ，温度２０℃の
条件で、２５秒間のエッチングを行い、パッド酸化膜２
は例えばＣｌ2 ＝７５／２ｓｃｃｍ中，圧力０．４Ｐ
ａ，温度２０℃の条件で、１５秒間のエッチングを行
い、更に、シリコン基板１は例えばＨＢｒ＝１２０ｓｃ
ｃｍ中，圧力０．５Ｐａ，温度２０℃の条件で、２００
秒間のエッチングを行う。
トレジスト膜４をマスクとして、異方性ドライエッチン
グ法、例えばＲＩＥ法により多結晶シリコン膜３、パッ
ド酸化膜２およびシリコン基板１を選択的に除去し、４
００ｎｍ程度の深さの溝部５を形成する。ここで、多結
晶シリコン膜３は例えばＣｌ2 （塩素）／Ｏ2 （酸素）
＝７５／２ｓｃｃｍ中，圧力０．４Ｐａ，温度２０℃の
条件で、２５秒間のエッチングを行い、パッド酸化膜２
は例えばＣｌ2 ＝７５／２ｓｃｃｍ中，圧力０．４Ｐ
ａ，温度２０℃の条件で、１５秒間のエッチングを行
い、更に、シリコン基板１は例えばＨＢｒ＝１２０ｓｃ
ｃｍ中，圧力０．５Ｐａ，温度２０℃の条件で、２００
秒間のエッチングを行う。
【００１４】次に、図１（ｃ）に示したように、熱酸化
処理により、溝部５の側壁部に酸化膜(SiO2)６を形成す
ると共に多結晶シリコン膜３の表面上に多結晶シリコン
表面酸化膜(SiO2)７を形成する。この熱酸化処理は例え
ば塩酸を１％を含むドライ酸化雰囲気中で１０００℃の
温度で加熱することにより行う。熱酸化処理を施した
後、図２（ａ）に示したように、例えばＯ3 −ＴＥＯＳ
ＣＶＤ（Ozone Tetra Ethyl Ortho silicate-Plasma Ch
emical Vapor Deposition)法により、充填用絶縁膜とし
てのシリコン酸化膜８を例えば５００ｎｍの膜厚に形成
して溝部５の埋め込みを行う。更に、図２（ｂ）に示し
たように例えばＣＶＤ法によりシリコン酸化膜８の上に
第１のストッパ膜としての多結晶シリコン膜９を形成す
る。
処理により、溝部５の側壁部に酸化膜(SiO2)６を形成す
ると共に多結晶シリコン膜３の表面上に多結晶シリコン
表面酸化膜(SiO2)７を形成する。この熱酸化処理は例え
ば塩酸を１％を含むドライ酸化雰囲気中で１０００℃の
温度で加熱することにより行う。熱酸化処理を施した
後、図２（ａ）に示したように、例えばＯ3 −ＴＥＯＳ
ＣＶＤ（Ozone Tetra Ethyl Ortho silicate-Plasma Ch
emical Vapor Deposition)法により、充填用絶縁膜とし
てのシリコン酸化膜８を例えば５００ｎｍの膜厚に形成
して溝部５の埋め込みを行う。更に、図２（ｂ）に示し
たように例えばＣＶＤ法によりシリコン酸化膜８の上に
第１のストッパ膜としての多結晶シリコン膜９を形成す
る。
【００１５】次に、図３（ａ）に示したように、ＣＭＰ
法によって多結晶シリコン膜９の非絶縁分離領域（素子
形成領域）Ｂから絶縁分離領域Ａの一部を含む領域を研
磨して除去する。ここで、多結晶シリコン膜９の研磨量
はこの多結晶シリコン膜９の膜厚のみであり、研磨レー
トのパターン依存性は問題にならない。更に、図３
（ｂ）に示したように異方性エッチング例えばＲＩＥ法
によって第１のストッパ膜としての多結晶シリコン膜３
の表面が露出するようにシリコン酸化膜８の非絶縁分離
領域Ｂにおける部分を選択的に除去する。このとき溝部
５上の多結晶シリコン膜９はシリコン酸化膜８をエッチ
ングする際のストッパとして働く。従って、このとき絶
縁分離領域における充填用絶縁膜は、第２のストッパ膜
の存在によりエッチングされることがなく初期の膜厚を
保持したままである。続いて、ＣＭＰ処理およびＲＩＥ
処理後も残っている多結晶シリコン膜３および多結晶シ
リコン膜９を、水酸化カリウム（ＫＯＨ）を用いた等方
性ウェットエッチング法によって除去する。これにより
図４（ａ）に示したように酸化膜６およびシリコン酸化
膜８が埋め込まれた溝部５（絶縁分離領域）によって電
気的に分離された非絶縁領域（素子形成領域）Ｂが形成
される。
法によって多結晶シリコン膜９の非絶縁分離領域（素子
形成領域）Ｂから絶縁分離領域Ａの一部を含む領域を研
磨して除去する。ここで、多結晶シリコン膜９の研磨量
はこの多結晶シリコン膜９の膜厚のみであり、研磨レー
トのパターン依存性は問題にならない。更に、図３
（ｂ）に示したように異方性エッチング例えばＲＩＥ法
によって第１のストッパ膜としての多結晶シリコン膜３
の表面が露出するようにシリコン酸化膜８の非絶縁分離
領域Ｂにおける部分を選択的に除去する。このとき溝部
５上の多結晶シリコン膜９はシリコン酸化膜８をエッチ
ングする際のストッパとして働く。従って、このとき絶
縁分離領域における充填用絶縁膜は、第２のストッパ膜
の存在によりエッチングされることがなく初期の膜厚を
保持したままである。続いて、ＣＭＰ処理およびＲＩＥ
処理後も残っている多結晶シリコン膜３および多結晶シ
リコン膜９を、水酸化カリウム（ＫＯＨ）を用いた等方
性ウェットエッチング法によって除去する。これにより
図４（ａ）に示したように酸化膜６およびシリコン酸化
膜８が埋め込まれた溝部５（絶縁分離領域）によって電
気的に分離された非絶縁領域（素子形成領域）Ｂが形成
される。
【００１６】次に、図４（ｂ）に示したように例えばフ
ッ化水素（ＦＨ）を用いたライトエッチング法により、
溝部５の上部に残っているシリコン酸化膜８の突起部８
ａを除去する。
ッ化水素（ＦＨ）を用いたライトエッチング法により、
溝部５の上部に残っているシリコン酸化膜８の突起部８
ａを除去する。
【００１７】その後は、図５に示したように、例えばＣ
ＶＤ法によりパッド酸化膜２上およびシリコン酸化膜８
上の全面に例えばＭＯＳ（Metal Oxide Semiconductor)
トランジスタのゲート電極となる多結晶シリコン半導体
層１０を形成し、フォトリソグラフィによるパターンエ
ッチングを行い、所要のパターンを形成する。そして、
例えば、この多結晶シリコン半導体層１０をマスクとし
て非絶縁領域（素子形成領域）Ｂにソース領域１１およ
びドレイン領域（図示せず）を形成する。これ以降は通
常のＭＯＳトランジスタの形成工程に従い、パッド酸化
膜２をゲート絶縁膜とし、このパッド酸化膜２の上に多
結晶シリコン半導体層１０によるゲート電極が形成され
たＭＯＳ型トランジスタを作製する。
ＶＤ法によりパッド酸化膜２上およびシリコン酸化膜８
上の全面に例えばＭＯＳ（Metal Oxide Semiconductor)
トランジスタのゲート電極となる多結晶シリコン半導体
層１０を形成し、フォトリソグラフィによるパターンエ
ッチングを行い、所要のパターンを形成する。そして、
例えば、この多結晶シリコン半導体層１０をマスクとし
て非絶縁領域（素子形成領域）Ｂにソース領域１１およ
びドレイン領域（図示せず）を形成する。これ以降は通
常のＭＯＳトランジスタの形成工程に従い、パッド酸化
膜２をゲート絶縁膜とし、このパッド酸化膜２の上に多
結晶シリコン半導体層１０によるゲート電極が形成され
たＭＯＳ型トランジスタを作製する。
【００１８】以上のように本実施の形態による方法によ
れば、図４（ｂ）および図５に示したトレンチ絶縁分離
構造を容易に実現することができる。特に、多結晶シリ
コン膜３，９をそれぞれストッパとしてＲＩＥ法による
エッチングを行うようにしたので、基板表面の平坦性の
良好なトレンチ素子分離構造を形成することができる。
れば、図４（ｂ）および図５に示したトレンチ絶縁分離
構造を容易に実現することができる。特に、多結晶シリ
コン膜３，９をそれぞれストッパとしてＲＩＥ法による
エッチングを行うようにしたので、基板表面の平坦性の
良好なトレンチ素子分離構造を形成することができる。
【００１９】なお、本実施の形態では、図４（ｂ）にお
ける溝部５の上に残ったシリコン酸化膜８の突起部８ａ
をフッ化水素（ＨＦ）を用いたライトエッチング法によ
り除去するようにしたが、これに限るものではなく、例
えばＣＭＰ法による研磨除去を行ってもよい。
ける溝部５の上に残ったシリコン酸化膜８の突起部８ａ
をフッ化水素（ＨＦ）を用いたライトエッチング法によ
り除去するようにしたが、これに限るものではなく、例
えばＣＭＰ法による研磨除去を行ってもよい。
【００２０】以上実施の形態を挙げて本発明を説明した
が、本発明は上記実施の形態に限定されるものではな
く、その均等の範囲で種々変形可能である。例えば、上
記実施の形態においては基板としてシリコン基板１を用
いるようにしたが、その他の半導体基板でもよい。ま
た、図３（ａ）の工程においては、上記実施の形態で
は、ＣＭＰ法によって多結晶シリコン膜９の非絶縁分離
領域（素子形成領域）Ｂから絶縁分離領域Ａの一部を含
む領域まで研磨して除去するようにしたが、これは多結
晶シリコン膜９の少なくとも非絶縁分離領域（素子形成
領域）Ｂが除去されればよい。また、上記実施の形態で
は非絶縁分離領域Ｂを素子分離領域として、絶縁分離領
域Ａを素子間の分離のために用いる構造について説明し
たが、素子間だけではなく同一素子内の各部間を分離す
る場合の構造についても適用できるものである。
が、本発明は上記実施の形態に限定されるものではな
く、その均等の範囲で種々変形可能である。例えば、上
記実施の形態においては基板としてシリコン基板１を用
いるようにしたが、その他の半導体基板でもよい。ま
た、図３（ａ）の工程においては、上記実施の形態で
は、ＣＭＰ法によって多結晶シリコン膜９の非絶縁分離
領域（素子形成領域）Ｂから絶縁分離領域Ａの一部を含
む領域まで研磨して除去するようにしたが、これは多結
晶シリコン膜９の少なくとも非絶縁分離領域（素子形成
領域）Ｂが除去されればよい。また、上記実施の形態で
は非絶縁分離領域Ｂを素子分離領域として、絶縁分離領
域Ａを素子間の分離のために用いる構造について説明し
たが、素子間だけではなく同一素子内の各部間を分離す
る場合の構造についても適用できるものである。
【００２１】
【発明の効果】以上説明したように本発明のトレンチ絶
縁分離構造の形成方法によれば、半導体基板上の非絶縁
分離領域に対応して充填用絶縁膜の下に第１のストッパ
膜、また、絶縁分離領域に対応して充填用絶縁膜の第２
のストッパ膜をそれぞれ形成し、これら第１のストッパ
膜および第２のストッパ膜をストッパとして充填用絶縁
膜の異方性エッチングを行うようにしたので、平坦性の
良好な絶縁分離領域を容易に実現することができるとい
う効果を奏する。
縁分離構造の形成方法によれば、半導体基板上の非絶縁
分離領域に対応して充填用絶縁膜の下に第１のストッパ
膜、また、絶縁分離領域に対応して充填用絶縁膜の第２
のストッパ膜をそれぞれ形成し、これら第１のストッパ
膜および第２のストッパ膜をストッパとして充填用絶縁
膜の異方性エッチングを行うようにしたので、平坦性の
良好な絶縁分離領域を容易に実現することができるとい
う効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るトレンチ絶縁分離
構造の形成方法の１工程を表す断面図である。
構造の形成方法の１工程を表す断面図である。
【図２】図１に続く工程を表す断面図である。
【図３】図２に続く工程を表す断面図である。
【図４】図３に続く工程を表す断面図である。
【図５】図４に続く工程を表す断面図である。
【図６】従来のトレンチ絶縁分離構造を表す断面図であ
る。
る。
１…シリコン基板、２…パッド酸化膜、３…多結晶シリ
コン膜（第１のストッパ膜）、４…フォトレジスト膜、
５…溝部、６…酸化膜、７…多結晶シリコン表面酸化
膜、８…シリコン酸化膜（充填用絶縁膜）、９…多結晶
シリコン膜（第２のストッパ膜）、１０…多結晶シリコ
ン半導体層
コン膜（第１のストッパ膜）、４…フォトレジスト膜、
５…溝部、６…酸化膜、７…多結晶シリコン表面酸化
膜、８…シリコン酸化膜（充填用絶縁膜）、９…多結晶
シリコン膜（第２のストッパ膜）、１０…多結晶シリコ
ン半導体層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年７月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【課題を解決するための手段】本発明に係るトレンチ絶
縁分離構造の形成方法は、絶縁分離領域に対応して半導
体基板内に溝部を形成すると共に非絶縁分離領域に対応
して半導体基板上に第１のストッパ膜を形成する工程
と、絶縁分離領域の溝部上から非絶縁分離領域に残存し
た第１のストッパ膜上にわたって溝部の深さよりも厚い
膜厚の充填用絶縁膜を形成する工程と、絶縁分離領域の
少なくとも一部に対応して充填用絶縁膜上に第２のスト
ッパ膜を形成する工程と、第１ストッパ膜および第２の
ストッパ膜をストッパとして異方性エッチングを行い充
填用絶縁膜の少なくとも非絶縁分離領域の部分を選択的
に除去し第１のストッパ膜を露出させる工程と、第１ス
トッパ膜および第２のストッパ膜をそれぞれ除去したの
ち絶縁分離領域上に残存した充填用絶縁膜を部分的に除
去して絶縁分離領域を平坦化する工程とを含むものであ
る。
縁分離構造の形成方法は、絶縁分離領域に対応して半導
体基板内に溝部を形成すると共に非絶縁分離領域に対応
して半導体基板上に第１のストッパ膜を形成する工程
と、絶縁分離領域の溝部上から非絶縁分離領域に残存し
た第１のストッパ膜上にわたって溝部の深さよりも厚い
膜厚の充填用絶縁膜を形成する工程と、絶縁分離領域の
少なくとも一部に対応して充填用絶縁膜上に第２のスト
ッパ膜を形成する工程と、第１ストッパ膜および第２の
ストッパ膜をストッパとして異方性エッチングを行い充
填用絶縁膜の少なくとも非絶縁分離領域の部分を選択的
に除去し第１のストッパ膜を露出させる工程と、第１ス
トッパ膜および第２のストッパ膜をそれぞれ除去したの
ち絶縁分離領域上に残存した充填用絶縁膜を部分的に除
去して絶縁分離領域を平坦化する工程とを含むものであ
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】より具体的には、半導体基板上に絶縁膜を
形成したのち、絶縁膜上に第１のストッパ膜を形成する
工程と、第１のストッパ膜および半導体基板を順次選択
的に除去することにより半導体基板の絶縁分離領域に溝
部を形成する工程と、絶縁分離領域の溝部上から非絶縁
分離領域に残存した第１のストッパ膜上にわたって溝部
の深さよりも厚い膜厚の充填用絶縁膜を形成する工程
と、充填用絶縁膜上に第２のストッパ膜を形成する工程
と、この第２のストッパ膜の少なくとも非絶縁分離領域
の部分を選択的に除去する工程と、第１のストッパ膜お
よび第２のストッパ膜をストッパとして異方性エッチン
グを行い充填用絶縁膜の少なくとも非絶縁分離領域の部
分を選択的に除去し第１のストッパ膜を露出させる工程
と、第１のストッパ膜および第２のストッパ膜をそれぞ
れ除去する工程と、絶縁分離領域上に残存した充填用絶
縁膜を部分的に除去して絶縁分離領域を平坦化する工程
とを含むものである。
形成したのち、絶縁膜上に第１のストッパ膜を形成する
工程と、第１のストッパ膜および半導体基板を順次選択
的に除去することにより半導体基板の絶縁分離領域に溝
部を形成する工程と、絶縁分離領域の溝部上から非絶縁
分離領域に残存した第１のストッパ膜上にわたって溝部
の深さよりも厚い膜厚の充填用絶縁膜を形成する工程
と、充填用絶縁膜上に第２のストッパ膜を形成する工程
と、この第２のストッパ膜の少なくとも非絶縁分離領域
の部分を選択的に除去する工程と、第１のストッパ膜お
よび第２のストッパ膜をストッパとして異方性エッチン
グを行い充填用絶縁膜の少なくとも非絶縁分離領域の部
分を選択的に除去し第１のストッパ膜を露出させる工程
と、第１のストッパ膜および第２のストッパ膜をそれぞ
れ除去する工程と、絶縁分離領域上に残存した充填用絶
縁膜を部分的に除去して絶縁分離領域を平坦化する工程
とを含むものである。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】本発明のトレンチ絶縁分離構造の形成方法
では、半導体基板上の非絶縁分離領域に対応して充填用
絶縁膜の下に第１のストッパ膜が形成されると共に、絶
縁分離領域に対応して充填用絶縁膜の第２のストッパ膜
が形成される。これら第１のストッパ膜および第２のス
トッパ膜をストッパとして異方性エッチングが行われる
と、充填用絶縁膜の少なくとも非絶縁分離領域の部分が
選択的に除去され第１のストッパ膜が露出される。この
とき絶縁分離領域における充填用絶縁膜は、第２のスト
ッパ膜の存在によりエッチングされることがなく初期の
膜厚を保持したままである。その後、第１のストッパ膜
および第２のストッパ膜、更に絶縁分離領域上に残存し
た充填用絶縁膜が部分的に除去されると、表面が平坦化
されたトレンチ絶縁分離構造が得られる。
では、半導体基板上の非絶縁分離領域に対応して充填用
絶縁膜の下に第１のストッパ膜が形成されると共に、絶
縁分離領域に対応して充填用絶縁膜の第２のストッパ膜
が形成される。これら第１のストッパ膜および第２のス
トッパ膜をストッパとして異方性エッチングが行われる
と、充填用絶縁膜の少なくとも非絶縁分離領域の部分が
選択的に除去され第１のストッパ膜が露出される。この
とき絶縁分離領域における充填用絶縁膜は、第２のスト
ッパ膜の存在によりエッチングされることがなく初期の
膜厚を保持したままである。その後、第１のストッパ膜
および第２のストッパ膜、更に絶縁分離領域上に残存し
た充填用絶縁膜が部分的に除去されると、表面が平坦化
されたトレンチ絶縁分離構造が得られる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】次に、図１（ｃ）に示したように、熱酸化
処理により、溝部５の側壁部に酸化膜（ＳｉＯ２）６を
形成すると共に多結晶シリコン膜３の表面上に多結晶シ
リコン表面酸化膜（ＳｉＯ２）７を形成する。この熱酸
化処理は例えば塩酸を１％を含むドライ酸化雰囲気中で
１０００℃の温度で加熱することにより行う。熱酸化処
理を施した後、図２（ａ）に示したように、例えばＯ３
−ＴＥＯＳＣＶＤ（Ｏｚｏｎｅ Ｔｅｔｒａ Ｅｔｈｙ
ｌ Ｏｒｔｈｏ ｓｉｌｉｃａｔｅ−Ｐｌａｓｍａ Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法により、充填用絶縁膜としてのシリコン酸化膜８を例
えば５００ｎｍの膜厚に形成して溝部５の埋め込みを行
う。更に、図２（ｂ）に示したように例えばＣＶＤ法に
よりシリコン酸化膜８の上に第２のストッパ膜としての
多結晶シリコン膜９を形成する。
処理により、溝部５の側壁部に酸化膜（ＳｉＯ２）６を
形成すると共に多結晶シリコン膜３の表面上に多結晶シ
リコン表面酸化膜（ＳｉＯ２）７を形成する。この熱酸
化処理は例えば塩酸を１％を含むドライ酸化雰囲気中で
１０００℃の温度で加熱することにより行う。熱酸化処
理を施した後、図２（ａ）に示したように、例えばＯ３
−ＴＥＯＳＣＶＤ（Ｏｚｏｎｅ Ｔｅｔｒａ Ｅｔｈｙ
ｌ Ｏｒｔｈｏ ｓｉｌｉｃａｔｅ−Ｐｌａｓｍａ Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法により、充填用絶縁膜としてのシリコン酸化膜８を例
えば５００ｎｍの膜厚に形成して溝部５の埋め込みを行
う。更に、図２（ｂ）に示したように例えばＣＶＤ法に
よりシリコン酸化膜８の上に第２のストッパ膜としての
多結晶シリコン膜９を形成する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】次に、図３（ａ）に示したように、ＣＭＰ
法によって多結晶シリコン膜９の非絶縁分離領域（素子
形成領域）Ｂから絶縁分離領域Ａの一部を含む領域を研
磨して除去する。ここで、多結晶シリコン膜９の研磨量
はこの多結晶シリコン膜９の膜厚のみであり、研磨レー
トのパターン依存性は問題にならない。更に、図３
（ｂ）に示したように異方性エッチング例えばＲＩＥ法
によって第１のストッパ膜としての多結晶シリコン膜３
の表面が露出するようにシリコン酸化膜８の非絶縁分離
領域Ｂにおける部分を選択的に除去する。このとき溝部
５上の多結晶シリコン膜９はシリコン酸化膜８をエッチ
ングする際のストッパとして働く。従って、このとき絶
縁分離領域Ａにおける充填用絶縁膜は、第２のストッパ
膜の存在によりエッチングされることがなく初期の膜厚
を保持したままである。続いて、ＣＭＰ処理およびＲＩ
Ｅ処理後も残っている多結晶シリコン膜３および多結晶
シリコン膜９を、水酸化カリウム（ＫＯＨ）を用いた等
方性ウェットエッチング法によって除去する。これによ
り図４（ａ）に示したように酸化膜６およびシリコン酸
化膜８が埋め込まれた溝部５（絶縁分離領域）によって
電気的に分離された非絶縁領域（素子形成領域）Ｂが形
成される。
法によって多結晶シリコン膜９の非絶縁分離領域（素子
形成領域）Ｂから絶縁分離領域Ａの一部を含む領域を研
磨して除去する。ここで、多結晶シリコン膜９の研磨量
はこの多結晶シリコン膜９の膜厚のみであり、研磨レー
トのパターン依存性は問題にならない。更に、図３
（ｂ）に示したように異方性エッチング例えばＲＩＥ法
によって第１のストッパ膜としての多結晶シリコン膜３
の表面が露出するようにシリコン酸化膜８の非絶縁分離
領域Ｂにおける部分を選択的に除去する。このとき溝部
５上の多結晶シリコン膜９はシリコン酸化膜８をエッチ
ングする際のストッパとして働く。従って、このとき絶
縁分離領域Ａにおける充填用絶縁膜は、第２のストッパ
膜の存在によりエッチングされることがなく初期の膜厚
を保持したままである。続いて、ＣＭＰ処理およびＲＩ
Ｅ処理後も残っている多結晶シリコン膜３および多結晶
シリコン膜９を、水酸化カリウム（ＫＯＨ）を用いた等
方性ウェットエッチング法によって除去する。これによ
り図４（ａ）に示したように酸化膜６およびシリコン酸
化膜８が埋め込まれた溝部５（絶縁分離領域）によって
電気的に分離された非絶縁領域（素子形成領域）Ｂが形
成される。
Claims (6)
- 【請求項１】 半導体基板の内部に選択的に絶縁分離領
域が形成されたトレンチ絶縁分離構造の形成方法におい
て、 絶縁分離領域に対応して前記半導体基板の内部に溝部を
形成すると共に非絶縁分離領域に対応して前記半導体基
板上に第１のストッパ膜を形成する工程と、 前記絶縁分離領域の溝部上から非絶縁分離領域に残存し
た第１のストッパ膜上にわたって前記溝部の深さよりも
厚い膜厚の充填用絶縁膜を形成する工程と、 前記絶縁分離領域の少なくとも一部に対応して前記充填
用絶縁膜上に第２のストッパ膜を形成する工程と、 前記第１ストッパ膜および第２のストッパ膜をストッパ
として異方性エッチングを行い前記充填用絶縁膜の少な
くとも非絶縁分離領域の部分を選択的に除去し第１のス
トッパ膜を露出させる工程と、 前記第１ストッパ膜および第２のストッパ膜をそれぞれ
除去したのち、絶縁分離領域上に残存した充填用絶縁膜
を除去して半導体基板上を平坦化する工程とを含むこと
を特徴とするトレンチ絶縁分離構造の形成方法。 - 【請求項２】 半導体基板内に絶縁分離領域を有するト
レンチ絶縁分離構造の形成方法において、 前記半導体基板上に絶縁膜を形成したのち、前記絶縁膜
上に第１のストッパ膜を形成する工程と、 前記第１のストッパ膜および半導体基板を順次選択的に
除去することにより前記半導体基板の絶縁分離領域に溝
部を形成する工程と、 前記絶縁分離領域の溝部上から非絶縁分離領域に残存し
た第１のストッパ膜上にわたって前記溝部の深さよりも
厚い膜厚の充填用絶縁膜を形成する工程と、 前記充填用絶縁膜上に第２のストッパ膜を形成する工程
と、 この第２のストッパ膜の少なくとも非絶縁分離領域の部
分を選択的に除去する工程と、 前記第１のストッパ膜および第２のストッパ膜をストッ
パとして異方性エッチングを行い前記充填用絶縁膜の少
なくとも非絶縁分離領域の部分を選択的に除去し第１の
ストッパ膜を露出させる工程と、 前記第１のストッパ膜および第２のストッパ膜をそれぞ
れ除去する工程と、 前記絶縁分離領域上に残存した充填用絶縁膜を除去して
前記半導体基板上を平坦化する工程とを含むことを特徴
とするトレンチ絶縁分離構造の形成方法。 - 【請求項３】 前記第１のストッパ膜および第２のスト
ッパ膜はそれぞれ前記充填用絶縁膜よりも異方性エッチ
ングのエッチング選択比が高い材料で形成されているこ
とを特徴とする請求項２記載のトレンチ絶縁分離構造の
形成方法。 - 【請求項４】 前記第１のストッパ膜および第２のスト
ッパ膜はそれぞれ多結晶シリコン材料により形成された
ことを特徴とする請求項３記載のトレンチ絶縁分離構造
の形成方法。 - 【請求項５】 第２のストッパ膜を充填用絶縁膜上に形
成したのち、化学的機械的研磨法を用いて、前記第２の
ストッパ膜の非絶縁分離領域の部分を選択的に除去する
ことを特徴とする請求項２記載のトレンチ絶縁分離構造
の形成方法。 - 【請求項６】 前記絶縁分離領域上に残存した充填用絶
縁膜を除去して半導体基板上を平坦化する際に化学的機
械的研磨法を用いることを特徴とする請求項２記載のト
レンチ絶縁分離構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8351089A JPH10189706A (ja) | 1996-12-27 | 1996-12-27 | トレンチ絶縁分離構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8351089A JPH10189706A (ja) | 1996-12-27 | 1996-12-27 | トレンチ絶縁分離構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189706A true JPH10189706A (ja) | 1998-07-21 |
Family
ID=18414976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8351089A Pending JPH10189706A (ja) | 1996-12-27 | 1996-12-27 | トレンチ絶縁分離構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189706A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455381B1 (en) | 1999-05-27 | 2002-09-24 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having a trench isolation structure |
-
1996
- 1996-12-27 JP JP8351089A patent/JPH10189706A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6455381B1 (en) | 1999-05-27 | 2002-09-24 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device having a trench isolation structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989977A (en) | Shallow trench isolation process | |
| US6165854A (en) | Method to form shallow trench isolation with an oxynitride buffer layer | |
| US20040241981A1 (en) | STRUCTURE AND METHOD TO FABRICATE ULTRA-THIN Si CHANNEL DEVICES | |
| KR100224700B1 (ko) | 반도체장치의 소자분리방법 | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JP2003092346A (ja) | トレンチ素子分離膜を備えるｓｏｉ素子及びその製造方法 | |
| JPH10199969A (ja) | トレンチ隔離構造を持つ半導体装置の製造方法 | |
| JP4593521B2 (ja) | 高選択性ｃｍｐを用いた集積回路装置のトレンチ素子分離方法 | |
| JP3063686B2 (ja) | 半導体装置の製造方法 | |
| JP2003332416A (ja) | 半導体集積回路及びその製造方法 | |
| US6248641B1 (en) | Method of fabricating shallow trench isolation | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| US20060276001A1 (en) | Method for manufacturing a semiconductor device having a STI structure | |
| US20040245596A1 (en) | Semiconductor device having trench isolation | |
| CN100394586C (zh) | 分离栅极快闪元件与其制造方法 | |
| JPH10189706A (ja) | トレンチ絶縁分離構造の形成方法 | |
| JP5194328B2 (ja) | 半導体装置及びその製造方法 | |
| JP5288814B2 (ja) | 半導体装置の製造方法 | |
| JP2000306989A (ja) | 半導体装置の製造方法 | |
| JP2000100927A (ja) | トレンチ素子分離領域を有する半導体素子の製造方法 | |
| US7312132B2 (en) | Field insulator FET device and fabrication method thereof | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| JP2009158916A (ja) | 半導体素子のトレンチ形成方法 | |
| KR20040070828A (ko) | 소자 분리막 형성 방법과 이를 이용한 게이트 전극 형성방법 | |
| KR100236074B1 (ko) | 격리막 및 그 형성 방법 |