JPH10189736A - 接点の性能を向上させる方法および半導体素子 - Google Patents

接点の性能を向上させる方法および半導体素子

Info

Publication number
JPH10189736A
JPH10189736A JP9370141A JP37014197A JPH10189736A JP H10189736 A JPH10189736 A JP H10189736A JP 9370141 A JP9370141 A JP 9370141A JP 37014197 A JP37014197 A JP 37014197A JP H10189736 A JPH10189736 A JP H10189736A
Authority
JP
Japan
Prior art keywords
silicon
stop layer
rich
nitride
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9370141A
Other languages
English (en)
Inventor
Peter S Mcanally
エス．マッカナリー ピーター
Jeffrey Alan Mckee
アラン マッキー ジェフリー
Dirk Noel Anderson
ノエル アンダーソン ダーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10189736A publication Critical patent/JPH10189736A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 自己整合接点構造におけるエッチングにおけ
る選択性を高め性能の向上を図る自己整合接点の形成方
法を提供する。 【解決手段】 基板（１２）を覆う停止層（１１０）を
用いて、半導体素子（１００）の基板（１２）に対する
自己整合接点（１２２）を形成する。停止層（１１０）
は、シリコン濃厚窒化物、シリコン濃厚酸化物、炭素濃
厚窒化物、シリコン・カーバイド、窒化硼素、有機スピ
ン・オン・ガラス、グラファイト、ダイアモンド、炭素
濃厚酸化物、窒化酸化物、および有機ポリマから成る群
から選択された物質から成る。かかる物質を用いること
により、停止層（１１０）上に形成される絶縁層（１１
２）を除去するエッチング・プロセスにおける選択性を
高め、短絡の可能性を低下させることにより半導体素子
（１００）の高性能化を促進する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に半導体製
造分野に関し、更に特定すれば、接点の性能を向上させ
る方法および接点の性能を向上させた半導体素子に関す
るものである。
【０００２】
【従来の技術】半導体素子の製造は、堆積、パターニン
グ、およびエッチングのような種々の技法を用いて、基
板上に異なる構成物を形成することを必要とする。半導
体素子における構成物の１つに、物質層を下地の基板ま
たは他の層に結合する接点がある。特定用途および所望
の機能に応じて、接点は、ホール、バイア、チャネル、
またはその他の幾何学的構造である場合もある。接点の
一種に自己整合接点がある。自己整合接点は、セル面積
を縮小し、収容密度を高めるために一般的に用いられて
いる。
【０００３】自己整合接点に対するエッチングは、標準
的な接点に対するエッチングとは異なる。その理由は、
自己整合接点には、例えば、窒化物の肩（ｓｈｏｕｌｄ
ｅｒ）が露出しており、この部分はエッチングの浸食を
非常に受けやすいからである。かかる肩は標準的な接点
には存在しない。露出した肩がエッチングの浸食を受け
やすいので、エッチャントは、肩の付近にある物質をエ
ッチングするよりはるかに遅い速度で露出された肩上の
物質をエッチングしなければならない。同じ設計では、
エッチングの選択性が高い程、接触領域を増加させるこ
とができる。接触領域が大きい程、面積抵抗が低くな
り、半導体素子の性能が向上する。加えて、エッチング
の選択性を高くすることにより、肩付近の電気的短絡防
止にも寄与する。
【０００４】
【発明が解決しようとする課題】高いエッチング選択性
を達成する方法の１つは、エッチャントの化学薬品を変
更することである。しかしながら、エッチャントの化学
薬品を調節すると、有害なエッチング停止（ｅｔｃｈ−
ｓｔｏｐ）という問題を招く恐れがある。エッチング停
止とは、一般的に、ポリマの蓄積による不完全なエッチ
ングのことである。高いエッチング選択性を達成する他
の方法は、温度のようなエッチング・プロセス・パラメ
ータを調節することである。かかるパラメータの調節
は、一般的に、「ノブ」変更（ｋｎｏｂ ｃｈａｎｇ
ｅ）と呼ばれている。しかしながら、「ノブ」変更が常
に時間的に有効に達成される訳ではなく、したがって効
果的に選択性を高めるには不適当な場合もある。
【０００５】
【課題を解決するための手段】本発明は、自己整合接点
の性能を高める方法に伴う欠点および問題を大幅に減少
または解消する方法、およびかかる方法によって製造さ
れる半導体素子を提供することを目的とする。
【０００６】本発明の一実施例によれば、半導体素子の
基板に接点を形成する方法は、前記基板を覆う停止層を
形成するステップを含み、前記停止層は、シリコン濃厚
窒化物、シリコン濃厚酸化物、炭素濃厚窒化物、シリコ
ン・カーバイド、窒化硼素、有機スピン・オン・ガラ
ス、グラファイト、ダイアモンド、炭素濃厚酸化物、窒
化酸化物、および有機ポリマから成る群から選択した物
質から成る。本方法は、更に、前記停止層上に絶縁層を
形成し、前記絶縁層の部分をエッチングし接点領域を規
定するステップを含む。また、本方法は、前記接点領域
内の前記停止層の部分を除去するステップも含む。
【０００７】本発明の他の実施例によれば、基板の表面
上に形成され、ゲートと自己整合接点とを有する半導体
素子が提供される。前記半導体素子は、前記ゲートの一
部を形成する第１導電性物質と、前記自己整合接点の一
部を形成する第２導電性物質とを含み、前記第２導電性
物質は前記基板と接触する。更に、前記半導体素子は、
前記第１導電性物質および前記第２導電性物質双方と接
触する誘電体物質構造を含み、シリコン濃厚窒化物、シ
リコン濃厚酸化物、炭素濃厚窒化物、シリコン・カーバ
イド、窒化硼素、有機スピン・オン・ガラス、グラファ
イト、ダイアモンド、炭素濃厚酸化物、窒化酸化物、お
よび有機ポリマから成る群から誘電体物質を選択する。
【０００８】本発明の重要な技術的利点には、自己整合
接点構造におけるエッチングに関して選択性を高める方
法を提供することが含まれる。即ち、本発明は、自己整
合接点の肩付近における短絡の可能性を低下させる、自
己整合接点の形成方法を提供するものである。更に、本
発明は、自己整合接点と接触する基板上の領域を最大限
拡張することができる。接触領域を拡張することによっ
て接点の抵抗を低下させ、半導体素子の性能を高めるこ
とができる。
【０００９】本発明の他の重要な技術的利点には、エッ
チャントの化学薬品を調節する必要なく、エッチングの
選択性を高めることが含まれる。したがって、エッチン
グ停止のような、かかる工程に伴って以前から発生して
いた問題を回避することができる。更に、半導体素子の
製造の他の部分には効果がなく、逆に悪影響を及ぼし得
る、「ノブ」変更を必要とせずに、エッチングの選択性
向上を達成することができる。
【００１０】本発明ならびにその特徴および利点につい
て一層完全な理解を得るために、これより添付図面に関
連つけながら、以下の説明を参照する。
【００１１】
【発明の実施の形態】本発明の一実施例およびその利点
は、図面の図１Ａないし図３を参照することにより最良
に理解されよう。尚、種々の図面において、同様の部分
および対応する部分には同様の参照番号を用いている。
【００１２】図１Ａないし図１Ｆは、自己整合接点を基
板１２に形成する方法を示す。図１Ａは、製造中におけ
る半導体素子１００の断面を示し、基板１２上に形成さ
れたゲート１０２を既に含んでいる。基板１２は、シリ
コン、絶縁物上シリコン（ＳＯＩ）、または半導体の製
造に適した他のいずれかの基板から成る。基板１２は、
半導体素子の基板上に形成される物質層を含んでもよ
い。一実施例では、ゲート１０２は、ゲート誘電体膜１
０３、ゲート誘電体膜１０３を覆う導電膜１０４、およ
び導電膜１０４を覆う絶縁膜１０６から成る。ゲート１
０２は、いずれかの適した技法を用いて形成すればよ
く、例えば、ゲート誘電体膜１０３を堆積するかあるい
は熱成長させ、ゲート誘電体膜１０３上に導電膜１０４
を堆積し、導電膜１０４上に絶縁膜１０６を堆積し、ゲ
ート誘電体膜１０３、導電膜１０４、および絶縁性膜１
０６に対して一体的にパターニングを行ってゲート１０
２を形成する。
【００１３】ゲート誘電体膜１０３は、酸化物、酸窒化
物、または所望の誘電体特性を有するその他の適切な材
料で形成すればよい。導電膜１０４は、金属、アモルフ
ァス・ポリシリコン、ポリシリサイド、珪化タングステ
ン、または他の適切な導電性物質、ならびにこれらの膜
のいずれかの組み合わせとすればよい。一実施例では、
絶縁膜１０６は、いくらかの酸化物を含むまたは含まな
い窒化物、または他の適切な絶縁膜または膜の組み合わ
せによって形成すればよい。他の実施例では、絶縁膜１
０６は、絶縁膜１０６に対するエッチングの選択性を高
めることにより、ゲート導電膜１０４および続いて形成
される接点間の短絡の可能性を低下させるように選択さ
れた物質を含むとよい。絶縁物質１０６に対するエッチ
ングの選択性を高める物質で絶縁膜１０６を形成するこ
とによって、自己整合接点の接点領域の拡張、および半
導体素子１００の性能向上を図ることができる。絶縁物
質１０６に適した材料については、以下で更に詳しく論
ずることにする。
【００１４】図１Ｂは、絶縁側壁１０８を形成し、更に
ゲート１０２および絶縁側壁１０８を停止層（ｓｔｏｐ
ｐｉｎｇ ｌａｙｅｒ）１１０で覆った後の素子１００
を示す。一実施例では、側壁１０８は、低圧またはプラ
ズマ化学蒸着（ＣＶＤ：ｃｈｅｍｉｃａｌ ｖａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎ）技法を用いて、酸化物または窒
化物のような絶縁物質を堆積することによって形成すれ
ばよいが、他の堆積技法を用いてもよい。次に、ゲート
１０２間に基板１２の所望の部分が露出されるまで、絶
縁物質に異方性エッチングを行う。他の実施例では、側
壁１０８は、エッチング・プロセスが側壁１０８に対し
て選択性を高めるような物質を含むことも可能である。
停止層１１０は、例えば、ＣＶＤ技法を用いて、ゲート
１０２および絶縁側壁１０８を覆うように、適切な誘電
体物質層を堆積することによって形成することができ
る。停止層１１０を形成するには、別の適切な堆積また
は成長技法を用いてもよい。停止層１１０を形成するた
めに用いられる適切な物質につては、図１Ｄと関連付け
ながら以下で更に詳細に論ずる。
【００１５】図１Ｃは、停止層１１０を覆う絶縁層１１
２の形成、絶縁層１１２を覆うマスク１１６の形成、お
よび接点領域１１８を規定するマスク１１６のパターニ
ングを含む、いくつかの追加プロセス・ステップの後の
素子１００を示す。絶縁層１１２は、低圧のまたはプラ
ズマを用いた化学蒸着、スピン・コーティング、スパッ
タリング、あるいはその他の堆積または成長技法を含む
がこれらには限定されない、適切ないずれかの堆積また
は成長技法を用いて形成すればよい。絶縁層１１２は、
例えば、硼素ホスホ・シリケート・ガラス（ＢＰＳＧ：
ｂｏｒｏｎ ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ ｇｌ
ａｓｓ）または半導体素子１１０内の素子を電気的に絶
縁するのに適した他の物質のような、酸化物またはドー
プされた酸化物で構成するとよい。マスク１１６は、接
点領域１１８を規定可能な、いずれかの適切なパターニ
ング物質で構成するとよい。一例では、マスク１１６
は、負または正のフォトレジストであり、適切なフォト
リソグラフィ技法を用いてパターニングが行われる。図
１Ｃに示す素子１００の形成のいずれかの段階におい
て、平面化技法を含ませてもよい。例えば、絶縁層１１
２を形成した後に、マスク１１６を形成する前に、平面
化技法を用いてもよい。平面化は、リフロー・プロセ
ス、スピン・コーティング、化学的または機械的研磨、
平面化エッチング、または他の適切な平面化技法によっ
て行うことができる。
【００１６】図１Ｄは、接点領域１１８内の絶縁層１１
２の部分を除去した後の素子１００を示す。除去プロセ
スは、例えば、停止層１１０に対して選択的な異方性エ
ッチングによって行うとよい。エッチャントの例は、炭
素およびフッ素を含む化合物から成るが、他のエッチャ
ントを用いてもよい。一実施例では、Ｃ４Ｆ８エッチャ
ントを用いて除去するとよい。エッチングの間、エッチ
ングが停止層１１０に対して十分に選択的でない場合、
停止層１１０は浸食を受ける可能性があり、これは望ま
しいことではない。肩領域１１３における浸食は半導体
素子１１０にとって特に有害となり得る。何故なら、導
電性物質１０４および、図１Ｆに示す、後に形成される
自己整合接点１２２間に短絡が発生する可能性があるか
らである。したがって、停止層１１０は、エッチングの
停止層１１０に対する選択性を高める適切な物質で形成
する。停止層１１０として用いるのに適した物質につい
ては、以下で更に詳しく論ずる。絶縁層１１２の部分を
除去した後、側壁領域１０８および絶縁膜１０６に対し
て選択的な第２の異方性エッチングによって停止層１１
０を除去し、その結果図１Ｅに示す構造を得ることがで
きる。結果的に得られた構造は、停止層１１０および絶
縁層１１２の垂直方向に整合された部分の除去によって
規定された接点領域１１８を含む。
【００１７】停止層１１０は、適切な物質で形成するこ
とにより、その結果として、窒化物のような従来のマス
キング物質よりも停止絶縁層１１０に対して選択性が高
いエッチングが行われるようにする。絶縁層１１２およ
び停止層１１０間のエッチング選択性が十分に大きくな
いと、停止層１１０は絶縁層１１２のエッチングの間に
著しく浸食されてしまう可能性がある。かかる浸食が発
生すると、図１Ｅに示すような、後に基板１２を露出さ
せるために停止層１１０に対して行うエッチングでは、
絶縁層１１２のエッチングの間に停止層１１０が腐食を
受けない場合に必要な選択性よりも程度の高い選択性が
絶縁膜１０６および側壁１０８に対して必要となる。あ
るいは、かかる浸食を補償するために、絶縁膜１０６お
よび側壁１０８の厚さを厚く形成することも可能であ
る。しかしながら、停止層１１０に適切な物質を用いれ
ば、絶縁膜１０６および側壁１０８に用いる膜の厚さを
薄くすることができるので、接点領域の拡張および平面
性改善が可能となる。加えて、停止層１１０に適切な物
質を用いることにより、絶縁膜１０６および側壁は、そ
れらのエッチング選択性ではなく、それらの誘電体特性
に基づいた選択が可能となる。更に、絶縁層１１２また
は停止層１１０のいずれかのエッチングの結果、側壁ス
ペーサ１０８または絶縁膜１０６の大部分が除去された
場合、図１Ｆに示すように、導電膜１０４および後に形
成される接点１２２の間に電気的短絡が発生する可能性
がある。かかる短絡は、図１Ｄに示す肩領域１１３付近
で最も発生する可能性が高い。更に、かかる短絡を回避
するために、エッチングを不十分なまま終了させること
が考えられるが、基板１２を覆う停止層１１０の一部が
残ってしまい、接点領域が小さくなる。接点領域の縮小
は、半導体素子１００の性能に対して有害となる可能性
がある。したがって、停止層に対するエッチングの選択
性を高めることが望ましい。
【００１８】絶縁層１１２および停止層１１０間に高い
エッチング選択比を得るためには、停止層１１０を適切
な材料で形成しなければならない。かかる材料の１つ
に、シリコン濃厚窒化物（ｓｉｌｉｃｏｎ−ｒｉｃｈ
ｎｉｔｒｉｄｅ）が含まれる。シリコン濃厚窒化物は、
化学量論的窒化物よりもシリコンのほうを多く含む。一
実施例では、停止層１１０は、０．７５：１よりも高い
シリコン対窒素比を有するシリコン濃厚窒化物から成
る。別の実施例では、約１．５：１ないし２．０：１の
シリコン対窒素比が特に有利な場合もある。しかしなが
ら、化学量論的割合に必要とされるよりも高いシリコン
のレベルであれば、いずれでも使用可能である。停止層
１１０に余分なシリコンが含まれると、Ｃ４Ｆ８のよう
な窒化物を用いる一般的なエッチャントの使用に伴う化
学反応に影響を及ぼし、停止層１１０に余分なシリコン
がない場合よりも、エッチャントの停止層１１０に対す
る選択性を高めることになる。絶縁層１１２のエッチン
グに使用可能な種々のエッチャントとによって発生する
化学反応に影響を及ぼし、かつ停止層１１０に使用可能
な他の物質には、炭素濃厚窒化物、シリコン濃厚酸化
物、有機スピン・オン・ガラス（ｏｒｇａｎｉｃ ｓｐ
ｉｎ−ｏｎ−ｇｌａｓｓ）、シリコン・カーバイド、炭
素濃厚酸化物、窒化酸化物、および有機ポリマが含まれ
る。この明細書において用いる場合、「炭素濃厚窒化
物」はいくらかの炭素を有する窒化物を表し、「炭素濃
厚酸化物」はいくらかの炭素を有する酸化物を表すもの
とする。
【００１９】エッチングに伴う化学反応に影響を与える
ことに加えて、停止層１１０内にまたは停止層１１０と
して使用するためにシリコン・カーバイドを選択する
と、物理的に停止層１１０をエッチングに対して強化す
ることができる。したがって、化学薬品によって達成さ
れる選択性における効果に加えて、シリコン・カーバイ
ドはエッチングの機械的部分にも影響を与え、このため
に停止層１１０に対する選択性を一層高めることにな
る。停止層１１０に使用可能であり、硬度の上昇によっ
て選択性を高める他の物質には、炭素濃厚窒化物、グラ
ファイト、ダイアモンド、窒化酸化物、および窒化硼素
が含まれる。
【００２０】図１Ｆは、接点領域１１８に導電性物質１
２０を形成し、全体的に素子１２２として示す自己整合
接点の製造を完了した後の素子１００を示す。第１停止
層１１０に対するエッチングの選択性のために、自己整
合接点１２２および基板１２の間の接点の表面領域を最
大限拡張することができる。更に、図１Ｂに示した肩１
１３付近に発生する短絡の可能性は、層１１０に対する
エッチングの選択性を高めたことによって低下する。自
己整合接点１２２は、ゲート１０２間の限られた空間を
用いて、基板１２および１つ以上の上に位置する層を結
合する。素子１００の製造を更に進め、記憶ノード・コ
ンデンサ、トランジスタ、ビット・ライン構成物、ワー
ド・ライン構成物、または半導体素子内の他のいずれか
の適した構成物に接点１２２を組み込むことも可能であ
る。
【００２１】上述の物質の１つから成る停止層１１０
は、図１Ｂとの関連において先に論じたように堆積すれ
ばよい。あるいは、窒化物のような標準的な誘電体を堆
積し、次いで適切なインプラント（ｉｍｐｌａｎｔ）を
注入し、停止層１１０に望ましい、先に述べた物理的ま
たは化学的特性を与えてもよい。窒化物に適したインプ
ラントには、シリコン、硼素、および炭素が含まれる。
一実施例では、シリコンの適切なレベルの注入には、シ
リコン対窒素比が０．７５：１よりも大きいシリコン・
レベルを有するシリコン濃厚窒化物が用いられる。別の
実施例では、約１．５：１ないし２．０：１のシリコン
対窒素比が特に有利な場合がある。しかしながら、停止
層１１０に対するエッチャントの選択性を高める適切な
レベルの注入であればいずれでも使用可能である。更
に、窒化物のような標準的な誘電体にシリコンを注入し
て停止層１１０を形成する代わりに、ヘキサメチルジシ
ロキサン（ＨＭＤＳ：ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌ
ｏｘａｎｅ）処理を窒化物に適用し、その結果窒化物の
シリコン・レベルを高めるようにしてもよい。停止層１
１０を形成するために用いられる物質において所望の元
素のレベルを高める他の表面処理も使用可能である。
【００２２】図２は、適切な物質を注入し停止層１１０
を形成する一方法を示す。図２に示すように、水平方向
から約４５度の角度で適切な物質を停止層１１０に注入
する。一実施例では、注入の角度は、基板に平行な面か
ら測定した際に、エッチングの選択性が最も重要な停止
層の部分において、インプラントが停止層１１０と垂直
に衝突するように選択する。したがって、一実施例で
は、選択される注入角度は、肩領域１１３の幾何学的形
状によって異なる場合がある。注入の角度に対して垂直
な停止層１１０の領域は受け取るインプラント物質が多
いので、停止層１１０のインプラント濃度は、注入の角
度に垂直な停止層１１０の領域において高くなる。この
ように、注入の角度を選択することによって、肩領域１
１３に対するエッチングの選択性を選択的に高めること
ができる。このように、適切な物質を注入するレベルを
高め、選択性の効果の必要性が最も高い領域にインプラ
ント物質を集中させつつ、選択性の上昇がさほど重要で
はない停止層１１０の領域には不必要に注入物質のレベ
ルを高めないようにすることが可能となる。したがっ
て、注入物質のレベル上昇に帰し得る、製造プロセスに
対する有害な影響は最小に抑えることができる。尚、大
きな注入の角度を図では示しているが、従来の注入技法
も、所望の物質を停止層１１０に形成するために使用可
能である。
【００２３】図３は、本発明の他の実施例による自己整
合接点の完成した構造を示す。図３に示す素子２００の
形成は、素子１００の形成と実質的に同様である。しか
しながら、停止層１１０を用いていない。停止層１１０
を用いないので、絶縁層１１２の下に位置する基板１２
の表面を露出させるには、１回のエッチングのみで済
む。この実施例では、側壁１０８および絶縁膜１０６
は、層１１０の形成との関連において先に論じた物質で
形成すればよい。また、側壁１０８および薄膜１０６の
形成は、図１Ａないし図１Ｆおよび図２に関連付けて先
に論じたのと同様の注入および表面処理を含む。絶縁膜
１０６および側壁１０８に対して選択的にエッチングを
進める物質で絶縁膜１０６および側壁１０８を形成する
ことにより、導電膜１０４および自己整合接点１２２間
の短絡の可能性を低下させると共に、基板１２および自
己整合接点１２０間の接触表面積を最大限拡張し、素子
２００の性能向上を図ることができる。加えて、絶縁膜
１０６および側壁１０８に対するエッチングの選択性を
高める物質で絶縁膜１０６および側壁１０８を形成する
ことにより、絶縁膜１０６または側壁１０８を激しく浸
食することなく、絶縁層１１２を完全にエッチングする
ことができるので、エッチングが不完全に終了する可能
性も低下させることができる。したがって、基板１２お
よび自己整合接点１２２間の接点領域を最大限拡張する
ことができる。
【００２４】以上、いくつかの実施例と共に本発明の説
明を行ったが、多数の変更、変容、改造、変形、および
修正が当業者には示唆されよう。したがって、本発明
は、特許請求の範囲の精神および範囲に該当ような変
更、変容、改造、変形、および修正を含むことを意図す
るものである。
【００２５】以上の説明に関して更に以下の項を開示す
る。 （１）半導体素子の基板に接点を形成する方法であっ
て、前記基板を覆う停止層を形成するステップであっ
て、シリコン濃厚窒化物、シリコン濃厚酸化物、炭素濃
厚窒化物、シリコン・カーバイド、窒化硼素、有機スピ
ン・オン・ガラス、グラファイト、ダイアモンド、炭素
濃厚酸化物、窒化酸化物、および有機ポリマから成る群
から選択した物質から成る前記停止層を形成する前記ス
テップと、前記停止層上に絶縁層を形成するステップ
と、前記絶縁層の部分をエッチングし、接点領域を規定
するステップと、前記接点領域内の前記停止層の部分を
除去するステップと、から成る方法。 （２）前記停止層は、シリコン濃厚窒化物、シリコン濃
厚酸化物、有機スピン・オン・ガラス、シリコン・カー
バイド、炭素濃厚酸化物、窒化酸化物、および有機ポリ
マから成る群から選択される、第１項記載の方法。 （３）前記停止層は、炭素濃厚窒化物、シリコン・カー
バイド、グラファイト、ダイアモンド、窒化酸化物、お
よび窒化硼素から成る群から選択される、第１項記載の
方法。 （４）前記停止層が、約１．５：１ないし２．０：１の
範囲のシリコン対窒素比を有するシリコン濃厚窒化物か
ら成る、第１項記載の方法。 （５）前記基板上に停止層を形成する前記ステップは、
更に、窒化物層を形成するステップと、シリコン、炭
素、および硼素の群から選択されたインプラント物質
を、前記窒化物層に注入するステップと、を含む第１項
記載の方法。 （６）前記窒化物層にインプラント物質を注入する前記
ステップは、選択された角度で前記インプラント物質を
注入し、前記窒化物層の所望部分において、前記窒化物
層の他の部分よりも、注入物質の濃度を高めるステップ
を含む、第５項記載の方法。 （７）前記選択された角度は約４５度である第６項記載
の方法。 （８）前記基板上に誘電体停止層を形成する前記ステッ
プは、窒化物層を形成するステップと、前記窒化物層の
部分をヘキサメチルジシラザンを用いて処理し、前記窒
化物層内のシリコン含有量を増大させるステップと、を
含む第１項記載の方法。 （９）前記絶縁層の部分をエッチングする前記ステップ
は、炭素およびフッ素を含むエッチャントを用いて、前
記絶縁層の部分をエッチングするステップを含む、第１
項記載の方法。
【００２６】（１０）電界効果トランジスタにおけるゲ
ートに隣接して、基板に自己整合接点を形成する方法で
あって、前記基板を覆う第１膜を形成するステップと、
前記第１膜を覆う導電膜を形成し、前記ゲートの導体部
分を形成するステップと、前記導電膜を覆う第２膜を形
成するステップであって、シリコン濃厚窒化物、シリコ
ン濃厚酸化物、炭素濃厚窒化物、シリコン・カーバイ
ド、窒化硼素、有機スピン・オン・ガラス、グラファイ
ト、ダイアモンド、炭素濃厚酸化物、窒化酸化物、およ
び有機ポリマから成る群から選択した物質から成る前記
第２膜を形成する前記ステップと、前記導電膜に付随す
る側壁を形成するステップと、前記第２膜を覆いかつ前
記側壁を覆う絶縁層を形成するステップと、前記絶縁層
の部分を除去し、接点領域を規定するステップと、から
成る方法。 （１１）前記導電膜に付随する前記側壁は、シリコン濃
厚窒化物、シリコン濃厚酸化物、炭素濃厚窒化物、シリ
コン・カーバイド、窒化硼素、有機スピン・オン・ガラ
ス、グラファイト、ダイアモンド、炭素濃厚酸化物、窒
化酸化物、および有機ポリマから成る群から選択され
る、第１０項記載の方法。 （１２）前記第２膜は、シリコン濃厚窒化物、シリコン
濃厚酸化物、有機スピン・オン・ガラス、シリコン・カ
ーバイド、炭素濃厚酸化物、窒化酸化物、および有機ポ
リマから成る群から選択された物質で形成される、第１
０項記載の方法。 （１３）前記第２膜は、炭素濃厚窒化物、シリコン・カ
ーバイド、グラファイト、ダイアモンド、窒化酸化物、
および窒化硼素から成る群から選択された物質で形成さ
れる、第１０項記載の方法。 （１４）前記第２層が、約１．５：１ないし２．０：１
の範囲のシリコン対窒素比を有するシリコン濃厚窒化物
から成る、第１０項記載の方法。 （１５）前記導電膜上に第２膜を形成する前記ステップ
は、更に、前記導電膜上に窒化物層を形成するステップ
と、シリコンおよび炭素の群から選択されたインプラン
ト物質を、前記窒化物層に注入するステップと、を含む
第１０項記載の方法。 （１６）前記側壁は、約１．５：１ないし２．０：１の
範囲のシリコン対窒素比を有するシリコン濃厚窒化物か
ら成る、第１０項記載の方法。
【００２７】（１７）基板の表面上に形成され、ゲート
と自己整合接点とを有する半導体素子であって、前記ゲ
ートの一部を形成する第１導電性物質と、前記自己整合
接点の一部を形成する第２導電性物質であって、前記基
板と接触する前記第２導電性物質と、前記第１導電性物
質および前記第２導電性物質双方と接触する誘電体物質
構造であって、誘電体物質が、シリコン濃厚窒化物、シ
リコン濃厚酸化物、炭素濃厚窒化物、シリコン・カーバ
イド、窒化硼素、有機スピン・オン・ガラス、グラファ
イト、ダイアモンド、炭素濃厚酸化物、窒化酸化物、お
よび有機ポリマから成る群から選択される前記誘電体物
質構造と、から成る半導体素子。 （１８）前記誘電体物質構造は、前記導電膜に隣接して
側壁スペーサを含む第１７項記載の半導体素子。 （１９）前記誘電体物質構造は前記導電膜を覆う第１７
項記載の半導体素子。 （２０）前記誘電体物質は、約１．５：１ないし２．
０：１の範囲のシリコン対窒素比を有するシリコン濃厚
窒化物から成る、第１７項記載の半導体素子。
【００２８】（２１）基板（１２）を覆う停止層（１１
０）を用いて、半導体素子（１００）の基板（１２）に
対する自己整合接点（１２２）を形成する。停止層（１
１０）は、シリコン濃厚窒化物、シリコン濃厚酸化物、
炭素濃厚窒化物、シリコン・カーバイド、窒化硼素、有
機スピン・オン・ガラス、グラファイト、ダイアモン
ド、炭素濃厚酸化物、窒化酸化物、および有機ポリマか
ら成る群から選択された物質から成る。停止層（１１
０）は、停止層（１１０）上に形成される絶縁層（１１
２）を除去するために用いられるエッチング・プロセス
に関する選択性向上に寄与することによって、半導体素
子（１００）の高性能化を促進する。
【図面の簡単な説明】
【図１】基板に接点を形成する方法を示す図。
【図２】ある角度で所望のインプラント物質を注入し、
必要に応じて注入物質を集中的に分布させる領域を形成
する方法を示す図。
【図３】本発明の他の実施例にしたがって製造され完成
した自己整合接点構造を示す図。
【符号の説明】
１２ 基板 １００ 半導体素子 １０２ ゲート １０３ ゲート誘電体膜 １０４ ゲート導電膜 １０６ 絶縁膜 １０８ 絶縁側壁 １１０ 停止層 １１２ 絶縁層 １１８ 接点領域 １２０ 導電性物質 １２２ 自己整合接点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダーク ノエル アンダーソン アメリカ合衆国テキサス州プラノ，メイプ ル リーフ2117

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体素子の基板に接点を形成する方法で
    あって、 前記基板を覆う停止層を形成するステップであって、シ
    リコン濃厚窒化物、シリコン濃厚酸化物、炭素濃厚窒化
    物、シリコン・カーバイド、窒化硼素、有機スピン・オ
    ン・ガラス、グラファイト、ダイアモンド、炭素濃厚酸
    化物、窒化酸化物、および有機ポリマから成る群から選
    択した物質から成る前記停止層を形成する前記ステップ
    と、 前記停止層上に絶縁層を形成するステップと、 前記絶縁層の部分をエッチングし、接点領域を規定する
    ステップと、 前記接点領域内の前記停止層の部分を除去するステップ
    と、から成ることを特徴とする方法。
  2. 【請求項２】基板の表面上に形成され、ゲートと自己整
    合接点とを有する半導体素子であって、 前記ゲートの一部を形成する第１導電性物質と、 前記自己整合接点の一部を形成する第２導電性物質であ
    って、前記基板と接触する前記第２導電性物質と、 前記第１導電性物質および前記第２導電性物質双方と接
    触する誘電体物質構造であって、誘電体物質が、シリコ
    ン濃厚窒化物、シリコン濃厚酸化物、炭素濃厚窒化物、
    シリコン・カーバイド、窒化硼素、有機スピン・オン・
    ガラス、グラファイト、ダイアモンド、炭素濃厚酸化
    物、窒化酸化物、および有機ポリマから成る群から選択
    される前記誘電体物質構造と、から成ることを特徴とす
    る半導体素子。
JP9370141A 1996-12-20 1997-12-22 接点の性能を向上させる方法および半導体素子 Pending JPH10189736A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US033134 1987-03-31
US3313496P 1996-12-20 1996-12-20

Publications (1)

Publication Number Publication Date
JPH10189736A true JPH10189736A (ja) 1998-07-21

Family

ID=21868736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9370141A Pending JPH10189736A (ja) 1996-12-20 1997-12-22 接点の性能を向上させる方法および半導体素子

Country Status (3)

Country Link
US (1) US6136700A (ja)
EP (1) EP0849785A3 (ja)
JP (1) JPH10189736A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324933B1 (ko) * 1999-06-21 2002-02-28 박종섭 반도체 소자의 자기정합 콘택홀 형성방법
KR100339683B1 (ko) * 2000-02-03 2002-06-05 윤종용 반도체 집적회로의 자기정렬 콘택 구조체 형성방법
JP2002526916A (ja) * 1998-10-01 2002-08-20 アプライド マテリアルズ インコーポレイテッド ダマシン用途の低κシリコンカーバイドバリア層、エッチストップ及び反射防止被膜のインシチュウ堆積
KR100379531B1 (ko) * 2000-12-29 2003-04-10 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6559486B2 (en) 1999-12-01 2003-05-06 Nec Electronics Corporation Etching mask, process for forming contact holes using same, and semiconductor device made by the process
KR100431822B1 (ko) * 1999-12-28 2004-05-20 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
KR100430690B1 (ko) * 1998-12-30 2004-07-27 주식회사 하이닉스반도체 반도체소자의콘택형성방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935873A (en) * 1997-09-29 1999-08-10 Siemens Aktiengesellschaft Deposition of carbon into nitride layer for improved selectivity of oxide to nitride etchrate for self aligned contact etching
KR100284535B1 (ko) * 1998-06-17 2001-04-02 윤종용 반도체장치의자기정렬콘택형성방법
US6274479B1 (en) * 1998-08-21 2001-08-14 Micron Technology, Inc Flowable germanium doped silicate glass for use as a spacer oxide
US6251802B1 (en) * 1998-10-19 2001-06-26 Micron Technology, Inc. Methods of forming carbon-containing layers
US6258714B1 (en) * 1999-04-01 2001-07-10 Alliance Semiconductor Corporation Self-aligned contacts for salicided MOS devices
KR100346449B1 (ko) * 1999-07-24 2002-07-27 주식회사 하이닉스반도체 반도체소자의 제조방법
US6573565B2 (en) * 1999-07-28 2003-06-03 International Business Machines Corporation Method and structure for providing improved thermal conduction for silicon semiconductor devices
GB2357186A (en) * 1999-08-27 2001-06-13 Lucent Technologies Inc Self-aligned contact process involving forming an opening in carbide or nitride layer over a gate
US6486015B1 (en) * 2000-04-25 2002-11-26 Infineon Technologies Ag Low temperature carbon rich oxy-nitride for improved RIE selectivity
TW567575B (en) * 2001-03-29 2003-12-21 Toshiba Corp Fabrication method of semiconductor device and semiconductor device
US8158527B2 (en) * 2001-04-20 2012-04-17 Kabushiki Kaisha Toshiba Semiconductor device fabrication method using multiple resist patterns
US6784098B1 (en) * 2001-04-30 2004-08-31 Taiwan Semiconductor Manufacturing Company Method for forming salicide process
EP1267397A1 (en) 2001-06-11 2002-12-18 Infineon Technologies SC300 GmbH & Co. KG Semiconductor device with self-aligned contact and method for manufacturing said device
US6764929B1 (en) * 2002-05-16 2004-07-20 Advanced Micro Devices, Inc. Method and system for providing a contact hole in a semiconductor device
US6861751B2 (en) * 2002-12-09 2005-03-01 Integrated Device Technology, Inc. Etch stop layer for use in a self-aligned contact etch
US6833300B2 (en) 2003-01-24 2004-12-21 Texas Instruments Incorporated Method of forming integrated circuit contacts
KR100645458B1 (ko) * 2003-10-02 2006-11-13 주식회사 하이닉스반도체 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
CN101866850B (zh) * 2009-04-14 2014-10-22 中芯国际集成电路制造(北京)有限公司 自对准硅化物区域阻挡膜的结构及其制程方法
US8106383B2 (en) 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor
US8741723B2 (en) * 2012-04-25 2014-06-03 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device
US8772102B2 (en) * 2012-04-25 2014-07-08 Globalfoundries Inc. Methods of forming self-aligned contacts for a semiconductor device formed using replacement gate techniques

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0014689A1 (de) * 1979-02-13 1980-08-20 Ciba-Geigy Ag Hilfsmittel und seine Verwendung beim Färben oder optischen Aufhellen von Polyesterfasermaterialien
US4364165A (en) * 1981-05-28 1982-12-21 General Motors Corporation Late programming using a silicon nitride interlayer
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
US5166096A (en) * 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5286667A (en) * 1992-08-11 1994-02-15 Taiwan Semiconductor Manufacturing Company Modified and robust self-aligning contact process
US5691246A (en) * 1993-05-13 1997-11-25 Micron Technology, Inc. In situ etch process for insulating and conductive materials
JP2765478B2 (ja) * 1994-03-30 1998-06-18 日本電気株式会社 半導体装置およびその製造方法
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
US5622596A (en) * 1995-05-08 1997-04-22 International Business Machines Corporation High density selective SiO2 :Si3 N4 etching using a stoichiometrically altered nitride etch stop
JPH0950986A (ja) * 1995-05-29 1997-02-18 Sony Corp 接続孔の形成方法
US5897372A (en) * 1995-11-01 1999-04-27 Micron Technology, Inc. Formation of a self-aligned integrated circuit structure using silicon-rich nitride as a protective layer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002526916A (ja) * 1998-10-01 2002-08-20 アプライド マテリアルズ インコーポレイテッド ダマシン用途の低κシリコンカーバイドバリア層、エッチストップ及び反射防止被膜のインシチュウ堆積
KR100430690B1 (ko) * 1998-12-30 2004-07-27 주식회사 하이닉스반도체 반도체소자의콘택형성방법
KR100324933B1 (ko) * 1999-06-21 2002-02-28 박종섭 반도체 소자의 자기정합 콘택홀 형성방법
US6559486B2 (en) 1999-12-01 2003-05-06 Nec Electronics Corporation Etching mask, process for forming contact holes using same, and semiconductor device made by the process
US6617245B2 (en) 1999-12-01 2003-09-09 Nec Electronics Corporation Etching mask, process for forming contact holes using same, and semiconductor device made by the process
KR100431822B1 (ko) * 1999-12-28 2004-05-20 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
KR100339683B1 (ko) * 2000-02-03 2002-06-05 윤종용 반도체 집적회로의 자기정렬 콘택 구조체 형성방법
KR100379531B1 (ko) * 2000-12-29 2003-04-10 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
EP0849785A2 (en) 1998-06-24
EP0849785A3 (en) 1998-12-30
US6136700A (en) 2000-10-24

Similar Documents

Publication Publication Date Title
JPH10189736A (ja) 接点の性能を向上させる方法および半導体素子
US5817562A (en) Method for making improved polysilicon FET gate electrode structures and sidewall spacers for more reliable self-aligned contacts (SAC)
US6096595A (en) Integration of a salicide process for MOS logic devices, and a self-aligned contact process for MOS memory devices
US5639689A (en) Method for fabricating storage electrode of semiconductor device
US6507065B2 (en) Doped silicon structure with impression image on opposing roughened surfaces
US5899741A (en) Method of manufacturing low resistance and low junction leakage contact
US6046103A (en) Borderless contact process for a salicide devices
US6579784B1 (en) Method for forming a metal gate integrated with a source and drain salicide process with oxynitride spacers
US6015741A (en) Method for forming self-aligned contact window
JP2000058652A (ja) 半導体装置のコンタクトホ―ル製造方法
US6239011B1 (en) Method of self-aligned contact hole etching by fluorine-containing discharges
US6103623A (en) Method for fabricating a tungsten plug structure and an overlying interconnect metal structure without a tungsten etch back or CMP procedure
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
US6236091B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
US6277739B1 (en) Method of forming a barrier layer underlying a tungsten plug structure in a high aspect ratio contact hole
US6184117B1 (en) Method for reducing lateral silicide formation for salicide process by additional capping layer above gate
JPH11121621A (ja) 自己整列コンタクトホール形成方法
US6239014B1 (en) Tungsten bit line structure featuring a sandwich capping layer
KR0151048B1 (ko) 반도체 장치의 접촉창 형성방법
US6225216B1 (en) Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide
JP3722610B2 (ja) 半導体装置の製造方法
US6242362B1 (en) Etch process for fabricating a vertical hard mask/conductive pattern profile to improve T-shaped profile for a silicon oxynitride hard mask
US7544556B1 (en) Process for forming CMOS devices using removable spacers
US7135407B2 (en) Method of manufacturing a semiconductor device
KR100505407B1 (ko) 반도체 소자의 하드 마스크막 식각방법