JPH10189860A - 半導体パッケージ及びその実装用ソケット - Google Patents
半導体パッケージ及びその実装用ソケットInfo
- Publication number
- JPH10189860A JPH10189860A JP9351426A JP35142697A JPH10189860A JP H10189860 A JPH10189860 A JP H10189860A JP 9351426 A JP9351426 A JP 9351426A JP 35142697 A JP35142697 A JP 35142697A JP H10189860 A JPH10189860 A JP H10189860A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- semiconductor package
- package
- semiconductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/424—Cross-sectional shapes
- H10W70/427—Bent parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W78/00—Detachable holders for supporting packaged chips in operation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】
【課題】 半導体パッケージのソケットに搭載しての実
装の際や取り扱い時における外部リードの変形及び電気
的接触不良を防止し、また、実装密度も向上させ、半導
体装置の小型化に有利とする。 【解決手段】 半導体パッケージ１０は、パッケージ本
体２０により囲まれて保護される半導体チップ１２の接
触パッドと連結されている内部リード１６Ａから延長さ
れ、パッケージ本体２０の側面にほぼ半分が埋設されて
突出している塊体型外部リード１６Ｃを備える。その塊
体型外部リード１６Ｃは、球型または楕円状に形成され
ていて、パッケージ本体２０の両側面に突出している。
半導体パッケージ実装用ソケット３０は、塊体型外部リ
ード１６Ｃを備える半導体パッケージ１０が挿入される
溝３４を有するソケット本体３２の溝３４内部に設けら
れ、塊体型外部リード１６Ｃと接触する内部接触端子か
ら延長し、ソケット本体３０の外部に突出する外部接触
端子を有するソケットリード３６を備える。
装の際や取り扱い時における外部リードの変形及び電気
的接触不良を防止し、また、実装密度も向上させ、半導
体装置の小型化に有利とする。 【解決手段】 半導体パッケージ１０は、パッケージ本
体２０により囲まれて保護される半導体チップ１２の接
触パッドと連結されている内部リード１６Ａから延長さ
れ、パッケージ本体２０の側面にほぼ半分が埋設されて
突出している塊体型外部リード１６Ｃを備える。その塊
体型外部リード１６Ｃは、球型または楕円状に形成され
ていて、パッケージ本体２０の両側面に突出している。
半導体パッケージ実装用ソケット３０は、塊体型外部リ
ード１６Ｃを備える半導体パッケージ１０が挿入される
溝３４を有するソケット本体３２の溝３４内部に設けら
れ、塊体型外部リード１６Ｃと接触する内部接触端子か
ら延長し、ソケット本体３０の外部に突出する外部接触
端子を有するソケットリード３６を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
及びその実装用ソケットに関し、特に、外部端子とつな
がる外部リードがパッケージ本体に支持する塊体状に形
成されて、再装着作業が容易であり、実装密度を向上さ
せ得るため半導体装置の小型化に有利な半導体パッケー
ジ及びその実装用ソケットに関するものである。
及びその実装用ソケットに関し、特に、外部端子とつな
がる外部リードがパッケージ本体に支持する塊体状に形
成されて、再装着作業が容易であり、実装密度を向上さ
せ得るため半導体装置の小型化に有利な半導体パッケー
ジ及びその実装用ソケットに関するものである。
【０００２】
【従来の技術】一般に、半導体素子は、回路等の素子を
半導体チップに形成し、この半導体チップをリードフレ
ームに搭載した後、パッケージ形態に封止して、外部の
衝撃や刺激から保護し、その封止された部分の一側に接
触端子を取り出して外部と電気的につながるようにして
用いる。半導体パッケージは、四角状のダイパッド上に
半導体チップが接着剤で実装されており、そのダイパッ
ドの周辺に一定間隔で多数個のリードが配置されてい
る。そのリードのダイパッド側は、半導体チップの接触
パッドとワイヤでボンディングされており、半導体チッ
プとダイパッド及びワイヤをＥＭＣ（Epoxy Moulding C
ompound）によりパッケージ本体で囲んで保護する形態
に構成される。
半導体チップに形成し、この半導体チップをリードフレ
ームに搭載した後、パッケージ形態に封止して、外部の
衝撃や刺激から保護し、その封止された部分の一側に接
触端子を取り出して外部と電気的につながるようにして
用いる。半導体パッケージは、四角状のダイパッド上に
半導体チップが接着剤で実装されており、そのダイパッ
ドの周辺に一定間隔で多数個のリードが配置されてい
る。そのリードのダイパッド側は、半導体チップの接触
パッドとワイヤでボンディングされており、半導体チッ
プとダイパッド及びワイヤをＥＭＣ（Epoxy Moulding C
ompound）によりパッケージ本体で囲んで保護する形態
に構成される。
【０００３】このような半導体パッケージは、外部端子
とつながるリード（以下、外部リードという）の形状
や、取り出し方向及びパッケージやチップの実装方法等
により多様な形に分離される。即ち、パッケージ本体の
一側や両側に外部リードが突出しているＳＩＰ（single
inline package）型やＤＩＰ（dual inline package）
型は、主に、ＤＲＡＭやＳＲＡＭ等のメモリ素子等のよ
うに、外部リードがホールに挿入される挿入実装型に用
いられる。また、中央処理装置等のように、外部リード
がパッケージ本体の四方に突出しているＱＦＰ（Quad F
lat Package）型パッケージは、主に、外部リードがガ
ルウイング状に折り曲げられており、印刷回路基板（pr
int circuit board；以下、ＰＣＢという）上に表面実
装される。
とつながるリード（以下、外部リードという）の形状
や、取り出し方向及びパッケージやチップの実装方法等
により多様な形に分離される。即ち、パッケージ本体の
一側や両側に外部リードが突出しているＳＩＰ（single
inline package）型やＤＩＰ（dual inline package）
型は、主に、ＤＲＡＭやＳＲＡＭ等のメモリ素子等のよ
うに、外部リードがホールに挿入される挿入実装型に用
いられる。また、中央処理装置等のように、外部リード
がパッケージ本体の四方に突出しているＱＦＰ（Quad F
lat Package）型パッケージは、主に、外部リードがガ
ルウイング状に折り曲げられており、印刷回路基板（pr
int circuit board；以下、ＰＣＢという）上に表面実
装される。
【０００４】さらに、半導体チップの実装方法の相違に
より、ダイパッド上に実装され、ワイヤでリードとつな
がる一般型と、半導体チップの接触端子がリードと直接
つながるＣＯＬ（Chip on Lead）型や、ＬＯＣ（Lead O
n Chip）型、半導体チップがＰＣＢ上に直接実装される
ＣＯＢ（Chip On Board）型がある。また、二枚の絶縁
フィルムの間に介在しているリードの機能を果す導電配
線を備えるＴＡＢ（Tape Automated Bonding）等もあ
る。
より、ダイパッド上に実装され、ワイヤでリードとつな
がる一般型と、半導体チップの接触端子がリードと直接
つながるＣＯＬ（Chip on Lead）型や、ＬＯＣ（Lead O
n Chip）型、半導体チップがＰＣＢ上に直接実装される
ＣＯＢ（Chip On Board）型がある。また、二枚の絶縁
フィルムの間に介在しているリードの機能を果す導電配
線を備えるＴＡＢ（Tape Automated Bonding）等もあ
る。
【０００５】図５は従来技術に係る半導体パッケージを
示した一部破断の正面図で、ＤＩＰ型の例である。即
ち、図示のように、半導体パッケージ１は、ダイパッド
４上に半導体チップ２を実装して、ダイパッド４の周囲
に多数個のリード６が一定間隔に延長されている。この
ようなリード６の一側の内部リード６Ａは、半導体チッ
プ２とワイヤ８によりボンディングされており、これら
半導体チップ２とダイパッド４とワイヤ８を囲むパッケ
ージ本体３がＥＭＣで形成されている。このパッケージ
本体３の両側に外部リード６Ｂ，６Ｂが突出している。
示した一部破断の正面図で、ＤＩＰ型の例である。即
ち、図示のように、半導体パッケージ１は、ダイパッド
４上に半導体チップ２を実装して、ダイパッド４の周囲
に多数個のリード６が一定間隔に延長されている。この
ようなリード６の一側の内部リード６Ａは、半導体チッ
プ２とワイヤ８によりボンディングされており、これら
半導体チップ２とダイパッド４とワイヤ８を囲むパッケ
ージ本体３がＥＭＣで形成されている。このパッケージ
本体３の両側に外部リード６Ｂ，６Ｂが突出している。
【０００６】
【発明が解決しようとする課題】以上のような従来技術
に係る半導体パッケージ１は、パッケージ本体３と垂直
に折り曲げられている外部リード６Ｂ，６Ｂが、図示し
ないソケットやＰＣＢのホールに挿入されて実装され
る。しかし、半導体パッケージ１の搬送や実装及び再装
着作業等の取り扱い時、外部リード６Ｂが変形したり切
断される等の不良発生の恐れがあり、外部リード６Ｂと
ホール間の接触が悪化して、パッケージの電気的特性が
低下する等の問題点がある。さらに、挿入実装工程に必
要な空間を確保しなければならず、外部リード６Ｂが挿
入されるソケットの設計も制限され、実装密度の増加が
困難なため、半導体装置の小型化が困難であるという問
題点がある。
に係る半導体パッケージ１は、パッケージ本体３と垂直
に折り曲げられている外部リード６Ｂ，６Ｂが、図示し
ないソケットやＰＣＢのホールに挿入されて実装され
る。しかし、半導体パッケージ１の搬送や実装及び再装
着作業等の取り扱い時、外部リード６Ｂが変形したり切
断される等の不良発生の恐れがあり、外部リード６Ｂと
ホール間の接触が悪化して、パッケージの電気的特性が
低下する等の問題点がある。さらに、挿入実装工程に必
要な空間を確保しなければならず、外部リード６Ｂが挿
入されるソケットの設計も制限され、実装密度の増加が
困難なため、半導体装置の小型化が困難であるという問
題点がある。
【０００７】本発明は、以上のような従来の問題点を解
決するためになされたものであり、本発明の目的は、外
部リードをパッケージ本体にほぼ半分が埋設される塊体
型にして、ソケットに搭載しての実装の際や取り扱い時
における外部リードの変形及び電気的接触不良を防止
し、実装密度も向上させ得る半導体パッケージを提供す
ることにある。そして、本発明は、そのような半導体パ
ッケージの実装密度を向上させ、ＰＣＢに実装して構成
される半導体装置の小型化に有利となる半導体パッケー
ジ実装用ソケットを提供することも目的としている。
決するためになされたものであり、本発明の目的は、外
部リードをパッケージ本体にほぼ半分が埋設される塊体
型にして、ソケットに搭載しての実装の際や取り扱い時
における外部リードの変形及び電気的接触不良を防止
し、実装密度も向上させ得る半導体パッケージを提供す
ることにある。そして、本発明は、そのような半導体パ
ッケージの実装密度を向上させ、ＰＣＢに実装して構成
される半導体装置の小型化に有利となる半導体パッケー
ジ実装用ソケットを提供することも目的としている。
【０００８】
【課題を解決するための手段】以上の課題を解決するた
めに請求項１記載の発明は、半導体パッケージであっ
て、半導体チップを囲むパッケージ本体と、前記半導体
チップの接触パッドと連結されている内部リードと、こ
の内部リードから延長され、前記パッケージ本体の側面
に突出している塊体型外部リードと、を備えている構
成、を特徴としている。
めに請求項１記載の発明は、半導体パッケージであっ
て、半導体チップを囲むパッケージ本体と、前記半導体
チップの接触パッドと連結されている内部リードと、こ
の内部リードから延長され、前記パッケージ本体の側面
に突出している塊体型外部リードと、を備えている構
成、を特徴としている。
【０００９】このように、請求項１記載の発明によれ
ば、パッケージ本体により囲まれる半導体チップの接触
パッドと連結されている内部リードから延長され、パッ
ケージ本体の側面に突出している塊体型外部リードを備
えた半導体パッケージなので、塊体型外部リードによっ
て、ソケットに搭載しての実装や再装着作業が容易に行
え、搬送や実装作業及び再装着作業等の取り扱い時にお
いて、折曲や切断等の変形が生じない。従って、電気的
接触不良を防げる。
ば、パッケージ本体により囲まれる半導体チップの接触
パッドと連結されている内部リードから延長され、パッ
ケージ本体の側面に突出している塊体型外部リードを備
えた半導体パッケージなので、塊体型外部リードによっ
て、ソケットに搭載しての実装や再装着作業が容易に行
え、搬送や実装作業及び再装着作業等の取り扱い時にお
いて、折曲や切断等の変形が生じない。従って、電気的
接触不良を防げる。
【００１０】請求項２記載の発明は、請求項１記載の半
導体パッケージであって、前記パッケージ本体が、ＥＭ
Ｃにより形成されている構成、を特徴としている。
導体パッケージであって、前記パッケージ本体が、ＥＭ
Ｃにより形成されている構成、を特徴としている。
【００１１】このように、請求項２記載の発明によれ
ば、請求項１記載のパッケージ本体が、ＥＭＣにより形
成されている半導体パッケージなので、半導体チップを
ＥＭＣにより囲んで電気的に絶縁しながら保護できる。
ば、請求項１記載のパッケージ本体が、ＥＭＣにより形
成されている半導体パッケージなので、半導体チップを
ＥＭＣにより囲んで電気的に絶縁しながら保護できる。
【００１２】請求項３記載の発明は、請求項１記載の半
導体パッケージであって、前記塊体型外部リードが、球
型または楕円状に形成されている構成、を特徴としてい
る。
導体パッケージであって、前記塊体型外部リードが、球
型または楕円状に形成されている構成、を特徴としてい
る。
【００１３】このように、請求項３記載の発明によれ
ば、請求項１記載の塊体型外部リードが、球型または楕
円状に形成されている半導体パッケージなので、ソケッ
トリードに対する外部リードの接続が確実に行える。
ば、請求項１記載の塊体型外部リードが、球型または楕
円状に形成されている半導体パッケージなので、ソケッ
トリードに対する外部リードの接続が確実に行える。
【００１４】請求項４記載の発明は、請求項１記載の半
導体パッケージであって、前記塊体型外部リードが、前
記パッケージ本体の１側面から４側面に突出している構
成、を特徴としている。
導体パッケージであって、前記塊体型外部リードが、前
記パッケージ本体の１側面から４側面に突出している構
成、を特徴としている。
【００１５】このように、請求項４記載の発明によれ
ば、請求項１記載の塊体型外部リードが、パッケージ本
体の１側面から４側面に突出している半導体パッケージ
なので、１側面から４側面において、外部リードをソケ
ットリードに接続できる。
ば、請求項１記載の塊体型外部リードが、パッケージ本
体の１側面から４側面に突出している半導体パッケージ
なので、１側面から４側面において、外部リードをソケ
ットリードに接続できる。
【００１６】請求項５記載の発明は、半導体パッケージ
実装用ソケットであって、半導体チップを囲んで保護す
るパッケージ本体の側面に突出する塊体型外部リードを
備える半導体パッケージが挿入される溝を有するソケッ
ト本体と、このソケット本体の前記溝内部に設けられ、
前記塊体型外部リードと接触する内部接触端子と、この
内部接触端子から延長し、前記ソケット本体の外部に突
出する外部接触端子と、を備えた構成、を特徴としてい
る。
実装用ソケットであって、半導体チップを囲んで保護す
るパッケージ本体の側面に突出する塊体型外部リードを
備える半導体パッケージが挿入される溝を有するソケッ
ト本体と、このソケット本体の前記溝内部に設けられ、
前記塊体型外部リードと接触する内部接触端子と、この
内部接触端子から延長し、前記ソケット本体の外部に突
出する外部接触端子と、を備えた構成、を特徴としてい
る。
【００１７】このように、請求項５記載の発明によれ
ば、ソケット本体の、半導体チップを囲んで保護するパ
ッケージ本体の側面に突出する塊体型外部リードを備え
る半導体パッケージが挿入される溝の内部で、塊体型外
部リードと接触する内部接触端子から延長し、ソケット
本体の外部に突出する外部接触端子を備えた半導体パッ
ケージ実装用ソケットなので、半導体パッケージを溝に
挿入するだけで、塊体型外部リードが内部接触端子に接
触状態となって、実装及び再装着作業が容易に行え、か
つ、実装密度も向上する。従って、半導体装置の小型化
が可能となる。
ば、ソケット本体の、半導体チップを囲んで保護するパ
ッケージ本体の側面に突出する塊体型外部リードを備え
る半導体パッケージが挿入される溝の内部で、塊体型外
部リードと接触する内部接触端子から延長し、ソケット
本体の外部に突出する外部接触端子を備えた半導体パッ
ケージ実装用ソケットなので、半導体パッケージを溝に
挿入するだけで、塊体型外部リードが内部接触端子に接
触状態となって、実装及び再装着作業が容易に行え、か
つ、実装密度も向上する。従って、半導体装置の小型化
が可能となる。
【００１８】請求項６記載の発明は、請求項５記載の半
導体パッケージ実装用ソケットであって、前記ソケット
本体が、プラスチックまたはセラミックにより形成され
ている構成、を特徴としている。
導体パッケージ実装用ソケットであって、前記ソケット
本体が、プラスチックまたはセラミックにより形成され
ている構成、を特徴としている。
【００１９】このように、請求項６記載の発明によれ
ば、請求項５記載のソケット本体が、プラスチックまた
はセラミックにより形成されている半導体パッケージ実
装用ソケットなので、溝に挿入した半導体パッケージを
周囲から電気的に絶縁できる。
ば、請求項５記載のソケット本体が、プラスチックまた
はセラミックにより形成されている半導体パッケージ実
装用ソケットなので、溝に挿入した半導体パッケージを
周囲から電気的に絶縁できる。
【００２０】請求項７記載の発明は、請求項５記載の半
導体パッケージ実装用ソケットであって、前記ソケット
本体が、前記半導体パッケージを縦に積層し、または、
横に隣接して実装可能とする前記溝及び前記内部接触端
子を有している構成、を特徴としている。
導体パッケージ実装用ソケットであって、前記ソケット
本体が、前記半導体パッケージを縦に積層し、または、
横に隣接して実装可能とする前記溝及び前記内部接触端
子を有している構成、を特徴としている。
【００２１】このように、請求項７記載の発明によれ
ば、請求項５記載のソケット本体が、半導体パッケージ
を縦に積層し、または、横に隣接して実装可能とする溝
及び内部接触端子を有している半導体パッケージ実装用
ソケットなので、半導体パッケージの縦の積層や横への
直列といった実装形態が自由であり、実装密度のさらな
る向上が可能となる。従って、半導体装置の一層の小型
化が図れる。
ば、請求項５記載のソケット本体が、半導体パッケージ
を縦に積層し、または、横に隣接して実装可能とする溝
及び内部接触端子を有している半導体パッケージ実装用
ソケットなので、半導体パッケージの縦の積層や横への
直列といった実装形態が自由であり、実装密度のさらな
る向上が可能となる。従って、半導体装置の一層の小型
化が図れる。
【００２２】
【発明の実施形態】以下に、本発明に係る半導体パッケ
ージ及びその実装用ソケットの実施の各形態例を、図１
から図５に基づいて詳しく説明する。
ージ及びその実装用ソケットの実施の各形態例を、図１
から図５に基づいて詳しく説明する。
【００２３】＜第１の実施の形態例＞先ず、図１及び図
２は、本発明の第１の実施の形態例に係る半導体パッケ
ージ１０を示した一部破断の正面図とその透視平面図
で、ワイヤボンディングされたＤＩＰ型の例であり、以
下では、互いに関連させて説明する。図示のように、半
導体パッケージ１０は、四角状のダイパッド１４上に半
導体チップ１２が導電性接着剤により実装されており、
ダイパッド１４と一定間隔を保って多数個のリード１６
が一定間隔に延長されている。このリード１６の一側で
ある内部リード１６Ａは、半導体チップ１２の接触端子
（図示せず）とワイヤ１８でボンディングされており、
半導体チップ１２とダイパッド１４及びワイヤ１８を囲
み外部の衝撃から保護するパッケージ本体２０がＥＭＣ
でモールディングされている。このパッケージ本体２０
の両側面に、塊体状、例えば、図示のように、球型また
は楕円状の外部リード１６Ｃが露出している。
２は、本発明の第１の実施の形態例に係る半導体パッケ
ージ１０を示した一部破断の正面図とその透視平面図
で、ワイヤボンディングされたＤＩＰ型の例であり、以
下では、互いに関連させて説明する。図示のように、半
導体パッケージ１０は、四角状のダイパッド１４上に半
導体チップ１２が導電性接着剤により実装されており、
ダイパッド１４と一定間隔を保って多数個のリード１６
が一定間隔に延長されている。このリード１６の一側で
ある内部リード１６Ａは、半導体チップ１２の接触端子
（図示せず）とワイヤ１８でボンディングされており、
半導体チップ１２とダイパッド１４及びワイヤ１８を囲
み外部の衝撃から保護するパッケージ本体２０がＥＭＣ
でモールディングされている。このパッケージ本体２０
の両側面に、塊体状、例えば、図示のように、球型また
は楕円状の外部リード１６Ｃが露出している。
【００２４】ここで、塊体状の外部リード１６Ｃが、パ
ッケージ本体２０に一側が陥没して埋設されているた
め、搬送や実装作業及び再装着作業等の取り扱い時、折
曲や切断等の損傷が発生しない。なお、図２に点線で示
した外部リード１６Ｃは、裏面に位置することを示す。
以上においては、パッケージ本体２０の両側面に外部リ
ード１６Ｃが突出するＤＩＰ型を例に挙げたが、ＳＩＰ
型やＱＦＰ型にも適用できるのは勿論であり、ワイヤボ
ンディングでないＣＯＬやＬＯＣの場合にも適用され得
る。
ッケージ本体２０に一側が陥没して埋設されているた
め、搬送や実装作業及び再装着作業等の取り扱い時、折
曲や切断等の損傷が発生しない。なお、図２に点線で示
した外部リード１６Ｃは、裏面に位置することを示す。
以上においては、パッケージ本体２０の両側面に外部リ
ード１６Ｃが突出するＤＩＰ型を例に挙げたが、ＳＩＰ
型やＱＦＰ型にも適用できるのは勿論であり、ワイヤボ
ンディングでないＣＯＬやＬＯＣの場合にも適用され得
る。
【００２５】図３は、本発明の第１の実施の形態例に係
る半導体パッケージ実装用ソケット３０（以下、単にソ
ケット３０という）に前記半導体パッケージ１０が縦に
して結合されている状態を示した破断正面図であり、即
ち、半導体パッケージ１０が縦にして実装される場合の
例である。先ず、ソケット３０は、絶縁材質、例えば、
プラスチックやセラミック等の材質よりなるソケット本
体３２の上側に、図１に示した半導体パッケージ１０が
挿入固定される溝３４が形成されている。この溝３４内
側で半導体パッケージ１０の塊体型外部リード１６Ｃと
対応する位置には、ソケットリード３６の一側が露出し
ており、このソケットリード３６は、半導体パッケージ
１０の塊体型外部リード１６Ｃと接触している。また、
ソケットリード３６の他側は、ソケット本体３２の外部
に突出しており、図示しない外部端子に挿入される。
る半導体パッケージ実装用ソケット３０（以下、単にソ
ケット３０という）に前記半導体パッケージ１０が縦に
して結合されている状態を示した破断正面図であり、即
ち、半導体パッケージ１０が縦にして実装される場合の
例である。先ず、ソケット３０は、絶縁材質、例えば、
プラスチックやセラミック等の材質よりなるソケット本
体３２の上側に、図１に示した半導体パッケージ１０が
挿入固定される溝３４が形成されている。この溝３４内
側で半導体パッケージ１０の塊体型外部リード１６Ｃと
対応する位置には、ソケットリード３６の一側が露出し
ており、このソケットリード３６は、半導体パッケージ
１０の塊体型外部リード１６Ｃと接触している。また、
ソケットリード３６の他側は、ソケット本体３２の外部
に突出しており、図示しない外部端子に挿入される。
【００２６】ソケットリード３６は、ソケット本体３２
を貫通して中間部分が折り曲げられており、半導体パッ
ケージ１０の搭載時、外部リード１６Ｃとの接触性を向
上させ、取り扱い時、ソケットリード３６の離脱を防止
する。ソケット３０は、溝３４の内部に半導体パッケー
ジ１０が挿入されるため、半導体パッケージ１０との整
列及び実装が容易であり、再装着作業が簡単である。
を貫通して中間部分が折り曲げられており、半導体パッ
ケージ１０の搭載時、外部リード１６Ｃとの接触性を向
上させ、取り扱い時、ソケットリード３６の離脱を防止
する。ソケット３０は、溝３４の内部に半導体パッケー
ジ１０が挿入されるため、半導体パッケージ１０との整
列及び実装が容易であり、再装着作業が簡単である。
【００２７】以上の通り、パッケージ本体２０から突出
する外部リード１６Ｃをほぼ半分が埋設される塊体型に
形成した半導体パッケージ１０と、ソケット本体３０の
半導体パッケージ１０が挿入固定される溝３４の内部
で、塊体型外部リード１６Ｃと接触する内部接触端子か
ら延長し、ソケット本体３２の外部に突出する外部接触
端子を有するソケットリード３６を備えるソケット３０
としたため、半導体パッケージ１０の外部リード１６Ｃ
がパッケージ本体２０にほぼ半分埋設されていて、半導
体パッケージ１０の取扱いの際、外部リード１６Ｃの折
曲や断線が防止される。また、半導体パッケージ１０を
ソケット３０の溝３４に整列挿入させるだけで、外部と
連結が可能なため、実装固定が簡単であり、再装着作業
が容易である。
する外部リード１６Ｃをほぼ半分が埋設される塊体型に
形成した半導体パッケージ１０と、ソケット本体３０の
半導体パッケージ１０が挿入固定される溝３４の内部
で、塊体型外部リード１６Ｃと接触する内部接触端子か
ら延長し、ソケット本体３２の外部に突出する外部接触
端子を有するソケットリード３６を備えるソケット３０
としたため、半導体パッケージ１０の外部リード１６Ｃ
がパッケージ本体２０にほぼ半分埋設されていて、半導
体パッケージ１０の取扱いの際、外部リード１６Ｃの折
曲や断線が防止される。また、半導体パッケージ１０を
ソケット３０の溝３４に整列挿入させるだけで、外部と
連結が可能なため、実装固定が簡単であり、再装着作業
が容易である。
【００２８】＜第２の実施の形態例＞図４は、本発明の
第２の実施の形態例に係る半導体パッケージ実装用ソケ
ット４０（以下、単にソケット４０という）に半導体パ
ッケージ１０が縦にして結合されている状態を示した破
断正面図で、半導体パッケージ１０を上下に２つ重ねた
積層形のソケットの例である。図示のように、このソケ
ット４０は、前述した第１の実施の形態例のソケット３
０の構造（図３参照）と類似しているが、前記ソケット
３０に比べて、ソケット本体４２が長く、溝４４が深く
形成されていて、その溝４４に上下２つの半導体パッケ
ージ１０，１０が積層実装されている。この半導体パッ
ケージ１０の外部リード１６Ｃと接触するソケットリー
ド４６が、溝４４内側に長く露出されていて、１つのソ
ケットリード３６に２つの外部リード１６Ｃ，１６Ｃが
連結される。
第２の実施の形態例に係る半導体パッケージ実装用ソケ
ット４０（以下、単にソケット４０という）に半導体パ
ッケージ１０が縦にして結合されている状態を示した破
断正面図で、半導体パッケージ１０を上下に２つ重ねた
積層形のソケットの例である。図示のように、このソケ
ット４０は、前述した第１の実施の形態例のソケット３
０の構造（図３参照）と類似しているが、前記ソケット
３０に比べて、ソケット本体４２が長く、溝４４が深く
形成されていて、その溝４４に上下２つの半導体パッケ
ージ１０，１０が積層実装されている。この半導体パッ
ケージ１０の外部リード１６Ｃと接触するソケットリー
ド４６が、溝４４内側に長く露出されていて、１つのソ
ケットリード３６に２つの外部リード１６Ｃ，１６Ｃが
連結される。
【００２９】ここでは、２つの半導体パッケージ１０，
１０が積層される場合を例に挙げたが、半田付けのよう
な別途の実装工程が不要なので、２つ以上の積層にも用
いることができる。さらに、図示例では、１つのソケッ
トリード４６が２つの外部リード１６Ｃ，１６Ｃと接触
しているが、場合によっては、積層される半導体パッケ
ージ１０の外部リード１６Ｃのそれぞれを、別にソケッ
トリード４６と接触されるよう設計することもできる。
１０が積層される場合を例に挙げたが、半田付けのよう
な別途の実装工程が不要なので、２つ以上の積層にも用
いることができる。さらに、図示例では、１つのソケッ
トリード４６が２つの外部リード１６Ｃ，１６Ｃと接触
しているが、場合によっては、積層される半導体パッケ
ージ１０の外部リード１６Ｃのそれぞれを、別にソケッ
トリード４６と接触されるよう設計することもできる。
【００３０】＜第３の実施の形態例＞図６は、本発明の
第３の実施の形態例に係る半導体パッケージ実装用ソケ
ット５０（以下、単にソケット５０という）に半導体パ
ッケージ１０が縦にして結合されている状態を示した破
断斜視図であり、半導体パッケージ１０を横に２つ並べ
て連結型としたソケットの例である。図示のように、ソ
ケット５０は、基本的な構造で、前述した第２の実施の
形態例のソケット４０の構造と類似に構成されるが、前
記ソケット４０に比べて、ソケット本体５２及び溝５４
が長辺で長く延長されており、２つの半導体パッケージ
１０，１０が直列に搭載され、それと連結されるソケッ
トリード５６も対応される位置に形成されている。
第３の実施の形態例に係る半導体パッケージ実装用ソケ
ット５０（以下、単にソケット５０という）に半導体パ
ッケージ１０が縦にして結合されている状態を示した破
断斜視図であり、半導体パッケージ１０を横に２つ並べ
て連結型としたソケットの例である。図示のように、ソ
ケット５０は、基本的な構造で、前述した第２の実施の
形態例のソケット４０の構造と類似に構成されるが、前
記ソケット４０に比べて、ソケット本体５２及び溝５４
が長辺で長く延長されており、２つの半導体パッケージ
１０，１０が直列に搭載され、それと連結されるソケッ
トリード５６も対応される位置に形成されている。
【００３１】なお、ソケット５０を、さらに長く形成す
れば、多数個の半導体パッケージ１０を直列に実装でき
る。また、図４のソケット４０と図５のソケット５０を
組合せて、直列積層型ソケットを構成することもでき
る。
れば、多数個の半導体パッケージ１０を直列に実装でき
る。また、図４のソケット４０と図５のソケット５０を
組合せて、直列積層型ソケットを構成することもでき
る。
【００３２】以上の通り、第２、第３の実施の形態例に
よれば、前述した第１の実施の形態例により得られる効
果に加えて、図４のようなソケット４０、図５のような
ソケット５０、即ち、ソケットの構成・形状の相違によ
って、半導体パッケージ１０の縦の積層や横への直列と
いった実装形態が自由なので、実装密度の向上が可能と
なる。従って、半導体装置の小型化に有利であるといっ
た利点が得られる。
よれば、前述した第１の実施の形態例により得られる効
果に加えて、図４のようなソケット４０、図５のような
ソケット５０、即ち、ソケットの構成・形状の相違によ
って、半導体パッケージ１０の縦の積層や横への直列と
いった実装形態が自由なので、実装密度の向上が可能と
なる。従って、半導体装置の小型化に有利であるといっ
た利点が得られる。
【００３３】
【発明の効果】以上のように、請求項１記載の発明に係
る半導体パッケージによれば、パッケージ本体の側面に
突出した塊体型外部リードを備えたため、ソケットに搭
載しての実装や再装着作業を容易に行うことができて、
搬送や実装作業及び再装着作業等の取り扱い時における
折曲や切断等の変形を防止することができ、従って、電
気的接触不良発生を防止することができる。
る半導体パッケージによれば、パッケージ本体の側面に
突出した塊体型外部リードを備えたため、ソケットに搭
載しての実装や再装着作業を容易に行うことができて、
搬送や実装作業及び再装着作業等の取り扱い時における
折曲や切断等の変形を防止することができ、従って、電
気的接触不良発生を防止することができる。
【００３４】請求項２記載の発明に係る半導体パッケー
ジによれば、ＥＭＣによるパッケージ本体のため、請求
項１記載の発明により得られる効果に加えて、半導体チ
ップをＥＭＣにより囲んで電気的に絶縁しながら保護す
ることができるといった利点が得られる。
ジによれば、ＥＭＣによるパッケージ本体のため、請求
項１記載の発明により得られる効果に加えて、半導体チ
ップをＥＭＣにより囲んで電気的に絶縁しながら保護す
ることができるといった利点が得られる。
【００３５】請求項３記載の発明に係る半導体パッケー
ジによれば、球型または楕円状の塊体型外部リードのた
め、請求項１記載の発明により得られる効果に加えて、
ソケットリードに対する外部リードの接続を確実に行う
ことができるといった利点が得られる。
ジによれば、球型または楕円状の塊体型外部リードのた
め、請求項１記載の発明により得られる効果に加えて、
ソケットリードに対する外部リードの接続を確実に行う
ことができるといった利点が得られる。
【００３６】請求項４記載の発明に係る半導体パッケー
ジによれば、パッケージ本体の１側面から４側面に突出
した塊体型外部リードのため、請求項１記載の発明によ
り得られる効果に加えて、１側面から４側面において、
外部リードをソケットリードに接続することができると
いった利点が得られる。
ジによれば、パッケージ本体の１側面から４側面に突出
した塊体型外部リードのため、請求項１記載の発明によ
り得られる効果に加えて、１側面から４側面において、
外部リードをソケットリードに接続することができると
いった利点が得られる。
【００３７】そして、請求項５記載の発明に係る半導体
パッケージ実装用ソケットによれば、半導体パッケージ
が挿入される溝の内部で、塊体型外部リードと接触する
内部接触端子から延長してソケット本体外部に突出する
外部接触端子を備えたため、半導体パッケージを溝に挿
入するだけで、塊体型外部リードが内部接触端子に接触
状態となって、実装及び再装着作業を容易に行うことが
できて、実装密度も向上することができ、従って、半導
体装置の小型化に有利なものとなる。
パッケージ実装用ソケットによれば、半導体パッケージ
が挿入される溝の内部で、塊体型外部リードと接触する
内部接触端子から延長してソケット本体外部に突出する
外部接触端子を備えたため、半導体パッケージを溝に挿
入するだけで、塊体型外部リードが内部接触端子に接触
状態となって、実装及び再装着作業を容易に行うことが
できて、実装密度も向上することができ、従って、半導
体装置の小型化に有利なものとなる。
【００３８】請求項６記載の発明に係る半導体パッケー
ジ実装用ソケットによれば、プラスチックまたはセラミ
ックによるソケット本体のため、請求項５記載の発明に
より得られる効果に加えて、溝に挿入した半導体パッケ
ージを周囲から電気的に絶縁することができるといった
利点が得られる。
ジ実装用ソケットによれば、プラスチックまたはセラミ
ックによるソケット本体のため、請求項５記載の発明に
より得られる効果に加えて、溝に挿入した半導体パッケ
ージを周囲から電気的に絶縁することができるといった
利点が得られる。
【００３９】請求項７記載の発明に係る半導体パッケー
ジ実装用ソケットによれば、半導体パッケージを縦に積
層し、または、横に隣接して実装可能とする溝及び内部
接触端子を有するソケット本体としたため、請求項５記
載の発明により得られる効果に加えて、半導体パッケー
ジの縦の積層や横への直列といった実装形態が自由とな
り、実装密度のさらなる向上が可能となって、半導体装
置の一層の小型化を図ることができるといった利点が得
られる。
ジ実装用ソケットによれば、半導体パッケージを縦に積
層し、または、横に隣接して実装可能とする溝及び内部
接触端子を有するソケット本体としたため、請求項５記
載の発明により得られる効果に加えて、半導体パッケー
ジの縦の積層や横への直列といった実装形態が自由とな
り、実装密度のさらなる向上が可能となって、半導体装
置の一層の小型化を図ることができるといった利点が得
られる。
【図１】本発明の第１の実施の形態例に係る半導体パッ
ケージを示すもので、一部を破断して示した正面図であ
る。
ケージを示すもので、一部を破断して示した正面図であ
る。
【図２】図１の半導体パッケージの透視平面図である。
【図３】本発明の第１の実施の形態例に係る半導体パッ
ケージ実装用ソケットを示すもので、そのソケットに図
１の半導体パッケージが縦にして結合されている状態を
示した破断正面図である。
ケージ実装用ソケットを示すもので、そのソケットに図
１の半導体パッケージが縦にして結合されている状態を
示した破断正面図である。
【図４】本発明の第２の実施の形態例に係る半導体パッ
ケージ実装用ソケットを示すもので、そのソケットに図
１の半導体パッケージが縦にして上下に２つ重ねて結合
されている状態を示した破断正面図である。
ケージ実装用ソケットを示すもので、そのソケットに図
１の半導体パッケージが縦にして上下に２つ重ねて結合
されている状態を示した破断正面図である。
【図５】本発明の第３の実施の形態例に係る半導体パッ
ケージ実装用ソケットを示すもので、そのソケットに図
１の半導体パッケージが縦にして横に２つ並べて結合さ
れている状態を示した破断斜視図である。
ケージ実装用ソケットを示すもので、そのソケットに図
１の半導体パッケージが縦にして横に２つ並べて結合さ
れている状態を示した破断斜視図である。
【図６】従来技術に係る半導体パッケージを示すもの
で、一部を破断して示した正面図である。
で、一部を破断して示した正面図である。
１０ 半導体パッケージ １２ 半導体チップ １４ ダイパッド １６Ａ 内部リード １６Ｃ 塊体型外部リード １８ ワイヤ ２０ パッケージ本体 ３０、４０、５０ ソケット ３２、４２、５２ ソケット本体 ３４、４４、５４ 溝 ３６、４６、５６ ソケットリード
Claims (7)
- 【請求項１】半導体チップを囲むパッケージ本体と、 前記半導体チップの接触パッドと連結されている内部リ
ードと、 この内部リードから延長され、前記パッケージ本体の側
面に突出している塊体型外部リードと、 を備えること、を特徴とする半導体パッケージ。 - 【請求項２】前記パッケージ本体が、ＥＭＣにより形成
されていること、を特徴とする請求項１記載の半導体パ
ッケージ。 - 【請求項３】前記塊体型外部リードが、球型または楕円
状に形成されていること、を特徴とする請求項１記載の
半導体パッケージ。 - 【請求項４】前記塊体型外部リードが、前記パッケージ
本体の１側面から４側面に突出していること、を特徴と
する請求項１記載の半導体パッケージ。 - 【請求項５】半導体チップを囲んで保護するパッケージ
本体の側面に突出する塊体型外部リードを備える半導体
パッケージが挿入される溝を有するソケット本体と、 このソケット本体の前記溝内部に設けられ、前記塊体型
外部リードと接触する内部接触端子と、 この内部接触端子から延長し、前記ソケット本体の外部
に突出する外部接触端子と、 を備えたこと、を特徴とする半導体パッケージ実装用ソ
ケット。 - 【請求項６】前記ソケット本体が、プラスチックまたは
セラミックにより形成されていること、を特徴とする請
求項５記載の半導体パッケージ実装用ソケット。 - 【請求項７】前記ソケット本体が、前記半導体パッケー
ジを縦に積層し、または、横に隣接して実装可能とする
前記溝及び前記内部接触端子を有していること、を特徴
とする請求項５記載の半導体パッケージ実装用ソケッ
ト。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960068905A KR100248147B1 (ko) | 1996-12-20 | 1996-12-20 | 반도체패키지 및 그 실장용 소켓 |
| KR1996P-68905 | 1996-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189860A true JPH10189860A (ja) | 1998-07-21 |
| JP3159950B2 JP3159950B2 (ja) | 2001-04-23 |
Family
ID=19489697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35142697A Expired - Fee Related JP3159950B2 (ja) | 1996-12-20 | 1997-12-19 | 半導体パッケージ実装用ソケット |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6093889A (ja) |
| JP (1) | JP3159950B2 (ja) |
| KR (1) | KR100248147B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006061879A1 (ja) * | 2004-12-06 | 2008-06-05 | 株式会社ルネサステクノロジ | 点火装置、半導体装置及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008074A (en) * | 1998-10-01 | 1999-12-28 | Micron Technology, Inc. | Method of forming a synchronous-link dynamic random access memory edge-mounted device |
| DE10147375B4 (de) * | 2001-09-26 | 2006-06-08 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben |
| CN109473406A (zh) * | 2018-09-29 | 2019-03-15 | 江苏芯力特电子科技有限公司 | 一种可更换内部集成电路的芯片 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731633A (en) * | 1992-09-16 | 1998-03-24 | Gary W. Hamilton | Thin multichip module |
| JP3667786B2 (ja) * | 1994-03-17 | 2005-07-06 | インテル・コーポレーション | Ｉｃソケットおよびそのプリント基板との導通接続状態の検査方法 |
| US5763943A (en) * | 1996-01-29 | 1998-06-09 | International Business Machines Corporation | Electronic modules with integral sensor arrays |
| US5818107A (en) * | 1997-01-17 | 1998-10-06 | International Business Machines Corporation | Chip stacking by edge metallization |
-
1996
- 1996-12-20 KR KR1019960068905A patent/KR100248147B1/ko not_active Expired - Fee Related
-
1997
- 1997-12-19 US US08/995,420 patent/US6093889A/en not_active Expired - Lifetime
- 1997-12-19 JP JP35142697A patent/JP3159950B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006061879A1 (ja) * | 2004-12-06 | 2008-06-05 | 株式会社ルネサステクノロジ | 点火装置、半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6093889A (en) | 2000-07-25 |
| JP3159950B2 (ja) | 2001-04-23 |
| KR100248147B1 (ko) | 2000-03-15 |
| KR19980050127A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100242994B1 (ko) | 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지 | |
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| US6781240B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
| US4975763A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
| KR100369907B1 (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
| JP4768012B2 (ja) | 集積回路の他の集積回路への積層構造 | |
| US6927480B2 (en) | Multi-chip package with electrical interconnection | |
| US5585670A (en) | Semiconductor device package | |
| US20080073779A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
| US20080308913A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| US6323545B1 (en) | Semiconductor device | |
| JPH0629429A (ja) | 半導体装置 | |
| US7521778B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20080073772A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| JP2522182B2 (ja) | 半導体装置 | |
| KR200168502Y1 (ko) | 반도체 패키지 | |
| KR20080074654A (ko) | 적층 반도체 패키지 | |
| KR20080084075A (ko) | 적층 반도체 패키지 | |
| JP2500789B2 (ja) | 集積回路パッケ―ジ | |
| US20040217449A1 (en) | Electronic component packaging | |
| KR20060127603A (ko) | 접지 프레임을 갖는 리드 프레임 타입 패키지 및 그를이용한 적층 패키지 | |
| CN118173554A (zh) | 半导体器件 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| KR20030046933A (ko) | 적층 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |