JPH10191630A

JPH10191630A - スイッチング電源

Info

Publication number: JPH10191630A
Application number: JP8347496A
Authority: JP
Inventors: Toshiyuki Oka; 俊幸岡; Masato Sasaki; 正人佐々木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-12-26
Filing date: 1996-12-26
Publication date: 1998-07-21

Abstract

(57)【要約】【課題】小型かつ薄型で高効率なスイッチング電源を
提供する。【解決手段】トリガ信号発生部１４は、逆励磁エネル
ギにより発生する共振電圧Ｖ_Hを検出して、トリガ信号
Ｖ_TRを生成する。制御用ＩＣ１３は、トリガ信号Ｖ_TRに
同期した電流制御モードにて、主スイッチング素子５を
制御する。２次側制御回路１６は、主スイッチング素子
５の遮断時に発生するフライバック電圧Ｖ_Fを検出し
て、回生スイッチング素子７を導通させる。これによ
り、トランス４に蓄積された励磁エネルギが放出された
後、トランス４の２次側巻線４ｂへ逆励磁電流が流れ
る。２次側制御回路１６は、当該逆励磁電流を監視し
て、所定のしきい値を越えた場合、回生スイッチング素
子７を遮断する。これにより、両スイッチング素子５・
７は、制御用ＩＣ１３と２次側制御回路１６との間に信
号伝達回路を設けることなく、的確に駆動される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力された直流電
力を負荷側へ断続して供給するスイッチング電源に関
し、特に、２次側回生による部分共振が可能なスイッチ
ング電源に関するものである。

【０００２】

【従来の技術】近年、例えば、パソコンや映像機器ある
いは小型のＯＡ( Office Automation）機器など、様々
な電子機器の小型化が進んでおり、これらの機器に搭載
される電源としては、小型化かつ高効率化が容易である
点から、スイッチング電源が広く使用されている。

【０００３】図８に示すように、従来のスイッチング電
源１０１において、入力側電圧源１０２は、例えば、Ａ
Ｃ電源を整流平滑するなどして、直流の入力電圧Ｖ_iを
生成し、互いに直列に接続されたトランス１０４の１次
側巻線１０４ａおよび主スイッチング素子１０５とに印
加する。上記主スイッチング素子１０５は、例えば、Ｍ
ＯＳ型のＦＥＴ１０５ａなどによって形成されており、
制御用ＩＣ（ Integrated circuit ）１１３によって、
高周波数でオン／オフが制御される。一方、トランス１
０４において、１次側巻線１０４ａに印加される高周波
の電圧は、２次側巻線１０４ｂへ伝えられる。当該電圧
は、整流ダイオード１０７ｂおよび平滑コンデンサ１０
８によって平滑化され、直流の電圧Ｖ_Oとして負荷１０
３へ出力される。

【０００４】また、出力端子ＯＵＴに接続された電圧検
出回路１１１は、例えば、出力電圧Ｖ_Oを分圧するなど
して、電圧制御信号Ｖ_FBを生成し、フォトカプラなどか
らなる制御信号伝達部１１２を介して、当該電圧制御信
号Ｖ_FBを上記制御用ＩＣ１１３へフィードバックする。
制御用ＩＣ１１３は、当該電圧制御信号Ｖ_FBに基づい
て、例えば、周波数固定のパルス幅制御（ＰＷＭ）など
を行って、主スイッチング素子１０５のオン期間とオフ
期間との比率を変化させる。

【０００５】具体的には、図９に示すように、電圧検出
回路１１１において、出力端子ＯＵＴの電圧Ｖ_Oは、抵
抗１１１ａ・１１１ｂによって分圧されて、シャントレ
ギュレータ１１１ｃのリファレンス端子Ｒに接続され
る。出力電圧Ｖ_Oが大のとき、リファレンス端子Ｒの電
圧が高くなるので、シャントレギュレータ１１１ｃのイ
ンピーダンスは低下する。これにより、制御信号伝達部
１１２に設けられたフォトカプラ１１２ａにおいて、発
光ダイオード部１１２ｂには、出力から抵抗１１１ｄを
介して電流が流れる。この結果、発光ダイオード部１１
２ｂが発光して、上記制御用ＩＣ１１３のフィードバッ
ク端子ＦＢに接続されたフォトトランジスタ部１１２ａ
のインピーダンスを低下させる。一方、制御用ＩＣ１１
３において、フィードバック端子ＦＢには、定電圧源１
１３ａから抵抗１１３ｂを介して直流の電圧が印加され
ている。したがって、フィードバック端子ＦＢの電位Ｖ
_FBは、図１０に示すように、出力電圧Ｖ_Oに応じて変化
する。

【０００６】また、制御用ＩＣ１１３の発振器１１３ｃ
は、所定の周期の三角波Ｖ_OSCを発生している。さら
に、コンパレータ１１３ｄは、フィードバック端子電圧
Ｖ_FBと当該三角波Ｖ_OSCとを比較して、三角波Ｖ_OSCが
大きいときに、ハイレベルの駆動信号ＩＣ_OUTを出力す
る。なお、以下では、この制御方法を電圧モード制御と
称する。

【０００７】これにより、制御用ＩＣ１１３は、出力電
圧Ｖ_Oに応じて、主スイッチング素子１０５の導通期間
と遮断期間との比率を周波数固定で制御できる。この結
果、スイッチング電源１０１は、入力電圧Ｖ_iや負荷１
０３の変動に関わらず、出力端子ＯＵＴから所望の出力
電圧Ｖ_Oを安定して出力できる。

【０００８】一般に、スイッチング電源１０１では、主
スイッチング素子１０５のスイッチング周波数が高くな
る程、トランス１０４や平滑コンデンサ１０８を小型化
できる。したがって、スイッチング電源１０１を小型化
するために、スイッチング周波数のさらなる向上が要求
されている。ところが、図８に示す上記スイッチング電
源１０１において、主スイッチング素子１０５がオフ状
態の場合、ＦＥＴ１０５ａのドレイン−ソース間の寄生
ダイオード１０５ｂおよび寄生容量１０５ｃに入力電圧
Ｖ_iとフライバック電圧との和の電圧が印加されるの
で、寄生容量１０５ｃには、電荷が蓄積される。なお、
フライバック電圧は、出力電圧Ｖ_Oと、トランス１０４
のトランス巻数比とによって決定される。この状態か
ら、ＦＥＴ１０５ａがオンされると、寄生容量１０５ｃ
に溜まった電荷は、ＦＥＴ１０５ａで短絡される。この
結果、ＦＥＴ１０５ａの熱損失とノイズとを招来し、温
度上昇や効率低下の原因となる。上記損失は、スイッチ
ング周波数に比例して増大するので、スイッチング周波
数の向上が制限され、スイッチング電源１０１の小型化
を阻害する要因となっている。

【０００９】そこで、従来から、１次側のＦＥＴ１０５
ａがオンする前に、寄生容量１０５ｃに蓄えられた電荷
を共振によって引き抜く方式、すなわち、２次側回生に
よる部分共振回路方式が使用されている。当該方式を採
用したスイッチング電源１２１には、図１１に示すよう
に、図８に示す整流ダイオード１０７ｂに代えて、ＭＯ
Ｓ型のＦＥＴ１０７ａを有する回生スイッチング素子１
０７が設けられている。なお以下では、主スイッチング
素子１０５のＦＥＴ１０５ａと、上記ＦＥＴ１０７ａと
を区別して、それぞれを、主ＦＥＴ１０５ａ、あるい
は、回生ＦＥＴ１０７ａと称する。

【００１０】当該スイッチング電源１２１では、両スイ
ッチング素子１０５・１０７は、上記制御用ＩＣ１１３
の駆動信号ＩＣ_OUTに基づいて導通／遮断が制御されて
おり、制御用ＩＣ１１３と主スイッチング素子１０５と
の間には、遅延回路１１４が設けられている。また、回
生スイッチング素子１０７と制御用ＩＣ１１３との間に
は、フォトカプラやパルストランスなどからなる駆動信
号伝達部１１５と、２次側駆動回路１１６とが設けられ
ている。

【００１１】上記構成では、図１２に示すように、駆動
信号ＩＣ_OUTが立ち上がってから、所定の時間ｔｄ１だ
け経過した後、遅延回路１１４は、主ＦＥＴ１０５ａの
ゲート電圧Ｖ_GS1を立ち上げ、主ＦＥＴ１０５ａを導通
させる（ｔａの時点）。この結果、トランス１０４の１
次側巻線１０４ａには、入力電圧Ｖ_iから電流Ｉ₁が流
れ、トランス１０４に励磁エネルギが蓄えられる（ｔａ
からｔｂまでの期間）。

【００１２】続いて、ｔｂの時点において、制御用ＩＣ
１１３が駆動信号ＩＣ_OUTを立ち下げると、主ＦＥＴ１
０５ａは遮断される。一方、２次側駆動回路１１６は、
駆動信号伝達部１１５を介して受け取った駆動信号ＩＣ
_OUTを反転して、回生ＦＥＴ１０７ａのゲート電圧Ｖ
_GS2を立ち上げる。この結果、回生ＦＥＴ１０７ａが導
通し、２次側電流Ｉ₂が流れる。これにより、トランス
１０４に蓄えられた励磁エネルギは、負荷１０３に供給
される（ｔｂからｔｃまでの期間）。

【００１３】トランス１０４の励磁エネルギの放出は、
ｔｃの時点で終わる。ところが、回生ＦＥＴ１０７ａ
は、導通時に双方向に電流を流すことができるので、励
磁エネルギが放出された後の期間（ｔｃからｔｄまでの
期間）中、２次側電流Ｉ₂は、それまでの期間とは逆方
向に、平滑コンデンサ１０８のプラス側からトランス１
０４の２次側巻線１０４ｂを経て、回生ＦＥＴ１０７ａ
および平滑コンデンサ１０８のマイナス側へと流れる。
これにより、トランス１０４には、主ＦＥＴ１０５ａが
導通している期間とは逆に、逆励磁エネルギが蓄積され
る。

【００１４】ｔｄの時点において、駆動信号ＩＣ_OUTが
立ち上がると、回生ＦＥＴ１０７ａがオフになる。これ
により、上記逆励磁エネルギは、トランス１０４の１次
側の電流Ｉ₁として、主ＦＥＴ１０５ａのオン時とは逆
に、トランス１０４の１次側巻線１０４ａから入力側電
圧源１０２へ回生しようとする。この際、１次側巻線１
０４ａと主ＦＥＴ１０５ａの寄生容量１０５ｃとが共振
し、寄生容量１０５ｃに蓄積された電荷が引き抜かれる
（ｔｄからｔｅまでの期間）。さらに、電荷が引き抜か
れた後、回生電流は、主ＦＥＴ１０５ａの寄生ダイオー
ド１０５ｂを流れる（ｔｅからｔｆまでの期間）。

【００１５】遅延回路１１４は、ｔｄの時点から所定の
期間ｔｄ１だけ経過すると、主ＦＥＴ１０５ａを導通さ
せる。なお、当該遅延時間ｔｄ１は、上記主ＦＥＴ１０
５ａのドレイン−ソース間電圧Ｖ_DS1が共振して０とな
り、再び０以上になるまでの間に設定されている。

【００１６】上記構成のスイッチング電源１２１では、
主スイッチング素子１０５が導通する前に、回生スイッ
チング素子１０６が導通して、主ＦＥＴ１０５ａの寄生
容量１０５ｃと、１次側巻線１０４ａとを共振させる。
これにより、当該寄生容量１０５ｃに蓄積された電荷が
引き抜かれるので、主ＦＥＴ１０５ａは、ドレイン−ソ
ース間電圧Ｖ_DS1が０Ｖの時点でターンオンできる。し
たがって、主スイッチング素子１０５導通時の熱損失お
よびノイズの発生を防止できる。この結果、図８に示す
スイッチング電源１０１のように、熱損失やノイズに制
限されることなくスイッチング周波数を向上でき、小型
で高効率のスイッチング電源１２１を実現できる。

【００１７】ここで、スイッチング電源１２１の具体例
として、上記駆動信号伝達部１１５をパルストランス１
１５ａで構成した場合のスイッチング電源１３１につい
て、図１３を参照して簡単に説明する。当該スイッチン
グ電源１３１において、制御用ＩＣ１１３が駆動信号Ｉ
Ｃ_OUTを立ち上げると、トランジスタ１１５ｂが導通す
る。これにより、パルストランス１１５ａの１次側に電
流が供給され、２次側電流が誘起される。当該２次側電
流は、抵抗１１５ｃを流れ、２次側駆動回路１１６のト
ランジスタ１１６ａを導通させる。さらに、プッシュプ
ル動作を行うトランジスタ１１６ｂ・１１６ｃは、回生
ＦＥＴ１０７ａへローレベルのゲート電圧Ｖ_GS2を印加
して、当該回生スイッチング素子１０７を遮断する。一
方、１次側において、上記駆動信号ＩＣ_OUTが立ち上が
ると、主ＦＥＴ１０５ａのゲート電圧Ｖ_GS1は、遅延回
路１１４の抵抗１１４ａと、主ＦＥＴ１０５ａのゲート
−ソース間容量の時定数によって、ゆっくり上昇してい
く。上記時定数によって決まる所定の時間ｔｄ１だけ経
過すると、主ＦＥＴ１０５ａのゲート電圧Ｖ_GS1は、ス
レッショルド電圧に到達し、主スイッチング素子１０５
が導通する。

【００１８】駆動信号ＩＣ_OUTが立ち下がると、駆動信
号伝達部１１５および２次側駆動回路１１６は、上述の
動作とは逆に動作して、回生ＦＥＴ１０７ａを導通させ
る。一方、遅延回路１１４では、主ＦＥＴ１０５ａのゲ
ート−ソース間容量に蓄積された電荷は、ダイオード１
１４ｂによって急速に引き抜かれる。これにより、主Ｆ
ＥＴ１０５ａは、駆動信号ＩＣ_OUTの立ち下がりと略同
時に遮断される。

【００１９】上記スイッチング電源１３１では、主スイ
ッチング素子１０５の導通／遮断を制御する駆動信号Ｉ
Ｃ_OUTが、パルストランス１１５ａを介して、回生スイ
ッチング素子１０７を駆動する２次側駆動回路１１６へ
伝達される。この結果、回生スイッチング素子１０７
は、主スイッチング素子１０５がオンする前に確実に導
通できる。

【００２０】

【発明が解決しようとする課題】しかしながら、上記構
成のスイッチング電源１２１・１３１（以下では、両者
を区別しないときは、符号１２１を付して参照する）
は、小型化、薄型化、および高効率化を図る際に、以下
に示す２つの問題点を有している。すなわち、上記構成
では、１次側で生成された駆動信号ＩＣ_OUTが、駆動信
号伝達部１１５を介して２次側へ伝えられる。当該駆動
信号伝達部１１５は、１次側と２次側との双方にまたが
る部品であるため、安全規格上の制約があり、例えば、
フォトカプラやパルストランスなど、双方を電気的に絶
縁できる回路を使用する必要がある。ところが、フォト
カプラは、速度が遅いために、高周波化が困難である。
したがって、スイッチング周波数の向上は制限され、ト
ランス１０４や平滑コンデンサ１０８を十分に小型化す
ることができない。一方、図１３に示すスイッチング電
源１３１のように、パルストランス１１５ａを使用した
場合は、パルストランス１１５ａ自体の大きさなどによ
って、実装面積が大きくなり、小型化および薄型化が困
難になる。

【００２１】第２の問題点は、スイッチング電源１２１
の制御用ＩＣ１１３が周波数固定のオン・デューティ制
御を行っているため、軽負荷時の回生電流が多くなると
いう点である。これにより、スイッチング電源１２１の
効率は、図８に示すスイッチング電源１０１のように、
回生を行わず、ＰＷＭ制御を行う回路と比較した場合、
例えば、定格の負荷など、負荷が比較的重いときには向
上している一方で、軽負荷時には、上記スイッチング電
源１０１に比べて著しく低下する。

【００２２】上記両問題点によって、パソコンや小型の
ＯＡ機器および映像機器などの電子機器に当該スイッチ
ング電源１２１を内蔵する際、あるいは、ＡＣアダプタ
として使用する際に、収納スペースや発熱などを十分に
考慮する必要がある。特にノートパソコンなど、バッテ
リによって駆動する携帯型の電子機器の場合は、携帯し
ない機器に比べて、収納スペースが限られていると共
に、効率の低下が稼働時間の短縮に直結する。したがっ
て、より小型かつ薄型で高効率のスイッチング電源が要
求されている。ところが、従来の構成のスイッチング電
源は、いずれも、これらの要求に応えることができな
い。

【００２３】本発明は、上記の問題点を鑑みてなされた
ものであり、その目的は、軽負荷時においても高効率で
ありながら、小型化かつ薄型のスイッチング電源を実現
することにある。

【００２４】

【課題を解決するための手段】請求項１の発明に係るス
イッチング電源は、上記課題を解決するために、１次側
が電力源に接続され、２次側が負荷に接続されるトラン
スと、上記電力源がトランスの１次側へ供給する電力を
断続する主スイッチング素子と、当該主スイッチング素
子に並列に設けられた容量と、上記電力によってトラン
スに蓄積された励磁エネルギが放出された後、当該トラ
ンスの２次側への逆励磁電流を通過させる回生スイッチ
ング素子とを有するスイッチング電源において、以下の
手段を講じたことを特徴としている。

【００２５】すなわち、上記トランスの１次側から上記
電力源へ電力が回生されているか否かを検出し、回生検
出信号を生成する検出手段と、上記回生検出信号に基づ
いて、上記主スイッチング素子を導通させると共に、負
荷に応じて、主スイッチング素子の導通時間と遮断時間
との割合を調整する主制御手段と、上記トランスの２次
側に励磁エネルギが放出されている間に、上記回生スイ
ッチング素子を導通させ、上記逆励磁電流が所定のしき
い値を越えた場合に、当該回生スイッチング素子を遮断
する回生制御手段とを備えている。

【００２６】上記構成において、主制御手段は、主スイ
ッチング素子を駆動して、トランスの１次側に供給され
た電力を断続している。この電力によってトランスに蓄
積された励磁エネルギは、主スイッチング素子のオフに
よって、トランスの２次側から放出される。スイッチン
グの際、主スイッチング素子の導通期間と遮断期間との
割合は、例えば、負荷へ供給する電流や電圧などが所定
の値となるように、主制御手段によって調整される。こ
の結果、スイッチング電源は、負荷へ安定した電力を供
給できる。

【００２７】一方、回生制御手段は、例えば、トランス
の２次側へ流れる電流の向きなどによって、トランスの
２次側から、励磁エネルギが放出されているか否かを検
出し、励磁エネルギの放出が確認された場合、回生スイ
ッチング素子を導通させる。トランスの２次側には、励
磁エネルギの放出が終わった後、当該回生スイッチング
素子を介して、逆励磁電流が供給され、当該トランスが
逆励磁される。さらに、上記回生制御手段は、逆励磁電
流を監視して、所定のしきい値を越えたとき、回生スイ
ッチング素子を遮断する。

【００２８】この結果、トランスの１次側巻線と、主ス
イッチング素子に並列に設けられた容量とが共振して、
当該容量に蓄積された電荷を放出する。放出が終わる
と、残余の逆励磁エネルギは、電力源へと回生される。
この状態では、例えば、主スイッチング素子を構成する
電界効果トランジスタのドレイン−ソース間電圧など、
主スイッチング素子の両端間電圧は、略０に保たれてい
る。

【００２９】検出手段は、例えば、トランスの１次側電
流または電圧の向きなどによって、トランスの１次側か
ら電力源へ、電力が回生されているか否かを検出し、回
生検出信号を生成する。さらに、主制御手段は、当該回
生検出信号に基づき、主スイッチング素子を導通させ
る。この結果、主スイッチング素子は、ゼロ電圧でスイ
ッチングでき、スイッチング時の損失やノイズの発生を
大幅に向上できる。

【００３０】上記構成では、主制御手段および回生制御
手段は、トランスを流れる電流や電圧など、トランスの
状態に応じて、対応するスイッチング素子を制御してい
る。したがって、従来のように、両制御手段間で直接信
号をやり取りすることなく、各スイッチング素子を制御
でき、両制御手段間の信号伝達回路を省くことができ
る。

【００３１】ところで、従来のスイッチング電源では、
スイッチング周波数を向上させる場合、信号伝達回路と
して、設置面積の大きいパルストランスが不可欠であ
る。一方、設置面積の小さなフォトカプラを使用した場
合は、スイッチング周波数が制限される。したがって、
いずれの場合であっても、スイッチング電源全体の小型
化が制限される。

【００３２】これに対して、上記構成では、信号伝達回
路自体を省くことができるので、ローノイズの２次側回
生部分共振回路方式のスイッチング電源でありながら、
コストが低く、小型かつ薄型のスイッチング電源を実現
できる。加えて、逆励磁電流が上記しきい値以下に制限
されているので、無駄な回生電流が流れることを防止で
きる。これにより、軽負荷時であっても、高効率なスイ
ッチング電源を実現できる。

【００３３】ところで、電力の回生を検出した時点で主
スイッチング素子を導通させると共に、負荷に応じて、
主スイッチング素子の導通期間と遮断期間との割合を調
整するために、主制御手段は、負荷に応じて、主スイッ
チング素子の導通期間あるいは遮断期間を制御する必要
がある。これは、例えば、タイマなどを用いても実現可
能である。ただし、この場合は、タイマが別に必要にな
り、回路が複雑になる。また、電力源から供給される電
力が変動した場合、主制御手段は、負荷への出力が変化
した後で、導通期間などを制御するため、若干の遅延時
間を生ずる。

【００３４】これに対して、請求項２の発明に係るスイ
ッチング電源は、請求項１記載の発明の構成において、
上記主制御手段は、上記検出手段が電力の回生を検出し
た時点が、所定の位相となるように発振する発振器と、
当該発振器が上記所定の位相にある時点から、上記トラ
ンスの１次側電流と、上記負荷側からフィードバックさ
れる制御信号とに応じた期間、主スイッチング素子を導
通させる電流モード制御部とを備えていることを特徴と
している。

【００３５】上記構成では、電流モード制御部は、発振
器が所定の位相になった時点で、主スイッチング素子を
導通させるので、発振器と検出手段との同期を取るだけ
で、検出手段が電力の回生を検出した時点で、主スイッ
チング素子を導通させることができる。これにより、容
易に同期運転が可能となり、主制御手段は、スイッチン
グ電源の出力電力を安定して制御できる。したがって、
さらに構成が簡単なスイッチング電源を実現できる。

【００３６】また、スイッチング電源へ供給される電力
が変動した場合、負荷への出力が変化する前に、１次側
電流の変動によって、当該変動を検出できる。これによ
り、速やかに出力を安定させることができ、より安定し
た電力供給が可能になる。

【００３７】なお、主制御手段が、所定の三角波と負荷
側からのフィードバック電圧とを比較する方式、すなわ
ち、周波数固定の電圧モード制御によって、主スイッチ
ング素子の導通期間と遮断期間との割合を調整する場
合、主スイッチング素子の導通時における三角波の位相
は、フィードバック電圧によって変化する。したがっ
て、三角波の周波数や位相を調整するだけでは、主スイ
ッチング素子の導通タイミングを取ることができない。

【００３８】ところで、逆励磁電流を検出する際のしき
い値が低くなると、トランスの１次側巻線と容量との間
で発生する共振の振幅が小さくなり、主スイッチング素
子の両端間電圧がゼロ電圧に到達できなくなる虞れがあ
る。一方、しきい値が大きすぎると、無駄な回生電流が
流れるため、スイッチング電源の効率が悪化する。

【００３９】これに対して、請求項３の発明に係るスイ
ッチング電源は、請求項１または２記載の発明の構成に
おいて、上記しきい値は、０．２Ａから２Ａまでの間に
設定されていることを特徴としている。

【００４０】この結果、回生制御手段は、無駄な回生電
流の発生を抑えながら、主スイッチング素子の両端間電
圧を確実にゼロ電圧にできる。したがって、スイッチン
グ電源の効率を、さらに向上できる。

【００４１】

【発明の実施の形態】本発明の一実施形態について図１
ないし図７に基づいて説明すると以下の通りである。す
なわち、本実施形態に係るスイッチング電源は、例え
ば、特にノートパソコンなどのパソコンや小型のＯＡ(
Office Automation ）機器あるいは映像機器などの電子
機器内蔵用、または、ＡＣアダプタ用など、特に小型、
薄型かつ高効率な電源が要求される用途に好適に用いら
れるものである。

【００４２】具体的には、図１に示すように、上記スイ
ッチング電源１は、フライバック方式のスイッチング電
源であって、入力側電圧源（電力源）２と、負荷３とを
電気的に絶縁するトランス４を備えている。本実施形態
に係るトランス４は、１次側巻線４ａおよび２次側巻線
４ｂに加えて、１次側に、１次側巻線４ａとは逆極性の
１次側補助巻線４ｃを備えており、２次側には、２次側
巻線４ｂとは逆極性の２次側補助巻線４ｄが設けられて
いる。

【００４３】トランス４の１次側に設けられている入力
側電圧源２は、例えば、ＡＣ電源を整流平滑して得られ
る直流電源やバッテリそのものであり、上記トランス４
の１次側巻線４ａへ入力電圧Ｖ_iを印加できる。また、
１次側巻線４ａには、主スイッチング素子５と１次側電
流検出抵抗６とが、互いに直列に接続されている。当該
主スイッチング素子５は、電界効果トランジスタ（ＦＥ
Ｔ）によって実現されており、理想的なＦＥＴ５ａと、
ＦＥＴ５ａのドレイン−ソース間に寄生するダイオード
５ｂおよび寄生容量５ｃとで表現される。なお、当該寄
生容量５ｃが特許請求の範囲に記載の容量に対応してい
る。

【００４４】一方、トランス４の２次側では、２次側巻
線４ｂの一端が出力端子ＯＵＴに接続されており、他端
は、回生スイッチング素子７を介して、接地端子ＧＮＤ
に接続されている。当該回生スイッチング素子７は、理
想的なＦＥＴ７ａと、当該ＦＥＴ７ａのドレイン−ソー
ス間に寄生し、接地端子ＧＮＤへの電流を遮断するダイ
オード７ｂとで表現される。なお、以下では、主スイッ
チング素子５のＦＥＴ５ａと、回生スイッチング素子７
のＦＥＴ７ａとを区別するために、両ＦＥＴ５ａ・７ａ
を、それぞれ主ＦＥＴ５ａ・回生ＦＥＴ７ａと称する。
また、両端子ＯＵＴ・ＧＮＤ間には、電解コンデンサな
どの平滑コンデンサ８が設けられている。さらに、当該
両端子ＯＵＴ・ＧＮＤには、スイッチング電源１の負荷
３が接続される。

【００４５】本実施形態に係るスイッチング電源１は、
主スイッチング素子５を制御する回路と、回生スイッチ
ング素子７を制御する回路とが、信号をやり取りするこ
となく、対応するスイッチング素子５・７を制御するこ
とを特徴としている。具体的には、主スイッチング素子
５を制御する回路として、出力電圧Ｖ_Oを分圧するなど
して、電圧制御信号Ｖ_FBを生成する電圧検出回路１１
と、例えば、フォトカプラなどからなり、トランス４の
１次側へ当該電圧制御信号Ｖ_FBを電気的に絶縁して伝達
する制御信号伝達部１２と、スイッチング周期の外部同
期が可能で、かつ、１次側電流Ｉ₁（主スイッチング素
子５のソース電流Ｉ_S1）と、上記電圧制御信号Ｖ_FBとに
基づいて、主スイッチング素子５を電流モード制御する
制御用ＩＣ（ Integrated circuit ）１３と、両スイッ
チング素子５・７が遮断されている期間中、上記１次側
補助巻線４ｃに誘起される共振電圧Ｖ_Hに基づいて、上
記制御用ＩＣ１３へトリガ信号Ｖ_TRを印加するトリガ信
号発生部（検出手段）１４と、１次側補助巻線４ｃに接
続されたダイオード１５ａと電解コンデンサ１５ｂとを
有し、上記制御用ＩＣ１３へ電源電圧Ｖ_ccを印加する補
助電源部１５とが設けられている。一方、回生スイッチ
ング素子７を制御する回路として、上記２次側補助巻線
４ｄに誘起されるフライバック電圧Ｖ_Fと２次側電流Ｉ
₂に基づいて、回生スイッチング素子７を制御する２次
側制御回路１６が設けられている。なお、上記制御用Ｉ
Ｃ１３が特許請求の範囲に記載の主制御手段に対応し、
２次側制御回路１６が回生制御手段に対応している。

【００４６】図２に示すように、上記電圧検出回路１１
は、出力端子ＯＵＴおよび接地端子ＧＮＤとの間に設け
られた直列の抵抗１１ａ・１１ｂと、両抵抗１１ａ・１
１ｂの接続点にリファレンス端子Ｒが接続されたシャン
トレギュレータ１１ｃとを備えている。上記シャントレ
ギュレータ１１ｃには、等価的に図３に示すように、所
定の値の基準電圧を生成する基準電源２１と、当該基準
電圧とリファレンスＲ端子の電圧とを比較するコンパレ
ータ２２と、コンパレータ２２の出力にベースが接続さ
れたｎｐｎ型のトランジスタ２３とが設けられている。
さらに、当該トランジスタ２３のエミッタは、アノード
端子Ａに接続されており、コレクタは、カソード端子Ｋ
に接続されている。また、図２に示すように、当該シャ
ントレギュレータ１１ｃのカソード端子Ｋは、制御信号
伝達部１２に設けられたフォトカプラ１２ａの発光ダイ
オード部１２ｂおよび抵抗１１ｃを介して、出力端子Ｏ
ＵＴに接続されている。なお、シャントレギュレータ１
１ｃのアノード端子Ａは、接地されている。一方、上記
フォトカプラ１２ａのフォトトランジスタ部１２ｃは、
制御用ＩＣ１３のフィードバック端子ＦＢに接続されて
いる。

【００４７】例えば、入力電圧Ｖ_iや負荷３の変動によ
って、出力電圧Ｖ_Oが変化すると、シャントレギュレー
タ１１ｃのリファレンスＲ端子へ印加される電圧が大き
くなる。したがって、シャントレギュレータ１１ｃ内部
のトランジスタ２３（図３参照）が導通して、シャント
レギュレータ１１ｃのインピーダンスを低下させる。こ
れにより、制御信号伝達部１２の発光ダイオード部１２
ｂが発光して、フォトトランジスタ部１２ｃのインピー
ダンスは低下する。この結果、制御用ＩＣ１３のフィー
ドバック端子電圧Ｖ_FBは低下する。

【００４８】また、制御用ＩＣ１３の電流検出端子ＩＳ
は、主ＦＥＴ５ａのソースと１次側電流検出抵抗６との
接続点に接続されており、主ＦＥＴ５ａのソース電流Ｉ
_S1に応じた電圧Ｖ_ISが印加されている。

【００４９】上記制御用ＩＣ１３は、例えば、外部信号
に同期して電流モード制御が可能な制御用ＩＣであっ
て、１次側電流検出抵抗６の両端電圧が印加される電流
検出端子ＩＳと、上記フォトトランジスタ部１２ｃに接
続されたフィードバック端子ＦＢと、図１に示すトリガ
信号発生部１４から、トリガ信号Ｖ_TRが印加されるトリ
ガ端子ＴＲとを備えている。さらに、制御用ＩＣ１３に
は、両端子ＦＢ・ＩＳの電圧Ｖ_FB・Ｖ_ISを比較するコン
パレータ１３ａと、上記トリガ信号Ｖ_TRに同期して、三
角波Ｖ_OSCを生成する発振器１３ｂと、三角波Ｖ_OSCが
セット端子Ｓに、コンパレータ１３ａの出力信号Ｖ_CMP
がリセット端子Ｒに、それぞれ印加されるセット−リセ
ット・フリップフロップ（以下では、ＲＳ−ＦＦと称す
る）１３ｃと、プッシュプル動作によって、ＲＳ−ＦＦ
１３ｃの出力Ｑを電力増幅するｎｐｎ型のトランジスタ
１３ｄおよびｐｎｐ型のトランジスタ１３ｅとが設けら
れている。なお、上記ＲＳ−ＦＦ１３ｃが特許請求の範
囲に記載の電流モード制御部に対応している。

【００５０】上記発振器１３ｂは、外部からトリガ信号
Ｖ_TRが印加されない場合でも、所定の自走周波数にて発
振できる。当該自走周波数は、通常印加されるトリガ周
波数より低く設定されている。また、上記フィードバッ
ク端子ＦＢへ、抵抗１３ｆを介して、所定の電圧を印加
する定電圧源１３ｇが設けられている。

【００５１】図４に示すように、発振器１３ｂは、トリ
ガ信号Ｖ_TRが印加されると、この時点で立ち上がる三角
波Ｖ_OSCを生成する。これにより、ＲＳ−ＦＦ１３ｃの
セット端子Ｓには、三角波Ｖ_OSCが上昇中、ハイレベル
で、下降中はローレベルのオン出力信号ＩＣ_OUTMAXが印
加される。なお、ＲＳ−ＦＦ１３ｃのリセット端子Ｒに
電圧が印加されていない場合、オン出力信号ＩＣ_OUTMAX
は、トランジスタ１３ｄ・１３ｅを介し、駆動信号ＩＣ
_OUTとして出力される。したがって、オン出力信号ＩＣ
_OUTMAXのパルス幅は、駆動信号ＩＣ_OUTが最も長い場合
のパルス幅を示している。

【００５２】一方、コンパレータ１３ａは、フィードバ
ック端子電圧Ｖ_FBと電流検出端子電圧Ｖ_ISとを比較し
て、電流検出端子電圧Ｖ_ISがフィードバック端子電圧Ｖ
_FBに達した場合に、ＲＳ−ＦＦ１３ｃのリセット端子Ｒ
にリセット信号を送出する。これにより、ＲＳ−ＦＦ１
３ｃは、オン出力信号ＩＣ_OUTMAXに関わらずリセットさ
れ、駆動信号ＩＣ_OUTをローレベルに設定する。

【００５３】これにより、上記制御用ＩＣ１３は、電流
検出端子電圧Ｖ_ISとフィードバック端子電圧Ｖ_FBとに応
じたパルス幅を持ち、かつ、トリガ信号Ｖ_TRに同期した
スイッチング周期の駆動信号ＩＣ_OUTを、主ＦＥＴ５ａ
のゲートへ印加できる。なお、発振器１３ｂは、上記自
走周波数にて発振しているので、制御用ＩＣ１３は、ス
イッチング電源１の起動時など、トリガ信号Ｖ_TRが正常
に与えられていない場合であっても、当該自走周波数に
て、駆動信号ＩＣ_OUTのパルス幅を制御できる。

【００５４】また、トリガ信号発生部１４は、図５に示
すように、１次側補助巻線４ｃに誘起される共振電圧Ｖ
_Hに応じて、導通／遮断するｎｐｎ型のトランジスタ１
４ａと、当該トランジスタ１４ａの遮断時に、コンデン
サ１４ｂおよび抵抗１４ｃからなる直列回路へ、補助電
源部１５の電圧Ｖ_CCを印加するｎｐｎ型のトランジスタ
１４ｄとを備えている。具体的には、上記トランジスタ
１４ａのベースは、ツェナーダイオード１４ｅおよび抵
抗１４ｆを介して、補助電源部１５のダイオード１５ａ
と１次側補助巻線４ｃとの接続点に接続されている。さ
らに、上記ツェナーダイオード１４ｅと抵抗１４ｆとの
接続点には、抵抗１４ｇを介して、補助電源部１５の電
圧Ｖ_CCが印加されており、トランジスタ１４ａをバイア
スしている。また、トランジスタ１４ａのコレクタは、
上記トランジスタ１４ｄのベースに接続されており、エ
ミッタは接地されている。なお、当該トランジスタ１４
ａのベース−エミッタ間には、保護ダイオード１４ｈが
設けられており、当該トランジスタ１４ａを逆電圧から
守っている。一方、上記トランジスタ１４ｄのコレクタ
には、上記電圧Ｖ_CCが印加されており、コレクタとベー
スとの間には、抵抗１４ｉが設けられている。

【００５５】１次側補助巻線４ｃの両端電圧（以下で
は、巻線間電圧と称する）Ｖ_Hの極性が正の場合、トラ
ンジスタ１４ａのベースには、抵抗１４ｆおよびツェナ
ーダイオード１４ｅを介して、電流が流れ込み、トラン
ジスタ１４ａが導通する。これにより、トランジスタ１
４ｄのベースがＧＮＤに引き込まれ、トランジスタ１４
ｄが遮断される。この状態では、トランジスタ１４ｄの
エミッタに接続されたコンデンサ１４ｂには、電荷が蓄
積されず、トリガ信号Ｖ_TRは、ローレベルとなってい
る。一方、共振時に、巻線間電圧Ｖ_Hの極性が負になる
と、トランジスタ１４ａのベース電流は、ツェナーダイ
オード１４ｅおよび抵抗１４ｆを介して引き込まれる。
したがって、トランジスタ１４ｄのベースには、抵抗１
４ｉを介して電流が供給され、トランジスタ１４ｄが導
通する。この結果、コンデンサ１４ｂと抵抗１４ｃと接
続点の電位は、両部材１４ｂ・１４ｃによって決まる時
間だけ、ハイレベルとなる。これにより、トリガ信号発
生部１４は、共振時に巻線間電圧Ｖ_Hの極性が負になっ
てから、所定の期間、ハイレベルのトリガ信号Ｖ_TRを生
成して、上記制御用ＩＣ１３のトリガ端子ＴＲへ印加で
きる。

【００５６】一方、２次側に設けられた２次側制御回路
１６は、図６に示すように、プッシュプル動作を行っ
て、回生スイッチング素子７を駆動するｎｐｎ型のトラ
ンジスタ１６ａおよびｐｎｐ型のトランジスタ１６ｂを
備えており、両トランジスタ１６ａ・１６ｂのベースに
は、抵抗１６ｃを介して、２次側補助巻線４ｄに生成さ
れるフライバック電圧Ｖ_Fが印加されている。主スイッ
チング素子５の遮断時などに、フライバック電圧Ｖ_Fが
印加され、抵抗１６ｃに電流が流れると、両トランジス
タ１６ａ・１６ｂのベース電位が上昇する。したがっ
て、トランジスタ１６ａは導通し、トランジスタ１６ｂ
が遮断する。この結果、回生ＦＥＴ７ａのゲート電圧Ｖ
_GS2をハイレベルにすることができる。これにより、２
次側制御回路１６は、主スイッチング素子５の遮断時
に、回生スイッチング素子７を導通させることができ
る。

【００５７】また、２次側制御回路１６は、出力端子Ｏ
ＵＴおよび接地端子ＧＮＤ間に設けられた直列の抵抗１
６ｄ・１６ｅと、回生スイッチング素子７と接地端子Ｇ
ＮＤとの間に設けられた２次側電流検出抵抗１６ｆと、
非反転入力端子が上記抵抗１６ｄ・１６ｅの接続点に接
続され、反転入力端子が上記２次側電流検出抵抗１６ｆ
の回生スイッチング素子７側に接続されたコンパレータ
１６ｇとを備えている。さらに、コンパレータ１６ｇの
出力と、上記両トランジスタ１６ａ・１６ｂのベースと
の間には、ダイオード１６ｈが設けられており、コンパ
レータ１６ｇの出力電圧がハイレベルの場合に、両者間
に流れる電流を抑制している。

【００５８】トランス４が励磁エネルギを放出している
期間、２次側電流Ｉ₂は、正の方向、すなわち、平滑コ
ンデンサ８のマイナス側から、回生ＦＥＴ７ａおよび２
次側巻線４ｂを介して、平滑コンデンサ８のプラス側へ
流れている。したがって、コンパレータ１６ｇの反転入
力端子の電圧は、非反転入力端子電圧よりも低くなる。
この結果、コンパレータ１６ｇの出力は、ハイレベルと
なり、トランジスタ１６ａがオン、トランジスタ１６ｂ
がオフとなり、２次側制御回路１６は、回生ＦＥＴ７ａ
のゲート電圧Ｖ_GS2をハイレベルに維持できる。

【００５９】これに対して、トランジスタ４が逆励磁さ
れている期間、上記とは逆に、２次側電流Ｉ₂は、負の
方向、すなわち、平滑コンデンサ８のプラス側から、２
次側巻線４ｂおよび回生ＦＥＴ７ａを介して、平滑コン
デンサ８のマイナス側へ流れている。なお、負の方向の
２次側電流Ｉ₂を逆励磁電流とする。したがって、コン
パレータ１６ｇの反転入力端子電圧は、当該逆励磁電流
の増加に伴って上昇する。逆励磁電流が所定の値Ｉ_LIM
を越えて、反転入力端子電圧の方が高くなると、コンパ
レータ１６ｇの出力は、ローレベルとなる。この結果、
トランジスタ１６ａ・１６ｂのベース電流が、ダイオー
ド１６ｈを介して、コンパレータ１６ｇ側に吸収される
ので、トランジスタ１６ａがオフし、トランジスタ１６
ｂがオンする。この結果、２次側制御回路１６は、回生
ＦＥＴ７ａのゲートへローレベルの電圧を印加して、当
該回生ＦＥＴ７ａを遮断できる。なお、上記の上限値Ｉ
_LI _Mは、抵抗１６ｄ・１６ｅ・１６ｆの抵抗値によって
決まり、各抵抗値をそれぞれＲ_d・Ｒ_e・Ｒ_fとする
と、Ｉ_LIM＝Ｒ_e・Ｖ_O／〔Ｒ_f・（Ｒ_d＋Ｒ_e）〕と
なる。

【００６０】この逆励磁電流の上限値Ｉ_LIMが小さすぎ
た場合、トランス４は、十分に逆励磁されない。この結
果、主スイッチング素子５のドレイン−ソース間電圧Ｖ
_DS1は、０まで到達できず、主スイッチング素子５は、
ゼロ電圧でターンオンできない。一方、上限値が大きす
ぎると、無駄な回生電流が流れるため、スイッチング電
源１の効率が改善されない。

【００６１】ゼロ電圧でターンオンするために必要な逆
励磁電流Ｉ_2Pは、以下の式（１）に示すように、Ｉ_2P＝〔（Ｖ_i ²−ｎ²・Ｖ_O ²）・Ｃ／Ｌ〕^1/2・ｎ …（１）となる。なお、上記式（１）において、ｎは、トランス
４の１次・２次巻数比であり、Ｌは、トランス４の１次
インダクタンス、Ｃは、主スイッチング素子５の寄生容
量５ｃを、それぞれ示している。

【００６２】上記各数値の一例として、ｎ＝５、Ｖ_O＝
１８Ｖ、Ｃ＝３００ｐＦ、Ｌ＝１７０μＨとすると、入
力側電圧源２がＡＣ１００Ｖの交流電圧を整流平滑化し
て、Ｖ_iを生成した場合、すなわち、Ｖ_i＝１４０Ｖ
（ＤＣ）の場合、Ｉ_2P＝０．７１Ａとなる。同様に、入
力側電圧源２がＡＣ２３０Ｖの交流電圧からＶ_iを生成
する場合、すなわち、Ｖ_i＝３２０Ｖ（ＤＣ）の場合、
Ｉ_2P＝２．０４Ａとなる。したがって、逆励磁電流の上
限値Ｉ_LIMは、０．２Ａから２Ａ程度に設定することが
望まれる。

【００６３】ここで、上記構成におけるスイッチング電
源１の動作について、図７に示す波形図を参照して説明
すると以下の通りである。すなわち、ｔ１の時点で、三
角波Ｖ_OSCが立ち上がると、制御用ＩＣ１３は、駆動信
号ＩＣ_OUTを立ち上げる。これにより、主スイッチング
素子５は、導通して、主ＦＥＴ５ａのドレイン−ソース
電圧Ｖ_DS1が立ち下がる。したがって、トランス４の２
次側補助巻線４ｄの巻き終わりには、マイナス電位が発
生して、図６に示す２次側制御回路１６において、抵抗
１６ｃを介して、トランジスタ１６ａ・１６ｂのベース
に伝えられる。これにより、トランジスタ１６ａがオ
フ、トランジスタ１６ｂがオンとなり、２次側制御回路
１６は、回生ＦＥＴ７ａへローレベルのゲート電圧Ｖ
_GS2を印加する。この結果、回生スイッチング素子７
は、遮断される。また、回生ＦＥＴ７ａへ寄生するダイ
オード７ｂの逆電位となっているので、負荷３側へ電力
が供給されていない。

【００６４】したがって、図１に示す主スイッチング素
子５がオンで、回生スイッチング素子７がオフの間（ｔ
１からｔ２までの期間）、トランス４には、励磁エネル
ギが蓄積されている。この状態では、入力側電圧源２が
供給する入力電圧Ｖ_iによって、１次側巻線４ａへ流れ
る電流Ｉ₁は、直線的に増加しており、１次側電流検出
抵抗６の両端電圧Ｖ_ISは、１次側電流Ｉ₁の増加に伴っ
て上昇している。

【００６５】ｔ２の時点において、上記電圧Ｖ_ISが、フ
ィードバック端子電圧Ｖ_FBに達すると、制御用ＩＣ１３
は、駆動信号ＩＣ_OUTをローレベルにして、主スイッチ
ング素子５を遮断する。この結果、主ＦＥＴ５ａのドレ
イン−ソース間電圧Ｖ_DS1が立ち上がり、２次側補助巻
線４ｄの巻き終わりにプラスの電位が発生する。さら
に、２次側制御回路１６は、これに基づき、ｔ１からｔ
２までの期間とは逆に、回生スイッチング素子７を導通
させる。この結果、トランス４に蓄えられた励磁エネル
ギは、２次側電流Ｉ₂として、負荷３側へ放出される
（ｔ２からｔ３までの期間）。

【００６６】励磁エネルギを放出しきると、２次側電流
Ｉ₂が０となる（ｔ３の時点）。ところが、２次側制御
回路１６は、回生スイッチング素子７を導通させ続けて
いる。したがって、ｔ２からｔ３までの期間とは逆に、
２次側電流Ｉ₂は、平滑コンデンサ８から、２次側巻線
４ｂを経て、回生スイッチング素子７に流れ、トランス
４の逆励磁電流となり、トランス４を逆励磁する（ｔ３
からｔ４までの期間）。

【００６７】２次側制御回路１６では、図６に示す２次
側電流検出抵抗１６によって、当該逆励磁電流を監視し
ており、逆励磁電流が所定のしきい値Ｉ_LIMを越えた時
点で、回生スイッチング素子７を遮断する（ｔ４の時
点）。この結果、トランス４の１次側巻線４ａと、主ス
イッチング素子５の寄生容量５ｃとの間で、フライバッ
ク電圧と逆励磁電流とで決まる振幅の共振現象が起こ
り、主ＦＥＴ５ａのドレイン−ソース間電圧Ｖ_DS1が低
下していく（ｔ４からｔ５の期間）。

【００６８】一方、トランス４の１次側補助巻線４ｃの
両端には、当該電圧Ｖ_DS1と相似な巻線間電圧Ｖ_Hが発
生する。ただし、１次側補助巻線４ｃの極性は、１次側
巻線４ａとは逆に設定されているので、この巻線間電圧
Ｖ_Hの値は、ドレイン−ソース間電圧Ｖ_DS1が０になっ
たとき、マイナスになっている。さらに、トリガ信号発
生部１４は、巻線間電圧Ｖ_Hのマイナス側への低下を検
出し、所定のパルス幅のトリガ信号Ｖ_TR発生させて、制
御用ＩＣ１３のトリガ端子ＴＲへ印加する（ｔ５の時
点）。

【００６９】制御用ＩＣ１３において、図５に示す発振
器１３ｂは、トリガ信号Ｖ_TRが印加されると三角波Ｖ
_OSCを立ち上げる。これにより、ｔ１の時点と同様に、
駆動信号ＩＣ_OUTが立ち上がり、主スイッチング素子５
を導通させる。主スイッチング素子５が導通する時点
は、巻線間電圧Ｖ_Hがマイナスになっている期間であ
り、トランス４の逆励磁エネルギが回生されている期間
である。したがって、主ＦＥＴ５ａのドレイン−ソース
間電圧Ｖ_DS1は、略０であり、主スイッチング素子５
は、ゼロ電圧でターンオンできる。

【００７０】主スイッチング素子５の導通後は、上記ｔ
１の時点以降と同様に、トランス４の１次側電流Ｉ₁が
直線的に増加する。これにより、トランス４は、逆励磁
エネルギの回生が終わった後、再び励磁される（ｔ６以
降の期間）。

【００７１】上述したように、電圧検出回路１１が出力
電圧Ｖ_Oに応じて制御用ＩＣ１３のフィードバック端子
電圧Ｖ_FBを調整し、制御用ＩＣ１３が当該電圧Ｖ_FBに基
づいて、主スイッチング素子５が導通する期間（ｔ１か
らｔ２までの期間）を制御している。これにより、スイ
ッチング電源１は、入力電圧Ｖ_iや負荷３の変動に関わ
らず、常に一定の出力電圧Ｖ_Oを負荷３へ供給できる。

【００７２】以上のように、本実施形態に係るスイッチ
ング電源１は、入力側電圧源２と負荷３とを電気的に絶
縁するトランス４と、上記入力側電圧源２がトランス４
の１次側へ供給する電力を断続する主スイッチング素子
５と、当該主スイッチング素子５に並列に設けられた寄
生容量５ｃと、上記電力によってトランス４に蓄積され
た励磁エネルギが放出された後、当該トランス４の２次
側への逆励磁電流を通過させる回生スイッチング素子７
とを備えている。さらに、本実施形態に係るスイッチン
グ電源１には、トランス４の１次側から入力側電圧源２
へ電力が回生されているか否かを検出して、トリガ信号
Ｖ_TRを生成するトリガ信号発生部１４と、トリガ信号Ｖ
_TRに基づいて、上記主スイッチング素子５を導通させる
と共に、負荷３に応じて、主スイッチング素子５の導通
時間と遮断時間との割合を調整する制御用ＩＣ１３と、
上記トランス４の２次側に励磁エネルギが放出されてい
る間に、上記回生スイッチング素子６を導通させ、上記
逆励磁電流が所定のしきい値を越えた場合に、当該回生
スイッチング素子を遮断する２次側制御回路１６とを備
えている。

【００７３】上記構成において、制御用ＩＣ１３は、主
スイッチング素子５をスイッチングして、トランス４の
１次側に供給された電力を断続している。この電力によ
ってトランス４に蓄積された励磁エネルギは、主スイッ
チング素子５のスイッチングによって、トランス４の２
次側から放出される。スイッチングの際、主スイッチン
グ素子５の導通期間と遮断期間との割合は、例えば、負
荷３へ供給する電流や電圧などが所定の値となるよう
に、制御用ＩＣ１３によって調整される。この結果、ス
イッチング電源１は、負荷３へ安定した電力を供給でき
る。

【００７４】一方、２次側制御回路１６は、例えば、ト
ランス４の２次側へ流れる電流の向きや、２次側補助巻
線４ｄに誘起されるフライバック電圧Ｖ_Fなどによっ
て、トランス４の２次側から、励磁エネルギが放出され
ているか否かを検出し、励磁エネルギの放出が確認され
た場合、回生スイッチング素子７を導通させる。トラン
スの２次側には、励磁エネルギの放出が終わった後、当
該回生スイッチング素子７を介して、逆励磁電流が供給
され、当該トランス４が逆励磁される。さらに、上記２
次側制御回路１６は、逆励磁電流を監視して、所定のし
きい値を越えたとき、回生スイッチング素子７を遮断す
る。

【００７５】この結果、トランス４の１次側巻線４ａと
寄生容量５ｃとが共振して、当該寄生容量５ｃに蓄積さ
れた電荷を放出する。放出が終わると、残余の逆励磁エ
ネルギは、入力側電圧源２へと回生される。この状態で
は、例えば、主スイッチング素子５を構成するＦＥＴ５
ａのドレイン−ソース間電圧Ｖ_DS1は、略０に保たれて
いる。

【００７６】トリガ信号発生部１４は、例えば、トラン
ス４の１次側電流Ｉ₁の向きや、回生スイッチング素子
７のオフ時に１次側補助巻線４ｃに発生する共振電圧な
どによって、トランス４の１次側から入力側電圧源２
へ、電力が回生されているか否かを検出し、トリガ信号
Ｖ_TRを生成する。制御用ＩＣ１３は、トリガ信号Ｖ_TRの
指示に基づいて、電力が回生されている場合に、主スイ
ッチング素子５を導通させる。この結果、主スイッチン
グ素子５は、ゼロ電圧でスイッチングでき、スイッチン
グ時の損失やノイズの発生を大幅に向上できる。なお、
トリガ信号発生部１４が１次側補助巻線４ｃに発生する
共振電圧に基づいて、トリガ信号Ｖ_TRを生成する場合、
当該１次側補助巻線４ｃは、制御用ＩＣ１３を動作させ
るための補助電源部１５の巻線と共用できるので、トリ
ガ信号発生部１４の構成を簡略化できる。

【００７７】上記構成では、制御用ＩＣ１３、トリガ信
号発生部１４、および２次側制御回路１６は、トランス
４を流れる電流など、トランス４の状態に応じて、対応
するスイッチング素子５・７を制御している。したがっ
て、従来のように、両者間で直接信号をやり取りするこ
となく、各スイッチング素子５・７を所望のタイミング
で制御でき、両者間の信号伝達回路を省くことができ
る。

【００７８】例えば、図１３に示すように、従来のスイ
ッチング電源１３１では、スイッチング周波数を向上さ
せる場合、駆動信号伝達部１１５として、設置面積の大
きいパルストランス１１５ａが不可欠である。一方、設
置面積の小さなフォトカプラを使用した場合は、スイッ
チング周波数が制限される。したがって、いずれの場合
であっても、スイッチング電源全体の小型化が制限され
る。

【００７９】これに対して、本実施形態に係るスイッチ
ング電源１では、当該駆動信号伝達回路自体を省くこと
ができる。この結果、ローノイズの２次側回生部分共振
回路方式のスイッチング電源でありながら、コストが低
く、小型かつ薄型のスイッチング電源を実現できる。

【００８０】なお、本実施形態に係るスイッチング電源
１では、トランス４の１次側と２次側との間に、制御信
号伝達部１２が設けられているが、電圧制御信号Ｖ
_FBは、出力電圧Ｖ_Oに応じて変化するため、スイッチン
グ周波数に比べて、極めて低い周波数で変動する。した
がって、スイッチング周波数を上昇させた場合であって
も、例えば、フォトカプラなど、低コストで設置面積が
狭い部材を使用できる。この結果、小型、かつ薄型のス
イッチング電源１を実現するにあたって、何ら支障を生
じない。

【００８１】加えて、逆励磁電流が上記しきい値以下に
制限されているので、無駄な回生電流が流れることを防
止できる。なお、従来のように、周波数固定パルス幅制
御によって、２次側回生を行うスイッチング電源１の場
合、軽負荷時において、無駄な回生電流が流れ、２次側
回生を行わないスイッチング電源１に比べて、効率が著
しく低下する。これに対して、本実施形態に係るスイッ
チング電源１では、無駄な回生電流を削減できるので、
軽負荷時であっても、高効率なスイッチング電源１を実
現できる。

【００８２】ところで、電力の回生を検出した時点で主
スイッチング素子５を導通させると共に、負荷３に応じ
て、主スイッチング素子５の導通期間と遮断期間との割
合を調整するために、制御用ＩＣ１３は、負荷に応じ
て、主スイッチング素子５の導通期間あるいは遮断期間
を制御する必要がある。これは、例えば、タイマなどを
用いても実現可能である。ただし、この場合は、タイマ
が別に必要になり、回路が複雑になる。また、入力側電
圧源２から供給される電力が変動した場合、制御用ＩＣ
１３は、負荷３への出力が変化した後で、導通期間など
を制御するため、若干の遅延時間を生ずる。

【００８３】これに対して、本実施形態に係るスイッチ
ング電源１は、上記構成に加えて、上記制御用ＩＣ１３
は、上記トリガ信号発生部１４が電力の回生を検出した
時点が、例えば、三角波Ｖ_OSCの立ち上がりなど、所定
の位相となるように発振する発振器１３ｂと、当該発振
器１３ｂが上記所定の位相にある時点から、上記トラン
ス４の１次側電流Ｉ₁と、電圧検出回路１１などによっ
て、上記負荷３側からフィードバックされる電圧制御信
号Ｖ_FBとに応じた期間、主スイッチング素子５を導通さ
せるＲＳ−ＦＦ１３ｃとを備え、主スイッチング素子５
を電流モード制御する構成であることを特徴としてい
る。

【００８４】上記構成では、ＲＳ−ＦＦ１３ｃは、発振
器１３ｄが所定の位相になった時点で、主スイッチング
素子５を導通させるので、発振器１３ｄとトリガ信号発
生部１４との同期を取るだけで、トリガ信号発生部１４
が電力の回生を検出した時点で、主スイッチング素子５
を導通させることができる。これにより、容易に同期運
転が可能となり、制御用ＩＣ１３は、スイッチング電源
１の出力電力を安定して制御できる。したがって、さら
に構成が簡単なスイッチング電源１を実現できる。

【００８５】また、スイッチング電源１へ供給される電
力が変動した場合、負荷３への出力が変化する前に、１
次側電流Ｉ₁の変動によって、当該変動を検出できる。
これにより、速やかに出力を安定させることができ、よ
り安定した電力供給が可能になる。

【００８６】なお、制御用ＩＣ１３が、所定の三角波Ｖ
_OSCとフィードバック端子電圧Ｖ_FBとを比較する方式、
すなわち、周波数固定の電圧モード制御によって、主ス
イッチング素子５の導通期間と遮断期間との割合を調整
する場合、主スイッチング素子５の導通時における三角
波Ｖ_OSCの位相は、フィードバック端子電圧Ｖ_FBによっ
て変化する。したがって、三角波Ｖ_OSCの１周期の最初
でオンパルスがでる訳ではなく、三角波Ｖ_OSCの周波数
や位相を調整するだけでは、主スイッチング素子５の導
通タイミングを取ることができない。これに対して、本
実施形態に係る制御用ＩＣ１３は、電流モード制御方式
であるため、１周期の最初で、必ずオンパルスを生成で
きる。この結果、主スイッチング素子５の導通と、トリ
ガ信号Ｖ_TRとの同期を確実に取ることができる。さら
に、電圧モード制御に対して、制御の安定性が良く、か
つ、容易に同期運転できる。

【００８７】さらに、本実施形態に係る発振器１３ｂ
は、トリガ信号Ｖ_TRが入力されない場合、所定の自走周
波数で発振できる。なお、当該自走周波数は、通常使用
時におけるトリガ信号Ｖ_TRの印加周波数に比べて、低く
設定される。この結果、例えば、スイッチング電源１の
起動時など、トリガ信号Ｖ_TRが正常に生成されない期間
であっても、制御用ＩＣ１３は、主スイッチング素子５
を制御できる。

【００８８】ところで、２次側制御回路１６のしきい値
Ｉ_LIMが小さくなると、ｔ４からｔ５の期間での共振現
象の振幅が小さくなり、主ＦＥＴ５ａのドレイン−ソー
ス間電圧Ｖ_DS1が０に到達できない虞れがある。この場
合、主スイッチング素子５は、ゼロ電圧でターンオンで
きない。一方、しきい値Ｉ_LIMが大き過ぎると、無駄な
回生電流が流れ、スイッチング電源１の効率が改善でき
ない。

【００８９】これに対して、本実施形態に係る２次側制
御回路１６では、上記しきい値Ｉ_LI _Mが、０．２Ａから
２Ａ程度に設定されている。これにより、２次側制御回
路１６は、無駄な回生電流の発生を抑えながら、確実
に、主ＦＥＴ５ａのドレイン−ソース間電圧Ｖ_DS1をゼ
ロ電圧にできる。したがって、スイッチング電源１の効
率を、さらに向上できる。

【００９０】なお、本実施形態に係るスイッチング電源
１は、制御用ＩＣ１３がフィードバック端子電圧Ｖ_FBに
基づき、出力電圧Ｖ_Oが一定となるように、主スイッチ
ング素子５の導通期間と遮断期間との割合を制御してい
るが、これに限るものではない。例えば、制御用ＩＣ１
３が、負荷３へ供給する電流が一定となるように主スイ
ッチング素子５を制御してもよい。

【００９１】また、上述の説明では、スイッチング電源
１の好適な用途として、例えば、特にノートパソコンな
どのパソコンや小型のＯＡ( Office Automation ）機器
あるいは映像機器などの電子機器内蔵用、または、ＡＣ
アダプタ用などを挙げているが、これに限るものではな
い。安定した直流電力を必要とする機器であれば、種々
の機器に応用できる。ただし、本実施形態に係るスイッ
チング電源１は、トランス４の１次側−２次側間にまた
がる駆動信号伝達部を省略しているにも関わらず、両ス
イッチング素子５・７が最適なタイミングで導通／遮断
できるので、小型、薄型、高効率かつ低ノイズが要求さ
れる上記機器に特に適している。

【００９２】

【発明の効果】請求項１の発明に係るスイッチング電源
は、以上のように、トランスの１次側から上記電力源へ
電力が回生されているか否かを検出し、回生検出信号を
生成する検出手段と、上記回生検出信号に基づいて、上
記主スイッチング素子を導通させると共に、負荷に応じ
て、主スイッチング素子の導通時間と遮断時間との割合
を調整する主制御手段と、上記トランスの２次側に励磁
エネルギが放出されている間に、上記回生スイッチング
素子を導通させ、逆励磁電流が所定のしきい値を越えた
場合に、当該回生スイッチング素子を遮断する回生制御
手段とを備えている構成である。

【００９３】上記構成では、主制御手段および回生制御
手段は、トランスを流れる電流など、トランスの状態に
応じて、対応するスイッチング素子を制御している。し
たがって、両制御手段間の信号伝達回路を省くことがで
きる。それゆえ、ローノイズの２次側回生部分共振回路
方式のスイッチング電源でありながら、コストが低く、
小型かつ薄型のスイッチング電源を実現できるという効
果を奏する。

【００９４】加えて、逆励磁電流が上記しきい値以下に
制限されているので、無駄な回生電流が流れることを防
止できる。この結果、軽負荷時であっても、高効率なス
イッチング電源を実現できるという効果を奏する。

【００９５】請求項２の発明に係るスイッチング電源
は、以上のように、請求項１記載の発明の構成におい
て、上記主制御手段は、上記検出手段が電力の回生を検
出した時点が、所定の位相となるように発振する発振器
と、当該発振器が上記所定の位相にある時点から、上記
トランスの１次側電流と、上記負荷側からフィードバッ
クされる制御信号とに応じた期間、主スイッチング素子
を導通させる電流モード制御部とを備えている構成であ
る。

【００９６】上記構成では、電流モード制御部は、発振
器が所定の位相になった時点で、主スイッチング素子を
導通させるので、発振器と検出手段との同期を取るだけ
で、検出手段が電力の回生を検出した時点で、主スイッ
チング素子を導通させることができる。これにより、容
易に同期運転が可能となり、主制御手段は、スイッチン
グ電源の出力電力を安定して制御できる。したがって、
さらに構成が簡単なスイッチング電源を実現できるとい
う効果を奏する。

【００９７】請求項３の発明に係るスイッチング電源
は、以上のように、請求項１または２記載の発明の構成
において、上記しきい値は、０．２Ａから２Ａまでの間
に設定されている構成である。

【００９８】それゆえ、回生制御手段は、無駄な回生電
流の発生を抑えながら、確実に、主スイッチング素子の
両端間電圧をゼロ電圧にできる。したがって、スイッチ
ング電源の効率を、さらに向上できるという効果を奏す
る。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すものであり、スイッ
チング電源の要部構成を示す回路図である。

【図２】上記スイッチング電源において、主スイッチン
グ素子を制御する制御用ＩＣを示す回路図である。

【図３】上記スイッチング電源において、電圧検出回路
で使用されているシャントレギュレータを示す回路図で
ある。

【図４】上記制御用ＩＣの動作を示す示すタイミングチ
ャートである。

【図５】上記スイッチング電源において、トリガ信号発
生部を示す回路図である。

【図６】上記スイッチング電源において、２次側制御回
路を示す回路図である。

【図７】上記スイッチング電源の動作を示すタイミング
チャートである。

【図８】従来例を示すものであり、２次側回生を行わな
いＰＷＭ方式のスイッチング電源の要部構成を示す回路
図である。

【図９】上記スイッチング電源において、制御用ＩＣの
要部を示す回路図である。

【図１０】上記制御用ＩＣの動作を示すタイミングチャ
ートである。

【図１１】他の従来例を示すものであり、２次側回生部
分共振回路方式のスイッチング電源の要部構成を示す回
路図である。

【図１２】上記スイッチング電源の動作を示すタイミン
グチャートである。

【図１３】上記スイッチング電源の構成例を示す詳細回
路図である。

【符号の説明】

２入力側電圧源（電力源）３負荷４トランス５主スイッチング素子５ｃ寄生容量（容量）７回生スイッチング素子１３制御用ＩＣ（主制御手段）１３ｂ発振器１３ｃセット−リセット・フリップフロップ（電流モ
ード制御部）１４トリガ信号発生部（検出手段）１６２次側制御回路（回生制御手段）

Claims

【特許請求の範囲】

【請求項１】１次側が電力源に接続され、２次側が負荷
に接続されるトランスと、上記電力源がトランスの１次
側へ供給する電力を断続する主スイッチング素子と、当
該主スイッチング素子に並列に設けられた容量と、上記
電力によってトランスに蓄積された励磁エネルギが放出
された後、当該トランスの２次側への逆励磁電流を通過
させる回生スイッチング素子とを有するスイッチング電
源において、上記トランスの１次側から上記電力源へ電力が回生され
ているか否かを検出し、回生検出信号を生成する検出手
段と、上記回生検出信号に基づいて、上記主スイッチング素子
を導通させると共に、負荷に応じて、主スイッチング素
子の導通時間と遮断時間との割合を調整する主制御手段
と、上記トランスの２次側に励磁エネルギが放出されている
間に、上記回生スイッチング素子を導通させ、上記逆励
磁電流が所定のしきい値を越えた場合に、当該回生スイ
ッチング素子を遮断する回生制御手段とを備えているこ
とを特徴とするスイッチング電源。
【請求項２】上記主制御手段は、上記検出手段が電力の
回生を検出した時点が、所定の位相となるように発振す
る発振器と、当該発振器が上記所定の位相にある時点から、上記トラ
ンスの１次側電流と、上記負荷側からフィードバックさ
れる制御信号とに応じた期間、主スイッチング素子を導
通させる電流モード制御部とを備えていることを特徴と
する請求項１記載のスイッチング電源。
【請求項３】上記しきい値は、０．２Ａから２Ａまでの
間に設定されていることを特徴とする請求項１または２
記載のスイッチング電源。