JPH10192533A - 遊技機用演算処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 遊技用プログラムの正当性判定手段を有する
遊技機用演算処理装置において，プログラム実行の負担
を軽減するとともに外部からの遊技用プログラムの検証
を容易にする。 【解決手段】 プログラムは遊技用プログラム１と正当
性判定プログラム３に区分されており，各々第１及び第
２の記憶手段に格納されている。プログラム実行手段７
も遊技用プログラムを実行する遊技実行手段と正当性プ
ログラムを実行する正当性判定手段に区分され，遊技用
プログラムの実行に先行して正当性判定手段５が正当性
判定プログラム３を実行し，正当性が認められた時にの
み遊技実行手段６が遊技用プログラム１を実行する。こ
のプログラム実行手段７の制御下で遊技課程における制
御動作を実行する外部制御装置が設けられ，外部制御装
置との間の通信処理は通信手段にゆだねられるので，プ
ログラム実行手段７の負担が軽減される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はパチンコ遊技機，ア
レンジボール，回転式遊技機，ジャン球遊技機等の遊技
の制御を行う為の遊技機用演算処理装置に関する。

【０００２】

【従来の技術】近年の遊技機は例えば特定領域への入賞
などに伴って特定条件を満足すると遊技盤面に設けられ
た特別図柄表示装置を使用して可変表示ゲームを行わせ
しめ，そのゲーム結果に対応して遊技客の利益状態が大
幅に変化する様にしたものが広く普及しており，特別図
柄表示器を使用した可変表示ゲームは乱数発生制御を含
むプログラム制御によって実行される。又，遊技機内に
は遊技プログラムを実行する演算処理装置以外にも，賞
球の排出制御を行う為の排出制御装置や特別図柄表示装
置の図柄表示制御を行う為の表示制御装置等のプログラ
ム制御される制御装置が配設されており，遊技用演算処
理装置は，遊技プログラムの進行制御以外にも，表示制
御装置への表示図柄の指示や，排出制御装置への賞球数
の指示等も実行している。

【０００３】

【発明が解決しようとする課題】このようなプログラム
制御される装置が増大した現在の遊技機は従前の様な釘
調整よりも遊技プログラムの如何によって遊技機の性格
が決定されるため，遊技機開発メーカとしては，限られ
たプログラムエリアの中により多彩な表現を盛り込み，
競合他メーカとの差別化を図りたいという要望がある
が，上記の様に遊技機用演算処理装置は遊技用のメイン
プログラムの進行制御の他にも，表示制御装置への表示
図柄の指示や，排出制御装置への賞球数の指示等も実行
している為，これらの外部デバイスに対する通信タイミ
ングの制御等の処理的な負担が加わるのが現状であり，
これら外部デバイスとの間の通信に要する負担を極力減
らし，本来の遊技用メインプログラムの進行管理により
多くの能力を割り当てたいという要望がある。そこで，
本発明は表示制御装置や排出制御装置等の外部デバイス
との通信管理に要していた遊技機用演算処理装置の負担
を軽減させることを第１の目的とする。

【０００４】又，このように高度にプログラム制御され
た遊技機の場合，その遊技用プログラムの如何によって
は極端に射倖性の高い性格の遊技機となってしまうた
め，健全な遊技を行わしめるために現在では検定機関の
認証を得た遊技用プログラムのみが使用できる様になさ
れているが，集客力の向上を図ってＲＯＭ交換によるプ
ログラムの改竄が現実に行われており，プログラムの改
竄に対するセキュリティ機能を高める為の工夫が行われ
ている。

【０００５】より具体的には，メーカにより開発された
遊技用プログラムが検定機関による検定に合格すると，
この合格したプログラムを第三者機関に持ち込む。第三
者機関では合格したプログラムから所定の暗号化アルゴ
リズムに従ってセキュリティコードを導出し，元々の遊
技用プログラムとこの遊技用プログラムから暗号化アル
ゴリズムに従って導出されたセキュリティコードとを書
き込んだマスタＲＯＭを作成する。メーカではワンチッ
プマイクロコンピュータによって構成され，セキュリテ
ィプログラム（上記の暗号化アルゴリズム及び照合手順
等）が予め登録された遊技機用演算処理装置のＲＯＭ内
にマスタＲＯＭをコピーして遊技機に装着する。このよ
うにして得られた正規の遊技機用演算処理装置は，電源
の投入時に先ずセキュリティプログラムが起動し，ＲＯ
Ｍ内に格納された遊技用プログラムから所定の暗号化の
アルゴリズムに従ってセキュリティコードを算出して一
端ＲＡＭ領域に待避させる。一方，ＲＯＭ内には第三者
機関によって作成されたセキュリティコードが書き込ま
れており，ＲＯＭ内に予め書き込まれているセキュリテ
ィコードとＲＡＭ内に待避されたセキュリティコードは
本来同一の暗号化アルゴリズムに従って作成されたもの
であるので，両者は本来一致しなければならない性格の
ものである。そこで，両者の照合の結果セキュリティコ
ードの一致が検出された場合に初めて遊技用プログラム
の実行が可能となる様にすることによりプログラムの改
竄改変を防止している。

【０００６】ところで，このようなセキュリティ機能は
遊技店側が夜間にＲＯＭ交換等を行うことを防止する必
要上生まれたものであり，暗号化アルゴリズムの漏泄を
伴う様な不正行為がなされた場合には必ずしも万全では
なく，セキュリティ機能をより高める為には検査機関に
よる不定期な立入検査が不可欠である。立ち入り検査と
しては封印シールの剥離痕跡を目視確認する等の方法も
可能であるが，より完全なセキュリティ機能を持たせ或
いは改竄の抑止力を向上させる為には実際にプログラム
を読み出してマスタプログラムと照合確認することが望
まれる。しかしながら，ワンチップマイクロコンピュー
タ化された遊技機用演算処理装置を検査装置に装着する
場合，ピン数が多大であるため，検査のためにチップの
抜き差しをする際にピンを突き曲げてしまう等の問題が
生じ，より容易に立ち入り検査を行える様な体制の完備
が望まれていた。そこで，本発明はチップの抜き差しを
行うこと無く外部制御装置との間でデータ通信を行う通
信手段を流用して確認装置に対して遊技用プログラムを
吐出することが出来る様にした遊技機用演算処理装置を
提供することを第２の目的とする。

【０００７】

【課題を解決するための手段】図１に示す様に，請求項
１に係る遊技機用演算処理装置は，遊技用プログラム１
を格納する第１の記憶手段２と，該第１の記憶手段２に
格納された遊技用プログラム１の正当性を判別するため
の正当性判定プログラム３を格納する第２の記憶手段４
と，前記第２の記憶手段４に格納された正当性判定プロ
グラム３を実行し，前記第１の記憶手段２に格納された
遊技用プログラム１の正当性が認められた場合に前記第
１の記憶手段２に格納された遊技用プログラム１の実行
を許容する正当性判定手段５と，該正当性判定手段５に
よって前記遊技用プログラム１の実行が許容されたこと
に基づいて前記第１の記憶手段２に格納された遊技用プ
ログラム１を実行する遊技実行手段６とを少なくとも含
むプログラム実行手段７と，該プログラム実行手段７の
制御下において，遊技過程における制御動作を実行する
ための外部制御装置８との間で通信処理を実行する通信
手段９を備えることにより上記第１の目的を達成してい
る。

【０００８】請求項１による場合，第１の記憶手段に格
納された遊技用プログラム１を遊技実行手段６が実行す
るに先だって正当性判定手段５が第２の記憶手段に格納
された正当性判定プログラム３を実行し，その正当性が
認められた場合にのみ遊技用プログラム１の実行が許容
される。遊技用プログラム１の実行過程で例えば特別図
柄表示装置の表示制御を行う為の表示制御装置等の外部
制御装置８はプログラム実行手段７の制御下で各々の制
御動作を実行するが，通信処理は独立した通信手段が行
うので，プログラム処理に要する時間や通信制御の為の
プログラムを節約することが出来る。

【０００９】又，請求項２にかかる遊技機用演算処理装
置は，請求項１に記載の遊技機用演算処理装置を前提と
して，図２に示す様に，前記通信手段９は，前記プログ
ラム実行手段７から前記外部制御装置８に対する送信デ
ータを一時記憶する送信データ記憶手段１０と，前記送
信データ記憶手段１０に一時記憶された送信データを前
記外部制御装置８に対して送出するデータ送信手段１１
と，前記外部制御装置８から前記プログラム実行手段７
に対する受信データを一時記憶する受信データ記憶手段
１２と，前記受信データ記憶手段１２に一時記憶する前
記外部制御装置からの受信データを受信するデータ受信
手段１３と，前記送信データ記憶手段１０が送信データ
を保有することを記憶する送信状態記憶手段１４と，前
記受信データ記憶手段１２が受信データを保有すること
を記憶する受信状態記憶手段１５と，少なくとも，前記
データ受信手段１３が前記外部制御装置８からの受信デ
ータを受け付けると前記受信状態記憶手段１５のセット
と前記受信データの前記受信データ記憶手段１２に対す
る書込を行うとともに，前記送信状態記憶手段１５がセ
ットされたことに基づき前記送信データ記憶手段１０に
書き込まれている送信データを前記データ送信手段１１
から送出させる送受信制御手段１６とを具備する。

【００１０】請求項２よる場合，プログラム実行手段は
７は，外部制御装置８に対してデータを送出する場合に
は通信手段８の送信状態記憶手段１４をセットするとと
もに送信データ記憶手段１０に対して送信データを書き
込めば送受信制御手段１６は送信データ記憶手段１０内
の送信データをデータ送信手段１１から外部制御装置８
に対して送出し，又，受信状態記憶手段１５がセットさ
れた場合には受信データ記憶手段１２に書き込まれた受
信データを取り込む様にすればよいので，外部制御装置
８との間の通信をチップ内デバイスとのデータ交信と同
様の手順で行うことが可能となる。

【００１１】又，請求項３にかかる遊技機用演算処理装
置は，請求項１又は請求項２記載の遊技機用演算処理装
置を前提として，図３に示す様に，前記遊技機用演算処
理装置は，前記通信手段９を前記外部制御装置８と接続
するための端子点１７を介して前記遊技用プログラム１
の正当性を判定する為の確認装置１８と接続可能であっ
て，前記正当性判定手段５は，前記端子点１７を介して
接続された前記確認装置１８からの遊技用プログラム吐
出要求に応答して遊技用プログラム１を前記通信手段９
を介して前記確認装置１８に送出するプログラム吐出手
段１９を具備する。

【００１２】請求項３による場合，第１の記憶手段２に
格納された遊技用プログラム１の正当性を判定する為の
確認装置１８に対して遊技用プログラム１を送出するに
際して前記外部制御装置８と通信手段９とを接続するた
めの端子点１７を兼用使用するのでチップの着脱に伴う
ＩＣピンの損傷等のトラブルも無く，遊技機用演算処理
装置を基盤上から着脱する必要がないことから，遊技機
用演算処理装置チップを基盤上に半田付けすることが可
能となり，装置の信頼性も向上する。

【００１３】又，請求項４記載の遊技機用演算処理装置
は，請求項３記載の遊技機用演算処理装置を前提とし
て，図４に示す様に，不揮発性メモリによって構成さ
れ，前記プログラム吐出手段１９の作動回数を計数記憶
する吐出回数記憶手段２０を具備するとともに，前記正
当性判定手段５は，前記吐出回数記憶手段２０の計数記
憶値が予設定値に到達したことを判別すると前記プログ
ラム実行手段７を不能動化する不能動化手段２１を具備
する。

【００１４】請求項４による場合，不揮発性メモリによ
って構成された吐出回数記憶手段２０がプログラム吐出
手段１９の作動回数，即ち，確認装置１８によって遊技
用プログラム１の正当性の確認操作を行った回数を計数
記憶し，その計数記憶値が予設定値に達すると不能動化
手段２１がプログラム実行手段７を不能動化することが
出来る。従って，遊技用プログラム１の解読等の目的を
以て遊技用プログラム１の吐出を試みることが困難にな
り，プログラムの保全性が向上する

【００１５】又，請求項５記載の遊技機用演算処理装置
は，請求項１又は請求項２記載の遊技機用演算処理装置
を前提として，図５に示す様に，前記遊技機用演算処理
装置は，前記通信手段９を前記外部制御装置８と接続す
るための端子点１７を介して前記遊技用プログラム１及
び遊技機用演算処理装置の正当性を判定する為の確認装
置１８と接続可能であって，前記正当性判定手段５は，
前記確認装置１８の正当性を判定する識別手段２２を具
備し，前記正当性判定手段５は，前記端子点１７を介し
て接続された前記確認装置１８による前記遊技機用演算
処理装置の認証及び前記識別手段２２による前記確認装
置１８の認証がなされたことを条件として，前記端子点
１７を介して接続された前記確認装置１８からの遊技用
プログラム吐出要求に応答して遊技用プログラム１を前
記通信手段９を介して前記確認装置１８に送出するプロ
グラム吐出手段１９を具備する。

【００１６】請求項５による場合，確認装置１８側での
遊技機の認証及び遊技機側での識別手段２２による確認
装置１８の認証が行われることを条件に遊技用プログラ
ム１の吐出がなされるので，遊技用プログラムの漏泄を
有効に防止することが可能となる。

【００１７】更に，請求項６記載の遊技機用演算処理装
置は，請求項５記載の遊技機用演算処理装置を前提とし
て，図６に示す様に，不揮発性メモリによって構成さ
れ，前記プログラム吐出手段１９の作動回数を計数記憶
する吐出回数記憶手段２０を具備するとともに，前記正
当性判定手段５は，前記吐出回数記憶手段２０の計数記
憶値が予設定値に到達した場合或いは前記識別手段２２
による前記確認装置１８の認証が否定された場合に前記
プログラム実行手段７を不能動化する不能動化手段２１
を具備する。

【００１８】請求項６による場合，請求項４と同様に不
揮発性メモリによって構成された吐出回数記憶手段２０
がプログラム吐出手段１９の作動回数を計数記憶し，そ
の計数記憶値が予設定値に達すると不能動化手段２１が
プログラム実行手段７を不能動化するとともに，更に識
別手段２２による確認装置の認証がとれなかった場合に
もプログラム実行手段７が不能動化されるので，遊技用
プログラムの解読等の目的を以て遊技用プログラムの吐
出を試みることが困難になり，プログラムの保全性が向
上する

【００１９】

【発明の実施の形態】以下図面を参照して本発明の好ま
しい実施の形態を詳細に説明する。図７に示す様に役物
制御装置３１はワンチップマイクロコンピュータで構成
された遊技機用演算処理装置３２を中心に，水晶発振器
３３，信号を外部装置に対して送出するドライバ３４，
データを外部装置から取り込むフィルタ３５，出力ポー
ト３６，入力ポート３７，外部バス３８，各種効果音を
発生するサウンドジェネレータ３９，アンプ４０等を有
して構成される。又，出力段の外部装置の一例として，
特別遊技としての可変表示ゲーム用の図柄の表示制御を
行う為の表示制御装置４１，賞品球の排出制御を行う排
出制御装置４２，遊技客にとって有利な第１状態と遊技
客にとって不利な第２状態とに変換可能な変動入賞装置
４３，表示制御装置４１が可変表示ゲーム（例えば，図
柄の組合せゲーム等）を開始させるきっかけとなる後述
の第１種始動スイッチ４８への入賞球に基づいて可変表
示ゲームを行う権利数を表示する記憶表示器４４，大当
たり中に大当たり状態を表示する装飾表示器４５，管理
装置４７に対して大当たり状態を知らせる情報や可変表
示ゲームの実行を知らせる情報等の各種情報を送出する
為の外部情報端子４６等を有する。又，入力段の外部装
置の一例として，表示制御装置４１を使用した可変表示
ゲームを開始させるきっかけとなる特定入賞領域への入
賞検出をする第１種始動スイッチ４８，いわゆる大当た
り中における変動入賞装置４３への入賞球数を計数する
ためのカウントスイッチ４９，大当たり状態を継続させ
る為の継続入賞領域への入賞球を検出する継続スイッチ
５０，可変表示ゲームの図柄の表示制御を行う為の上述
の表示制御装置４１，賞品球の排出制御を行う為の上述
の排出制御装置４２等を有する。尚，本実施例では表示
制御装置４１及び排出制御装置４２以外の外部装置は各
々出力ポート３６或いは入力ポート３７を経由して遊技
機用演算処理装置３２と接続されているが，表示制御装
置４１等は遊技機用演算処理装置３２が有する通信制御
装置（ＳＣＵ１又はＳＣＵ２）とコネクタを介して接続
されている。又，５１は各種の効果音を発生する為のス
ピーカを示す。

【００２０】図８は遊技機用演算処理装置３２の内部構
成例を示すブロック図であり，５２はＣＰＵコア，５３
はＲＡＭ，５４はＲＯＭ，５５はメモリ制御回路，５６
は不揮発性メモリ，５７は排出制御装置４２に割り当て
られた通信制御装置（ＳＣＵ１），５８は表示制御装置
４１に割り当てられた通信制御装置（ＳＣＵ２），５９
は外部バスインタフェース，６０は内部バス，６１はク
ロックジェネレータ，６２はリセット割込制御回路，６
３はＣＴＣ，６４はアドレスデコーダ，６５は出力制御
回路，６６はＰＩＯ，６７はウォッチドッグタイマを各
々示す。

【００２１】ＣＰＵコア５２は例えば８ビットのマイク
ロプロセッサであり，遊技機の遊技動作をＲＯＭ５４内
に格納された遊技用プログラムに基づいて１シーケンス
単位で実行する。ＲＡＭ５３はプログラムの実行中に発
生するデータを一時的に記憶するためのものであり，特
に本発明との関連では乱数発生用のデータを計数記憶為
のレジスタ領域，可変表示ゲームを開始させる為の始動
孔への入賞球数を記憶為のレジスタ領域，分岐用の処理
番号を記憶する為のレジスタ領域等が用意されている。
ＲＯＭ５４は第１の記憶手段及び第２の記憶手段として
作用するものであり，セキュリティプログラム，及び遊
技用プログラムを格納する。メモリ制御回路５５はＣＰ
Ｕコア５２によって実行されるプログラムの切り替えを
制御する為のものであり，特に本実施例との関係では起
動時にセキュリティプログラムの立ち上げを行う。不揮
発性メモリ５６は電源オフによっても記憶内容を保持す
るメモリ手段である。後述の確認装置による遊技プログ
ラムの検査が行われた回数は不揮発性メモリ５６に計数
記憶され，不揮発性メモリ５６は吐出回数記憶手段を構
成している。外部バスインタフェース５９は外部バス３
８にアドレスやデータを送出する。クロックジェネレー
タ６１は外付けの水晶発振器３３の出力を適当な周波数
に分周してＣＰＵコア５２，通信制御装置５７・５８，
外部装置に供給する。リセット割込制御回路６２は，遊
技機用演算処理装置３２全体をリセットとするシステム
リセット信号，ＣＰＵコア５２のみのリセット信号等を
発生する。ウォッチドッグタイマ６７は，ノイズ等によ
るプログラムの暴走防止用であり，設定時間内にクリア
されないとＣＰＵコア５２をリセットさせる。

【００２２】次に，図９は通信制御装置５７，５８の内
部構成を示すブロック図であり，６８は外部制御装置
（即ち，表示制御装置４１や排出制御装置４２）に対し
て送信するデータを一時記憶する送信データバッファ，
６９は外部制御装置から受信したデータを一時記憶する
受信データバッファ，７０は受信データバッファ６９に
受信データが書き込まれたことを示すステータスレジス
タ，７１は送信データバッファ６８に送信データを書き
込む時セットするコマンドレジスタ，７２は外部装置か
ら受信データを取り込むシリアル／パラレル変換機能を
有するレシーバ，７３は外部装置に送信データを送出す
るパラレル／シリアル変換機能を有するトランスミッ
タ，７４はクロックジェネレータ６１が発生したクロッ
クに同期してレシーバ７２，トランスミッタ７４を作動
させるボーレートジェネレータである。又，７５は送受
信コントローラであり，レシーバ７２が外部装置から受
信データを取り込むとステータスレジスタ７０をセット
するとともに受信データを受信データバッファ６９に記
憶させ，コマンドレジスタ７１がセットされると送信デ
ータバッファ６８内の送信データをトランスミッタ７３
に送出させる。更に，７６はボーレートの設定等を行う
モードレジスタ，７７は通信制御装置内のバスを各々示
す。

【００２３】次に，図１０は役物制御装置３１と遊技用
プログラム確認装置（単に確認装置と略称する。）７８
の接続状態を原理的に示すブロック図であり，役物制御
装置３１側の外部制御装置（本実施例では排出制御装置
４２）が接続されるコネクタ７９（即ち，通信制御装置
５７の出力コネクタ）と確認装置７８側のコネクタとが
ケーブル８１で接続される。従って，本実施例では遊技
用プログラムの立ち入り検査に際して遊技機用演算処理
装置３２を役物制御装置３１を構成する基盤から着脱す
る必要がない。

【００２４】次に，図１１は確認装置７８の内部構成例
を示すブロック図であり，８２はＣＰＵ，８３は確認装
置の動作プログラムが格納されたＲＯＭ，８４は確認動
作中に発生する各種中間データを記憶するＲＡＭ，８５
は確認装置７８を起動する為の起動スイッチ，８６は起
動スイッチ８５のノイズ等を除去するフィルタ，８７は
入力ポート，８８は遊技用プログラムが正常と判定され
た時に点灯する正常ＬＥＤ，８９は遊技用プログラムが
異常と判定された時に点灯する異常ＬＥＤ，９０，９１
は各々ドライバ及び出力ポート，９２は判定用のマスタ
ＲＯＭ９３が装着されているソケット，９４は確認装置
７８の内部バスを示す。

【００２５】次に，上記事項及び図１２乃至図２０に示
すフローチャートを参照して本実施の形態の動作を説明
する。先ず，ステップＳ１で遊技機側の電源が投入され
ることによって図１２に示すプログラムがスタートす
る。

【００２６】ステップＳ２でメモリ制御回路５５（図８
参照）はシステム起動時にＲＯＭ５４内に用意されたセ
キュリティプログラムの実行を開始させる。先ず，セキ
ュリティプログラムが実行されると，先ず，ステップＳ
３で不揮発性メモリ５６内に動作不能フラッグがセット
されていないかどうかが確認される。この動作不能フラ
グは確認装置７８による確認作業が所定回数以上実行さ
れた時にステップＳ９でセットされるものであり，通常
はクリアされているので，次のステップＳ４に移行する
が，もしも動作不能フラッグがセットされている場合に
はシステムはハングアップする。

【００２７】続いて，ステップＳ４で通信制御装置５７
内のステータスレジスタ７０がセットされているか否か
を判別する。このステータスレジスタ７０は確認装置７
８がコネクタ７９に対して装着されていない限り，この
時点では初期クリアされたままである。従って，ステッ
プＳ１１に移行する。このステップＳ１１で所定時間内
にステータスレジスタ７０がセットされるとステップＳ
５に移行し，所定時間内にセットされない場合にはステ
ップＳ２１（図１４）に移行する。確認装置７８は立入
検査の時にのみ装着されるので，先ずステップＳ２１に
移行する場合を先に説明する。

【００２８】ステップＳ２１ではＲＯＭ５４内の遊技用
プログラムから所定の暗号化アルゴリズムに従って暗号
化データを算出する。即ち，ＲＯＭ５４内のセキュリテ
ィプログラム中には与えられたデータを暗号化するため
のアルゴリズムが予め格納されており，ＲＯＭ５４内か
ら読み出した遊技用プログラムを上記暗号化アルゴリズ
ムに従って暗号化し，算出した暗号化データをＲＡＭ５
３に一時的に記憶する。一方，ＲＯＭ５４内の遊技用プ
ログラムに割り当てられた一部領域（例えば末尾領域）
には予め第三者機関によって暗号化された暗号化データ
が格納されており，ステップＳ２２ではＲＯＭ５４内の
暗号化データを読み出す。そして，ステップ２３でＲＯ
Ｍ５４内に予め格納されていた暗号化データとステップ
Ｓ２１で遊技用プログラムを暗号化アルゴリズムに基づ
いて暗号化したデータとを照合し，両者が一致すればメ
モリ制御回路５５はメモリ領域をセキュリティプログラ
ムから図１５以降の遊技用プログラムに切り替える。
又，不一致の場合にはシステムはハングアップする。

【００２９】図１５の遊技用プログラムに移行するとス
テップＳ２７で初期化処理（各種フラッグのクリア等）
を行い，ステップＳ２８で賞球制御処理を行う。賞球制
御処理に関しては図１７に詳細に示されている。先ず，
ステップＳ５１で通信制御装置５７のステータスレジス
タ７０がセットされているか否かを見る。通信制御装置
５７には立入検査時を除いて排出制御装置４２が接続さ
れており（図７参照）排出制御装置４２は入賞球を検出
すると賞球要求を通信制御装置５７のレシーバ７２に送
っている。送受信コントローラ７５はレシーバ７２から
賞球要求を受け付けるとステータスレジスタ７０に受信
フラッグをセットするとともに受信データバッファ６９
に賞球要求を書き込んでいる。

【００３０】ＣＰＵコア５２はリセット割込制御回路か
らの定期的な割込要求毎に繰り返される賞球制御処理に
おいて通信制御装置５７のステータスレジスタ７０がセ
ットされていると，以下に説明する賞球制御処理を行
い，しからざる時はメインルーチンに復帰する。即ち，
ＣＰＵコア５２はステータスレジスタ７０がセットされ
ていると受信データバッファ６９内に記憶されている受
信データを読み込み，賞球要求か否かを判別する。賞球
要求の場合には賞球数をセットするが，本実施例では賞
球の入賞領域が可変表示ゲームを起動する為の始動孔へ
の入賞であるか或いはその他の入賞領域であるかによっ
て排出賞球数に差を設けている。

【００３１】そこで，本実施例ではＲＡＭ５３内に始動
孔への入賞球数を計数記憶する為のレジスタ領域を設
け，始動スイッチ４８（図７参照）への入賞球の検出信
号が加えられる毎に図１６で後述する様に始動孔への入
賞球数を計数記憶する為のレジスタ領域を加算し，始動
孔への入賞に基づく賞球排出処理を行う毎に当該レジス
タ領域の数値を減算する様にしている。又，本実施例で
は始動孔への入賞には，賞球の排出という意味の他に，
可変表示ゲームを開始する権利数としての意味も与えら
れており，可変表示ゲームを開始する為の権利数は例え
ば「４」を上限値としてそれ以上の始動孔４８への連続
入賞はオーバフローさせる様にしている一方で賞球の排
出に関しては特段の上限を設けていないことから，ＲＡ
Ｍ５３内には，賞球の排出処理をする為の始動孔への入
賞球数を計数記憶する為の第１のレジスタ領域と，可変
表示ゲームを開始させるための始動孔への入賞球数を計
数記憶する為の第２のレジスタ領域とを別々に設けてい
る。そして，ステップ５４で判別するレジスタ領域は賞
球排出処理の為の始動孔への入賞球数を計数記憶するた
めの第１のレジスタ領域であり，後述の図１６のステッ
プＳ４４で加算されるレジスタ領域である。

【００３２】そして，ＣＰＵコア５２はＲＡＭ５３内の
始動孔計数記憶用第１レジスタ領域が「１」以上である
と，始動孔に対して定められた賞球数（例えば７個）を
通信制御装置５７内の送信データバッファ６８にセット
するとともに始動孔計数記憶用第１レジスタ領域を１減
算し（ステップＳ５６，Ｓ５７），始動孔計数記憶用第
１レジスタ領域が「０」であると一般入賞孔に対して定
められた賞球数（例えば１３個）を通信制御装置５７内
の送信データバッファ６８にセットし（ステップＳ５
５），しかる後に通信制御装置５７内のコマンドレジス
タ７１をセットして図１５のメインルーチンに復帰す
る。

【００３３】この様にして通信制御装置５７内のコマン
ドレジスタ７１がセットされると送受信コントローラ７
５は送信データバッファ６８に書き込まれた賞球数をト
ランスミッタ７３を介して排出制御装置４２に送出し，
排出制御装置４２は指定された数の賞品球を排出する。

【００３４】このようにして賞球制御処理からメインル
ーチンに復帰するとＣＰＵコア５２はステップＳ２９で
表示制御装置４１を使用した可変表示ゲームを開始させ
る為の始動スイッチ４６の入力処理に移行する。始動ス
イッチ４６の入力処理に関しては図１６に詳細に示され
ている。始動スイッチ４６の入力処理に移行すると，Ｃ
ＰＵコア５２はステップＳ４３で特定領域への入賞に伴
って始動スイッチ４６がオンしているか否かを見る。そ
して，始動スイッチ４６がオンしていない場合には，そ
のままメインルーチンに復帰する。一方，始動スイッチ
４６がオンしていると，ステップＳ４４でＲＡＭ５３内
に用意された始動孔計数記憶用第１レジスタ領域を
「１」加算する。そして，このレジスタ計数値は始動孔
に対する賞球排出の実行に伴って図１７のステップＳ５
７で減算されることは既述の通りである。

【００３５】続いて，ＣＰＵコア５２はステップＳ４５
でＲＡＭ５３内の始動孔計数記憶用第２レジスタ領域の
計数値が「４」以下であるか否かを確認する。本実施例
では表示制御装置４１を使用した可変表示ゲームを開始
する権利数は最大「４」までは保持出来るがそれ以上は
たとえ始動スイッチ４６が作動してもオーバフローする
様になされている。従って，始動孔計数記憶用第２レジ
スタ領域の計数値が「４」を超過しているとそのままメ
インルーチンに復帰し，「４」以下の場合には始動孔計
数記憶用第２レジスタ領域を１加算した後に（Ｓ４６）
可変表示ゲームの結果判別用の乱数を取得する。

【００３６】より詳細にはＲＡＭ５３内には乱数を作成
するための乱数作成領域と，この乱数作成領域から取得
した特殊図柄判定用の乱数値を記憶するための乱数記憶
領域が割り当てられており，乱数作成領域の内容は，例
えば確率を１／２００とした場合には（０〜１９９）の
間でメインルーチンの割込処理毎に「乱数作成領域加算
ステップＳ３０」でサイクリックに更新されている。そ
して，ＣＰＵコア５２はステップＳ４７で乱数作成領域
の数値（即ち，０〜１９９の間で歩進される数値）を読
み出して，この数値をステップ４８で乱数記憶領域へ格
納してメインルーチンに復帰する。そして，メインルー
チンではステップＳ３０で乱数作成領域を加算するが，
割込処理の度に始動スイッチ４６がオンしている訳では
ないので取得される乱数値はランダムなものとなる。

【００３７】メインルーチンのステップＳ３０で乱数作
成領域加算をした後にステップＳ３１で処理番号（処理
番号はＲＡＭ５３内に用意された処理番号記憶用のレジ
スタ領域に記憶されている。）に応じて通常処理，図柄
変動処理，大当たり処理，ハズレ処理のいずれかの処理
に分岐し，各々の分岐処理の後にステップＳ３６〜ステ
ップＳ４０の外部情報処理（集中管理装置に対する情報
伝達等），出力処理（各種ソレノイド等の出力），ラン
プＬＥＤ処理（飾りランプ等を点灯する処理），音出力
処理（効果音の発生処理），不正監視処理（各種不正行
為の監視処理）等を順次実行し，次の割込タイミングで
ステップＳ２８に戻る。

【００３８】処理番号記憶用のレジスタ領域が「通常処
理」を示している時は図１８のステップＳ６０の「通常
処理」にジャンプし，ステップＳ６１で始動孔計数記憶
用第２レジスタ領域の内容を見る。この始動孔計数記憶
用第２レジスタ領域は始動スイッチ４６のオンに伴って
図１６のステップＳ４６で加算されたものであり，始動
孔計数記憶用第２レジスタ領域が「０」を示している
と，ステップＳ７１及びＳ７２で通信制御装置５８の送
信データバッファ６８に通常表示データをセットすると
ともに通信制御装置５８のコマンドレジスタ７１に送信
コマンドをセットしてメインルーチンに復帰する。この
ようにしてコマンドレジスタ７１がセットされたことに
伴い通信制御装置５８の送受信コントローラ７５は送信
データバッファ６８に書き込まれた通常表示データをト
ランスミッタ７３を介して表示制御装置４１にシリアル
伝送するので，表示制御装置４１は通常の表示を行う。
尚，ステップＳ６１で始動孔計数記憶用第２レジスタ領
域が「０」と判別された場合には，処理番号の変更処理
がなされないので，割込要求毎に繰り返されるステップ
Ｓ３１での分岐処理では，始動孔計数記憶用第２レジス
タ領域が「１」以上になるまでは図１８の「通常処理」
に分岐することになる。

【００３９】一方，ステップＳ６１で始動孔計数記憶用
第２レジスタ領域が「１」以上である場合にはステップ
Ｓ６２で始動孔計数記憶用第２レジスタ領域を「１」減
算した後に，ステップＳ６３でＲＡＭ５３内の乱数記憶
領域内の乱数値（既述のステップＳ４８で書き込まれた
数値）を読み込み，ステップＳ６４で所定の判定値と比
較する。その結果，乱数記憶領域から読み出した乱数値
が大当たりに相当する数値である場合はステップＳ６６
で大当たり停止情報（例えば，「７，７，７」という表
示データ）を通信制御装置５８の送信データバッファ６
８にセットし，ステップＳ６７でＲＡＭ５３内に大当た
りフラッグをセットして，ステップ６９に進む。又，上
記の乱数値が大当たり以外の数値であると，ステップＳ
６８でハズレ停止情報（例えば「７．７．７」以外の表
示データ）を通信制御装置５８の送信データバッファ６
８にセットし，この場合には大当たりフラッグはセット
せずにステップ６９に進む。そして，ステップＳ６９で
通信制御装置５８のコマンドレジスタ７１をセットし，
ステップＳ７０でＲＡＭ５３内の処理番号フラッグを
「図柄変動処理」に変更して，メインルーチンに復帰
し，メインルーチンでは次の割込要求に対応したステッ
プＳ３１の処理番号による分岐で図１９の図柄変動処理
に移行する。そして，通信制御装置５８はコマンドレジ
スタ７１がセットされると，送受信コントローラ７５が
送信データバッファ６８にセットされているデータ
（「大当たり停止情報」或いは「はずれ停止情報」）を
トランスミッタ７３を介して表示制御装置４１にシリア
ル伝送する。

【００４０】一方，表示制御装置４１側では「大当たり
停止情報」或いは「はずれ停止情報」を受け取ると，図
外の可変表示装置の表示図柄を更新し，受け付けた停止
情報が得られた時点で表示図柄の変動を停止するととも
に図柄の変動を停止したことを示す情報を通信制御装置
５８に伝送する。通信制御装置５８ではレシーバ７２を
介してこの情報を受け取ると，送受信コントローラ７５
はステータスレジスタ７０をセットするとともに受信し
たデータを受信データバッファ６９にセットする。

【００４１】遊技機用演算処理装置側では，次の割込タ
イミングでのステップＳ３１の処理番号への分岐で図１
９の図柄変動処理に分岐すると，ステップＳ７５で通信
制御装置５８のステータスレジスタ７０がセット（セッ
トされていない場合メインルーチンに復帰し，次の割込
タイミングでの分岐処理以降に実行する。）されている
と，ステップＳ７６で通信制御装置５８の受信データバ
ッファ６９の内容を読み込み，ステップＳ７７で変動停
止情報（図柄の変動が停止したことを示す情報）である
か否かを判別し，その結果，変動停止情報であることを
確認するとステップＳ７８でＲＡＭ５３内に大当たりフ
ラッグがセットされているか否かを判別する。この大当
たりフラッグは既に説明した図１８の通常処理のステッ
プＳ６５の乱数判別の結果大当たりが発生した時にステ
ップＳ６７によってセットされるものであり，ＣＰＵコ
ア５２はＲＡＭ５３内に大当たりフラッグがセットされ
ていればステップＳ７９でＲＡＭ５３内の処理番号レジ
スタの内容を大当たり処理を示す処理番号に変更すると
ともにステップＳ８０でＲＡＭ５３内の大当たりフラッ
グをクリアしてメインルーチンに復帰する。又，大当た
りフラッグがセットされていない場合にはステップＳ８
１でＲＡＭ５３内の処理番号レジスタの内容をハズレ処
理を示す処理番号に変更してメインルーチンに復帰す
る。

【００４２】そして，次の割込タイミングに伴いメイン
ルーチンのステップＳ３１による分岐処理において大当
たり処理に分岐すると大当たりに伴う処理（例えば，変
動入賞装置４３の長時間の開成，装飾表示器４５に大当
たりを示す装飾表示，スピーカ５１から大当たりに伴う
効果音の発生，管理装置４７に対する大当たり発生の伝
達等）の準備をし，これらはＳ３６〜Ｓ３９のステップ
で管理装置に伝達され，或いは，目的となる制御対象デ
バイスに伝達される。又，メインルーチンのステップＳ
３１による分岐処理でハズレ処理に分岐するとハズレに
伴う処理（例えば装飾表示器４５にはずれを示す装飾表
示，スピーカ５１からはずれに伴う効果音の発生等）の
準備をし，これらもＳ３６〜Ｓ３９のステップで管理装
置４７に伝達され，或いは，目的となる制御対象デバイ
スに伝達される。

【００４３】さてここまでは確認装置７８を装着しなか
った場合の動作であり，次に確認装置７８を装着した場
合の動作を説明する。確認装置７８は図７に示す排出制
御装置４２を接続するためのコネクタを使用して装着さ
れる。従って，確認装置７８を接続するに際しては排出
制御装置４１のコネクタを抜き取り，そこに確認装置７
８を装着し，遊技機用演算処理装置３２の電源を立ち上
げる。

【００４４】図２０は確認装置７８側の動作を示してお
り，ステップＳ８４で確認装置側７８（図１１参照）の
ＣＰＵ８２はＲＯＭ８３内のプログラムに従ってプログ
ラムカウンタの初期化等の初期化処理がなされた後に起
動スイッチ８５が押されるのを待つ。起動スイッチ８５
が押されるとＣＰＵ８２は正常ＬＥＤ８８及び異常ＬＥ
Ｄ８９を消灯した後に出力ポート９１，ドライバ９０を
介して通信制御装置５７のレシーバ７２に起動信号を伝
送する。応じて通信制御装置５７の送受信コントローラ
７５はステータスレジスタ７０をセットするとともに受
信データバッファ６９に起動信号を書き込む。

【００４５】一方，遊技機用演算処理装置３２側では電
源が立ち上げられたことにより既に説明した図１２の処
理を実行する。そして，ステップＳ１１の定める所定時
間が経過する以前にステップＳ４で通信制御装置５７の
ステータスレジスタ７０がセットされたことを確認する
とステップＳ５で通信制御装置５７の受信データバッフ
ァ６９の内容を読み込み，ステップＳ６で正規の起動信
号であるか否かを判別する。そして，正規の起動信号が
検出されない場合には，遊技用プログラムの漏泄等の目
的で何らかの装置を装着したものと考えられるので，ス
テップＳ９で不揮発性メモリ５６に動作不能フラッグを
セットした後にシステムをハングアップさせる。又，ス
テップＳ６で正規の起動信号であると判別された場合に
は，ステップＳ７で不揮発性メモリ５６内の送出回数メ
モリの記憶値を１加算し，ステップＳ８で送出回数メモ
リの計数値が設定値（例えば５）以上になったか否かを
判別する。１台の遊技機に対して度々立入検査が行われ
ることは不自然であり，遊技用プログラムの漏泄等を防
止する為，ステップＳ８で送出回数メモリの数値が設定
値以上になっている場合には，ステップＳ９で不揮発性
メモリ５８に動作不能フラッグをセットして，システム
をハングアップさせる。

【００４６】ステップＳ８で送出回数メモリが設定値以
下であると，ステップＳ１０で役物コード（遊技機のＩ
Ｄコード）の送出処理を実行する。より具体的には通信
制御装置５７のコマンドレジスタ７１をセットするとと
もに送信データバッファ６８に対して役物コードを書き
込む。通信制御装置５８側では送受信コントローラ７５
はコマンドレジスタ７１がセットされると送信データバ
ッファ６９に書き込まれた役物コードをトランスミッタ
７３を介して確認装置７８のコネクタ８０にシリアル伝
送する。

【００４７】一方，確認装置７８側では図２０のプログ
ラムを実行しており，ステップＳ８８ではコネクタ８０
から伝送された役物コードがフィルタ８６及び入力ポー
ト８７を介して取り込まれるのを待つ。そして，役物コ
ードが取り込まれるとステップＳ８９で役物コードが正
常なものであるか否かを判別し，役物コードが正常でな
い場合には遊技用プログラムの照合処理を行うまでもな
く異常ＬＥＤ８９を点灯して異常が生じていることを表
示し動作を終了する。即ち，確認装置側で行う遊技の認
証作業に相当する。又，ステップＳ８９で役物コードが
正常であると判定された場合には，確認装置７８側のＣ
ＰＵ８２は確認装置コード（確認装置のＩＤコード）を
出力ポート９１，ドライバ９０を介して通信制御装置５
７のレシーバ７２に伝送する。応じて通信制御装置５７
の送受信コントローラ７５はステータスレジスタ７０を
セットするとともに受信データバッファ６９に確認装置
コードを書き込む。

【００４８】遊技機用演算処理装置３２側ではステップ
Ｓ１０で役物コードの送出を行った後にステップＳ１２
で通信制御装置５７のステータスレジスタ７０がセット
されるのを待つ。そして，ステータスレジスタ７０がセ
ットされると，ステップＳ１３で受信データバッファ６
９の内容を読み込み，ステップＳ１４で確認装置コード
であるか否かを判別し，ステップＳ１５で正常なコード
であるか否かを判別し，判別の結果が否定の場合にはス
テップＳ２０で不揮発性メモリ５６に動作不能フラッグ
をセットしてシステムをハングアップさせる。即ち，遊
技機側で行う確認装置の認証作業に相当する。

【００４９】ステップＳ１５で確認装置コードが正常で
あると判別すると，遊技機用演算処理装置３２側のＣＰ
Ｕコア５２はステップＳ１６でＲＯＭ５４内に格納され
ている遊技プログラムを確認装置７８側に伝送する。
尚，伝送手順は既に説明した様に通信制御装置５７を介
して行われることはいうまでもない。遊技用プログラム
の伝送はステップＳ１７，Ｓ１８でＲＯＭ５４の読み出
しアドレスを加算しながら全データが送出されるまで繰
り返し実行され，遊技用プログラムの全データの送出が
完了するとＣＰＵコア５２はデータの送出完了を示す最
終情報を確認装置７８側に伝送する。

【００５０】一方，確認装置７８側ではステップＳ９１
で伝送された遊技プログラムを伝送単位毎に読み込み，
ステップＳ９２で最終情報を確認すると遊技機側から読
み込んだ遊技プログラムをソケット９２に装着されてい
るマスタＲＯＭ９３内に予め格納されているマスタプロ
グラムと照合し（ステップＳ９３），ステップＳ９４で
両者の一致が検出された場合にはステップＳ９５で正常
ＬＥＤを８８点灯して動作を終了し，一致が検出されな
い場合にはステップＳ９６で異常ＬＥＤを点灯して動作
を終了する。

【００５１】

【発明の効果】以上説明したように本発明によれば，請
求項１記載の発明によれば遊技用プログラム１の実行過
程で，例えば表示制御装置等の外部制御装置がプログラ
ム実行手段の制御下で各々の制御動作を実行する時に，
遊技機本体のプログラム実行手段と外部制御装置間の通
信処理は独立した通信手段が行うので，プログラム処理
に要する時間や通信制御の為のプログラムを節約するこ
とが出来る。

【００５２】又，請求項２よる場合，プログラム実行手
段は，外部制御装置に対してデータを送出する場合には
通信手段の送信状態記憶手段をセットするとともに送信
データ記憶手段に対して送信データを書き込めば送受信
制御手段が送信データ記憶手段内の送信データをデータ
送信手段から外部制御装置に対して送出し，又，受信状
態記憶手段がセットされた場合には受信データ記憶手段
に書き込まれたデータを取り込む様にすればよいので，
プログラム実行手段と外部制御装置との間の通信をチッ
プ内デバイスとのデータ交信と同様の手順で行うことが
可能となる。

【００５３】又，請求項３による場合，第１の記憶手段
に格納された遊技用プログラムの正当性を判定する為に
確認装置に対して遊技用プログラムを送出するに際して
前記外部制御装置と通信を行う為の通信手段を接続する
ための端子点を兼用使用するのでチップの着脱に伴うＩ
Ｃピンの損傷等のトラブルも無く，遊技機用演算処理装
置を基盤上から着脱する必要がないことから，遊技機用
演算処理装置チップを基盤上に半田付けすることが可能
となり，装置の信頼性も向上する。

【００５４】又，請求項４による場合，不揮発性メモリ
によって構成された吐出回数記憶手段がプログラム吐出
手段の作動回数，即ち，確認装置によって遊技用プログ
ラムの正当性の確認操作を行った回数を計数記憶し，そ
の計数記憶値が予設定値に達すると不能動化手段がプロ
グラム実行手段を不能動化することが出来るので，遊技
用プログラムの解読等の目的を以て遊技用プログラムの
吐出を試みることが困難になり，プログラムの保全性が
向上する

【００５５】又，請求項５による場合，確認装置側での
遊技機の認証及び遊技機側での識別手段による確認装置
の認証が行われることを条件に遊技用プログラムの吐出
がなされるので，遊技用プログラムの漏泄を有効に防止
することが可能となる。

【００５６】更に，請求項６による場合，請求項４と同
様に不揮発性メモリによって構成された吐出回数記憶手
段がプログラム吐出手段の作動回数を計数記憶し，その
計数記憶値が予設定値に達すると不能動化手段がプログ
ラム実行手段を不能動化するとともに，更に識別手段に
よる確認装置の認証がとれなかった場合にもプログラム
実行手段が不能動化されるので，遊技用プログラムの解
読等の目的を以て遊技用プログラムの吐出を試みること
が困難になり，プログラムの保全性が更に向上する。

【図面の簡単な説明】

【図１】請求項１に示す遊技機用演算処理装置を原理的
に示すブロック図。

【図２】請求項２に示す遊技機用演算処理装置を原理的
に示すブロック図。

【図３】請求項３に示す遊技機用演算処理装置を原理的
に示すブロック図。

【図４】請求項４に示す遊技機用演算処理装置を原理的
に示すブロック図。

【図５】請求項５に示す遊技機用演算処理装置を原理的
に示すブロック図。

【図６】請求項６に示す遊技機用演算処理装置を原理的
に示すブロック図。

【図７】本発明をパチンコ遊技機の役物制御装置に適用
した実施例の遊技機の制御システムのブロック図。

【図８】図７に示す実施例の遊技機用演算処理装置の内
部構成を示すブロック図。

【図９】図８に示す遊技機用演算処理装置内の通信制御
装置の内部構成を示すブロック図。

【図１０】本発明が適用される役物制御装置と確認装置
との接続状態を示すブロック図。

【図１１】遊技用プログラム確認装置のブロック図。

【図１２】本発明の実施例にかかる遊技機のセキュリテ
ィプログラムの前段部分のフローチャート。

【図１３】本発明の実施例にかかる遊技機のセキュリテ
ィプログラムの中段部分のフローチャート。

【図１４】本発明の実施例にかかる遊技機のセキュリテ
ィプログラムの後段部分のフローチャート。

【図１５】本発明の実施例にかかる遊技機の遊技用プロ
グラムのフローチャート。

【図１６】遊技用プログラム中のスイッチ入力処理の部
分を示すフローチャート。

【図１７】遊技用プログラム中の賞球制御処理の部分を
示すフローチャート。

【図１８】遊技用プログラム中の通常処理の部分を示す
フローチャート。

【図１９】遊技用プログラム中の図柄変動処理の部分を
示すフローチャート。

【図２０】遊技用プログラム確認装置のフローチャー
ト。

【符号の説明】

１ 遊技用プログラム ２ 第１の記憶手段 ３ 正当性判定プログラム ４ 第２の記憶手段 ５ 正当性判定手段 ６ 遊技実行手段 ７ プログラム実行手段 ８ 外部制御装置 ９ 通信手段 １０ 送信データ記憶手段 １１ データ受信手段 １２ 受信データ記憶手段 １３ データ送信手段 １４ 送信状態記憶手段 １５ 受信状態記憶手段 １６ 送受信制御手段 １７ 端子点 １８ 確認装置 １９ プログラム吐出手段 ２０ 吐出回数記憶手段 ２１ 不能動化手段 ２２ 識別手段 ３１ 役物制御装置 ３２ 遊技機用演算処理装置 ３３ 水晶発振器 ３４ ドライバ ３５ フィルタ ３６ 出力ポート ３７ 入力ポート ３８ 外部バス ３９ サウンドジェネレータ ４０ アンプ ４１ 表示制御装置 ４２ 排出制御装置 ４３ 変動入賞装置 ４４ 記憶表示器 ４５ 装飾表示器 ４６ 外部情報端子 ４７ 管理装置 ４８ 第１種始動スイッチ ４９ カウントスイッチ ５０ 継続スイッチ ５１ スピーカ ５２ ＣＰＵコア ５３ ＲＡＭ ５４ ＲＯＭ ５５ メモリ制御回路 ５６ 不揮発性メモリ ５７ 通信制御装置 ５８ 通信制御装置 ５９ 外部バスインタフェース ６０ 内部バス ６１ クロックジェネレータ ６２ リセット／割込制御回路 ６８ 送信データバッファ ６９ 受信データバッファ ７０ ステータスレジスタ ７１ コマンドレジスタ ７２ レシーバ ７３ トランスミッタ ７４ ボー・レートジェネレータ ７５ 送受信コントローラ ７６ モードレジスタ ７７ バス ７８ 確認装置 ８２ ＣＰＵ ８５ 起動スイッチ ８８ 正常ＬＥＤ ８９ 異常ＬＥＤ ９２ ソケット ９３ マスタＲＯＭ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 遊技用プログラムを格納する第１の記憶
   手段と，該第１の記憶手段に格納された遊技用プログラ
   ムの正当性を判別するための正当性判定プログラムを格
   納する第２の記憶手段と，前記第２の記憶手段に格納さ
   れた正当性判定プログラムを実行し，前記第１の記憶手
   段に格納された遊技用プログラムの正当性が認められた
   場合に前記第１の記憶手段に格納された遊技用プログラ
   ムの実行を許容する正当性判定手段と，該正当性判定手
   段によって前記遊技用プログラムの実行が許容されたこ
   とに基づいて前記第１の記憶手段に格納された遊技用プ
   ログラムを実行する遊技実行手段とを少なくとも含むプ
   ログラム実行手段と，該プログラム実行手段の制御下に
   おいて，遊技過程における制御動作を実行するための外
   部制御装置との間で通信処理を実行する通信手段を有す
   る遊技機用演算処理装置。
2. 【請求項２】 請求項１記載の遊技機用演算処理装置に
   おいて，前記通信手段は，前記プログラム実行手段から
   前記外部制御装置に対する送信データを一時記憶する送
   信データ記憶手段と，前記送信データ記憶手段に一時記
   憶された送信データを前記外部制御装置に対して送出す
   るデータ送信手段と，前記外部制御装置から前記プログ
   ラム実行手段に対する受信データを一時記憶する受信デ
   ータ記憶手段と，前記受信データ記憶手段に一時記憶す
   る前記外部制御装置からの受信データを受信するデータ
   受信手段と，前記送信データ記憶手段が送信データを保
   有することを記憶する送信状態記憶手段と，前記受信デ
   ータ記憶手段が受信データを保有することを記憶する受
   信状態記憶手段と，少なくとも，前記データ受信手段が
   前記外部制御装置からの受信データを受け付けると前記
   受信状態記憶手段のセットと前記受信データの前記受信
   データ記憶手段に対する書込を行うとともに，前記送信
   状態記憶手段がセットされたことに基づき前記送信デー
   タ記憶手段に書き込まれている送信データを前記データ
   送信手段から送出させる送受信制御手段と，を具備する
   ことを特徴とする遊技機用演算処理装置。
3. 【請求項３】 請求項１又は請求項２記載の遊技機用演
   算処理装置において，前記遊技機用演算処理装置は，前
   記通信手段を前記外部制御装置と接続するための端子点
   を介して前記遊技用プログラムの正当性を判定する為の
   確認装置と接続可能であって，前記正当性判定手段は，
   前記端子点を介して接続された前記確認装置からの遊技
   用プログラム吐出要求に応答して遊技用プログラムを前
   記通信手段を介して前記確認装置に送出するプログラム
   吐出手段を具備することを特徴とする遊技機用演算処理
   装置。
4. 【請求項４】 請求項３記載の遊技機用演算処理装置に
   おいて，不揮発性メモリによって構成され，前記プログ
   ラム吐出手段の作動回数を計数記憶する吐出回数記憶手
   段を具備するとともに，前記正当性判定手段は，前記吐
   出回数記憶手段の計数記憶値が予設定値に到達したこと
   を判別すると前記プログラム実行手段を不能動化する不
   能動化手段を具備したことを特徴とする遊技機用演算処
   理装置。
5. 【請求項５】 請求項１又は請求項２記載の遊技機用演
   算処理装置において，前記遊技機用演算処理装置は，前
   記通信手段を前記外部制御装置と接続するための端子点
   を介して前記遊技用プログラム及び遊技機用演算処理装
   置の正当性を判定する為の確認装置と接続可能であっ
   て，前記正当性判定手段は，前記確認装置の正当性を判
   定する識別手段を具備し，前記正当性判定手段は，前記
   端子点を介して接続された前記確認装置による前記遊技
   機用演算処理装置の認証及び前記識別手段による前記確
   認装置の認証がなされたことを条件として，前記端子点
   を介して接続された前記確認装置からの遊技用プログラ
   ム吐出要求に応答して遊技用プログラムを前記通信手段
   を介して前記確認装置に送出するプログラム吐出手段を
   有することを特徴とする遊技機用演算処理装置。
6. 【請求項６】 請求項５記載の遊技機用演算処理装置に
   おいて，不揮発性メモリによって構成され，前記プログ
   ラム吐出手段の作動回数を計数記憶する吐出回数記憶手
   段を具備するとともに，前記正当性判定手段は，前記吐
   出回数記憶手段の計数記憶値が予設定値に到達した場合
   或いは前記識別手段による前記確認装置の認証が否定さ
   れた場合に前記プログラム実行手段を不能動化する不能
   動化手段を具備することを特徴とする遊技機用演算処理
   装置。