JPH10197889A - 薄膜トランジスタ液晶表示装置と駆動方法及び駆動装置 - Google Patents

薄膜トランジスタ液晶表示装置と駆動方法及び駆動装置

Info

Publication number
JPH10197889A
JPH10197889A JP9360970A JP36097097A JPH10197889A JP H10197889 A JPH10197889 A JP H10197889A JP 9360970 A JP9360970 A JP 9360970A JP 36097097 A JP36097097 A JP 36097097A JP H10197889 A JPH10197889 A JP H10197889A
Authority
JP
Japan
Prior art keywords
liquid crystal
data
crystal display
signal line
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9360970A
Other languages
English (en)
Other versions
JP3621982B2 (ja
Inventor
Lee Sun-Su
リー スン−ス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH10197889A publication Critical patent/JPH10197889A/ja
Application granted granted Critical
Publication of JP3621982B2 publication Critical patent/JP3621982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】一の信号線における電圧電位を長時間持続さ
せ、電力消費量を低減させる。 【解決手段】１列目の信号線(D1a) は１列目の奇数番目
の行のセルに接続され、信号線(D1a) から分岐している
信号線(D1b) は２列目の偶数番目のセルに接続されてい
る。同様に、２列目の信号線(D2b) は２列目の奇数番目
の行のセルに接続され、信号線(D2b) から分岐している
信号線(D2a) は１列目の偶数番目のセルに接続されてい
る。このように、一行毎に隣接する信号線のデータを入
力させることにより、一の列の電圧極性をほぼ一定値に
維持することができ、その結果、その列の電圧変動を抑
えることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
液晶表示装置（ＴＦＴ−ＬＣＤ）とその駆動方法に関
し、特に、ドットインバージョン方式で、コラムドライ
バーの電力消費量を減少させ得る画素アレー構造を有す
る薄膜トランジスタ液晶表示装置とその駆動方法に関す
る。
【０００２】
【従来の技術】一般的に、薄膜トランジスタ液晶表示装
置は、能動マトリクス液晶表示装置（ＡＭＬＣＤ；Acti
ve Matrix Liquid Crystal Display) であって、ダイナ
ミック(dynamic) 駆動方式を取り、画素電極の形状がマ
トリクス(matrix)構造を有する液晶表示素子中の各画素
毎に、能動素子(active device) 、例えば、薄膜トラン
ジスタを形成させ、個々の画素を別途に制御可能にする
方式を使用している。
【０００３】また、薄膜トランジスタマトリクスアレ
ー、即ち、データ出力表示部が形成された画素アレー部
の周辺部には、ゲート駆動回路とデータ駆動回路とが、
内蔵、又は、別個の回路として接続されている。この場
合、データ駆動回路とゲート駆動回路は、高電圧に対応
させるため、相補型構造を有する薄膜トランジスタから
構成される。
【０００４】ゲート駆動回路は、複数個の出力線を有す
るシフトレジスタ(shift register)と、シフトレジスタ
の出力線に接続された複数個の入出力線を有するバッフ
ァ(buffer)とからなり、各バッファの出力線は、画素ア
レー部の走査線に連結されている。そして、データ駆動
回路は、複数個の出力線を有するシフトレジスタと、シ
フトレジスタの出力線に接続された複数個の入出力線を
有するバッファと、バッファの出力線に接続されバッフ
ァ出力線から入力される信号により動作する複数個のパ
スゲート(pass gate) 素子とからなり、各パスゲート素
子は、データ信号引入線と画素アレー部の各信号線を接
続する。
【０００５】信号線に入力されたデータは、ゲート駆動
回路から発生したゲート駆動パルスによりターンオン(t
urn on) されて活性化された、走査線と信号線の交叉部
位に形成された薄膜トランジスタに導かれ、画素の液晶
及び補助容量キャパシタ等に伝達される。この場合、補
助容量キャパシタは、薄膜トランジスタがターンオンさ
れる時、液晶に信号が入力されるのと同時に信号が入力
され、画素に次信号の入力があるまで、液晶容量を一定
にする信号を維持し得るように補助する役割を果たす。
【０００６】液晶表示装置は、液晶の劣化を防止するた
めに交流駆動するが、１個の画素を基準としてポジティ
ブ信号とネガティブ信号とが周期的に液晶に交互にかか
る。ポジティブ信号における液晶電圧の変化値と、ネガ
ティブ信号における液晶電圧の変化値は相互に異なるの
で、このようなデータ信号の交流駆動方式は、液晶の実
効電圧を不均衡化させる。その結果、液晶に透過される
光量に差異が発生して、画面が点灯するフリッカー(fli
cker) 現象が発生する。
【０００７】このようなフリッカー現象を解消するため
に提案された方式として、任意の画素にデータ信号のポ
ジティブ信号とネガティブ信号とが交互に入力する方
式、即ち、データインバージョン(data inversion)があ
る。以下において、前記データインバージョンの種類を
簡単に列挙すると、画素アレー部の全領域において、フ
レーム［フィールド］を介して交互に入力され、画面が
変わる毎に、画素全体の光透過率が変わるフレーム［フ
ィールド］インバージョン(frame inversion) 、走査線
のラインを介して交互に入力され、マトリクスアレーの
各ライン毎に光透過率が変わるラインインバージョン(l
ine inversion)、信号線のライン即ち、コラムを介して
交互に入力され、各コラム毎に光透過率が変わるコラム
インバージョン(column inversion)、ラインインバージ
ョンとコラムインバージョンとを合わせた信号入力方法
で、水平及び垂直方向に隣接した画素の極性が反対とな
るように交互に入力され、所定の画素と隣の画素とで光
透過率が変わるドットインバージョン(dot inversion)
とがある。
【０００８】上述の如く、ドットインバージョンによる
データ信号入力方式が、画面全体の空間エバリジング(s
patial averaging) により、フリッカー、即ち、画面が
点灯する現象を他の方式よりも減少させることができ
る。このようなドットインバージョン方式を適用するた
めの、液晶パネルのレイアウトを添付の図３を参照して
説明すると下記のとおりである。
【０００９】多数の信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、…
と走査線Ｇ１、Ｇ２、Ｇ３、Ｇ４、…がそれぞれ交叉
し、マトリクス形態の画素アレー部を形成している。各
画素には、信号線と走査線とに接続された薄膜トランジ
スタと、薄膜トランジスタのドレーン電極に接続された
画素電極とが形成されている。従って、画素電極も、画
素と同様に、マトリクス形態のアレーを構成している。
この時に形成される薄膜トランジスタは、全画素におい
て、ｎ型またはｐ型の１種類のみのトランジスタが形成
されている。
【００１０】添付の図３では、全画素に対して、ｎ型の
薄膜トランジスタを使用した場合を図示しており、各画
素の共通電位(Vcom)は接地電位に等しい。このような画
素アレー部の周辺には、薄膜トランジスタを駆動させる
ためのゲート駆動回路１０と、薄膜トランジスタにデー
タ信号を入力するためのデータ駆動回路２０とが設けら
れている。ゲート駆動回路１０からは走査線Ｇ１，Ｇ
２，・・が延びており、データ駆動回路２０からは信号
線Ｄ１，Ｄ２，・・が延びている。
【００１１】図３に図示されている構造は、ドットイン
バージョン方式だけで使用されるものでなく、一般的な
液晶パネルの構造である。実際的には、インバージョン
方式の区別は、データ駆動回路の構造の差異ではなく、
データ駆動回路の作動方式の差異に基づいて行われる。
以下、添付の図４と図５とを参照して、従来のドットイ
ンバージョン方式を説明すると下記のとおりである。
【００１２】図４は、データ駆動回路のデータ駆動範囲
を図示したもので、各画素の共通電位を、接地電位には
等しくないＤＣ電圧に固定した場合のものである。この
共通電位としては任意の電位を選択し得る。図５は、液
晶パネルの画素が４×４の行列を形成していると想定
し、ドットインバージョン方式により、任意の１フレー
ム［フィールド］における画素に入力されたデータの極
性を示している。
【００１３】図５の電気的な極性（polarity) 表示にお
いて、「＋」表示は、図４のＶ３〜Ｖ４領域を意味し、
「−」表示は、同じく図４のＶ１〜Ｖ２領域に該当す
る。このように、データ駆動回路では、任意の走査線が
活性化された状態で、次の走査線が活性化されると、即
ち、列が変わる毎に、データの極性を反対にして出力す
るようになる。
【００１４】
【発明が解決しようとする課題】それにより、１つの信
号線を考えると、行が変わる毎に、Ｖ１〜Ｖ２の領域か
らＶ３〜Ｖ４の領域に、もしくはＶ３〜Ｖ４の領域から
Ｖ１〜Ｖ２の領域に、電圧の極性が変動せねばならない
ので、電圧変動幅が大きくなり、電力の消費が大きいと
いう短所がある。
【００１５】前記のような問題を解消するため、本発明
の目的は、１つの信号線で任意の瞬間に維持される第１
電圧電位の持続時間を延長し得るようにし、任意の単位
時間当りの電圧変動幅を減らして、電力の消費を抑制す
ることができる薄膜トランジスタ液晶表示装置とその駆
動方法を提供することにある。
【００１６】
【課題を解決するための手段】前記の目的を達成するた
め、本発明のうち、請求項１は、多数の液晶表示セルが
基板上にＮ個行とＭ個列のマトリクスを形成して配置さ
れている画素群と、前記液晶表示セルに任意のデータを
供給するためのＭ個の信号線と、前記液晶表示セルの各
々に１個ずつ備えられており、かつ、制御信号によって
接続された信号線を介して液晶表示セルにデータを伝達
するための経路をオン／オフするトランジスタ素子群
と、前記トランジスタ素子群の各トランジスタ素子に制
御信号を供給するＮ個の制御線とから構成される薄膜ト
ランジスタ液晶表示装置において、前記信号線のうち、
２ｎ−１（ｎは１以上の正の整数）番目の信号線は、任
意の地点から分岐し、２ｎ−１番目の画素列と２ｎ番目
の画素列を共通に経由し、前記信号線のうち、２ｎ番目
の信号線は、任意の地点から分岐し、２ｎ番目の画素列
と２ｎ−１番目の画素列を共通に経由し、前記２ｎ番目
の画素列を構成する各液晶表示セル中の奇数番目行に位
置する液晶表示セルには、前記２ｎ番目の信号線を介し
てデータが入力され、偶数番目行に位置する液晶表示セ
ルには、前記２ｎ−１番目の信号線の分岐線を介してデ
ータが入力され、前記の２ｎ−１番目の画素列を構成す
る各液晶表示セル中の奇数番目行に位置する液晶表示セ
ルには、前記２ｎ−１番目の信号線を介してデータが入
力され、偶数番目行に位置する液晶表示セルには、前記
２ｎ番目の信号線の分岐線を介してデータが入力される
ように構成された薄膜トランジスタ液晶表示装置を提供
する。
【００１７】請求項１に係る液晶パネルによれば、例え
ば、１列目の１，３，５，・・番目に位置する液晶表示
セルには１番目の信号線即ち第１列に対応する信号線か
らデータが入力され、同じく１列目の２，４，６，・・
番目に位置する液晶表示セルには２番目の信号線即ち第
２列に対応する信号線からデータが入力される。同様
に、２列目の１，３，５，・・番目に位置する液晶表示
セルには２番目の信号線即ち第２列に対応する信号線か
らデータが入力され、同じく２列目の２，４，６，・・
番目に位置する液晶表示セルには１番目の信号線即ち第
１列に対応する信号線からデータが入力される。
【００１８】従って、例えば、１列目の１番目の液晶表
示セルに１番目の信号線からデータが入力され、Ｖ１〜
Ｖ２の領域の電圧極性を有しているとすると、１列目の
２番目の液晶表示セルには２番目の信号線からデータが
入力され、同じく、Ｖ１〜Ｖ２の領域の電圧極性を有す
ることとなる。同様に、２列目の１番目の液晶表示セル
に２番目の信号線からデータが入力され、Ｖ３〜Ｖ４の
領域の電圧極性を有しているとすると、２列目の２番目
の液晶表示セルには１番目の信号線からデータが入力さ
れ、同じく、Ｖ３〜Ｖ４の領域の電圧極性を有すること
となる。
【００１９】このように、一つの信号線を考えると、行
が変わっても、ほぼ同一の電圧極性が維持されるので、
従来の薄膜トランジスタ液晶表示装置と比べて、電圧変
動幅を大幅に減らすことができる。結果的に、電力消費
量を大幅に減らすことができる。本発明のうち、請求項
２は、多数の液晶表示セルが基板上にＮ個行とＭ個列の
マトリクスを形成して配置され、前記液晶表示セルの各
列にデータを供給するためのＭ個の信号線を備えてお
り、前記信号線中の２ｎ−１番目の信号線は、任意の地
点から分岐し、２ｎ−１（ｎは１以上の正の整数）番目
の画素列と２ｎ番目の画素列を共通に経由し、前記信号
線中の２ｎ番目の信号線は、任意の地点から分岐し、２
ｎ番目の画素列と２ｎ−１番目の画素列を共通に経由
し、前記２ｎ番目の画素列を構成する各液晶表示セル中
の奇数番目行に位置する液晶表示セルには、前記２ｎ番
目の信号線を介してデータが入力され、偶数番目行に位
置する液晶表示セルには、前記２ｎ−１番目の信号線の
分岐線を介してデータが入力され、前記２ｎ−１番目の
画素列を構成する各液晶表示セル中の奇数番目行に位置
する液晶表示セルは、前記２ｎ−１番目の信号線を介し
てデータが入力され、偶数番目行に位置する液晶表示セ
ルは、前記２ｎ番目の信号線の分岐線を介してデータが
入力されるように構成される薄膜トランジスタ液晶表示
装置における、ドットインバージョン方式を適用するた
めの駆動方法であって、任意の画面を構成する画素デー
タが、水平同期と垂直同期とによりシリアルに入力され
る第１過程と、任意の水平同期に合せて、前記の第１過
程において入力されたデータ中で、２ｎ−１番目の画素
データは第１極性を持たせ、２ｎ番目の画素データは第
２極性を持たせるように設定する第２過程と、２ｎ−１
番目の水平同期空間では、前記第２過程で極性が設定さ
れた画素データ中で、該当する水平同期区間に対応する
２ｎ番目のデータは、２ｎ番目の信号線上を伝達させ、
２ｎ−１番目のデータは２ｎ−１番目の信号線上を伝達
させる第３過程と、前記の第２過程が終了した後、２ｎ
番目の水平同期区間では、前記の第２過程で極性が設定
された画素データ中、該当する水平同期区間に対応する
２ｎ−１番目のデータは、２ｎ番目の信号線上を伝達さ
せ、２ｎ番目のデータは２ｎ−１番目の信号線上を伝達
させる第４過程とを含むことを特徴とするドットインバ
ージョン方式を適用するための薄膜トランジスタ液晶表
示装置の駆動方法を提供する。
【００２０】請求項３に記載されているように、請求項
２に記載した方法において、第４過程以降に垂直同期が
検出されると、前記第２過程において、２ｎ−１番目の
画素データは第２極性を持たせ、２ｎ番目の画素データ
は第１極性を持たせるように設定することが好ましい。
本発明のうち、請求項４は、多数の液晶表示セルが基板
上にＮ個行とＭ個列のマトリクスを形成して配置され、
前記液晶表示セルの各列にデータを供給するためのＭ個
の信号線が備えられており、前記信号線中の２ｎ−１
（ｎは１以上の正の整数）番目の信号線は、任意の地点
から分岐し、２ｎ−１番目の画素列と２ｎ番目の画素列
を共通に経由し、前記信号線中の２ｎ番目の信号線は、
任意の地点から分岐し、２ｎ番目の画素列と２ｎ−１番
目の画素列とを共通に経由し、前記２ｎ番目の画素列を
構成する各液晶表示セル中の奇数番目行に位置する液晶
表示セルには、前記２ｎ番目の信号線を介してデータが
入力され、偶数番目行に位置する液晶表示セルには、前
記２ｎ−１番目の信号線の分岐線を介してデータが入力
され、前記２ｎ−１番目の画素列を構成する各液晶表示
セル中の奇数番目行に位置する液晶表示セルには、前記
２ｎ−１番目の信号線を介してデータが入力され、偶数
番目行に位置する液晶表示セルには、前記２ｎ番目の信
号線の分岐線を介してデータが入力されるように構成さ
れる薄膜トランジスタ液晶表示装置におけるドットイン
バージョン方式を適用するための駆動装置において、任
意の画面を構成する画素データが、水平同期と垂直同期
とによりシリアルに入力され、任意の水平同期に合せて
入力されたデータ中の、２ｎ−１番目の画素データには
第１極性を持たせ、２ｎ番目の画素データには第２極性
を持たせるように設定し、２ｎ−１番目の画素データは
２ｎ−１番目の信号線上を伝達させ、２ｎ番目の画素デ
ータは２ｎ番目の信号線上を伝達させるＭ個の駆動部
と、水平同期信号を計数し、その計数値を第１論理状態
と第２論理状態のみで出力する１ビットカウンターと、
２ｎ−１番目の駆動部の出力線と２ｎ番目の駆動部の出
力線に、それぞれ１個づつ備えられ、前記１ビットカウ
ンターから出力される計数装置の論理状態により、前記
２ｎ−１番目の駆動部から出力される信号は、２ｎ−１
番目の信号線上を伝達させ、２ｎ番目の駆動部から出力
される信号は、２ｎ番目の信号線上を伝達させるか、あ
るいは、２ｎ−１番目の駆動部から出力される信号は、
２ｎ番目の信号線上を伝達させ、２ｎ番目の駆動部から
出力される信号は、２ｎ−１番目の信号線上を伝達させ
るスイッチング手段と、を含むことを特徴とするドット
インバージョン方式を適用するための薄膜トランジスタ
液晶表示装置の駆動装置を提供する。
【００２１】この請求項４に係る装置によれば、請求項
３に記載した方法が実現される。請求項５に記載されて
いるように、請求項４に記載した駆動装置においては、
前記のスイッチング手段は、前記１ビットカウンターか
ら出力される信号がゲート端子に入力され、オン／オフ
動作をし、オン動作時にドレーン端子に入力される前記
２ｎ−１番目の駆動部の出力データを、２ｎ番目の信号
線上に伝達させる第１ＮＭＯＳトランジスタと、前記第
１ＮＭＯＳトランジスタのドレーン端子にソース端子が
連結されており、ゲート端子に入力される前記１ビット
カウンターの出力信号によりオン／オフ動作をし、オン
動作時に２ｎ−１番目の信号線上に前記２ｎ−１番目の
駆動部から出力されるデータを伝達させる第１ＰＭＯＳ
トランジスタと、第２ｎ番目の駆動部から出力されるデ
ータがソース端子に入力され、ゲート端子に入力される
前記１ビットカウンターの出力信号によりオン／オフ動
作をし、オン動作時に２ｎ番目の信号線上に前記２ｎ−
１番目の駆動部の出力データを伝達させる第２ＰＭＯＳ
トランジスタと、前記第２ＰＭＯＳトランジスタのソー
ス端子にドレーン端子が連結されており、ゲート端子に
入力される、前記１ビットカウンターの出力信号により
オン／オフ動作をし、オン動作時に２ｎ番目の信号線上
に前記２ｎ番目の駆動部の出力データを伝達させる第２
ＮＭＯＳトランジスタと、から構成されることが好まし
い。
【００２２】請求項５は請求項４に記載した駆動装置に
用いられるスイッチング手段の一具体例を示すものであ
る。請求項５に記載されているように、スイッチング手
段をトランジスタで構成することにより、駆動装置全体
の構成をコンパクトに仕上げることができる。なお、請
求項５はスイッチング手段の一例を示したにすぎず、ス
イッチング手段は他の構成を有するようにすることも可
能である。
【００２３】
【発明の実施の形態】以下、添付図面を参照して、本発
明による好ましい実施形態を説明する。図１は、本発明
による液晶パネルの一実施形態の構成例示図である。図
において、多数の信号線Ｄ１ａ、Ｄ１ｂ、Ｄ２ａ、Ｄ２
ｂ、…と走査線Ｇ１、Ｇ２、Ｇ３、Ｇ４、…がそれぞれ
交叉し、マトリクス形態の画素アレー部を形成してい
る。各画素には、従来と同様に、信号線と走査線とに接
続された薄膜トランジスタＴと、薄膜トランジスタＴの
ドレーン電極に接続された画素電極Ｅとが形成されてい
る。従って、画素電極Ｅも、画素と同様に、マトリクス
形態のアレーを構成している。この時に形成される薄膜
トランジスタＴは、全画素において、ｎ型またはｐ型の
一種類のみのトランジスタが形成されている。
【００２４】添付の図１では、全画素に対して、ｎ型の
薄膜トランジスタを使用した場合を図示しており、各画
素の共通電位(Vcom)は接地電位に等しい。このような画
素アレー部の周辺には、薄膜トランジスタを駆動させる
ための従来と同様のゲート駆動回路１０と、薄膜トラン
ジスタにデータ信号を入力するためのデータ駆動回路３
０とが設けられている。ゲート駆動回路１０からは走査
線Ｇ１，Ｇ２，・・が延びており、データ駆動回路３０
からは信号線Ｄ１ａ、Ｄ２ｂ、Ｄ３ａ、Ｄ４ｂ、…が延
びている。
【００２５】各信号線中の２ｎ−１（ｎは１以上の正の
整数）番目の信号線Ｄ１ａ、Ｄ３ａ、・・・は、任意の
地点から分岐している分岐線Ｄ１ｂ、Ｄ３ｂ、... を有
することにより、２ｎ−１番目の画素列と２ｎ番目の画
素列とを共通に経由している。同様に、各信号線中の２
ｎ番目の信号線Ｄ２ｂ、Ｄ４ｂ、・・も、任意の地点か
ら分岐している分岐線Ｄ２ａ、Ｄ４ａ、・・・を有する
ことにより、２ｎ番目の画素列と２ｎ−１番目の画素列
とを共通に経由する。
【００２６】この場合、前記２ｎ番目の画素列を構成す
る各液晶表示セル中の奇数番目行に位置する液晶表示セ
ルには、前記２ｎ番目の信号線Ｄ２ｂ、Ｄ４ｂ、・・・
を介してデータが入力され、偶数番目行に位置する液晶
表示セルには、前記２ｎ−１番目の信号線Ｄ１ａ、Ｄ３
ａ、・・・の分岐線Ｄ１ｂ、Ｄ３ｂ、・・・を介してデ
ータが入力される。前記２ｎ−１番目の画素列を構成す
る各液晶表示セル中の奇数番目行に位置する液晶表示セ
ルには、前記２ｎ−１番目の信号線Ｄ１ａ、Ｄ３ａ、・
・・を介してデータが入力され、偶数番目行に位置する
表示セルには、前記２ｎ番目の信号線Ｄ２ｂ、Ｄ４ｂ、
・・・の分岐線Ｄ２ａ、Ｄ４ａ、・・・を介してデータ
が入力されるように構成されている。
【００２７】即ち、各液晶表示セルには、それぞれ２個
の信号線が通り、任意の液晶表示セルはその２個の信号
線の中のいずれか１個に接続される。尚、走査線は既存
のものと同一であり、各走査線は各行に位置する液晶表
示セルに接続されている。上述した構成の内容を、１番
目と２番目の液晶表示セル列に対して、行列の概念で説
明すると、データ駆動回路３０の駆動部Ａ１から出た出
力は、（１、１）、（２、２）、（３、１）、（４、
２）ピックセルをドライブし、駆動部Ａ２から出た出力
は、（１、２）、（２、１）、（３、２）、（４、１）
ピックセルをドライブする。
【００２８】この場合、一般的なデータ駆動回路が、複
数個の出力線を有するシフトレジスタと、シフトレジス
タの出力線に接続された複数個の入出力線とを有するバ
ッファと、バッファの出力線に接続されバッファ出力線
から入力される信号により動作する複数個のパスゲート
(pass gate) 素子とからなり、各パスゲート素子は、デ
ータ信号の引入線と画素アレー部の各信号線を接続する
と仮定した場合、駆動部Ａ１、Ａ２、Ａ３、Ａ４、・・
・は、各信号線にデータを伝達するための手段を表して
おり、該手段は任意の構成を取り得る。
【００２９】従って、添付図面の図５に図示されている
極性のフレーム［フィールド］の場合、駆動部Ａ１は、
＋極性のピックセルのみをドライブし、同様に、駆動部
Ａ２は、−極性のピックセルのみをドライブし得るよう
になる。その結果、該当するフレーム［フィールド］で
各ピックセルをドライブする駆動部Ａ１，Ａ２、・・・
の出力スイッチング(output switching)は、添付の図４
に図示されているデータの駆動範囲中の、Ｖ１〜Ｖ２も
しくはＶ３〜Ｖ４の範囲で限定され、任意の単位時間当
りの電圧変動幅が減少する。
【００３０】上述のような動作中で、２ｎ−１番目の信
号線に対応するピックセルにかかる信号と、２ｎ番目の
信号線に対応するピックセルにかかる信号とを提供する
各ピックセルをドライブする駆動部Ａ１、Ａ２、・・・
の位置が異なるので、実際には、各画素に対するシリア
ルデータを特定の瞬間にシフティングもしくはソーティ
ングさせる過程が必要である。
【００３１】即ち、ある第１の瞬間には、２ｎ−１番目
の信号線駆動部から出力される信号が２ｎ番目の信号線
に伝達され、反対に２ｎ番目の信号線駆動部から出力さ
れる信号が２ｎ−１番目信号線に伝達されるようにせね
ばならず、第１の瞬間に連続する第２の瞬間には、２ｎ
−１番目の信号線駆動部から出力される信号が２ｎ−１
番目の信号線に伝達され、反対に２ｎ番目の信号線駆動
部から出力される信号が２ｎ番目の信号線に伝達される
ようにせねばならない。
【００３２】そのためには、２ｎ−１番目と２ｎ番目の
信号線駆動部と、２ｎ−１番目と２ｎ番目の信号線との
間には、信号の転送を行うスイッチング手段を設けるこ
とが必要である。そのようなスイッチング手段の一例を
図２に示す。図２は、第１、第２信号線駆動部Ａ１、Ａ
２と第１、第２信号線Ｄ１、Ｄ２の間にスイッチング手
段を構成した場合の例を示す。
【００３３】図示したスイッチング手段は、データ駆動
回路３０に入力される水平同期信号を計数し、その計数
値を「Ｌ」と「Ｈ」のレベルとして出力する１ビットカ
ウンター（図示しない）から出力される信号がゲート端
子に入力されることによりオン／オフ動作をし、オン動
作時にドレーン端子に入力される第１信号線駆動部Ａ１
から出力されるデータを第２信号線Ｄ２に伝達する第１
ＮＭＯＳトランジスタＮＡと、前記第１ＮＭＯＳトラン
ジスタＮＡのドレーン端子にソース端子が接続されてお
り、ゲート端子に入力される前記１ビットカウンターの
出力信号によりオン／オフ動作をし、オン動作時に第１
信号線Ｄ１に、前記第１信号線駆動部Ａ１から出力され
るデータを伝達する第１ＰＭＯＳトランジスタＰＡと、
第２信号線駆動部Ａ２から出力されるデータがソース端
子に入力され、ゲート端子に入力される前記１ビットカ
ウンターの出力信号によりオン／オフ動作をし、オン動
作時に前記第２信号線駆動部Ａ２から出力されるデータ
を第２信号線Ｄ２に伝達する第２ＰＭＯＳトランジスタ
ＰＢと、前記第２ＰＭＯＳトランジスタＰＢのソース端
子にドレーン端子が接続されており、ゲート端子に入力
される前記１ビットカウンターの出力信号によりオン／
オフ動作をし、オン動作時に前記第２信号線駆動部Ａ２
から出力されるデータを第１信号線Ｄ１に伝達する第２
ＮＭＯＳトランジスタＮＢとから構成される。
【００３４】この場合、前記１ビットカウンターの出力
信号は、第１走査線Ｇ１に「Ｈ」信号がかかる間は
「Ｌ」（Ｌは低レベルを示す）状態を維持し、次の第２
走査線Ｇ２に「Ｈ」信号がかかる間は、水平同期信号に
同期され、「Ｈ」状態を維持する。従って、２ｎ−１番
目の信号線が動作する間は、前記１ビットカウンターの
出力信号は「Ｌ」状態を維持し、前記第１信号線駆動部
Ａ１から出力されるデータは第１信号線Ｄ１に伝達さ
れ、前記第２信号線駆動部Ａ２から出力されるデータは
第２信号線Ｄ２に伝達される。
【００３５】また、２ｎ番目の信号線が動作する間は、
前記１ビットカウンターの出力信号の状態は「Ｈ」状態
を維持し、前記第２信号線駆動部Ａ２から出力されるデ
ータは第１信号線Ｄ１に伝達され、前記第１信号線駆動
部Ａ１から出力されるデータは第２信号線Ｄ２に伝達さ
れる。従って、前記のように動作する、本実施形態によ
る薄膜トランジスタの液晶表示装置によれば、電力消費
量が減るが、以下に、その程度を数式で示す。
【００３６】図４で各区域別の電圧の絶対値を下記の仮
定１の通りに仮定する。 ｜Ｖ１−Ｖ２｜＝｜Ｖ３−Ｖ２｜＝｜Ｖ４−Ｖ３｜＝ｖ ・・・仮定１ 従って、図１に示した本実施形態においては、各信号線
にかかる電圧のスイッチング幅はｖとなる。消費電力は
下記の（１）式により定義される。
【００３７】 消費電力＝全体容量成分×（電圧変動分）2 ・・・ （１） 前記の（１）式で全体容量成分は２Ｃとなり、（電圧変
動分）2 は次の数１により求められる。
【００３８】
【数１】 従って、数１の演算値を上記（１）式に代入すると、消
費電力はＣｖ2 ／３となる。図３に示す従来の液晶パネ
ルの消費電力はＣｖ2 であるので、本実施形態に係る液
晶パネルによって、消費電力を約１／３に節減し得る。
【００３９】上述のような本発明の効果を説明するた
め、上記（１）式と数１の関係をより詳細に説明する
と、まず図４に図示されている電圧変動波形で、Ｖ１で
表示する電圧の大きさを−３Ｖ／２と仮定し、Ｖ２で表
示する電圧の大きさを−Ｖ／２と仮定し、Ｖ３で表示す
る電圧の大きさをＶ／２と仮定し、Ｖ４で表示する電圧
の大きさを３Ｖ／２と仮定する。このような仮定の下
で、従来の方式を適用した場合の電圧変動値と、本発明
を適用した場合の電圧変動値は下記の数２と数３の通り
である。
【００４０】［従来の方式］
【００４１】
【数２】 ∴Ｖ＝２ｖ ［本発明による方式］
【００４２】
【数３】 ∴Ｖ＝ｖ／６1/2 従って、均一電流駆動方式の場合、従来に比して１／２
・６1/2 倍の電荷を供給すれば足りる。
【００４３】
【発明の効果】以上のように、本発明に係る液晶パネル
によれば、１の信号線における１つの電圧電位の持続時
間を延長することを可能にする。このため、単位時間当
たりの電圧変動幅を減らすことができ、ひいては、電力
消費量を減らすことが可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶パネルの回路図
である。
【図２】スイッチング手段の一具体例を示す回路図であ
る。
【図３】従来の液晶パネルの回路図である。
【図４】図３のデータ駆動回路のデータ駆動範囲を示し
たグラフである。
【図５】４×４の行列をなす画素において、ドットイン
バージョン方式により、任意の１フレーム［フィール
ド］における画素に充填されたデータの極性を示す図で
ある。
【符号の説明】
Ｄ：信号線 Ｇ：走査線 １０：ゲート駆動回路 ３０：データ駆動回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】多数の液晶表示セルが基板上にＮ個行とＭ
    個列のマトリクスを形成して配置されている画素群と、
    前記液晶表示セルに任意のデータを供給するためのＭ個
    の信号線と、前記液晶表示セルの各々に１個ずつ備えら
    れており、かつ、制御信号によって接続された信号線を
    介して液晶表示セルにデータを伝達するための経路をオ
    ン／オフするトランジスタ素子群と、前記トランジスタ
    素子群の各トランジスタ素子に制御信号を供給するＮ個
    の走査線とから構成される薄膜トランジスタ液晶表示装
    置において、 前記信号線のうち、２ｎ−１（ｎは１以上の正の整数）
    番目の信号線は、任意の地点から分岐し、２ｎ−１番目
    の画素列と２ｎ番目の画素列を共通に経由し、 前記信号線のうち、２ｎ番目の信号線は、任意の地点か
    ら分岐し、２ｎ番目の画素列と２ｎ−１番目の画素列を
    共通に経由し、 前記２ｎ番目の画素列を構成する各液晶表示セル中の奇
    数番目行に位置する液晶表示セルには、前記２ｎ番目の
    信号線を介してデータが入力され、偶数番目行に位置す
    る液晶表示セルには、前記２ｎ−１番目の信号線の分岐
    線を介してデータが入力され、 前記の２ｎ−１番目の画素列を構成する各液晶表示セル
    中の奇数番目行に位置する液晶表示セルには、前記２ｎ
    −１番目の信号線を介してデータが入力され、偶数番目
    行に位置する液晶表示セルには、前記２ｎ番目の信号線
    の分岐線を介してデータが入力されるように構成される
    ことを特徴とする薄膜トランジスタ液晶表示装置。
  2. 【請求項２】多数の液晶表示セルが基板上にＮ個行とＭ
    個列のマトリクスを形成して配置され、前記液晶表示セ
    ルの各列にデータを供給するためのＭ個の信号線を備え
    ており、前記信号線中の２ｎ−１（ｎは１以上の正の整
    数）番目の信号線は、任意の地点から分岐し、２ｎ−１
    番目の画素列と２ｎ番目の画素列を共通に経由し、前記
    信号線中の２ｎ番目の信号線は、任意の地点から分岐
    し、２ｎ番目の画素列と２ｎ−１番目の画素列を共通に
    経由し、前記２ｎ番目の画素列を構成する各液晶表示セ
    ル中の奇数番目行に位置する液晶表示セルには、前記２
    ｎ番目の信号線を介してデータが入力され、偶数番目行
    に位置する液晶表示セルには、前記２ｎ−１番目の信号
    線の分岐線を介してデータが入力され、前記２ｎ−１番
    目の画素列を構成する各液晶表示セル中の奇数番目行に
    位置する液晶表示セルは、前記２ｎ−１番目の信号線を
    介してデータが入力され、偶数番目行に位置する液晶表
    示セルは、前記２ｎ番目の信号線の分岐線を介してデー
    タが入力されるように構成される薄膜トランジスタ液晶
    表示装置における、ドットインバージョン方式を適用す
    るための駆動方法であって、 任意の画面を構成する画素データが、水平同期と垂直同
    期とによりシリアルに入力される第１過程と、 任意の水平同期に合せて、前記の第１過程において入力
    されたデータ中で、２ｎ−１番目の画素データは第１極
    性を持たせ、２ｎ番目の画素データは第２極性を持たせ
    るように設定する第２過程と、 ２ｎ−１番目の水平同期区間では、前記第２過程で極性
    が設定された画素データ中で、該当する水平同期区間に
    対応する２ｎ番目のデータは、２ｎ番目の信号線上を伝
    達させ、２ｎ−１番目のデータは２ｎ−１番目の信号線
    上を伝達させる第３過程と、 前記の第２過程が終了した後、２ｎ番目の水平同期区間
    では、前記の第２過程で極性が設定された画素データ
    中、該当する水平同期区間に対応する２ｎ−１番目のデ
    ータは、２ｎ番目の信号線上を伝達させ、２ｎ番目のデ
    ータは２ｎ−１番目の信号線上を伝達させる第４過程と
    を含むことを特徴とする薄膜トランジスタ液晶表示装置
    の駆動方法。
  3. 【請求項３】前記の第４過程以降に垂直同期が検出され
    ると、前記第２過程において、２ｎ−１番目の画素デー
    タは第２極性を持たせ、２ｎ番目の画素データは第１極
    性を持たせるように設定されることを特徴とする薄膜ト
    ランジスタ液晶表示装置の駆動方法。。
  4. 【請求項４】多数の液晶表示セルが基板上にＮ個行とＭ
    個列のマトリクスを形成して配置され、前記液晶表示セ
    ルの各列にデータを供給するためのＭ個の信号線が備え
    られており、前記信号線中の２ｎ−１（ｎは１以上の正
    の整数）番目の信号線は、任意の地点から分岐し、２ｎ
    −１番目の画素列と２ｎ番目の画素列を共通に経由し、
    前記信号線中の２ｎ番目の信号線は、任意の地点から分
    岐し、２ｎ番目の画素列と２ｎ−１番目の画素列とを共
    通に経由し、前記２ｎ番目の画素列を構成する各液晶表
    示セル中の奇数番目行に位置する液晶表示セルには、前
    記２ｎ番目の信号線を介してデータが入力され、偶数番
    目行に位置する液晶表示セルには、前記２ｎ−１番目の
    信号線の分岐線を介してデータが入力され、前記２ｎ−
    １番目の画素列を構成する各液晶表示セル中の奇数番目
    行に位置する液晶表示セルには、前記２ｎ−１番目の信
    号線を介してデータが入力され、偶数番目行に位置する
    液晶表示セルには、前記２ｎ番目の信号線の分岐線を介
    してデータが入力されるように構成される薄膜トランジ
    スタ液晶表示装置における、ドットインバージョン方式
    で駆動するための駆動装置であって、 任意の画面を構成する画素データが、水平同期と垂直同
    期とによりシリアルに入力され、任意の水平同期に合せ
    て入力されたデータ中の、２ｎ−１番目の画素データに
    は第１極性を持たせ、２ｎ番目の画素データには第２極
    性を持たせるように設定し、２ｎ−１番目の画素データ
    は２ｎ−１番目の信号線上を伝達させ、２ｎ番目の画素
    データは２ｎ番目の信号線上を伝達させるＭ個の駆動部
    と、 水平同期信号を計数し、その計数値を第１論理状
    態と第２論理状態のみで出力する１ビットカウンター
    と、 ２ｎ−１番目の駆動部の出力線と２ｎ番目の駆動部の出
    力線に、それぞれ１個づつ備えられ、前記１ビットカウ
    ンターから出力される計数装置の論理状態により、前記
    ２ｎ−１番目の駆動部から出力される信号は、２ｎ−１
    番目の信号線上を伝達させ、２ｎ番目の駆動部から出力
    される信号は、２ｎ番目の信号線上を伝達させるか、あ
    るいは、２ｎ−１番目の駆動部から出力される信号は、
    ２ｎ番目の信号線上を伝達させ、２ｎ番目の駆動部から
    出力される信号は、２ｎ−１番目の信号線上を伝達させ
    るスイッチング手段と、 を含むことを特徴とする薄膜トランジスタ液晶表示装置
    の駆動装置。
  5. 【請求項５】 前記のスイッチング手段は、 前記１ビットカウンターから出力される信号がゲート端
    子に入力され、オン／オフ動作をし、オン動作時にドレ
    ーン端子に入力される前記２ｎ−１番目の駆動部の出力
    データを、２ｎ番目の信号線上に伝達させる第１ＮＭＯ
    Ｓトランジスタと、 前記第１ＮＭＯＳトランジスタのドレーン端子にソース
    端子が連結されており、ゲート端子に入力される前記１
    ビットカウンターの出力信号によりオン／オフ動作を
    し、オン動作時に２ｎ−１番目の信号線上に前記２ｎ−
    １番目の駆動部から出力されるデータを伝達させる第１
    ＰＭＯＳトランジスタと、 第２ｎ番目の駆動部から出力されるデータがソース端子
    に入力され、ゲート端子に入力される前記１ビットカウ
    ンターの出力信号によりオン／オフ動作をし、オン動作
    時に２ｎ番目の信号線上に前記２ｎ−１番目の駆動部の
    出力データを伝達させる第２ＰＭＯＳトランジスタと、 前記第２ＰＭＯＳトランジスタのソース端子にドレーン
    端子が連結されており、ゲート端子に入力される、前記
    １ビットカウンターの出力信号によりオン／オフ動作を
    し、オン動作時に２ｎ番目の信号線上に前記２ｎ番目の
    駆動部の出力データを伝達させる第２ＮＭＯＳトランジ
    スタと、 から構成されることを特徴とする請求項４に記載の薄膜
    トランジスタ液晶表示装置の駆動装置。
JP36097097A 1996-12-28 1997-12-26 薄膜トランジスタ液晶表示装置と駆動方法及び駆動装置 Expired - Fee Related JP3621982B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR75728/1996 1996-12-28
KR1019960075728A KR100204794B1 (ko) 1996-12-28 1996-12-28 박막트랜지스터 액정표시장치

Publications (2)

Publication Number Publication Date
JPH10197889A true JPH10197889A (ja) 1998-07-31
JP3621982B2 JP3621982B2 (ja) 2005-02-23

Family

ID=19492005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36097097A Expired - Fee Related JP3621982B2 (ja) 1996-12-28 1997-12-26 薄膜トランジスタ液晶表示装置と駆動方法及び駆動装置

Country Status (3)

Country Link
US (1) US5949396A (ja)
JP (1) JP3621982B2 (ja)
KR (1) KR100204794B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002090771A (ja) * 2000-08-29 2002-03-27 Samsung Electronics Co Ltd 制御信号部の構造及び液晶表示装置
KR100654217B1 (ko) * 1999-03-18 2006-12-05 삼성전자주식회사 엘씨디 패널 및 이를 갖는 액정표시장치
JP2006350287A (ja) * 2005-06-15 2006-12-28 Renei Kagi Kofun Yugenkoshi ディスプレイパネル
JP2010170078A (ja) * 2009-01-22 2010-08-05 Chunghwa Picture Tubes Ltd 充電時間を増大可能な液晶ディスプレイ及び方法
WO2017049665A1 (zh) * 2015-09-22 2017-03-30 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
KR20170098272A (ko) * 2014-12-24 2017-08-29 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정 패널의 구동 회로 및 액정 디스플레이 장치

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6069600A (en) * 1996-03-28 2000-05-30 Kabushiki Kaisha Toshiba Active matrix type liquid crystal display
JPH1130975A (ja) * 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
US7304632B2 (en) * 1997-05-13 2007-12-04 Oki Electric Industry Co., Ltd. Liquid-crystal display driving circuit and method
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
TW529003B (en) * 2000-12-06 2003-04-21 Sony Corp Power voltage conversion circuit and its control method, display device and portable terminal apparatus
JP2003022058A (ja) * 2001-07-09 2003-01-24 Seiko Epson Corp 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器
US7755652B2 (en) * 2002-01-07 2010-07-13 Samsung Electronics Co., Ltd. Color flat panel display sub-pixel rendering and driver configuration for sub-pixel arrangements with split sub-pixels
KR20050097542A (ko) * 2003-02-11 2005-10-07 코핀 코포레이션 디지털-아날로그 변환기가 통합된 액정 디스플레이
KR100951350B1 (ko) * 2003-04-17 2010-04-08 삼성전자주식회사 액정 표시 장치
US7209105B2 (en) 2003-06-06 2007-04-24 Clairvoyante, Inc System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error
US20040246280A1 (en) 2003-06-06 2004-12-09 Credelle Thomas Lloyd Image degradation correction in novel liquid crystal displays
US7791679B2 (en) 2003-06-06 2010-09-07 Samsung Electronics Co., Ltd. Alternative thin film transistors for liquid crystal displays
US7397455B2 (en) 2003-06-06 2008-07-08 Samsung Electronics Co., Ltd. Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements
US8035599B2 (en) * 2003-06-06 2011-10-11 Samsung Electronics Co., Ltd. Display panel having crossover connections effecting dot inversion
US7187353B2 (en) * 2003-06-06 2007-03-06 Clairvoyante, Inc Dot inversion on novel display panel layouts with extra drivers
US7218301B2 (en) * 2003-06-06 2007-05-15 Clairvoyante, Inc System and method of performing dot inversion with standard drivers and backplane on novel display panel layouts
US20060044241A1 (en) * 2004-08-31 2006-03-02 Vast View Technology Inc. Driving device for quickly changing the gray level of the liquid crystal display and its driving method
JP4846998B2 (ja) * 2004-10-08 2011-12-28 株式会社 日立ディスプレイズ 画像表示装置
US20060119557A1 (en) * 2004-12-03 2006-06-08 Toppoly Optoelectronics Corporation System and method for driving an LCD
KR101100890B1 (ko) * 2005-03-02 2012-01-02 삼성전자주식회사 액정표시장치 및 그 구동방법
KR20070031620A (ko) * 2005-09-15 2007-03-20 삼성전자주식회사 액정 표시 장치
KR20070041988A (ko) * 2005-10-17 2007-04-20 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
CN100495518C (zh) * 2006-04-13 2009-06-03 晨星半导体股份有限公司 用于显示器三角面板的控制装置与方法
CN100433111C (zh) * 2006-05-12 2008-11-12 友达光电股份有限公司 可有效率地对有机发光二极管矩阵的电容充电的方法
TW200830244A (en) * 2007-01-05 2008-07-16 Novatek Microelectronics Corp Display panel and display device using the same and control-signal driving method thereof
TWI358710B (en) * 2007-03-05 2012-02-21 Chunghwa Picture Tubes Ltd Display panel, display apparatus and driving metho
US20090219233A1 (en) * 2008-03-03 2009-09-03 Park Yong-Sung Organic light emitting display and method of driving the same
TW201035655A (en) * 2009-03-24 2010-10-01 Novatek Microelectronics Corp Display pannel
CN102023442A (zh) * 2009-09-18 2011-04-20 群康科技(深圳)有限公司 画素阵列与其驱动方法及采用该画素阵列的显示面板
US8830155B2 (en) * 2009-10-30 2014-09-09 Au Optronics Corporation Method and source driver for driving liquid crystal display
US20120218248A1 (en) * 2009-11-06 2012-08-30 Sharp Kabushiki Kaisha Liquid crystal display device
US20110298785A1 (en) * 2010-06-02 2011-12-08 Apple Inc. Gate shielding for liquid crystal displays
TWI432860B (zh) * 2010-08-31 2014-04-01 Au Optronics Corp 畫素結構
KR20140006281A (ko) * 2012-07-02 2014-01-16 삼성디스플레이 주식회사 표시 장치
CN105609082A (zh) * 2016-03-30 2016-05-25 深圳市华星光电技术有限公司 数据驱动器及具有该数据驱动器的液晶显示器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960008066B1 (ko) * 1994-01-07 1996-06-19 금성일렉트론 주식회사 비월주사방식의 온스크린 디스플레이(osd) 회로
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5754156A (en) * 1996-09-19 1998-05-19 Vivid Semiconductor, Inc. LCD driver IC with pixel inversion operation

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654217B1 (ko) * 1999-03-18 2006-12-05 삼성전자주식회사 엘씨디 패널 및 이를 갖는 액정표시장치
JP2002090771A (ja) * 2000-08-29 2002-03-27 Samsung Electronics Co Ltd 制御信号部の構造及び液晶表示装置
JP2006350287A (ja) * 2005-06-15 2006-12-28 Renei Kagi Kofun Yugenkoshi ディスプレイパネル
JP2010170078A (ja) * 2009-01-22 2010-08-05 Chunghwa Picture Tubes Ltd 充電時間を増大可能な液晶ディスプレイ及び方法
KR20170098272A (ko) * 2014-12-24 2017-08-29 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정 패널의 구동 회로 및 액정 디스플레이 장치
JP2018501516A (ja) * 2014-12-24 2018-01-18 深▲セン▼市華星光電技術有限公司 液晶パネルの駆動回路及び液晶表示装置
WO2017049665A1 (zh) * 2015-09-22 2017-03-30 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置

Also Published As

Publication number Publication date
US5949396A (en) 1999-09-07
KR100204794B1 (ko) 1999-06-15
KR19980056458A (ko) 1998-09-25
JP3621982B2 (ja) 2005-02-23

Similar Documents

Publication Publication Date Title
JP3621982B2 (ja) 薄膜トランジスタ液晶表示装置と駆動方法及び駆動装置
US5892493A (en) Data line precharging apparatus and method for a liquid crystal display
US8031148B2 (en) Liquid crystal display, apparatus for driving a liquid crystal display, and method of generating gray voltages
EP0275140B1 (en) Method and circuit for scanning capacitive loads
US7839374B2 (en) Liquid crystal display device and method of driving the same
US5436747A (en) Reduced flicker liquid crystal display
KR100561946B1 (ko) 액정표시장치 및 그 구동방법
GB2324191A (en) Driver circuit for TFT-LCD
US20160078836A1 (en) Display device
US6011530A (en) Liquid crystal display
KR100549983B1 (ko) 액정표시장치 및 그 구동방법
JPH1073843A (ja) アクティブマトリクス型液晶表示装置
JP3525018B2 (ja) アクティブマトリックス型液晶表示装置
JP4420620B2 (ja) 画像表示装置
JP3063670B2 (ja) マトリクス表示装置
US10896650B2 (en) Video signal line drive circuit, display device including same, and drive method for video signal line
KR100302829B1 (ko) 액정전기광학장치
US7463232B2 (en) Thin film transistor LCD structure and driving method thereof
WO2013054724A1 (ja) 表示装置およびその駆動方法
KR20030033050A (ko) 디스플레이 디바이스 및 이를 위한 구동 방법
US20210132453A1 (en) Liquid crystal display device
JP3638737B2 (ja) アクティブマトリクス型液晶表示装置およびその駆動方法
WO2009148006A1 (ja) 表示装置
WO2004040545A1 (ja) 平面表示装置
KR100965587B1 (ko) 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041028

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees